JP2009539264A - クロロポリシランを用いてＳｉ含有膜を選択的に堆積させる方法及びシステム - Google Patents

クロロポリシランを用いてＳｉ含有膜を選択的に堆積させる方法及びシステム Download PDF

Info

Publication number
JP2009539264A
JP2009539264A JP2009513421A JP2009513421A JP2009539264A JP 2009539264 A JP2009539264 A JP 2009539264A JP 2009513421 A JP2009513421 A JP 2009513421A JP 2009513421 A JP2009513421 A JP 2009513421A JP 2009539264 A JP2009539264 A JP 2009539264A
Authority
JP
Japan
Prior art keywords
chloropolysilane
deposition
cvd
selective
conditions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009513421A
Other languages
English (en)
Inventor
ピエール トマシニ
チェンチン ウェン
ロナルド ベルトラム
チャンタル アレーナ
マティアス バウアー
ナイルス コディー
Original Assignee
エーエスエム アメリカ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エーエスエム アメリカ インコーポレイテッド filed Critical エーエスエム アメリカ インコーポレイテッド
Publication of JP2009539264A publication Critical patent/JP2009539264A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

マイクロ電子システム及び／又は微小電気機械システム（ＭＥＭＳ）等の種々のデバイスの加工に有用な薄膜を選択的に堆積させる方法及びシステムに、クロロポリシランを利用する。
【選択図】図４

Description

本願は、２００６年５月３１日付で出願された米国特許仮出願第６０／８０９，７４５号（その全体が参照により本明細書に援用される）に対する優先権を主張するものである。
本発明は、マイクロ電子システム及び／又は微小電気機械システム（ＭＥＭＳ）等の種々のデバイスの加工に有用なＳｉ含有膜を選択的に堆積させる、塩素化ジシラン及び塩素化トリシランを用いたシステム及び方法に関する。
半導体製造業では、表面に材料を堆積させるのに様々な方法が用いられている。例えば、最も広範囲に使用されている方法の１つは化学気相成長法（「ＣＶＤ」）であり、ここでは蒸気に含まれる原子又は分子が表面に堆積し蓄積されて膜を形成する。通常のケイ素源及び堆積方法を使用するシリコン含有（「Ｓｉ含有」）材料の堆積、特に非エピタキシャル堆積は、幾つかの明確な段階において進行すると考えられる。Peter VanZant著、「マイクロチップ加工（Microchip Fabrication）」第４版、McGraw Hill, NewYork、 (2000), pp.364-365を参照されたい。第１段階の核生成は非常に重要であり、これは基板表面の性質及び品質の影響を大いに受ける。核生成は、最初の僅かな原子又は分子が表面上に堆積して核を形成したときに起こる。第２段階において、分離した核が小さな島を形成し、これはより大きな島へと成長する。第３段階において、成長した島は、連続膜へと融合を始める。この時点で、膜は典型的に数十オングストロームの厚さを有し、「遷移（transition）」膜として知られている。かかる遷移膜は一般的に、遷移膜が形成された後に成長を始めるより厚いバルク膜とは異なる化学的及び物理的性質を有している。
トリシランは、シリコンの堆積に関する理論上の前駆物質として長い間知られているが、これに対する研究はほとんど行われておらず、その利点もほとんど認識されていない。したがって、歴史的にトリシランの重要な商用源は開発されていない。しかしながら、近年トリシランに関する様々な利点が発見されている。例えば、２００４年１１月２３日付で発行された米国特許第６，８２１，８２５号は、トリシランから堆積した優れた膜均一性を開示している。同様に、２００５年５月３１日付で発行された米国特許第６，９００，１１５号は、半導体と絶縁体との混合表面上に同時に堆積させる場合にトリシランを使用することによる均一性及びスループットの利点を開示している。
米国特許第６，９００，１１５号に開示されるように、絶縁体（例えば、酸化ケイ素）及び半導体（例えば、シリコン）の両方の表面上に均一な堆積を達成することがしばしば望まれる。一方、他の状況においては、フィールド絶縁酸化物（field isolation oxide）等の、異なる材料のフィールドに露出した半導体ウィンドウ内で選択的に堆積させることが望ましい（例えば、シャロートレンチアイソレーション、即ちＳＴＩ）。例えば、ヘテロ接合バイポーラトランジスタは、エピタキシャル単結晶半導体膜をアクティブ領域上にのみ堆積させる選択的堆積法を用いてしばしば加工される。他のトランジスタ設計は、高くなったソース／ドレイン構造から利益を得ており、この構造は浅い接合デバイスの性能を変更することなくソース／ドレインコンタクトプロセスによって消費され得るさらなるシリコンを供給する。ソース／ドレイン領域上の選択的エピタキシは、その後のパターン化工程及びエッチング工程の必要性を有利に低減させる。
一般的に言えば、選択性とは、異種材料上に堆積している間の核生成の差異をうまく利用するものである。選択的堆積は、堆積される材料の同時エッチング及び堆積であると一般的に説明できる。前駆物質は、一般的に核生成及び成長が或る表面上ではより迅速に行われ、別の表面ではよりゆっくりと行われる傾向を示すように選択される。例えば、シランは、一般的に酸化ケイ素及びシリコンの両方の上で核生成するが、酸化ケイ素上では、より長い核生成段階になる。核生成段階の初めには、酸化物上の不連続膜は、シリコン上の融合した連続膜に比較して高い露出表面積を有している。したがって、プロセスに加えられるエッチャントは、急速に核生成されたシリコン上の膜に比べて、酸化物上の核生成が不十分な膜により大きな影響を与えるであろう。それゆえ、プロセスの相対的選択性は、堆積速度（例えば、前駆物質の流量、温度、圧力）及びエッチング速度（例えば、エッチャント流量、温度、圧力）に影響する要因を調節することによって調整することができる。各変量を変更することは、一般的に、エッチング速度及び堆積速度に異なる影響を与える。典型的に、商用の選択的堆積プロセスは、フィールド領域において堆積することなく、関係するウィンドウ上で実施可能な最大の堆積速度を得るように調整される。既知の選択的シリコン堆積プロセスは、反応物質シラン（シリコン前駆物質）及び水素キャリアガスを伴う塩酸（エッチャント）を含んでいる。米国公開特許第２００５／００７９６９２Ａ１号は、ＳｉＧｅ膜上にＳｉ膜を選択的に堆積させるような、シラン及び塩化水素の使用を開示しており、種々の他のシリコン前駆物質及びエッチャントを挙げている。２００６年１月３０日付で出願された米国特許出願第１１／３４３，２６４号（その全体が参照により本明細書に援用される）は、トリシラン及び塩素ガスを用いてＳｉ含有材料を選択的に堆積させる方法を開示している。
塩素化シラン、特にジクロロシラン及びトリクロロシランは長い間エピタキシャルシリコンの堆積用前駆物質として使用されてきた。堆積機構は種々の一時的に塩素化されたポリシランの形成を伴うという理論が立てられている。M.T. Swihart及びR.W. Carr著「非経験分子軌道法によって検討される塩素化ジシラン（Ｓｉ２ＨｎＣｌ６−ｎ、ｎ＝０〜６）の熱化学及び熱分解（Thermochemistry and Thermal Decomposition of the Chlorinated Disilanes (Si2HnCl6-n, n=0-6) Studied by ab InitioMolecular Orbital Methods）」, J. Chem. Phys. A 1997, 101, 7434-7445、並びにM.T. Swihart及びR.W. Carr著「塩素化シランの均質分解のメカニズム〜二価のシリコン化学種によって伝播される連鎖反応〜（On the Mechanism of Homogenous Decomposition of the Chlorinated Silanes. Chain Reactions Propagated by Divalent Silicon Species）」, J. Phys. Chem. A 1998, 102, 1542-1549を参照されたい。
米国公開特許第２００４／０２２４０８９Ａ１号は、多くの塩素化ポリシランを開示している。水素キャリアガスの存在下でトリクロロジシラン及びジクロロジシランを用いた理論実験が開示されている。堆積プロセスは、ｉｎ ｓｉｔｕエッチャントであるリガンド（水素及び／又はハロゲン）を遊離させると言われている。トリクロロジシラン及びジクロロジシランの堆積プロセスにおいて塩化水素を補助エッチャントとして使用する理論実験も開示されている。
種々の堆積プロセスが当該技術分野において知られているが、より迅速でより電力消費の少ない回路を追求する継続スケーリングの要求が、集積回路加工において高まっている。したがって、改良された均一性、純度及び再現性を有する堆積プロセスが望ましい。
ここでクロロポリシランをＳｉ前駆物質として利用する堆積プロセスを開発した。或る実施の形態において、これらの堆積は、ジシラン又はトリシランと比べて核生成現象にあまり影響を受けないため、堆積プロセスに選択性を与えるのに特に適している。プロセスは、炭素源、ゲルマニウム源及び／又はドーパント源を含む添加プロセスガスによって良好に作用するため、種々のＳｉ含有膜を作製するのに、且つ堆積層又は隣接する構造体に歪みを生じさせるのに有用である。或る実施の形態において、堆積プロセスは、選択されたクロロポリシラン、特にモノクロロジシラン、ジクロロジシラン、トリクロロジシラン及び／又はテトラクロロジシランと組み合わせて塩素ガスを使用する。他の実施の形態は、クロロポリシランを使用してＳｉ含有膜を選択的に堆積させるのに有用なシステムを提供する。
或る実施の形態は、Ｓｉ含有膜を選択的に堆積させる方法を提供し、当該方法は、
ＣＶＤチャンバ内の選択的化学気相成長（ＣＶＤ）条件を確立すること（選択的ＣＶＤ条件を確立することが、クロロポリシランを容器からＣＶＤチャンバへ流動させること、及び塩素ガスをＣＶＤチャンバへ流動させることを含み、クロロポリシランが、モノクロロジシラン、ジクロロジシラン、トリクロロジシラン及びテトラクロロジシランの少なくとも１つを含む）、及び
選択的ＣＶＤ条件下でＣＶＤチャンバ内に配置された基板の単結晶表面領域上にＳｉ含有膜を選択的に堆積させると共に、選択的堆積中の基板の非単結晶表面領域上への堆積を最小限にすること、
を含む。
別の実施の形態は堆積システムを提供し、当該堆積システムは、
基板を内部に保持するように構成される化学気相成長（ＣＶＤ）チャンバと、
モノクロロジシラン、ジクロロジシラン、トリクロロジシラン及びテトラクロロジシランの少なくとも１つを含むクロロポリシランと、
塩素ガスと、
クロロポリシランを保持する第１の容器（第１の容器は、選択的ＣＶＤ条件下でＣＶＤチャンバに、モノクロロジシラン、ジクロロジシラン、トリクロロジシラン及びテトラクロロジシランの少なくとも１つを含むクロロポリシランを供給するように動作可能に接続されている）と、
塩素ガスを保持する第２の容器（第２の容器は、選択的ＣＶＤ条件下でＣＶＤチャンバに塩素ガスを供給するように動作可能に接続されている）と、
を備える。
これらの及び他の実施形態を以下でより詳細に説明する。
本発明のこれらの及び他の態様は、本発明を例示することを意味し本発明を制限するものではない、以下の説明及び添付の図面（正確な縮尺ではない）から容易に明らかとなろう。
「ポリシラン」という用語は、２個以上のケイ素原子を含有するシラン、例えばＳｉｎＨ２ｎ＋２（式中、ｎは２以上、好ましくは２又は３である）（それらの混合物を含む）を指すように本明細書中で使用される。ポリシランの非限定的な例としては、ジシラン及びトリシランが挙げられる。「クロロポリシラン」という用語は、１個又は複数の塩素原子及び２個以上のケイ素原子を含有する塩素化ポリシランを指すように本明細書中で使用される。クロロポリシランの非限定的な例としては、モノクロロジシラン、ジクロロジシラン、トリクロロジシラン、テトラクロロジシラン、ペンタクロロジシラン、ヘキサクロロジシラン、モノクロロトリシラン、ジクロロトリシラン、トリクロロトリシラン、テトラクロロトリシラン、ペンタクロロトリシラン、ヘキサクロロトリシラン、ヘプタクロロトリシラン、オクタクロロトリシラン、及びそれらの混合物が挙げられる。ポリシラン及びクロロポリシランは、商業的に得ることができ、且つ／又は当業者にとって既知の方法で調製することができる。２個のケイ素原子を含有するクロロポリシランは塩素化ジシランとして本明細書中で言及することができ、３個のケイ素原子を含有するクロロポリシランは塩素化トリシランとして本明細書中で言及することができる。
或る特定のクロロポリシランが種々の異性体形態で存在することは、当業者によって理解されるであろう。それゆえ、本明細書中でのクロロポリシランへの言及は、特に指定のない限り、対応する異性体形態を包含することが理解されるであろう。例えば、１，１−ジクロロジシラン及び１，２−ジクロロジシランはジクロロジシランの異性体形態であることが理解される。クロロポリシランの非限定的な例及びそれらのＣＡＳ登録番号を表１に示す。
Figure 2009539264
本明細書中に記載される種々の実施形態はＳｉ含有膜を堆積させる方法を提供する。包括的な言い方をすると、これらの方法は、ＣＶＤチャンバ内に化学気相成長条件を確立すること、及び化学気相成長条件下でＣＶＤチャンバ内に配置される基板上にＳｉ含有膜を堆積させることを含む。種々の特定の実施形態において、堆積は選択的であり、例えば、Ｓｉ含有膜は、選択的ＣＶＤ条件下でＣＶＤチャンバ内に配置される基板の単結晶表面領域上に選択的に堆積されると共に、選択的堆積中の基板の非単結晶表面領域上への堆積が最小限に抑えられる。或る実施形態では、選択的ＣＶＤ条件が、クロロポリシラン及び塩素ガスを各容器からＣＶＤチャンバへ流動させることを含む。クロロポリシランと併せた塩素ガスの使用が、特に約４００℃〜約５８０℃の範囲の好ましい堆積温度と組み合わせて、Ｓｉ含有膜の選択的堆積にとって驚くほど有効であることが見出された。好ましい実施形態では、クロロポリシランが、モノクロロジシラン、ジクロロジシラン、トリクロロジシラン及びテトラクロロジシランの少なくとも１つを含む。
本明細書中で使用される場合、「Ｓｉ含有」という用語は、ＳｉＧｅ、Ｓｉ：Ｃ、ＳｉＧｅ：Ｃ、及びそれらのドープされた変種を含む、Ｓｉを含有する幅広い種類の材料を指す。「ＳｉＧｅ」、「Ｓｉ：Ｃ」、「ＳｉＧｅ：Ｃ」等の用語及び類似の用語は、様々な割合の表示される元素（及び、必要に応じて他の成分）を含有する材料を指す。例えば、「ＳｉＧｅ：Ｃ」は、シリコン、ゲルマニウム、炭素、及び必要に応じて、例えば、ドーパント等の他の元素を含有する材料である。「ＳｉＧｅ」、「ＳｉＣ」及び「ＳｉＧｅ：Ｃ」等の用語は、それ自体化学量論的化学式でないため、表示される元素を特定の割合で含有する材料に限定されるものではない。Ｓｉ含有膜中の（炭素、ゲルマニウム又は電気的に活性なドーパント等の）ドーパントの百分率は、本明細書中において、特に指定のない限り、膜全体に対する原子百分率で表される。
本明細書中に記載の堆積方法において有用なクロロポリシランとしては、上述のものがそれぞれ個々に又ははそれらの任意の組合せで挙げられる。本明細書中に教示されるＣＶＤ条件下で、（例えば、容器から、基板が内部に配置されているＣＶＤチャンバへの流動によって）基板の表面へクロロポリシランを送達することにより、基板上にＳｉ含有膜を堆積させる。本明細書中で使用される場合、「基板」とは、堆積が望まれるワークピース又は堆積ガスに曝される表面のいずれかを示す。例えば、基板は単結晶シリコンウエハであってもよく、又はセミコンダクタ・オン・インシュレータ（ＳＯＩ）基板であってもよく、又はこのようなウエハ上に堆積されるエピタキシャルＳｉ、ＳｉＧｅ若しくは第ＩＩＩ族〜第Ｖ族の材料であってもよい。ワークピースはウエハに限定されることなく、ガラス、プラスチック、又は半導体加工に用いられる任意の他の基板も挙げられる。既知のように、半導体加工は、特に厳しい品質要求を伴う集積回路加工に最も一般的に用いられるが、このような加工は種々の他の分野においても用いられている。例えば、半導体加工技法は、多種多様な技術を用いてフラットパネルディスプレイの加工において、また微小電気機械システム（ＭＥＭＳ）の加工において度々用いられる。
「混合基板（Mixed substrate）」という用語は当業者に知られている。特に混合基板について論じるために、「混合基板への堆積（Deposition Over Mixed Substrates）」と題された米国特許第６，９００，１１５号（２００５年５月３１日発行）（その全体が参照により本明細書に援用される）を参照されたい。米国特許第６，９００，１１５号において論じられているように、混合基板は、２つ以上の異なる種類の表面を有する基板である。或る特定の実施形態では、Ｓｉ含有層を単結晶半導体材料の露出表面上に選択的に堆積させると共に、隣接する誘電体上の堆積は最小限に抑えられ、より好ましくは堆積が避けられる。誘電材料の例としては、二酸化ケイ素（例えば炭素ドープ又はフッ素ドープ等の低誘電定数形態を含む）、窒化ケイ素、金属酸化物及び金属ケイ酸塩が挙げられる。混合基板の表面を互いに異なったものにし得る様々な方法がある。例えば、表面を銅若しくはケイ素等の異なる元素から、又は銅若しくはアルミニウム等の異なる金属から、又はシリコン若しくは二酸化ケイ素等の異なるＳｉ含有材料から作ることができる。表面の電気的性質が互いに異なるようにこれらを作ることもできる。
材料が同じ元素から成る場合であっても、露出表面の形態（結晶化度）が異なれば、表面は異なり得る。本明細書中で説明するプロセスは、Ｓｉ含有膜を様々な基板上に堆積させるのに有用であるが、混合表面形態を有する混合基板上への堆積に特に有用である。このような混合基板は、第１表面形態を有する第１露出表面と、第２表面形態を有する第２露出表面を含んでいる。この文脈において、「表面形態」とは基板表面の結晶構造を指す。アモルファス及び結晶は、異なる形態の例である。多結晶形態は、秩序正しい結晶の無秩序な配列から成る結晶構造であり、それゆえ中間的秩序度を有している。多結晶材料中の原子は、各結晶内で秩序正しく配列しているが、結晶自体は互いに対して長距離での秩序に欠けている。単結晶形態は、長距離の高い秩序度を有している結晶構造を特徴とする。エピタキシャル膜は、それらが成長する一般的に単結晶である基板に対して同一の結晶構造及び配向を特徴とする。これら材料中の原子は、格子様構造に配列されており、これは（原子スケールで）相対的に長い距離存続する。アモルファス形態は、原子が明確な周期的配列に欠けているため、低い秩序度を有する非結晶構造である。他の形態には、微結晶、及びアモルファスと結晶性材料との混合物が含まれる。本明細書中で使用する場合、「単結晶」又は「エピタキシャル」は、通常トランジスタ加工に使用される、許容可能な数の欠陥を有する可能性のある大部分が大きい結晶構造を説明するのに使用される。当業者は、層の結晶化度は、一般的にアモルファスから多結晶へそして単結晶へと連続して下がることを認識するであろう。当業者は、低密度欠陥であっても、結晶構造がいつ単結晶又はエピタキシャルであると考えられ得るかを容易に判断することができる。混合基板の具体例としては、単結晶／多結晶、単結晶／アモルファス、エピタキシャル／多結晶、エピタキシャル／アモルファス、単結晶／誘電体、エピタキシャル／誘電体、伝導体／誘電体、及び半導体／誘電体が挙げられるが、これらに限定されるものではない。「混合基板」という用語には、２つ以上の異なる種類の表面を有する基板が含まれ、それゆえ当業者は、本明細書中で説明するＳｉ含有膜を２種類の表面を有する混合基板上に堆積させる方法は、３種類以上の異なる種類の表面を有する混合基板にも適用することができることを認識するであろう。
種々の実施形態は、混合基板上に選択的に堆積させる方法、例えばＳｉ含有膜を、混合基板の１つ又は複数の選択される（典型的に単結晶）露出表面領域（複数可）上に堆積させると共に、選択的堆積中の基板の他の（典型的に非単結晶）露出表面領域（複数可）上への堆積を最小限し、好ましくは避ける方法を提供する。或る実施形態では、Ｓｉ含有膜を混合基板上にエピタキシャルに又はヘテロエピタキシャルに堆積させる。「エピタキシャル」、「エピタキシャルに」、「ヘテロエピタキシャル」、「ヘテロエピタキシャルに」等の用語及び類似の用語は、堆積層が基板の格子定数を採るか又はこれに従うような、結晶基板上への結晶Ｓｉ含有材料の堆積を指すのに本明細書中で使用される。エピタキシャル堆積は、堆積層の組成が基板の組成と異なる場合にはヘテロエピタキシャルであるとみなされる。好ましい実施形態では、エピタキシャル堆積又はヘテロエピタキシャル堆積が選択される。
或る実施形態は、Ｓｉ含有膜を選択的に堆積させる方法を提供し、当該方法は、ＣＶＤチャンバ内の選択的化学気相成長（ＣＶＤ）条件を確立することであって、選択的ＣＶＤ条件を確立することが、クロロポリシランを容器からＣＶＤチャンバへ流動させること、及び塩素ガスをＣＶＤチャンバへ流動させることを含み、クロロポリシランが、モノクロロジシラン、ジクロロジシラン、トリクロロジシラン及びテトラクロロジシランの少なくとも１つを含む；及び選択的ＣＶＤ条件下でＣＶＤチャンバ内に配置される基板の単結晶表面領域上にＳｉ含有膜を選択的に堆積させると共に、選択的堆積中の基板の非単結晶表面領域上への堆積を最小限にすることを含む。驚くべきことに、本明細書中に記載されるような選択的堆積条件下のＣＶＤは、塩素と、モノクロロジシラン、ジクロロジシラン、トリクロロジシラン及びテトラクロロジシランの少なくとも１つとの組合せを利用することによって有意に増強されることが見出された。
本発明は理論に縛られるものではないが、モノクロロジシラン、ジクロロジシラン、トリクロロジシラン及び／又はテトラクロロジシランと併せた塩素の驚くべき効力は、本明細書中に記載される選択的ＣＶＤ条件下で、これらのクロロポリシランが：ＳｉＨＣｌ、：ＳｉＨ２及び：ＳｉＣｌ２の少なくとも２つを含む反応中間体を形成する傾向にあることに少なくとも一部起因し得る。以下の化学式は、モノクロロジシラン、ジクロロジシラン、トリクロロジシラン及びテトラクロロジシランのそれぞれについて、選択的ＣＶＤ条件下における種々の生成物の生成に関する可能な反応経路を示している。
モノクロロジシラン
（１ａ）Ｈ２ＣｌＳｉＳｉＨ３（ｇ）→Ｈ２ＣｌＳｉＳｉＨ：（ｇ）＋Ｈ２（ｇ）
（２ａ）Ｈ２ＣｌＳｉＳｉＨ：（ｇ）⇔ＨＣｌＳｉ＝ＳｉＨ２（ｇ）
（３ａ）ＨＣｌＳｉ＝ＳｉＨ２（ｇ）⇔：ＳｉＨＣｌ（ｇ）＋：ＳｉＨ２（ｇ）
（４ａ）Ｓｉ２Ｈ５Ｃｌ（ｇ）→：ＳｉＨ２（ｇ）＋ＳｉＣｌＨ３（ｇ）
（５ａ）Ｓｉ２Ｈ５Ｃｌ（ｇ）→：ＳｉＨＣｌ（ｇ）＋ＳｉＨ４（ｇ）
（６ａ）Ｓｉ２Ｈ５Ｃｌ（ｇ）＋Ｃｌ２（ｇ）→Ｓｉ２Ｈ４Ｃｌ２（ｇ）＋ＨＣｌ（ｇ）
ジクロロジシラン
（１ｂ）ＨＣｌ２ＳｉＳｉＨ３（ｇ）→ＨＣｌ２ＳｉＳｉＨ：（ｇ）＋Ｈ２（ｇ）
（２ｂ）Ｈ２ＣｌＳｉＳｉＨ２Ｃｌ（ｇ）→Ｈ２ＣｌＳｉＳｉＣｌ：（ｇ）＋Ｈ２（ｇ）
（３ｂ）ＨＣｌ２ＳｉＳｉＨ：（ｇ）⇔Ｃｌ２Ｓｉ＝ＳｉＨ２（ｇ）
（４ｂ）Ｃｌ２Ｓｉ＝ＳｉＨ２（ｇ）⇔：ＳｉＣｌ２（ｇ）＋：ＳｉＨ２（ｇ）
（５ｂ）Ｓｉ２Ｈ４Ｃｌ２（ｇ）→：ＳｉＨ２（ｇ）＋ＳｉＣｌ２Ｈ２（ｇ）
（６ｂ）Ｓｉ２Ｈ４Ｃｌ２（ｇ）→：ＳｉＨＣｌ（ｇ）＋ＳｉＣｌＨ３（ｇ）
（７ｂ）Ｓｉ２Ｈ４Ｃｌ２（ｇ）→：ＳｉＣｌ２（ｇ）＋ＳｉＨ４（ｇ）
（８ｂ）１，１−Ｓｉ２Ｈ４Ｃｌ２（ｇ）＋Ｃｌ２（ｇ）→１，１，２−Ｓｉ２Ｈ３Ｃｌ３（ｇ）＋ＨＣｌ（ｇ）
トリクロロジシラン
（１ｃ）Ｃｌ３ＳｉＳｉＨ３（ｇ）→Ｃｌ３ＳｉＳｉＨ：（ｇ）＋Ｈ２（ｇ）
（２ｃ）ＨＣｌ２ＳｉＳｉＣｌＨ２（ｇ）→ＨＣｌ２ＳｉＳｉＣｌ：（ｇ）＋Ｈ２（ｇ）
（３ｃ）Ｃｌ３ＳｉＳｉＨ：（ｇ）⇔Ｃｌ２Ｓｉ＝ＳｉＨＣｌ（ｇ）
（４ｃ）ＨＣｌ２ＳｉＳｉＣｌ：（ｇ）⇔Ｃｌ２Ｓｉ＝ＳｉＨＣｌ（ｇ）
（５ｃ）Ｃｌ２Ｓｉ＝ＳｉＨＣｌ（ｇ）⇔：ＳｉＣｌ２（ｇ）＋：ＳｉＨＣｌ（ｇ）
（６ｃ）Ｓｉ２Ｈ３Ｃｌ３（ｇ）→：ＳｉＨ２（ｇ）＋ＳｉＣｌ３Ｈ（ｇ）
（７ｃ）Ｓｉ２Ｈ３Ｃｌ３（ｇ）→：ＳｉＨＣｌ（ｇ）＋ＳｉＣｌ２Ｈ２（ｇ）
（８ｃ）Ｓｉ２Ｈ３Ｃｌ３（ｇ）→：ＳｉＣｌ２（ｇ）＋ＳｉＣｌＨ３（ｇ）
（９ｃ）Ｓｉ２Ｈ３Ｃｌ３（ｇ）＋Ｃｌ２（ｇ）→Ｓｉ２Ｈ２Ｃｌ４（ｇ）＋ＨＣｌ（ｇ）
テトラクロロジシラン
（１ｄ）Ｃｌ３ＳｉＳｉＣｌＨ２（ｇ）→Ｃｌ３ＳｉＳｉＣｌ：（ｇ）＋Ｈ２（ｇ）
（２ｄ）ＨＣｌ２ＳｉＳｉＣｌ２Ｈ（ｇ）→Ｃｌ３ＳｉＳｉＣｌ：（ｇ）＋Ｈ２（ｇ）
（３ｄ）Ｃｌ３ＳｉＳｉＣｌ：（ｇ）⇔Ｃｌ２Ｓｉ＝ＳｉＣｌ２（ｇ）
（４ｄ）Ｃｌ２Ｓｉ＝ＳｉＣｌ２（ｇ）⇔２：ＳｉＣｌ２（ｇ）
（５ｄ）Ｓｉ２Ｈ２Ｃｌ４（ｇ）→：ＳｉＨ２（ｇ）＋ＳｉＣｌ４（ｇ）
（６ｄ）Ｓｉ２Ｈ２Ｃｌ４（ｇ）→：ＳｉＨＣｌ（ｇ）＋ＳｉＣｌ３Ｈ（ｇ）
（７ｄ）Ｓｉ２Ｈ２Ｃｌ４（ｇ）→：ＳｉＣｌ２（ｇ）＋ＳｉＣｌ２Ｈ２（ｇ）
（８ｄ）Ｓｉ２Ｈ２Ｃｌ４（ｇ）＋Ｃｌ２（ｇ）→Ｓｉ２ＨＣｌ５（ｇ）＋ＨＣｌ（ｇ）
化学式（３ａ）、（４ａ）、（５ａ）、（４ｂ）、５（ｂ）、（６ｂ）、（７ｂ）、（５ｃ）、（６ｃ）、（７ｃ）、（８ｃ）、（４ｄ）、（５ｄ）、（６ｄ）及び（７ｄ）は、反応中間体：ＳｉＨＣｌ、：ＳｉＨ２及び／又は：ＳｉＣｌ２の形成に寄与すると考えられる反応経路を示す。さらに、これらの反応中間体は、以下の化学式１（ｅ）、２（ｅ）及び（３ｅ）によって示される反応経路に従ってシリコン堆積に大いに寄与すると考えられる。
塩素は、（式（３ｅ）によって示されるように：ＳｉＨ２と反応させることによって明らかに）シリコン堆積を増強すると共に、（以下の化学式（１ｆ）によって示されるように堆積したシリコン部分を除去することによって明らかに）堆積選択性を高める。本明細書中に記載される種々の反応経路及び化学式は例示的なものであり、網羅するものではないことが理解されるであろう。例えば、所定のＣＶＤ条件下で動作可能な種々のさらなる反応経路を以下の式（１ｇ）〜式（１６ｇ）に示す。幾つかの反応経路は、全ての状況で存在し得ない特定のＣＶＤ条件に関するものであることが認識されるであろう。例えば、式（４ｇ）及び式５（ｇ）は、以下でより詳細に記載されるような、ホスフィン（ＰＨ３）、即ち電気的に活性なドーパント前駆物質の使用を示している。
堆積
（１ｅ）：ＳｉＣｌ２（ｇ）＋Ｈ２（ｇ）→Ｓｉ（ｓ）＋２ＨＣｌ（ｇ）
（２ｅ）：ＳｉＨＣｌ（ｇ）→Ｓｉ（ｓ）＋ＨＣｌ（ｇ）
（３ｅ）：ＳｉＨ２（ｇ）＋Ｃｌ２（ｇ）→Ｓｉ（ｓ）＋２ＨＣｌ（ｇ）
塩素によるエッチング
（１ｆ）Ｓｉ（ｓ）＋Ｃｌ２（ｇ）→：ＳｉＣｌ２（ｇ）
さらなる反応経路
（１ｇ）Ｓｉ（ｓ）＋２ＨＣｌ⇔ＳｉＣｌ２（ｇ）＋Ｈ２（ｇ）
（２ｇ）：ＳｉＣｌ２（ｇ）＋２Ｈ（ａ）→Ｓｉ（ｓ）＋２ＨＣｌ（ｇ）
（３ｇ）：ＳｉＨ２（ｇ）＋２Ｃｌ（ａ）→Ｓｉ（ｓ）＋２ＨＣｌ（ｇ
（４ｇ）ＰＨ３（ｇ）＋６Ｃｌ（ａ）→ＰＣｌ３（ｇ）＋３ＨＣｌ（ｇ）
（５ｇ）２ＰＨ３（ｇ）→２Ｐ（ｓ）＋３Ｈ２（ｇ）
（６ｇ）Ｃｌ２（ｇ）＋Ｈ２（ｇ）→２ＨＣｌ（ｇ）
（７ｇ）Ｈ（ｓ）＋Ｃｌ（ａ）→ＨＣｌ（ｇ）
（８ｇ）２Ｈ（ａ）→Ｈ２（ｇ）
（９ｇ）２ＳｉＣｌ（ａ）→ＳｉＣｌ２（ａ）→ＳｉＣｌ２（ｇ）
（１０ｇ）ＳｉＨ４（ｇ）＋Ｃｌ２（ｇ）→ＳｉＨ３Ｃｌ（ｇ）＋ＨＣｌ（ｇ）
（１１ｇ）ＳｉＨ３Ｃｌ（ｇ）＋Ｃｌ２（ｇ）→ＳｉＨ２Ｃｌ２（ｇ）＋ＨＣｌ（ｇ）
（１２ｇ）ＳｉＨ２Ｃｌ２（ｇ）＋Ｃｌ２（ｇ）→ＳｉＨＣｌ３（ｇ）＋ＨＣｌ（ｇ）
（１３ｇ）ＳｉＨＣｌ３（ｇ）＋Ｃｌ２（ｇ）→ＳｉＣｌ４（ｇ）＋ＨＣｌ（ｇ）
（１４ｇ）：ＳｉＨ２（ｇ）＋Ｃｌ２（ｇ）→ＳｉＨ２Ｃｌ２（ｇ）
（１５ｇ）：ＳｉＨＣｌ（ｇ）＋Ｃｌ２（ｇ）→ＳｉＨＣｌ３（ｇ）
（１６ｇ）：ＳｉＣｌ２（ｇ）＋Ｃｌ２（ｇ）→ＳｉＣｌ４（ｇ）
種々の実施形態において、モノクロロジシラン、ジクロロジシラン、トリクロロジシラン及び／又はテトラクロロジシランと併せた塩素の使用を含む選択的ＣＶＤ条件が重大な利得をもたらす。例えば、当業者は、式（３ａ）、（４ａ）、（５ａ）、（４ｂ）、５（ｂ）、（６ｂ）、（７ｂ）、（５ｃ）、（６ｃ）、（７ｃ）、（８ｃ）、（４ｄ）、（５ｄ）、（６ｄ）及び（７ｄ）に従って、本明細書中に記載されているような選択的ＣＶＤ条件下で反応中間体である：ＳｉＨＣｌ、：ＳｉＨ２及び：ＳｉＣｌ２の１つ又は複数が、モノクロロジシラン、ジクロロジシラン、トリクロロジシラン及びテトラクロロジシランから生じることを認識するであろう。これらの反応中間体は、式（１ｅ）、（２ｅ）及び（３ｅ）に従ってシリコンの堆積をもたらす。有益なことに、かかる堆積は比較的低い温度で行われ得ることが見出された。このため或る実施形態では、選択的ＣＶＤ条件が、約４００℃〜約５９０℃の範囲、好ましくは約５００℃〜約５８０℃の範囲の温度（例えば、ＣＶＤチャンバ及び／又は基板の温度）を含む。好ましい選択的ＣＶＤ条件には、塩素の使用、好ましくはクロロポリシランの使用、及び好ましい堆積温度の種々の組合せが含まれる。
これらのクロロポリシランと組み合わせた塩素の使用は、式（６ａ）、（８ｂ）、（９ｃ）及び（８ｄ）に従ってさらなるクロロポリシランを有益に生成し、式（３ｅ）に従って堆積シリコンをもたらし、且つ式（１ｆ）に従ってエッチングをもたらす。塩化水素（ＨＣｌ）は存在し得るが、さらなるエッチャントとしての塩化水素の使用は最小限に抑えられることが好ましい。驚くべきことに、エッチングに典型的に使用されるような有意量の塩化水素の存在は好ましくない。本発明は理論に縛られるものではないが、ＨＣｌの存在は、式（１ｅ）、（２ｅ）及び（３ｅ）により示される前述の反応経路を遅延させることによって堆積を阻害し、ＨＣｌの使用はさらなるクロロポリシランを有益に生成しないと考えられる。式（１ｇ）によって示されるＨＣｌによるエッチングは低温で比較的ゆっくりであるため、望ましくないことに、選択性は約４００℃〜約５９０℃の範囲の堆積温度ではＨＣｌのために低いことがある。このため或る実施形態では、選択的ＣＶＤ条件に、ＣＶＤチャンバへの塩化水素の流動を最小限にすることが含まれる。好ましい実施形態にでは、ＣＶＤチャンバへの塩化水素の流動を実質的に含まないことが選択的ＣＶＤ条件に含まれる。
堆積は当業者に既知の種々のＣＶＤ法に従って適切に行われ得るが、最大の利得は、堆積が本明細書中に教示されるＣＶＤ堆積条件下で行われる場合に得られる。開示した方法は、クロロポリシランを利用する、プラズマエンハンスト化学気相成長（ＰＥＣＶＤ）又は熱ＣＶＤを含むＣＶＤを用いて、ＣＶＤチャンバ内の基板上にＳｉ含有膜を堆積させること、好ましくは塩素流と組み合わせて選択的ＣＶＤ条件下で、ＣＶＤチャンバ内に配置される基板の単結晶表面領域上にＳｉ含有膜を選択的に堆積させると共に、選択的堆積中の基板の非単結晶表面領域上への堆積を最小限にすることによって適切に実施され得る。例えば、ＣＶＤ条件は、混合基板の１つ又は複数の露出されたウィンドウ上にエピタキシャルＳｉ含有膜を選択的に堆積させるように選んでもよい。好ましくは、非単結晶表面領域上への堆積を最小限にするとは、選択的堆積中に非単結晶表面領域上にＳｉ含有材料を実質的に堆積させないことを含む。選択堆積は、プラズマ処理を受ける基板及び設備への損傷のリスクを伴うことなく効果的に成され得るため、熱ＣＶＤが好ましい。
或る実施形態において、基板表面へのクロロポリシランの送達は、クロロポリシランを容器から、基板を内部に設けた適切なＣＶＤチャンバへと流動させることによって達成される。クロロポリシランは好ましくは、ガスの形態で又は供給ガスとしてチャンバへ導入される。或る実施形態において、クロロポリシランは、クロロポリシランを保持する容器から、好ましくは流量及び／又は圧力を制御する１つ又は複数のバルブを備えた適切な供給ライン（複数可）を介してＣＶＤチャンバ内へと流動させることによってＣＶＤチャンバへ導入される。クロロポリシランは、液体又はガス状形態で、好ましくは液体として容器内に保持され得る。或る実施形態において、クロロポリシランは容器内で加圧されている。このような加圧されたクロロポリシランは、供給ラインと加圧されたクロロポリシランとの間に圧力差を生じさせることによって、例えば、供給ライン内の圧力を容器内の圧力未満へと低下させることによって、チャンバ内へ流動され得る。或る実施形態において、容器はバブラーを備え、液体クロロポリシランは、クロロポリシランを介してキャリアガスの気泡を形成して、クロロポリシラン蒸気を同伴し且つ供給ラインを介してチャンバへと運搬することによってチャンバ内へ流動される。或る実施形態において、バブラーは温度制御バブラーである。好ましくは、容器が、バブラーと、バブラーから流動するキャリアガス中のクロロポリシランの量を測定するガス濃度センサとを備える送達システムを備える。かかるセンサは市販されており、例えば、Lorex Industries（Poughkeepsie, N.Y., U.S.A.）製のＰｉｅｚｏｃｏｎ（登録商標）ガス濃度センサである。クロロポリシランに加えて、供給ガスはガス状または蒸気形態の他の成分を含んでいてもよく、例えば、キャリアガス、二次ケイ素源、炭素源、ゲルマニウム源、窒素源、ドーパント源、エッチャント（複数可）（例えば、選択的堆積実施形態用の塩素ガス）等がある。好ましい実施形態では、クロロポリシランが、モノクロロジシラン、ジクロロジシラン、トリクロロジシラン及びテトラクロロジシランの少なくとも１つから成り、塩素ガス及びクロロポリシランの両方をＣＶＤチャンバへ流動させることを含む選択的ＣＶＤ条件が選ばれる。
適切なマニフォールドが、供給ガス（複数可）をＣＶＤチャンバへ供給するのに用いられ得る。或る実施形態において、ＣＶＤチャンバ内のガス流は水平である。好ましくは、ＣＶＤチャンバは単一ウエハリアクタ内に備えられる。より好ましくは、チャンバは単一ウエハ単一通路式層状水平ガス流リアクタ、好ましくは放射状に加熱されるものである。このタイプの適切なリアクタは市販されており、好ましいモデルとしては、ASM America, Inc.（Phoenix, Arizona）から市販されている単一ウエハリアクタのＥｐｓｉｌｏｎ（商標）シリーズが挙げられる。本明細書中に記載の方法はシャワーヘッドアレンジメント等の代替的なリアクタ内で用いることもできるが、均質性及び堆積速度の増大における利得は、回転基板を用い、特に短いプロセスガス滞留時間を有する水平単一通路式層状ガス流アレンジメントであるＥｐｓｉｌｏｎ（商標）チャンバ内において特に有効であることが見出された。ＣＶＤは（遠隔プラズマ発生機位置で又はその下流で）プラズマ生成物をチャンバへ導入することによって行われ得るが、上述したように熱ＣＶＤが好ましい。
基板表面へクロロポリシランを送達する際、堆積は、選ばれるクロロポリシランの性質を鑑みて本明細書中に教示されるＣＶＤ条件（例えば、堆積圧力、堆積温度及び反応物質の流動条件）下で行われることが好ましい。ＣＶＤチャンバ内の全圧は好ましくは約０．００１Ｔｏｒｒ〜約１０００Ｔｏｒｒの範囲、より好ましくは約０．１Ｔｏｒｒ〜約３５０Ｔｏｒｒの範囲、最も好ましくは約０．２５Ｔｏｒｒ〜約１００Ｔｏｒｒの範囲である。或る実施形態において、選択的ＣＶＤ条件は、約２０Ｔｏｒｒ〜約７６０Ｔｏｒｒの範囲のＣＶＤチャンバ圧力を含む。チャンバ内のクロロポリシランの分圧は好ましくは全圧の約０．０００１％〜約１００％、より好ましくは全圧の約０．００１％〜約５％の範囲である。上述したように、供給ガスはまたクロロポリシラン以外のガス（単数又は複数）（他のケイ素源、ゲルマニウム源（複数可）、炭素源（複数可）、エッチャント（複数可）（例えば、選択的堆積実施形態用の塩素ガス）、ドーパント前駆物質（複数可）及び／又は不活性キャリアガス等）も含み得る。或る実施形態において、クロロポリシランはケイ素の唯一の供給源である。Ｈｅ、Ａｒ、Ｈ２、Ｎ２は本明細書中に記載される方法に可能なキャリアガスである。実施形態によっては、以下でより詳細に記載するようにＨｅ、Ａｒ及びＮ２等の非水素キャリアガスが好ましい。
或る実施形態では、クロロポリシランが、クロロポリシランの代わりのシラン又はシラン／塩化水素の標準的な使用に比べて相対的に多いクロロポリシラン流量及び相対的に少ないキャリアガス流量を用いて、キャリアガスと共にチャンバへ導入される。例えば好ましい実施形態において、熱ＣＶＤは、約５ｍｇ／分〜５００ｍｇ／分、より好ましくは約７０ｍｇ／分〜３００ｍｇ／分のクロロポリシラン流量を用いてＥｐｓｉｌｏｎＥ２５００（商標）、Ｅ３０００（商標）又はＥ３２００（商標）リアクタシステム（ASM America, Inc.（Phoenix, Arizona）から市販されている）内で行われる。キャリアガス流量は、約４０標準リットル毎分（ｓｌｍ）以下、好ましくは約１０ｓｌｍ以下、より好ましくは約５ｓｌｍ以下をとることができ、堆積温度は約４００℃〜約８００℃、より好ましくは約５００℃〜約７００℃の範囲をとることができる。選択的ＣＶＤ条件は好ましくは約４００℃より高く６００℃より低い基板温度を含む。水素ガスの流動は好ましくは堆積中に最小限に抑えられる。選択的堆積に関して、好ましくは１ｓｃｃｍ〜２００ｓｃｃｍである流量でエッチャントガス（例えば塩素）を使用することができる。実施形態によっては、クロロポリシランの塩素含有量が、エッチャントを添加することなく選択的堆積を行い得るのに十分高い。ドーパント前駆物質（例えば、炭素源及び／又は電気的に活性なドーパント前駆物質）流量は、ドーパント源の性質及び他の成分の相対流量に応じて典型的に約１０ｓｃｃｍ〜約１０００ｓｃｃｍの範囲である。例えば、リンドーピングに関して、ドーパント水素化物（前駆物質）流量は好ましくはホスフィン（例えばＨ２又はＨｅ中１％ＰＨ３）の１０ｓｃｃｍ〜２００ｓｃｃｍである。
熱ＣＶＤ条件は好ましくは、所望の形態（例えば、アモルファス、多結晶、単結晶）のＳｉ含有膜を基板上に堆積させるのに有効な基板温度を含む。好ましくは、熱ＣＶＤは、約３５０℃〜約９００℃、より好ましくは約５００℃〜約８００℃の範囲の温度で行われる。ＰＥＣＶＤは好ましくは約３００℃〜約７００℃の範囲の温度で行われる。本明細書中に示されるガイダンスによって情報を得た当業者は、実際の生産実体、例えば、選ばれるクロロポリシランの性質、熱量の保存、堆積速度、単一ウエハリアクタ及びバッチリアクタを含む種々のサイズのチャンバ、好ましい全圧及び分圧等を鑑みて、これらの温度範囲を調節することができる。一般的に、所定の望ましい結果のために、それが堆積速度、層品質又はその２つの組合せであろうとなかろうと、分圧が高くなれば温度を低くする。当該技術分野で既知の様々な方法、例えば、抵抗加熱及びランプ加熱によって基板を加熱することができる。モノクロロジシラン、ジクロロジシラン、トリクロロジシラン及びテトラクロロジシランの少なくとも１つを含むクロロポリシランと組み合わせた塩素の使用を含む選択的堆積実施形態に関して、選択的ＣＶＤ条件は約４００℃〜約５８０℃の範囲の基板温度を含むことが好ましい。或る実施形態では、選択的ＣＶＤ条件が、混合基板の単結晶表面領域上にＳｉ含有膜をエピタキシャル又はヘテロエピタキシャルに堆積させると共に、選択的堆積中の基板の非単結晶表面領域上への堆積を最小限にするのに有効な基板温度を含む。
選択的堆積を含む堆積は、モノクロロジシラン（クロロジシラン）、ジクロロジシラン、トリクロロジシラン、テトラクロロジシラン、ペンタクロロジシラン、ヘキサクロロジシラン、クロロトリシラン、ジクロロトリシラン、トリクロロトリシラン、テトラクロロトリシラン、ペンタクロロトリシラン、ヘキサクロロトリシラン、ヘプタクロロトリシラン及びオクタクロロトリシランから選択される少なくとも２つのクロロポリシランを用いて行うことができる。実施形態によっては、上述のクロロポリシランの少なくとも３つを用いて堆積を行うことができる。２つ以上のクロロポリシランは、例えば別々の容器から別々に、又は混合物の成分としてＣＶＤに供給され得る。或る実施形態では、選択的ＣＶＤ条件が、第１のクロロポリシラン及び第２のクロロポリシランをＣＶＤチャンバへ流動させることを含み、第１のクロロポリシランは、モノクロロジシラン、ジクロロジシラン、トリクロロジシラン又はテトラクロロジシランから成り、第２のクロロポリシランは第１のクロロポリシランと異なる。第１のクロロポリシラン対第２のクロロポリシランの重量比は、例えば、約９９：１〜約１：９９の範囲、好ましくは約９：１〜約１：９の範囲、より好ましくは約３：１〜約１：３の範囲の広い範囲に及び得る。例えば或る実施形態において、クロロポリシランは、例えば、約１：９〜約９：１の範囲、好ましくは約３：１〜約１：３の範囲のジクロロジシラン：トリクロロジシラン重量比のジクロロジシラン及びトリクロロジシランから成る混合物である。好ましいクロロポリシラン実施形態は基本的に、７５重量％のジクロロジシラン及び２５重量％のトリクロロジシランから成る。別の実施形態では、第１のクロロポリシラン及び第２のクロロポリシランを別々の容器からＣＶＤチャンバへ流動させる。或る実施形態では、選択的ＣＶＤ条件が、第１のクロロポリシラン、第２のクロロポリシラン及び第３のクロロポリシランをＣＶＤチャンバへ流動させることを含み、第１のクロロポリシランは、モノクロロジシラン、ジクロロジシラン、トリクロロジシラン又はテトラクロロジシランから成り、第２のクロロポリシラン及び第３のクロロポリシランは互いに異なり且つ第１のクロロポリシランと異なるものである。第１のクロロポリシラン、第２のクロロポリシラン及び第３のクロロポリシランの相対量は広い範囲に及び、例えば、全クロロポリシラン重量に対して約１重量％〜約９８重量％の相対量で各々使用され得る。
上述されるように、クロロポリシランに加えて、供給ガスはまた、必要に応じて、Ｓｉ含有膜のドーピング又は合金化に有用な当業者に既知の他の材料を含有し得る。種々の実施形態において、供給ガス（複数可）は、ケイ素源、ゲルマニウム源、炭素源、ホウ素源、ガリウム源、インジウム源、ヒ素源、リン源及びアンチモン源から成る群から選択される１つ又は複数の前駆物質をさらに含む。かかる供給源の具体例としては、クロロポリシランに加えて補助ケイ素源としてシラン、ジシラン及びテトラシラン；ゲルマニウム源としてゲルマン、モノクロロゲルマン、ジクロロゲルマン、トリクロロゲルマン、テトラクロロゲルマン、ジゲルマン、クロロジゲルマン、ジクロロジゲルマン、トリクロロジゲルマン、テトラクロロジゲルマン、ペンタクロロジゲルマン及びヘキサクロロジゲルマン；炭素及びケイ素両方の供給源としてモノシリルメタン、ジシリルメタン、トリシリルメタン、テトラシリルメタン、モノメチルシラン（ＭＭＳ）及びジメチルシラン；並びに電気的に活性なドーパント（ｎ型及びｐ型）の供給源として、アンチモン、ヒ素、ホウ素、ガリウム、インジウム及びリン等の種々のドーパント前駆物質が挙げられる。実施形態によっては、炭素源がＨ３Ｓｉ−ＣＨ２−ＳｉＨ２−ＣＨ３（１，３−ジシラブタン）から成る。
クロロポリシランを用いたＣＶＤによるＳｉ含有膜内へのドーパントの組込みは好ましくは、ドーパント前駆物質を用いたｉｎ ｓｉｔｕドーピングによって達成される。電気的ドーパントに好ましい前駆物質は、ジボラン、重水素化ジボラン等のｐ型ドーパント前駆物質、並びにホスフィン及びアルシン等のｎ型ドーパント前駆物質を含むドーパント水素化物である。シリルホスフィン［（Ｈ３Ｓｉ）３−ｘＰＲｘ］及びシリルアルシン［（Ｈ３Ｓｉ）３−ｘＡｓＲｘ］（式中、ｘ＝０〜２であり、Ｒｘ＝Ｈである）及び／又はＤは、リン及びヒ素ドーパントの代替的な前駆物質である。ＳｂＨ３及びトリメチルインジウムはそれぞれ、アンチモン及びインジウムの代替的な供給源である。かかるドーパント前駆物質は、以下に記載されるような好ましい膜、好ましくホウ素、リン、アンチモン、インジウム及びヒ素でドープしたシリコン、Ｓｉ：Ｃ、ＳｉＧｅ及びＳｉＧｅ：Ｃの膜及び合金の調製に有用である。
供給ガス中のドーパント前駆物質の量は、Ｓｉ含有膜内に所望量のドーパントをもたらすように且つ／又は堆積層であるＳｉ含有層における所望の表面品質のために、調整することができる。供給ガス中の好ましい濃度は、得られる膜において所望な特性を得るためにこれよりも多いか又は少ない量が好ましい場合もあるが、（不活性キャリアガス及び希釈ガスを除く）全反応性ガスの重量に対して約十億分率（ｐｐｂ）〜約２０重量％の範囲、好ましくは約０．１ｓｃｃｍ〜５ｓｃｃｍの純ホスフィン（若しくは当量希釈ホスフィン）又はアルシン又はジボランである。好ましいＥｐｓｉｌｏｎ（商標）シリーズの単一ウエハリアクタ内において、キャリアガス中のドーパント前駆物質の希釈混合物は、所望のドーパント濃度及びドーパントガス濃度に応じて約１０標準立方センチメートル毎分（ｓｃｃｍ）〜約１０００ｓｃｃｍの範囲の設定値を有する質量流量制御装置を介して、リアクタへ送達され得る。ドーパントガスの希釈は、相当する純ドーパント流量の１０−７〜１０−２倍とすることができる。典型的に市販されているドーパント源は、Ｈ２中に希釈されたドーパント水素化物である。しかしながら実施形態によっては、ドーパント前駆物質は非水素不活性ガス中に希釈される。希釈混合物は、クロロポリシラン、（選択的堆積実施形態のための）任意選択的なエッチャント、任意の適切なキャリアガス、及び置換型ドーピングのための任意の所望されるドーパント前駆物質（例えばゲルマン又はモノメチルシラン）と混合することによってさらに希釈されることが好ましい。好ましいＥｐｓｉｌｏｎ（商標）シリーズリアクタ内の堆積に関する典型的な全流量は、しばしば約１０標準リットル毎分（ｓｌｍ）〜約１００ｓｌｍの範囲であるので、このような方法で使用されるドーパント前駆物質の濃度は、全流量に対して一般的に小さい。
選択的ＣＶＤ条件
選択的ＣＶＤに一般的に適する堆積条件は、上記されており、またクロロポリシランの種類及び流量、エッチャントの種類及び流量、キャリアガスの特性（identity）及び流量、設備の種類及び構成、堆積温度、堆積圧力、キャリアガスの特性及び流量等のパラメータの値の範囲を含む。特定の堆積に適する選択的ＣＶＤ条件は、本明細書中に示されるガイダンスによって報告される日常実験によって同定することができる。
本明細書中で使用される「選択的堆積」という用語は、非単結晶表面（複数可）上にはほとんど堆積しないか又は全く堆積しない、混合基板（例えば、単結晶表面及び非単結晶表面の両方、又は半導体表面及び絶縁表面を有する基板）の単結晶表面上のＳｉ含有材料の堆積を指す。優れた選択性は、本明細書中に記載される堆積方法を用いて、クロロポリシランを含有する供給ガスを使用することによって得ることができる。或る実施形態では、選択的ＣＶＤ条件下でＣＶＤチャンバ内に配置される基板の単結晶表面領域上にＳｉ含有膜を堆積させると共に、選択的堆積中の基板の非単結晶表面領域上への堆積を最小限にする。好ましくは、非単結晶表面領域上への堆積を最小限にするとは、選択的堆積中に非単結晶表面領域上へＳｉ含有材料を実質的に堆積させないことから成る。これにより、選択性は約１００％となり得る（例えば、酸化ケイ素及び窒化ケイ素等の周囲の絶縁体への堆積が実質的にゼロである混合基板の単結晶表面上の堆積）。好ましい実施形態では、選択的に堆積されたＳｉ含有材料が、エピタキシャルＳｉ又はヘテロエピタキシャルＳｉＧｅ、Ｓｉ：Ｃ若しくはＳｉＧｅ：Ｃ、即ち電気的に活性なドーパントでドープされ得る任意のものを含む。
或る実施形態において、さらなるエッチャント種の添加を伴うことなくクロロポリシランを用いて選択性が得られる。典型的に、ＨＣｌエッチャントが選択的シリコンベース堆積プロセスに供給されたが、ここではアモルファス（典型的に絶縁体）表面への核生成の遅い堆積に対するエッチング効果が、露出した半導体表面へのエッチング効果よりも大きかった。しかしながら、ＨＣｌは精製するのが難しいことが知られており、ＨＣｌの典型的な市販供給源は、過剰の水分を堆積プロセスにもたらす。このような水分は、堆積膜の導電性を低下させ、エピタキシャル堆積に許容不可能なレベルの欠陥を生じさせる可能性がある。したがって実施形態によっては、クロロポリシランの使用が、エッチャントの添加を伴うことなく、特にＨＣｌを用いずに、高レベルの選択性を有利に達成する。
比較的高い塩素：水素比率を有するクロロポリシランが、エッチャントの非存在下で選択性を得るのに好ましい。例えば、選択性を得るのに好ましいクロロポリシランは、約１：３より大きい、例えば約１：３〜約７：１の範囲の塩素：水素モル比を有する。ペンタクロロジシランは、５：１の塩素：水素モル比を有するクロロポリシランの例である。クロロポリシランは２つ以上の別個のクロロポリシランを含み得る。所望の塩素：水素モル比は、かかる混合物中の含有物として適当な量の特定の別個のクロロポリシランを選択することによって得ることができる。例えば、ジクロロジシラン及びテトラクロロジシランを含有するクロロポリシランの塩素：水素モル比は、２つの別個のクロロポリシランの相対量の適当な選択によって約１：３（実質的に純粋なジクロロジシラン）〜約２：１（実質的に純粋なテトラクロロジシラン）の範囲にわたって制御することができる。
選択性に関する制御はエッチャントを添加することなくクロロポリシラン（複数可）のかかる選択によって行われ得るが、特に、モノクロロジシラン、ジクロロジシラン、トリクロロジシラン及び／又はテトラクロロジシラン等の比較的小さい塩素：水素比率を有するクロロポリシランと併せた、より好ましくは例えば約４００℃より高く６００℃よりも低い好ましい堆積温度と併せたエッチャントとしての塩素ガスの使用が特に有益であることが見出された。或る実施形態において、モノクロロジシラン、ジクロロジシラン、トリクロロジシラン及び／又はテトラクロロジシランと併せた塩素の使用は、比較的低い堆積温度（例えば、約４００℃〜約５９０℃の範囲、好ましくは約５００℃〜約５８０℃の範囲のＣＶＤチャンバ及び／又は基板の温度）、比較的速い堆積速度（例えば、約１４０Å／分以上、好ましくは約１８０Å／分以上）、及び高い選択性の１つ又は複数を含むかなりの利得をもたらす。塩素の使用は、クロロポリシランの塩素：水素モル比を操作することよりも、塩素流量を操作することによる選択性の制御を可能にする。これは、設備構成によってはさらに望まれ得るものである。塩素の使用はまた、塩化水素の使用を有意に最小限に抑えるか、又は好ましくは実質的に排除する。これは、上記のようなさらなる利得をもたらす。
以下の包括的な傾向、及び本明細書中の他の部分に示される補助ガイダンスは、特定のクロロポリシラン堆積に適するＣＶＤ条件を特定するように行われる日常実験を導くことを目的として提供される。
クロロポリシランの塩素含有量が増大すると、反応性の程度が減少する傾向にあり、且つ選択性の程度が増大する傾向にある。このため、所定の堆積速度及び選択性の程度を達成するために、クロロポリシランの塩素含有量を増大させることから比較的高い堆積温度が好ましい。或る実施形態では、選択的ＣＶＤ条件が約４００℃〜約５８０℃の範囲の基板温度を含む。堆積圧力が増大すると、堆積速度は増大する傾向にある。或る実施形態では、選択的ＣＶＤ条件が約２０Ｔｏｒｒ〜約７６０Ｔｏｒｒの範囲のＣＶＤチャンバ圧力を含む。より高い堆積温度ではエピタキシャル又はヘテロエピタキシャル堆積に有益な傾向にあるのに対し、より低い温度ではアモルファス堆積に有益な傾向にある。或る実施形態において、基板温度は、基板の単結晶表面領域上にＳｉ含有膜をエピタキシャル又はヘテロエピタキシャルに堆積させるのに有効である。クロロポリシランと組み合わせて使用される塩素ガスの量が増えると、選択性が増大する傾向にあり、且つ堆積速度が低下する傾向にある。堆積速度及び選択性に対する塩素流量の影響は以下の実施例において示される。
包括的に、より少ないＨ２キャリアガス流量は、以下でより詳細に記載するようにクロロポリシラン堆積プロセスにおける選択性を改善させる。エッチング機構は半導体ウィンドウ上であっても堆積機構と競合するため、多くの変数が２つの機構に特異的に影響し、半導体表面上の正味の成長速度（「ＧＲ」）を調整する。例えば、試験条件下ＥＰＳＩＬＯＮ（登録商標）チャンバ内で、クロロポリシランの塩素：水素比率を増大させることによって一般的に堆積速度を遅くする。
例示的なプロセスの統合
或る実施形態において、塩素及び本明細書中に記載されるようなクロロポリシランを用いた選択的堆積は、シリコンコンタクトプラグを選択的に形成するのに用いられる。例えば、ＢＰＳＧ又はＴＥＯＳ等の比較的厚い絶縁層をパターン化し、単結晶半導体表面を曝すようにコンタクトビアを開く。選択的堆積は、コンタクトホールを通じて表面から上にエピタキシャルなプラグ又はポリシリコンプラグを成長させるのに用いられる。
図１は、例示した実施形態においてシリコンウエハを含む基板１０を示す。基板１０は、ウエハ又はＳＯＩ基板上に形成されたエピタキシャル層を含むことができる。フィールドアイソレーション領域１２は、通常のシャロートレンチアイソレーション（ＳＴＩ）法によって形成され、ＳＴＩ素子のうちのウィンドウ中のアクティブ領域１４を規定する。代替的に、シリコンの局所酸化（ＬＯＣＯＳ）並びに多くのＬＯＣＯＳ又はＳＴＩのバリエーションを含む、任意の適切な方法を使用して、フィールド絶縁材料を規定することができる。幾つかのアクティブ領域は、一般的に基板１０を横断するＳＴＩによって同時に規定され、ＳＴＩはしばしば互いからウェブ分離トランジスタアクティブ領域１４を形成することが理解される。基板は、チャネル形成に適切なレベルにおいてバックグラウンドドープすることが好ましい。一実施形態では（図示せず）、エピタキシャルＳｉ含有層を、本明細書中に記載される方法によってアクティブ領域１４上に選択的に堆積させる。Ｓｉ含有層は、例えば、ホウ素、リン、アンチモン、インジウム若しくはヒ素でドープしたシリコン、Ｓｉ：Ｃ、ＳｉＧｅ又はＳｉＧｅ：Ｃであってもよい。選択的に堆積されたエピタキシャルＳｉ含有層は応力を受けるか又は緩和してもよく、さらに応力を受けるか又は弛緩した層を選択的に緩和されたエピタキシャルＳｉ含有層上に堆積させてもよい。
図２は、ゲート電極１６をアクティブ領域１４上に形成した後の基板１０を示す。絶縁スペーサ及びキャップ層に囲まれ、且つゲート誘電体層１８によって下位の基板１０と分離される典型的なシリコン電極として例示されているが、トランジスタゲートスタックは多様な構成をいずれも有し得ることが理解されるであろう。プロセスフローによっては、例えば、スペーサを省略することができる。例示される実施形態において、ゲート電極１６は、アクティブ領域１４内のトランジスタゲート電極１６の両側のソース及びドレイン領域２０を規定する。ゲート電極１６は、ゲート電極１６の下で且つソース及びドレイン領域２０の間にチャネル領域２２を規定する。
図３は、露出したシリコンを選択的に除去するエッチング工程の結果を示す。垂直な側壁の規定を保証し、露出した酸化物材料及び窒化物材料に対する損傷を最小にするため、反応性イオンエッチング（ＲＩＥ）を使用することが好ましい。陥凹（recesses）の深さは、チャネル上の歪みが堆積によって臨界厚さを超えることができるとはいえ、陥凹に堆積される層の臨界厚さ未満であることが好ましい。露出されるシリコンは、基本的にアクティブ領域１４のソース及びドレイン（Ｓ／Ｄ）領域２０であるので、エッチングは、ソース／ドレイン陥凹と呼ばれる。アレンジメントによっては、ソース／ドレイン領域２０上の薄い誘電体を取り除く第１の工程を使用し得ることが理解される。
図４は、選択的堆積プロセスを用いて陥凹したＳ／Ｄ領域２０を充填させた結果を示す。特に、露出した半導体表面を、例えばＨＦ蒸気又はＨＦ最終浸漬を用いて清浄し、その半導体表面上でのエピタキシのために実質的に酸素を含まない表面を残しておく。基板１０をＣＶＤチャンバ（図示せず）内に配置する。ＣＶＤ条件はＣＶＤチャンバ内で確立され、これは、上記で開示されているように塩素ガス及びクロロポリシランをチャンバへ流動させることを含む。図１〜図５の実施形態に関し、ゲルマニウム又は炭素源も、以下でより詳細に説明するように、チャネル領域上に歪みを生じさせるのに含まれていることが好ましい。ドーパント水素化物がプロセス蒸気混合物中に含まれていることが好ましい。シリコン含有エピタキシャル層は、Ｓ／Ｄ領域２０において選択的に成長する。有益には、選択的に堆積されるヘテロエピタキシャル膜３０（例えば、Ｓｉ：Ｃ又はＳｉＧｅ）は、Ｓ／Ｄ領域２０を充填してチャネル領域２２に歪みを生じさせるものである。例示される実施形態では、ヘテロエピタキシャル膜３０は、チャネル領域２２の表面とほとんど同一表面上にある。
図５は、拡張されたヘテロエピタキシャル膜３２を有する高くなったＳ／Ｄ領域２０を形成するための選択的堆積の任意の拡張を示す。チャネル領域２２の表面より下の拡張された膜３２の部分は、チャネル領域２２に横方向の応力を働かせるので、基板の表面より上の部分は、天然シリコン格子定数からのそれほど多くない格子のずれ又はいかなる格子のずれも含まずに済む。したがって、いかなるゲルマニウム又は炭素源ガスも、必要に応じて、チャネル領域２２の表面より上の選択的堆積の部分について徐々に減少させても又は停止させてもよく、クロロポリシランの流動は継続させる。電気的ドーパント源ガス、特にアルシン、ホスフィン、ジボラン等のドーパント水素化物は継続することが好ましい。
図５の、高くなったＳ／Ｄ構造３２は、基板１０の表面上に追加のシリコン材料を備えると有益である。当該技術分野において知られているように、また本明細書中に示されるガイダンスによって知らされるように、その後の処理を通じて絶縁層を堆積し、絶縁膜を介してソース及びドレイン領域２０にコンタクトさせる。追加のシリコン材料は、シリサイドコンタクト形成を促進し、これはコンタクト抵抗（オームコンタクトの形成）を低減させる。したがって、ニッケル、コバルト又は他の金属をコンタクトホールの中に堆積させて、下位のソース／ドレイン領域２０に関する浅い接合の電気的性質を妨害することなく、過剰のシリコンを消費することを可能にし得る。
図６は別の実施形態を示し、ここで図２の構造は、Ｓ／Ｄ陥凹工程を介入させることなく、塩素ガス及びクロロポリシランを流動させることを用いて選択的に堆積される。この場合、過剰シリコン３４がコンタクトシリサイド化によって浅い接合を破壊することなく消費されるならば、選択的堆積は、ソース及びドレイン領域を上昇させることにのみ役立つ。堆積は、例えば電気的に活性なドーパントでドープしたシリコン等のドープシリコンを堆積させるため、必要に応じてドーパント前駆物質を含むことができる。しかしながら、全過剰シリコン構造体３４が、コンタクトシリサイド化によって消費されるならば、ドーパントは不要である。
塩素／クロロポリシラン堆積プロセスの選択的性質は、過剰の堆積をフィールド領域上から除去するためのその後のパターン化工程及びエッチング工程を不要にするため有益である。不完全な選択性であっても、絶縁表面上の望ましくない堆積を除去するための時間を決めたウェットエッチング（timed wet etch）の使用が可能であるので、高価なマスク工程を必要とするよりむしろ有益である。さらに、比較的速い堆積速度で優れた膜品質が得られ、これによりスループットが改善される。例えば、或る特定のプロセスの実施形態を、塩素、クロロポリシラン、ゲルマン、メチルシラン及びＢ２Ｈ６を用いて、例えばヘテロバイポーラトランジスタ（ＨＢＴ）の基本構造を形成するように、ホウ素ドープＳｉ：Ｇｅ：Ｃの選択的堆積に使用することができる。他の選択的堆積プロセスの実施形態は、例えばクロロポリシラン及び塩素を約４００℃〜約５８０℃の範囲の堆積温度で用いて、高くなったソース／ドレイン（ＥＳＤ）構造、ＤＲＡＭ及び／又はＳＲＡＭのためのコンタクトプラグを形成するのに使用することができる。実施形態によっては、ドーパント前駆物質の実質的な非存在下で、例えば炭素源、ゲルマニウム源又は電気的に活性なドーパント源の実質的な非存在下で、クロロポリシラン及び塩素を使用して真性シリコンを選択的に堆積させる。
Ｓｉ：Ｃ膜によって誘起される歪み
クロロポリシランを用いた速い成長速度での堆積は、炭素を極めて高いレベルにすることができるため有益である。シリコンへの置換炭素の高度な組込みは、選択的であろうとなかろうと、クロロポリシラン及び炭素源（及び実施形態によって、電気的に活性なドーパントの必要に応じたドーパント前駆物質）を用いた比較的速い成長速度で堆積を行うことによって成され得る。好ましい堆積条件下において、炭素の組込みレベルは約１．０％〜３．５％であり得る。
当該技術分野において知られているように、単結晶シリコンの格子定数は、約５．４３１Åであり、一方ダイヤモンド形態の単結晶炭素は、炭素原子のサイズが小さいことに起因して、３．５６７Åの格子定数を有する。したがって、炭素原子が置換するケイ素原子よりも小さいため、炭素を用いた置換型ドーピングによって、単結晶シリコンに引張歪みが導入される可能性がある。シリコン中の置換炭素の量は、ドープされたシリコンの垂直格子間隔をＸ線回折により測定し、次いでベガードの法則（Vegard's law）（単結晶シリコンと単結晶ダイアモンドとの間の線形補間）を適用することによって求めることができる。ベガードの法則、及び置換炭素レベルと、格子間隔と、歪みとの相関関係は、当業者に知られている。例えば、Judy L. Hoyt著「置換炭素の組込みと、Ｓｉ１−ｙＣｙ／Ｓｉ及びＳｉ１−ｘ−ｙＧｅｘＣｙ／Ｓｉヘテロ接合の電子的特徴（Substitutional Carbon Incorporation and Electronic Characterization of Si1-yCy/Si and Si1-x-yGexCy/Si Heterojunctions）」、「シリコン−ゲルマニウム炭素合金（Silicon-Germanium Carbon Alloy）」の第３章、Taylor及びFrancis, NY, pp.59-89, 2002（その開示は参照により本明細書に援用される）を参照されたい。Hoytによる上記論文の７３頁、図３．１０に例示されているように、従来の堆積方法は、２．３％までの置換炭素含有量を有するシリコンを備えており、これは５．４Åを超える格子間隔と１．０ＧＰａ未満の引張歪みとに相当する。また図３．１０は、ドープシリコン中の全炭素含有量が、ＳＩＭＳによって求められ得ることを示しており、それゆえ、非置換炭素含有量は、全炭素含有量から置換炭素含有量を減じることによって求めることができる。
（Ｘ線回折で測定した場合）約５．３２３Åの格子間隔は、クロロポリシラン、アルシン及び炭素源（例えば、モノメチルシラン）から堆積される、炭素で置換ドープしたシリコン（ここでは「Ｓｉ：Ｃ」）に関して達成することができる。この格子間隔５．３２３Åは、約３．２５％の置換炭素レベルに相当する。下位のシリコンテンプレート（例えば、格子間隔約５．４３Å）に対して拘束される場合、このようなＳｉ：Ｃ層における引張応力は約２．０６ＧＰａに達する。より一般的に、作り出される応力は、１ＧＰａ〜３ＧＰａであることが好ましい。シリコンの自然の格子定数からのずれは応力を導き、相当する歪みは半導体中の電気的キャリアの移動度を有利に改善し、デバイスの特徴及び／又は性能を改善させる。Ｓｉ：Ｃがその材料の臨界厚さ未満に堆積した場合、堆積層は引張応力を受けた状態となり、電子移動度はＮＭＯＳデバイスについて改善される。この場合、堆積したＳｉ：Ｃ層を、間にチャネルを有する陥凹したソース／ドレイン領域内に選択的に形成することができる。しかしながら、図１〜図５の実施形態において、Ｓｉ：Ｃ層は陥凹したソース／ドレイン領域２０内に選択的に形成され、好ましくは応力を維持する条件（厚さ、温度）下で堆積される。Ｓ／Ｄ陥凹を充填するＳｉ：Ｃ材料のより小さい格子定数は、それらの間のチャネル領域２２に引張応力を及ぼす。クロロポリシラン及び炭素源に加えてドーパント水素化物をプロセスフローに添加することが好ましい。アルシン又はホスフィンを使用することが好ましい。選択的に堆積させた単結晶シリコン膜は、約１．０原子％〜約３．５原子％の置換炭素を含み、５．３８Å以下、好ましくは約５．３６Å以下、より好ましくは約５．３４Å以下の格子間隔を有する。かかる単結晶シリコン膜は電気的に活性なドーパント（リン又はヒ素等）をさらに含み得る。電気的に活性なドーパントでドープ（好ましくは置換ドープ）した場合、置換炭素を含む単結晶シリコン膜は、約１．０ｍΩｃｍ以下、好ましくは約０．７ｍΩｃｍ以下の抵抗率を有し得る。本明細書中に記載のシリコン膜に関する置換炭素の百分率は、ｘ線回折及びベガードの法則（上述されるようなシリコンと炭素との間の線形補間）によって求められ、特に指定のない限り、膜全体に対する原子％で表される。
置換炭素を含むかかる単結晶シリコン膜は、塩素、クロロポリシラン、炭素前駆物質、及び必要に応じて電気的に活性なドーパントのドーパント前駆物質を用いた比較的速い速度の堆積プロセスによって作製することができる。高いレベルの置換炭素は、クロロポリシランを用い、比較的速い堆積速度又は成長速度、例えば少なくとも約５ｎｍ／分、好ましくは少なくとも約１５ｎｍ／分、より好ましくは少なくとも約２０ｎｍ／分の堆積を行うことによって達成することができる。例えば、クロロポリシラン流量及び温度を制御することによって成長速度を制御し、様々なレベルの炭素、例えば２．５％以上の置換炭素、好ましくは２．６％以上の置換炭素、より好ましくは２．７％以上の置換炭素を含む単結晶膜を作製することができる。実施形態によっては、単結晶膜は、さらに高いレベルの炭素、例えば２．８％以上の置換炭素、好ましくは２．９％以上の置換炭素、より好ましくは３．０％以上の置換炭素を含み得る。より速い堆積速度は、所定の一連の堆積パラメータに関してより高いレベルの置換炭素をもたらす傾向にある。しかしながら、過度な堆積温度では、炭素が置換部位から析出し、凝集又はクラスタ化することにより非置換シリコンカーバイド混入物を形成して、置換炭素レベルを減らす傾向にある。好ましい堆積温度は一般的に、所望の置換炭素量に応じて約５００℃〜約５８０℃の範囲である。本発明は、オペレーションの理論に縛られるものでなく、本明細書中に記載される方法の実施形態は、比較的低い温度における速い速度の堆積が可能であることから特に有益であると考えられる。高レベルの置換炭素を達成するために、比較的速い速度で堆積を実行して、間隙部位に拡散し得る前に置換部位で炭素を捕捉することが望ましい。しかしながら、より速い速度の堆積は典型的に堆積温度を上げることによって達成され、堆積温度を上げることは、置換部位からの炭素拡散の速度を上げる傾向にある。したがって、従来の堆積方法は一般的に、拡散と、Ｓｉ含有膜中に組み込まれる置換炭素の量を制限する堆積速度とのトレード−オフを伴うものであった。驚くべきことに、本明細書中に記載される方法の実施形態は、比較的低い温度（置換部位からの緩慢な拡散）における比較的速い堆積（置換部位における炭素の捕捉）を可能にし、このため、単結晶Ｓｉ含有膜中に組み込まれる置換炭素の量を増大させることを可能にする。好ましい実施形態は、炭素源（例えばＭＭＳ）及び約４００℃〜約５８０℃の範囲の堆積温度と組み合わせて、クロロポリシラン（例えば、モノクロロジシラン、ジクロロジシラン、トリクロロジシラン及びテトラクロロジシランの少なくとも１つを含む）を利用する。
本明細書中に記載されるような比較的高いレベルの置換炭素を含む単結晶シリコン膜（例えば、２．４％以上の置換炭素を含む膜）は、置換炭素原子が、結晶シリコン格子構造中で置き換えられるケイ素原子よりも小さいことから様々なレベルの引張応力を示し得る。或る実施形態において、２．４％以上の置換炭素を含む単結晶シリコン膜は、約１．０ＧＰａ以上、例えば約１．５ＧＰａ以上、好ましくは約１．７ＧＰａ以上、より好ましくは約１．８５ＧＰａ以上、さらにより好ましくは約２．０ＧＰａ以上の引張応力を有する。応力は膜内の任意の特定方向で測定され得る。例えば、下位の結晶シリコン基板上に堆積される、置換炭素を含む上位のシリコン膜に関して、上位のシリコン膜は、平行応力（即ち、膜／基板接合面に対して平行に測定される応力）と異なる垂直応力（即ち、膜／基板接合面に対して垂直に測定される応力）を示し得る。例えば、Hoytによる上記論文の６２頁、図３．１を参照されたい。
本明細書中に記載されるような置換炭素を含む応力のかかった単結晶シリコン膜の厚さは好ましくは臨界膜厚未満である。当業者は、臨界膜厚が、応力のかかった膜が特定の一連の条件下で弛緩する膜厚であることを理解している。置換ドーパントの濃度が上がるにつれて、臨界厚さは一般的に減少する。臨界厚さ未満の厚さを有する膜は一般的に、それらの条件下で応力を受けた状態である。例えば、約１．８％の置換炭素を含む単結晶シリコン膜は約２００ｎｍの臨界厚さを有し得るのに対し、３．５％の置換炭素を含む他の類似の膜は、温度に応じて約２５ｎｍ〜３０ｎｍの臨界厚さを有し得る。この膜に対して臨界厚さ未満の厚さを有する膜は、十分に乱れを生じさせない限り又は十分に乱れを生じさせる（例えば、十分な熱に曝して弛緩を起こす）まで、応力を受けた状態のままである傾向にある。
このため、比較的高いレベルの置換炭素は、塩素及びクロロポリシランを用いて、少なくとも約５ｎｍ／分、好ましくは少なくとも約１５ｎｍ／分の堆積速度で膜を堆積させることによって選択的に堆積されたシリコン膜中に組み込むことができる。種々の堆積パラメータは、堆積速度及び得られるシリコン膜中に組み込まれる置換炭素のレベルを制御するのに使用することができる。より高いレベルの置換炭素は、より高いチャンバ圧力、より少ない塩素流、及びより少ないキャリアガス流で達成することができる。或る特定の実施形態では、比較的速い成長速度は約１０Ｔｏｒｒ〜約１００Ｔｏｒｒの範囲のチャンバ圧力で達成することができ、より高い成長速度がより少ないキャリアガス流量で得られる。
炭素源に対するクロロポリシランの流量比が上がるにつれて、得られる膜中の置換炭素の量は減少する傾向にある。比較的高いレベルの置換炭素は５ｎｍ／分の成長速度で達成され得る。実施形態によっては、より速い成長速度（より多くのクロロポリシラン流量及びより少ない塩素流量から得られる）は、炭素源に対するクロロポリシランの流量比が上がる（それにより、膜中へ組み込まれるのに使用可能な炭素の相対量が減少する）ため、より多くの置換炭素をもたらさない。或る特定の条件下で、より高い置換炭素レベルはより多くの相対炭素源（例えばモノメチルシラン又はＭＭＳ）流量で得ることができる。クロロポリシランに対するＭＭＳの流量比が増大するにつれて、得られる膜中の置換炭素の量は、場合によって比較的線形で増大する。より高いレベルの置換炭素は比較的速い成長速度で達成することができ、より速い成長速度は比較的高いチャンバ圧力、より多い炭素及びクロロポリシランの流量、並びにより少ない塩素流量で得ることができる。このため、選択された条件下で、より高いレベルの置換炭素はより速い成長速度を伴って得ることができる。構成によっては、成長速度がクロロポリシラン流量の強力な正の関数であり、チャンバ圧力は比較的少ない影響しか有しない。このため、選択的に堆積された単結晶シリコン中の高レベルの置換炭素を達成するのに速い堆積速度を使用してもよい。
少なくとも２．４％の置換炭素を含む単結晶シリコン膜を選択的に堆積させるのに使用される化学気相成長条件は好ましくは、クロロポリシランに関する、物質移行により実質的に制御される堆積条件と、動力学的に実質的に制御される堆積条件との間の転移温度付近の堆積温度を含む。おおよその転移温度よりも高い温度で、堆積条件は物質移行により実質的に制御される。ある場合において、約５５０℃よりも高い堆積温度で、或る特定の態様の膜品質が下がる可能性がある。転移温度の位置は、堆積条件を操作することによって、例えば、チャンバ圧力及びキャリアガス流量を変更することによって、及びクロロポリシラン（例えば塩素：水素モル比）及び塩素流量の選択によって変わり得る。実施形態によっては、化学気相成長条件が約５００℃〜約５８０℃の範囲の温度を含む。実施形態によっては、化学気相成長条件は、少なくとも約５００ｍＴｏｒｒ、好ましくは少なくとも約５Ｔｏｒｒ、例えば、約２０Ｔｏｒｒ〜約８００Ｔｏｒｒの範囲のチャンバ圧力を含む。
図１〜図５の実施形態において、Ｓｉ：Ｃ層は陥凹したソース／ドレイン領域２０中に選択的に形成され得る。しかしながら、Ｓｉ：Ｃ層は、Ｓｉ：Ｃ層のブランケット堆積後に、ｉｎ ｓｉｔｕ又はｅｘ ｓｉｔｕエッチングを伴って単結晶Ｓｉ：Ｃが陥凹したソース／ドレイン領域２０中に残る非選択的プロセスによっても形成され得る。このようなプロセスの実施形態は、図７に示される手順によって例示される。図７Ａに描かれる構造は、図３に示される構造と実質的に同一のものであり、同様の方法で形成することができる。しかしながら、図４に示されるような選択的堆積プロセスと異なり、図７Ｂは、ヘテロエピタキシャルＳｉ：Ｃ膜３０がソース／ドレイン領域２０に充填し、且つ多結晶Ｓｉ：Ｃ膜３０ａがフィールドアイソレーション領域１２及びゲート電極１６上に堆積するブランケット堆積プロセスの結果を示す。少なくとも２．４％の置換炭素を含む単結晶シリコン膜を堆積させる上記の方法は、選択性を下げるために塩素流及びクロロポリシランの塩素含有量を最小限にすることが好ましい以外は、単結晶Ｓｉ：Ｃ膜３０及び多結晶Ｓｉ：Ｃ膜３０ａを堆積させるのに使用することができる。単結晶Ｓｉ：Ｃ膜３０は好ましくは、応力を維持する条件（厚さ、温度）下で堆積される。上記のように、ソース／ドレイン陥凹を充填するＳｉ：Ｃ材料のより小さい格子定数が、ソース／ドレイン陥凹間のチャネル領域２２に引張応力を及ぼす。好ましくは、ドーパント水素化物、より好ましくはｎ型ドーパント水素化物を、クロロポリシラン及び炭素源に加えてプロセスフローに添加する。好ましくはホスフィンを使用する。
図７Ｃは、描かれた構造が、単結晶シリコンから多結晶シリコンを除去するのに選択的なエッチング条件を用いて多結晶Ｓｉ：Ｃ膜３０ａを除去することによって得られる以外は、上記の図４に類似のものである。このようなエッチング条件は当業者にとって既知である。図７に示されるプロセスは、単結晶Ｓｉ含有領域（チャネル領域２２等）に引張応力を及ぼし、特に引張応力を受ける領域（チャネル領域２２等の、引張応力が加えられる領域）のキャリア移動度を増大させるのに望ましい様々な状況で使用することができる。好ましくは、キャリア移動度（例えば、ホール移動度又は電子移動度）は、引張応力を受けない以外は引張応力を受ける領域と実質的に同じである比較可能な領域で比べると、少なくとも約１０％、より好ましくは少なくとも約２０％増大する。
電気的に活性なドーパントを含有するシリコン膜
置換炭素を選択的に堆積されたシリコン膜中に組み込む上記の方法は、電気的に活性なドーパント等の他のドーパントを用いてシリコンを置換ドープするのにも用いることができる。高レベルの置換ドープは低い抵抗率を有するシリコン膜を作製するのに使用することができる。或る実施形態では、得られる単結晶シリコン膜が約１．０ｍΩ・ｃｍ以下の抵抗率を有し、少なくとも約３×１０２０ｃｍ−３の置換ドーパント、好ましくは少なくとも約４×１０２０ｃｍ−３の置換ドーパント、より好ましくは少なくとも約５×１０２０ｃｍ−３の置換ドーパントを含む。電気的に活性なドーパントのレベル及び種類は、特定の用途に所望されるように、１．０ｍΩ・ｃｍ以下、例えば０．９ｍΩ・ｃｍ以下、好ましくは０．８ｍΩ・ｃｍ以下、より好ましくは０．７ｍΩ・ｃｍ、さらにより好ましくは０．６ｍΩ・ｃｍ、最も好ましくは０．５ｍΩ・ｃｍ以下である、得られるドープシリコン中の抵抗率値をもたらすように変更することができる。適当なドーパント前駆物質を使用することによって、この方法を用いて、ｎ型ドーパント又はｐ型ドーパントを含有するシリコン膜を作製することができる。好ましくは、ｎ型ドーパントを炭素ドープしたシリコン膜と共に使用する。適切なドーパント前駆物質及びドーパントの例は上記で述べたものである。堆積速度も、例えば少なくとも約１０ｎｍ／分、より好ましくは少なくとも約２０ｎｍ／分に増大させることができる。
置換ドープされるシリコン膜を堆積させるのに適切な化学気相成長条件は包括的に、炭素で置換ドープされるシリコン膜の選択的堆積用の上記ＣＶＤ条件と比較可能である。約１．０ｍΩ・ｃｍ以下のシリコン膜抵抗率値は、塩素及びクロロポリシランを用い、上記の包括的な方法で比較的速い速度、例えば少なくとも約５ｎｍ／分、より好ましくは少なくとも約１５ｎｍ／分で堆積を行うことによって得ることができる。ドープシリコン膜の成長速度は、クロロポリシラン及びドーパント前駆物質の流量の実質的な線形関数をとる傾向にある。所定のクロロポリシラン流量について、Ｓｉ含有膜の抵抗率の低下は、ドーパント前駆物質の流量が増大しただけでは必ずしも達成されない。例えば、ドーパント前駆物質流量を増大させる状況によっては、電気的に不活性なドーパント部分の組込みが増大するため抵抗率が増大することがある。
実施形態によっては、クロロポリシランの使用は、比較的速い速度の堆積を可能にし、さらに、驚くほど高いレベルの置換ドープ用の電気的に活性なドーパントを可能にする。本明細書中に教示されるような、クロロポリシランを用いた堆積方法は包括的にドーパント又はドーパント前駆物質の性質に比較的影響を受けない。このため、上記の例はＳｉＣに着目しているものの、本明細書中に記載されるクロロポリシランを用いた堆積方法、及び特に速い速度の堆積方法は、広範なドーパント（例えば炭素、ゲルマニウム及び電気的に活性なドーパント）に適用可能であり、また広範なＳｉ含有材料（例えばＳｉ、Ｓｉ：Ｃ、ＳｉＧｅ、Ｓｉ：Ｇｅ：Ｃ等）中へのそれらのドーパントの組込みに適用可能である。特定のＳｉ含有材料に適用可能な高速堆積条件に対して日常実験を使用してもよい。
ＳｉＧｅ膜によって誘起される歪み
クロロポリシランを用いた選択的堆積はまた、ゲルマニウムをエピタキシャル膜中に置換的に組み込むのに、即ちＳｉＧｅ層による歪みを生じさせるのに有効である。好ましい堆積条件下において、ゲルマニウムの組込みレベルは、チャネルに応力を加えるような例えば、約１％〜９９％、典型的には１７％〜５０％、多くの場合約２０％〜約５０％、より具体的には約２０％〜４０％であり得る。
当該技術分野において知られているように、単結晶シリコンの格子定数は、約５．４３１Åであり、一方単結晶ゲルマニウムは、ゲルマニウム原子のサイズが大きいことに起因して、５．６５７Åの格子定数を有する。シリコンの本来の格子定数からのずれは、半導体内の電気的なキャリア移動度を改善させるため有益な歪みを導き、デバイス効率を改善させる。ＳｉＧｅが材料の臨界厚さ未満で堆積される場合、堆積層は加圧応力を受けた状態となり、ホール移動度はＰＭＯＳデバイスについて改善される。この場合、堆積されたＳｉＧｅ層は、アクティブ領域全体にわたって選択的に形成され、チャネルを規定するか又は引張応力を受けたシリコン層を上に形成する弛緩テンプレートとして機能し、その後それ自体がチャネル領域として作用し得る。
しかしながら、図１〜図５の実施形態において、ＳｉＧｅ層は、陥凹したソース／ドレイン領域２０内に選択的に形成され、好ましくは応力を維持する条件（厚さ、温度）下で堆積される。Ｓ／Ｄ陥凹を充填するＳｉＧｅ材料のより大きな格子定数は、それらの間のチャネル領域２２に圧縮歪みを作用させる。塩素ガス、クロロポリシラン及びゲルマニウム源に加えてドーパント水素化物をプロセスフローに添加することが好ましい。ｐ型ドーパント、より好ましくはジボランを使用することが好ましい。
置換炭素をシリコン中に組み込む上記の方法はまた、置換炭素をＳｉＧｅに組み込むのに、且つ置換ゲルマニウムをＳｉ：Ｃに組み込むのに使用することができる。
非水素キャリアガス
本発明の別の態様によれば、非水素キャリアガスはクロロシランと組み合わせて使用して、上記に包括的に示されるような堆積を行うのが好ましい。水素ガス（Ｈ２）は、半導体加工の蒸着、特にエピタキシャル堆積に使用される最も一般的なキャリアガスである。Ｈ２がもっとも一般的であるのには幾つかの理由がある。Ｈ２は高純度で提供され得る。さらに、水素の熱的性質は他の不活性ガス（例えば希ガス）と同様にウエハに対する熱効果があまり高くない。加えて、水素は還元剤として機能する傾向があるので、反応チャンバの完全とは言えない密封の結果生じる自然酸化物の形成に対抗する。
しかしながら、本発明は、本明細書中に記載されるクロロポリシラン堆積システムにおいて、非水素キャリアガスを使用することによる特別な利点を見出した。ヘリウム（Ｈｅ）、アルゴン（Ａｒ）、ネオン（Ｎｅ）、キセノン（Ｘｅ）又は窒素ガス（Ｎ２）又はこのような不活性ガスの組合せを、水素の代わりに使用することが好ましい。好ましい実施形態では、Ｈｅの熱的挙動がＨ２のそれに近いので、リアクタがＨ２キャリアガスの使用から少ない調節で済むためＨｅをキャリアガスとして使用する。
このようなクロロポリシラン／水素システムにおいて、多くの可能な反応機構が存在する。例えば、クロロポリシランがテトラクロロジシラン（Ｓｉ２Ｈ２Ｃｌ４）である場合、可能な反応としては、式（１ｄ）〜（８ｄ）、（１ｅ）〜（３ｅ）、（１ｆ）によって、実施形態によっては式（１ｇ）〜式（１６ｇ）によって上記で表されるものが挙げられる。上述のように、選択的ＣＶＤ条件は、絶縁表面上ではエッチングが優位であり、一方半導体ウィンドウ上では堆積が優位であるような条件である。クロロポリシランが、十分に塩素化されて、塩素との反応性が低減し、且つ堆積のための：ＳｉＨＣｌ、：ＳｉＨ２及び：ＳｉＣｌ２の少なくとも２つの供給源となることが望ましい。
しかしながら、遊離Ｈ２が大量に（例えば、キャリアガスとして）存在すると、式（６ｇ）の反応が起こり、ＨＣｌを発生する。システム中のＨＣｌの濃度が増加すると、式（１ｅ）〜式（３ｅ）は逆方向に進み、このようにして堆積速度をいずれかの所定の「調整」プロセスに押し下げる。調整プロセスとは、反応物質濃度が選択的堆積を達成するように調整されているものを示す。
式（４ｇ）は、また別の望ましい反応を示し、これはＨ２キャリアガスの存在によるＨＣｌの生成によって抑制される。式（４ｇ）は、ウエハ表面に吸着された塩化物の除去を示す。アルシン、ホスフィン及びジボラン等のドーパント水素化物（式はホスフィンで示してある）は、表面の塩素原子と反応して揮発性の副産物を形成する傾向にあり、このようにして表面反応部位は堆積に向けて解き放たれる。しかしながら、式（１ｅ）〜式（３ｅ）と同様に、ＨＣｌ濃度が増加すると、反応式（４ｇ）の平衡が左側に移行することにより、望ましい除去反応が抑制される。
したがって、非水素キャリアガス（一般的にシステム中の優位ガスである）の使用は、式（６ｇ）によるＣｌ２の消費及びＨＣｌの生成を避け、これによって堆積反応（１ｅ）〜（３ｅ）及び除去反応（４ｇ）の抑制を避ける。Violette他、J.Electrochem.Soc.、第１４３巻（1996）, pp.3290-3296、及びO’Neill他、J.Electrochem.Soc.、第１４４巻（1997）, pp.3309-3315（両方とも参照により本明細書に援用される）から取ったデータである図８は、Ｈ２キャリアガスの添加が、Violette他及びO’Neill他の研究のＤＣＳ／Ｃｌ２中の堆積反応物質ＳｉＣｌ２の濃度をどのように抑制するかを十分示している。Ｈ２を使用しないプロセスが好ましいが、Ｈ２を最小限にする利得は、全てを排除しなくとも得ることができることに留意されたい。システム中の最大のガス供給源を示す主要キャリアガスは、非水素であることが好ましい。言い換えれば、Ｈ２が供給される限り、それがキャリアガスの少量（例えば、ドーパントガスのキャリア又は希釈剤としてのみ）を示すことが好ましい。
クロロポリシラン堆積システム
図９は、塩素ガス、キャリアガス（例示される実施形態ではヘリウム）及びクロロポリシラン（例示される実施形態では基本的に７５重量％のジクロロジシラン及び２５重量％のトリクロロジシランから成る混合物）を使用する、好ましいリアクタシステム１００を示す。示すように、清浄器１０２がヘリウム源１０４の下流に位置する。不活性ガス流の一部が、バブラー１０６に分流し、ここからキャリアガスが蒸発クロロポリシラン（ＣＰＳ）１０８を運び出す。別の方法として、ＣＰＳを単に加熱して、液体上の空間におけるＣＰＳの蒸気圧を増大させ、キャリアガスがこの空間を通過する際にＣＰＳを取り込むことができる。どの場合でも、液体反応物質源容器１０６の下流に分析装置１１０があり、ここで蒸気を通過する音の速さを測定することによって、流動ガスの反応物質濃度が求められる。この測定に基づき、ソフトウェア制御の下流質量流量制御装置（ＭＦＣ）１１２に関する設定点は、分析装置１１０によって変えられる。このような分析装置は、市販されている。
このＭＦＣ１１２を通過する流れは、主要キャリアガスＭＦＣ１１４を通過する主要キャリアガス及び他の反応物質と、堆積チャンバ１２２に向けた注入マニホールド１２０の上流のガスパネルにおいて合流する。塩素ガスを保持する容器１３０も備えられている。例示される実施形態において、炭素源１３２（モノメチルシラン又はＭＭＳと示されている）及びドーパント水素化物源１３４（ＰＨ３で示される）も同様に備えられている。リアクタシステム１００は、シラン、ジシラン及び／又はトリシラン等のケイ素源を保持する容器を（必要に応じて）さらに備え得る（図９では示されていない）。このようなケイ素源は炭素源１３２に取って代わるか、又はそれに加えることができるように、同様に構成されるのがよい。
例示されているように、リアクタシステム１００はまた、システム１００の様々な制御可能な構成要素に電気的に接続している制御装置１５０を備えている。この制御装置１５０は、反応チャンバ１２２内に収容されている基板上で、本明細書中に記載されるような堆積プロセスを実施するための、ガス流、温度、圧力等を提供するようにプログラムされている。当業者によって認識されるように、制御装置１５０は、一般的にメモリー及びマイクロプロセッサーを含むコンピュータであり、ソフトウェア、ハードワイヤード（hardwired）、又はこれら２つの組合せによってプログラムすることもでき、制御装置１５０の機能性は、異なる物理的位置に設置されたプロセッサー内に分配することができる。したがって、制御装置１５０はシステム１００を通して分布している複数の制御装置を代表するものとすることができる。
したがって、塩素／クロロポリシラン／非水素キャリアガスの組合せは、シリコン含有材料に関する、特にエピタキシャル層に関する選択性及び堆積速度の向上をもたらす。一実施形態において、絶縁材料内の半導体ウィンドウ上／内部で選択的堆積を達成するために、ガス流量は圧力及び温度と組み合わせて選択される。水素キャリアガスは、ヘリウム源１０４の代わりに使用し得ることが認識される。例示される実施形態では、炭素源１３２も備えられており、以上に開示されているようにクロロポリシランと組み合わせて、高い置換炭素含有量を達成することができる。別の実施形態では、導電性が増強されたｉｎ ｓｉｔｕドープされた半導体層を得るように、ドーパント水素化物源１３４が配置されることも好ましい。選択的シリコン又はＳｉ：Ｃエピタキシに関しては、ドーパント水素化物がアルシン又はホスフィンであり、層がｎ型ドープされていることが好ましい。またドーパント水素化物用の希釈不活性ガスが非水素不活性ガスであることが最も好ましい。したがってホスフィン（ＰＨ３）及びＭＭＳは、例えばヘリウム中でそれらの供給源容器１３２、１３４に貯蔵されることが好ましい。典型的なドーパント水素化物濃度は、アルシン及びホスフィンに関して、ヘリウム中で０．１％〜５％の範囲であり、より典型的には、ヘリウム中で０．５％〜１．０％である。典型的な炭素源濃度は、ヘリウム中で５％〜５０％であり、より典型的にはヘリウム中で１０％〜３０％である。
［実施例］
本実施例は、混合形態基板上の選択的エピタキシャルシリコン膜の堆積を例示するものである。
８インチの非パターン化Ｓｉ＜１００＞ウエハ基板及び十分に酸化した表面（１０００Å）を有する別のウエハを、ＥｐｓｉｌｏｎＥ２５００（商標）リアクタシステムに連続して装填し、リアクタシステム内で加工した。基板をそれぞれ９００℃のリアクタシステムに導入し、最初にベアウエハに対して水素流量２０ｓｌｍを用いて、基板を１分間安定化した。次いで、基板の温度が５５０℃に低下したときに水素流を停止した。次いで基板を１０秒間安定化し、その時間の後２０標準立方センチメートル毎分（ｓｃｃｍ）のクロロポリシラン（基本的に７５重量％のジクロロジシラン及び２５重量％のトリクロロジシランから成る混合物）流及び１２．５ｓｃｃｍの塩素流を６４Ｔｏｒｒの堆積圧力で約３分間導入した。厚さ約４５０Åを有する連続した均一なシリコン膜は単結晶ウエハ上に堆積したが、別に加工した酸化ウエハには同一条件下で基本的に堆積は示されなかった。各基板をリアクタから取り出し、堆積工程後にロードロックに戻した。優れたエピタキシャル品質を有するシリコン膜がシリコンウエハ上に観測されたが、酸化基板上には堆積は観測されなかった。
以下のように選択的ＣＶＤ条件を同定するために堆積条件を変えた。石英管状炉を約５５０℃の温度まで加熱した。２０ｓｃｃｍのクロロポリシラン（基本的に７５重量％のジクロロジシラン及び２５重量％のトリクロロジシランから成る混合物）流、及び７５ｓｃｃｍの塩素流をキャリアガスの非存在下、６４Ｔｏｒｒの堆積圧力で石英管状炉に導入した。堆積は観測されなかった。炉が石英であったため、この壁上の堆積が酸化物表面上のＣＶＤ条件を示すことから、これが酸化物表面に対するエッチング条件に適切であることが明らかとなった。塩素流を約５分〜６分にわたって約１２．５ｓｃｃｍまで徐々に減少させ、このとき、堆積物（シリコン）が炉の壁上に形成した。このことから、堆積がより多くの塩素流量でより選択的でないことが示される。それゆえ、これらの条件下では、このＣＶＤ条件は、１２．５ｓｃｃｍよりも幾分多い塩素流で混合基板に関して選択的であると考えられる。塩素流を約３．５分かけて約５ｓｃｃｍまでさらに徐々に減少させた。この間、チャンバ壁上の堆積は継続して観測された。その後塩素流量を約２０ｓｃｃｍまで上げて、約４５秒間維持した。この時間の間、チャンバの壁上のさらなる堆積は見られず、この堆積が選択的ＣＶＤ条件下にあることが確認された。その後クロロポリシラン流量を約１６秒間でゼロに低減し、この時間の間に堆積させたシリコン膜を除去し、以前の堆積条件が選択的であったことがさらに確認された。
堆積温度を５００℃とし、堆積圧力を４Ｔｏｒｒとし且つ３００ｓｃｃｍヘリウムキャリアガスを使用する以外は実施例２に記載されるように、選択的ＣＶＤ条件を同定するために堆積条件を変えた。実施例２と同様に、クロロポリシラン流は２０ｓｃｃｍとし、初期塩素流量は７５ｓｃｃｍとした。この初期条件では、堆積が観測されなかったことから、これが酸化物表面に対するエッチング条件に適切であることが明らかとなった。塩素流を約２０ｓｃｃｍまで徐々に減少させると、このとき堆積物（シリコン）がわずかに炉の壁上に形成し始めた。このことから、堆積がより多くの塩素流量よりも選択的でないことが示される。それゆえ、これらの条件下では、このＣＶＤ条件は、２０ｓｃｃｍよりもわずかに多い塩素流で混合基板に関して選択的であると考えられる。塩素流を約２．５ｓｃｃｍまで徐々に減少させるにつれて堆積は次第に多量になり、塩素流が増大して約２０ｓｃｃｍに戻るにつれて次第に少量になった。このことから、このＣＶＤ条件が、約２０ｓｃｃｍよりわずかに高い塩素流で混合基板に関して選択的であると確認された。
本明細書中で述べた全ての特許、特許出願及び刊行物は、それらの内容全体が参照により本明細書に援用される。上記で説明した方法に対して、本発明の範囲から逸脱することなく、様々な削除、追加及び改良を行い得ることは当業者によって理解されており、このような改良及び変更の全ては、添付の特許請求の範囲に規定するように、本発明の範囲に含まれるように意図されている。
フィールド酸化物を規定し、絶縁体を取り除き半導体表面を露出させた後の半導体基板の概略断面図である。 アクティブ領域ウィンドウ内にトランジスタゲート電極を形成した後の図１の構造を示す図である。 ゲート電極両側のソース及びドレイン領域を陥凹させた後の図２の構造を示す図である。 本発明の好ましい実施形態に従い、陥凹させた領域内に半導体膜を選択的に堆積させた後の図３の構造を示す図である。 必要に応じて選択的堆積を継続し、高くなったソース／ドレイン構造を形成した後の図４の構造を示す図である。 本発明の別の好ましい実施形態に従い、半導体ウィンドウを露出させ且つ選択的堆積を行って高くなったソース／ドレイン構造を形成した後の図２の構造を示す図である。 半導体基板の一連の概略断面図を示し、ブランケット堆積及びエッチングによってソース／ドレイン領域を形成する方法を例示する図である。 半導体基板の一連の概略断面図を示し、ブランケット堆積及びエッチングによってソース／ドレイン領域を形成する方法を例示する図である。 半導体基板の一連の概略断面図を示し、ブランケット堆積及びエッチングによってソース／ドレイン領域を形成する方法を例示する図である。 水素キャリアガスの添加のある場合とない場合における様々な塩素化シリコン化学種を含むシステムに関する、温度の関数としての様々な反応物質の熱力学的平衡を示す２つのグラフである。 本発明の好ましい実施形態に従ってシリコン含有膜を堆積させるために、クロロポリシラン及び不活性な非水素キャリアガスを使用するシステムについてセットしたリアクタの概略図である。

Claims (44)

  1. Ｓｉ含有膜を選択的に堆積させる方法であって、
    ＣＶＤチャンバ内の選択的化学気相成長（ＣＶＤ）条件を確立すること（該選択的ＣＶＤ条件を確立することが、クロロポリシランを容器から該ＣＶＤチャンバへ流動させること、及び塩素ガスを該ＣＶＤチャンバへ流動させることを含み、該クロロポリシランが、モノクロロジシラン、ジクロロジシラン、トリクロロジシラン及びテトラクロロジシランの少なくとも１つを含む）、及び
    前記選択的ＣＶＤ条件下で前記ＣＶＤチャンバ内に配置される基板の単結晶表面領域上にＳｉ含有膜を選択的に堆積させると共に、該選択的堆積中の該基板の非単結晶表面領域上への堆積を最小限にすること、
    を含む、Ｓｉ含有膜を選択的に堆積させる方法。
  2. 前記選択的ＣＶＤ条件を確立することが、前記ＣＶＤチャンバへの水素の流動を最小限にすることを含む、請求項１に記載の方法。
  3. 前記選択的ＣＶＤ条件を確立することが、前記ＣＶＤチャンバへの塩化水素の流動を最小限にすることを含む、請求項１に記載の方法。
  4. 前記テトラクロロジシランが１，１，１，２−テトラクロロジシランである、請求項１に記載の方法。
  5. 前記トリクロロジシランが１，１，１−トリクロロジシランである、請求項１に記載の方法。
  6. 前記選択的ＣＶＤ条件を確立することが、毎分少なくとも約１４０Åの堆積速度で前記基板上に前記Ｓｉ含有膜を選択的に堆積させるのに有効な流量で、前記クロロポリシランを前記ＣＶＤチャンバへ流動させることを含む、請求項１に記載の方法。
  7. 前記選択的ＣＶＤ条件を確立することが、：ＳｉＨＣｌ、：ＳｉＨ２及び：ＳｉＣｌ２の少なくとも２つを含む反応中間体を生成するように選択される分解条件下で、前記ＣＶＤチャンバ内で前記クロロポリシランを加熱することを含む、請求項１に記載の方法。
  8. 前記選択的ＣＶＤ条件が、約４００℃〜約５８０℃の範囲の基板温度を含む、請求項１に記載の方法。
  9. 前記選択的ＣＶＤ条件が、約２０Ｔｏｒｒ〜約７６０Ｔｏｒｒの範囲のＣＶＤチャンバ圧力を含む、請求項１に記載の方法。
  10. 前記非単結晶表面領域上への堆積を最小限にすることが、前記選択的堆積中、該非単結晶表面領域上にＳｉ含有材料を実質的に堆積させないことを含む、請求項１に記載の方法。
  11. 前記選択的ＣＶＤ条件が、前記基板の前記単結晶表面領域上に前記Ｓｉ含有膜をエピタキシャル又はヘテロエピタキシャルに堆積させるのに有効な基板温度を含む、請求項１に記載の方法。
  12. 前記選択的ＣＶＤ条件を確立することが、炭素源を前記ＣＶＤチャンバへ流動させることを含む、請求項１１に記載の方法。
  13. 前記炭素源が、モノシリルメタン、ジシリルメタン、トリシリルメタン、テトラシリルメタン、モノメチルシラン、ジメチルシラン及び１，３−ジシラブタンから選択される、請求項１２に記載の方法。
  14. 前記選択的ＣＶＤ条件が、選択的に堆積された前記Ｓｉ含有膜中に約１．０原子％〜約３．５原子％の置換炭素を組み込むのに有効な、堆積温度及び炭素源流量をさらに含む、請求項１２に記載の方法。
  15. 前記選択的ＣＶＤ条件を確立することが、少なくとも１つの第２のクロロポリシランを前記ＣＶＤチャンバへ流動させることを含み、該第２のクロロポリシランが前記クロロポリシランと異なる、請求項１に記載の方法。
  16. 前記容器から前記クロロポリシラン及び前記第２のクロロポリシランを流動させることを含む、請求項１５に記載の方法。
  17. 前記クロロポリシラン及び前記第２のクロロポリシランが、約１：９〜約９：１の範囲の重量比で前記容器内に存在する、請求項１６に記載の方法。
  18. 前記第２のクロロポリシランが、モノクロロジシラン、ジクロロジシラン、トリクロロジシラン、テトラクロロジシラン、ペンタクロロジシラン、ヘキサクロロジシラン、クロロトリシラン、ジクロロトリシラン、トリクロロトリシラン、テトラクロロトリシラン、ペンタクロロトリシラン、ヘキサクロロトリシラン、ヘプタクロロトリシラン及びオクタクロロトリシランから選択される少なくとも１つを含む、請求項１５に記載の方法。
  19. 前記クロロポリシランがジクロロジシランを含み、前記第２のクロロポリシランがトリクロロジシランを含む、請求項１８に記載の方法。
  20. 第３のクロロポリシランを前記ＣＶＤチャンバへ流動させることを含み、該第３のクロロポリシランが、前記第２のクロロポリシランと異なり且つ前記クロロポリシランと異なる、請求項１５に記載の方法。
  21. 前記選択的ＣＶＤ条件を確立することが、ケイ素源を前記ＣＶＤチャンバへ流動させることを含み、該ケイ素源がジシラン及びトリシランの少なくとも１つを含む、請求項１に記載の方法。
  22. 前記ＣＶＤチャンバが水平流単一ウエハリアクタ内に備えれられる、請求項１に記載の方法。
  23. 前記基板が集積回路を備える、請求項１に記載の方法。
  24. 前記選択的ＣＶＤ条件を確立することが、ゲルマニウム前駆物質を前記ＣＶＤチャンバへ流動させることを含む、請求項１に記載の方法。
  25. 前記ゲルマニウム前駆物質が、ゲルマン、モノクロロゲルマン、ジクロロゲルマン、トリクロロゲルマン、テトラクロロゲルマン、ジゲルマン、クロロジゲルマン、ジクロロジゲルマン、トリクロロジゲルマン、テトラクロロジゲルマン、ペンタクロロジゲルマン及びヘキサクロロジゲルマンの少なくとも１つを含む、請求項２４に記載の方法。
  26. 前記選択的ＣＶＤ条件を確立することが、該化学気相成長条件下で電気的に活性なドーパント前駆物質を前記ＣＶＤチャンバへ流動させることを含む、請求項１に記載の方法。
  27. 前記電気的に活性なドーパント前駆物質が、ホウ素、リン、ヒ素、インジウム及びアンチモンの少なくとも１つを含む、請求項２６に記載の方法。
  28. 選択的に堆積された前記Ｓｉ含有膜が応力を受ける、請求項１に記載の方法。
  29. 選択的に堆積された前記Ｓｉ含有膜が加圧応力を受ける、請求項２８に記載の方法。
  30. 選択的に堆積された前記Ｓｉ含有膜が引張応力を受ける、請求項２８に記載の方法。
  31. 堆積システムであって、
    基板を内部に保持するように構成される化学気相成長（ＣＶＤ）チャンバと、
    モノクロロジシラン、ジクロロジシラン、トリクロロジシラン及びテトラクロロジシランの少なくとも１つを含むクロロポリシランと、
    塩素ガスと、
    前記クロロポリシランを保持する第１の容器（第１の容器は、選択的ＣＶＤ条件下で前記ＣＶＤチャンバに該クロロポリシランを供給するように動作可能に接続されている）と、
    前記塩素ガスを保持する第２の容器（第２の容器は、前記選択的ＣＶＤ条件下で前記ＣＶＤチャンバに該塩素ガスを供給するように動作可能に接続されている）と、
    を備える、堆積システム。
  32. 前記テトラクロロジシランが１，１，１，２−テトラクロロジシランである、請求項３１に記載の堆積システム。
  33. 前記トリクロロジシランが１，１，１−トリクロロジシランである、請求項３１に記載の堆積システム。
  34. 前記クロロポリシランが、モノクロロジシラン、ジクロロジシラン、トリクロロジシラン、テトラクロロジシラン、ペンタクロロジシラン、ヘキサクロロジシラン、クロロトリシラン、ジクロロトリシラン、トリクロロトリシラン、テトラクロロトリシラン、ペンタクロロトリシラン、ヘキサクロロトリシラン、ヘプタクロロトリシラン及びオクタクロロトリシランから選択される少なくとも２つを含む、請求項３１に記載の堆積システム。
  35. 前記クロロポリシランが、モノクロロジシラン、ジクロロジシラン、トリクロロジシラン、テトラクロロジシラン、ペンタクロロジシラン、ヘキサクロロジシラン、クロロトリシラン、ジクロロトリシラン、トリクロロトリシラン、テトラクロロトリシラン、ペンタクロロトリシラン、ヘキサクロロトリシラン、ヘプタクロロトリシラン及びオクタクロロトリシランから選択される少なくとも３つを含む、請求項３４に記載の堆積システム。
  36. 前記クロロポリシランがジクロロジシラン及びトリクロロジシランを含む、請求項３４に記載の堆積システム。
  37. 前記ジクロロジシラン及び前記トリクロロジシランが、約１：９〜約９：１の範囲の重量比で前記クロロポリシラン内に存在する、請求項３６に記載の堆積システム。
  38. 前記ＣＶＤチャンバに動作可能に接続されており且つ非水素キャリアガスを該ＣＶＤチャンバに供給するように構成されるキャリアガス源をさらに備える、請求項３１に記載の堆積システム。
  39. 前記ＣＶＤチャンバに水素ガスを供給しないように構成される、請求項３８に記載の堆積システム。
  40. 前記ＣＶＤチャンバに塩化水素ガスを供給しないように構成される、請求項３１に記載の堆積システム。
  41. 前記ＣＶＤチャンバが水平流単一ウエハリアクタ内に備えれられる、請求項３１に記載の堆積システム。
  42. 前記第１の容器及び前記第２の容器に動作可能に接続されており且つ前記ＣＶＤチャンバへの前記クロロポリシラン及び前記塩素の流動を制御するように構成されるコンピュータをさらに備える、請求項３１に記載の堆積システム。
  43. 前記基板を加熱するように構成される加熱器をさらに備え、前記コンピュータが該加熱器に動作可能に接続されており且つ該基板の温度を制御するように構成される、請求項４２に記載の堆積システム。
  44. 前記コンピュータが前記ＣＶＤチャンバ内の選択的ＣＶＤ条件を確立するように構成される、請求項４２に記載の堆積システム。
JP2009513421A 2006-05-31 2007-05-29 クロロポリシランを用いてＳｉ含有膜を選択的に堆積させる方法及びシステム Pending JP2009539264A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US80974506P 2006-05-31 2006-05-31
PCT/US2007/069894 WO2007140375A2 (en) 2006-05-31 2007-05-29 Methods and systems for selectively depositing si-containing films using chloropolysilanes

Publications (1)

Publication Number Publication Date
JP2009539264A true JP2009539264A (ja) 2009-11-12

Family

ID=38779411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009513421A Pending JP2009539264A (ja) 2006-05-31 2007-05-29 クロロポリシランを用いてＳｉ含有膜を選択的に堆積させる方法及びシステム

Country Status (6)

Country Link
US (1) US20080026149A1 (ja)
EP (1) EP2030227A2 (ja)
JP (1) JP2009539264A (ja)
KR (1) KR20090015138A (ja)
TW (1) TW200808995A (ja)
WO (1) WO2007140375A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831124B1 (en) 2016-10-28 2017-11-28 Globalfoundries Inc. Interconnect structures
JP2019530975A (ja) * 2016-09-26 2019-10-24 ダウ シリコーンズ コーポレーション トリクロロジシラン
JP2020525433A (ja) * 2017-06-29 2020-08-27 ダウ シリコーンズ コーポレーション １，１，１−トリクロロジシランの合成

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1421607A2 (en) * 2001-02-12 2004-05-26 ASM America, Inc. Improved process for deposition of semiconductor films
US7186630B2 (en) * 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
WO2006044268A1 (en) * 2004-10-13 2006-04-27 Dow Global Technologies Inc. Catalysed diesel soot filter and process for its use
US7687383B2 (en) 2005-02-04 2010-03-30 Asm America, Inc. Methods of depositing electrically active doped crystalline Si-containing films
JP2009521801A (ja) 2005-12-22 2009-06-04 エーエスエム アメリカ インコーポレイテッド ドープされた半導体物質のエピタキシャル堆積
US7655543B2 (en) * 2007-12-21 2010-02-02 Asm America, Inc. Separate injection of reactive species in selective formation of films
KR101236211B1 (ko) 2008-08-27 2013-02-25 소이텍 선택되거나 제어된 격자 파라미터들을 갖는 반도체 물질층들을 이용하여 반도체 구조물들 또는 소자들을 제조하는 방법
US8486191B2 (en) * 2009-04-07 2013-07-16 Asm America, Inc. Substrate reactor with adjustable injectors for mixing gases within reaction chamber
US8367528B2 (en) 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
EP2502266B1 (en) 2009-11-18 2020-03-04 Soitec Methods of fabricating semiconductor structures and devices using glass bonding layers, and semiconductor structures and devices formed by such methods
US8555067B2 (en) 2010-10-28 2013-10-08 Apple Inc. Methods and apparatus for delivering electronic identification components over a wireless network
US8924715B2 (en) 2010-10-28 2014-12-30 Stephan V. Schell Methods and apparatus for storage and execution of access control clients
FR2968830B1 (fr) 2010-12-08 2014-03-21 Soitec Silicon On Insulator Couches matricielles ameliorees pour le depot heteroepitaxial de materiaux semiconducteurs de nitrure iii en utilisant des procedes hvpe
FR2968678B1 (fr) 2010-12-08 2015-11-20 Soitec Silicon On Insulator Procédés pour former des matériaux a base de nitrure du groupe iii et structures formées par ces procédés
US9023721B2 (en) 2010-11-23 2015-05-05 Soitec Methods of forming bulk III-nitride materials on metal-nitride growth template layers, and structures formed by such methods
US9564321B2 (en) * 2013-03-11 2017-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Cyclic epitaxial deposition and etch processes
US9487860B2 (en) * 2014-11-10 2016-11-08 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Method for forming cobalt containing films
CN105609406B (zh) * 2014-11-19 2018-09-28 株式会社日立国际电气 半导体器件的制造方法、衬底处理装置、气体供给系统
CN107406977A (zh) * 2015-02-26 2017-11-28 应用材料公司 使用自组装单层的选择性电介质沉积的方法
KR102393833B1 (ko) * 2015-06-16 2022-05-02 버슘머트리얼즈 유에스, 엘엘씨 할라이도실란 화합물 및 조성물 및 이를 사용하여 규소-함유 막을 증착시키기 위한 공정
US9633838B2 (en) * 2015-12-28 2017-04-25 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Vapor deposition of silicon-containing films using penta-substituted disilanes
KR102698026B1 (ko) 2016-09-28 2024-08-21 삼성전자주식회사 유전막 형성 방법 및 반도체 장치의 제조 방법
US10340340B2 (en) * 2016-10-20 2019-07-02 International Business Machines Corporation Multiple-threshold nanosheet transistors
US10049882B1 (en) 2017-01-25 2018-08-14 Samsung Electronics Co., Ltd. Method for fabricating semiconductor device including forming a dielectric layer on a structure having a height difference using ALD
TWI711716B (zh) 2017-06-06 2020-12-01 美商應用材料股份有限公司 使用沉積-處理-蝕刻製程之矽的選擇性沉積
KR102599378B1 (ko) * 2017-09-29 2023-11-08 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
EP3503163A1 (en) * 2017-12-21 2019-06-26 EpiGan NV A method for forming a silicon carbide film onto a silicon substrate
TWI830206B (zh) * 2021-04-21 2024-01-21 美商恩特葛瑞斯股份有限公司 矽前驅物化合物及形成含矽膜之方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004036631A2 (en) * 2002-10-18 2004-04-29 Applied Materials, Inc. Silicon-containing layer deposition with silicon compounds

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04299569A (ja) * 1991-03-27 1992-10-22 Nec Corp Ｓｏｉｓの製造方法及びトランジスタとその製造方法
US6613695B2 (en) * 2000-11-24 2003-09-02 Asm America, Inc. Surface preparation prior to deposition
US6916398B2 (en) * 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004036631A2 (en) * 2002-10-18 2004-04-29 Applied Materials, Inc. Silicon-containing layer deposition with silicon compounds

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019530975A (ja) * 2016-09-26 2019-10-24 ダウ シリコーンズ コーポレーション トリクロロジシラン
US9831124B1 (en) 2016-10-28 2017-11-28 Globalfoundries Inc. Interconnect structures
JP2020525433A (ja) * 2017-06-29 2020-08-27 ダウ シリコーンズ コーポレーション １，１，１−トリクロロジシランの合成
JP2021121578A (ja) * 2017-06-29 2021-08-26 ナタ セミコンダクター マテリアルズ カンパニー リミテッド １，１，１−トリクロロジシランの合成
JP7132397B2 (ja) 2017-06-29 2022-09-06 ナタ セミコンダクター マテリアルズ カンパニー リミテッド １，１，１－トリクロロジシランの合成

Also Published As

Publication number Publication date
WO2007140375A2 (en) 2007-12-06
WO2007140375A3 (en) 2008-01-31
KR20090015138A (ko) 2009-02-11
EP2030227A2 (en) 2009-03-04
US20080026149A1 (en) 2008-01-31
TW200808995A (en) 2008-02-16

Similar Documents

Publication Publication Date Title
JP5295344B2 (ja) シリコン含有膜の選択的堆積
JP2009539264A (ja) クロロポリシランを用いてＳｉ含有膜を選択的に堆積させる方法及びシステム
US7863163B2 (en) Epitaxial deposition of doped semiconductor materials
TWI400744B (zh) 含矽與碳磊晶層之形成
US7939447B2 (en) Inhibitors for selective deposition of silicon containing films
US7772097B2 (en) Methods of selectively depositing silicon-containing films
US8759200B2 (en) Methods and apparatus for selective epitaxy of Si-containing materials and substitutionally doped crystalline Si-containing material
TWI383435B (zh) 含矽磊晶層之形成
US20120024223A1 (en) Thin films and methods of making them using cyclohexasilane

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130507