KR20230153281A - 붕소 및 갈륨 도핑된 실리콘 게르마늄 층을 갖는 구조체 및 이를 형성하기 위한 방법과 시스템 - Google Patents

붕소 및 갈륨 도핑된 실리콘 게르마늄 층을 갖는 구조체 및 이를 형성하기 위한 방법과 시스템 Download PDF

Info

Publication number
KR20230153281A
KR20230153281A KR1020230053608A KR20230053608A KR20230153281A KR 20230153281 A KR20230153281 A KR 20230153281A KR 1020230053608 A KR1020230053608 A KR 1020230053608A KR 20230053608 A KR20230053608 A KR 20230053608A KR 20230153281 A KR20230153281 A KR 20230153281A
Authority
KR
South Korea
Prior art keywords
precursor
gallium
heteroleptic
boron
substrate
Prior art date
Application number
KR1020230053608A
Other languages
English (en)
Inventor
김원종
라미 카자카
마이클 기븐스
찰스 데젤라
Original Assignee
에이에스엠 아이피 홀딩 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠 아이피 홀딩 비.브이. filed Critical 에이에스엠 아이피 홀딩 비.브이.
Publication of KR20230153281A publication Critical patent/KR20230153281A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C30B25/165—Controlling or regulating the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/52—Alloys
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/06—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion material in the gaseous state
    • C30B31/08—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion material in the gaseous state the diffusion materials being a compound of the elements to be diffused
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/06—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion material in the gaseous state
    • C30B31/18—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate

Abstract

본원의 일부 예시는 도핑된 실리콘 게르마늄 층을 형성하는 방법을 제공한다. 상기 방법은 (a) 실리콘 전구체, (b), 게르마늄 전구체, (c) 붕소 전구체, 및 (d) 헤테로렙틱 갈륨 전구체에 기판을 동시에 노출시키는 단계를 포함할 수 있다. 헤테로렙틱 갈륨 전구체는 (i) 말단 탄소가 갈륨에 직접 결합되는 적어도 하나의 직쇄 알킬기, 및 (ii) 삼차 탄소가 갈륨에 직접 결합되는 적어도 하나의 삼차 알킬기를 포함할 수 있다. 상기 방법은, 실리콘 전구체, 게르마늄 전구체, 붕소 전구체, 및 헤테로렙틱 갈륨 전구체를 반응시켜 붕소 및 갈륨으로 도핑된 실리콘 게르마늄 층을 기판 상에 형성하는 단계를 포함할 수 있다.

Description

붕소 도핑된 실리콘 게르마늄 및 갈륨-도핑된 실리콘 게르마늄 층들을 가진 구조 및 이를 형성하는 방법 및 시스템{STRUCTURES WITH BORON- AND GALLIUM-DOPED SILICON GERMANIUM LAYERS AND METHODS AND SYSTEMS FOR FORMING SAME}
본 개시는, 일반적으로 전자 소자 구조체를 형성하기에 적합한 방법 및 시스템에 관한 것이다. 보다 구체적으로, 본 개시는 도핑된 반도체 층을 포함한 구조체를 형성하기 위해 사용될 수 있는 방법 및 시스템에 관한 것이다.
예를 들어, 상보성 금속-산화물-반도체(CMOS) 소자와 같은 반도체 소자의 스케일링은 집적 회로의 속도 및 밀도에 있어서 상당한 개선이 이루어졌다. 그러나, 종래의 소자 스케일링 기술은 미래의 기술 분기점에서 큰 도전에 직면해 있다.
반도체 소자 성능을 향상시키는 한 가지 접근법은 변형 유도 효과를 이용해 캐리어 이동도를 향상시켜, 결과적으로는 트랜지스터 구동 전류를 향상시키는 것이다. 예를 들어, 정공 이동도는 스트레서 부위, 예컨대 트랜지스터의 소스 및 드레인 부위에 사용되는 스트레서 부위를 사용하는 p 채널 IV족 반도체 트랜지스터에서 상당히 향상될 수 있는 것으로 나타났다.
또한, 반도체 소자 구조의 활성 부위에 대한 컨택 저항의 감소는 미래의 기술 분기점에서 소자를 지속적으로 개선할 경우에 바람직할 수 있다. 예를 들어, CMOS 소자 구조체의 경우에, 컨택 저항은, 하나 이상의 활성(예, 스트레서) 부위, 예컨대 트랜지스터 구조체의 소스 및 드레인 부위와 컨택 구조체 사이의 전기 저항을 포함할 수 있다. n형 MOS 소자의 경우, 스트레서 부위는 상당히 도핑된 부위, 즉 인 또는 비소로 도핑된 대략 5x1020 cm-3의 캐리어 밀도를 갖는 부위를 포함할 수 있다. n형 MOS 소자의 스트레서 부위에서 달성될 수 있는, 고 도핑 레벨은 컨택 비저항을 0.3 mΩ-cm 미만으로 낮출 수 있다. 그러나, p형 MOS 소자의 경우, 붕소는 전형적인 도펀트로서 사용된다. 일부 경우에, 붕소는 반도체 재료에서 비교적 낮은 용해도를 가질 수 있고, 이에 따라 p형 도펀트의 고농도 및 이에 따른 반도체 재료에 대한 낮은 컨택 저항을 얻기 어려울 수 있다.
예로서, 실리콘 게르마늄 막의 컨택 저항을 낮추려는 시도는, 붕소 농도를 높게 가지며 성장하는 SiGe 층을 포함한다. 그러나, 높은 붕소 농도는 Ge:Si 비가 높을수록 달성되기 어려운데 이는 게르마늄에서의 낮은 붕소 용해도로 기인하기 때문이고, 따라서 실리콘 게르마늄 막의 붕소 농도를 단순히 증가시키려는 시도는 일반적으로 실리콘 게르마늄층의 컨택 비저항을 원하는 값으로 감소시키기에 충분하지 못했다.
실리콘 게르마늄 및 유사한 막에 대한 컨택 저항을 감소시키려는 추가 시도는 다른 도펀트의 추가(여기서 제1 도펀트(예, 붕소)가 용해될 수 있음)와 고온 어닐링 공정을 포함한다. 어닐링 공정 동안 비교적 고온을 사용하면 도핑된 반도체 막의 표면에서 도펀트 중 하나 이상을 클러스터링할 수 있기 때문에, 이러한 기술은 문제가 될 수 있다.
또한, 일부 응용 분야에서, 제1 도펀트(예, 붕소) 및 제2 도펀트(예, 갈륨, 알루미늄 또는 인듐)를 이용해 반도체 재료(예, 상당히 도핑된 IV족 반도체 재료)를 선택적으로 증착하는 것이 바람직할 수 있다. 그러나, 이러한 기술은 지금까지는 잘 개발되지 않을 수 있다.
따라서, 도핑된 반도체 재료를 증착하기 위한 개선된 방법 및 시스템이 바람직하다. 상기 방법 및/또는 시스템을 사용하여 형성된 구조체 및 장치가 또한 바람직하다.
이 부분에 진술된 문제점 및 해결책을 포함한 임의의 논의는, 단지 본 개시에 대한 맥락을 제공하는 목적으로만 본 개시에 포함되었다. 이러한 논의는 임의의 또는 모든 정보가 본 발명이 만들어졌거나 그렇지 않으면 선행 기술을 구성하는 시점에 알려진 것으로 간주되어서는 안된다.
본 개시의 다양한 구현예는 구조체를 형성하는 방법, 이러한 방법을 사용하여 형성된 구조체 및 소자, 그리고 상기 방법을 수행하고/수행하거나 상기 구조체 및/또는 소자를 형성하기 위한 장치에 관한 것이다. 본 개시의 다양한 구현예가 이전 방법과 시스템의 문제점을 해결하는 방식은 이하에서 보다 상세히 논의되면서, 일반적으로 본 개시의 다양한 구현예는 비교적 낮은 컨택 저항을 나타내는 도핑된 반도체 층을 형성하기 위한 개선 방법을 제공한다. 추가적으로 또는 대안적으로, 도핑된 반도체 층은 도핑된 반도체 층의 컨택 저항을 개선하기 위해 어닐링하는 단계를 사용하지 않고 비교적 낮은 온도에서 형성될 수 있다. 또한, 도핑된 반도체 층의 예시는 기판 표면의 제2 부분에 대해 기판 표면의 제1 부분의 위에 놓일 수 있다.
본원의 일부 예시는 도핑된 실리콘 게르마늄 층을 형성하는 방법을 제공한다. 상기 방법은 (a) 실리콘 전구체, (b), 게르마늄 전구체, (c) 붕소 전구체, 및 (d) 헤테로렙틱 갈륨 전구체에 기판을 동시에 노출시키는 단계를 포함할 수 있다. 헤테로렙틱 갈륨 전구체는 (i) 말단 탄소가 갈륨에 직접 결합되는 적어도 하나의 직쇄 알킬기, 및 (ii) 삼차 탄소가 갈륨에 직접 결합되는 적어도 하나의 삼차 알킬기를 포함할 수 있다. 상기 방법은, 실리콘 전구체, 게르마늄 전구체, 붕소 전구체, 및 헤테로렙틱 갈륨 전구체를 반응시켜 붕소 및 갈륨으로 도핑된 실리콘 게르마늄 층을 기판 상에 형성하는 단계를 포함할 수 있다.
일부 예시에서, 상기 방법은 제1 갈륨 전구체와 제2 갈륨 전구체를 사용하여 헤테로렙틱 갈륨 전구체를 생성하는 단계를 추가로 포함한다. 제1 갈륨 전구체는 복수의 직쇄 알킬기를 포함할 수 있고, 제2 갈륨 전구체는 복수의 삼차 알킬기를 포함할 수 있다. 일부 예시에서, 헤테로렙틱 갈륨 전구체를 생성하는 단계는 적어도 하나의 직쇄 알킬기를 제1 갈륨 전구체로부터 제2 갈륨 전구체로 이동시키는 단계를 포함한다. 일부 예시에서, 헤테로렙틱 갈륨 전구체를 생성하는 단계는 적어도 하나의 삼차 알킬기를 제2 갈륨 전구체로부터 제1 갈륨 전구체로 이동시키는 단계를 포함한다. 일부 예시에서, 헤테로렙틱 갈륨 전구체는 기판 위의 가스에서 생성된다.
일부 예시에서, 상기 방법은 약 1:10 내지 약 10:1의 화학량론적 비율로 기판 위에 제1 갈륨 전구체 및 제2 갈륨 전구체를 흐르게 하는 단계를 포함한다. 일부 예시에서, 상기 방법은 약 1:3 내지 약 3:1의 화학량론적 비율로 기판 위에 제1 갈륨 전구체 및 제2 갈륨 전구체를 흐르게 하는 단계를 포함한다. 일부 예시에서, 상기 방법은 약 1 sccm 및 약 1000 sccm의 각각의 유량으로 기판 위에 제1 갈륨 전구체 및 제2 갈륨 전구체를 흐르게 하는 단계를 포함한다.
일부 예시에서, 헤테로렙틱 갈륨 전구체는 GaR1 2R2 및 GaR1R2 2 중 적어도 하나를 포함하되, R1은 직쇄 알킬기이고, R2는 삼차 알킬기이다. 일부 예시에서, 헤테로렙틱 갈륨 전구체는 GaR1 2R2 및 GaR1R2 2의 혼합물을 포함한다. 일부 예시에서, 혼합물은 약 1:10 내지 약 10:1의 비율로 GaR1 2R2 및 GaR1R2 2를 포함한다. 일부 예시에서, 혼합물은 약 1:3 내지 약 3:1의 비율로 GaR1 2R2 및 GaR1R2 2를 포함한다.
일부 예시에서, 직쇄 알킬기는 에틸, n-프로필, n-부틸, 또는 n-펜틸이다. 일부 예시에서, 삼차 알킬기는 터트-에틸, 터트-프로필, 터트-부틸, 또는 터트-펜틸이다. 일부 예시에서, 직쇄 알킬기는 에틸이고, 삼차 알킬기는 터트-부틸이다.
일부 예시에서, 헤테로렙틱 갈륨 전구체는 약 1 sccm 내지 약 1000 sccm의 유량으로 기판 위로 흐른다.
일부 예시에서, 붕소 전구체는 디보란(B2H6), 중수소-디보란(B2D6), 또는 하나 이상의 보로하이드라이드를 포함한다. 일부 예시에서, 붕소 전구체는 약 1 sccm 내지 약 1000 sccm의 유량으로 기판 위로 흐른다.
일부 예시에서, 실리콘 전구체는 실란(SiH4), 디실란(Si2H6), 트리실란(Si3H8), 테트라실란(Si4H10), 펜타실란(Si5H12), 메틸실란(CH3-SiH3), 디클로로실란(H2SiCl2), 또는 디요오드실란(H2SiI2)을 포함한다.
일부 예시에서, 게르마늄 전구체는 저메인(GeH4), 디저메인(Ge2H6), 트리저메인(Ge3H8), 저밀실란(GeH6Si)을 포함할 수 있다.
일부 예시에서, 기판은 약 5 토르 내지 약 760 토르의 압력으로 실리콘 전구체, 게르마늄 전구체, 붕소 전구체, 및 헤테로렙틱 갈륨 전구체에 노출된다. 일부 예시에서, 기판은 약 10 토르 내지 약 80 토르의 압력으로 실리콘 전구체, 게르마늄 전구체, 붕소 전구체, 및 헤테로렙틱 갈륨 전구체에 노출된다.
일부 예시에서, 기판은 약 150℃ 내지 약 450℃의 온도에서 실리콘 전구체, 게르마늄 전구체, 붕소 전구체, 및 헤테로렙틱 갈륨 전구체에 노출된다.
일부 예시에서, 실리콘 게르마늄 층은 표면으로 분리된 갈륨을 포함하고, 상기 방법은 표면으로 분리된 갈륨을 제거하는 단계를 추가로 포함한다. 일부 예시에서, 상기 제거하는 단계는 습식 화학 식각을 포함한다.
일부 예시에서, 실리콘 게르마늄 층은 약 5 nm 내지 약 20 nm의 두께를 갖는다. 일부 예시에서, 실리콘 게르마늄 층은 약 5 nm 내지 약 15 nm의 두께를 갖는다. 일부 예시에서, 실리콘 게르마늄 층은 약 8 nm 내지 약 12 nm의 두께를 갖는다.
일부 예시에서, 실리콘 게르마늄 층은 10 nm의 깊이에서 적어도 약 2.3 x 1019 원자/cm3의 갈륨 농도를 갖는다. 일부 예시에서, 실리콘 게르마늄 층은 20 nm의 깊이에서 적어도 약 2.3 x 1018 원자/cm3의 갈륨 농도를 갖는다. 일부 예시에서, 실리콘 게르마늄 층은 10 nm의 깊이에서 적어도 약 5.7 x 1020 원자/cm3의 붕소 농도를 갖는다. 일부 예시에서, 실리콘 게르마늄 층은 20 nm의 깊이에서 적어도 약 4.1 x 1020 원자/cm3의 붕소 농도를 갖는다.
본원의 일부 예시는 도핑된 실리콘 게르마늄 층을 형성하기 위한 시스템을 제공한다. 시스템은 기판을 유지하도록 구성된 반응 챔버를 포함할 수 있다. 시스템은 (a) 실리콘 전구체, (b), 게르마늄 전구체, (c) 붕소 전구체, 및 (d) 헤테로렙틱 갈륨 전구체의 각각의 공급원을 포함할 수 있다. 헤테로렙틱 갈륨 전구체는 (i) 말단 탄소가 갈륨에 직접 결합되는 적어도 하나의 직쇄 알킬기, 및 (ii) 삼차 탄소가 갈륨에 직접 결합되는 적어도 하나의 삼차 알킬기를 포함할 수 있다. 시스템은, 실리콘 전구체, 게르마늄 전구체, 붕소 전구체, 및 헤테로렙틱 갈륨 전구체를 기판 위로 흐르게 하도록 구성된 제어기를 포함할 수 있고, 이들은 반응하여 붕소 및 갈륨으로 도핑된 기판 상에 실리콘 게르마늄 층을 형성한다.
본원의 일부 예시는 도핑된 실리콘 게르마늄 층을 형성하는 방법을 제공한다. 상기 방법은 (a) 실리콘 전구체, (b), 게르마늄 전구체, (c) 붕소 전구체, (d) 제1 갈륨 전구체, 및 (d) 제2 갈륨 전구체에 기판을 동시에 노출시키는 단계를 포함할 수 있다. 제1 갈륨 전구체는 제2 갈륨 전구체와 상이할 수 있고, 삼차 탄소가 갈륨에 직접 결합되는 적어도 하나의 삼차 알킬기를 포함할 수 있다. 상기 방법은, 실리콘 전구체, 게르마늄 전구체, 붕소 전구체, 제1 갈륨 전구체, 및 제2 갈륨 전구체를 반응시켜 붕소 및 갈륨으로 도핑된 실리콘 게르마늄 층을 기판 상에 형성하는 단계를 포함할 수 있다.
본원의 일부 예시는 도핑된 실리콘 게르마늄 층을 형성하기 위한 시스템을 제공한다. 시스템은 기판을 유지하도록 구성된 반응 챔버를 포함할 수 있다. 시스템은 (a) 실리콘 전구체, (b), 게르마늄 전구체, (c) 붕소 전구체, (d) 제1 갈륨 전구체, 및 (e) 제2 갈륨 전구체의 각각의 공급원을 포함할 수 있다. 제1 갈륨 전구체는 제2 갈륨 전구체와 상이할 수 있고, 삼차 탄소가 갈륨에 직접 결합되는 적어도 하나의 삼차 알킬기를 포함할 수 있다. 시스템은, 실리콘 전구체, 게르마늄 전구체, 붕소 전구체, 제1 갈륨 전구체, 및 제2 갈륨 전구체를 기판 위로 흐르게 하도록 구성된 제어기를 포함할 수 있고, 이들은 반응하여 붕소 및 갈륨으로 도핑된 기판 상에 실리콘 게르마늄 층을 형성한다.
이들 및 다른 구현예는 첨부된 도면을 참조하는 특정 구현예의 다음 상세한 설명으로부터 당업자에게 쉽게 분명해질 것이다. 본 발명은 개시된 임의의 특정 구현예에 한정되지 않는다.
다음의 예시적인 도면과 연관하여 고려되는 경우에 발명의 상세한 설명 및 청구범위를 참조함으로써, 본 개시의 구현예에 대해 더욱 완전한 이해를 얻을 수 있다.
도 1a-1b는 본 개시의 예시적인 구현예에 따라 예시적인 단계 및 구조를 개략적으로 나타낸다.
도 2는 본 개시의 예시적인 구현예에 따라 다른 예시적인 단계를 개략적으로 나타낸다.
도 3a-3b는 본 개시의 예시적인 구현예에 따라 예시적인 방법의 예시적인 단계 흐름을 나타낸다.
도 4는 본 개시의 예시적인 추가 구현예에 따른 반응기 시스템을 나타낸다.
도 5는 전구체의 상이한 조합을 사용하여 형성된, 도핑된 실리콘 게르마늄 층의 주사 전자 현미경(SEM) 이미지를 나타낸다.
도 6a-6d는 전구체의 상이한 조합을 사용하여 형성된, 도핑된 실리콘 게르마늄 층에 대한 이차 이온 질량 분광법(SIMS) 측정 결과를 나타낸다.
도 7은 예시적인 온도에서 전구체의 조합을 사용하여 형성된, 도핑된 실리콘 게르마늄 층의 SEM 이미지 및 SIMS 프로파일을 나타낸다.
도면의 요소는 간략하고 명료하게 도시되어 있으며, 반드시 축적대로 도시되지 않았음을 이해할 것이다. 예를 들어, 본 개시에서 예시된 구현예의 이해를 돕기 위해 도면 중 일부 구성 요소의 치수는 다른 구성 요소에 비해 과장될 수 있다.
아래에 제공된 방법, 구조체, 소자 및 시스템의 예시적인 구현예의 설명은 단지 예시적인 것이고, 예시의 목적으로만 의도된 것이며, 다음의 설명은 본 개시의 범주 또는 청구 범위를 제한하고자 함이 아니다. 또한, 특징부를 기술한 다수 구현예를 인용하는 것이 추가적인 특징부를 갖는 다른 구현예 또는 명시된 특징부의 다른 조합을 포함한 다른 구현예를 배제하고자 함이 아니다. 예를 들어, 다양한 구현예가 예시적인 구현예로서 제시되고, 종속된 청구범위에 인용될 수 있다. 달리 언급되지 않는 한, 예시적인 구현예 또는 이의 구성 요소는 조합될 수 있거나 서로 분리되어 적용될 수 있다.
이하에서 더욱 상세히 설명되는 바와 같이, 본 개시의 다양한 구현예는 붕소 및 갈륨 도핑된 실리콘 게르마늄 층을 기판의 표면 상에 형성하기 위한 방법을 제공한다. 예시적인 방법은, 예를 들어 비교적 높은 이동도, 비교적 낮은 컨택 저항을 나타내며 증착된 층의 구조 및 조성을 유지하는, 반도체 소자의 소스 및/또는 드레인 부위를 형성하기 위해 사용될 수 있다. 예를 들어, 금속 컨택 붕소 근처에서의 활성 도핑 농도는, 성장 선택도, 손상 감소, 도핑 프로파일 제어, 및 높은 활성화 효율을 제공할 수 있는 인시츄 도핑 기술을 사용하여 증가할 수 있다. 붕소(B)는 실리콘 게르마늄(SiGe) 기반 pMOS 응용에 대한 컨택 저항을 감소시키기 위한 전형적인 도펀트이다. 그러나, SiGe에서 상대적으로 낮은 B 용해도(최대 약 2.0E+18 원자/cm3)는 컨택 비저항의 추가 감소를 방해할 수 있다. 갈륨(Ga)은 Ge에서 B보다 더 높은 용해도(최대 약 5.0E+20 원자/cm3)를 가지므로, B만을 사용하여 달성할 수 있는 것보다 컨택 비저항을 추가로 감소시킬 수 있다. 본원에 제공된 바와 같이, Ga는 SiGe를 형성하면서 인시츄로 B와 함께 공동 도핑될 수 있다. 일부 예시에서, 상이한 리간드를 포함한 상이한 Ga 전구체의 조합이, Ga 및 B의 SiGe로의 공동 도핑을 향상시키기 위해 사용될 수 있으며, 이와 같이 생성된 층의 컨택 비저항을 감소시킬 수 있다. 일부 예시에서, 동일한 Ga 원자에 결합된 상이한 리간드를 포함한 헤테로렙틱 Ga 전구체가 또한 또는 대안적으로 SiGe로의 Ga 및 B의 공동 도핑을 향상시키기 위해 사용될 수 있으며, 이와 같이 생성된 층의 컨택 비저항을 감소시킬 수 있다. 선택적으로, 헤테로렙틱 Ga 전구체는 상이한 Ga 전구체의 조합을 사용하여 인시츄로 생성될 수 있거나, 대안적으로 전구체의 기존 공급원으로부터 제공될 수 있다.
본 개시에서, "가스"는 정상 온도 및 압력(NTP)에서 가스, 증기화된 고체 및/또는 증기화된 액체인 재료를 포함할 수 있으며, 맥락에 따라 단일 가스 또는 가스 혼합물로 구성될 수 있다. 공정 가스 이외의 가스, 즉 가스 분배 어셈블리, 다중 포트 주입 시스템, 다른 가스 분배 장치 등을 통과하지 않고 유입되는 가스는, 예를 들어 반응 공간을 밀폐하기 위해 사용될 수 있고, 희귀 가스와 같은 밀폐 가스를 포함할 수 있다. 일부 경우에서, 용어 "전구체"는 다른 화합물을 생성하는 화학 반응에 참여하는 화합물, 및 특히 막 매트릭스 또는 막의 메인 골격을 구성하는 화합물을 지칭할 수 있으며; 용어 "반응물"은 용어 전구체와 상호 교환적으로 사용될 수 있다. 용어 "불활성 가스"는 화학 반응에 참여하지 않고/않거나 상당한 정도로 막 매트릭스의 일부가 되지 않는 가스를 지칭할 수 있다. 예시적인 불활성(예, 캐리어) 가스는 He, Ar, H2, N2, 및 이들의 임의의 조합을 포함한다.
본원에서 사용되는 바와 같이, 용어 "기판"은, 형성하기 위해 사용될 수 있는, 또는 그 위에 소자, 회로, 또는 막이 형성될 수 있는, 임의의 하부 재료 또는 재료들을 지칭할 수 있다. 기판은 실리콘(예, 단결정 실리콘), 게르마늄과 같은 다른 IV족 재료, 또는 II-VI족 또는 III-V족과 같은 다른 반도체 재료와 같은 벌크 재료를 포함할 수 있고, 벌크 재료 위에 놓이거나 그 아래에 놓인 하나 이상의 층을 포함할 수 있다. 또한, 기판은, 기판의 층의 적어도 일부 내에 또는 그 위에 형성된 다양한 특징부, 예컨대 오목부, 돌출부 등을 포함할 수 있다. 이하에서 더욱 상세히 설명되는 바와 같이, 기판의 표면은 두 개 이상의 영역을 포함할 수 있으며, 여기서 두 개 이상의 영역 각각은 상이한 재료 및/또는 상이한 결정질 구조를 갖는 재료를 포함한다.
본원에서 사용되는 바와 같이, 용어 "에피탁시 층"은 아래에 놓인 실질적으로 단결정질인 기판 또는 층 위의 실질적으로 단결정질인 층을 지칭할 수 있다.
본원에서 사용되는 바와 같이, 용어 "화학 기상 증착"은 원하는 증착을 생성시키기 위해 기판의 표면 상에서 반응 및/또는 분해되는 하나 이상의 휘발성 전구체에 기판이 노출되는 임의의 공정을 지칭할 수 있다.
본원에서 사용되는 바와 같이, 용어 "실리콘 게르마늄"은 실리콘 및/또는 게르마늄을 포함하는 반도체 재료로, Si1-xGex(1 ≥ x ≥ 0, 또는 0.2 ≥ x ≥ 0.8, 또는 0.4 ≥ x ≥ 0.6) 또는 본원에 설명된 바와 같은 조성을 갖는 실리콘 및 게르마늄을 포함한 재료들로 지칭할 수 있다.
본원에서 사용되는 바와 같이, 용어 "막" 및/또는 "층"은 본원에 개시된 방법에 의해 증착된 재료와 같이 임의의 연속적인 또는 비연속적인 구조체 및 재료를 지칭할 수 있다. 예를 들어, 막 및/또는 층은 이차원 재료, 삼차원 재료, 나노입자 또는 심지어는 부분 또는 전체 분자층 또는 부분 또는 전체 원자층 또는 원자 및/또는 분자 클러스터를 포함할 수 있다. 막 또는 층은 핀홀을 갖는 재료 또는 층을 포함할 수 있고, 이는 적어도 부분적으로 연속적일 수 있다.
본원에서 사용되는 바와 같이, 용어 "단결정질"은 실질적인 단결정, 즉 장거리 정렬을 나타내는 결정질 재료를 포함한 재료를 지칭할 수 있다. 그러나, "단결정질" 재료가 장거리 정렬을 보이기만 한다면, "단결정질" 재료는 완전한 단결정이 아니라 다양한 결함, 적층 결함, 원자 치환 등도 포함할 수 있음을 이해해야 한다.
본원에서 사용되는 바와 같이, 용어 "비단결정질"은 실질적인 단결정을 포함하지 않는 재료, 즉 단거리 정렬을 나타내거나 결정 구조에 정렬이 전혀 없는 재료를 지칭할 수 있다. "비단결정질" 재료는 단거리 정렬을 나타낼 수 있는 다결정질 재료 및 결정 구조에서 정렬이 실질적으로 없는 비정질 재료를 포함할 수 있다.
본원에서 사용되는 바와 같이, "구조체"는 본원에 기술된 바와 같은 기판을 포함할 수 있다. 구조체는, 기판 위에 놓이는 하나 이상의 층, 예컨대 본원에서 설명된 방법에 따라 형성된 하나 이상의 층을 포함할 수 있다.
또한, 본 개시에서, 변수의 임의의 두 수치가 상기 변수의 실행 가능한 범위를 구성할 수 있고, 표시된 임의의 범위는 끝점을 포함하거나 배제할 수 있다. 추가적으로, 지시된 변수의 임의의 값은 ("약"으로 표시되는지의 여부에 관계없이) 정확한 값 또는 대략적인 값을 지칭할 수 있고 등가를 포함할 수 있으며, 평균, 중간, 대표, 다수 등을 지칭할 수 있다. 또한, 본 개시에서, 용어 "포함한", "의해 구성되는", 및 "갖는"은 일부 구현예에서 "통상적으로 또는 대략적으로 포함하는", "포함하는", "본질적으로 이루어지는", 또는 "이루어지는"을 독립적으로 지칭한다. 본 개시에서, 임의로 정의된 의미는 일부 구현예에서 보통이고 관습적인 의미를 반드시 배제하는 것은 아니다.
이제 도면으로 돌아가면, 도 1a-1b는 본 개시의 예시적인 구현예에 따라 예시적인 단계 및 구조를 개략적으로 나타낸다.
도 1a에 나타낸 단계(100)는, 기판을 실리콘 전구체(도시의 단순화를 위해 Si로 표지됨), 게르마늄 전구체(도시의 단순화를 위해 Ge로 표지됨), 붕소 전구체(도시의 단순화를 위해 B로 표지됨), 및 헤테로렙틱 갈륨 전구체(도시의 단순화를 위해 Ge로 표지됨)에 동시에 노출시키는 단계를 포함한다. 헤테로렙틱 갈륨 전구체는 (i) 말단 탄소가 갈륨에 직접 결합되는 적어도 하나의 직쇄 알킬기, 및 (ii) 삼차 탄소가 갈륨에 직접 결합되는 적어도 하나의 삼차 알킬기를 포함할 수 있다. 이러한 전구체의 비제한적인 예시, 및 적절한 반응 조건이 아래에 추가로 제공된다. 단계(100) 동안, 기판(110)(예, 반도체 웨이퍼)은 본원에 설명된 바와 같이 반응 챔버 내에 제공된다. 비제한적인 예시로서, 단계(100) 동안 사용되는 반응 챔버는 화학 기상 증착 시스템의 반응 챔버를 포함할 수 있다. 그러나, 다른 반응 챔버 및 대안적인 화학 기상 증착 시스템도 본 개시의 구현예를 수행하기 위해 사용될 수 있음이 또한 고려된다. 반응 챔버는 독립형 반응 챔버 또는 클러스터 툴의 부분일 수 있다.
단계(100)는, 반응 챔버 내에서 기판을 원하는 증착 온도로 가열하는 단계를 포함할 수 있다. 본 개시의 일부 구현예에서, 단계(100)는 대략 1100℃ 미만의 온도, 대략 700℃ 미만의 온도, 또는 대략 650℃ 미만의 온도, 또는 대략 600℃ 미만의 온도, 또는 대략 550℃ 미만의 온도, 또는 대략 500℃ 미만의 온도, 또는 대략 450℃ 미만의 온도, 또는 심지어 대략 400℃ 미만의 온도, 또는 심지어 대략 300℃ 미만의 온도, 또는 심지어 대략 250℃ 미만의 온도로 기판을 가열하는 단계를 포함한다. 예를 들어, 본 개시의 일부 구현예에서, 기판을 증착 온도로 가열하는 단계는 약 400℃ 내지 약 1100℃ 또는 약 400℃ 내지 약 700℃로 기판을 가열하는 단계를 포함할 수 있다. 예를 들어, 본 개시의 일부 구현예에서, 기판을 증착 온도로 가열하는 단계는 기판을 약 290℃ 내지 약 400℃의 온도로 가열하는 단계를 포함할 수 있다. 본 개시의 다른 구현예에서, 기판을 증착 온도로 가열하는 단계는, 기판을 대략 150℃ 내지 약 450℃의 온도로 가열하는 단계를 포함할 수 있다. 이와 같이, 비제한적인 예시에서, 기판은 약 150℃ 내지 약 450℃의 온도에서 실리콘 전구체, 게르마늄 전구체, 붕소 전구체, 및 헤테로렙틱 갈륨 전구체에 노출된다.
기판 온도의 제어 이외에, 반응 챔버 내의 압력도 또한 조절될 수 있다. 예를 들어, 본 개시의 일부 구현예에서 단계(100) 동안에 반응 챔버 내의 압력은 760 토르 미만, 또는 350 토르 미만, 또는 100 토르 미만 또는 50 토르 미만, 또는 25 토르 미만, 또는 심지어 10 토르 미만일 수 있다. 일부 구현예에서, 반응 챔버의 압력은 10 토르 내지 760 토르, 10 토르 내지 200 토르, 또는 10 토르 내지 100 토르일 수 있다. 일부 예시에서, 기판은 약 5 토르 내지 약 760 토르의 압력으로 실리콘 전구체, 게르마늄 전구체, 붕소 전구체, 및 헤테로렙틱 갈륨 전구체에 노출된다. 일부 예시에서, 기판은 약 10 토르 내지 약 80 토르의 압력으로 실리콘 전구체, 게르마늄 전구체, 붕소 전구체, 및 헤테로렙틱 갈륨 전구체에 노출된다.
단계(100) 동안 인시츄로 발생하는 반응의 결과로서, 예를 들어, 도 1b에 나타낸 바와 같이 B 및 Ga 도핑된 SiGe 층(120)이 기판(110) 위에 형성된다. 층(120)은, 기판 상부 표면(111)의 적어도 일부 위에 놓이는 (예를 들어, 단)결정질 재료로서 형성될 수 있다. 따라서, 층(120)의 적어도 일부는 단결정질일 수 있고, 하나 이상의 추가적인 에피택셜 층을 위한 템플릿으로서 기능할 수 있다.
도 1a에 나타낸 단계(100) 동안, 붕소, 갈륨, 실리콘 및 게르마늄 전구체는, 예를 들어 가스 혼합물을 반응 챔버 내로 제공하기 위해 복수의 개별적인 포트 인젝터를 포함한 다중 포트 인젝터(MPI)와 같이 하나 이상의 가스 인젝터를 통해 반응 챔버 내로 흐른다. 전구체의 다양한 조합은, 하나 이상의 개별 포트 인젝터에 공급되어 원하는 대로 농도 프로파일을 미세하게 조정할 수 있다.
층(120)의 증착을 위한 예시적인 실리콘 전구체는, 실란(SiH4), 디실란(Si2H6), 트리실란(Si3H8), 테트라실란(Si4H10), 펜타실란(Si5H12), 메틸실란(CH3-SiH3), 디클로로실란(H2SiCl2), 디요오도실란(H2SiI2) 또는 다른 적절한 실리콘 함유 전구체를 포함한 군으로부터 선택된 하나 이상의 수소화 실리콘 전구체를 포함할 수 있다.
층(120)의 증착을 위한 예시적인 게르마늄 전구체는, 저메인(GeH4), 디저메인(Ge2H6), 트리저메인(Ge3H8), 또는 저밀실란(GeH6Si) 또는 다른 적절한 게르마늄 함유 전구체 중 적어도 하나를 포함할 수 있다.
층(120)의 증착용 붕소 전구체 예시는, 예를 들어 디보란(B2H6) 또는 중수소-디보란(B2D6) 중 적어도 하나, 또는 하나 이상의 보로하이드라이드를 포함할 수 있다. 예시적인 보로하이드라이드는 갈륨 보로하이드라이드(Ga(BH4)3), 알루미늄 보로하이드라이드(Al(BH)4)3), 및 인듐 보로하이드라이드(In(BH)4)3)를 포함한다. 본 개시의 대안적인 구현예에서, 붕소 전구체는, 화학식 YxM(BH4)3-x(Y는 수소, 중수소, 염소, 브롬 및 요오드로부터 독립적으로 선택되고; M은 갈륨, 알루미늄 및 인듐으로부터 독립적으로 선택된 IIIA족 금속이고; x는 0-2의 정수임)를 갖는 보로하이드라이드를 포함할 수 있다.
본 개시의 일부 구현예에서, 붕소 전구체는, 일반 화학식 RxM(BH4)3-x(여기서, R은 CH3, C2H5, C6H5, CF3SO3 및 NH2로부터 독립적으로 선택되고, M은 갈륨, 알루미늄 및 인듐으로부터 독립적으로 선택된 IIIA족 금속이고; x는 1 내지 3의 정수임)를 갖는 하나 이상의 유기보로하이드라이드를 포함한다.
본 개시의 일부 구현예에서, 헤테로렙틱 갈륨 전구체는 GaR1 2R2 및 GaR1R2 2 중 적어도 하나를 포함하되, R1은 선택적으로 직쇄 알킬기이고, R2는 삼차 알킬기이다. 임의의 이론에 구속되고자 하지 않는다면, 실리콘, 게르마늄 및 붕소 전구체와 조합하여, 단계(100) 동안 헤테로렙틱 갈륨 전구체의 사용은, 층(120)의 컨택 비저항을 적절히 감소시키기 위해, 형성되는 층(120)의 두께 전체에 걸쳐, 충분한 농도의 Ga 및 B 도펀트를 제공할 수 있는 것으로 여겨진다. 특히, 그리고 임의의 이론에 구속되고자 하지 않는다면, 트리에틸 갈륨(TEGa)과 같은 직쇄 알킬기만을 포함한 갈륨 전구체가 인시츄 반응 동안 비교적 신속한 베타-하이드라이드 제거를 거칠 수 있으며, 이는 이러한 전구체를 사용하여 형성된 붕소 및 갈륨 도핑된 실리콘 게르마늄 층 내에서 갈륨의 특정 분포를 초래한다고 여겨진다. 비교 시, 그리고 여전히 임의의 이론에 구속되고자 하지 않는다면, 직쇄 알킬 및 삼차 알킬 리간드 모두를 포함한 헤테로렙틱 갈륨 전구체가 상대적으로 더 느린 베타-하이드라이드 제거를 거쳐서, 이러한 전구체를 사용하여 형성된 붕소 및 갈륨 도핑된 실리콘 게르마늄 층 내에서의 갈륨의 개선된 분포, 예를 들어, 높은 갈륨 농도 및 갈륨의 평탄한 분포를 초래할 수 있는 것으로 여겨진다. Ga 도펀트 수준을 최대화하고 층 내에 비교적 평평한 Ga 도펀트 프로파일을 갖으면, 금속 컨택 증착 전에 사용되는 습식 화학적 식각 공정에 대해 층을 더욱 견고하게 만들 수 있다. 상이한 전구체 및 상이한 반응 조건을 사용하여 형성된 층의 컨택 비저항 및 원소 조성물의 비제한적인 예가 아래에 추가로 제공된다.
일부 예시에서, 헤테로렙틱 갈륨 전구체는 GaR1 2R2 및 GaR1R2 2의 혼합물을 포함한다. 선택적으로, 혼합물은 약 1:10 내지 약 10:1의 비율로 GaR1 2R2 및 GaR1R2 2를 포함할 수 있으며, 예시적으로는 약 1:3 내지 약 3:1의 비율로 포함할 수 있다. 직쇄 알킬기(R1)는, 예를 들어 에틸(-CH2CH3), n-프로필(-CH2CH2CH3), n-부틸(-CH2CH2CH2CH3), 또는 n-펜틸(-CH2CH2CH2CH2CH3)이거나 이를 포함할 수 있다. 삼차 알킬기(R2)는 터트-에틸(-C(CH2CH3)3), 터트-프로필(-C(CH2CH2CH3)3), 터트-부틸(-C(CH2CH2CH2CH3)3), 또는 터트-펜틸(-C(CH2CH2CH2CH2CH3)3)일 수 있거나 이를 포함할 수있다. 하나의 비제한적인 예시에서, 직쇄 알킬기는 에틸이고, 삼차 알킬기는 터트-부틸이다.
일부 예시에서, 헤테로렙틱 갈륨 전구체는 층(120)의 증착 동안 인시츄로 형성될 수 있다. 예를 들어, 도 2는 본 개시의 예시적인 구현예에 따라 다른 예시적인 단계를 개략적으로 나타낸다. 보다 구체적으로, 도 2는 단계(100)가 구현될 수 있는 하나의 예시적인 방식인 단계(200)를 나타낸다. 단계(200)는 제1 갈륨 전구체(도시 단순화를 위해 Ga'로 표지함) 및 제2 갈륨 전구체(도시 단순화를 위해 Ga"로 표지함)를 사용하여 도 1a-1b를 참조하여 설명된 헤테로렙틱 갈륨 전구체를 생성하는 단계를 포함한다. 일부 예시에서, 제1 갈륨 전구체(Ga')는 복수의 직쇄 알킬기(R1)를 포함할 수 있고, 제2 갈륨 전구체(Ga")는 복수의 삼차 알킬기(R2)를 포함할 수 있다. 헤테로렙틱 갈륨 전구체를 생성하는 단계는 제1 갈륨 전구체(Ga')로부터 제2 갈륨 전구체(Ga")로 적어도 하나의 직쇄 알킬기(R1)를 이동시키는 단계를 포함할 수 있다. 추가적으로 또는 대안적으로, 헤테로렙틱 갈륨 전구체를 생성하는 단계는 적어도 하나의 삼차 알킬기(R2)를 제2 갈륨 전구체(Ga")로부터 제1 갈륨 전구체(Ga')로 이동시키는 단계를 포함할 수 있다. 헤테로렙틱 갈륨 전구체는 기판 위에서 가스로 생성될 수 있다. 그러나, 제1 갈륨 전구체(Ga') 및 제2 갈륨 전구체(Ga")는 반드시 기상에서 리간드를 교환할 필요는 없으며, 실제로는 헤테로렙틱 갈륨 전구체를 형성할 필요도 없음을 이해할 것이다. 대신에, 제1 갈륨 전구체(Ga') 및 제2 갈륨 전구체(Ga")는, 붕소 및 갈륨 도핑된 실리콘 게르마늄 재료를 형성하기 위한 현재의 인시츄 공정의 일부로서, 다른 전구체 중 임의의 하나 이상과 적절히 반응할 수 있다.
또 다른 예시에서, 헤테로렙틱 갈륨 전구체는 미리 형성된 상태에서 수득될 수 있고, 임의의 적절한 유량으로 기판 위로 흐를 수 있다. 예시적으로, 헤테로렙틱 갈륨 전구체는 제1 갈륨 전구체(Ga') 및 제2 갈륨 전구체(Ga")(예, TEGa 및 TTBGa)의 증기를 적절한 온도 및 압력(예시적으로, TC: 450℃, 압력 = 20 토르)에서 반응 챔버에 제공함으로써 생성될 수 있다. 제1 및 제2 갈륨 전구체 및 임의의 캐리어 가스의 유량은, 리간드의 원하는 화학량론적 혼합물을 갖는 헤테로렙틱 갈륨 전구체를 생성하도록 적절히 선택될 수 있다(예시적으로, N2 캐리어 가스 유량 = 10 slm, TEGa 유량 = 10 sccm, TTBGa 유량 = 350 sccm). 일부 예시에서, 반응물은 반응 챔버에 연속적으로 제공될 수 있고, 생성물 스트림은 반응 챔버로부터 연속적으로 제거될 수 있다. 반응 스트림은 제1 및 제2 갈륨 전구체와 헤테로렙틱 갈륨 전구체의 혼합물(예시적으로, TEGa, TTGBa, 및 헤테로렙틱 갈륨 알킬 전구체의 혼합물)을 포함할 수 있다. 그 다음, 생성물 스트림을, 예를 들어, 열 교환기로 냉각시켜 냉각된 반응 스트림을 형성한다. 그런 다음, 냉각된 반응 스트림을 분리 스테이지, 예를 들어 대기압 또는 감압에서 분별 증류 단계로 보내서 하나 이상의 헤테로렙틱 갈륨 전구체 생성물 스트림을 수득할 수 있다.
제1 갈륨 전구체(Ga') 및 제2 갈륨 전구체(Ga")가 사용되는 비제한적인 예시에서(그리고 이러한 전구체가 리간드를 교환하는지 여부와는 독립적으로), 이러한 전구체는 서로에 대해 그리고 B, Si, 및 Ge 전구체에 대해 상대적으로 임의의 적절한 유량 및 임의의 적절한 화학량론적 비율로 흐를 수 있다. 예시적으로, 단계(200)는 제1 갈륨 전구체(Ga') 및 제2 갈륨 전구체(Ga")를 약 1:10 내지 약 10:1의 화학량론적 비율로, 예를 들어 약 1:3 내지 약 3:1의 화학량론적 비율로 기판 위로 흐르게 하는 단계를 포함할 수 있다. 추가적으로 또는 대안적으로, 단계(200)는 약 1 sccm 및 약 1000 sccm의 각각의 유량으로 기판 위에 제1 갈륨 전구체(Ga') 및 제2 갈륨 전구체(Ga")를 흐르게 하는 단계를 포함할 수 있다. 추가적으로 또는 대안적으로, 헤테로렙틱 갈륨 전구체는 약 1 sccm 내지 약 1000 sccm의 유량으로 기판 위로 흐를 수 있다.
단계(100) 혹은 단계(200) 동안 형성된 붕소 및 갈륨 도피왼 실리콘 게르마늄 층(120)의 두께는, 약 5 nm 내지 약 20 nm, 약 5 nm 내지 약 15 nm, 또는 약 8 nm 내지 약 12 nm일 수 있다. 선택적으로, 층은 상기 범위보다 큰 두께를 가지고 형성될 수 있고, 층의 일부는 후속하여 제거되어 상기 범위 중 임의의 적절한 범위 내의 두께를 제공할 수 있다. 예를 들어, 후술하는 바와 같은 방식으로, 붕소 및 갈륨 도핑된 실리콘 게르마늄 층(120)은, 표면 분리된 갈륨을 포함할 수 있고, 표면 분리된 갈륨은, 예를 들어 습식 화학 식각을 사용하여 선택적으로 제거될 수 있다.
(표면 분리된 갈륨의 선택적 제거를 수반하거나 수반하지 않는) 층(120) 내의 붕소, 갈륨, 실리콘 및 게르마늄의 농도는, 본원의 다른 곳에서 설명된 바와 같은 방식으로 적절하게 선택되고 제어될 수 있다. 물리적으로, 층(120) 내의 도핑 프로파일은, 금속-반도체 컨택에서 전체 공간 전하 영역이 층(120) 내에 함유되도록 충분히 깊이가 되게 선택되고 제어될 수 있다. 층(120)의 두께를 감소시키면, 금속-반도체 컨택에서 안정적으로 사용하기 위해, 충분히 높은 에피택셜 품질 및 충분히 낮은 수준의 누설 전류를 갖는 막의 형성을 용이하게 할 수 있다. 일부 예시에서, 갈륨 프로파일은 바람직하게는 층(120)의 표면에서 가장 높다. 평평한 갈륨 프로파일이 또한 적절하게 사용될 수 있다. 비제한적인 예시에서, 층(120)은 10 nm의 깊이에서 적어도 약 2.3 x 1019 원자/cm3의 갈륨 농도를 갖는다. 추가적으로 또는 대안적으로, 비제한적인 예시에서, 층(120)은 20 nm의 깊이에서 적어도 약 2.3x 1018 원자/cm3의 갈륨 농도를 갖는다. 추가적으로 또는 대안적으로, 비제한적인 예시에서, 층(120)은 10 nm의 깊이에서 적어도 약 5.7 x 1020 원자/cm3의 붕소 농도를 갖는다. 추가적으로 또는 대안적으로, 비제한적인 예시에서, 층(120)은 20 nm의 깊이에서 적어도 약 4.1x 1020 원자/cm3의 붕소 농도를 갖는다. 이러한 값은 본원의 다른 곳에서 설명된 것과 같이, 식각 단계 후의 값에 해당할 수 있거나, 이러한 식각 단계를 필요로 하지 않거나 사용하지 않는 값에 해당할 수 있다.
층(120)은 또한, 약 10% 내지 약 90%, 또는 약 30% 내지 약 70%, 또는 약 40% 내지 약 50%의 실리콘, 및/또는 약 10% 내지 약 90%, 또는 약 65% 내지 약 30%, 또는 약 60% 내지 약 50%의 게르마늄을 포함할 수 있다. 일부 구현예에서, 층(120) 내부의 게르마늄(및/또는 다른 성분) 함량은 일정하지 않을 수 있고, 오히려 게르마늄 함량(및/또는 다른 성분)이 층(120) 내부에서 구배 조성을 가질 수 있도록 변화될 수 있다.
도 3a-3b는 본 개시의 예시적인 구현예에 따라 예시적인 방법의 예시적인 단계 흐름을 나타낸다. 도 3a에 나타낸 방법(300)은 (a) 실리콘 전구체, (b) 게르마늄 전구체, (c) 붕소 전구체, 및 (d) 헤테로렙틱 갈륨 전구체에 기판을 동시에 노출시키기 위한 단계(301)를 포함한다. 헤테로렙틱 갈륨 전구체는 (i) 말단 탄소가 갈륨에 직접 결합되는 적어도 하나의 직쇄 알킬기, 및 (ii) 삼차 탄소가 갈륨에 직접 결합되는 적어도 하나의 삼차 알킬기를 포함할 수 있다. 예를 들어, 도 1a에 나타낸 바와 같이, 기판(110)은 반응 챔버 내에 배치될 수 있고, 이의 상부 표면(111)은 헤테로렙틱 갈륨 전구체(도 1a에서 예시 단순화를 위해 Ga로 나타냄)를 포함한 전구체 혼합물에 노출될 수 있다. 도 2를 참조하여 설명된 것과 같은 방식으로, 그리고 임의의 이론에 구속되고자 하지 않는다면, 일부 예시에서, 헤테로렙틱 갈륨 전구체는 선택적으로 제1 갈륨 전구체(Ga') 및 제2 갈륨 전구체(Ga")의 혼합물을 사용하여 형성될 수 있다. 상이한 전구체, 유량, 화학량론, 및 반응 조건에 대한 다른 옵션이 본원의 다른 곳에서 설명된다. 도 3a에 나타낸 방법(300)은 또한, 실리콘 전구체, 게르마늄 전구체, 붕소 전구체, 및 헤테로렙틱 갈륨 전구체를 반응시켜 붕소 및 갈륨으로 도핑된 실리콘 게르마늄 층을 형성하는 단계(302)를 포함할 수 있다. 예를 들어, 층(120)은 도 1b에 나타낸 것과 같은 방식으로 기판 상에 형성될 수 있다. 층(120)의 예시적인 특성은 본원의 다른 곳에서 설명되며, 적절하게는 본원의 다른 곳에서 설명된 것과 같은 방식으로 상이한 전구체, 유량, 화학양론 및 반응 조건의 제어를 통해 선택될 수 있다.
헤테로렙틱 갈륨 전구체의 사용은 선택적이고, 실제로는 제1 갈륨 전구체(Ga') 및 제2 갈륨 전구체(Ga")가 붕소 및 갈륨 도핑된 실리콘 게르마늄 층을 형성하면서 서로 상호 작용할 수 있는 방식의 단지 하나의 비제한적인 이론을 나타냄을 이해할 것이다. 즉, 다양한 전구체가 상호 작용할 수 있는 임의의 특정 화학 메커니즘에 관계없이, 제1 갈륨 전구체(Ga') 및 제2 갈륨 전구체(Ga")를 사용하여 붕소 및 갈륨 도핑된 실리콘 게르마늄 층을 형성할 수 있다. 도 3b에 나타낸 방법(310)은 (a) 실리콘 전구체, (b) 게르마늄 전구체, (c) 붕소 전구체, 및 (d) 제1 갈륨 전구체 및 제2 갈륨 전구체에 기판을 동시에 노출시키기 위한 단계(311)를 포함한다. 제2 갈륨 전구체는 제1 갈륨 전구체와 상이하고, 삼차 탄소가 갈륨에 직접 결합되는 적어도 하나의 삼차 알킬기(R2)를 포함할 수 있다. 삼차 알킬기(R2)의 비제한적인 예시는 터트-에틸(-C(CH2CH3)3), 터트-프로필(-C(CH2CH2CH3)3), 터트-부틸(-C(CH2CH2CH2CH3)3), 및 터트-펜틸(-C(CH2CH2CH2CH2CH3)3)을 포함한다. 선택적으로, 제1 갈륨 전구체는, 일차 탄소가 갈륨에 직접 결합되는 직쇄 알킬기(R1)를 포함할 수 있다. 직쇄 알킬기의 비제한적인 예시는, 예를 들어, 에틸(-CH2CH3), n-프로필(-CH2CH2CH3), n-부틸(-CH2CH2CH2CH3), 또는 n-펜틸(-CH2CH2CH2CH2CH3)이거나 이를 포함할 수 있다. 도 2에 나타낸 바와 같은 방식으로, 기판(110)은 반응 챔버 내에 배치될 수 있고, 그 상부 표면(111)은 전구체의 혼합물에 노출될 수 있다. 상이한 전구체, 유량, 화학량론, 및 반응 조건에 대한 옵션이 본원의 다른 곳에서 설명된다. 도 3b에 나타낸 방법(310)은 또한, 실리콘 전구체, 게르마늄 전구체, 붕소 전구체, 제1 갈륨 전구체, 및 제2 갈륨 전구체를 반응시켜 붕소 및 갈륨으로 도핑된 실리콘 게르마늄 층을 형성하는 단계(302)를 포함할 수 있다. 예를 들어, 층(120)은 도 1b에 나타낸 것과 같은 방식으로 기판 상에 형성될 수 있다. 층(120)의 예시적인 특성은 본원의 다른 곳에서 설명되며, 적절하게는 본원의 다른 곳에서 설명된 것과 같은 방식으로 상이한 전구체, 유량, 화학양론 및 반응 조건의 제어를 통해 선택될 수 있다.
도 4는 본 개시의 예시적인 추가 구현예에 따른 반응기 시스템을 나타낸다. 시스템(400)은, 본원에 설명된 바와 같은 방법을 수행하고/수행하거나 본원에 설명된 바와 같은 구조체 또는 소자를 형성하기 위해 사용될 수 있다.
나타낸 예시에서, 시스템(400)은, 선택적인 기판 핸들링 시스템(402), 하나 이상의 반응 챔버(404), 가스 주입 시스템(406), 및 반응 챔버(들)(404)와 기판 핸들링 시스템(402) 사이에 배치되는 선택적인 벽(408)을 포함한다. 시스템(400)은 또한 제1 가스 공급원(410), 제2 가스 공급원(412), 제3 가스 공급원(414), 제4 가스 공급원(416), 선택적인 제5 가스 공급원(418), 배기 공급원(430), 및 제어기(428)를 포함할 수 있다.
네 개의 가스 공급원(410-416) 및 선택적인 제5 가스 공급원(418)으로 나타냈지만, 시스템(400)은 적절한 임의 개수의 가스 공급원을 포함할 수 있다. 가스 공급원(410-418)은, 예를 들어 실리콘 전구체, 게르마늄 전구체, 붕소 전구체, 및 임의의 적절한 갈륨 전구체(들)(예시적으로, 도 1a 및 도 3a를 참조하여 설명된 헤테로렙틱 갈륨 전구체 또는 도 3b를 참조하여 설명된 제1 및 제2 갈륨 전구체)와 같은 전구체 가스를 각각 포함할 수 있다. 가스 공급원(410-418)은 이러한 전구체의 임의의 적절한 혼합물 및/또는 하나 이상의 전구체와 수소, 질소, 아르곤, 헬륨 등과 같은 캐리어 가스의 혼합물을 포함할 수 있다. 가스 공급원(410-418)은 라인(418-426)을 통해 반응 챔버(404)에 결합될 수 있으며, 이들 각각은 흐름 제어기, 밸브, 히터 등을 포함할 수 있다.
시스템(400)은, 적절한 임의 개수의 반응 챔버(404) 및 기판 핸들링 시스템(402)을 포함할 수 있다. 또한, 하나 이상의 반응 챔버(404)는, 교차 흐름의 냉벽 에피택시 반응 챔버일 수 있거나 이를 포함할 수 있다.
진공원(1226)은 하나 이상의 진공 펌프를 포함할 수 있다.
제어기(428)는 본원에 설명된 다양한 기능 및/또는 단계를 수행하도록 구성될 수 있다. 예를 들어, 제어기(428)는 전술한 바와 같이, 가스 주입 시스템 내로 가스 흐름을 제어하여 붕소 및 갈륨 도핑된 실리콘 게르마늄 층을 형성하도록 구성될 수 있다. 제어기(428)는 다양한 기능을 수행하기 위해서 마이크로프로세서, 메모리 요소, 및/또는 스위칭 요소를 하나 이상 포함할 수 있다. 단일 유닛으로 나타냈지만, 제어기(428)는 대안적으로 다수의 장치를 포함할 수 있다. 예시로서, 제어기(428)는, (예를 들어, 공급원(410-418)으로부터의 전구체 및/또는 다른 가스의 유량을 모니터링하고/모니터링하거나 밸브, 모터, 히터 등을 제어함으로써) 가스 흐름을 제어하기 위해 사용될 수 있다. 또한, 시스템(400)이 두 개 이상의 반응 챔버를 포함하는 경우, 두 개 이상의 반응 챔버는 동일/공유 제어기에 결합될 수 있다.
반응기 시스템(400)의 작동 중에, 반도체 웨이퍼(미도시)와 같은 기판은, 예를 들어 기판 핸들링 시스템(402)에서 반응 챔버(404)로 이송된다. 일단 기판(들)이 반응 챔버(404)로 이송되면, 전구체, 도펀트, 캐리어 가스, 및/또는 퍼지 가스와 같이, 가스 공급원(410-418)으로부터 각각의 가스가 가스 주입 시스템(406)을 통해 반응 챔버(404) 내로 유입된다. 가스 주입 시스템(406)은 기판 처리 중에 가스 공급원(410-418)으로부터 가스의 가스 유량을 계량하고 제어하며, 이러한 가스(들)의 원하는 흐름을 반응 챔버(404) 내의 여러 위치에 제공하기 위해 사용될 수 있다.
도 5는 전구체의 상이한 조합을 사용하여 형성된, 도핑된 실리콘 게르마늄 층의 주사 전자 현미경(SEM) 이미지를 나타낸다. 350 sccm 유량의 실리콘 전구체 SiH4, 1700 sccm 유량의 게르마늄 전구체 GeH4, 및 5 sccm 유량의 붕소 전구체 B2H6을 사용하고, 10 slm의 질소 캐리어 가스 흐름을 사용하여, 450℃의 온도 및 20 토르의 압력에서 각각의 샘플을 성장시켰다. 상이한 갈륨 전구체 및/또는 상이한 갈륨 전구체의 유량을 사용하였고, 생성된 붕소 및 갈륨 도핑된 실리콘 게르마늄 막의 형태는 2 μm의 시야(FOV)(상부 패널) 및 0.5 μm의 FOV(하부 패널)를 갖는 SEM을 사용하여 분석하였다.
패널 A1 및 A2에 나타낸 SEM 이미지는, 갈륨 전구체로서 10 sccm 유량의 TEGa를 사용하여 성장된 층의 것으로, 상기 층 두께는 17.3 nm인 것으로 측정되었다. 패널 B1 및 B2에 나타낸 SEM 이미지는, 갈륨 전구체로서 15 sccm 유량의 TEGa를 사용하여 성장된 층의 것으로, 상기 층 두께는 16.8 nm인 것으로 측정되었다. 패널 C1 및 C2에 나타낸 SEM 이미지는, 350 sccm 유량의 트리스(터트-부틸) 갈륨(TTBGa)을 사용하여 성장된 층의 것으로, 상기 층 두께는 16.6 nm인 것으로 측정되었다. 패널 D1 및 D2에 나타낸 SEM 이미지는, 400 sccm 유량의 TTBGa를 사용하여 성장된 층의 것으로, 상기 층 두께는 17.3 nm인 것으로 측정되었다. 패널 E1 및 E2에 나타낸 SEM 이미지는, 10 sccm 유량의 TEGa 및 350 sccm 유량의 TTBGa를 사용하여 성장된 층의 것으로, 상기 층 두께는 26.2 nm인 것으로 측정되었다. 특정(예를 들어, B1 및 D1에서와 같은) 갈륨 단일 전구체 흐름 또는 (예를 들어, E1에서와 같은) 갈륨 전구체 공동 흐름의 결과로서, 거시적 갈륨 액적이 표면 상에 형성될 수 있음을 알 수 있다. 이러한 액적은 본원의 다른 곳에서 설명된 것과 같은 방식으로 제거될 수 있다.
도 6a-6d는 전구체의 상이한 조합을 사용하여 형성된, 도핑된 실리콘 게르마늄 층에 대한 이차 이온 질량 분광법(SIMS) 측정 결과를 나타낸다. 보다 구체적으로, 도 6a는 도 5의 패널 A1 및 A2에 나타낸 샘플에 대한 SIMS 결과를 나타내고, 도 6b는 도 5의 패널 C1 및 C2에 나타낸 샘플에 대한 SIMS 결과를 나타내고, 도 6c는 도 5의 패널 E1 및 E2에 나타낸 샘플에 대한 SIMS 결과를 나타내고, 도 6d는 도 5의 패널 E1 및 E2에 나타낸 샘플에 대한 SIMS 결과를 나타낼뿐만 아니라, 표면 응집된 갈륨을 제거하기 위해 10 부피% 미만의 HCl 수용액으로 샘플을 습식 식각한 후에, 2 미크론 FOV를 갖는 샘플의 다른 SEM 이미지를 나타낸다. 도 6a-6d로부터, (예를 들어, A1 및 C1에서와 같이) 특정 갈륨 단일 전구체 흐름과 비교하여, (예를 들어, E1에서와 같은) 갈륨 전구체 공동 흐름 접근법을 사용하여 더 많은 갈륨이 층 내에 혼입될 수 있음을 이해할 수 있다. 또한, 도 6a 및 6b에 나타낸 갈륨 프로파일(특정 갈륨 단일 전구체 흐름에 대응함)은 도 6d에 나타낸 것(갈륨 전구체 공동-흐름 이후 식각에 대응함)보다 더 경사진다. 이와 같이, 공동 흐름 접근법은 층 내에서 갈륨의 보다 균일한 분포를 제공할 수 있음을 이해할 수 있다. 또한, 갈륨 전구체 공동 흐름 후 식각을 사용하여 형성된 갈륨 도핑 수준(도 6d)은 단일 갈륨 전구를 사용하여 형성된 갈륨 도핑 수준(도 6a-6b)보다 한 차수 더 크고, 예를 들어 10 nm 깊이에서 도 6d의 갈륨 농도는 약 2.3x1019 원자/cm3인 반면, 도 6a의 갈륨 농도는 이러한 깊이에서 약 2.9x1018 원자/cm3이고, 도 6b의 갈륨 농도는 약 4.8x1018 원자/cm3이다.
도 7은 예시적인 온도에서 전구체의 조합을 사용하여 형성된, 도핑된 실리콘 게르마늄 층의 SEM 이미지 및 SIMS 프로파일을 나타낸다. 도 5를 참조하여 설명된 방식으로, 그러나 330℃의 온도 및 10 sccm 유량의 TEGa 및 350 sccm 유량의 TTBGa를 사용하여 샘플을 성장시켰다. 생성된 붕소 및 갈륨 도핑된 실리콘 게르마늄 막의 형태를 2 미크론(좌측 패널) 및 0.5 미크론(우측 패널)의 FOV를 갖는 SEM을 사용하여 분석하였다. 갈륨 응집체는 샘플의 표면 상에서 관찰되지 않았으며, 이와 같이 샘플은 식각되지 않았다. 층 두께는 24.3 nm인 것으로 측정되었고, 층 비저항은 0.557 mOhm·cm인 것으로 측정되었으며, 층은 약 39.7%의 갈륨 농도를 가졌다. 도 7에 또한 나타낸 샘플의 SIMS 프로파일은, 막의 두께를 통한 갈륨의 비교적 높고 비교적 평평한 농도, 예를 들어 10 nm 깊이에서 약 2.4x1020 원자/cm3, 15 nm 깊이에서 약 1.5x1020 원자/cm3, 및 20 nm 깊이에서 약 5.2x1019 원자/cm3의 갈륨 농도를 나타낸다.
전술한 본 개시의 예시적 구현예는 본 발명의 범주를 제한하지 않는데, 그 이유는 이들 구현예는 본 발명의 구현예의 예시일 뿐이기 때문이며, 이는 첨부된 청구범위 및 그의 법적 균등물에 의해 정의된다. 임의의 균등한 구현예는 본 발명의 범주 내에 있도록 의도된다. 확실하게, 본원에 나타내고 설명된 것 외에도, 설명된 요소의 대안적인 유용한 조합과 같은 본 발명의 다양한 변경은 설명으로부터 당업자에게 분명할 수 있다. 이러한 변경예 및 구현예도 첨부된 청구범위의 범주 내에 있는 것으로 의도된다.

Claims (20)

  1. 도핑된 실리콘 게르마늄 층을 형성하는 방법으로서, 상기 방법은,
    기판을 (a) 실리콘 전구체, (b), 게르마늄 전구체, (c) 붕소 전구체, 및 (d) 헤테로렙틱 갈륨 전구체에 동시에 노출시키되,
    상기 헤테로렙틱 갈륨 전구체는 (i) 말단 탄소가 갈륨에 직접 결합되는 적어도 하나의 직쇄 알킬기, 및 (ii) 삼차 탄소가 갈륨에 직접 결합되는 적어도 하나의 삼차 알킬기를 포함하는 단계; 및
    상기 실리콘 전구체, 상기 게르마늄 전구체, 상기 붕소 전구체, 및 상기 헤테로렙틱 갈륨 전구체를 반응시켜 붕소 및 갈륨으로 도핑된 실리콘 게르마늄 층을 상기 기판 상에 형성하는 단계를 포함하는, 방법.
  2. 제1항에 있어서, 제1 갈륨 전구체와 제2 갈륨 전구체를 사용하여 상기 헤테로렙틱 갈륨 전구체를 생성하는 단계를 추가로 포함하되,
    상기 제1 갈륨 전구체는 복수의 직쇄 알킬기를 포함하고,
    상기 제2 갈륨 전구체는 복수의 삼차 알킬기를 포함하는, 방법.
  3. 제2항에 있어서, 상기 헤테로렙틱 갈륨 전구체를 생성하는 단계는, 적어도 하나의 직쇄 알킬기를 상기 제1 갈륨 전구체로부터 상기 제2 갈륨 전구체로 이동시키는 단계를 포함하는, 방법.
  4. 제2항 또는 제3항에 있어서, 상기 헤테로렙틱 갈륨 전구체를 생성하는 단계는, 적어도 하나의 삼차 알킬기를 상기 제2 갈륨 전구체로부터 상기 제1 갈륨 전구체로 이동시키는 단계를 포함하는, 방법.
  5. 제2항 내지 제4항 중 어느 한 항에 있어서, 상기 헤테로렙틱 갈륨 전구체는 상기 기판 위에 가스로 생성되는, 방법.
  6. 제2항 내지 제5항 중 어느 한 항에 있어서, 약 1:3 내지 약 3:1의 화학량론적 비율로 상기 기판 위에 상기 제1 갈륨 전구체 및 상기 제2 갈륨 전구체를 흐르게 하는 단계를 포함하는 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 헤테로렙틱 갈륨 전구체는 GaR1 2R2 및 GaR1R2 2 중 적어도 하나를 포함하되, R1은 직쇄 알킬기이고, R2는 삼차 알킬기인, 방법.
  8. 제7항에 있어서, 상기 혼합물은 약 1:3 내지 약 3:1의 비율로 GaR1 2R2 및 GaR1R2 2를 포함하는, 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 직쇄 알킬기는 에틸, n-프로필, n-부틸, 또는 n-펜틸인, 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 삼차 알킬기는 터트-에틸, 터트-프로필, 터트-부틸, 또는 터트-펜틸인, 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 직쇄 알킬기는 에틸이고, 상기 삼차 알킬기는 터트-부틸인, 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 붕소 전구체는 디보란(B2H6), 중수소-디보란(B2D6), 또는 하나 이상의 보로하이드라이드를 포함하는, 방법.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서, 상기 실리콘 전구체는 실란(SiH4), 디실란(Si2H6), 트리실란(Si3H8), 테트라실란(Si4H10), 펜타실란(Si5H12), 메틸실란(CH3-SiH3), 디클로로실란(H2SiCl2), 또는 디요오도실란(H2SiI2)을 포함하는, 방법.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서, 상기 게르마늄 전구체는 저메인(GeH4), 디저메인(Ge2H6), 트리저메인(Ge3H8), 또는 저밀실란(GeH6Si)을 포함하는, 방법.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서, 상기 기판은 약 150℃ 내지 약 450℃의 온도에서 상기 실리콘 전구체, 게르마늄 전구체, 붕소 전구체, 및 헤테로렙틱 갈륨 전구체에 노출되는, 방법.
  16. 제1항 내지 제15항 중 어느 한 항에 있어서, 상기 실리콘 게르마늄 층은 표면 분리된 갈륨을 포함하되, 상기 방법은 상기 표면 분리된 갈륨을 제거하는 단계를 추가로 포함하는, 방법.
  17. 제16항에 있어서, 상기 제거 단계는 습식 화학 식각을 포함하는, 방법.
  18. 제1항 내지 제17항 중 어느 한 항에 있어서, 상기 실리콘 게르마늄 층은 약 8 nm 내지 약 12 nm의 두께를 갖는, 방법.
  19. 제18항에 있어서, 상기 실리콘 게르마늄 층은 20 nm의 깊이에서 적어도 약 4.1 x 1020 원자/cm3의 붕소 농도를 갖는, 방법.
  20. 도핑된 실리콘 게르마늄 층을 형성하기 위한 시스템으로서, 상기 시스템은,
    기판을 유지하도록 구성된 반응 챔버;
    (a) 실리콘 전구체, (b), 게르마늄 전구체, (c) 붕소 전구체, 및 (d) 헤테로렙틱 갈륨 전구체의 각각의 공급원으로서,
    상기 헤테로렙틱 갈륨 전구체는 (i) 말단 탄소가 갈륨에 직접 결합되는 적어도 하나의 직쇄 알킬기, 및 (ii) 삼차 탄소가 갈륨에 직접 결합되는 적어도 하나의 삼차 알킬기를 포함하는 공급원; 및
    상기 실리콘 전구체, 상기 게르마늄 전구체, 상기 붕소 전구체, 및 상기 헤테로렙틱 갈륨 전구체를 기판 위에 흐르게 해서 붕소 및 갈륨으로 도핑된 상기 기판 상에 실리콘 게르마늄 층을 형성하도록 반응시키는 제어기를 포함하는, 시스템.
KR1020230053608A 2022-04-28 2023-04-24 붕소 및 갈륨 도핑된 실리콘 게르마늄 층을 갖는 구조체 및 이를 형성하기 위한 방법과 시스템 KR20230153281A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202263335768P 2022-04-28 2022-04-28
US63/335,768 2022-04-28

Publications (1)

Publication Number Publication Date
KR20230153281A true KR20230153281A (ko) 2023-11-06

Family

ID=88482162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230053608A KR20230153281A (ko) 2022-04-28 2023-04-24 붕소 및 갈륨 도핑된 실리콘 게르마늄 층을 갖는 구조체 및 이를 형성하기 위한 방법과 시스템

Country Status (4)

Country Link
US (1) US20230349069A1 (ko)
KR (1) KR20230153281A (ko)
CN (1) CN116978776A (ko)
TW (1) TW202407172A (ko)

Also Published As

Publication number Publication date
CN116978776A (zh) 2023-10-31
US20230349069A1 (en) 2023-11-02
TW202407172A (zh) 2024-02-16

Similar Documents

Publication Publication Date Title
US11637014B2 (en) Methods for selective deposition of doped semiconductor material
US11594600B2 (en) Structures with doped semiconductor layers and methods and systems for forming same
US11495459B2 (en) Methods for selective deposition using a sacrificial capping layer
US20210327704A1 (en) Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
US10510536B2 (en) Method of depositing a co-doped polysilicon film on a surface of a substrate within a reaction chamber
KR102544300B1 (ko) 실리콘 게르마늄 주석 필름들을 형성하는 방법들 및 필름들을 포함하는 구조체들 및 디바이스들
US8759200B2 (en) Methods and apparatus for selective epitaxy of Si-containing materials and substitutionally doped crystalline Si-containing material
US20120024223A1 (en) Thin films and methods of making them using cyclohexasilane
TW201426818A (zh) 形成三維結構高摻雜含矽材料之選擇性同形覆蓋磊晶方法
KR20090015138A (ko) 클로로폴리실란들을 이용한 실리콘-포함 막들의 선택적 증착 방법들 및 시스템들
US9865689B2 (en) Monolithic integrated semiconductor structure
US20210375622A1 (en) Method for depositing boron and gallium containing silicon germanium layers
US20230349069A1 (en) Structures with boron- and gallium-doped silicon germanium layers and methods and systems for forming same
US20240006176A1 (en) Method of forming p-type doped silicon-germanium layers and system for forming same
US20230352301A1 (en) Method of selectively forming crystalline boron-doped silicon germanium on a surface
US11946157B2 (en) Method for depositing boron containing silicon germanium layers
US20230223255A1 (en) Method and wafer processing furnace for forming an epitaxial stack on a plurality of substrates
TW202414540A (zh) 形成ｐ型摻雜矽鍺層之方法、使用此方法形成源極區及汲極區中之一或多者的方法、包含使用此方法形成源極區及汲極區中之一或多者的結構
CN116978777A (zh) 在表面上选择性形成磷掺杂外延材料的方法
CN117403322A (zh) 用于在多个衬底上形成外延叠层的方法和衬底处理设备