CN116978777A - 在表面上选择性形成磷掺杂外延材料的方法 - Google Patents

在表面上选择性形成磷掺杂外延材料的方法 Download PDF

Info

Publication number
CN116978777A
CN116978777A CN202310457579.3A CN202310457579A CN116978777A CN 116978777 A CN116978777 A CN 116978777A CN 202310457579 A CN202310457579 A CN 202310457579A CN 116978777 A CN116978777 A CN 116978777A
Authority
CN
China
Prior art keywords
epitaxial material
doped epitaxial
doped
forming
intrinsic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310457579.3A
Other languages
English (en)
Inventor
B·T·P·马罗扎斯
R·卡扎卡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASM IP Holding BV
Original Assignee
ASM IP Holding BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASM IP Holding BV filed Critical ASM IP Holding BV
Publication of CN116978777A publication Critical patent/CN116978777A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

用于选择性形成磷掺杂外延材料的方法和系统。该方法可用于从底部向上在间隙内选择性地形成磷掺杂外延材料。示例性方法可用于例如在场效应晶体管器件中形成源极和/或漏极区，例如在全环绕栅极场效应晶体管器件中。

Description

在表面上选择性形成磷掺杂外延材料的方法
技术领域
本公开总体涉及适于形成电子器件的方法和系统。更具体地，本公开涉及可用于在衬底表面上选择性沉积磷掺杂外延材料的方法和系统。
背景技术
半导体器件(例如互补金属氧化物半导体(CMOS)器件)的尺寸缩小已经导致集成电路的速度和密度显著提高。最近，例如，已经开发了多栅极和三维场效应晶体管(FET)，例如FinFET和全环绕栅极FET，以进一步缩小半导体器件的尺寸。然而，用于这种设备的设备缩放面临重大挑战。
一个特别的挑战涉及无缺陷有源区的制造，例如适用于FinFET、全环绕栅极FET等的三维结构的源极和漏极区。在这样的应用中，可能希望选择性地形成相对高电导率的半导体材料(例如掺杂的IV族晶体或其他半导体材料)。特别地，对于这种应用，可能希望在表面上选择性地外延生长单晶掺杂半导体材料。然而，这种技术可能没有得到很好的发展。因此，需要用于选择性外延形成掺杂半导体材料的改进方法和系统。
本部分中阐述的任何讨论，包括对问题和解决方案的讨论，已经包括在本公开中，仅仅是为了提供本公开的背景。这种讨论不应被视为承认任何或所有信息在本发明被做出时是已知的，或者以其他方式构成现有技术。
发明内容
本公开的各种实施例涉及沉积方法，更具体地，涉及选择性外延沉积方法。本公开的实施例还涉及使用这种方法形成的结构和器件，以及用于执行该方法和/或用于形成该结构和/或器件的设备。虽然下面更详细地讨论了本公开的各种实施例解决现有方法和系统的缺点的方式，但总体上，本公开的各种实施例提供了相对于第二表面在第一表面上选择性外延形成掺杂半导体层的改进方法。掺杂半导体层可以适合作为场效应晶体管比如FinFET和全环绕栅极金属氧化物半导体场效应晶体管中的源极和/或漏极区。
根据本公开的至少一个实施例，提供了一种在衬底表面上选择性形成P掺杂单晶材料的方法。示例性方法包括在反应室内提供衬底，并执行循环沉积过程，以相对于衬底的第二表面选择性地形成覆盖衬底的第一表面的P掺杂外延材料。第一表面可以包括第一结晶取向，第二表面可以包括不同于第一结晶取向的第二结晶取向。第一表面和第二表面可以是或包括相同的材料。循环沉积过程可以包括一个或多个沉积循环。每个沉积循环可以包括形成覆盖第一表面的P掺杂外延材料和形成覆盖第二表面的P掺杂外延或非外延材料，形成覆盖P掺杂外延材料的本征外延材料和形成覆盖P掺杂外延或非外延材料的本征外延或非外延材料，以及相对于覆盖第一表面的本征外延材料和P掺杂外延材料，选择性蚀刻覆盖第二表面的本征外延或非外延材料和P掺杂外延或非外延材料。根据这些实施例的示例，第一表面包括Si{100}晶面或由其构成。根据进一步示例，第二表面包括Si{110}晶面和与Si{100}晶面垂直取向的高阶硅晶面中的一个或多个。根据另外的示例，衬底包括特征。该特征可以包括包含第一表面的底部和包含第二表面的侧壁表面。根据另外的示例，在一个或多个步骤期间，反应室内的温度低于450℃或在约400℃和约500℃之间或在约440℃和约480℃之间或在约440℃和约460℃之间。根据另外的示例，选择性蚀刻(例如本征非外延材料和P掺杂非外延材料)的步骤包括提供蚀刻剂。该步骤可以进一步包括提供载气。在这种情况下，载气的流量与蚀刻剂的流量的流量比在约50和约200之间或在约30和约1300之间或在约25和约1500之间或在约75和500之间。覆盖第二表面的P掺杂外延或非外延材料可以在每个过程循环期间被去除。如下文更详细阐述，本文所述的方法可用于从特征底部向上用单晶外延材料填充特征，例如间隙。
根据本公开的进一步实施例，提供了一种形成全环绕栅极器件的方法。该方法可以包括使用如本文所述的选择性形成P掺杂单晶材料的方法来形成源极和/或漏极区。
根据本公开的又一示例，场效应晶体管器件包括根据这里描述的方法形成的一个或多个源极区或漏极区。
还描述了一种系统，该系统包括反应室、气体注射系统和控制器，该控制器配置为使该系统执行根据本公开的方法。
通过参考附图对某些实施例的以下详细描述，这些和其他实施例对于本领域技术人员来说将变得显而易见。本发明不限于所公开的任何特定实施例。
附图说明
当结合以下说明性附图考虑时，通过参考详细描述和权利要求，可以获得对本公开的实施例的更完整理解。
图1示出了根据本公开的示例性实施例的方法。
图2-6示出了根据本公开的示例性实施例的结构。
图7示出了根据本公开的附加示例性实施例的系统。
应当理解，附图中的元件是为了简单和清楚而示出的，并不一定是按比例绘制的。例如，图中的一些元件的尺寸可能相对于其他元件被夸大，以有助于提高对本公开的所示实施例的理解。
具体实施方式
下面提供的方法、结构、设备和系统的示例性实施例的描述仅仅是示例性的，并且仅是为了说明的目的；以下描述不旨在限制本公开或权利要求的范围。此外，对具有所述特征的多个实施例的叙述并不旨在排除具有附加特征的其他实施例或者结合了所述特征的不同组合的其他实施例。例如，各种实施例被阐述为示例性实施例；除非另有说明，示例性实施例或其部件可以组合或可以彼此分开应用。
如下面更详细阐述，本公开的各种实施例提供了用于在衬底表面上选择性外延形成P掺杂单晶材料的方法。示例性方法可用于例如形成半导体器件的源极和/或漏极区，其表现出相对高的迁移率、相对低的电阻率、相对低的接触电阻，和/或保持沉积层的结构和构成。例如，这些层可以用作金属氧化物场效应晶体管(MOSFET)中的源极和/或漏极区。可以使用这些层的示例性MOSFET包括FinFET和GAA(全环绕栅极)FET。
如本文所用，术语“全环绕栅极器件”可以指包括围绕半导体沟道区的导电材料的器件。如本文所用，术语“全环绕栅极器件”也可以指各种器件架构，例如纳米片器件、叉片器件、竖直FET等。
在本公开中，“气体”可以包括在常温常压(NTP)下为气体的材料、蒸发的固体和/或蒸发的液体，并且可以根据情况由单一气体或气体混合物构成。除了处理气体之外的气体，即不经过气体分配组件、多端口注入系统、其他气体分配装置等引入的气体，可以用于例如密封反应空间，并且可以包括密封气体，例如稀有气体。在一些情况下，术语“前体”可以指参与产生另一种化合物的化学反应的化合物，特别是指构成膜基质或膜主骨架的化合物；术语“反应物”可以与术语前体互换使用。
如本文所用，术语“衬底”可以指可用于形成或可在其上形成器件、电路或膜的任何一种或多种底层材料。如下文更详细阐述，衬底可以包括两个或更多个表面。在一些情况下，表面包括相同的材料，但是不同的晶面或取向。
如本文所用，术语“外延层”可以指下面的单晶衬底或层上的单晶层，两个单晶层具有相同的晶体取向。
如本文所用，术语“化学气相沉积”可以指其中衬底暴露于一种或多种挥发性前体的任何过程，所述挥发性前体在衬底表面上反应和/或分解以产生期望的沉积。
如本文所用，术语“膜”和/或“层”可以指任何连续或非连续的结构和材料，例如通过本文公开的方法沉积的材料。例如，膜和/或层可以包括二维材料、三维材料、纳米颗粒或者甚至部分或全部分子层或者部分或全部原子层或者原子和/或分子簇。膜或层可以包括具有针孔的材料或层，其可以是至少部分连续的。
此外，在本公开中，变量的任何两个数字可以构成该变量的可行范围，并且所指示的任何范围可以包括或不包括端点。此外，所指出的变量的任何值(不管它们是否用“约”表示)可以指精确值或近似值，并且包括等同物，并且可以指平均值、中间值、代表性值、多数值等。此外，在本公开中，术语“包括”、“由...构成”和“具有”在一些实施例中独立地指“通常或广义地包括”、“包含”、“基本由...组成”或“由...组成”。应当理解，当组合物、方法、装置等被称为包括某些特征时，这意味着它包含那些特征，并且不一定排除其他特征的存在，只要它们不会使权利要求不可行。尽管如此，措辞“包括”包括“由…组成”的意思，即当所述的组合物、方法、装置等仅包括列出的特征、部件和/或步骤而不包含任何其他特征、部件、步骤等时的情况。根据进一步的方面，根据情况，基本相同可以意味着在±5％、±1％、±0.5％之内，例如原子、体积、长度等。
在本公开中，任何定义的含义在一些实施例中不一定排除普通和习惯的含义。
这里使用的术语“载气”可以指与一种或多种前体和/或蚀刻剂一起提供给反应室的气体。例如，可以将载气与本文所用的一种或多种前体和/或蚀刻剂一起提供给反应室。示例性载气包括N2和H2，以及稀有气体比如He、Ne、Kr、Ar和Xe。
与载气相反，吹扫气体可以单独提供给反应室，即不与一种或多种前体一起提供。尽管如此，通常用作载气的气体也可以用作吹扫气体，即使在同一过程中。例如，在循环沉积-蚀刻过程中，在沉积脉冲期间，用作载气的N2可以与一种或多种前体一起提供，用作吹扫气体的N2可用于分离沉积和蚀刻脉冲。当然，N2可以由H2或另一种合适的惰性气体代替，例如稀有气体，比如He、Ne、Kr、Ar和Xe。因此，向反应室提供气体的方式决定了气体在特定情况下是用作吹扫气体还是载气。因此，如本文所用，术语“吹扫”可以指在两个彼此反应的气体脉冲之间向反应室提供惰性或基本惰性气体的过程。例如，可以在前体脉冲和蚀刻剂脉冲之间提供吹扫，例如使用氮气，从而避免或至少最小化前体和蚀刻剂之间的气相反应。应当理解，吹扫可以在时间或空间上进行，或者两者都进行。例如，在时间吹扫的情况下，可以使用吹扫步骤，例如以向反应室提供第一前体、向反应室提供吹扫气体和向反应室提供蚀刻剂的时间顺序，其中其上沉积层的衬底不移动。在空间吹扫的情况下，吹扫步骤可以采取例如以下形式：将衬底从连续供应第一前体的第一位置通过吹扫气幕移动到连续供应第二前体的第二位置。
如下面更详细阐述，这里描述的示例性方法的各个步骤可以在例如相同组合工具的相同反应室或不同反应室中执行。
现在转到附图，图1示出了在衬底表面上选择性形成P掺杂单晶材料的方法100。方法100包括以下步骤：在反应室内提供衬底102，并执行循环沉积过程(步骤104-108/循环110)以相对于衬底上的第二表面选择性地形成覆盖第一表面的P掺杂外延材料。如图所示，循环沉积过程110包括一个或多个沉积循环，其中每个沉积循环包括形成覆盖第一表面的P掺杂外延材料和形成覆盖第二表面的P掺杂外延或非外延材料(步骤104)，形成覆盖P掺杂外延材料的本征外延材料和形成覆盖P掺杂外延或非外延材料的本征外延或非外延材料(步骤106)，以及相对于蚀刻第一表面上的本征外延材料和P掺杂外延材料，选择性地蚀刻第二表面上的材料(步骤108)。
图2示出了适用于步骤102的衬底200。衬底200包括主体材料或层212以及形成在其中(如图所示)或其上的特征204。根据本公开的各种示例，主体材料212是或包括单晶半导体材料。
特征204可以是凹陷的形式。形成在衬底内或相邻突出结构之间的凹陷和任何其他凹陷图案可被称为“间隙”。也就是说，间隙可以指任何凹陷图案，包括孔/通孔、沟槽、线间区域等。在一些实施例中，间隙可以具有约20nm至约100nm或约30nm至约50nm的宽度。当间隙的长度与其宽度基本相同时，该间隙可被称为孔或通孔。孔或通孔通常具有约20nm至约100nm的宽度。在一些实施例中，特征的纵横比大于1或大于0.6或在0.3和1之间或在0.5和0.7之间。该特征的尺寸可以根据过程条件、膜成分、预期应用等而变化。
在图2所示的示例中，衬底202包括包含第一表面206的底部和包含第二表面208的侧壁。根据本公开的示例，第一表面206包括第一结晶取向，第二表面208包括不同于第一结晶取向的第二结晶取向。在这种情况下，结晶取向可以用米勒指数来定义。换句话说，米勒指数可以用于定义第一和/或第二表面的结晶取向(例如通过定义晶面或小平面)。在这种情况下，不同的结晶取向包括不同的(例如不相等的)米勒指数。例如，在一些情况下，第一表面206可以包括或由Si{100}晶面构成，第二表面208可以包括或由一个或多个非Si{100}表面构成，例如Si{110}晶面和与Si{100}晶面垂直取向的高阶硅晶面。垂直于Si{100}的高阶(例如硅)晶面的示例包括Si{120}、Si{230}、Si{130}、Si{140}、Si{240}和Si{340}。在一些情况下，本文提到的平面或刻面包括真平面，或±3度、±2度或±1度的真平面。在一些情况下，第二表面208可以包括电介质或部分电介质材料。
根据本公开的进一步示例，第一表面206和第二表面208可以是或包括相同的材料(例如单晶半导体材料，诸如硅等)。衬底202还可以包括顶面210，其可以包括第一结晶取向。在一些情况下，可以在表面210上沉积另一种材料，或者顶面210可以包括其他材料。
现在回到图1，在步骤102期间，可以使反应室达到适合于步骤104的期望压力和/或温度。举例来说，反应室或其中的基座的温度可低于450℃或介于约400℃和约500℃之间或介于约440℃和约460℃之间或介于约440℃和约480℃之间。反应室内的压力可低于90托或低于60托或介于约5托和约60托之间。
参考图1和图3，在步骤104期间，在第一表面206上形成磷掺杂(P掺杂)外延材料302，并且在第二表面208上形成P掺杂非外延或外延材料304。如本文所用，非外延材料可以包括非晶和/或多晶材料。尽管没有示出顶面210上的沉积，但在一些情况下，可以将材料沉积到顶面210上并去除—例如使用合适的蚀刻过程。
可以通过向反应室提供硅前体和磷前体来执行步骤104。硅前体可以是或包括例如硅烷，比如乙硅烷或丙硅烷。磷前体可以是或包括例如含磷前体，比如磷化氢(PH3)。硅前体和磷前体的流量可以是或包括沉积外延材料的典型流量。在一些情况下，P掺杂外延材料中的磷浓度在约1e20cm-3和约3e21cm-3之间或者在约5e19cm-3和约5e21cm-3之间。
如图3所示，在步骤104期间，P掺杂外延材料302形成覆盖(例如直接接触)第一表面206，并且在同一步骤期间，因为表面208具有不同的结晶取向，P掺杂外延或非外延材料304可以形成覆盖(例如直接接触)第二表面208。在步骤104期间的每个循环期间形成的P掺杂外延材料302和/或P掺杂外延或非外延材料304的厚度可以是约2nm至约10nm或约5nm至约30nm。
参考图4，在步骤106期间，本征外延材料402形成在P掺杂外延材料302上，并且本征外延或非外延材料404形成在P掺杂外延或非外延材料304上。本征外延材料402和本征外延或非外延材料404可以在单个过程步骤期间形成。举例来说，本征外延材料402和本征外延或非外延材料404可以通过将硅前体流入反应室来形成。硅前体可以是或包括上述任何硅前体。在一些情况下，在步骤104和步骤106期间使用的硅前体是相同的硅前体。在步骤106期间的每个循环期间形成的本征外延材料402和/或本征外延或非外延材料404的厚度可以是约2nm至约10nm或约5nm至约15nm。
在步骤108期间，相对于本征外延材料402和P掺杂外延材料302，选择性地蚀刻本征外延或非外延材料404和P掺杂外延或非外延材料304。在一些情况下，覆盖第二表面的本征外延材料402、本征外延或非外延材料404和P掺杂外延或非外延材料304在每个沉积循环110期间被去除。蚀刻的选择性可以基于本征外延或非外延材料的蚀刻速率或者两个不同晶面上的本征外延和/或P掺杂外延材料的蚀刻速率的差异。图5示出了结构500，其在去除本征外延材料402、本征外延或非外延材料404和P掺杂外延或非外延材料304之后的第一沉积循环之后形成。
根据本公开的示例，在步骤108期间，反应室内的压力可以小于60托或在约5托和约60托之间。反应室内的温度可以与上面结合步骤102提到的温度相同或相似。
在步骤108期间使用的蚀刻剂可以包括相对于覆盖第一表面的材料选择性地蚀刻覆盖第二表面的材料的任何合适的蚀刻剂。以这种方式，覆盖第一表面的本征单晶材料可以用作在蚀刻过程中保护P掺杂外延材料的帽。举例来说，蚀刻剂可以是或包括卤素，例如氯。作为特定的示例，蚀刻剂可以是或包括氯(Cl2)、溴(Br2)和HBr。
在一些情况下，步骤108可以进一步包括提供载气，其可以充当稀释剂。载气流量与蚀刻剂流量的流量比在约50和约200之间或在约30和约1300之间。这种比率可用于调整本征外延材料402和本征外延或非外延材料404之间以及最终P掺杂外延材料302和P掺杂外延或非外延材料304之间的期望选择性。
如上所述，步骤104可以重复(循环110)多次，以从底部向上填充特征204。图6示出了第二沉积循环之后的结构600，其中在P掺杂外延材料602上形成第二P掺杂外延层602。对于例如约23nm的厚度，P掺杂外延材料302的电阻率可以在约0.22和约0.3之间，或者小于0.35mOhm.cm或小于0.3mOhm.cm或小于0.25mOhm.cm。另外或可替代地，对于例如约46nm的厚度，多层P掺杂外延层可以具有约0.25和约0.3之间的电阻率或小于0.27mOhm.cm。
使用如本文所述的方法用P掺杂外延材料填充特征可以用于多种应用。这种技术可能特别适合于形成三维结构，例如用于形成全环绕栅极器件的结构。例如，结构500可以适合用作场效应晶体管中的源极或漏极区，例如全环绕栅极场效应晶体管的源极或漏极区。
图7以示意方式示出了根据当前公开的系统700。系统700可用于执行本文所述的方法和/或形成本文所述的结构或器件或其一部分。
在图示的示例中，系统700包括一个或多个反应室702、前体注入系统701、前体容器704、掺杂剂前体容器706、蚀刻剂容器708、排气源710和控制器712。系统700可以包括一个或多个额外的气体源(未示出)，例如惰性气体源、载气源和/或吹扫气体源。此外，在沉积包含额外元素的材料的情况下，沉积组件可以进一步包括额外的前体和/或掺杂剂容器。
反应室702可以包括任何合适的反应室，例如CVD或外延反应室，如本文所述。
前体容器704可以包括容器和一种或多种前体，例如本文所述的一种或多种硅前体—单独或与一种或多种载气(例如惰性气体)混合。掺杂剂前体容器706可以包括容器和掺杂剂前体，例如本文所述的磷前体—单独或与一种或多种载气混合。类似地，蚀刻剂容器708可以包括容器和蚀刻剂—单独或与载气混合。尽管示出了三个源容器704、706和708，但系统700可以包括任何合适数量的源容器。源容器704-708可以经由管线714、716和718耦合到反应室702，这些管线可以各自包括流量控制器、阀、加热器等。在一些实施例中，前体容器704中的(例如硅)前体和/或掺杂剂前体容器706中的掺杂剂前体可被加热。在一些实施例中，调节前体容器和掺杂剂前体容器中的至少一个的温度，使得其低于约35℃，例如在5℃和约35℃之间。
排气源710可以包括一个或多个真空泵。
控制器712包括电子电路和软件，以选择性地操作系统700中包括的阀、歧管、加热器、泵和其他部件。这种电路和部件用于从相应的源引入前体、蚀刻剂、其他可选的反应物和吹扫气体。控制器712可以控制气体脉冲序列的定时、衬底和/或反应室702的温度、反应室702内的压力以及各种其他操作，以提供系统700的正确操作。控制器712可以包括控制软件，以电动或气动控制阀来控制前体、反应物和吹扫气体流入和流出反应室702。控制器712可以包括执行某些任务的模块，例如软件或硬件部件。模块可以配置为驻留在控制系统的可寻址存储介质上，并且配置为执行一个或多个过程。在一些情况下，系统700配置成在单个反应室702内执行方法100的步骤。
系统700的其他配置是可能的，包括不同数量和种类的前体和反应物源。此外，应当理解，有许多阀、导管、前体源和辅助反应剂源的布置可用于实现选择性地和以协调的方式将气体供给到反应室702中的目标。此外，作为沉积组件的示意性表示，为了简化说明，已经省略了许多部件，并且这些部件可以包括例如各种阀、歧管、净化器、加热器、容器、通风口和/或旁路。
在系统700的操作期间，诸如半导体晶片(未示出)的衬底从例如衬底处理系统转移到反应室702。一旦衬底被转移到反应室702，来自气体源的一种或多种气体例如前体、其他可选的反应物、蚀刻剂、载气和/或吹扫气体被引入反应室702。
上述公开的示例实施例不限制本发明的范围，因为这些实施例仅仅是本发明的实施例的示例，本发明的范围由所附权利要求及其法律等同物来限定。任何等同的实施例都在本发明的范围内。实际上，除了在此示出和描述的那些之外，本公开的各种修改，例如所描述的元件的可替代的有用组合，对于本领域技术人员来说从描述中会变得显而易见。这种修改和实施例也旨在落入所附权利要求的范围内。

Claims (20)

1.一种在衬底表面上选择性形成P掺杂单晶材料的方法，该方法包括以下步骤：
在反应室内提供衬底，该衬底包括包含第一结晶取向的第一表面和包含第二结晶取向的第二表面，第一表面和第二表面包含相同的材料；
执行循环沉积过程以相对于第二表面选择性地形成覆盖第一表面的P掺杂外延材料，该循环沉积过程包括一个或多个沉积循环，每个沉积循环包括：
形成覆盖第一表面的P掺杂外延材料，并形成覆盖第二表面的P掺杂外延或非外延材料；
形成覆盖P掺杂外延材料的本征外延材料，并形成覆盖P掺杂外延或非外延材料的本征外延或非外延材料；以及
相对于覆盖第一表面的本征外延材料和P掺杂外延材料，选择性地蚀刻覆盖第二表面的本征外延或非外延材料和P掺杂外延或非外延材料。
2.根据权利要求1所述的方法，其中，所述第一表面由Si{100}晶面构成。
3.根据权利要求1或2所述的方法，其中，所述第二表面包括Si{110}晶面和与Si{100}晶面垂直取向的高阶硅晶面中的一个或多个。
4.根据权利要求1-3中任一项所述的方法，其中，所述衬底包括特征，所述特征包括包含所述第一表面的底部和包含所述第二表面的侧壁表面。
5.根据权利要求4所述的方法，其中，所述特征的纵横比大于1或大于0.6或在0.3和1之间或在0.5和0.7之间。
6.根据权利要求4或5所述的方法，其中，所述特征包括间隙。
7.根据权利要求1-4中任一项所述的方法，其中，所述反应室内的温度低于450℃。
8.根据权利要求1-7中任一项所述的方法，其中，形成覆盖所述第一表面的P掺杂外延材料的步骤包括提供包含硅烷的硅前体。
9.根据权利要求8所述的方法，其中，所述硅前体选自乙硅烷和丙硅烷中的一种或多种。
10.根据权利要求1-9中任一项所述的方法，其中，选择性蚀刻的步骤包括提供包含氯(Cl2)的蚀刻剂。
11.根据权利要求1-10中任一项所述的方法，其中，选择性蚀刻的步骤还包括提供载气，并且其中，载气流量与蚀刻剂流量的流量比在50和约200之间或者在约30和约1300之间。
12.根据权利要求1-11中任一项所述的方法，其中，覆盖所述P掺杂外延材料的本征外延材料的厚度在约2nm和约10nm之间。
13.根据权利要求1-12中任一项所述的方法，其中，所述P掺杂外延材料的厚度在约2nm和约10nm之间。
14.根据权利要求1-13中任一项所述的方法，其中，所述P掺杂外延材料中的磷浓度在约5e19cm-3和约5e21cm-3之间。
15.根据权利要求1-14中任一项所述的方法，其中，在每个沉积循环期间，覆盖所述第二表面的P掺杂外延或非外延材料被去除。
16.根据权利要求1-15中任一项所述的方法，其中，形成覆盖所述P掺杂外延材料的本征外延材料的步骤包括提供选自乙硅烷和丙硅烷的硅前体。
17.根据权利要求16所述的方法，其中，在形成覆盖所述第一表面的P掺杂外延材料的步骤期间提供的硅前体和在形成覆盖所述P掺杂外延材料的本征外延材料的步骤期间提供的硅前体包括相同的硅前体。
18.根据权利要求1-17中任一项所述的方法，包括从间隙的底部向上用所述P掺杂外延材料填充间隙。
19.一种形成全环绕栅极器件的方法，包括根据权利要求1-18中任一项所述的方法。
20.一种用于执行根据权利要求1-19中任一项所述的方法的系统，其中，所述方法的每个步骤在反应室内执行。
CN202310457579.3A 2022-04-28 2023-04-25 在表面上选择性形成磷掺杂外延材料的方法 Pending CN116978777A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202263335838P 2022-04-28 2022-04-28
US63/335,838 2022-04-28

Publications (1)

Publication Number Publication Date
CN116978777A true CN116978777A (zh) 2023-10-31

Family

ID=88477379

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310457579.3A Pending CN116978777A (zh) 2022-04-28 2023-04-25 在表面上选择性形成磷掺杂外延材料的方法

Country Status (3)

Country Link
US (1) US20240096619A1 (zh)
KR (1) KR20230153282A (zh)
CN (1) CN116978777A (zh)

Also Published As

Publication number Publication date
US20240096619A1 (en) 2024-03-21
KR20230153282A (ko) 2023-11-06

Similar Documents

Publication Publication Date Title
US11781243B2 (en) Method for depositing low temperature phosphorous-doped silicon
US11646205B2 (en) Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
US20230026413A1 (en) Methods for selective deposition using a sacrificial capping layer
US11637014B2 (en) Methods for selective deposition of doped semiconductor material
US11594600B2 (en) Structures with doped semiconductor layers and methods and systems for forming same
TW202204664A (zh) 形成包括矽及鍺層之結構之方法、裝置結構、及反應器系統
KR20190128558A (ko) 기판 상에 산화물 막을 주기적 증착 공정에 의해 증착하기 위한 방법 및 관련 소자 구조
US10276688B2 (en) Selective process for source and drain formation
JP2009521801A (ja) ドープされた半導体物質のエピタキシャル堆積
US10256322B2 (en) Co-doping process for n-MOS source drain application
US20210391172A1 (en) Method for depositing boron containing silicon germanium layers
US20210375622A1 (en) Method for depositing boron and gallium containing silicon germanium layers
CN116978777A (zh) 在表面上选择性形成磷掺杂外延材料的方法
TW202410135A (zh) 在表面上選擇性地形成磷摻雜磊晶材料之方法
CN116978775A (zh) 在表面上选择性地形成晶体掺硼硅锗的方法
WO2019182763A1 (en) A co-doping process for n-mos source drain application
US11946157B2 (en) Method for depositing boron containing silicon germanium layers
KR20230153281A (ko) 붕소 및 갈륨 도핑된 실리콘 게르마늄 층을 갖는 구조체 및 이를 형성하기 위한 방법과 시스템
TWI839400B (zh) 沉積硼摻雜矽鍺膜之方法
US20230386934A1 (en) Methods and systems for forming dipole layers in stacked gate-all-around transistors
KR20230163936A (ko) 적층형 게이트-올-어라운드 트랜지스터에서 다이폴 층을 형성하기 위한 방법 및 시스템
CN117116855A (zh) 在堆叠全环绕栅极晶体管中形成偶极层的方法和系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication