TWI803278B - 具有閘極接觸點的半導體元件 - Google Patents

具有閘極接觸點的半導體元件 Download PDF

Info

Publication number
TWI803278B
TWI803278B TW111113882A TW111113882A TWI803278B TW I803278 B TWI803278 B TW I803278B TW 111113882 A TW111113882 A TW 111113882A TW 111113882 A TW111113882 A TW 111113882A TW I803278 B TWI803278 B TW I803278B
Authority
TW
Taiwan
Prior art keywords
layer
gate contact
gate
interposer
semiconductor device
Prior art date
Application number
TW111113882A
Other languages
English (en)
Other versions
TW202329464A (zh
Inventor
廖哲賢
許越
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/573,832 external-priority patent/US20230223300A1/en
Priority claimed from US17/573,781 external-priority patent/US11876051B2/en
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Application granted granted Critical
Publication of TWI803278B publication Critical patent/TWI803278B/zh
Publication of TW202329464A publication Critical patent/TW202329464A/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76871Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Laminated Bodies (AREA)

Abstract

本揭露提供一種導電層堆疊及半導體元件。該導電層堆疊具有一中介層,包括矽化鎢並設置在一下層上;一填充層,包括鎢並設置在該中介層上。該下層包括氮化鈦並包括一柱狀顆粒結構。該中介層的一厚度大於大約4.1nm。

Description

具有閘極接觸點的半導體元件
本申請案主張美國第17/573,781及17/573,832號專利申請案之優先權(即優先權日為「2022年1月12日」),其內容以全文引用之方式併入本文中。
本揭露關於一種導電層堆疊以及半導體元件。特別是有關於一種具有閘極接觸點的導電層堆疊以及半導體元件。
半導體元件使用在不同的電子應用,例如個人電腦、手機、數位相機,或其他電子設備。半導體元件的尺寸逐漸地變小,以符合計算能力所逐漸增加的需求。然而,在尺寸變小的製程期間,增加不同的問題,且如此的問題在數量與複雜度上持續增加。因此,仍然持續著在達到改善品質、良率、效能與可靠度以及降低複雜度方面的挑戰。
上文之「先前技術」說明僅提供背景技術,並未承認上文之「先前技術」說明揭示本揭露之標的,不構成本揭露之先前技術,且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露之一實施例提供一種導電層堆疊,包括一中介層,包括矽化鎢並設置在一下層上;一填充層,包括鎢並設置在該中介層上。 該下層包括氮化鈦且包括一柱狀顆粒結構。該中介層的一厚度大於大約4.1nm。
本揭露之另一實施例提供一種半導體元件,包括一基底;一閘極結構,設置在該基底上;一閘極接觸點,包括:一閘極接觸阻障層,設置在該閘極結構上並包括具有一柱狀顆粒結構的氮化鈦;一閘極接觸中介層,設置在該閘極接觸阻障層並包括矽化鎢;一閘極接觸填充層,設置在該閘極接觸阻障層上並包括鎢。該閘極接觸中介層的一厚度大於大約4.1nm。
本揭露之另一實施例提供一種導電層堆疊的製備方法,包括形成一中介層在一下層上;以及形成一填充層在該中介層上,其中該填充層包括鎢。該中介層包括矽化鎢且該中介層的一厚度大於大約4.1nm。該下層包括氮化鈦且包括一柱狀顆粒結構。
本揭露之另一實施例提供一種半導體元件的製備方法,包括提供一基底;形成一閘極結構在該基底上;以及形成一閘極接觸點在該閘極結構上,包括:形成一閘極接觸阻障層在該閘極結構上;形成一閘極接觸中介層在該閘極接觸阻障層上;以及形成一閘極接觸填充層在該閘極接觸阻障層上。該閘極接觸阻障層包括具有一柱狀顆粒結構的氮化鈦。該閘極接觸中介層包括矽化鎢且該閘極接觸中介層的一厚度大於大約4.1nm。該閘極接觸填充層包括α-鎢。
由於本揭露該半導體元件的設計,該中介層形成有一厚度,該厚度大於4.1nm,以降低或避免電阻不均勻的問題。因此,可改善該半導體元件的可靠度、良率以及效能。此外,使用含鍺之還原劑所沉積的該填充層可降低電阻,導致α-鎢生長之薄的填充成核層,所導致的填充 塊狀層幾乎沒有或沒有缺陷。
上文已相當廣泛地概述本揭露之技術特徵及優點,俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解,可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解,這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
1A:半導體元件
1B:半導體元件
10:製備方法
100:導電層堆疊
110:下層
120:中介層
121:中介成核層
123:中介塊狀層
130:填充層
131:填充成核層
133:填充塊狀層
20:製備方法
201:基底
203:絕緣層
205:主動區
207:介電層
301:井區
303:輕度摻雜區
305:雜質區
410:閘極結構
410SW:側壁
411:閘極隔離層
413:閘極導電層
415:閘極罩蓋層
417:閘極間隙子
500:閘極接觸點
510:閘極接觸點阻障層
520:閘極接觸點中介層
521:閘極接觸點中介成核層
523:閘極接觸點中介塊狀層
530:閘極接觸點填充層
531:閘極接觸點填充成核層
533:閘極接觸點填充塊狀層
600:第一接觸點
610:第一接觸點阻障層
620:第一接觸點中介層
621:第一接觸點中介成核層
623:第一接觸點中介塊狀層
630:第一接觸點填充層
631:第一接觸點填充成核層
633:第一接觸點填充塊狀層
701:第一開口
703:閘極接觸點開口
801:第一遮罩
S11:步驟
S13:步驟
S15:步驟
S21:步驟
S23:步驟
S25:步驟
S27:步驟
S29:步驟
S31:步驟
S33:步驟
S35:步驟
S37:步驟
T1:厚度
T2:厚度
T3:厚度
T4:厚度
T5:厚度
X:方向
Y:方向
Z:方向
參閱實施方式與申請專利範圍合併考量圖式時,可得以更全面了解本申請案之揭示內容,圖式中相同的元件符號指相同的元件。
圖1是流程示意圖,例示本揭露一實施例之導電層堆疊的製備方法。
圖2及圖3是剖視示意圖,例示本揭露一實施例製備導電層堆疊的一流程。
圖4是流程示意圖,例示本揭露一實施例之半導體元件的製備方法。
圖5是頂視示意圖,例示本揭露一實施例之中間半導體元件。
圖6是剖視示意圖,例示本揭露一實施例製備沿著圖5之剖線A-A’的剖面。
圖7是頂視示意圖,例示本揭露一實施例之中間半導體元件。
圖8是剖視示意圖,例示沿著圖7之剖線A-A’的剖面。
圖9是頂視示意圖,例示本揭露一實施例之中間半導體元件。
圖10是剖視示意圖,例示沿著圖9之剖線A-A’的剖面。
圖11是頂視示意圖,例示本揭露一實施例之中間半導體元件。
圖12是剖視示意圖,例示沿著圖11之剖線A-A’的剖面。
圖13是頂視示意圖,例示本揭露一實施例之中間半導體元件。
圖14是剖視示意圖,例示沿著圖13之剖線A-A’的剖面。
圖15是頂視示意圖,例示本揭露一實施例之中間半導體元件。
圖16是剖視示意圖,例示沿著圖15之剖線A-A’的剖面。
圖17是頂視示意圖,例示本揭露一實施例之中間半導體元件。
圖18是剖視示意圖,例示沿著圖17之剖線A-A’的剖面。
圖19是頂視示意圖,例示本揭露一實施例之中間半導體元件。
圖20及圖21是剖視示意圖,例示沿著圖19之剖線A-A’及B-B’的剖面。
圖22到圖27是剖視示意圖,例示本揭露一實施例製備半導體元件之部分流程的沿圖19之剖線A-A’與B-B’的剖面。
圖28是頂視示意圖,例示本揭露一實施例之中間半導體元件。
圖29及圖30是剖視示意圖,例示沿著圖28之剖線A-A’及B-B’的剖面。
圖31是頂視示意圖,例示本揭露另一實施例之中間半導體元件。
圖32是剖視示意圖,例示沿著圖31之剖線A-A’的剖面。
圖33是頂視示意圖,例示本揭露另一實施例之半導體元件。
圖34是剖視示意圖,例示沿著圖33之剖線A-A’的剖面。
以下描述了組件和配置的具體範例,以簡化本揭露之實施例。當然,這些實施例僅用以例示,並非意圖限制本揭露之範圍。舉例而言,在敘述中第一部件形成於第二部件之上,可能包含形成第一和第二部 件直接接觸的實施例,也可能包含額外的部件形成於第一和第二部件之間,使得第一和第二部件不會直接接觸的實施例。另外,本揭露之實施例可能在許多範例中重複參照標號及/或字母。這些重複的目的是為了簡化和清楚,除非內文中特別說明,其本身並非代表各種實施例及/或所討論的配置之間有特定的關係。
此外,為易於說明,本文中可能使用例如「之下(beneath)」、「下面(below)」、「下部的(lower)」、「上方(above)」、「上部的(upper)」等空間相對關係用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對關係用語旨在除圖中所繪示的取向外亦囊括元件在使用或操作中的不同取向。所述裝置可具有其他取向(旋轉90度或處於其他取向)且本文中所用的空間相對關係描述語可同樣相應地進行解釋。
應當理解,當形成一個部件在另一個部件之上(on)、與另一個部件相連(connected to)、及/或與另一個部件耦合(coupled to),其可能包含形成這些部件直接接觸的實施例,並且也可能包含形成額外的部件介於這些部件之間,使得這些部件不會直接接觸的實施例。
應當理解,儘管這裡可以使用術語第一,第二,第三等來描述各種元件、部件、區域、層或區段(sections),但是這些元件、部件、區域、層或區段不受這些術語的限制。相反,這些術語僅用於將一個元件、組件、區域、層或區段與另一個區域、層或區段所區分開。因此,在不脫離本發明進步性構思的教導的情況下,下列所討論的第一元件、組件、區域、層或區段可以被稱為第二元件、組件、區域、層或區段。
除非內容中另有所指,否則當代表定向(orientation)、布 局(layout)、位置(location)、形狀(shapes)、尺寸(sizes)、數量(amounts),或其他量測(measures)時,則如在本文中所使用的例如「同樣的(same)」、「相等的(equal)」、「平坦的(planar)」,或是「共面的(coplanar)」等術語(terms)並非必要意指一精確地完全相同的定向、布局、位置、形狀、尺寸、數量,或其他量測,但其意指在可接受的差異內,包含差不多完全相同的定向、布局、位置、形狀、尺寸、數量,或其他量測,而舉例來說,所述可接受的差異可因為製造流程(manufacturing processes)而發生。術語「大致地(substantially)」可被使用在本文中,以表現出此意思。舉例來說,如大致地相同的(substantially the same)、大致地相等的(substantially equal),或是大致地平坦的(substantially planar),為精確地相同的、相等的,或是平坦的,或者是其可為在可接受的差異內的相同的、相等的,或是平坦的,而舉例來說,所述可接受的差異可因為製造流程而發生。
在本揭露中,一半導體元件通常意指可藉由利用半導體特性(semiconductor characteristics)運行的一元件,而一光電元件(electro-optic device)、一發光顯示元件(light-emitting display device)、一半導體線路(semiconductor circuit)以及一電子元件(electronic device),均包括在半導體元件的範疇中。
應當理解,在本揭露的描述中,上方(above)(或之上(up))對應Z方向箭頭的該方向,而下方(below)(或之下(down))對應Z方向箭頭的相對方向。
應當理解,「正在形成(forming)」、「已經形成(formed)」以及「形成(form)」的術語,可表示並包括任何產生 (creating)、構建(building)、圖案化(patterning)、植入(implanting)或沉積(depositing)一元件(element)、一摻雜物(dopant)或一材料的方法。形成方法的例子可包括原子層沉積(atomic layer deposition)、化學氣相沉積(chemical vapor deposition)、物理氣相沉積(physical vapor deposition)、噴濺(sputtering)、旋轉塗佈(spin coating)、擴散(diffusing)、沉積(depositing)、生長(growing)、植入(implantation)、微影(photolithography)、乾蝕刻以及濕蝕刻,但並不以此為限。
應當理解,在本揭露的描述中,文中所提到的功能或步驟可發生不同於各圖式中之順序。舉例來說,連續顯示的兩個圖式實際上可以大致同時執行,或者是有時可以相反順序執行,其取決於所包含的功能或步驟。
圖1是流程示意圖,例示本揭露一實施例之導電層堆疊100的製備方法10。圖2及圖3是剖視示意圖,例示本揭露一實施例製備導電層堆疊100的一流程。
請參考圖1及圖2,在步驟S11,可提供一基底201,一下層110可形成在基底201上。
請參考圖2,基底201可包括一含矽材料。適合於基底201之含矽材料的例子可包括矽、矽鍺、摻碳矽鍺,矽鍺碳化物、摻碳矽、氮化矽及其多層,但並不以此為限。雖然矽是在晶片製造中主要使用的半導體材料,但在一些實施例中,可採用替代半導體材料作為多個附加層,例如鍺、砷化鎵、氮化鎵、矽鍺、碲化鎘(cadmium telluride)、硒化鋅(zinc selenide)、鍺錫(germanium tin)等等,但並不以此為限。
請參考圖2,下層110可為一阻障層或一黏著層。下層110 的非限制性例子包括一導電層或是一介電層以及金屬層,介電層則例如氧化矽、氮化矽、碳化矽、金屬氧化物、金屬氮化物、金屬碳化物。在一些實施例中,下層110可為氮化鈦、鈦金屬、氮化鎢、鋁化鈦或是一鈦氧化物。在本實施例中,下層110可為一阻障層並可包含氮化鈦。氮化鈦阻障層可包括一柱狀顆粒結構(columnar grain structure)。
請參考圖1及圖2,在步驟S13,一中介層120可形成在下層110上。
請參考圖2,中介層120可包括非結晶矽化鎢(amorphous tungsten silicide)。中介層120的厚度T1可大於大約4.1nm。在一些實施例中,中介層120的厚度T1可大於大約4.3nm、大於大約4.6nm,或是大於大約5.2nm。在一些實施例中,中介層120的厚度T1可介於4.3nm到4.6nm之間。
應當理解,術語「大約(about)」修飾成分(ingredient)、部件的一數量(quantity),或是本揭露的反應物(reactant),其表示可發生的數值數量上的變異(variation),舉例來說,其經由典型的測量以及液體處理程序(liquid handling procedures),而該液體處理程序用於製造濃縮(concentrates)或溶液(solutions)。再者,變異的發生可源自於應用在製造組成成分(compositions)或實施該等方法或其類似方式在測量程序中的非故意錯誤(inadvertent error)、在製造中的差異(differences)、來源(source)、或成分的純度(purity)。在一方面,術語「大約(about)」意指報告數值的10%以內。在另一方面,術語「大約(about)」意指報告數值的5%以內。在再另一方面,術語「大約(about)」意指報告數值的10、9、8、7、6、5、4、3、2或1%以內。
請參考圖2,在一些實施例中,中介層120可包括一中介成核層121以及一中介塊狀層123。首先,中介成核層121可形成在下層110上。接下來,中介塊狀層123可形成在中介成核層121上。
在一些實施例中,中介成核層121與中介塊狀層123可包含矽化鎢。詳而言之,反應氣體(例如六氟化鎢(tungsten hexafluoride))、惰性載體氣體(例如氬、氮以及氦),以及期望的矽源氣體可在一預混腔室中組合,然後在包括下層110之中間半導體元件上流動。初始,矽源氣體可為矽烷(silane)。氣體混合物可用於形成中介成核層121。形成中介成核層121之後,可轉換矽源氣體且二氯矽烷(dichlorosilane)可當成用於沉積中介塊狀層123的矽源氣體。矽源氣體的轉換可以突然進行,或是逐漸進行。
在一些實施例中,該等惰性載體氣體的流量可為矽源氣體(不是矽烷就是二氯矽烷)之流量的5到10倍大。在一些實施例中,矽源氣體(不是矽烷就是二氯矽烷)之流量又可以是反應氣體之流量的大約50到100倍。在一些實施例中,矽烷流量可大約為400每分鐘標準立方公分(standard cubic centimeters per minute,sccm)。反應氣體的流量可為大約4sccm。該等惰性載體氣體的流量可為大約2800sccm。
在一些實施例中,形成中介成核層121的製程溫度可小於500℃。在一些實施例中,形成中介成核層121的製程溫度可大約為450℃。在一些實施例中,形成中介成核層121的製程溫度可大約為400℃或小於400℃。在一些實施例中,形成中介成核層121的製程溫度可大約為250℃或大約為400℃。在一些實施例中,中介塊狀層123可以與形成中介成核層121的製程溫度相同之一溫度而形成。
在一些實施例中,形成中介成核層121的製程持續時間(process duration)可介於大約1秒到大約25秒之間。
在一些實施例中,形成中介成核層121的基底溫度可介於大約200℃到大約500℃之間。
由於中介成核層121的存在,因此中介塊狀層123可使用無須任何電漿加強技術之輔助的一製程進行沉積。因此,用於形成中介層120之設備需求可更簡易,並可降低形成中介層120的成本。
在一些實施例中,中介成核層121的形成是可選擇的。中介塊狀層123可直接形成在下層110上。
請參考圖1及圖3,在步驟S15,一填充層130可形成在中介層120上。
請參考圖3,在一些實施例中,填充層130可包括一填充成核層131以及一填充塊狀層133。首先,填充成核層131可形成在中介層120的中介塊狀層123上。接下來,填充塊狀層133可形成在填充成核層131上。在一些實施例中,填充塊狀層133的一顆粒尺寸可大於30nm、大於50nm、大於70nm、大於80nm、大於85nm或是大於87nm。在一些實施例中,填充塊狀層133可包括α-鎢。
在一些實施例中,填充成核層131與填充塊狀層133可包括鎢。鎢在多個積體電路元件之多個動態隨機存取記憶體類型的多個閘極電極以及多個字元線與位元線中可能特別有用,因為其在接下來的高溫製程期間之熱穩定性,其中製程溫度可到達900℃或是更高。此外,鎢是一種高折射材料,其具有良好的抗氧化性以及較低的一電阻率。
在一些實施例中,填充成核層131可具有一薄共形層,其 用於促進隨後在其上所形成的塊狀材料(即填充塊狀層133)。符合下面的中介層120對於支持高品質沉積可能是關鍵的。在一些實施例中,填充成核層131的製作技術可包含一脈衝成核層方法。
在該脈衝成核層方法中,反應物的脈衝可依序注入反應腔室或是從反應腔室淨化,通常是藉由在該等反應物之間的一淨化氣體的一脈衝。一第一反應物可被吸收到基底上(例如中介層120),可用於與下一個反應物進行反應。該製程以一循環方式重複,直到達到期望的厚度為止。應當理解,該脈衝成核層方法與原子層沉積的區別通常在於其更高的操作壓力範圍(大於1Torr)以及每個循環之更高的生長速率(每個循環大於1個單層膜生長)。在該脈衝成核層方法期間,腔室壓力可介於大約1Torr到大約400Torr的範圍之間。
在一些實施例中,舉例來說,形成填充成核層131的反應物可為一含硼還原劑、一含矽還原劑、一含鍺還原劑以及一含鎢前驅物。在一些實施例中,該含硼還原劑可為甲硼烷(borane)或乙硼烷(diborane)。在一些實施例中,該含矽還原劑可為矽烷(silane)。在一些實施例中,該含鎢前驅物可包括六氟化鎢(tungsten hexafluoride)、六氯化鎢(tungsten hexachloride)或是六羰基鎢(tungsten hexacarbonyl)。在一些實施例中,該含鎢前驅物可包括不含氟的有機金屬化合物,例如甲基環戊二烯-二羰基亞硝醯-鎢(methylcyclopentadienyl-dicarbonylnitrosyl-tungsten,MDNOW)以及乙基環戊二烯-二羰基亞硝醯-鎢(ethylcyclopentadienyl-dicarbonylnitrosyl-tungsten,EDNOW)。
在一些實施例中,含鍺還原劑可為錯烷(germane),例如GenHn+4、GenHn+6、GenHn+8、GenHm,其中n為從1到10的一整數,且n為 不同於m的一整數。舉例來說,亦可使用其他含鍺化合物,例如烷基鍺烷(alkyl germanes)、烷基鍺(alkyl germaniums)、胺基鍺烷(aminogermanes)、碳鍺烷(carbogermanes)、及鹵素鍺烷(halogermanes)。
形成填充成核層131之例示的製程說明如下。首先,在圖2中所描述的中間半導體元件可暴露在一氫環境中之含鍺還原劑的多個脈衝,以形成一層鍺在中介塊狀層123上。在一些實施例中,含氫對鍺還原劑比率可為大約10:1、大約50:1、大約70:1或是大約100:1。氫的存在可減少每周期所沉積的厚度,並降低所沉積之填充層130的電阻。
在一些實施例中,可使用一或多個額外之還原劑的多個脈衝,例如含硼或是含矽還原劑的多個脈衝。該等額外的還原劑可與含鍺還原劑依序或是同時進行脈衝。在一些實施例中,該等脈衝之間的時間區間可介於大約0.5秒到大約5秒之間。在一些實施例中,含鍺還原劑的該等脈衝是可選擇的,可僅使用含硼或含矽還原劑的該等脈衝。
在一些實施例中,脈衝的持續時間(duration)可介於大約0.25秒到大約30秒之間、介於大約0.25秒到大約5秒之間,或是介於大約0.5秒到大約3秒之間。該脈衝可能足以使中介塊狀層123的表面飽和或是過飽和。在一些實施例中,可使用一載體氣體,例如氬、氦或氮。在一些實施例中,可執行一可選擇的淨化(purge)製程,以清除仍處於氣相但未吸附到中介塊狀層123之表面的多餘含鍺還原劑。該淨化製程可藉由在一固定壓力下流動一惰性氣體來進行,藉此降低該腔室的壓力並在開始另一次氣體暴露之前重新加壓該腔室。
接著,該中間半導體元件可暴露在該含鎢前驅物的多個脈衝。該含鎢前驅物與所沉積之該層鍺進行反應,以形成元素鎢。在一些實 施例中,脈衝的持續時間可介於大約0.25秒到大約30秒、介於大約0.25秒到大約5秒或是介於大約0.5秒到大約3秒。該脈衝可足以與中介塊狀層123之表面上的鍺吸附到表面上的多個反應位點進行反應。在一些實施例中,該等脈衝之間的時間區間可介於大約0.5秒到大約5秒之間。在一些實施例中,可使用一載體氣體,例如氬、氦或氮。在一些實施例中,可在一氫環境中執行暴露在該含鎢前驅物。在一些實施例中,可執行一可選擇的淨化(purge)製程,以清除仍處於氣相但未吸附到中介塊狀層123之表面的多餘含鎢還原劑。該淨化製程可藉由在一固定壓力下流動一惰性氣體來進行,藉此降低該腔室的壓力並在開始另一次氣體暴露之前重新加壓該腔室。
最後,可重複暴露在含鍺還原劑與含鎢前驅物,直到填充成核層131的一期望厚度沉積在中介塊狀層123的表面上為止。暴露在含鍺還原劑與含鎢前驅物之該等脈衝的每一個重複可視為一周期(cycle)。在一些實施例中,填充成核層131的厚度T2可小於1nm。在一些實施例中,填充成核層131的厚度T2可介於大約1nm到大約20nm之間。在一些實施例中,填充成核層131的厚度T2可介於大約1nm到大約10nm之間。
在一些實施例中,暴露在含鍺還原劑與含鎢前驅物之該等脈衝的順序可相反,以使含鎢前驅物先進行脈衝。
請參考圖3,舉例來說,填充塊狀層133可藉由物理氣相沉積、原子層沉積、分子層沉積、化學氣相沉積、原位激化輔助沉積(in-situ radical assisted deposition)、金屬有機氣相沉積(metalorganic chemical vapor deposition)、分子束磊晶法(molecular beam epitaxy)、噴濺、鍍覆、蒸鍍、離子束沉積、電子束沉積、雷射輔助沉積、化學溶液沉積或其組合而形成在填充成核層131上。
舉例來說,使用化學氣相沉積之填充塊狀層133的沉積可包括將一含鎢前驅物以及一共反應物流動到該中間半導體元件,該共反應物例如一還原劑,而該中間半導體元件則包括填充成核層131。製程壓力的例子可介於大約10Torr到大約500Torr之間。基底溫度的例子可介於大約250℃到大約495℃之間。舉例來說,含鎢前驅物可為六氟化鎢(tungsten hexafluoride)、氯化鎢(tungsten chloride)或是六羰基鎢(tungsten hexacarbonyl)。舉例來說,還原劑可為氫氣、矽烷(silane)、二矽烷(disilane)、肼(hydrazine)、乙硼烷(diborane)或是錯烷(germane)。
替代地,在一些實施例中,填充成核層131可為可選擇的。填充成核層133可直接藉由物理氣相沉積而形成在中介塊狀層123上。
應當理解,在藉由物理氣相沉積所形成之填充塊狀層133的期間,可能會消耗由矽化鎢所形成的中介層120。若是中介層120的厚度小於4.0nm的話,則在晶圓邊緣的中介層120可能被完全消耗(或消耗更多),而在晶圓中心的中介層120可能被部分消耗(或消耗更少)。因此,在晶圓邊緣處具有柱狀顆粒結構之下層110的底部在填充層130形成期間可能接觸填充層130,以影響填充層130在晶圓邊緣處的最終顆粒結構。因此,在晶圓邊緣處之填充層130的電阻可能比在晶圓中心處之填充層130的電阻更差。換言之,填充層的均勻度可能更差。
在本實施例中,中介層120形成有大於4.0nm的一厚度,以降低或避免電阻均勻度的問題。
請參考圖3,下層110、中介層120以及填充層130一起配置成導電層堆疊100。
圖4是流程示意圖,例示本揭露一實施例之半導體元件1A的製備方法20。圖5是頂視示意圖,例示本揭露一實施例之中間半導體元件。圖6是剖視示意圖,例示本揭露一實施例製備沿著圖5之剖線A-A’的剖面。圖7是頂視示意圖,例示本揭露一實施例之中間半導體元件。圖8是剖視示意圖,例示沿著圖7之剖線A-A’的剖面。
請參考圖4到圖8,在步驟S21,可提供一基底201,一絕緣層203可形成在基底201中,以界定一主動區205,且一井區301可形成在主動區205中。
請參考圖5及圖6,基底201可包括一含矽材料。適合於基底201之含矽材料的例子可包括矽、矽鍺、摻碳矽鍺,矽鍺碳化物、摻碳矽、氮化矽及其多層,但並不以此為限。雖然矽是在晶片製造中主要使用的半導體材料,但在一些實施例中,可採用替代半導體材料作為多個附加層,例如鍺、砷化鎵、氮化鎵、矽鍺、碲化鎘(cadmium telluride)、硒化鋅(zinc selenide)、鍺錫(germanium tin)等等,但並不以此為限。
可執行一系列的沉積製程以沉積一墊氧化物層(圖未示)以及一墊氮化物層(圖未示)在基底201上。可執行一微影製程以藉由形成一遮罩層(圖未示)在該墊氮化物層上而界定絕緣層203的位置。在微影製程之後,可執行一蝕刻製程,例如一非等向性乾蝕刻製程,以形成沿著該墊氮化物以及該墊氧化物穿過並延伸到基底201的一溝槽(圖未示)。一隔離材料可沉積進入該溝槽中。可依序執行一平坦化製程,例如化學機械研磨,以移除多餘材料直到基底201的上表面暴露為止,以便形成絕緣層203。絕緣層203的上表面以及基底201的上表面可大致呈共面。舉例來說,隔離材料可為氧化矽、氮化矽、氮氧化矽、氧化氮化矽或是摻氟矽酸 鹽。
應當理解,在本揭露的描述中,氮氧化矽表示一物質(substance),其包含矽、氮以及氧,且氧的一比例大於氮的一比例。氧化氮化物表示一物質,其包含矽、氧以及氮,且氮的一比例大於氧的一比例。
請參考圖5及圖6,基底201被絕緣層203所圍繞的該等部分可視為主動區205。
請參考圖7及圖8,井區301可形成在主動區205中。在一些實施例中,可執行一p型雜質植入製程,以形成一井區301在主動區205中。該p型雜質植入製程可將多個雜質添加到一本質半導體中,而該本質半導體產生多個價電子的多個缺陷。在一含矽基底中,p型摻雜物的例子,即雜質,則包括硼、鋁、鎵或銦,但並不以此為限。在一些實施例中,井區3201可具有一第一電類型(例如p型)。
圖9是頂視示意圖,例示本揭露一實施例之中間半導體元件。圖10是剖視示意圖,例示沿著圖9之剖線A-A’的剖面。圖11是頂視示意圖,例示本揭露一實施例之中間半導體元件。圖12是剖視示意圖,例示沿著圖11之剖線A-A’的剖面。圖13是頂視示意圖,例示本揭露一實施例之中間半導體元件。圖14是剖視示意圖,例示沿著圖13之剖線A-A’的剖面。圖15是頂視示意圖,例示本揭露一實施例之中間半導體元件。圖16是剖視示意圖,例示沿著圖15之剖線A-A’的剖面。
請參考圖4、圖9及圖10,在步驟S23,一閘極結構410可形成在井區301上。
請參考圖9及圖10,閘極結構410可形成在井區301上以及 在絕緣層203上。在一頂視圖中,閘極結構410可沿著方向Y延伸,並與沿著方向X的主動區205交叉。
請參考圖9及圖10,閘極結構410可包括一閘極隔離層411、一閘極導電層413以及一閘極罩蓋層415。閘極隔離層411可形成在井區301上。在一些實施例中,閘極隔離層411的厚度可為大約50Å或是小於50Å。
在一些實施例中,舉例來說,閘極隔離層411可包含氧化矽。在一些實施例中,舉例來說,閘極隔離層411可包含一高介電常數的介電材料,例如金屬氧化物、金屬氮化物、金屬矽酸鹽、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽酸鹽、金屬的氮氧化物、金屬鋁酸鹽、鋯矽酸鹽、鋯鋁酸鹽或其組合。
高介電常數之介電材料的例子可包括氧化鉿、氧化矽鉿、氮氧化矽鉿、氧化鉭鉿、氧化鈦鉿、氧化鋯鉿、氧化鑭鉿、氧化鑭、氧化鋯、氧化鈦、氧化鉭、氧化釔、氧化鈦鍶、氧化鈦鋇、氧化鋯鋇、氧化矽鑭、氧化矽鋁、氧化鋁、氮化矽、氮氧化矽、氧化氮化矽或其組合,但並不以此為限。
在一些實施例中,閘極隔離層411可為一多層結構,舉例來說,其包括一層氧化矽以及另一層高介電常數的介電材料。
請參考圖9及圖10,閘極導電層413可形成在閘極隔離層411上。在一些實施例中,舉例來說,閘極導電層413可包含(摻雜)多晶矽鍺、(摻雜)多晶矽鍺或是其他適合的導電材料。
請參考圖9及圖10,閘極罩蓋層415可形成在閘極導電層413上。舉例來說,閘極罩蓋層415可包含氧化矽、氮化矽、氧化氮化矽 或是氮氧化矽。
請參考圖4、圖13及圖14,在步驟S25,複數個輕度摻雜區303可形成在井區301中並鄰近閘極結構410。
請參考圖13及圖14,可使用閘極結構410當作多個遮罩而執行一n型雜質植入製程,以形成複數個輕度摻雜區303在井區301中。N型雜質植入製程可將貢獻多個自由電子的摻雜物添加到一本質半導體。在一含矽基底中,n型摻雜物的例子,即雜質,包括銻、砷或磷,但並不以此為限。在一些實施例中,複數個輕度摻雜區303可具有與第一電類型相對的第二電類型(例如n型)。
請參考圖4、圖13及圖14,在步驟S27,一閘極間隙子417可形成在閘極結構410的一側壁410SW。
請參考圖13及圖14,可共形地形成一層間隙子材料(圖未示)以覆蓋在圖11及圖12所描述的中間半導體元件。在一些實施例中,舉例來說,間隙子材料可為氧化矽、氮化矽、氮氧化矽、氧化氮化矽或其他適合的隔離材料。可執行一蝕刻製程,例如一非等向性乾蝕刻製程,以移除間隙子材料的一些部分,且同時形成閘極間隙子417在閘極結構410的側壁410SW上。閘極間隙子417亦可覆蓋複數個輕度摻雜區303的一些部分。
請參考圖4、圖15及圖16,在步驟S29,複數個雜質區305可形成在井區301中以及鄰近閘極間隙子417。
請參考圖15及圖16,可使用閘極結構410與閘極間隙子417當作遮罩而執行一n型雜質植入製程,以形成複數個雜質區305在井區301中。N型雜質植入製程可類似於在圖11及圖12所描述的製程,且在文中不 再重複其描述。複數個雜質區305可鄰近複數個輕度摻雜區303。在一些實施例中,複數個雜質區305可具有與第一電類型相對的第二電類型(例如n型)。複數個雜質區305的摻雜濃度可大於複數個輕度摻雜區303的摻雜濃度。在一些實施例中,複數個雜質區305的摻雜濃度可大約為1E19atoms/cm3到大約為1E21/cm3
圖17是頂視示意圖,例示本揭露一實施例之中間半導體元件。圖18是剖視示意圖,例示沿著圖17之剖線A-A’的剖面。圖19是頂視示意圖,例示本揭露一實施例之中間半導體元件。圖20及圖21是剖視示意圖,例示沿著圖19之剖線A-A’及B-B’的剖面。
請參考圖4、圖17及圖18,在步驟S31,一介電層207可形成在基底201上,並可形成複數個第一開口701以暴露複數個雜質區305。
請參考圖17及圖18,可形成介電層207以覆蓋閘極結構410、閘極間隙子417、複數個雜質區305以及絕緣層203。可執行一平坦化製程,例如化學機械研磨,以提供一大致平坦表面給接下來的處理步驟。舉例來說,介電層207可包含二氧化矽、未摻雜矽酸鹽玻璃、氟矽酸鹽玻璃、硼磷矽酸鹽玻璃、一旋塗低介電常數的介電材料、一化學氣相沉積低介電常數的介電材料或其組合。如本揭露整體所使用之術語「低介電常數(low-k)」表示具有小於二氧化矽的一介電常數。在一些實施例中,介電層207可包括例如一旋塗玻璃的一自平坦化材料,或是例如SiLKTM的一旋塗低介電常數的介電材料。使用自平坦化材料可避免需要在接下來執行一平坦化步驟。在一些實施例中,介電層207的製作技術可包含一沉積製程,例如包括化學氣相沉積、電漿加強化學氣相沉積、蒸鍍或旋轉塗佈。在一些實施例中,可執行一平坦化製程,例如化學機械研磨,以提供 一大致平坦表面給接下來的處理步驟。
請參考圖17及圖18,複數個第一開口701可沿著介電層207而形成,以分別且對應暴露複數個雜質區305。複數個第一開口701的製作技術可包含使用界定複數個第一開口701之位置的一圖案的一蝕刻製程,例如一非等向性乾蝕刻製程。
請參考圖4及圖19到圖21,在步驟S33,一閘極接觸點開口703可沿著介電層207而形成,以暴露閘極結構410。
請參考圖19到圖21,閘極接觸點開口703可沿著介電層207與閘極罩蓋層415而形成,以暴露閘極導電層413。閘極接觸點開口703的製作技術可包含使用界定閘極接觸點開口703之位置的一第一遮罩801的一蝕刻製程,例如一非等向性乾蝕刻製程。第一遮罩801亦可在閘極接觸點開口703的蝕刻製程期間覆蓋複數個第一開口701。在閘極接觸點開口703的蝕刻製程之後,即可移除第一遮罩801。在頂視圖中,閘極接觸點開口703可遠離主動區205。意即,閘極接觸點開口703並未直接形成在主動區205上。
應當理解,為了清楚起見,一些元件(例如介電層207與第一遮罩801)並未顯示在頂視圖中。
圖22到圖27是剖視示意圖,例示本揭露一實施例製備半導體元件1A之部分流程的沿圖19之剖線A-A’與B-B’的剖面。
請參考圖4及圖22到圖27,在步驟S35,一下層110可共形地形成在基底201上,一中介層120可共形地形成在下層110上,一填充層130可形成在中介層120上。
請參考圖22及圖23,下層110可共形地形成在複數個第一 開口701與閘極接觸點開口703中。下層110的製作技術可包含類似於在圖2中所描述的一程序,且在文中不再重複其描述。
請參考圖24及圖25,中介層120可共形地形成在下層110上以及在複數個第一開口701與閘極接觸點開口703中。中介層120可包括一中介成核層121以及一中介塊狀層123。中介層120的厚度T3可大於大約4.1nm。在一些實施例中,中介層120的厚度T3可大於大約4.3nm、大於大約4.6nm,或是大於大約5.2nm。在一些實施例中,中介層120的厚度T3可介於大約4.3nm到大約4.6nm之間。中介成核層121與中介塊狀層123的製作技術可包含類似於在圖2中所描述的一程序,且在文中不再重複其描述。
請參考圖26及圖27,填充層130可包括一填充成核層131以及一填充塊狀層133。填充成核層131可共形地形成在中介層120上以及在複數個第一開口701與閘極接觸點開口703中。填充塊狀層133可形成在填充成核層131上並完全填滿複數個第一開口701與閘極接觸點開口703。填充成核層131與填充塊狀層133的製作技術可包含類似於在圖3中所描述的一程序,且在文中不再重複其描述。
圖28是頂視示意圖,例示本揭露一實施例之中間半導體元件。圖29及圖30是剖視示意圖,例示沿著圖28之剖線A-A’及B-B’的剖面。
請參考圖4及圖28到圖30,在步驟S37,可執行一平坦化製程以形成複數個第一接觸點600在複數個第一開口701中以及形成一閘極接觸點500在閘極接觸點開口703中。
請參考圖28到圖30,可執行平坦化製程,例如化學機械研 磨,直到介電層207的上表面暴露為止。在平坦化製程之後,下層110可轉換成多個第一接觸點(FC)阻障層610在複數個第一開口701中以及轉換成一閘極接觸(GC)阻障層510在閘極接觸點開口703中。
中介成核層121可轉換成FC中介成核層621在複數個第一開口701中以及轉換成一GC中介成核層521在閘極接觸點開口703中。中介塊狀層123可轉換成多個FC中介塊狀層623在複數個第一開口701中以及轉換成一GC中介塊狀層523在閘極接觸點開口703中。FC中介成核層621與FC中介塊狀層623一起配置成一FC中介層620。GC中介成核層521與GC中介塊狀層523一起配置成一GC中介層520。
FC中介層620的厚度T4以及GC中介層520的厚度T5可大於大約4.1nm。在一些實施例中,FC中介層620的厚度T4以及GC中介層520的厚度T5可大於大約4.3nm、大於大約4.6nm,或是大於大約5.2nm。在一些實施例中,FC中介層620的厚度T4以及GC中介層520的厚度T5可介於大約4.3nm到大約4.6nm之間。
填充成核層131可轉換成FC填充成核層631在複數個第一開口701中以及轉換成一GC填充成核層531在閘極接觸點開口703中。填充塊狀層133可轉換成FC填充塊狀層633在複數個第一開口701中以及轉換成一GC填充塊狀層533在閘極接觸點開口703中。FC填充成核層631與FC填充塊狀層633一起配置成一FC填充層630。GC填充成核層531與GC填充塊狀層533一起配置成一GC填充層530。
請參考圖28到圖30,FC阻障層610、FC中介層620以及FC填充層630一起配置成第一接觸點600。GC阻障層510、GC中介層520以及GC填充層530一起配置成閘極接觸點500。
圖31是頂視示意圖,例示本揭露另一實施例之中間半導體元件。圖32是剖視示意圖,例示沿著圖31之剖線A-A’的剖面。圖33是頂視示意圖,例示本揭露另一實施例之半導體元件1B。圖34是剖視示意圖,例示沿著圖33之剖線A-A’的剖面。
請參考圖31及圖32,一中間半導體元件可以類似於在圖5到圖18所描述的一程序進行製造,且在文中不再重複其描述。閘極接觸點703可沿著介電層207與閘極罩蓋層415而形成,以暴露閘極導電層413。閘極接觸點開口703可直接形成在主動區205上。
請參考圖33及圖34,閘極接觸點500與第一接觸點600可以類似於在圖22到圖30所描述的一程序而形成,且在文中不再重複其描述。
本揭露之一實施例提供一種導電層堆疊,包括一中介層,包括矽化鎢並設置在一下層上;一填充層,包括鎢並設置在該中介層上。該下層包括氮化鈦且包括一柱狀顆粒結構。該中介層的一厚度大於大約4.1nm。
本揭露之另一實施例提供一種半導體元件,包括一基底;一閘極結構,設置在該基底上;一閘極接觸點,包括:一閘極接觸阻障層,設置在該閘極結構上並包括具有一柱狀顆粒結構的氮化鈦;一閘極接觸中介層,設置在該閘極接觸阻障層並包括矽化鎢;一閘極接觸填充層,設置在該閘極接觸阻障層上並包括鎢。該閘極接觸中介層的一厚度大於大約4.1nm。
本揭露之另一實施例提供一種導電層堆疊的製備方法,包括形成一中介層在一下層上;以及形成一填充層在該中介層上,其中該填 充層包括鎢。該中介層包括矽化鎢且該中介層的一厚度大於大約4.1nm。該下層包括氮化鈦且包括一柱狀顆粒結構。
本揭露之另一實施例提供一種半導體元件的製備方法,包括提供一基底;形成一閘極結構在該基底上;以及形成一閘極接觸點在該閘極結構上,包括:形成一閘極接觸阻障層在該閘極結構上;形成一閘極接觸中介層在該閘極接觸阻障層上;以及形成一閘極接觸填充層在該閘極接觸阻障層上。該閘極接觸阻障層包括具有一柱狀顆粒結構的氮化鈦。該閘極接觸中介層包括矽化鎢且該閘極接觸中介層的一厚度大於大約4.1nm。該閘極接觸填充層包括α-鎢。
由於本揭露該半導體元件的設計,中介層120形成有一厚度,該厚度大於4.1nm,以降低或避免電阻不均勻的問題。因此,可改善該半導體元件的可靠度、良率以及效能。此外,使用含鍺之還原劑所沉積的填充層130可降低電阻,導致α-鎢生長之薄的填充成核層131,所導致的填充塊狀層133幾乎沒有或沒有缺陷。
雖然已詳述本揭露及其優點,然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如,可用不同的方法實施上述的許多製程,並且以其他製程或其組合替代上述的許多製程。
再者,本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此,此等製程、 機械、製造、物質組成物、手段、方法、或步驟包含於本申請案之申請專利範圍內。
100:導電層堆疊
110:下層
120:中介層
121:中介成核層
123:中介塊狀層
130:填充層
131:填充成核層
133:填充塊狀層
201:基底
T2:厚度
Z:方向

Claims (9)

  1. 一種半導體元件,包括:一基底;一閘極結構,設置在該基底上;一閘極接觸點,包括:一閘極接觸阻障層,設置在該閘極結構上並包括具有一柱狀顆粒結構的氮化鈦;一閘極接觸中介層,設置在該閘極接觸阻障層並包括矽化鎢;一閘極接觸填充層,設置在該閘極接觸阻障層上並包括鎢;其中該閘極接觸中介層的一厚度大於大約4.1nm。
  2. 如請求項1所述之半導體元件,其中該閘極接觸中介層包括一閘極接觸中介成核層以及一閘極接觸中介塊狀層,該閘極接觸中介成核層設置在該閘極接觸阻障層上,該閘極接觸中介塊狀層設置在該閘極接觸中介成核層上。
  3. 如請求項2所述之半導體元件,其中該閘極接觸填充層包括一閘極接觸填充成核層以及一閘極接觸填充塊狀層,該閘極接觸填充成核層設置在該閘極接觸中介層上,該閘極接觸填充塊狀層設置在該閘極填充成核層上。
  4. 如請求項1所述之半導體元件,還包括一絕緣層,設置在該基底中並 界定該基底的一主動區;其中在頂視圖中,該閘極結構與該主動區呈交錯配置。
  5. 如請求項4所述之半導體元件,還包括一井區,設置在該主動區中。
  6. 如請求項5所述之半導體元件,還包括複數個輕度摻雜區,設置在該井區中並鄰近該閘極結構設置。
  7. 如請求項6所述之半導體元件,還包括複數個雜質區,設置在該井區中並鄰近該複數個輕度摻雜區設置。
  8. 如請求項7所述之半導體元件,其中該閘極接觸點遠離該主動區設置。
  9. 如請求項7所述之半導體元件,其中該閘極接觸點直接設置在該主動區上方。
TW111113882A 2022-01-12 2022-04-12 具有閘極接觸點的半導體元件 TWI803278B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US17/573,832 US20230223300A1 (en) 2022-01-12 2022-01-12 Method for fabricating conductive layer stack and method for fabricating semiconductor device with gate contact
US17/573,832 2022-01-12
US17/573,781 2022-01-12
US17/573,781 US11876051B2 (en) 2022-01-12 2022-01-12 Conductive layer stack and semiconductor device with a gate contact

Publications (2)

Publication Number Publication Date
TWI803278B true TWI803278B (zh) 2023-05-21
TW202329464A TW202329464A (zh) 2023-07-16

Family

ID=87084309

Family Applications (2)

Application Number Title Priority Date Filing Date
TW111113883A TW202329245A (zh) 2022-01-12 2022-04-12 具有閘極接觸點之導電層堆疊的製備方法
TW111113882A TWI803278B (zh) 2022-01-12 2022-04-12 具有閘極接觸點的半導體元件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW111113883A TW202329245A (zh) 2022-01-12 2022-04-12 具有閘極接觸點之導電層堆疊的製備方法

Country Status (2)

Country Link
CN (1) CN116435252A (zh)
TW (2) TW202329245A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI292190B (en) * 2001-06-13 2008-01-01 Mosel Vitelic Inc Thin titanium nitride layers used in conjunction with tungsten
TW201526090A (zh) * 2013-12-27 2015-07-01 Lam Res Corp 允許低電阻率鎢特徵物填充之鎢成核程序
TW201701335A (zh) * 2015-06-29 2017-01-01 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
US20190006515A1 (en) * 2017-06-28 2019-01-03 International Business Machines Corporation Field effect transistor devices having gate contacts formed in active region overlapping source/drain contacts

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI292190B (en) * 2001-06-13 2008-01-01 Mosel Vitelic Inc Thin titanium nitride layers used in conjunction with tungsten
TW201526090A (zh) * 2013-12-27 2015-07-01 Lam Res Corp 允許低電阻率鎢特徵物填充之鎢成核程序
TW201701335A (zh) * 2015-06-29 2017-01-01 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
US20190006515A1 (en) * 2017-06-28 2019-01-03 International Business Machines Corporation Field effect transistor devices having gate contacts formed in active region overlapping source/drain contacts

Also Published As

Publication number Publication date
CN116435252A (zh) 2023-07-14
TW202329464A (zh) 2023-07-16
TW202329245A (zh) 2023-07-16

Similar Documents

Publication Publication Date Title
TWI779616B (zh) 具有石墨烯系元素的半導體元件及其製備方法
CN116469757A (zh) 导电层堆叠以及半导体元件
TWI803278B (zh) 具有閘極接觸點的半導體元件
US11985816B2 (en) Semiconductor device with air gap
US20220216161A1 (en) Semiconductor device with adjustment layers and method for fabricating the same
US11876051B2 (en) Conductive layer stack and semiconductor device with a gate contact
US11676861B1 (en) Method for fabricating semiconductor device
US11842925B2 (en) Method for fabricating conductive feature and semiconductor device
TWI817445B (zh) 導電特徵及半導體元件的製備方法
TWI817900B (zh) 具有複合接觸結構的半導體元件
US20240178287A1 (en) Semiconductor device with energy-removable layer and method for fabricating the same
TWI841176B (zh) 具有輔助層的半導體元件及其製備方法
US11706912B2 (en) Method for fabricating semiconductor device with air gap
US20240008262A1 (en) Semiconductor device with vanadium-containing spacers and method for fabricating the same
TWI817338B (zh) 具有氣隙的半導體元件的製備方法
US20240021666A1 (en) Method for fabricating semiconductor device with assistant layer
US20230399738A1 (en) Method for fabricating semiconductor device with composite contact structure
TWI841312B (zh) 具有接觸結構的半導體元件及其製備方法
US20230402388A1 (en) Semiconductor device with composite contact structure
US20240030133A1 (en) Semiconductor device with porous dielectric layers and method for fabricating the same
TW202410410A (zh) 具有輔助層的半導體元件的製備方法
TW202412265A (zh) 具有支撐層的半導體元件及其製造方法
TW202414801A (zh) 具有支撐層的半導體元件
TW202414754A (zh) 具有接觸結構的半導體元件及其製備方法
CN117677185A (zh) 半导体元件及其制造方法