TW202414801A - 具有支撐層的半導體元件 - Google Patents

具有支撐層的半導體元件 Download PDF

Info

Publication number
TW202414801A
TW202414801A TW112147060A TW112147060A TW202414801A TW 202414801 A TW202414801 A TW 202414801A TW 112147060 A TW112147060 A TW 112147060A TW 112147060 A TW112147060 A TW 112147060A TW 202414801 A TW202414801 A TW 202414801A
Authority
TW
Taiwan
Prior art keywords
layer
supporting layer
openings
lower electrodes
semiconductor device
Prior art date
Application number
TW112147060A
Other languages
English (en)
Other versions
TWI847928B (zh
Inventor
周良賓
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202414801A publication Critical patent/TW202414801A/zh
Application granted granted Critical
Publication of TWI847928B publication Critical patent/TWI847928B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申請揭露一種半導體元件，包括複數個汲極區，於基底中；複數個電容器插塞，於複數個汲極區上；複數個下層電極，於複數個電容器插塞上，並分別包括U形截面輪廓；下部支撐層，於基底之上，靠在複數個下層電極的外表面上，並包括複數個第一開口，沿下部支撐層，並在複數個下層電極之間；以及上部支撐層，於下部支撐層之上，靠在複數個下層電極的外表面上，並包括複數個第二開口，沿上部支撐層，並與複數個第一開口在態樣上對齊。上部支撐層的頂部表面位於比複數個下層電極的頂部表面低的垂直高度處。複數個下層電極在俯視圖中呈圓形。複數個第一開口的寬度與複數個第二開口的寬度實質上相同。

Description

具有支撐層的半導體元件
本申請案是2023年3月21日申請之第112110387號申請案的分割案，第112110387號申請案主張2022年9月8日申請之美國正式申請案第17/940,968號的優先權及益處，該美國正式申請案之內容以全文引用之方式併入本文中。
本揭露內容關於一種半導體元件，特別是關於一種具有支撐層的半導體元件。
半導體元件運用於各種電子應用，譬如個人電腦、行動電話、數位相機及其他的電子裝置。半導體元件的尺寸不斷地縮小，以滿足在計算能力方面日漸增加的的需求。然而，在縮小尺寸的過程中遭遇各種問題，而且類似的問題不斷地增加。因此，在實現提高品質、產量、性能、可靠性以及降低複雜性方面持續地存在挑戰。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露的一個方面提供一種半導體元件，包括複數個汲極區，設置於一基底中；複數個電容器插塞，設置於該複數個汲極區上；複數個下層電極，設置於該複數個電容器插塞上，並分別包括一U形截面輪廓；一下部支撐層，設置於該基底之上，靠在該複數個下層電極的一外表面上，並包括：複數個第一開口，沿該下部支撐層設置，並在該複數個下層電極之間；以及一上部支撐層，設置於下部支撐層之上，靠在該複數個下層電極的該外表面上，並包括：複數個第二開口，沿該上部支撐層設置，並與複數個第一開口在態樣上對齊。該上部支撐層的一頂部表面位於比該複數個下層電極的一頂部表面低的垂直高度處。該複數個下層電極在俯視圖中呈圓形。複數個第一開口的一寬度與該複數個第二開口的一寬度實質上相同。
本揭露的另一個方面提供一種半導體元件，包括複數個汲極區, 設置於一基底中；複數個電容器插塞，設置於該複數個汲極區上；複數個下層電極，設置於該複數個電容器插塞上，並分別包括一U形截面輪廓；一下部支撐層，設置於該基底之上，靠在該複數個下層電極的一外表面上，並包括：複數個第一開口，沿該下部支撐層設置，並在該複數個下層電極之間；一上部支撐層，設置於該下部支撐層之上，靠在該複數個下層電極的該外表面上，並包括：複數個第二開口，沿該上部支撐層設置，並與該複數個第一開口在態樣上對齊；複數個字元線結構，在該基底上；以及複數個位元線結構，在該蝕刻終止層與該基底之間。該複數個第一開口的一寬度與該複數個第二開口的一寬度實質上相同。該複數個下層電極的一頂部表面與該上部支撐層的一頂部表面實質上共面。
由於本揭露的半導體元件的設計，複數個第一開口及複數個第二開口可以使用同一光罩形成。因此，半導體元件的製備成本可以降低。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或過程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
下面的揭露內容提供許多不同的實施例，或實例，用於實現所提供主張的不同特徵。為了簡化本揭露內容，下文描述元件和安排的具體例子。當然，這些只是例子，並不旨在具限制性。例如，在接下來的描述中，第一特徵在第二特徵上的形成可以包括第一和第二特徵直接接觸形成的實施例，也可以包括第一和第二特徵之間可以形成附加特徵的實施例，因而使第一和第二特徵可以不直接接觸。此外，本揭露可能會在各種實施例中重複參考數字及/或字母。這種重複是為了簡單明瞭，其本身並不決定所討論的各種實施例及/或配置之間的關係。
此外，空間相對用語，如"下面"、"之下"、"下"、"之上"、"上"等，為了便於描述，在此可用於描述一個元素或特徵與圖中所示的另一個(些)元素或特徵的關係。空間上的相對用語旨在包括元件在使用或操作中的不同方向，以及圖中描述的方向。該元件可以有其他方向(旋轉90度或其他方向)，這裡使用的空間相對描述詞也同樣可以相應地解釋。
應該理解的是，當一個元素或層被稱為"連接到"或"耦合到"另一個元素或層時，它可以直接連接到或耦合到另一個元素或層，或者可能存在中間的元素或層。
應該理解的是，儘管這裡可以用用語第一、第二等來描述各種元素，但這些元素不應受到這些用語的限制。除非另有說明，這些用語僅用於區分一個元素和另一個元素。因此，例如，下面討論的第一元素、第一元件或第一部分可以被稱為第二元素、第二元件或第二部分，而不偏離本揭露內容的教導。
除非上下文另有說明，本文在提到方向、佈局、位置、形狀、大小、數量或其他措施時，使用的用語如"相同"、"相等"、"平面”或"共面"，不一定是指完全相同的方向、佈局、位置、形狀、大小、數量或其他措施，而是指在可能發生的、例如由於製備過程而發生的可接受的變化範圍內，包含幾乎相同的方向、佈局、位置、形狀、大小、數量或其他措施。用語"實質上"在這裡可以用來反映這一含義。例如，被描述為"實質上相同"、"實質上相等"或"實質上平面"的項目可以是完全相同、相等或平面的，也可以是在可接受的變化範圍內相同、相等或平面的，例如由於製備過程而可能發生的變化。
在本揭露內容中，半導體元件一般是指利用半導體特性而能發揮作用的元件，而光電元件、發光顯示元件、半導體電路及電子元件都包括在半導體元件的範疇內。
應該注意的是，在本揭露的描述中，之上(或上方)對應於方向Z的箭頭方向，之下(或下方)對應於方向Z的箭頭的相反方向。
應該注意的是，在本揭露內容的描述中，用語"以形成"、"被形成"和"形成"可以指並包括創建、構建、圖案化、植入或沉積元素、摻雜物或材料的任何方法。形成方法的例子可包括但不限於原子層沉積、化學氣相沉積、物理氣相沉積、濺鍍、共濺鍍、旋塗、擴散、沉積、生長、植入、光學微影、乾蝕刻和濕蝕刻。
應該注意的是，在本揭露內容的描述中，此處指出的功能或步驟可能以不同於圖中指出的順序發生。例如，連續顯示的兩個圖事實上可能實質上是同時執行的，或者有時可能以相反的循序執行，這取決於所涉及的功能或步驟。
圖1是流程圖，例示本揭露一個實施例之半導體元件1A的製備方法10。圖2是俯視圖，例示本揭露一個實施例之中間半導體元件。圖3是剖視圖，沿圖2中A-A'線例示本揭露一個實施例之半導體元件1A的製備的部分流程。圖4是俯視圖，例示本揭露一個實施例之中間半導體元件。圖5是剖視圖，沿圖4中A-A'線例示本揭露一個實施例之半導體元件1A的製備的部分流程。
參照圖1至圖9，在步驟S11，可以提供基底111，在基底111中可以形成隔離層113以定義複數個主動區AA，在基底111中可以形成複數個字元線結構210，在複數個主動區AA中可以形成複數個共源極區SR及複數個汲極區DR，在複數個共源極區SR上可以形成複數個位元線結構310，以及在複數個汲極區DR上可以形成複數個電容器插塞411。
參照圖2及圖3，在一些實施例中，基底111可以包括一個由至少一種半導體材料組成的塊狀半導體基底。塊狀半導體基底可以包含例如一元素(elementary)半導體，如矽或鍺；一化合物半導體，如矽鍺、碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、銻化銦，或其他III-V族化合物半導體或II-VI族化合物半導體；或其組合。
在一些實施例中，基底111可以包括一絕緣體上的半導體結構，該結構從下到上包括一處理基底、一絕緣體層及一最上面半導體材料層。該處理基底及該最上面半導體材料層可以包含上述塊狀半導體基底相同的材料。該絕緣體層可以是一結晶或非結晶的介電材料，如氧化物及/或氮化物。例如，該絕緣體層可以是一介電氧化物，如氧化矽。又例如，該絕緣體層可以是一介電氮化物，如氮化矽或氮化硼。再例如，該絕緣體層可以包括介電氧化物與介電氮化物的堆疊，如按任何順序，氧化矽與氮化矽或氮化硼的堆疊。該絕緣體層的厚度可以在大約10奈米(nm)至大約200奈米之間。該絕緣體層可以消除基底111中相鄰元件之間的漏電電流，並減少與源極/汲極有關的寄生電容。
應該注意的是，用語"大約"修改所採用的成分、組分或反應物的數量是指可能發生的數值數量的變化，例如，透過用於製造濃縮物或溶液的典型測量與液體處理常式。此外，測量程式中的疏忽錯誤、用於製造組合物或執行方法的成分的製造、來源或純度的差異等都可能產生變化。在一個方面，用語"大約"是指報告數值的10%以內。在另一個方面，用語"大約"是指報告數值的5%以內。然而，在另一個方面，用語"大約"是指報告數值的10、9、8、7、6、5、4、3、2或1%以內。
參照圖2及圖3，可以執行一系列的沉積製程，在基底111上沉積一墊氧化層(為清晰起見未顯示)及一墊氮化層(為清晰起見未顯示)。可以執行一微影(photolithography)製程來定義隔離層113的位置。在該微影製程之後，可以執行一蝕刻製程，例如一非等向乾蝕刻製程，以形成穿透該墊氧化層、該墊氮化層並延伸至基底111的一溝槽。一絕緣材料，如氧化矽、氮化矽、氮氧化矽(silicon oxynitride)或氮化矽氧化物可被沉積到該溝槽中，隨後可執行一平面化製程，如化學機械研磨，以移除多餘的填充材料，直到曝露基底111的一頂部表面，因此形成隔離層113。隔離層113的頂部表面與基底111的頂部表面可以實質上共面。
參照圖2及圖3，隔離層113可以定義複數個主動區AA。在一些實施例中，複數個主動區AA在俯視圖中可以沿著相對於X軸及Y軸傾斜的方向延伸。
應該注意的是，每個主動區AA可以包括基底111的一部分及基底111的該部分之上的空間。將元素描述為設置於主動區AA上是指該元素設置於基底111的該部分的頂部表面上。將元素描述為設置於主動區AA中是指元素設置於基底111的該部分中；然而，元素的頂部表面可以與基底111的該部分的頂部表面相平。將元素描述為設置於主動區AA之上是指元素設置於基底111的該部分的頂部表面之上。
應該注意的是，在本揭露的描述中，位於沿Z軸最高垂直高度的元素(或特徵)的表面被稱為元素(或特徵)的頂部表面。元素(或特徵)的表面位於沿Z軸的最低垂直高度，被稱為元件(或特徵)的底部表面。
應該指出的是，在本揭露的描述中，氮氧化矽是指含有矽、氮及氧的物質，其中氧的比例大於氮的比例。氮化矽氧化物是指含有矽、氧及氮的物質，其中氮的比例大於氧的比例。
為了簡明、清晰及方便描述，只描述一個主動區AA的元素。所有其他主動區AA可以有相同的元素，可以有相同的配置。
參照圖2及圖3，在主動區AA中可以形成阱區WR。阱區WR的製作技術可以包含使用，例如，p型摻雜物的植入製程。阱區WR可以具有一第一電氣類型(例如，p型)。術語"p型摻雜物"是指一種雜質，當它被添加到一本徵(intrinsic)半導體材料中時，會產生價電子的空乏。在一含矽的半導體材料中，p型摻雜物的例子包括，但不限於，硼、鋁、鎵及/或銦。
參照圖4及圖5，複數個雜質區(為清晰起見未顯示)可分別及相應地形成在複數個主動區AA中。複數個雜質區的製作技術可以包含一植入製程。該植入製程可以採用，例如，n型摻雜物。n型摻雜物可被添加到本徵半導體中，來向本征半導體貢獻自由電子。在含矽的基底中，n型摻雜物，即雜質，例如包括但不限於銻、砷及磷。複數個雜質區可具有與該第一電氣類型相反的一第二電氣類型(例如n型)。在一些實施例中，複數個雜質區的摻雜物濃度可在大約1E19原子/釐米^3至大約1E21原子/釐米^3之間；儘管在本揭露中也可採用小於或大於上述範圍的其他摻雜物濃度。
在一些實施例中，可以執行一退火製程以啟動複數個雜質區。該退火製程可以具有一製程溫度，在大約800℃至大約1250℃之間。該退火製程的一持續時間可以在大約1毫秒至大約500毫秒之間。該退火製程可以是，例如，一快速熱退火、一鐳射尖峰退火，或一閃光燈退火。
參照圖4及圖5，在複數個主動區AA中可以形成複數個字元線溝槽TR，以定義複數個字元線結構210的位置。詳細地說，複數個字元線溝槽TR的製作技術可以包含一微影製程及一後續蝕刻製程。在一些實施例中，複數個字元線溝槽TR可以具有一線形並沿X軸延伸，在俯視圖中穿越複數個主動區AA。例如，每個主動區AA可以與兩個字元線溝槽TR相交。複數個雜質區中的每一個都可以被兩個字元線溝槽TR劃分為兩個汲極區DR及一個共源極區SR。兩個汲極區DR可以分別形成在兩個字元線溝槽TR與隔離層113之間。共源極區SR可以形成在兩個字元線溝槽TR之間。兩個汲極區DR及共源極區SR的電氣類型及摻雜物濃度與複數個雜質區的電氣類型及摻雜物濃度相同。
參照圖4及圖5，複數個字元線結構210(例如，兩個字元線結構210)可以分別及相應地形成在兩個字元線溝槽TR中。為了簡明、清晰及方便描述，只描述一個字元線結構210。字元線結構210可以包括字元線介電層211、字元線導電層213及字元線封蓋層215。
參照圖4及圖5，字元線介電層211可以共形地形成在字元線溝槽TR的表面。字元線介電層211可以具有一U形橫截面輪廓。亦即，字元線介電層211可以向內形成在主動區AA中。在一些實施例中，字元線介電層211的製作技術可以包含一熱氧化製程。例如，字元線介電層211的製作技術可以包含對字元線溝槽TR的表面進行氧化。在一些實施例中，字元線介電層211的製作技術可以包含一沉積製程，如一化學氣相沉積或一原子層沉積。字元線介電層211可以包括一高k材料、一氧化物、一氮化物、一氮氧化物或其組合。在一些實施例中，在沉積一襯墊多晶矽層(為清晰起見未顯示)之後，字元線介電層211可以藉由對該襯墊多晶矽層進行自由基氧化而形成。在一些實施例中，在形成一襯墊氮化矽層(為清晰起見未顯示)之後，字元線介電層211可以藉由對該襯墊氮化矽層進行自由基氧化而形成。
在一些實施例中，該高k材料可以包括一含鉿材料。該含鉿材料可以是，例如，氧化鉿、氧化矽鉿、氮氧化矽鉿，或其組合。在一些實施例中，該高k材料可以是，例如，氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯矽、氮氧化鋯矽、氧化鋁或其組合。其他高k材料可以選擇性地用於該高k材料。
參照圖4及圖5，字元線導電層213可以形成在字元線介電層211上。在一些實施例中，為了形成字元線導電層213，可以形成一導電層(為清晰起見未示出)以填充字元線溝槽TR，隨後可以執行一凹陷製程。該凹陷製程可以做為一回蝕(etch-back)製程來執行，或者做為一平面化製程及一回蝕製程循序地執行。字元線導電層213可以具有一凹陷形狀，部分地填充字元線槽TR。
在一些實施例中，字元線導電層213可以包括金屬、金屬氮化物或其組合。例如，字元線導電層213可以包含氮化鈦、鎢、或氮化鈦/鎢。在共形地形成氮化鈦之後，氮化鈦/鎢可以具有其中使用鎢部分地填充字線溝槽TR的結構。氮化鈦或鎢可以完全用於字元線導電層213。在一些實施例中，字元線導電層213可以包含一導電材料，例如，多晶矽、多晶矽鍺或其組合。在一些實施例中，字元線導電層213可以摻入摻雜劑，如磷、砷、銻或硼。在一些實施例中，字元線導電層213可以包含，例如，鎢、鋁、鈦、銅等或其組合。
參照圖4及圖5，可以藉由，例如化學氣相沉積來沉積一介電材料(未顯示)，以完全填充字元線溝槽TR並覆蓋基底111的頂部表面。可以執行一平面化製程，例如化學機械研磨，以為後續製程步驟提供一個實質上平坦的表面，並且形成字元線封蓋層215。在一些實施例中，字元線封蓋層215可以包含，例如，氧化矽、氮化矽或其他適用的介電材料。
圖6是俯視圖，例示本揭露一個實施例之中間半導體元件。圖7是剖視圖，沿圖6中A-A'線例示本揭露一個實施例之半導體元件1A的製備的部分流程。圖8是俯視圖，例示本揭露一個實施例之中間半導體元件。圖9及圖10是剖視圖，沿圖8中A-A'線例示本揭露一個實施例之半導體元件1A的製備的部分流程。
參照圖6及圖7，底部層間介電層121可以形成在基底111上。在一些實施例中，底部層間介電層121可以是，例如，氧化矽或一高k材料。在一些實施例中，底部層間介電層121的製作技術可以包含，例如，化學氣相沉積、原子層沉積或其他適用的沉積製程。
在一些實施例中，該高k材料可以包括一含鉿材料。該含鉿材料可以是，例如，氧化鉿、氧化矽鉿、氮氧化矽鉿，或其組合。在一些實施例中，該高k材料可以是，例如，氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯矽、氮氧化鋯矽、氧化鋁或其組合。其他高k材料可以選擇性地用於該高k材料。
參照圖6及圖7，複數個位元線結構310可以分別及相應地形成在複數個共源極區SR上。為了簡明、清晰及方便描述，只描述一個位元線結構310。位元線結構310可與複數個字元線結構210在俯視圖中沿Y軸相交。
參照圖6及圖7，位元線結構310可包括位元線接觸311、位元線底部導電層313、位元線中間導電層315、位元線頂部導電層317、位元線封蓋層319及複數個位元線間隙子321。位元線接觸311可以沿著底部層間介電層121形成，以接觸共源極區SR。在一些實施例中，位元線接觸311可以包含，例如，鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物(例如，碳化鉭、碳化鈦、碳化鉭鎂)、金屬氮化物(例如，氮化鈦)、過渡金屬鋁化物或其組合。
參照圖6及圖7，位元線底部導電層313可以形成在位元線接觸311上。在一些實施例中，位元線底部導電層313可以包含，例如，多晶矽、多晶鍺、多晶矽鍺、摻雜多晶矽、摻雜多晶鍺、摻雜多晶矽鍺，或其組合。在一些實施例中，位元線底部導電層313可以包括摻雜物，如硼、鋁、鎵、銦、銻、砷或磷。
參照圖6及圖7，位元線中間導電層315可以形成在位元線底部導電層313上。在一些實施例中，位元線底部導電層313可包含，例如，矽化鈦、矽化鎳、矽化鎳鉑、矽化鉭或矽化鈷。在一些實施例中，位元線中間導電層315的厚度可在大約2奈米至大約20奈米之間。
參照圖6及圖7，位元線頂部導電層317可以形成在位元線中間導電層315上。在一些實施例中，位元線頂部導電層317可以包含，例如，鈦、鎳、鉑、鉭、鈷、銀、銅、鋁、其他適用的導電材料，或其組合。
參照圖6及圖7，位元線封蓋層319可以形成在位元線頂部導電層317上。在一些實施例中，位元線封蓋層319可以包含，例如，氧化矽、氮化矽、氮化矽氧化物、氧氮化矽或其他適用的絕緣材料。
參照圖6及圖7，複數個位元線間隙子321可以形成在位元線底部導電層313、位元線中間導電層315、位元線頂部導電層317及位元線封蓋層319的側壁上。在一些實施例中，複數個位元線間隙子321可以包含，例如，氧化矽、氮化矽、氮氧化矽、氮化矽氧化物或其他適用的絕緣材料。
參照圖8及圖9，可以在基底111上方形成頂部層間介電層123以覆蓋位元線結構310。可以執行一平面化製程，如化學機械研磨，以移除多餘的材料，並為後續製程步驟提供一個實質上平坦的表面。頂部層間介電層123可以包括，例如，氧化矽、未摻雜的矽酸鹽玻璃、氟矽酸鹽玻璃、硼磷矽酸鹽玻璃、一漩塗式低k介電層、一化學氣相沉積低k介電層，或其組合。在一些實施例中，頂部層間介電層123可以包括一自平坦化材料，如一漩塗式玻璃或一漩塗式低k介電材料，如SiLK™。在一些實施例中，頂部層間介電層123的製作技術可以包含一沉積製程，包括，例如，化學氣相沉積、電漿增強化學氣相沉積、蒸鍍或漩塗式塗層。
參照圖8及圖9，複數個電容器插塞411可以沿著頂部層間介電層123及底部層間介電層121，以及在複數個汲極區DR上形成。在一些實施例中，複數個電容器插塞411可以包含，例如，鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物(例如碳化鉭、碳化鈦、碳化鉭鎂)、金屬氮化物(例如氮化鈦)、過渡金屬鋁化物或其組合。
圖11是俯視圖，例示本揭露一個實施例之中間半導體元件。圖12是剖視圖，沿圖11中A-A'線例示本揭露一個實施例之半導體元件1A的製備的部分流程。
參照圖1及圖10至圖12，在步驟S13，可在複數個電容器插塞411上形成蝕刻停止層131，可在蝕刻停止層131上形成底部犧牲層711，可在蝕刻停止層131上形成下部支撐層133，以及可形成複數個第一開口133O以曝露底部犧牲層711。
參照圖10，蝕刻停止層131可以形成在頂部層間介電層123上，並可以覆蓋複數個電容器插塞411。通常，蝕刻停止層131可以提供一種機制，在形成導電特徵時停止蝕刻製程。蝕刻停止層131優選地包含一介電材料，其具有與相鄰層不同的蝕刻選擇性。例如，蝕刻停止層131可以包含氮化矽、碳氮化矽、碳化矽或類似材料。蝕刻停止層131的沉積技術可以包含化學氣相沉積或電漿增強化學氣相沉積。在本實施例中，蝕刻停止層131包含氮化矽。
參照圖10，底部犧牲層711可以形成在蝕刻停止層131上。在一些實施例中，底部犧牲層711可包含對蝕刻停止層131具有蝕刻選擇性的材料。在一些實施例中，底部犧牲層711可以包含，例如，氧化矽、氮化矽、氮氧化矽、氮化矽氧化物、硼磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、氟化矽酸鹽玻璃或類似材料。在本實施例中，底部犧牲層711可以包含硼磷矽酸鹽玻璃。
參照圖10，下部支撐層133可以形成在底部犧牲層711上。在一些實施例中，下部支撐層133可以包含對底部犧牲層711具有蝕刻選擇性的材料。在一些實施例中，下部支撐層133可包含蝕刻停止層131相同的材料，但不限於此。在一些實施例中，下部支撐層133可包含氮化矽、碳化矽、碳氧化矽或類似材料。下部支撐層133的沉積技術可以包含化學氣相沉積或電漿增強化學氣相沉積。在本實施例中，下部支撐層133包含氮化矽。
在一些實施例中，下部支撐層133的厚度T2與蝕刻停止層131的厚度T1可以實質上相同。在一些實施例中，下部支撐層133的厚度T2與蝕刻停止層131的厚度T1可以不同。例如，下部支撐層133的厚度T2可以大於蝕刻停止層131的厚度T1。
參照圖10，第一遮罩層731可以形成在下部支撐層133上。在一些實施例中，第一遮罩層731可以是一光阻層。第一遮罩層731可包括定義複數個第一開口133O的位置及輪廓的圖案。
參照圖11及圖12，可使用第一遮罩層731做為遮罩執行一第一蝕刻製程，以移除下部支撐層133的部分並形成複數個第一開口133O。在該第一蝕刻製程中，下部支撐層133對底部犧牲層711的蝕刻率可在大約100:1至大約1.05:1之間、大約15:1至大約2:1之間、或大約10:1至大約2:1之間。
為了簡明、清晰及方便描述，只描述一個第一開口133O。在一些實施例中，第一開口133O的形狀在俯視中可以是，例如，正方形、長方形、圓形或其他適用的形狀。在一些實施例中，第一開口133O可以在態樣上與主動區AA對齊。詳細地說，第一開口133O可在態樣上與共源極區SR及/或位元線結構310對齊。第一開口133O可在俯視圖中與共源極區SR重疊或部分重疊。第一開口133O可以在俯視圖中與位元線結構310部分重疊。在一些實施例中，第一開口133O可與字元線結構210部分重疊。
或者，第一開口133O可以不與主動區AA、共源極區域SR、位元線結構310及字元線結構210在態樣上對齊。換言之，第一開口133O可以在俯視圖中不與主動區AA、共源極區域SR、位元線結構310及字元線結構210(未顯示)重疊。
在本揭露的描述中，假定採用x-y-z坐標系，其中x與y指的是平行於結構主要表面的平面內的尺寸，z指的是垂直於該平面的尺寸，當兩個特徵具有實質上相同的x、y座標時，這些特徵在態樣上是對齊的。
圖13是俯視圖，例示本揭露一個實施例之中間半導體元件。圖14至圖17是剖視圖，沿圖13中A-A'線例示本揭露一個實施例之半導體元件1A的製備的部分流程。
參照圖1及圖13至圖15，在步驟S15，可以在下部支撐層133上形成頂部犧牲層713，在頂部犧牲層713上形成上部支撐層135，以及可以形成複數個電容器開口510O以曝露複數個電容器插塞411。
參照圖13及圖14，頂部犧牲層713可以形成在下部支撐層133上，並填充複數個第一開口133O。在一些實施例中，頂部犧牲層713可包含對下部支撐層133具有蝕刻選擇性的材料。在一些實施例中，頂部犧牲層713可包含對下部支撐層133及/或底部犧牲層711具有蝕刻選擇性的材料。在一些實施例中，頂部犧牲層713及底部犧牲層711可以包含相同的材料。在一些實施例中，頂部犧牲層713可以包含，例如，氧化矽(藉由使用正矽酸四乙酯做為前趨物進行沉積)、氮化矽、氧化矽氮化物、氮化矽氧化物、硼磷矽酸鹽玻璃、未摻雜矽酸鹽玻璃、氟化矽酸鹽玻璃等。在本實施例中，頂部犧牲層713包含氧化矽。
在一些實施例中，可對頂部犧牲層713執行一平面化製程，如化學機械研磨，以移除多餘的材料，並為後續製程步驟提供一個實質上平坦的表面。
參照圖13及圖14，上部支撐層135可以形成在頂部犧牲層713上。在一些實施例中，上部支撐層135可以包含對頂部犧牲層713具有蝕刻選擇性的材料。在一些實施例中，上部支撐層135可包含下部支撐層133相同的材料，但不限於此。在一些實施例中，上部支撐層135可包含氮化矽、碳氮化矽、碳氧化矽或類似材料。上部支撐層135的沉積技術可以包含化學氣相沉積或電漿增強化學氣相沉積。在本實施例中，上部支撐層135包含氮化矽。
在一些實施例中，上部支撐層135的厚度T3與下部支撐層133的厚度T2可以實質上相同。在一些實施例中，上部支撐層135的厚度T3與下部支撐層133的厚度T2可以不同。例如，上部支撐層135的厚度T3可以大於下部支撐層133的厚度T2。
在一些實施例中，上部支撐層135的厚度T3與蝕刻停止層131的厚度T1可以實質上相同。在一些實施例中，上部支撐層135的厚度T3與蝕刻停止層131的厚度T1可以不同。例如，上部支撐層135的厚度T3可以大於蝕刻停止層131的厚度T1。
參照圖13及圖14，緩衝層715可以形成在上部支撐層135上。在一些實施例中，緩衝層715可包含對上部支撐層135具有蝕刻選擇性的材料。在一些實施例中，緩衝層715可包含頂部犧牲層713相同的材料，但不限於此。在一些實施例中，緩衝層715可包含氧化矽、氮化矽、碳氮化矽、碳氧化矽或其他適用的絕緣材料。緩衝層715的沉積技術可以包含化學氣相沉積、電漿增強化學氣相沉積、或原子層沉積。在本實施例中，緩衝層715包含不同於蝕刻停止層131的材料。例如，緩衝層715包含氧化矽。
參照圖13及圖14，第一硬遮罩層721可以形成在緩衝層715上。在一些實施例中，第一硬遮罩層721可包含，例如，矽、矽鍺、正矽酸四乙酯、氮化矽、氮氧化矽、氮化矽氧化物、碳化矽等，或其組合。第一硬遮罩層721的製作技術可以包含一沉積製程，如化學氣相沉積、電漿增強化學氣相沉積、原子層沉積等。形成第一硬遮罩層721的製程溫度可以低於400℃。
在一些實施例中，第一硬遮罩層721可以包含，例如，氮化硼、氮化矽硼、氮化磷硼、氮化硼碳矽或類似材料。第一硬遮罩層721的製作技術可以包含一薄膜成型製程及一處理製程。詳細地說，在該薄膜成型製程中，第一前趨物(可以是硼基的前趨物)可以被引入到墊氧化層上以形成硼基的層。隨後，在該處理製程中，可引入第二前趨物，其可以是氮基前趨物，以與硼基的層反應，並將硼基的層變成第一硬遮罩層721。在一些實施例中，第一前趨物可以是，例如，二硼烷、硼嗪或硼嗪的烷基取代的衍生物。在一些實施例中，第二前趨物可以是，例如，氨或肼。
在一些實施例中，第一硬遮罩層721可包含，例如，碳膜。術語"碳膜"在此用於描述其質量主要是碳的材料，其結構主要由碳原子定義，或其物理及化學性能由其碳含量主導。術語"碳膜"是指不包括那些簡單的包括碳的混合物或化合物的材料，例如介電材料，如碳摻雜的氮氧化矽、碳摻雜的氧化矽或碳摻雜的多晶矽。
在一些實施例中，包含碳膜的第一硬遮罩層721的製作技術可以包含一高密度電漿化學氣相沉積製程。該高密度電漿可使用電感耦合射頻(RF)功率在大約500瓦至大約4000瓦之間的範圍內產生。在一些實施例中，該高密度電漿可以使用電容耦合的射頻功率在大約500瓦至大約4000瓦之間產生。碳源可以是甲烷、乙烷、乙炔、苯，或其組合。碳源的流速可以在大約50標準立方英尺/分鐘(sccm)至大約150sccm之間。碳源可提供碳的聚合以形成碳-碳鏈。惰性氣體如氬氣、氖氣或氦氣可做為載氣來攜帶碳源。載氣的流速可以在大約10sccm至150sccm之間。該高密度電漿化學氣相沉積製程的製程壓力可以在大約5毫托至大約20毫托之間。該高密度電漿化學氣相沉積製程的製程溫度可在大約240℃至大約340℃之間。
參照圖13及圖14，第二遮罩層733可以形成在第一硬遮罩層721上。在一些實施例中，第二遮罩層733可以是一光阻層。第二遮罩層733可包括複數個開口733O，其定義複數個電容器開口510O的位置及輪廓。在一些實施例中，複數個開口733O的形狀可以在俯視圖中是圓形、方形、長方形，或其他適用形狀。在一些實施例中，複數個開口733O可以在態樣上與汲極區DR及複數個電容器插塞411對齊。複數個開口733O可以在俯視圖中與複數個電容器插塞411重疊。
參照圖15，在一些實施例中，複數個開口733O的圖案可以被轉移到第一硬遮罩層721。然後，複數個電容器開口510O的製作技術可包含以圖案化的第一硬遮罩層721做為遮罩，使用濕蝕刻製程、乾蝕刻製程、機械鑽孔製程及鐳射鑽孔製程中的至少一種。第二遮罩層733可在形成複數個電容器開口510O後被移除。
在一些實施例中，複數個電容器開口510O可以在態樣上與複數個電容器插塞411對齊，並且在俯視圖中具有圓形形狀。複數個電容器開口510O的形狀可以取決於複數個開口733O。亦即，複數個電容器開口510O的形狀可以在俯視圖中是，例如，圓形、方形、長方形或其他適用形狀。
參照圖1及圖16至圖22，在步驟S17，可在複數個電容器開口510O中形成複數個下層電極511，以及可沿上部支撐層135形成複數個第二開口135O，以曝露頂部犧牲層713。
參照圖16，第一導電材料717層可以共形地形成在複數個電容器開口510O中及第一硬遮罩層721的頂部表面上。在一些實施例中，第一導電材料717可以是，例如，摻雜多晶矽、摻雜多晶鍺、摻雜多晶矽鍺、鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物(例如，碳化鉭、碳化鈦、碳化鉭鎂)、金屬氮化物(如氮化鈦)、過渡金屬鋁化物，或其組合。第一導電材料717層的製作技術可以包含，例如，化學氣相沉積、物理氣相沉積、濺鍍、原子層沉積等，或其他適用的沉積製程。
參照圖17，可執行一節點分離製程以移除第一硬遮罩層721及第一導電材料717的一部分。在該節點分離製程之後，第一導電材料717層可以變成複數個下層電極511，每個電極與複數個電容器插塞411中的一個對應。該節點分離製程可包括蝕刻或研磨第一導電材料層717與第一硬遮罩層721，以曝露緩衝層715的頂部表面。
為了簡明、清晰及方便描述，只描述一個下層電極511。
在一些實施例中，下層電極511可以具有一杯狀或一底部封閉的圓柱體形狀。換言之，下層電極511可以包括一U形橫截面輪廓。下層電極511的頂部表面511TS與緩衝層715的頂部表面可以實質上共面。蝕刻停止層131可以緊靠設置於下層電極511的外表面511OS上。下部支撐層133可緊靠設置於下層電極511的外表面511OS上。上部支撐層135可緊靠設置於下層電極511的外表面511OS上。第一開口133O可以設置於一對相鄰的下層電極511之間。
參照圖17，可形成第二硬遮罩層723以覆蓋緩衝層715及複數個下層電極511。第二硬遮罩層723的一部分可以延伸以填充複數個下層電極511的內部空間。在一些實施例中，第二硬遮罩層723可包含氧化物(例如氧化矽層)或氮化物(例如氮化矽層)，其形成可使用例如物理氣相沉積或化學氣相沉積的一沉積製程來執行。
在一些實施例中，可對第二硬遮罩層723執行一平面化製程，如化學機械研磨，以移除多餘的材料，並為後續製程步驟提供一個實質上平坦的表面。
參照圖17，可藉由例如漩塗式塗層、化學氣相沉積或其他適合的沉積製程在第二硬遮罩層723上形成底部填充層719。在一些實施例中，底部填充層719可包含，例如，碳氮化矽、碳氧化矽或類似材料。在一些實施例中，底部填充層719可以由碳與氫組成。在一些實施例中，底部填充層719可以由碳、氫與氧組成。在一些實施例中，底部填充層719可以由碳、氫與氟組成。在一些實施例中，底部填充層719可以是碳膜。術語"碳膜"在此用於描述質量主要為碳的材料，其結構主要由碳原子定義，或其物理及化學特性由其碳含量主導。術語"碳膜"意在排除那些簡單的包括碳的混合物或化合物的材料，例如介電材料，如碳摻雜的氮氧化矽、碳摻雜的氧化矽或碳摻雜的多晶矽。在一些實施例中，從第二硬遮罩層723的頂部表面測量，底部填充層719的厚度可在大約180奈米至大約220奈米之間。
在一些實施例中，第二硬遮罩層723可以是選擇性的，並且底部填充層719可以填充複數個下層電極511的內部空間並覆蓋緩衝層715的頂部表面。
參照圖17，第三硬遮罩層725可以形成在底部填充層719上。在一些實施例中，第三硬遮罩層725的厚度可在大約10奈米至大約100奈米之間，或大約10奈米至大約50奈米之間。在一些實施例中，第三硬遮罩層725可包含，例如，矽、矽鍺、正矽酸四乙酯、氮化矽、氮氧化矽、氮化矽氧化物、碳化矽等，或其組合。第三硬遮罩層725的製作技術可包含一沉積製程，如化學氣相沉積、電漿增強化學氣相沉積、原子層沉積等。形成第三硬遮罩層725的製程溫度可以低於400℃。在一些實施例中，第三硬遮罩層725可包含，例如，金屬氮化物，如氮化鈦及氮化鉭。
或者，在一些實施例中，第三硬遮罩層725可以包含，例如，氮化硼、氮化矽硼、氮化磷硼、氮化硼碳矽或類似材料。第三硬遮罩層725的製作技術可以包含一薄膜成型製程及一處理製程。詳細地說，在該薄膜成型製程中，可在底部填充層719上引入第一前趨物，該前趨物可以是硼基前趨物，以形成硼基的層。隨後，在該處理製程中，可引入第二前趨物，其可以是氮基前趨物，以與硼基的層反應，並將硼基的層變成第三硬遮罩層725。在一些實施例中，第一前趨物可以是，例如，二硼烷、硼嗪或硼嗪的烷基取代的衍生物。在一些實施例中，第二前趨物可以是，例如，氨或肼。
參照圖17，第三遮罩層735可以形成在第三硬遮罩層725上。在一些實施例中，第三遮罩層735可以是一光阻層。第三遮罩層735可包括定義複數個第二開口135O的位置及輪廓的圖案。第三遮罩層735可以使用與遮罩第一遮罩層731的圖案化時相同的光罩(未示出)進行圖案化。藉由重新使用光罩，可以降低半導體元件1A的製備成本。
圖18是俯視圖，例示本揭露一個實施例之中間半導體元件。圖19及圖20是剖視圖，沿圖18中A-A'線例示本揭露一個實施例之半導體元件1A的製備的部分流程1A的部分流程。
參照圖18及圖19，第二硬遮罩層723(或第三硬遮罩層725)可藉由使用圖案化的第三遮罩層735做為遮罩執行一蝕刻製程來圖案化以形成複數個開口725O。緩衝層715的部分可透過複數個開口725O曝露。在第二硬遮罩層723被圖案化之後，第三遮罩層735、第三硬遮罩層725及底部填充層719可被移除。
藉由使用相同的光罩對第三遮罩層735及第一遮罩層731進行圖案化，複數個開口725O可以與複數個第一開口133O在態樣上對齊。複數個開口725O的形狀與複數個第一開口133O的形狀在俯視圖中可以相同。
參照圖20，可使用圖案化的第二硬遮罩層723做為遮罩來執行一第二蝕刻製程，以沿緩衝層715及上部支撐層135形成複數個第二開口135O。複數個第二開口135O的形狀(或輪廓)及位置可由複數個開口725O決定。亦即，複數個第二開口135O可以在態樣上與複數個第一開口133O對齊。複數個第二開口135O的形狀與複數個第一開口133O的形狀在俯視圖中可以相同。為了簡明、清晰及方便描述，只描述一個第二開口135O。
詳細地說，第一開口133O的寬度W1與第二開口135O的寬度W2可以實質上相同。第二開口135O可以設置於相鄰的一對下層電極511之間。第二開口135O可在態樣上與共源極區SR及/或位元線結構310對齊。第二開口135O可在俯視圖中與共源極區域SR重疊或部分重疊。第二開口135O可以在俯視圖中與位元線結構310部分重疊。在一些實施例中，第二開口135O可與字元線結構210部分重疊。
或者，第二開口135O可以不與主動區AA、共源極區SR、位元線結構310及字元線結構210在態樣上對齊。換言之，第二開口135O可以在俯視圖中不與主動區AA、共源極區SR、位元線結構310及字元線結構210重疊(未顯示)。
圖21是俯視圖，例示本揭露一個實施例之中間半導體元件。圖22至圖26是剖視圖，沿圖21中A-A'線例示本揭露一個實施例之半導體元件1A的製備的部分流程。
參照圖21及圖22，第二硬遮罩層723及緩衝層715可以被移除。在移除第二硬遮罩層723及緩衝層715之後，上部支撐層135的頂部表面135TS可以曝露，並且可以位於比下層電極511的頂部表面511Ts低的垂直高度V1處。
參照圖1及圖23至圖26，在步驟S19，可以移除頂部犧牲層713及底部犧牲層711，共形地在複數個下層電極511上形成電容器介電層513，以及在電容器介電層513上形成上層電極515，其中複數個下層電極511、電容器介電層513及上層電極515配置成複數個電容器結構510。
參照圖23，頂部犧牲層713可以被移除。在一些實施例中，可藉由施加蝕刻劑經由複數個第二開口135O來執行一第一濕蝕刻製程，以移除頂部犧牲層713。在一些實施例中，在該第一濕蝕刻製程期間，頂部犧牲層713對上部支撐層135的蝕刻率比可在大約100:1至大約1.05:1之間、大約15:1至大約2:1之間、或大約10:1至大約2:1之間。在一些實施例中，在該第一濕法蝕刻製程期間，頂部犧牲層713對下部支撐層133的蝕刻率比可在大約100:1至大約1.05:1之間、大約15:1至大約2:1之間、或大約10:1至大約2:1之間。
在一些實施例中，當底部犧牲層711包含對頂部犧牲層713具有蝕刻選擇性的材料時，在該第一濕蝕刻製程期間，頂部犧牲層713對底部犧牲層711的蝕刻率比可在大約100∶1至大約1.05∶1之間、大約15∶1至大約2∶1之間、或大約10∶1至大約2∶1之間。或者，當底部犧牲層711與頂部犧牲層713包含相同的材料時，經由複數個第一開口133O曝露的底部犧牲層711的一部分也可以在該第一濕蝕刻製程期間被移除。
參照圖24，底部犧牲層711可以被移除。在一些實施例中，可以藉由施加蝕刻劑經由複數個第一開口133O來執行一第二濕蝕刻製程，以移除底部犧牲層711。在一些實施例中，在該第二濕蝕刻製程期間，底部犧牲層711對上部支撐層135的蝕刻率比可在大約100:1至大約1.05:1之間、大約15:1至大約2:1之間、或大約10:1至大約2:1之間。在一些實施例中，在該第二濕法蝕刻製程期間，底部犧牲層711對下部支撐層133的蝕刻率比可在大約100:1至大約1.05:1之間、大約15:1至大約2:1之間、或大約10:1至大約2:1之間。在一些實施例中，在該第二濕法蝕刻製程期間，底部犧牲層711對蝕刻停止層131的蝕刻率比可在大約100:1至大約1.05:1之間、大約15:1至大約2:1之間、或大約10:1至大約2:1之間。
在一些實施例中，當底部犧牲層711與頂部犧牲層713包含相同的材料時，底部犧牲層711也可以在該第一濕法蝕刻製程期間被完全移除。
在一些實施例中，蝕刻停止層131與下部支撐層133之間的距離D1和下部支撐層133與上部支撐層135之間的距離D2可以不同。例如，蝕刻停止層131與下部支撐層133之間的距離D1可以大於下部支撐層133與上部支撐層135之間的距離D2。或者，在一些實施例中，蝕刻停止層131與下部支撐層133之間的距離D1和下部支撐層133與上部支撐層135之間的距離D2可以實質上相同。
參照圖25，電容器介電層513可以共形地形成在複數個下層電極511上、蝕刻停止層131上、下部支撐層133的頂部表面133TS及底部表面133BS上、複數個第一開口133O上、上部支撐層135的頂部表面135TS及底部表面135BS上、以及複數個第二開口135O上。在一些實施例中，電容器介電層513可以包括，例如，一高k材料、一氧化物、一氮化物、一氮氧化物或其組合。該高k材料可以包括一含鉿材料。該含鉿材料可以是，例如，氧化鉿、氧化鉿矽、氮氧鉿矽，或其組合。在一些實施例中，該高k材料可以是，例如，氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯矽、氮氧化鋯矽、氧化鋁或其組合。在一些實施例中，電容器介電層513的製作技術可以包含一沉積製程包括，例如，原子層沉積、化學氣相沉積、電漿增強化學氣相沉積，或其他適用的沉積製程。
參照圖26，上層電極515可以形成在電容器介電層513上。在一些實施例中，上層電極515可以不完全填充複數個下層電極511之間的空間、複數個下層電極511中的每一個內的空間、複數個第一開口133O之間的空間以及複數個第二開口135O之間的空間。在一些實施例中，上層電極515可以完全填充複數個下層電極511之間的空間、複數個下層電極511中的每一個內的空間、複數個第一開口133O之間的空間，以及複數個第二開口135O之間的空間。
在一些實施例中，上層電極515可包含複數個下層電極511相同的材料。在一些實施例中，上層電極515可包含，例如，摻雜多晶矽、摻雜多晶鍺、摻雜多晶矽鍺、鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物(例如，碳化鉭、碳化鈦、碳化鉭鎂)、金屬氮化物(如氮化鈦)、過渡金屬鋁化物，或其組合。在一些實施例中，上層電極515可以包括實質上不含氧及氮的矽及/或鍺。正如在此方面所使用，"實質上不含氧及氮"的特徵在原子基礎上具有小於2%、小於1%或小於0.5%的氧和氮。在一些實施例中，上層電極515實質上包含矽、鍺或矽鍺。
在一些實施例中，上層電極515的製作技術可以包含，例如，化學氣相沉積、物理氣相沉積、濺鍍等，或其他適用的沉積製程。
參照圖26，複數個下層電極511、電容器介電層513及上層電極515共同配置成複數個電容器結構510。
圖27至圖33是剖視圖，例示本揭露另一個實施例之半導體元件1B的製備的部分流程。
參照圖27，可以用類似於圖2至圖14所示的程序來製造一個中間半導體元件，其描述在此不再重複。第一硬遮罩層721可以直接形成在上部支撐層135上。
參照圖28，複數個電容器開口510O可以用類似於圖15所示的程序形成，其描述在此不再重複。
參照圖29，第一導電材料層717可以用類似於圖16所示的程序形成，其描述在此不再重複。
參照圖30，複數個第二開口135O可以用類似於圖18至圖21中說明的程序形成，其描述在此不再重複。應該注意的是，在本實施例中，上部支撐層135的頂部表面135TS與複數個下層電極511的頂部表面511TS可以實質上共面。
參照圖31，底部犧牲層711及頂部犧牲層713可以用類似於圖23及圖24中說明的程序移除，其描述在此不再重複。
參照圖32，電容器介電層513可以用類似於圖25所示的程式來形成，其描述在此不再重複。
參照圖33，上層電極515可以用類似於圖26所示的程序形成，其描述在此不再重複。
本揭露的一個方面提供一種半導體元件，包括複數個汲極區，設置於一基底中；複數個電容器插塞，設置於該複數個汲極區上；複數個下層電極，設置於該複數個電容器插塞上，並分別包括一U形截面輪廓；一下部支撐層，設置於該基底之上，靠在該複數個下層電極的一外表面上，並包括：複數個第一開口，沿該下部支撐層設置，並在該複數個下層電極之間；以及一上部支撐層，設置於下部支撐層之上，靠在該複數個下層電極的該外表面上，並包括：複數個第二開口，沿該上部支撐層設置，並與複數個第一開口在態樣上對齊。該上部支撐層的一頂部表面位於比該複數個下層電極的一頂部表面低的垂直高度處。該複數個下層電極在俯視圖中呈圓形。複數個第一開口的一寬度與該複數個第二開口的一寬度實質上相同。
本揭露的另一個方面提供一種半導體元件，包括複數個汲極區, 設置於一基底中；複數個電容器插塞，設置於該複數個汲極區上；複數個下層電極，設置於該複數個電容器插塞上，並分別包括一U形截面輪廓；一下部支撐層，設置於該基底之上，靠在該複數個下層電極的一外表面上，並包括：複數個第一開口，沿該下部支撐層設置，並在該複數個下層電極之間；一上部支撐層，設置於該下部支撐層之上，靠在該複數個下層電極的該外表面上，並包括：複數個第二開口，沿該上部支撐層設置，並與該複數個第一開口在態樣上對齊；複數個字元線結構，在該基底上；以及複數個位元線結構，在該蝕刻終止層與該基底之間。該複數個第一開口的一寬度與該複數個第二開口的一寬度實質上相同。該複數個下層電極的一頂部表面與該上部支撐層的一頂部表面實質上共面。
由於本揭露的半導體元件的設計，複數個第一開口133O及複數個第二開口135O可以使用同一光罩形成。因此，半導體元件1A、1B的製備成本可以降低。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所界定之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多過程，並且以其他過程或其組合替代上述的許多過程。
再者，本申請案的範圍並不受限於說明書中所述之過程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之過程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等過程、機械、製造、物質組成物、手段、方法、或步驟係包括於本申請案之申請專利範圍內。
1A:半導體元件 1B:半導體元件 10:製備方法 111:基底 113:隔離層 121:底部層間介電層 123:頂部層間介電層 131:蝕刻停止層 133:下部支撐層 133BS:底部表面 133O:第一開口 133TS:頂部表面 135:上部支撐層 135BS:底部表面 135O:第二開口 135TS:頂部表面 210:字元線結構 211:字元線介電層 213:字元線導電層 215:字元線封蓋層 310:位元線結構 311:位元線接觸 313:位元線底部導電層 315:位元線中間導電層 317:位元線頂部導電層 319:位元線封蓋層319 321:位元線間隙子 411:電容器插塞 510:電容器結構 510O:電容器開口 511:下層電極 511TS:頂部表面 513:電容器介電層 515:上層電極 711:底部犧牲層 713:頂部犧牲層 715:緩衝層 717:第一導電材料 719:底部填充層 721:第一硬遮罩層 723:第二硬遮罩層 725:第三硬遮罩層 725O:開口 731:第一遮罩層 733:第二遮罩層 733O:開口 735:第三遮罩層 AA:主動區 A-A':線 D1:距離 D2:距離 DR:汲極區 S11:步驟 S13:步驟 S15:步驟 S17:步驟 S19:步驟 SR:共源極區 T1:厚度 T2:厚度 T3:厚度 TR:字元線溝槽 V1:垂直高度 W1:寬度 W2:寬度 WR:阱區 X:軸 Y:軸 Z:軸
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。 圖1是流程圖，例示本揭露一個實施例之半導體元件的製備方法。 圖2是俯視圖，例示本揭露一個實施例之中間半導體元件。 圖3是剖視圖，沿圖2中A-A'線例示本揭露一個實施例之半導體元件的製備的部分流程。 圖4是俯視圖，例示本揭露一個實施例之中間半導體元件。 圖5是剖視圖，沿圖4中A-A'線例示本揭露一個實施例之半導體元件的製備的部分流程。 圖6是俯視圖，例示本揭露一個實施例之中間半導體元件。 圖7是剖視圖，沿圖6中A-A'線例示本揭露一個實施例之半導體元件的製備的部分流程。 圖8是俯視圖，例示本揭露一個實施例之中間半導體元件。 圖9及圖10是剖視圖，沿圖8中A-A'線例示本揭露一個實施例之半導體元件的製備的部分流程。 圖11是俯視圖，例示本揭露一個實施例之中間半導體元件。 圖12是剖視圖，沿圖11中A-A'線例示本揭露一個實施例之半導體元件的製備的部分流程。 圖13是俯視圖，例示本揭露一個實施例之中間半導體元件。 圖14至圖17是剖視圖，沿圖13中A-A'線例示本揭露一個實施例之半導體元件的製備的部分流程。 圖18是俯視圖，例示本揭露一個實施例之中間半導體元件。 圖19及圖20是剖視圖，沿圖18中A-A'線例示本揭露一個實施例之半導體元件的製備的部分流程。 圖21是俯視圖，例示本揭露一個實施例之中間半導體元件。 圖22至圖26是剖視圖，沿圖21中A-A'線例示本揭露一個實施例之半導體元件的製備的部分流程；以及 圖27至圖33是剖視圖，例示本揭露另一個實施例之半導體元件的製備的部分流程。
1A:半導體元件
111:基底
113:隔離層
121:底部層間介電層
123:頂部層間介電層
131:蝕刻停止層
133:下部支撐層
133O:第一開口
135:上部支撐層
135O:第二開口
210:字元線結構
310:位元線結構
411:電容器插塞
510:電容器結構
511:下層電極
513:電容器介電層
515:上層電極
AA:主動區
A-A':線
DR:汲極區
SR:共源極區
WR:阱區
Z:軸

Claims (17)

  1. 一半導體元件，包括： 複數個汲極區，設置於一基底中； 複數個電容器插塞，設置於該複數個汲極區上； 複數個下層電極，設置於該複數個電容器插塞上，並分別包括一U形截面輪廓； 一下部支撐層，設置於該基底之上，靠在該複數個下層電極的一外表面上，並包括： 複數個第一開口，沿該下部支撐層設置，並在該複數個下層電極之間；以及 一上部支撐層，設置於該下部支撐層之上，靠在該複數個下層電極的該外表面上，並包括： 複數個第二開口，沿該上部支撐層設置，並與該複數個第一開口在態樣上對齊； 其中該上部支撐層的一頂部表面位於比該複數個下層電極的一頂部表面低的垂直高度處， 其中該複數個下層電極在俯視圖中呈圓形， 其中該複數個第一開口的一寬度與該複數個第二開口的一寬度實質上相同。
  2. 如請求項1所述的半導體元件，更包括一電容器介電層，共形地設置於該複數個下層電極、該下部支撐層及該上部支撐層上。
  3. 如請求項2所述的半導體元件，更包括一上層電極，設置於該電容器介電層上，其中該複數個下層電極、該電容器介電層及該上層電極配置成複數個電容器結構。
  4. 如請求項3所述的半導體元件，其中該下部支撐層與該上部支撐層包括相同的材料。
  5. 如請求項3所述的半導體元件，其中該下部支撐層與該上部支撐層包括不同的材料。
  6. 如請求項4所述的半導體元件，其中該下部支撐層的一厚度與該上部支撐層的一厚度不同。
  7. 如請求項5所述的半導體元件，其中該下部支撐層的一厚度與該上部支撐層的一厚度實質上相同。
  8. 如請求項3所述的半導體元件，更包括一蝕刻停止層，設置於該下部支撐層之下並靠在該複數個下層電極的該外表面上。
  9. 如請求項8所述的半導體元件，其中該蝕刻停止層與該下部支撐層包括相同的材料。
  10. 如請求項8所述的半導體元件，其中該蝕刻停止層與該下部支撐層包括不同的材料。
  11. 如請求項8所述的半導體元件，其中該蝕刻停止層與該下部支撐層之間的一距離與該上部支撐層與該下部支撐層之間的一距離不同。
  12. 如請求項8所述的半導體元件，其中該蝕刻停止層與該下部支撐層之間的一距離與該上部支撐層與該下部支撐層之間的一距離相同。
  13. 如請求項1所述的半導體元件，更包括設置於該基底中的複數個字元線結構，設置於該蝕刻停止層與該基底之間的複數個位元線結構。
  14. 一種半導體元件，包括： 複數個汲極區，設置於一基底中； 複數個電容器插塞，設置於該複數個汲極區上； 複數個下層電極，設置於該複數個電容器插塞上，並分別包括一U形截面輪廓； 一下部支撐層，設置於該基底之上，靠在該複數個下層電極的一外表面，並包括： 複數個第一開口，沿該下部支撐層設置，並在該複數個下層電極之間； 一上部支撐層，設置於該下部支撐層之上，靠在該複數個下層電極的該外表面上，並包括： 複數個第二開口，沿該上部支撐層設置，並與該複數個第一開口在態樣上對齊； 複數個字元線結構，在該基底上；以及 複數個位元線結構，在該蝕刻終止層與該基底之間， 其中該複數個第一開口的一寬度與該複數個第二開口的一寬度實質上相同， 其中該複數個下層電極的一頂部表面與該上部支撐層的一頂部表面實質上共面。
  15. 如請求項14所述的半導體元件，更包括一電容器介電層及一上層電極； 其中該電容器介電層共形地設置於該複數個下層電極、該下部支撐層及該上部支撐層上； 其中該上層電極設置於該電容器介電層上； 其中該複數個下層電極、該電容器介電層及該上層電極配置成複數個電容器結構。
  16. 如請求項15所述的半導體元件，其中該下部支撐層與該上部支撐層包括相同的材料，該下部支撐層的一厚度與該上部支撐層的一厚度不同。
  17. 如請求項16所述的半導體元件，更包括設置於下部支撐層之下並靠在該複數個下層電極的該外表面上的一蝕刻停止層，其中該蝕刻停止層與該下部支撐層之間的一距離與該上部支撐層與該下部支撐層之間的一距離不同。
TW112147060A 2022-09-08 2023-03-21 具有支撐層的半導體元件 TWI847928B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/940,968 2022-09-08
US17/940,968 US20240090198A1 (en) 2022-09-08 2022-09-08 Semiconductor device with supporting layer and method for fabricating the same

Publications (2)

Publication Number Publication Date
TW202414801A true TW202414801A (zh) 2024-04-01
TWI847928B TWI847928B (zh) 2024-07-01

Family

ID=90065073

Family Applications (2)

Application Number Title Priority Date Filing Date
TW112110387A TWI847612B (zh) 2022-09-08 2023-03-21 具有支撐層的半導體元件
TW112147060A TWI847928B (zh) 2022-09-08 2023-03-21 具有支撐層的半導體元件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW112110387A TWI847612B (zh) 2022-09-08 2023-03-21 具有支撐層的半導體元件

Country Status (3)

Country Link
US (2) US20240090198A1 (zh)
CN (2) CN117677185A (zh)
TW (2) TWI847612B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8119476B2 (en) * 2009-12-24 2012-02-21 Samsung Electronics Co., Ltd. Methods of forming integrated circuit capacitors having sidewall supports and capacitors formed thereby
CN108336068B (zh) * 2017-12-06 2023-09-29 长鑫存储技术有限公司 电容器阵列结构及其制造方法
CN111834338A (zh) * 2019-04-22 2020-10-27 长鑫存储技术有限公司 电容器及其形成方法、dram单元和存储器

Also Published As

Publication number Publication date
CN117677185A (zh) 2024-03-08
US20240090201A1 (en) 2024-03-14
TWI847928B (zh) 2024-07-01
TW202412265A (zh) 2024-03-16
TWI847612B (zh) 2024-07-01
US20240090198A1 (en) 2024-03-14
CN117677191A (zh) 2024-03-08

Similar Documents

Publication Publication Date Title
US20240006227A1 (en) Semiconductor device with contacts having different dimensions and method for fabricating the same
TWI847928B (zh) 具有支撐層的半導體元件
US11985816B2 (en) Semiconductor device with air gap
US11776904B2 (en) Semiconductor device with carbon hard mask and method for fabricating the same
TW202318663A (zh) 半導體裝置與其形成方法
CN113410290A (zh) 半导体元件及其制备方法
TWI855452B (zh) 具有含釩間隔物的半導體元件及其製造方法
US11823992B2 (en) Semiconductor device with uneven electrode surface and method for fabricating the same
US11647626B2 (en) Method for fabricating semiconductor device with tapering impurity region
US20240008262A1 (en) Semiconductor device with vanadium-containing spacers and method for fabricating the same
TWI841514B (zh) 具有輔助特徵的半導體元件的製備方法
TWI798857B (zh) 具有錐形輪廓接觸點的半導體元件及其製備方法
US20240130102A1 (en) Semiconductor device with peripheral gate structure and method for fabricating the same
TWI803281B (zh) 具有保護層的半導體元件及其製備方法
US11706912B2 (en) Method for fabricating semiconductor device with air gap
TWI817338B (zh) 具有氣隙的半導體元件的製備方法
TWI803278B (zh) 具有閘極接觸點的半導體元件
US12094718B2 (en) Semiconductor device, semiconductor structure and method for fabricating semiconductor device and semiconductor structure using tilted etch process