JP2003197636A - 薄膜半導体素子およびその製造方法 - Google Patents
薄膜半導体素子およびその製造方法Info
- Publication number
- JP2003197636A JP2003197636A JP2001395843A JP2001395843A JP2003197636A JP 2003197636 A JP2003197636 A JP 2003197636A JP 2001395843 A JP2001395843 A JP 2001395843A JP 2001395843 A JP2001395843 A JP 2001395843A JP 2003197636 A JP2003197636 A JP 2003197636A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- silicon nitride
- semiconductor
- surface roughness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 薄膜トランジスタの窒化シリコンからなるゲ
ート絶縁膜の表面粗さを比較的小さくし、薄膜トランジ
スタの電界移動度を大きくする。 【解決手段】 プラズマＣＶＤ法により、反応ガスとし
てＳｉＨ4とＮＨ3を用い、キャリアガスとしてＮ2とＨ2
を用い、Ｎ2：Ｈ2の流量比を１〜２：３程度として、窒
化シリコン膜を成膜すると、窒化シリコン膜の表面粗さ
を０．５〜０．６ｎｍと比較的小さくすることができ、
ひいては電界効果移動度を０．８〜１．４ｃｍ2／Ｖ・
ｓ程度と大きくすることができる。
ート絶縁膜の表面粗さを比較的小さくし、薄膜トランジ
スタの電界移動度を大きくする。 【解決手段】 プラズマＣＶＤ法により、反応ガスとし
てＳｉＨ4とＮＨ3を用い、キャリアガスとしてＮ2とＨ2
を用い、Ｎ2：Ｈ2の流量比を１〜２：３程度として、窒
化シリコン膜を成膜すると、窒化シリコン膜の表面粗さ
を０．５〜０．６ｎｍと比較的小さくすることができ、
ひいては電界効果移動度を０．８〜１．４ｃｍ2／Ｖ・
ｓ程度と大きくすることができる。
Description
【０００１】
【発明の属する技術分野】この発明は、薄膜トランジス
タ等の薄膜半導体素子およびその製造方法に関する。
タ等の薄膜半導体素子およびその製造方法に関する。
【０００２】
【従来の技術】薄膜半導体素子の１つとして、薄膜トラ
ンジスタが知られている。図５は従来の薄膜トランジス
タの一例の断面図を示したものである。この薄膜トラン
ジスタでは、ガラス等からなる絶縁基板１の上面の所定
の箇所にＡｌ等からなるゲート電極２が形成されてい
る。ゲート電極２を含む絶縁基板１の上面には窒化シリ
コンからなるゲート絶縁膜３が形成されている。ゲート
電極２上におけるゲート絶縁膜３の上面の所定の箇所に
は真性アモルファスシリコンからなる半導体薄膜４が形
成されている。
ンジスタが知られている。図５は従来の薄膜トランジス
タの一例の断面図を示したものである。この薄膜トラン
ジスタでは、ガラス等からなる絶縁基板１の上面の所定
の箇所にＡｌ等からなるゲート電極２が形成されてい
る。ゲート電極２を含む絶縁基板１の上面には窒化シリ
コンからなるゲート絶縁膜３が形成されている。ゲート
電極２上におけるゲート絶縁膜３の上面の所定の箇所に
は真性アモルファスシリコンからなる半導体薄膜４が形
成されている。
【０００３】半導体薄膜４の上面ほぼ中央部には窒化シ
リコンからなるチャネル保護膜５が形成されている。チ
ャネル保護膜５の上面両側およびその両側における半導
体薄膜４の上面にはｎ型アモルファスシリコンからなる
オーミックコンタクト層６、７が形成されている。オー
ミックコンタクト層６、７の各上面にはＡｌ等からなる
ソース電極８およびドレイン電極９が形成されている。
リコンからなるチャネル保護膜５が形成されている。チ
ャネル保護膜５の上面両側およびその両側における半導
体薄膜４の上面にはｎ型アモルファスシリコンからなる
オーミックコンタクト層６、７が形成されている。オー
ミックコンタクト層６、７の各上面にはＡｌ等からなる
ソース電極８およびドレイン電極９が形成されている。
【０００４】ところで、上記従来の薄膜トランジスタに
おいて窒化シリコンからなるゲート絶縁膜３を成膜する
場合、プラズマＣＶＤ法により、反応ガスとしてＳｉＨ
4とＮＨ3を用い、キャリアガスとしてＮ2を用いて、成
膜している。
おいて窒化シリコンからなるゲート絶縁膜３を成膜する
場合、プラズマＣＶＤ法により、反応ガスとしてＳｉＨ
4とＮＨ3を用い、キャリアガスとしてＮ2を用いて、成
膜している。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の薄膜トランジスタにおいて窒化シリコンからなるゲ
ート絶縁膜３をキャリアガスとしてＮ2を用いて成膜す
ると、次に説明するように、薄膜トランジスタの電界効
果移動度が０．６ｃｍ2／Ｖ・ｓ程度と比較的小さくな
る。
来の薄膜トランジスタにおいて窒化シリコンからなるゲ
ート絶縁膜３をキャリアガスとしてＮ2を用いて成膜す
ると、次に説明するように、薄膜トランジスタの電界効
果移動度が０．６ｃｍ2／Ｖ・ｓ程度と比較的小さくな
る。
【０００６】アモルファスシリコン薄膜トランジスタに
おいて、電界効果移動度を低下させる要因は種々ある
が、本発明者は、ゲート絶縁膜３の表面が比較的大きく
荒れていることがその主要な要因となることを確認し
た。
おいて、電界効果移動度を低下させる要因は種々ある
が、本発明者は、ゲート絶縁膜３の表面が比較的大きく
荒れていることがその主要な要因となることを確認し
た。
【０００７】以下は、本発明者の検討により明らかにな
った事実であるが、図３および図４を参照して、従来の
薄膜トランジスタの電界効果移動度が比較的小さい理由
を説明する。まず、図３に示すように、キャリアガス
（Ｎ2＋Ｈ2）中のＨ2の割合が０％であると、キャリア
ガスとしてＮ2のみを用いる場合に相当するが、窒化シ
リコン膜（ゲート絶縁膜３）の表面粗さが０．９ｎｍ程
度となる。そして、図４に示すように、表面粗さが０．
９ｎｍ程度であると、電界効果移動度が０．６ｃｍ2／
Ｖ・ｓ程度となる。
った事実であるが、図３および図４を参照して、従来の
薄膜トランジスタの電界効果移動度が比較的小さい理由
を説明する。まず、図３に示すように、キャリアガス
（Ｎ2＋Ｈ2）中のＨ2の割合が０％であると、キャリア
ガスとしてＮ2のみを用いる場合に相当するが、窒化シ
リコン膜（ゲート絶縁膜３）の表面粗さが０．９ｎｍ程
度となる。そして、図４に示すように、表面粗さが０．
９ｎｍ程度であると、電界効果移動度が０．６ｃｍ2／
Ｖ・ｓ程度となる。
【０００８】このように、上記従来の薄膜トランジスタ
では、電界効果移動度が０．６ｃｍ 2／Ｖ・ｓ程度と比
較的小さいという問題があった。これは、キャリアガス
としてＮ2のみを用いた場合のゲート絶縁膜３の表面粗
さが０．９ｎｍ程度と比較的大きく荒れていると、その
上に成膜される半導体薄膜４の成長表面が乱れ、ゲート
絶縁膜と半導体薄膜４との界面を移動する電子の流れが
乱されることに起因するものと思われる。
では、電界効果移動度が０．６ｃｍ 2／Ｖ・ｓ程度と比
較的小さいという問題があった。これは、キャリアガス
としてＮ2のみを用いた場合のゲート絶縁膜３の表面粗
さが０．９ｎｍ程度と比較的大きく荒れていると、その
上に成膜される半導体薄膜４の成長表面が乱れ、ゲート
絶縁膜と半導体薄膜４との界面を移動する電子の流れが
乱されることに起因するものと思われる。
【０００９】そこで、この発明は、窒化シリコン等から
なる絶縁膜の表面粗さを比較的小さくし、以て、電界効
果移動度が大きい薄膜トランジスタ等の薄膜半導体素子
を提供することを目的とする。
なる絶縁膜の表面粗さを比較的小さくし、以て、電界効
果移動度が大きい薄膜トランジスタ等の薄膜半導体素子
を提供することを目的とする。
【００１０】
【課題を解決するための手段】請求項１に記載の発明
は、絶縁膜と半導体薄膜とが積層された薄膜半導体素子
において、前記絶縁膜の前記半導体薄膜との界面側にお
ける表面粗さが０．５〜０．６ｎｍ程度であることを特
徴とするものである。請求項２に記載の発明は、請求項
１に記載の発明において、前記絶縁膜は窒化シリコンか
らなることを特徴とするものである。請求項３に記載の
発明は、請求項１に記載の発明において、前記半導体薄
膜は真性アモルファスシリコンからなることを特徴とす
るものである。請求項４に記載の発明は、請求項１に記
載の発明において、前記薄膜半導体素子は薄膜トランジ
スタであり、前記絶縁膜はゲート絶縁膜であることを特
徴とするものである。請求項５に記載の発明は、窒化シ
リコン膜と半導体薄膜とが積層された薄膜半導体素子の
製造方法において、プラズマＣＶＤ法により、反応ガス
としてＳｉＨ 4とＮＨ3を用い、キャリアガスとしてＮ2
とＨ2を用い、Ｎ2：Ｈ2の流量比を１〜２：３程度とし
て、前記窒化シリコン膜を成膜し、この窒化シリコン膜
上に前記半導体薄膜を形成することを特徴とするもので
ある。請求項６に記載の発明は、請求項５に記載の発明
において、前記絶縁膜の前記半導体膜との界面側におけ
る表面粗さが０．５〜０．６ｎｍ程度であることを特徴
とするものである。そして、この発明によれば、例え
ば、プラズマＣＶＤ法により、反応ガスとしてＳｉＨ4
とＮＨ3を用い、キャリアガスとしてＮ2とＨ2を用い、
Ｎ2：Ｈ2の流量比を１〜２：３程度として、窒化シリコ
ン膜を成膜すると、窒化シリコン膜の表面粗さを０．５
〜０．６ｎｍ程度と比較的小さくすることができる。
は、絶縁膜と半導体薄膜とが積層された薄膜半導体素子
において、前記絶縁膜の前記半導体薄膜との界面側にお
ける表面粗さが０．５〜０．６ｎｍ程度であることを特
徴とするものである。請求項２に記載の発明は、請求項
１に記載の発明において、前記絶縁膜は窒化シリコンか
らなることを特徴とするものである。請求項３に記載の
発明は、請求項１に記載の発明において、前記半導体薄
膜は真性アモルファスシリコンからなることを特徴とす
るものである。請求項４に記載の発明は、請求項１に記
載の発明において、前記薄膜半導体素子は薄膜トランジ
スタであり、前記絶縁膜はゲート絶縁膜であることを特
徴とするものである。請求項５に記載の発明は、窒化シ
リコン膜と半導体薄膜とが積層された薄膜半導体素子の
製造方法において、プラズマＣＶＤ法により、反応ガス
としてＳｉＨ 4とＮＨ3を用い、キャリアガスとしてＮ2
とＨ2を用い、Ｎ2：Ｈ2の流量比を１〜２：３程度とし
て、前記窒化シリコン膜を成膜し、この窒化シリコン膜
上に前記半導体薄膜を形成することを特徴とするもので
ある。請求項６に記載の発明は、請求項５に記載の発明
において、前記絶縁膜の前記半導体膜との界面側におけ
る表面粗さが０．５〜０．６ｎｍ程度であることを特徴
とするものである。そして、この発明によれば、例え
ば、プラズマＣＶＤ法により、反応ガスとしてＳｉＨ4
とＮＨ3を用い、キャリアガスとしてＮ2とＨ2を用い、
Ｎ2：Ｈ2の流量比を１〜２：３程度として、窒化シリコ
ン膜を成膜すると、窒化シリコン膜の表面粗さを０．５
〜０．６ｎｍ程度と比較的小さくすることができる。
【００１１】
【発明の実施の形態】図１はこの発明の一実施形態とし
ての薄膜トランジスタの断面図を示したものである。こ
の薄膜トランジスタの構造は、基本的には、図５に示す
従来の薄膜トランジスタの構造と同じであるが、再度説
明する。ガラス等からなる絶縁基板１１の上面の所定の
箇所にはＡｌ等からなるゲート電極１２が形成されてい
る。ゲート電極１２を含む絶縁基板１１の上面には窒化
シリコンからなるゲート絶縁膜（絶縁膜）１３が形成さ
れている。この場合、後で説明するように、窒化シリコ
ンからなるゲート絶縁膜１３の表面粗さは０．５〜０．
６ｎｍ程度となっている。
ての薄膜トランジスタの断面図を示したものである。こ
の薄膜トランジスタの構造は、基本的には、図５に示す
従来の薄膜トランジスタの構造と同じであるが、再度説
明する。ガラス等からなる絶縁基板１１の上面の所定の
箇所にはＡｌ等からなるゲート電極１２が形成されてい
る。ゲート電極１２を含む絶縁基板１１の上面には窒化
シリコンからなるゲート絶縁膜（絶縁膜）１３が形成さ
れている。この場合、後で説明するように、窒化シリコ
ンからなるゲート絶縁膜１３の表面粗さは０．５〜０．
６ｎｍ程度となっている。
【００１２】ゲート電極１２上におけるゲート絶縁膜１
３の上面の所定の箇所には真性アモルファスシリコンか
らなる半導体薄膜１４が形成されている。半導体薄膜１
４の上面ほぼ中央部には窒化シリコンからなるチャネル
保護膜１５が形成されている。チャネル保護膜１５の上
面両側およびその両側における半導体薄膜１４の上面に
はｎ型アモルファスシリコンからなるオーミックコンタ
クト層１６、１７が形成されている。オーミックコンタ
クト層１６、１７の各上面にはＡｌ等からなるソース電
極１８およびドレイン電極１９が形成されている。
３の上面の所定の箇所には真性アモルファスシリコンか
らなる半導体薄膜１４が形成されている。半導体薄膜１
４の上面ほぼ中央部には窒化シリコンからなるチャネル
保護膜１５が形成されている。チャネル保護膜１５の上
面両側およびその両側における半導体薄膜１４の上面に
はｎ型アモルファスシリコンからなるオーミックコンタ
クト層１６、１７が形成されている。オーミックコンタ
クト層１６、１７の各上面にはＡｌ等からなるソース電
極１８およびドレイン電極１９が形成されている。
【００１３】次に、この薄膜トランジスタの製造方法に
ついて、図２を参照して説明する。まず、図２（Ａ）に
示すように、ガラス等からなる絶縁基板１１の上面の所
定の箇所に、スパッタ法により成膜したＡｌ等からなる
金属膜をパターニングすることにより、ゲート電極１２
を形成する。
ついて、図２を参照して説明する。まず、図２（Ａ）に
示すように、ガラス等からなる絶縁基板１１の上面の所
定の箇所に、スパッタ法により成膜したＡｌ等からなる
金属膜をパターニングすることにより、ゲート電極１２
を形成する。
【００１４】次に、ゲート電極１２を含む絶縁基板１１
の上面に、プラズマＣＶＤ法により、窒化シリコンから
なるゲート絶縁膜１３、真性アモルファスシリコン膜２
１および窒化シリコン膜２２を連続して成膜する。この
場合、窒化シリコンからなるゲート絶縁膜１３の成膜
は、反応ガスとしてＳｉＨ4とＮＨ3を用い、キャリアガ
スとしてＮ2とＨ2を用いて行うが、その詳細については
後で説明する。
の上面に、プラズマＣＶＤ法により、窒化シリコンから
なるゲート絶縁膜１３、真性アモルファスシリコン膜２
１および窒化シリコン膜２２を連続して成膜する。この
場合、窒化シリコンからなるゲート絶縁膜１３の成膜
は、反応ガスとしてＳｉＨ4とＮＨ3を用い、キャリアガ
スとしてＮ2とＨ2を用いて行うが、その詳細については
後で説明する。
【００１５】次に、窒化シリコン膜２２をパターニング
すると、図２（Ｂ）に示すように、ゲート電極１２上に
おける真性アモルファスシリコン膜２１の上面の所定の
箇所にチャネル保護膜１５が形成される。次に、図２
（Ｃ）に示すように、チャネル保護膜１５を含む真性ア
モルファスシリコン膜２１の上面にプラズマＣＶＤ法に
よりｎ型アモルファスシリコン膜２３を成膜し、次いで
スパッタ法によりＡｌ等からなる金属膜２４を成膜す
る。
すると、図２（Ｂ）に示すように、ゲート電極１２上に
おける真性アモルファスシリコン膜２１の上面の所定の
箇所にチャネル保護膜１５が形成される。次に、図２
（Ｃ）に示すように、チャネル保護膜１５を含む真性ア
モルファスシリコン膜２１の上面にプラズマＣＶＤ法に
よりｎ型アモルファスシリコン膜２３を成膜し、次いで
スパッタ法によりＡｌ等からなる金属膜２４を成膜す
る。
【００１６】次に、金属膜２４、ｎ型アモルファスシリ
コン膜２３および真性アモルファスシリコン膜２１をパ
ターニングすると、図１に示すように、ゲート電極１２
上におけるゲート絶縁膜１３の上面の所定の箇所に半導
体薄膜１４が形成され、チャネル保護膜１５の上面両側
およびその両側における半導体薄膜１４の上面にオーミ
ックコンタクト層１６、１７が形成され、オーミックコ
ンタクト層１６、１７の各上面にソース電極１８および
ドレイン電極１９が形成される。
コン膜２３および真性アモルファスシリコン膜２１をパ
ターニングすると、図１に示すように、ゲート電極１２
上におけるゲート絶縁膜１３の上面の所定の箇所に半導
体薄膜１４が形成され、チャネル保護膜１５の上面両側
およびその両側における半導体薄膜１４の上面にオーミ
ックコンタクト層１６、１７が形成され、オーミックコ
ンタクト層１６、１７の各上面にソース電極１８および
ドレイン電極１９が形成される。
【００１７】ここで、ゲート絶縁膜１３を形成するため
の窒化シリコン膜の成膜について説明する。プラズマＣ
ＶＤ法により、反応ガスとしてＳｉＨ4とＮＨ3を用い、
キャリアガスとしてＮ2とＨ2を用いて窒化シリコン膜を
成膜するが、一例として、ＳｉＨ4、ＮＨ3の各流量を３
０ｓｃｃｍ、６０〜１５０ｓｃｃｍとし、Ｎ2：Ｈ2の流
量比を後述の如く変化させ、反応容器内の圧力を１００
Ｐａとし、高周波電源から１３．５６ＭＨｚの高周波電
力１５５ｍＷ／ｃｍ2を印加した。
の窒化シリコン膜の成膜について説明する。プラズマＣ
ＶＤ法により、反応ガスとしてＳｉＨ4とＮＨ3を用い、
キャリアガスとしてＮ2とＨ2を用いて窒化シリコン膜を
成膜するが、一例として、ＳｉＨ4、ＮＨ3の各流量を３
０ｓｃｃｍ、６０〜１５０ｓｃｃｍとし、Ｎ2：Ｈ2の流
量比を後述の如く変化させ、反応容器内の圧力を１００
Ｐａとし、高周波電源から１３．５６ＭＨｚの高周波電
力１５５ｍＷ／ｃｍ2を印加した。
【００１８】そして、Ｎ2：Ｈ2の流量比を変化させて成
膜した窒化シリコン膜の表面粗さを調べたところ、図３
に示す結果が得られた。この図では、横軸は、キャリア
ガス（Ｎ2＋Ｈ2）中のＨ2の割合(％)としているが、実
際には、Ｎ2の流量を一定としてＨ2の流量を変化させ
た。一例として、Ｎ2の流量を１００、２００、２５
０、５００ｓｃｃｍとし、この各流量に対してＨ2の流
量を変化させた。図３から明らかなように、キャリアガ
ス（Ｎ2＋Ｈ2）中のＨ2の割合が増加するにつれ、表面
粗さが小さくなる。
膜した窒化シリコン膜の表面粗さを調べたところ、図３
に示す結果が得られた。この図では、横軸は、キャリア
ガス（Ｎ2＋Ｈ2）中のＨ2の割合(％)としているが、実
際には、Ｎ2の流量を一定としてＨ2の流量を変化させ
た。一例として、Ｎ2の流量を１００、２００、２５
０、５００ｓｃｃｍとし、この各流量に対してＨ2の流
量を変化させた。図３から明らかなように、キャリアガ
ス（Ｎ2＋Ｈ2）中のＨ2の割合が増加するにつれ、表面
粗さが小さくなる。
【００１９】次に、Ｎ2：Ｈ2の流量比を変化させて成膜
した窒化シリコン膜（ゲート絶縁膜１３）を有する図１
に示す薄膜トランジスタの電界効果移動度を調べたとこ
ろ、図４に示す結果が得られた。この図によれば、表面
粗さが０．９ｎｍ程度、０．６〜０．５ｎｍであると、
電界効果移動度は０．６ｃｍ2／Ｖ・ｓ程度、０．８〜
１．４ｃｍ2／Ｖ・ｓ程度である。
した窒化シリコン膜（ゲート絶縁膜１３）を有する図１
に示す薄膜トランジスタの電界効果移動度を調べたとこ
ろ、図４に示す結果が得られた。この図によれば、表面
粗さが０．９ｎｍ程度、０．６〜０．５ｎｍであると、
電界効果移動度は０．６ｃｍ2／Ｖ・ｓ程度、０．８〜
１．４ｃｍ2／Ｖ・ｓ程度である。
【００２０】以上のことから、電界効果移動度が０．８
ｃｍ2／Ｖ・ｓ程度以上となるようにするには、表面粗
さは０．５〜０．６ｎｍ程度であればよく、またキャリ
アガス（Ｎ2＋Ｈ2）中のＨ2の割合は６０〜７５％程度
であればよいことになる。換言すれば、キャリアガス
（Ｎ2＋Ｈ2）中のＨ2の割合を６０〜７５％程度として
窒化シリコン膜を成膜すると、窒化シリコン膜の表面粗
さを０．５〜０．６程度と比較的小さくすることがで
き、ひいては電界効果移動度を０．８ｃｍ2／Ｖ・ｓ程
度以上と大きくすることができる。
ｃｍ2／Ｖ・ｓ程度以上となるようにするには、表面粗
さは０．５〜０．６ｎｍ程度であればよく、またキャリ
アガス（Ｎ2＋Ｈ2）中のＨ2の割合は６０〜７５％程度
であればよいことになる。換言すれば、キャリアガス
（Ｎ2＋Ｈ2）中のＨ2の割合を６０〜７５％程度として
窒化シリコン膜を成膜すると、窒化シリコン膜の表面粗
さを０．５〜０．６程度と比較的小さくすることがで
き、ひいては電界効果移動度を０．８ｃｍ2／Ｖ・ｓ程
度以上と大きくすることができる。
【００２１】ところで、キャリアガス（Ｎ2＋Ｈ2）中の
Ｈ2の割合が６０％ということは、Ｎ2の流量を一定で１
００、２００、２５０、５００ｓｃｃｍとしたとき、Ｈ
2の流量はその３／２倍で１５０、３００、３７５、７
５０ｓｃｃｍである。また、キャリアガス（Ｎ2＋Ｈ2）
中のＨ2の割合が７５％ということは、Ｎ2の流量を一定
で１００、２００、２５０、５００ｓｃｃｍとしたと
き、Ｈ2の流量はその３倍で３００、６００、７５０、
１５００ｓｃｃｍである。従って、キャリアガス（Ｎ2
＋Ｈ2）中のＨ2の割合が６０〜７５％程度ということ
は、Ｎ2：Ｈ2の流量比が１〜２：３程度ということであ
る。
Ｈ2の割合が６０％ということは、Ｎ2の流量を一定で１
００、２００、２５０、５００ｓｃｃｍとしたとき、Ｈ
2の流量はその３／２倍で１５０、３００、３７５、７
５０ｓｃｃｍである。また、キャリアガス（Ｎ2＋Ｈ2）
中のＨ2の割合が７５％ということは、Ｎ2の流量を一定
で１００、２００、２５０、５００ｓｃｃｍとしたと
き、Ｈ2の流量はその３倍で３００、６００、７５０、
１５００ｓｃｃｍである。従って、キャリアガス（Ｎ2
＋Ｈ2）中のＨ2の割合が６０〜７５％程度ということ
は、Ｎ2：Ｈ2の流量比が１〜２：３程度ということであ
る。
【００２２】なお、上記において、ゲート絶縁膜は窒化
シリコン膜としたが、本発明は、絶縁膜の表面粗さを比
較的小さくすることにより電界効果移動度が向上すると
いう趣旨であるから、窒化シリコン膜に限らず、酸化シ
リコン膜等の他の絶縁膜にも適用できるものである。ま
た、半導体薄膜はアモルファスシリコンに限らず、多結
晶シリコンの場合でも、その電界効果移動度を向上する
ものである。
シリコン膜としたが、本発明は、絶縁膜の表面粗さを比
較的小さくすることにより電界効果移動度が向上すると
いう趣旨であるから、窒化シリコン膜に限らず、酸化シ
リコン膜等の他の絶縁膜にも適用できるものである。ま
た、半導体薄膜はアモルファスシリコンに限らず、多結
晶シリコンの場合でも、その電界効果移動度を向上する
ものである。
【００２３】
【発明の効果】以上説明したように、この発明によれ
ば、例えば、プラズマＣＶＤ法により、反応ガスとして
ＳｉＨ4とＮＨ3を用い、キャリアガスとしてＮ2とＨ2を
用い、Ｎ 2：Ｈ2の流量比を１〜２：３程度として、窒化
シリコン膜を成膜すると、窒化シリコン膜の表面粗さを
０．５〜０．６ｎｍ程度と比較的小さくすることがで
き、ひいては電界効果移動度を０．８ｃｍ2／Ｖ・ｓ程
度以上と大きくすることができる。
ば、例えば、プラズマＣＶＤ法により、反応ガスとして
ＳｉＨ4とＮＨ3を用い、キャリアガスとしてＮ2とＨ2を
用い、Ｎ 2：Ｈ2の流量比を１〜２：３程度として、窒化
シリコン膜を成膜すると、窒化シリコン膜の表面粗さを
０．５〜０．６ｎｍ程度と比較的小さくすることがで
き、ひいては電界効果移動度を０．８ｃｍ2／Ｖ・ｓ程
度以上と大きくすることができる。
【図１】この発明の一実施形態としての薄膜トランジス
タの断面図。
タの断面図。
【図２】（Ａ）〜（Ｃ）はそれぞれ図１に示す薄膜トラ
ンジスタの各製造工程を説明するために示す断面図。
ンジスタの各製造工程を説明するために示す断面図。
【図３】キャリアガス（Ｎ2＋Ｈ2）中のＨ2の割合と窒
化シリコン膜の表面粗さとの関係を示す図。
化シリコン膜の表面粗さとの関係を示す図。
【図４】窒化シリコン膜の表面粗さと薄膜トランジスタ
の電界効果移動度との関係を示す図。
の電界効果移動度との関係を示す図。
【図５】従来の薄膜トランジスタの一例の断面図。
１１ 絶縁基板
１２ ゲート電極
１３ ゲート絶縁膜
１４ 半導体薄膜
１５ チャネル保護膜
１６、１７ オーミックコンタクト層
１８ ソース電極
１９ ドレイン電極
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 4K030 AA06 AA13 AA17 AA18 BA40
CA06 CA12 FA01 JA05 JA06
5F058 BA20 BB06 BC08 BF07 BF23
BF30
5F110 AA01 CC07 DD02 EE03 EE44
FF02 FF03 FF30 GG02 GG13
GG15 GG35 GG45 HK03 HK09
HK16 HK21 HK33 HK35 NN12
NN24 NN35 QQ09
Claims (6)
- 【請求項１】 絶縁膜と半導体薄膜とが積層された薄膜
半導体素子において、前記絶縁膜の前記半導体薄膜との
界面側における表面粗さが０．５〜０．６ｎｍ程度であ
ることを特徴とする薄膜半導体素子。 - 【請求項２】 請求項１に記載の発明において、前記絶
縁膜は窒化シリコンからなることを特徴とする薄膜半導
体素子。 - 【請求項３】 請求項１に記載の発明において、前記半
導体薄膜は真性アモルファスシリコンからなることを特
徴とする薄膜半導体素子。 - 【請求項４】 請求項１に記載の発明において、前記薄
膜半導体素子は薄膜トランジスタであり、前記絶縁膜は
ゲート絶縁膜であることを特徴とする薄膜半導体素子。 - 【請求項５】 窒化シリコン膜と半導体薄膜とが積層さ
れた薄膜半導体素子の製造方法において、プラズマＣＶ
Ｄ法により、反応ガスとしてＳｉＨ4とＮＨ3を用い、キ
ャリアガスとしてＮ2とＨ2を用い、Ｎ2：Ｈ2の流量比を
１〜２：３程度として、前記窒化シリコン膜を成膜し、
この窒化シリコン膜上に前記半導体薄膜を形成すること
を特徴とする薄膜半導体素子の製造方法。 - 【請求項６】 請求項５に記載の発明において、前記絶
縁膜の前記半導体膜との界面側における表面粗さが０．
５〜０．６ｎｍ程度であることを特徴とする薄膜半導体
素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001395843A JP2003197636A (ja) | 2001-12-27 | 2001-12-27 | 薄膜半導体素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001395843A JP2003197636A (ja) | 2001-12-27 | 2001-12-27 | 薄膜半導体素子およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003197636A true JP2003197636A (ja) | 2003-07-11 |
Family
ID=27602116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001395843A Pending JP2003197636A (ja) | 2001-12-27 | 2001-12-27 | 薄膜半導体素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003197636A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006007313A2 (en) * | 2004-06-25 | 2006-01-19 | Applied Materials, Inc. | Improving water-barrier performance of an encapsulating film |
| US7183197B2 (en) | 2004-06-25 | 2007-02-27 | Applied Materials, Inc. | Water-barrier performance of an encapsulating film |
| JP2007059560A (ja) * | 2005-08-24 | 2007-03-08 | Sharp Corp | 薄膜半導体装置、薄膜半導体装置の製造方法、及び液晶表示装置 |
| US7214600B2 (en) | 2004-06-25 | 2007-05-08 | Applied Materials, Inc. | Method to improve transmittance of an encapsulating film |
| JP2013057950A (ja) * | 2012-10-19 | 2013-03-28 | Toshiba Corp | 表示装置 |
-
2001
- 2001-12-27 JP JP2001395843A patent/JP2003197636A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006007313A2 (en) * | 2004-06-25 | 2006-01-19 | Applied Materials, Inc. | Improving water-barrier performance of an encapsulating film |
| WO2006007313A3 (en) * | 2004-06-25 | 2006-04-20 | Applied Materials Inc | Improving water-barrier performance of an encapsulating film |
| US7183197B2 (en) | 2004-06-25 | 2007-02-27 | Applied Materials, Inc. | Water-barrier performance of an encapsulating film |
| US7214600B2 (en) | 2004-06-25 | 2007-05-08 | Applied Materials, Inc. | Method to improve transmittance of an encapsulating film |
| US7220687B2 (en) | 2004-06-25 | 2007-05-22 | Applied Materials, Inc. | Method to improve water-barrier performance by changing film surface morphology |
| JP2008504114A (ja) * | 2004-06-25 | 2008-02-14 | アプライド マテリアルズ インコーポレイテッド | カプセル化膜の遮水性能の改善 |
| US7504332B2 (en) | 2004-06-25 | 2009-03-17 | Applied Materials, Inc. | Water-barrier performance of an encapsulating film |
| KR101279914B1 (ko) * | 2004-06-25 | 2013-07-01 | 어플라이드 머티어리얼스, 인코포레이티드 | 밀봉 필름의 차수 성능 개선 방법 및 장치 |
| JP2007059560A (ja) * | 2005-08-24 | 2007-03-08 | Sharp Corp | 薄膜半導体装置、薄膜半導体装置の製造方法、及び液晶表示装置 |
| JP2013057950A (ja) * | 2012-10-19 | 2013-03-28 | Toshiba Corp | 表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100403540C (zh) | 集成电路元件及其形成方法 | |
| US6509239B1 (en) | Method of fabricating a field effect transistor | |
| US7923322B2 (en) | Method of forming a capacitor | |
| US7884035B2 (en) | Method of controlling film uniformity and composition of a PECVD-deposited A-SiNx : H gate dielectric film deposited over a large substrate surface | |
| US8110453B2 (en) | Low temperature thin film transistor process, device property, and device stability improvement | |
| US20050233092A1 (en) | Method of controlling the uniformity of PECVD-deposited thin films | |
| TW201017755A (en) | Treatment of gate dielectric for making high performance metal oxide and metal oxynitride thin film transistors | |
| TW200538575A (en) | Controlling the properties and uniformity of a silicon nitride film by controlling the film forming precursors | |
| US20110095402A1 (en) | Gate dielectric film with controlled structural and physical properties over a large surface area substrate | |
| JP2738333B2 (ja) | 半導体装置の製造方法 | |
| JP2003197636A (ja) | 薄膜半導体素子およびその製造方法 | |
| JP2976442B2 (ja) | 絶縁膜の形成方法 | |
| KR950007671B1 (ko) | 텅스텐 박막의 증착방법 | |
| JP3325664B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2006120992A (ja) | シリコン窒化膜の製造方法及びその製造装置 | |
| JP2003092409A (ja) | 薄膜半導体素子およびその製造方法 | |
| US20220230877A1 (en) | Selective SIGESN:B Deposition | |
| US10269900B2 (en) | Semiconductor film with adhesion layer and method for forming the same | |
| US8673410B2 (en) | Adhesion layer for thin film transistors | |
| JPH04243166A (ja) | 薄膜トランジスタおよびその製造方法 | |
| US20050272210A1 (en) | Method for manufacturing gate electrode of semiconductor device using aluminium nitride film | |
| JP2756121B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3644977B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| TWI322470B (en) | Method of forming compressive nitride film and method of manufacturing metal oxide semiconductor | |
| JPH07221302A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20041001 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060206 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060413 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060721 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
| A521 | Written amendment |
Effective date: 20061010 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Effective date: 20080226 Free format text: JAPANESE INTERMEDIATE CODE: A02 |