JP4093604B2 - 導電性パターンの形成方法 - Google Patents

Description

【０００１】
【産業上の利用分野】
本発明は、電子デバイス等の接合層、電極とのオーミック層、配線などに用いる導電性パターンを基材上に形成する方法に関する。
【０００２】
【従来の技術】
薄膜トランジスタをはじめとする各種Ｓｉ系電子デバイスには、整合層、電極とのオーミック層、あるいは配線の形成のために、ｐ型あるいｎ型に制御された低抵抗のＳｉ系半導体層が広く用いられている。この半導体層の形成にあたって、必要とする特定の部分にのみ選択的に半導体層を形成することができればデバイス作製におけるプロセス行程の短縮と素子の微細化に伴う信頼性、歩留まりの向上に極めて有効である。こうした考えから、基材に単結晶Ｓｉを用いる高温プロセスを利用する半導体プロセスでは、ＨＣＩを含むハロシラン類を原料とするＣＶＤ技術によって選択的に特定の部分にのみに半導体層を形成することが行なわれている。
【０００３】
しかしながら、安価な低融点基材を用いる薄膜トランジスタや太陽電池をはじめとする大面積電子デバイスの作製では材料作製に５００℃以下の低温プロセスを必要とするため、特定の部分にのみ選択的にＳｉ系半導体層を形成することが困難である。このため、一般に、これらの半導体層の形成には、各種ＣＶＤ技術等を用いてまず均一に半導体層を形成した後、フォトリソグラフィ技術を用いてレジスト層をパターニングし、これをマスクとするエッチング等との組み合わせによって、特定の部分にのみ半導体層を形成することが行なわれる。このため、デバイス作製の際の工程数が増えるばかりでなく、素子の信頼性や歩留まりを損ねる要因の一つとなっている。
【０００４】
【発明が解決しようとする問題点】
本発明は、従来困難であった５００℃以下の低温において、電子デバイスの接合層、電極とのオーミック層、素子間の配線などに用いる低抵抗の半導体層を特定の基材上にのみ選択的に形成する方法を提供することを目的とする。
【０００５】
【問題を解決するための手段】
本発明者は、研究の結果、ハロゲン化ゲルマニウムとシラン類との熱ＣＶＤにおいて、従来結晶質Ｓｉ／ＳｉＯ_２系、例えばＳｉＯ_２でパターニングされたＳｉ基板などＳｉ基材においてのみ見出されていたＳｉＧｅの選択成長が、ガラス、窒化ケイ素、あるいは、酸化ケイ素などの非晶質基材上、あるいは、サファイヤをはじめとする絶縁性結晶質基材上にパターン状に形成された各種無機導電性基材を用いても同様にＳｉＧｅをパターニングされた基材上にのみ選択的に成長することができることを見出した。さらに、当該熱ＣＶＤ技術において、原料ガスに半導体プロセスで用いられるジボラン、フォスフィン、アルシン等のドーパントガスを添加しておくことによって、ｐ型あるいはｎ型に制御された低抵抗のＳｉＧｅを堆積できることを確認した。この知見をもとに、前述の導電性材料でパターニングされた基材を用いて、ドーピングガスを含む原料ガスによる熱ＣＶＤ法によりＳｉＧｅの堆積を行なうことによって、従来困難であった５００℃以下の低温において、パターニングされた導電性の基材上にのみ選択的にｐ型あるいはｎ型に制御された低抵抗のＳｉＧｅからなる導電性パターンを容易に形成する技術を確立した。
【０００６】
すなわち、本発明は、５００℃以下の温度で、ジボラン、フォスフィン、アルシン等のドーパントガスを含むハロゲン化ゲルマニウムとシラン類を原料とする熱ＣＶＤ法を用いて、基材上にパターン状に形成された導電性の基材上にｐ型あるいはｎ型に制御された低抵抗のＳｉＧｅを選択的に形成することを特徴とする導電性パターンの形成方法である。
【０００７】
パター−ニングされた基材上への選択的なＳｉＧｅの堆積には、フッ化ゲルマニウムや塩化ゲルマニウムなどのハロゲン化ゲルマニウムとその還元に有効なシラン、ジシラン、あるいはそのハロゲン誘導体を原料ガスに用いることが重要である。この場合、原料ガスは、Ｈｅ、Ａｒ、窒素などの不活性ガスや水素などで希釈して用いることが出来る。希釈ガスを選ぶことによって、選択的なＳｉＧｅの堆積が実現できる堆積温度や反応圧力などの作製条件の範囲を制御することが可能となる。
原料ガスの流量比によって堆積するＳｉＧｅの組成をかえることができるが、ジシラン、フッ化ゲルマニウムを原料に用いる場合、その流量比（ジシラン／フッ化ゲルマニウム）は０．５〜４０が適当であり、好ましくは０．５〜２０とすることが望ましい。
本ＣＶＤ系に見られる選択成長性は、表面での原料ガスの選択的な活性化が重要な役割を果たしていると考えられ、表面近傍での熱によるホモジニアスな原料ガスの分解が誘起される条件では選択性が消失する。したがって、選択性の実現にあたっては、基材の選択が重要であるとともに、膜の成長条件、特に表面近傍での原料ガス間の反応を支配する堆積温度および反応圧力が重要なパラメータとなる。該ＣＶＤ系の膜堆積には２５０〜３００℃以上の堆積温度を必要とするが、選択的な成長が実現できる温度領域は、一般的に比較的低い温度領域、５００℃以下に限られる。また、反応圧力は堆積温度との関係で選択されるが、一般的な傾向として、表面近傍での反応が支配的となる圧力の高い条件では選択性は失われ、数＋Ｔｏｒｒ以下の低圧ほど選択的な堆積が起こりやすい。
【０００８】
ｐ型ＳｉＧｅの作製には、ｐ型ドーパントとしてジボランが有効である。キャリア濃度は、ジボランの流量（シラン類に対し１０ｐｐｍ〜１０％）によって制御可能であるが、導電率が１０Ｓ／ｃｍ程度（キャリア濃度が１０^{１７〜１８}ｃｍ^−３）の場合には本系の固有の特徴からドーピングガスを用いなくとも作製が可能である。一方、ｎ型ＳｉＧｅの作製には、ｎ型ドーパントガスを用いる必要があり、フォスフィン、アルシンが有効である。導電率、キャリア濃度は、同様にドーパントガスの流量（シラン類に対し１０ｐｐｍ〜１０％）によって制御することができる。
【０００９】
選択的にＳｉＧｅを堆積する基材は、無機導電性基材、例えば、アルミニウム、クロム、タングステン、ニッケル、銅、銀、金などの金属やその合金のほか、ＩＴＯ、酸化スズなどの一部の導電性酸化物から選ぶことができる。酸化物の場合、それを構成する金属酸化物がシラン類によって一部還元されてできる金属が同様の膜の成長を促すことが考えられる。これらの基材をパターン状に前記基材上に形成することによって、選択的にＳｉＧｅからなる該導電性パターンを形成することができるが、これは、形状は特にパターンに限られるわけではない。
【００１０】
【実施例】
以下の実施例によって、本発明を詳細に説明するが、これらによって限定されるものではない。
【００１１】
実施例１
Ｓｉウェーハの熱酸化によって形成したＳｉＯ_２上にアルミニウム薄膜をパターン状に形成した基板を用いて、フッ化ゲルマニウムとジシランをそれぞれ２．７ｓｃｃｍおよび２０ｓｃｃｍ、希釈のためにＨｅを３００ｓｃｃｍ反応容器に流し、圧力を０．４５ｔｏｒｒ、基板温度を３２５℃で２０分堆積を行なったところ、アルミニウム上にのみ選択的にＳｉＧｅが０．３８μｍ堆積した。堆積膜はｐ型で導電率は１０〜１５Ｓ／ｃｍであった。
さらに、基板温度を変化させて成長を行なったところ、３７５℃までは選択成長性が維持され、基板温度が４００℃では非選択的なＳｉＧｅ膜の堆積が見られた。膜厚は、３５０℃では０．５５μｍ、３７５℃では１．１μｍであった。膜厚が大きくなるにつれて導電率が上昇する傾向は見られるが、いずれの膜も電気特性に大きな変化が見られなかった。
【００１２】
実施例２
ガラス基板上にアルミニウム薄膜をパターン状に形成した基板を用いて実施例１と同じ条件で膜を成長したところ、アルミニウム上にのみ選択的にＳｉＧｅが０．４μｍ堆積した。基板材質をＳｉＯ_２からガラスに代えても、膜の電気特性を含む選択性成長の特性には大きな違いは見られなかった。
【００１３】
実施例３
実施例１と同様な条件下で、Ｓｉウェーハの熱酸化によって形成したＳｉＯ_２上にクロム薄膜をパターン状に形成した基板を用いて膜の堆積を行なったところ、クロム上にのみ選択的に０．１７μｍのＳｉＧｅが堆積した。堆積膜の導電率は実施例１と同様であった。さらに、基板温度を変化させて成長を行なったところ、３７５℃までは選択成長性が維持され、基板温度が４００℃では非選択的なＳｉＧｅ膜の堆積が見られた。膜厚は、３５０℃では０．３５μｍ、３７５℃では０．７μｍであった。いずれの膜も電気特性には大きな違いは見られなかった。
【００１４】
実施例４
実施例２と同様に、ガラス基板上にクロム薄膜をパターン状に形成したガラス基板を用いて膜を成長したところ、０．２μｍのＳｉＧｅ膜が選択的にクロム上に堆積した。堆積膜の電気特性は、実施例１と同じであった。
【００１５】
実施例５
Ｓｉウェーハの熱酸化によって形成したＳｉＯ_２上にアルミニウム薄膜をパターン状に形成した基板を用いて、フッ化ゲルマニウムとジシランをそれぞれ２ｓｃｃｍ、１５ｓｃｃｍ、ｎ型ドーパントガスとしてジシランに対しフォスフィン濃度を１０００ｐｐｍ、希釈のためにＡｒを３００ｓｃｃｍ反応容器に流し、圧力を１ｔｏｒｒ、基板温度を３５０℃で２０分堆積を行なったところ、アルミニウム上にのみ選択的にＳｉＧｅが０．６μｍ堆積した。膜はｎ型で、導電率は４５Ｓ／ｃｍであった。
【００１６】
実施例６
実施例５と同様な条件下で、ｐ型ドーパントガスとしてジボランを１０００ｐｐｍ含むジシランを用いてＣＶＤを行なったところ、アルミニウム上にのみＳｉＧｅ膜が０．５μｍ堆積した。堆積膜はｐ型で、導電率は２２Ｓ／ｃｍであった。
【００１７】
【発明の効果】
本発明は、熱ＣＶＤ法により５００℃以下の低温で、ｐ型またはｎ型に制御された低抵抗ＳｉＧｅを導電性の基材上に選択的に堆積することによって導電性パターンを形成する方法である。これは、従来、大面積デバイスの作製などに用いられる５００℃以下の低温プロセスでは実現が困難であった選択成長技術によって、特定の部分にのみ選択的にＳｉ系低抵抗半導体層を形成することを可能にするものである。これによって、デバイスの接合層、活性層と電極をつなぐオーミック層、配線などを、膜成長とこれに引き続くフォトリソグラフィとエッチングプロセスによらないで形成することを可能にするもので、電子デバイスの作製に新たな発展をもたらすきわめて有益な発明である。
【図面の簡単な説明】
【図１】実施例１および３において、アルミニウム上（上）およびクロム上（下）に選択的に形成されたＳｉＧｅ膜の電子顕微鏡写真である。平坦に見える部分がＳｉＧｅの堆積が見られないＳｉＯ_２部分である。

Claims (3)

1. ガラス又は酸化ケイ素からなる非晶質基材上にアルミニウム薄膜又はクロム薄膜をパターン状に形成し、
   ハロゲン化ゲルマニウムとシラン類を原料とし、３２５℃〜３７５℃の温度及び０．４５ｔｏｒｒ〜１ｔｏｒｒの圧力で行う熱ＣＶＤ法によって、前記パターン状に形成されたアルミニウム薄膜又はクロム薄膜上にのみ選択的にＳｉＧｅを堆積し、前記非晶質基材上にはＳｉＧｅを堆積しない、ＳｉＧｅの堆積方法。
2. 前記原料がドーパントガスを含む、請求項１に記載のＳｉＧｅの堆積方法。
3. 前記ＳｉＧｅ膜がｐ型あるいはｎ型である、請求項１又は２に記載のＳｉＧｅの堆積方法。

Images