JPH01296666A - ヘテロ接合バイポーラトランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はへテロ接合バイポーラトランジスタの製造方法
に係り、特に高性能化及び高集積化に好適なヘテロ接合
バイポーラトランジスタの製造方法に関する。

〔従来の技術〕

ヘテロ接合バイポーラトランジスタの高性能化には、エ
ミッタ抵抗、ベース抵抗の低減が必須である。

その対策として、例えば、インステイチュートフイジツ
クス　コンファレンス　シリーズ（Ｉｎｓｔ　。

Ｐｈｙｓ、　Ｃｏｎｆ、　Ｓｅｒ、）Ｎａ７９　：Ｃｈ
ａｐｔｅｒｌ　１　ｐ　５８９−５９４で紹介されてい
るように、エミッタ電極を、リソグラフィ工程の合わせ
精度内で、エミッタ領域全面に形成し、エミッタ抵抗を
実効的に低減している。また、ベース抵抗は、側壁絶縁
膜を利用して、自己整合的にエミッタ、ベース電極間距
離を短縮することにより低減を図っている。

〔発明が解決しようとする課題〕

上記従来技術は、平坦化プロセスを用いなければならず
、工程数が多く且つ複雑である。

本発明の目的は、上記従来技術の利点を簡便なプロセス
で実現することにある。

（課題を解決するための手段〕 上記目的は、側壁絶縁膜で隔離されたエミッタ領域及び
ベース領域に選択的に金属膜を形成することにより、達
成される。

〔作用〕 エミッタ領域のメサに形成した側壁絶縁膜により、隔て
られたエミッタ、ベース領域にのみ選択的に金属を堆積
する。それによって、エミッタ領域全面に金属を被覆す
ることができる。また同時にベース電極を側壁絶縁膜の
幅だけエミッタメサから隔てたところに自己整合的に形
成できる。

〔実施例〕

実施例１ 第１図に示す工程概略図を用いて本発明の一実施例を説
明する。

半絶縁性Ｇ　ａ　Ａ　ｓ基板１０上に例えばＭＲＥ法に
よりｎ中型Ｇ　ａ　Ａ　ｓサブコレクタ層１１（厚さ５
０００人）、ｎ型Ｇ　ａ　Ａ　ｓコレクタ層１２（７１
さ６０００人）、ｐ十型ＧａＡｓベース層１３（厚さ１
０００人）、ｎ型Ａ　Ｑ　Ｇ　ａ　Ａ　ｓエミッタ層１
４（厚さ１０００人）、及びｎ十型ＧａＡｓサブエミッ
タ層１５（厚さ１０００人）を順次積層成長した。然る
後、通常のりソグラフイ技術を用いて、エミッタ領域に
ホトレジストパターン１６を形成した。（第１図（ａ）
） 次いで、上記ホトレジスト１６をマスクにして、塩素系
ガスを用いｐ中型Ｇ　ａ　Ａ　ｓベース層１３の面出し
を行った。次に、通常のＣＶＤ法により５ｉＯｚ等の絶
縁膜１７を形成し、然る移譲絶縁膜１７上のエミッタ、
ベース領域外の部分にレジストパターン１８を形成した
。（第１図（ｂ））次いで、上記レジストパターン１８
をマスクに異方性エツチングにより絶縁膜１７をエツチ
ングして側壁絶縁膜１９を形成した。（第１図（Ｃ））
レジスト１８を除去した後、Ｗを減圧ＣＶＤ法によりエ
ミッタサブコレクタ層１５とベース層１３上に選択的に
堆積し、エミッタ電極１１０及びベース電極１１１を同
時に形成した。このとき用いたガスは、Ｈ２とＷＦｅで
あり、全ガス圧を１ｔｏｒｒ以下、基板温度を２００〜
４００’Ｃに設定した。ここで用いたＷＦ　６は、その
他の高融点金属のハロゲン化物でもよく、またＨ２もそ
の他の還元性のガス例えばＳｉＨ４を用いても構わない
。

（第１図（ｄ）） 次に、コレクタ電極形成部に開孔部をもつレジストパタ
ーン１１２を形成した。（第１図（ｅ））引続き、上記
レジスト１１２をマスクにして絶縁膜１７及びベース層
１３．コレクタ層１２をエツチングして、サブコレクタ
層１１の面出しを行った。然る後、リフトオフ法を用い
てＡ　ｕ　Ｇ　ｅ系のコレクタ電極１１３を形成して、
ヘテロ接合バイポーラトランジスタの主要部を完成した
。

実施例２ 実施例１では、サブエミツタ層１５にｎ中型ＧａＡｓ層
を用いているが１本実施例では、ｎ十Ｇｅ層或いはｎ＋
ＩｎＧａＡｓｒｌをサブエミツタ層として用いて実施例
１と同様なヘテロ接合バイポーラトランジスタを製造し
た。ＧｅやＩｎＱａＡｓはＧａＡｓに比らべ、高濃度に
ドーピングできるためＷ電極のコンタクト抵抗が小さく
できる。また、Ｗ等の選択ＣＶＤ法においては、Ｇ　ａ
　Ａ　ｓよりも、絶縁膜との選択性が高いのでプロセス
マージンが大きい。

実施例３ 実施例１では、ベース層１３にｐ中型Ｇ　ａ　Ａ　ｓ層
を用いているが、本実施例ではＰ十型ＡＱＧａＡｓ層或
いはｐ十型ＩｎＧａＡｓ層を用いて実施例１と同様なヘ
テロ接合バイポーラトランジスタを製造したｅ　Ａ　Ｑ
　Ｇ　ａ　Ａ　ｓやＩｎＧａＡｓはＧａＡＳに比らべ。

Ｗ等の選択ＣＶＤ法において、絶縁膜に対する選択性が
高いのでプロセスマージンが大きい。

実施例４ 第１図及び第２図に示す工程概略図を用いて説明する。

前記実施例１〜３において、第１図（ｄ）に示すように
、Ｗ等の選択ＣＶＤ法によりエミッタ電極１１０及びベ
ース電極１１１を同時形成した後、第２図に示すように
絶縁膜２１を被覆した。

然る後、コレクタコンタクト孔形成部にレジストパター
ン２２を形成した。（第２（ａ））次いで、上記レジス
ト２２をマスクにして、サブコレクタ層１１に到達する
コンタクト孔を形成した。然る後、還元性ガスを解離吸
着しやすい金属を上層に有する。Ａ　ｕ　Ｇ　ｅ系のコ
ンタクト電極２３をリフトオフ法により形成した。（第
２図（ｂ）） 次に、実施例１で述べたＷ等の選択ＣＶＤ法を用いて、
コンタクト孔をＷ２４で埋め込んだ６（第２図（Ｃ）） 本実施例では、コレクタコンタクト孔をＷ等の金属で埋
め込んでいるため、素子表面の段差が低減されている。

これにより、配線の段切れが無くなり、高集積化も可能
ｔこなった。

〔発明の効果〕

本発明によれば、エミッタ電極及びベース電極を自己整
合的にエミッタメサ部の側壁絶縁膜幅だけ隔て形成でき
る。これによりエミッタ・ベース電極間距離が、均一に
短縮でき、ベース抵抗の低減が図れる。また、エミッタ
電極は、自己整合的にエミッタ領域全面に形成されるの
で、実効的にエミッタ抵抗が低減できる。また上述した
エミッタ抵抗、ベース抵抗の低減により、ヘテロ接合バ
イポーラトランジスタは一層の高周波動作が可能になる
。

【図面の簡単な説明】

第１図は本発明の実施例１の概略工程を示す断面図、第
２図は、実施例４を説明するた概略工程を示す断面図で
ある。 １０・・・半絶縁性Ｇ　ａ　Ａ　ｓ基板、１１・・・ｎ
十型サブコレクタ層、１２・・・ｎ型コレクタ層、１３
・　ｐ＋型ベース層、１４・・・ｎ型エミツタ層、１５
・・・ｎ＋型サブエミッタ層、１６，１８，１１２・・
・ホトレジスト、１７・・・絶縁膜、１９・・・側壁絶
縁膜、１１０・・・エミッタ電極、１１１・・・ベース
電極、１１３・・・コレクタ電極、２１・・・絶縁膜、
２２・・・ホトレジスト、２３・・・コレクタ電極、２
４・・・取り出し電極。　−−」・′ 埠１図 （リ フシニ　馬゛跨″′ｙＡｔへ曙ｋ （レノ

Claims (1)

1. 【特許請求の範囲】 １、側壁絶縁膜により隔離されたエミッタ電極形成領域
   とベース電極形成領域に、化学気相成長法を用いて選択
   的に金属膜を形成する工程を含むことを特徴とするヘテ
   ロ接合バイポーラトランジスタの製造方法。 ２、上記エミッタ電極形成領域が、水素やモノシラン等
   の還元性ガスを解離吸着しやすい元素を含んでいること
   を特徴とする請求範囲第１項に記載したヘテロ接合バイ
   ポーラトランジスタの製造方法。 ３、上記エミッタ電極形成領域が、高濃度の不純物を含
   んだＩｎＧａＡｓ層であることを特徴とする請求範囲第
   １項に記載したヘテロ接合バイポーラトランジスタの製
   造方法。 ４、上記エミッタ電極形成領域が、高濃度の不純物を含
   んだＧｅ層であることを特徴とする請求範囲第１項に記
   載したヘテロ接合バイポーラトランジスタの製造方法。 ５、上記ベース電極形成領域に、還元性ガスを解離吸着
   しやすい元素を含むことを特徴とする請求範囲第１項に
   記載したヘテロ接合バイポーラトランジスタの製造方法
   。 ６、上記金属膜が、Ｗ、Ｍｏ等の高融点金属または金属
   シリサイドであることを特徴とする請求範囲第１項に記
   載したヘテロ接合バイポーラトランジスタの製造方法。