JPH01296666A - ヘテロ接合バイポーラトランジスタの製造方法 - Google Patents

ヘテロ接合バイポーラトランジスタの製造方法

Info

Publication number
JPH01296666A
JPH01296666A JP12573588A JP12573588A JPH01296666A JP H01296666 A JPH01296666 A JP H01296666A JP 12573588 A JP12573588 A JP 12573588A JP 12573588 A JP12573588 A JP 12573588A JP H01296666 A JPH01296666 A JP H01296666A
Authority
JP
Japan
Prior art keywords
emitter
layer
base
bipolar transistor
heterojunction bipolar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12573588A
Other languages
English (en)
Inventor
Katsuhiko Mitani
三谷 克彦
Chushiro Kusano
忠四郎 草野
Hiroshi Masuda
宏 増田
Susumu Takahashi
進 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP12573588A priority Critical patent/JPH01296666A/ja
Publication of JPH01296666A publication Critical patent/JPH01296666A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はへテロ接合バイポーラトランジスタの製造方法
に係り、特に高性能化及び高集積化に好適なヘテロ接合
バイポーラトランジスタの製造方法に関する。
〔従来の技術〕
ヘテロ接合バイポーラトランジスタの高性能化には、エ
ミッタ抵抗、ベース抵抗の低減が必須である。
その対策として、例えば、インステイチュートフイジツ
クス コンファレンス シリーズ(Inst 。
Phys、 Conf、 Ser、)Na79 :Ch
apterl 1 p 589−594で紹介されてい
るように、エミッタ電極を、リソグラフィ工程の合わせ
精度内で、エミッタ領域全面に形成し、エミッタ抵抗を
実効的に低減している。また、ベース抵抗は、側壁絶縁
膜を利用して、自己整合的にエミッタ、ベース電極間距
離を短縮することにより低減を図っている。
〔発明が解決しようとする課題〕
上記従来技術は、平坦化プロセスを用いなければならず
、工程数が多く且つ複雑である。
本発明の目的は、上記従来技術の利点を簡便なプロセス
で実現することにある。
(課題を解決するための手段〕 上記目的は、側壁絶縁膜で隔離されたエミッタ領域及び
ベース領域に選択的に金属膜を形成することにより、達
成される。
〔作用〕 エミッタ領域のメサに形成した側壁絶縁膜により、隔て
られたエミッタ、ベース領域にのみ選択的に金属を堆積
する。それによって、エミッタ領域全面に金属を被覆す
ることができる。また同時にベース電極を側壁絶縁膜の
幅だけエミッタメサから隔てたところに自己整合的に形
成できる。
〔実施例〕
実施例1 第1図に示す工程概略図を用いて本発明の一実施例を説
明する。
半絶縁性G a A s基板10上に例えばMRE法に
よりn中型G a A sサブコレクタ層11(厚さ5
000人)、n型G a A sコレクタ層12(71
さ6000人)、p十型GaAsベース層13(厚さ1
000人)、n型A Q G a A sエミッタ層1
4(厚さ1000人)、及びn十型GaAsサブエミッ
タ層15(厚さ1000人)を順次積層成長した。然る
後、通常のりソグラフイ技術を用いて、エミッタ領域に
ホトレジストパターン16を形成した。(第1図(a)
) 次いで、上記ホトレジスト16をマスクにして、塩素系
ガスを用いp中型G a A sベース層13の面出し
を行った。次に、通常のCVD法により5iOz等の絶
縁膜17を形成し、然る移譲絶縁膜17上のエミッタ、
ベース領域外の部分にレジストパターン18を形成した
。(第1図(b))次いで、上記レジストパターン18
をマスクに異方性エツチングにより絶縁膜17をエツチ
ングして側壁絶縁膜19を形成した。(第1図(C))
レジスト18を除去した後、Wを減圧CVD法によりエ
ミッタサブコレクタ層15とベース層13上に選択的に
堆積し、エミッタ電極110及びベース電極111を同
時に形成した。このとき用いたガスは、H2とWFeで
あり、全ガス圧を1torr以下、基板温度を200〜
400’Cに設定した。ここで用いたWF 6は、その
他の高融点金属のハロゲン化物でもよく、またH2もそ
の他の還元性のガス例えばSiH4を用いても構わない
(第1図(d)) 次に、コレクタ電極形成部に開孔部をもつレジストパタ
ーン112を形成した。(第1図(e))引続き、上記
レジスト112をマスクにして絶縁膜17及びベース層
13.コレクタ層12をエツチングして、サブコレクタ
層11の面出しを行った。然る後、リフトオフ法を用い
てA u G e系のコレクタ電極113を形成して、
ヘテロ接合バイポーラトランジスタの主要部を完成した
実施例2 実施例1では、サブエミツタ層15にn中型GaAs層
を用いているが1本実施例では、n十Ge層或いはn+
InGaAsrlをサブエミツタ層として用いて実施例
1と同様なヘテロ接合バイポーラトランジスタを製造し
た。GeやInQaAsはGaAsに比らべ、高濃度に
ドーピングできるためW電極のコンタクト抵抗が小さく
できる。また、W等の選択CVD法においては、G a
 A sよりも、絶縁膜との選択性が高いのでプロセス
マージンが大きい。
実施例3 実施例1では、ベース層13にp中型G a A s層
を用いているが、本実施例ではP十型AQGaAs層或
いはp十型InGaAs層を用いて実施例1と同様なヘ
テロ接合バイポーラトランジスタを製造したe A Q
 G a A sやInGaAsはGaASに比らべ。
W等の選択CVD法において、絶縁膜に対する選択性が
高いのでプロセスマージンが大きい。
実施例4 第1図及び第2図に示す工程概略図を用いて説明する。
前記実施例1〜3において、第1図(d)に示すように
、W等の選択CVD法によりエミッタ電極110及びベ
ース電極111を同時形成した後、第2図に示すように
絶縁膜21を被覆した。
然る後、コレクタコンタクト孔形成部にレジストパター
ン22を形成した。(第2(a))次いで、上記レジス
ト22をマスクにして、サブコレクタ層11に到達する
コンタクト孔を形成した。然る後、還元性ガスを解離吸
着しやすい金属を上層に有する。A u G e系のコ
ンタクト電極23をリフトオフ法により形成した。(第
2図(b)) 次に、実施例1で述べたW等の選択CVD法を用いて、
コンタクト孔をW24で埋め込んだ6(第2図(C)) 本実施例では、コレクタコンタクト孔をW等の金属で埋
め込んでいるため、素子表面の段差が低減されている。
これにより、配線の段切れが無くなり、高集積化も可能
tこなった。
〔発明の効果〕
本発明によれば、エミッタ電極及びベース電極を自己整
合的にエミッタメサ部の側壁絶縁膜幅だけ隔て形成でき
る。これによりエミッタ・ベース電極間距離が、均一に
短縮でき、ベース抵抗の低減が図れる。また、エミッタ
電極は、自己整合的にエミッタ領域全面に形成されるの
で、実効的にエミッタ抵抗が低減できる。また上述した
エミッタ抵抗、ベース抵抗の低減により、ヘテロ接合バ
イポーラトランジスタは一層の高周波動作が可能になる
【図面の簡単な説明】
第1図は本発明の実施例1の概略工程を示す断面図、第
2図は、実施例4を説明するた概略工程を示す断面図で
ある。 10・・・半絶縁性G a A s基板、11・・・n
十型サブコレクタ層、12・・・n型コレクタ層、13
・ p+型ベース層、14・・・n型エミツタ層、15
・・・n+型サブエミッタ層、16,18,112・・
・ホトレジスト、17・・・絶縁膜、19・・・側壁絶
縁膜、110・・・エミッタ電極、111・・・ベース
電極、113・・・コレクタ電極、21・・・絶縁膜、
22・・・ホトレジスト、23・・・コレクタ電極、2
4・・・取り出し電極。 −−」・′ 埠1図 (リ フシニ 馬゛跨″′yAtへ曙k (レノ

Claims (1)

  1. 【特許請求の範囲】 1、側壁絶縁膜により隔離されたエミッタ電極形成領域
    とベース電極形成領域に、化学気相成長法を用いて選択
    的に金属膜を形成する工程を含むことを特徴とするヘテ
    ロ接合バイポーラトランジスタの製造方法。 2、上記エミッタ電極形成領域が、水素やモノシラン等
    の還元性ガスを解離吸着しやすい元素を含んでいること
    を特徴とする請求範囲第1項に記載したヘテロ接合バイ
    ポーラトランジスタの製造方法。 3、上記エミッタ電極形成領域が、高濃度の不純物を含
    んだInGaAs層であることを特徴とする請求範囲第
    1項に記載したヘテロ接合バイポーラトランジスタの製
    造方法。 4、上記エミッタ電極形成領域が、高濃度の不純物を含
    んだGe層であることを特徴とする請求範囲第1項に記
    載したヘテロ接合バイポーラトランジスタの製造方法。 5、上記ベース電極形成領域に、還元性ガスを解離吸着
    しやすい元素を含むことを特徴とする請求範囲第1項に
    記載したヘテロ接合バイポーラトランジスタの製造方法
    。 6、上記金属膜が、W、Mo等の高融点金属または金属
    シリサイドであることを特徴とする請求範囲第1項に記
    載したヘテロ接合バイポーラトランジスタの製造方法。
JP12573588A 1988-05-25 1988-05-25 ヘテロ接合バイポーラトランジスタの製造方法 Pending JPH01296666A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12573588A JPH01296666A (ja) 1988-05-25 1988-05-25 ヘテロ接合バイポーラトランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12573588A JPH01296666A (ja) 1988-05-25 1988-05-25 ヘテロ接合バイポーラトランジスタの製造方法

Publications (1)

Publication Number Publication Date
JPH01296666A true JPH01296666A (ja) 1989-11-30

Family

ID=14917493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12573588A Pending JPH01296666A (ja) 1988-05-25 1988-05-25 ヘテロ接合バイポーラトランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPH01296666A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111916494A (zh) * 2019-05-08 2020-11-10 株式会社村田制作所 半导体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111916494A (zh) * 2019-05-08 2020-11-10 株式会社村田制作所 半导体装置

Similar Documents

Publication Publication Date Title
JPH0797589B2 (ja) ヘテロ接合型バイポ−ラトランジスタの製造方法
US5272095A (en) Method of manufacturing heterojunction transistors with self-aligned metal contacts
JP4288852B2 (ja) バイポーラトランジスタの製造方法
US5739062A (en) Method of making bipolar transistor
JP2851044B2 (ja) 半導体装置の製造方法
JPH01296666A (ja) ヘテロ接合バイポーラトランジスタの製造方法
US5212103A (en) Method of making a heterojunction bipolar transistor
JPH0945894A (ja) 電界効果トランジスタの製造方法
JP3135003B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
JP3399673B2 (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
JP2003124223A (ja) 化合物半導体バイポーラトランジスタ及びその製造方法
JP3349644B2 (ja) 化合物半導体装置、及びその製造方法
JPH05267321A (ja) バイポーラトランジスタおよびその製造方法
JP2817663B2 (ja) バイポーラトランジスタの製造方法
JPH07142685A (ja) 半導体集積回路装置とその製造方法
JP3386361B2 (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JPH0737900A (ja) 半導体装置およびその製造方法
JP2518347B2 (ja) バイポ―ラトランジスタの製造方法
KR950000138B1 (ko) 이중 측면절연막을 갖는 자기정렬 쌍극자 트랜지스터 장치의 제조방법
JPH04334019A (ja) 化合物半導体装置の製造方法
JPH0737898A (ja) 半導体装置およびその製造方法
JPH0661246A (ja) 半導体装置の製造方法
JPH0571171B2 (ja)
JPH01296667A (ja) ヘテロ接合バイポーラトランジスタの製造方法
JPH0290626A (ja) 半導体装置の製造方法