KR950000138B1 - 이중 측면절연막을 갖는 자기정렬 쌍극자 트랜지스터 장치의 제조방법 - Google Patents
이중 측면절연막을 갖는 자기정렬 쌍극자 트랜지스터 장치의 제조방법 Download PDFInfo
- Publication number
- KR950000138B1 KR950000138B1 KR1019910024519A KR910024519A KR950000138B1 KR 950000138 B1 KR950000138 B1 KR 950000138B1 KR 1019910024519 A KR1019910024519 A KR 1019910024519A KR 910024519 A KR910024519 A KR 910024519A KR 950000138 B1 KR950000138 B1 KR 950000138B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- film
- emitter
- polycrystalline silicon
- base
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 239000013078 crystal Substances 0.000 claims abstract description 3
- 239000004065 semiconductor Substances 0.000 claims abstract description 3
- 239000010408 film Substances 0.000 claims description 54
- 229920005591 polysilicon Polymers 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 15
- 239000010409 thin film Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 9
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 abstract description 15
- 238000000151 deposition Methods 0.000 abstract description 2
- 239000007943 implant Substances 0.000 abstract 1
- 239000012535 impurity Substances 0.000 abstract 1
- 238000006243 chemical reaction Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- XUIMIQQOPSSXEZ-OUBTZVSYSA-N silicon-29 atom Chemical compound [29Si] XUIMIQQOPSSXEZ-OUBTZVSYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
내용 없음.
Description
제 1 도는 종래의 초고진공 화학기상 증착법으로 제조한 이종접합 쌍극자소자의 단면도.
제 2 도는 본 발명에 의해 완성한 자기정렬된 이종접합 쌍극자소자의 단면도.
제 3 도는 본 발명에 의한 자기정렬된 이종접합 쌍극소자의 제조공정별 단면도.
본 발명은 컴퓨터나 통신기기등 차세대 고속정보처리 시스템에 사용가능한 고속 쌍극자소자(Bipolar device)의 제조방법에 관한 것으로써, 특히 에미터와 베이스를 자기정렬하여 베이스 기생저항과 컬렉터 기생용량이 감소되게 하는 이중 측면절연막을 갖는 쌍극자 트랜지스터 장치의 제조방법에 관한 것이다.
일반적으로, 동종접합 쌍극자 트랜지스터(Transistor)와는 달리, 에미터(Emitter)와 베이스(Base)를 각각 다른 물질을 사용하여 에너지띠 간격 격차(Energy bandgap difference)를 이용하는 이종접합(Heterojunction) 쌍극자소자가 차세대 고속 쌍극자소자로서 집중 연구중에 있으며, 또한 소자 설계상에 있어서 중요한 것은 마스크 오정렬(Mask misalignment)에 의한 기생저항(Parasitic resistance) 및 기생용량(Parasitic capacitance)을 감소시키는 방법이다. 최근에 발표된 이종접합 쌍극자소자들은 일반적인 규소쌍극자소자와 같이 다결정규소(Polysilicon)를 에미터와 베이스전극 및 확산원(Diffusion source)으로 동시에 사용하여 수평 및 수직방향의 소자크기를 축소시키고, 아울러 베이스는 규소대신 규소저매늄으로 사용하여 에미터와 베이스간의 에너지띠 간격 격차를 생기게 하므로써 에미터 주입효율(Injection efficiency)을 증가시키며, 베이스를 고불순물농도 초미세박막으로 성자시켜 소자의 전류증폭이득(Current gain) 및 동작 속도를 크게 향상시켜 왔다. 그러나 소자제작시 발생되는 에미터, 베이스, 컬렉터 각각에 발생하는 기생저항과 베이스-컬렉터에 생기는 기생용량을 최소화 하는 것에 공정의 초점을 두고 있다.
대표적인 종래의 이종접합소자의 예를 제 1 도에 나타내었다. 제 1 도는 초고진공 화학기상 증착법(Ultra high vacuum chemical vapor deposition : UHV/CVD)으로 제조한 종래의 n-p-n 이종접합 쌍극자소자의 구조를 도시한 것이다. 제 1 도에서, 컬렉터(11) 및 국부 규소산화막(Local Oxidation of Silicon : LOCOS,12)을 형성후 규소저매늄(Silicon germamnium : SiGe)베이스(13)를 먼저 성장시킨 다음, 절연막(14, 15)을 도포한다.
이어, 마스크 작업후 식각하여 베이스전극용 다결정규소(Polysilicon : 16)가 활성영역(Active region)내에서 컬렉터에 접하게 될 영역을 정의한다.
이어서 다결정규소 에미터(19)로부터 베이스전극용 다결정규소를 분리하가 위하여 베이스전극용 다결정규소 일부를 연산화시켜 절연막(17)을 형성하고, 또 얇은 측면절연막(18)을 형성하였다.
그런 다음 에미터영역의 절연막(14, 15)을 식각하여 에미터 영역의 규소저매늄의 표면을 열고 에미터 및 에미터전극이 될 다결정규소(19)를 도포한다.
그러나 이러한 소자를 제조하는 종래의 방법은 다결정규소 에미터(19)를 베이스전극 다결정규소(16)와 격리시키기 위해 측면절연막(18)을 만드는 과정에서 상기 규소저매늄 베이스가 손상됨을 방지하기 위해 도포된 절연막(14, 15)을 정의하고, 또한 베이스전극인 다결정규소를 정의하는 단계에서 마스크 오정렬로 인한 절연막(14) 아래의 길이가 L1인 부분의 베이스 기생저항과 베이스 컬렉터간의 기생용량이 크므로 스윗칭속도 향상에 한계가 있다.
이렇게 베이스 다결정규소전극(16)을 정의하고난 후에 에미터 다결정규소전극(19)을 형성하는 소위, A형 공정은 에미터 박막(19)상에 바로 금속접촉을 형성할 수 있기 때문에 에미터 다결정규소 전극에 형성되는 기생저항이 작아지는 장점이 있다. A형 공정과는 반대로 에미터 다결정규소박막을 식각으로 정의한 후 위와 측면부분에 절연막을 형성하여 결리한 후 그 위에 베이스 다결정 기소박막을 도포하는 B형 공정 경우 A형에 비해 소자영역에 손상을 주지않고 에미터와 베이스를 자기정렬하는 것이 용이하나 베이스 박막에 뒤덮혀 있는 에미터 다결정규소박막에 금속전극 접촉을 형성하기 위해 에미터 다결정규소박막을 베이스 박막이 덮은 바깥부분으로 연장하여 빼기 때문에 에니터 기생저항이 커지는 단점이 있다.
본 발명은 소자의 동작속도를 개선하기 위하여 에미터와 베이스를 자기정렬하여 베이스의 기생저항과 컬렉터의 기생용량을 감소하게 하며, 동시에 B형 고정과 A형 공정을 결합하여 B형 공정의 단점(큰 에미터 기생저항)을 제거함과 동시에 장점(소자영역에 손산을 주지않고 에미터와 베이스를 자기정렬하는 것)을 취하는 이중 측면절연막을 갖는 자기정렬형 쌍극자 트랜지스터 장치의 제조방법을 제공하는데 목적이 있다.
이하, 본 발명의 실시예를 첨부도면에 의거하여 상세히 설명한다. 제 2 도는 본 발명의 제조방법에 의해 완성한 자기정렬된 이종접합 쌍극자소자로, 먼저 P형 실리콘기판상에 컬렉터(21, 22)의 형성후 절연막(23)을 도포하고, 아울러 컬렉터 연결부분(24)을 형성한다. 다음으로 베이스(25)를 성장시키고 이중절연막(26)을 도포한 후, 에미터영역을 정의한다. 이어서 이중 측면절연막(27, 28)을 형성하고 베이스전극용 다결정규소(29)을 형성한다. 이 다결정규소(29)를 감광막을 이용한 식각이나 선택적 연마공정을 이용하여 평탄화시킨 다음, 다결정규소 일부를 열산화시켜 절연막(210)을 형성하여 에미터(211)와 분리시킨다. 에미터영역을 식각으로 열고 다결정규소(211)을 도포하여 에미터를 만든 다음, 절연막(212)을 도포하고 식각으로 금속접촉 부분을 연후에 금속(213)을 증착하여 배선을 식각으로 정의하여 소자를 완성한다.
이와같이 본 발명에 의해 제조된 이중 측면절연막을 갖는 자기정렬형 상극자 트랜지스터 장치는, 제 2 도에 도시된 바와같이, 에미터와 베이스를 자기정렬하였으므로, 절연막(26)아래의 길이가 L2인 비활성영역(Extrinsic region)이 작아져서 제 1 도에 도시된 종래의 소자에 비해서 베이스 기생저항 및 컬렉터 기생용량이 크게 줄고, 에미터 금속접촉을 에미터 다결정규소박막(211)상에 바로 형성할 수 있기 때문에 에미터 기생저항이 작아져서 동작 속도가 더욱 향상되며 동작주파수도 더욱 증가하게 된다.
제 3 도(a)-(i)는 본 발명의 일실시예의 제조공정 순서도이며 이를 상세히 설명하면 다음과 같다. 제 3 도(a)는 P형 반도체기판(30)상에 컬렉터(31, 32)를 형성하고 절연막(33)을 도포한후 컬렉터 연결부분(34)을 이온주입으로 형성한 다음, 소자의 활성영역을 상기 절연막(33)의 식각으로 정의하고 공지의 도랑(Trench) 형성공정으로 소자격리를 한 공정단면도이다. 제 3 도(b)는 상기 활성영역에 베이스 결정박막(35)을 성장시키고 식각한 후의 단면도이다. 제 3 도(c)는 측면 절연막(41, 42)을 형성한 후의 단면도이다. 먼저, 절연막(36, 37), 다결정규소(38), 절연막(39), 다결정규소(40)를 도포한 다음, 감광막 마스크를 이용하여, 다결정규소박막(40)을 절연막(39)와 건식식각 선택비가 30 : 1 되는 Cl2와 HBr을 25 : 60의 비율로 혼합한 가스로 감광막 마스크가 없는 부분만 이온반응을 식각하여 절연막(39)표면을 노출시킨뒤 규소박막(38)과 식각 선택비가 15 : 1되는 CHP3, Ar, CF4를 30 : 90 : 5의 비율로 혼합한 가스로 절연막(39)를 건식식각하고, 다음으로 다결정 규소박막(38)을 절연막(37)과 식각선택비가 30 : 1되는 Cl2와 HBr을 25 : 60의 비율로 혼합한 가스로 이온반응 식각을 한 후에 감광막 마스크를 제거한다. 이어서 절연막(41)을 화학기상 증착으로 도포한 후 절연막(36)과 식각선택비가 10 : 1 되는 조건의 CF4와 O2의 혼합가스로 비등방성 이온반응 식각을 하여 측면 부분에만 절연막이 남게하여 측면절연막(41)을 형성한다.
다시 절연막(42)을 화학기상 증착으로 도포한 후 CHF3, Ar, CF4를 30 : 90 : 5의 비율로 혼합한 가스로 비등방성 이온반응 식각을 하여 측면부분에만 절연막이 남게하여 측면 절연막(42)을 형성한다.
이어, 상기 절연막(36)과 식각선택비가 10 : 1 되는 조건의 CF4와 O2의 혼합가스로 비등방성 이온반응 식각을 다시 수행하여 측면절연막(42)의 손상이 없이 전면에 깔린 절연막(37)을 식각한 다음, 결정박막(35)과 식각선택비가 20 : 1 되는 CHF3, Ar, CF4를 30 : 90 : 5의 비율로 혼합한 가스로 잔여 절연막(36)을 제거한다.
따라서, 후술되는 제 3 도(f)에서 수행될 다결정규소박막(43)을 저온고압 일산화하여 절연막(44)을 형성시, 절연막(39)과 측면 절연막(41)이 다결정규소박막(38)이 열산화 되는 것을 방지하는 역할을 하게 된다.
그러므로 절연막(39)와 측면절연막(41)은 어느정도 얇아도 무방하며 두꺼워질 경우 스트레스가 커지게 된다. 이런 이유로 다시 증착두께의 한계가 큰 측면절연막(42)로 에미터와 베이스를 자기정렬하여 충분히 격리할 수 있게 한다.
제 3 도(d)는 베이스전극용 다결정규소(43)를 도포한 후의 공정단면도이다. 제 3 도(e)는 감광막을 이용한 식각이나 선택적 연마등으로 다결정규소를 평판화시킨 후의 공정단면도이다. 제 3 도(f)는 평탄화된 다결정규소 일부를 열산화시켜 절연막(44)를 형성한 단면도이다. 제 3 도(g)과 같이 식각으로 에미터영역에 있는 절연막과 다결정규소를 식각으로 제거한 후, 제 3 도(h)에 도시된 바오같이 다결정규소를 재차 열산화시킨다. 제 3 도(i)는 완성된 소자의 단면도이다. 제 3 도(h)에서 식각으로 절연막을 제거하여 에미터영역과 컬렉터영역을 열고 여기에 다결정규소(45)를 도포한 후에 에미터 및 컬렉터전극을 형성한다.
이어서 절연막(47)을 도포하고 금속접촉부분을 형성한 후에 금속(46)을 증착하고 마스크로 배선을 정의하여 금속을 식각한다.
상기에서는 일 실시예의 제조공정을 설명하였으나 본 발명의 사상에 벗어남이 없이 다르게 실시할 수도 있음은 이 분야에 통상적인 지식을 가진 자는 쉽게 알 수 있을 것이다.
Claims (1)
- P형 반도체기판(30)상에 컬렉터의 N형 실리콘층(31, 32)을 형성하고, 이 N형 실리콘층(32)상에 절연막(33)패턴을 형성한 다음 이온주입으로 컬렉터 연결부분(34)을 형성하며, 아울러 소자의 활성영역을 정의 및 도랑 공정에 의해 소자를 격리하는 공정과, 상기 활성영역에 베이스 결정박막(35)을 성장하는 공정과, 이어, 적층된 절연막(36, 37), 다결정규소(38), 절연막(39) 및 다결정규소(40)를 도포한 다음 식각공정에 의해 이중의 측면절연막(41, 42)을 형성하는 공정과, 다시 베이스전극용 다결정규소(43)를 도포하는 공정과, 상기 다결정규소(43)를 평탄화하여 상기 다결정규소(38)상에 있는 절연막(39)이 노출되게 하는 공정과, 평탄화된 상기 다결정규소(43)의 남은 부분을 열산화한 다음 그 위에 절연막(44)을 형성하는 공정과, 에미터영역의 절연막과 다결정규소를 제거한 다음 남아 있는 상기 다결정규소를 다시 열산화하는 공정과, 상기 절연막(39)을 제거하여 에미터와 컬렉터영역을 열고 아울러 이 영역에 다결정규소(45)를 형성한 금속전극을 형성하는 공정을 포함하는 이중 측면 절연막을 갖는 자기정렬 쌍극자 트랜지스터 장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910024519A KR950000138B1 (ko) | 1991-12-26 | 1991-12-26 | 이중 측면절연막을 갖는 자기정렬 쌍극자 트랜지스터 장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910024519A KR950000138B1 (ko) | 1991-12-26 | 1991-12-26 | 이중 측면절연막을 갖는 자기정렬 쌍극자 트랜지스터 장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930015049A KR930015049A (ko) | 1993-07-23 |
| KR950000138B1 true KR950000138B1 (ko) | 1995-01-10 |
Family
ID=19326143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910024519A KR950000138B1 (ko) | 1991-12-26 | 1991-12-26 | 이중 측면절연막을 갖는 자기정렬 쌍극자 트랜지스터 장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950000138B1 (ko) |
-
1991
- 1991-12-26 KR KR1019910024519A patent/KR950000138B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930015049A (ko) | 1993-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100244812B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US5308785A (en) | Isolation technique for silicon germanium devices | |
| EP0483487B1 (en) | Self-aligned epitaxial base transistor and method for fabricating same | |
| US6337494B1 (en) | Super self-aligned bipolar transistor and method for fabricating thereof | |
| EP0098374A2 (en) | Isolated dielectric structure for integrated circuits and method for fabricating such structure | |
| US5962879A (en) | Super self-aligned bipolar transistor | |
| US5963822A (en) | Method of forming selective epitaxial film | |
| US4661832A (en) | Total dielectric isolation for integrated circuits | |
| US5064772A (en) | Bipolar transistor integrated circuit technology | |
| JP2629644B2 (ja) | 半導体装置の製造方法 | |
| US5696007A (en) | Method for manufacturing a super self-aligned bipolar transistor | |
| JPH05129319A (ja) | エピタキシヤル・ベース領域を持つたトランジスタ構造とその作製方法 | |
| JPS6028387B2 (ja) | 半導体装置の製造方法 | |
| US6190984B1 (en) | Method for fabricating of super self-aligned bipolar transistor | |
| US4743565A (en) | Lateral device structures using self-aligned fabrication techniques | |
| US4967253A (en) | Bipolar transistor integrated circuit technology | |
| JPS62179764A (ja) | 壁スペ−サを有するバイポ−ラ半導体装置の製造方法 | |
| US4688073A (en) | Lateral device structures using self-aligned fabrication techniques | |
| JPH04134844A (ja) | 半導体装置の素子間分離領域の形成方法 | |
| KR950000138B1 (ko) | 이중 측면절연막을 갖는 자기정렬 쌍극자 트랜지스터 장치의 제조방법 | |
| JP2001196382A (ja) | 半導体装置及びその製造方法 | |
| JP2680358B2 (ja) | 半導体素子の製造方法 | |
| KR940007657B1 (ko) | 고속 쌍극자 트랜지스터 장치의 제조방법 | |
| US20020014650A1 (en) | High frequency transistor device | |
| KR960006750B1 (ko) | 쌍극자 트랜지스터 장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 19981223 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |