JP4288852B2 - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法 Download PDFInfo
- Publication number
- JP4288852B2 JP4288852B2 JP2000398417A JP2000398417A JP4288852B2 JP 4288852 B2 JP4288852 B2 JP 4288852B2 JP 2000398417 A JP2000398417 A JP 2000398417A JP 2000398417 A JP2000398417 A JP 2000398417A JP 4288852 B2 JP4288852 B2 JP 4288852B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitter
- pair
- layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 238000000034 method Methods 0.000 claims description 50
- 239000013078 crystal Substances 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 14
- 150000001875 compounds Chemical class 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 claims description 6
- 230000001154 acute effect Effects 0.000 claims description 4
- 238000005530 etching Methods 0.000 description 66
- 239000000758 substrate Substances 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 9
- 238000000151 deposition Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- HJUGFYREWKUQJT-UHFFFAOYSA-N tetrabromomethane Chemical compound BrC(Br)(Br)Br HJUGFYREWKUQJT-UHFFFAOYSA-N 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- HQWPLXHWEZZGKY-UHFFFAOYSA-N diethylzinc Chemical compound CC[Zn]CC HQWPLXHWEZZGKY-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 3
- 239000011259 mixed solution Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 238000000347 anisotropic wet etching Methods 0.000 description 2
- 238000004871 chemical beam epitaxy Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N sulfuric acid group Chemical group S(O)(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 2
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- PHLXSNIEQIKENK-UHFFFAOYSA-N 2-[[2-[5-methyl-3-(trifluoromethyl)pyrazol-1-yl]acetyl]amino]-4,5,6,7-tetrahydro-1-benzothiophene-3-carboxamide Chemical compound CC1=CC(C(F)(F)F)=NN1CC(=O)NC1=C(C(N)=O)C(CCCC2)=C2S1 PHLXSNIEQIKENK-UHFFFAOYSA-N 0.000 description 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 101100230601 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) HBT1 gene Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004943 liquid phase epitaxy Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、バイポーラトランジスタ(Bipolar Transistor：ＢＴ)の製造方法に関する。
【０００２】
【従来の技術】
ヘテロ接合バイポーラトランジスタ(Hetero junction Bipolar Transistor：ＨＢＴ)は、電流利得が高く、且つ高周波特性に優れるので、高速光通信システムの送受信器用の増幅器として利用されるようになりつつある。ＨＢＴは優れた特性を示す。その理由は、ベース領域のエネルギーバンドギャップ(Ｅｇ)よりも大きい半導体材料からエミッタ領域が構成されるため、ベース領域のキャリア濃度を高くしてもエミッタ注入効率を高く維持できるからである。
【０００３】
【発明が解決しようとする課題】
しかしながら、それでも尚、高利得特性及び高周波特性を悪化させる要因は種々ある。それらを排除するために様々な対策が提案されてきた。例えば、特開平５−４８０７８号公報及び特開平８−１３９１０１号公報には、エミッタ領域の一対の辺に逆メサ状構造が形成されるＨＢＴが開示されている。このような形状とすることにより、エミッタ−ベース間の漏洩電流が低減される。故に、高周波特性に優れたＨＢＴが実現され得る。
【０００４】
図８(ａ)は、従来のＨＢＴの一例構造を示す平面図である。図８(ｂ)は、図８(ａ)におけるIV−IV線に沿った断面図である。
【０００５】
図８(ｂ)に示すように、一対の辺に逆メサ構造が形成されるエミッタ領域６１を形成するには、先ず、エピタキシャル成長したエミッタ層上にエッチング用のマスク層を形成する。そのマスク層は、〔０１１〕方向に向いた長方形である。その後、異方性ウェットエッチングを行なうと、逆メサ構造の縁を有するエミッタ領域６１が得られる。しかしながら、異方性ウェットエッチングによりエミッタ領域６１を形成する場合には、エッチングの速度が結晶の面方位により異なるために、エミッタ領域６１の形状は図８(ａ)に示すような六角形となる。ここで、図８(ａ)にＥで示した角は、結晶の面方位を反映して９０°となる。
【０００６】
ＨＢＴにおいて、引き出し配線６３は、エミッタ領域６１上に設けられたエミッタ電極６２と外部回路とを接続するのに用いられ、通常、エミッタ領域６１の長手方向に沿って延在するよう設けられる。したがって、エミッタ領域６１の形状が六角形である場合には、引き出し配線６３はこの六角形の直角部上を通過することになる。このとき、引き出し配線６３には、この直角部との接触部には、他の部分に比べ大きな応力がかかる。そのため、信頼性試験に長い時間を要することとなっていた。
【０００７】
エミッタ領域の形状が六角形である場合には、エミッタ領域の下部に設けられるベース領域の面積は、大きくせざるを得ない。ベース領域の面積が大きいと、ベース領域とベース領域の下部に設けられるコレクタ領域との間に生じる接合容量(以下、ベース−コレクタ間容量とする)が大きくなってしまう。このため、ＨＢＴの動作速度の低下を招いてしまうという問題があった。
【０００８】
また、上述のような問題点を回避するために、特開平５−２４３２５７号公報には、エミッタ領域を〔００１〕方向に向けて設ける形態が提案されている。このようにすれば、エミッタ領域の形状は長方形となる。しかし、この場合には、エミッタ領域のいずれの辺も逆メサ構造とはならない。そこで、自己整合プロセスにより電極を形成するためには、エミッタ領域の上部にエミッタキャップ層を設けた後、さらに、エミッタ領域の側面をサイドエッチングしなければならなかった。
【０００９】
そこで、本発明は、高周波特性に優れたＨＢＴを作製する方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明に係るバイポーラトランジスタの製造方法は、バイポーラトランジスタの製造方法であって、エミッタを形成するためのマスクを用いてマスク層を化合物半導体層上に形成するステップと、マスク層を用いて化合物半導体層をウエットエッチングしてエミッタ領域を形成するステップとを備える。マスクは、形成されるべきエミッタ領域の形状に対応し複数の頂点により構成される第１の平面領域と、この第１の領域に隣接するように配置される複数の第２の平面領域とを有する。第２の平面領域の各々は、鋭角を形成するように設けられた第１の辺および第２の辺と、第１の平面領域に対面する第３の辺とを含んでいる。このようなマスクを用いることにより、第１の平面領域に対応した形状のエミッタ領域をウエットエッチングにより形成し得る。
【００１１】
上記のエミッタ領域は、第１の軸方向に伸びる一対の線と、この第１の軸と交差する第２の軸方向に伸びる一対の別の線とによって規定されることを特徴としても良い。これにより、四辺形のエミッタ領域が得られる。
【００１２】
上記のマスク層は、化合物半導体層の結晶軸〔０１１〕方向に沿って上記の第１の軸が伸びるように形成されると好ましい。これにより、結晶軸〔０１１〕方向に伸びるエミッタ縁には逆メサ構造が形成され得る。
【００１３】
上記のマスクの第１及び第２の平面領域は、以下のような形態を有するようにできる。これにより、第１の平面形状が反映されたエミッタ領域の形状が得られる。第１の平面領域は、第１の軸方向に伸びる一対の線と、上記の第１の軸と交差する第２の軸方向に伸びる一対の別の線とによって規定され、第２の平面領域の各々は、その第１の辺を上記の一対の線のいずれか１つの線上に重ね合わせるように設けられているようにしてよい。
【００１４】
また、第１の平面領域は、第１の軸方向に伸びる一対の線と、第１の軸と交差する第２の軸方向に伸びる一対の別の線とによって規定される。上記の第２の平面領域の各々は、その第１の辺を一対の線および一対の別の線のいずれか１つの線上に重ね合わせるように設けられているようにしてもよい。
【００１５】
ウエットエッチングでは、上記の一対の線に対応するエミッタ縁には逆メサ構造が形成されると共に、上記の一対の別の線に対応するエミッタ縁には順メサ構造が形成されると好ましい。これにより、エミッタ領域及びベース領域に対する電極を容易に形成し得る。
【００１６】
本発明に係る化合物半導体バイポーラトランジスタは、基板上に設けられたコレクタと、コレクタ上に形成されたベースと、このベース上にあって、上記の第１の軸に沿って伸びる一対の線と、この第１の軸と交差する第２の軸に沿って伸びる一対の別の線とによって囲まれる領域に設けられたエミッタとを備える。一対の線に対応するエミッタ縁は逆メサ構造であり、一対の別の線に対応するエミッタ縁は順メサ構造であることを特徴とする。
【００１７】
また、エミッタは、エミッタのための半導体領域の結晶軸〔０１１〕方向に沿って上記の第１の軸が伸びるように設けられていると好ましい。
【００１８】
【発明の実施形態】
以下、本発明によるバイポーラトランジスタの製造方法の好適な実施形態について説明する。特に、III-Ｖ族化合物半導体ヘテロ接合バイポーラトランジスタ(Hetero junction Bipolar Transistor：ＨＢＴ)を作製する場合について説明する。なお、以下の説明においては、同一の要素には同一の符号を用いることとし、重複する説明は省略する。また、図面においては、ＩｎＰ基板上に成長される各エピタキシャル層の層厚の比率など、寸法比率は説明のものとは必ずしも一致していない。
【００１９】
（第１の実施形態）
図１(ａ)〜(ｆ)は、第１の実施形態によるＨＢＴの製造方法の工程の断面を示す模式図である。本実施形態の製造方法は、例えば、結晶成長工程と、メサ形成工程と、電極形成工程に分けられ、これらの工程が順次実施される。
【００２０】
（結晶成長工程）
先ず、結晶成長工程において、有機金属化学気相堆積(Metal Organic Chemical Vapor Deposition：ＭＯＣＶＤ)装置を用いて、半絶縁性ＩｎＰ基板２の(１００)面上に、サブコレクタ層３、コレクタ層４、ベース層５、及びエミッタ層６を順次エピタキシャル成長する（図１(ａ)）。図２には、各層３〜６の材料、導電型、添加された不純物、キャリア濃度、及び膜厚を例示的に示す。以下の説明では、サブコレクタ層３、コレクタ層４、及びベース層５はＩｎxＧａ1-xＡｓより構成される。その組成比ｘはＩｎＰ基板２に対して格子整合するように選択され、好ましくは０．５７である。ここで、格子整合とは、格子定数の差が概ね＋０．１〜−０．１％の場合を意味する。
【００２１】
上記各層３〜６のエピタキシャル成長に用いる原料としては、トリエチルガリウム(Triethyl Gallium：ＴＥＧａ)、トリメチルインジウム(Trimethyl Indium：ＴＭＩｎ)、アルシン(ＡｓＨ3)、及びホスフィン(ＰＨ3)を用いることができる。各層３〜６の成長時には、これらの原料を適宜組み合わせてＭＯＣＶＤ装置のチャンバに供給するようにし、さらに原料の供給量を適宜調整することによって所定の組成比を有する各層３〜６を得る。また、各層３〜６の成長温度は適宜設定されて良いが、結晶性を考慮すれば、いずれの層についても６００℃〜７５０℃が好ましい。
【００２２】
半導体層３，４，６はｎ型導電性を示す。その成長時には、所定のキャリア濃度を得るようにドーピング原料ＳｉＨ4が所定の流量にて供給される。また、エミッタ層６は、傾斜型不純物プロファイルを有するようにできる。このためには、エミッタ層６の成長時にドーパントＳｉＨ4の供給量を漸次増加させる。これにより、エミッタ層６のキャリア濃度は、ベース層５との界面に隣接する領域で低く(例えば、４×１０18ｃｍ-3)、ベース層５から離れるにしたがって高く(例えば、２×１０19ｃｍ-3程度まで)なるように変化する。キャリア濃度を高くすることにより、エミッタ層６上に形成されるエミッタ電極１６とエミッタ層６とのオーム性接触が容易に実現される。
【００２３】
また、ｐ型導電性であるベース層５の成長時にはジエチル亜鉛(Diethyl Zinc：ＤＥＺｎ)を所定の流量にて供給する。また、ＤＥＺｎに替わって四臭化炭素(ＣＢｒ4)を用い、アクセプタ不純物として炭素(Ｃ)をベース層５に添加するようにしても良い。こうすればベース層５の正孔濃度をより高くすることができ、そのため、ＨＢＴの高周波特性をより向上し得る。
【００２４】
（メサ形成工程）
次いで、メサ形成工程には、エミッタ領域６０を形成するエミッタメサ形成工程と、ベースコレクタメサ部４５を形成するベースメサ形成工程から成る。先ず、エミッタメサ形成工程について説明する。
【００２５】
ＩｎＰ基板２上のエミッタ層６上にレジスト膜を形成する。続けて、所定のパターンを有するフォトマスク(マスク)を用いたフォトリソグラフィにより、レジスト膜に所定のパターンを形成する。これにより、エミッタ層６上に所定の形状のエッチングマスク(マスク層)が形成される。
【００２６】
ここで、エッチングマスクを形成するのに用いたフォトマスクのパターンについて、図３を参照して説明する。図３は、フォトマスクのパターンを示す平面図である。フォトマスクは、エッチングによりエミッタ領域６０を形成するに際にして、エミッタ層７上に形成されるエッチングマスクを形成するために用いる。パターン１０は、同図に示すように、実質的には、領域Ｒ(第１の平面領域)と複数の領域Ｔ1〜Ｔ4(第２の平面領域)とが組み合わされて構成される。ここで、領域Ｒは、図中に示すｘ方向に伸びる一対の線と、ｘ方向と直交するｙ方向に伸びる一対の別の線とで画定される矩形である。また、領域Ｔ1〜Ｔ4の各々は、鋭角を形成する辺Ｓ1，Ｓ2と、この鋭角と向かい合う辺Ｓ3(点線)とにより画定される。さらに、領域Ｔ1〜Ｔ4は直角二等辺三角形であり、辺Ｓ1と辺Ｓ3との長さが互いに等しく、また辺Ｓ1と辺Ｓ3となす角は９０°である。
【００２７】
領域Ｔ1〜Ｔ4は、領域Ｒの４つの角に合せるように配置されている。図３に示されるように、領域Ｔ1の辺Ｓ3は領域Ｒの辺Ｓ11と接している。また、辺Ｓ1は、ｘ方向に伸びる一対の線の一方と重なり合う、つまり、領域Ｒの辺Ｓ12と繋げられ線分を形成する。領域Ｔ4の辺Ｓ3は領域Ｒの辺Ｓ13と接しており、辺Ｓ1は領域Ｒの辺Ｓ12と繋げられ線分を形成する。また、領域Ｔ2の辺Ｓ3は領域Ｒの辺Ｓ11と接している。領域Ｔ2の辺Ｓ1は、ｘ方向に伸びる一対の線の他方と重なり合う、つまり、領域Ｒの辺Ｓ14と繋げられ線分を形成する。領域Ｔ3の辺Ｓ3は領域Ｒの辺Ｓ13と接しており、辺Ｓ1は、領域Ｒの辺Ｓ14と繋げられ線分を形成する。
【００２８】
また、実際にレジスト膜に対して露光を行なう際には、上記のパターン１０は、ｙ方向、言い換えると領域Ｒの辺Ｓ11，Ｓ13が結晶方位の〔０１１〕方向に沿うように配置される。そして、所定のフォトリソグラフィの手順を経ると、図３に示すフォトマスクのパターン１０と同一の形状を有するエッチングマスクがエミッタ層６上に形成される。
【００２９】
エッチングマスクを形成した後に、ＩｎＰ基板２をエッチング液に浸し、エミッタ層６の所定の部分を除去する。このときのエッチング液としては塩酸と純水との混合液を用いると好ましい。この混合液は、ＩｎＰより成るエミッタ層６に対するエッチング速度が速く、ＩｎＧａＡｓより成るベース層５に対するエッチング速度が極めて遅いといった、いわゆるエッチング選択性を有している。また、エッチング選択性の無いエッチング液を用いることもできる。この場合には、予備的な実験を行なってエッチング速度を求めておき、このエッチング速度に基づいて決定したエッチング時間が経過した時点でエッチングを終了させる。これによって、エミッタ層６との所定の部分だけが除去される。以上により、エミッタ領域６０が形成される（図１(ｂ)）。
【００３０】
ここで、エミッタ領域６０の形状について図４を参照しながら詳細に説明する。図４(ａ)は、エッチングにより形成されたエミッタ領域６０の形状を示す平面図である。図４(ｂ)は、図４(ａ)のＩ−Ｉ線に沿う断面図である。図４(ｃ)は、図４(ａ)のII−II線に沿う断面図である。
【００３１】
図４(ａ)を参照すると、エミッタ領域６０の形状は、図３に示すエッチングマスクの形状とは異なり、領域Ｒ(第１の平面領域)の形状が反映された略矩形となっていることが分かる。このようにエッチングマスクの形状とは異なった形状となる理由について、本発明者らは、以下のように考えている。
【００３２】
ＩｎＰ等の化合物半導体結晶のエッチングにおいては、その結晶構造により、結晶面によってエッチング速度が異なる。図３で説明すると、領域Ｔ1〜Ｔ4の辺Ｓ2(斜辺)と直交する方向へはエッチングが相対的に速く進み、領域Ｒの各辺と直交する方向へはエッチングが相対的に遅く進む傾向にある。
【００３３】
エッチングを開始すると、エミッタ層６はエッチングマスクに覆われていない部分がエッチングされる。つまり、エッチングマスクと略同一の形状以外のエミッタ層６がエッチングされていく。エッチングが進み辺Ｓ2に沿った結晶面が現われると、この結晶面のエッチング速度が速いため、この方向へのエッチングは相対的に速く進んでいく。そのため、領域Ｔ1の下部のエミッタ層６においては、領域Ｔ1の辺Ｓ1及びＳ3に沿った辺が短くなっていく。そして、エッチングが更に進んでいくと、エミッタ層６のこの領域Ｔ1に対応する三角形の領域は消失してしまう。同様のことが、４つの領域Ｔ1〜Ｔ4の位置において生じるため、形成されたエミッタ領域６０の平面形状は、領域Ｒ(第１の平面領域)の形状が反映された略矩形となる。
【００３４】
また、エッチング後のエミッタ領域６０の断面形状については、図４(ｂ)に示す通り、結晶方位の〔０１１〕方向に沿って伸びる縁では逆メサ構造となり、図４(ｃ)に示す通り、〔０１−１〕方向に沿って伸びる縁では順メサ構造となる。後述するように、ベース電極１５は、ベース領域５０上面において、エミッタ領域６０の〔０１１〕方向の縁に沿うように形成される。この縁には逆メサ構造が形成されるため、エミッタ−ベース間の漏洩電流の発生を容易に抑止し得る。また、エミッタの側面には逆メサ構造が形成されるので、エミッタ電極１６とベース電極１５とを同じ工程、すなわち自己整合プロセスにより形成できるという利点も得られる。
【００３５】
さらに、エミッタ領域６０の〔０１−１〕方向に沿って伸びる縁には順メサ構造が形成されているため、後述のように、同方向に延在するよう設けられる引き出し配線に加わる応力が低減され得る。
【００３６】
以上でエミッタ領域６０を形成するエミッタメサ形成工程が終了する。これ以降、ベース層５及びコレクタ層４の所定の部分を除去してサブコレクタ層３の一部分を露出させるとともに、ベースコレクタメサ部を形成するベースメサ形成工程を実施する。
【００３７】
エミッタ領域６０が設けられたＩｎＰ基板２上にレジスト膜を形成する。その後、フォトリソグラフィにより、レジスト膜に所定パターンを形成する。これにより、所定パターンを有するエッチング用マスクがエミッタ層６上に形成される。このエッチング用マスクは、一対の辺が〔０１１〕方位と平行な矩形形状であり、エミッタ領域６０を覆っている。
【００３８】
続けて、上記のエッチング用マスクを用いてエッチングを行う。このとき使用するエッチング液は、硫酸(Ｈ2ＳＯ4)と過酸化水素水(Ｈ2Ｏ2)と純水(Ｈ2Ｏ)とが、Ｈ2ＳＯ4：Ｈ2Ｏ2：Ｈ2Ｏ＝１：１：５００の比率で混合された混合液である。エッチング量(深さ)は、エッチング時間により決定される。このエッチング時間とは、サブコレクタ層３が露出するのに要する所定の時間であり、予備実験等から求めておくと好ましい。また、コレクタ層４だけでなく、サブコレクタ層３の上層部(コレクタ層４との界面側)の１００ｎｍ程度をもエッチングするようにすれば、なお好適である。これにより、コレクタ層４が確実に除去され得る。
【００３９】
このエッチングにより、エッチング用マスクの開口部が設けられているベース層５及びコレクタ層４が除去され、サブコレクタ層３が露出する。この後、残存するエッチングマスク(レジスト)をアッシング等により除去すると、矩形のベースコレクタメサ部４５が得られる。
【００４０】
更に続けて、アイソレーション工程を行なう。すなわち、フォトリソグラフィとエッチングとによりサブコレクタ層３の所定の部分を除去し、その上部にベースコレクタメサ部４５を有するサブコレクタメサを形成する。これにより、ＩｎＰ基板２上に形成される複数個のＨＢＴが互いに電気的に分離される（図１(ｃ)）。
【００４１】
（電極形成工程）
以上のメサ形成工程が終了した後に、電極形成工程を実施する。アイソレーション加工まで終了したＩｎＰ基板２上には、コレクタ領域４０、ベース領域５０、及びエミッタ領域６０が形成されている。先ず、これらの各領域の上に絶縁膜（例えば、窒化ケイ素Ｓｉ3Ｎ4、以下ＳｉＮ)をＣＶＤ(Chemical Vapor Deposition)法により形成する。続けて、ＳｉＮ膜上にレジストを塗布した後、エッチング用マスクを形成する。エッチング用マスクは、コレクタ領域４０、ベース領域５０、及びエミッタ領域６０上に所定の形状の開口部を有する。次に、プラズマエッチングを行なうと、エッチング用マスクに覆われていないＳｉＮ膜が除去されるので、コレクタ領域４０、ベース領域５０、及びエミッタ領域６０に達するコンタクトホールがＳｉＮ膜に形成される。
【００４２】
プラズマエッチング終了後、各領域６０，５０，４０に達する開口部を有するレジスト膜上に、チタン(Ｔｉ)、白金(Ｐｔ)、及び金(Ａｕ)といった金属膜を順に堆積する。このとき、エミッタ領域６０及びベース領域５０に対するコンタクトホールは、エミッタ領域６０からベース領域５０にわたって形成されている。エミッタ領域６０の〔０１１〕方向に伸びる縁には逆メサ構造が形成されているため、これらのエミッタ縁に沿ったベース領域５０上には、金属膜は堆積されない。このような金属膜が堆積されないことによって、エミッタ電極１６とベース電極１５とが確実に分離され得る。また、この電極のための金属膜を堆積する際、金属原子等がＩｎＰ基板２に対して略垂直に入射するような堆積方法を採用するのが好ましい。この方法には、例えば、真空蒸着法がある。これにより、ベース電極１５とエミッタ電極１６とが一層確実に分離され得る。
【００４３】
金属膜は、エッチング用マスク(レジスト膜)上に形成されているので、レジスト膜を剥離することにより不要な金属膜が除去される。これにより、エミッタ電極１６、ベース電極１５、及びコレクタ電極１４がリフトオフ法により形成される（図１(ｄ)）。なお、これら各電極は、半導体領域上に形成され、この各領域又は層のキャリア濃度はいずれも１×１０19ｃｍ-3以上と十分に高いため、アロイプロセスといった熱処理がない場合でも半導体領域へのオーム性接触が容易に実現される。
【００４４】
次に、ＩｎＰ基板２上に、各電極１６，１５，１４を覆うように、シリコンオキシナイトライド(ＳｉＯＮ)といった絶縁膜１２をＣＶＤ法により堆積する。そして、この絶縁膜１２上に、レジスト/酸化ケイ素(ＳｉＯ2) /レジストからなる３層の多層膜を形成した後、この多層膜に、所定の開口部を形成する。この開口部は、コレクタ電極１４及びベース電極１５に対する引き出し配線２４及び２５を形成するために利用される。続けて、上記の開口部を有する多層膜をマスクとして絶縁膜１２のエッチングを行ない、引き出し配線２４，２５用のスルーホールを形成する。さらに、Ａｌ膜といった金属膜を形成する。この後、３層リフトオフ法により、絶縁膜１２上に残しておいたレジスト膜を剥離することにより、このレジスト膜上の金属膜が除去される。これにより、引き出し配線２４，２５が形成される（図１(ｅ)）。
【００４５】
この後、ＳｉＯＮといった絶縁膜１３を再びＩｎＰ基板２上に形成する。そして、引き出し配線２４，２５を形成した手順と同様の方法により、引き出し配線２６を形成する（図１(ｆ)）。以上の工程により、ＨＢＴ１が得られる。
【００４６】
次に、本実施形態の製造方法により作製したＨＢＴ１の利点について説明する。図５(ａ)は、以上のようにして作製したＨＢＴ１の平面図である。図５(ｂ)は、図５(ａ)におけるIII−III線に沿った断面図である。
【００４７】
今、従来のＨＢＴの平面形状を示す図７(ａ)と図５(ａ)とを比較すると以下のことが分かる。従来のＨＢＴにおいては、エミッタ領域６０が六角形であるため、エミッタ領域６０に覆われていない部分、例えば図７(ａ)中に記号Ａで示す部分が生じている。一方、本実施形態によるＨＢＴ１では、そのような部分はない。
【００４８】
発明者らの知見によれば、従来の製造方法によるＨＢＴに見られる部分Ａは、電流の増幅には実質的に寄与しないばかりでなく、ベース−コレクタ間容量を増大させる。その結果、ＨＢＴの高周波特性が悪化してしまう。
【００４９】
また、従来のＨＢＴにおいて、ベース領域の形状をエミッタ領域の形状に合わせて六角形にすれば、上記の部分Ａのような電流増幅に寄与しない部分は殆ど存在しない。しかしながら、所定の面積を有するエミッタ領域を得ようとする場合、矩形型のエミッタ領域に比べ、六角形型のエミッタ領域は長手方向の長さが長くなる。そのため、ＨＢＴを小型化が妨げられてしまうことになる。
【００５０】
これに対し、本実施形態の製造方法により作製したＨＢＴ１では、エミッタ領域６０が略矩形とし得る。このため、従来のＨＢＴのように、ベース領域５０を広く形成する必要はない。そのため、ベース−コレクタ間容量を低減でき、高周波特性の悪化を抑止することができる。しかも、ＨＢＴのサイズも小さくし得る。
【００５１】
また、図５(ａ)に示す通り、エミッタ電極１６と接続する引き出し配線２６は、略矩形を成すエミッタ領域６０の短辺を通過するように延在している。この短辺には順メサ構造が形成されているため、引き出し配線２６はこの短辺において鈍角を成して折れ曲がっている。このようなに折れ曲がる場合には、引き出し配線２６に大きな応力がかかることはない。そのため、引き出し配線２６の信頼性を向上でき、スクリーニング検査といった検査工程が簡略化され得る。
【００５２】
さらに、エミッタ領域６０の長辺には、逆メサ構造が形成されているため、エミッタ電極１６とベース電極１５とが確実に分離され、エミッタ−ベース間の漏洩電流を効果的に抑止できる。
【００５３】
本実施形態の製造方法により作製したＨＢＴ１が上述の利点を有しているのは、エミッタ領域６０が一対の辺が〔０１１〕方向に沿い、且つその形状が矩形となるよう形成されていることにある。略矩形のエミッタ領域６０が得られるのは、エミッタ領域６０の形成に際して、図３に示すパターン１０を有するマスクを用いてエッチングマスクを形成し、エッチングを行なっているためである。このことから、本実施形態の製造方法が奏する優れた効果が理解される。
【００５４】
次に、本発明による他の実施形態について説明する。これらの実施形態においては、エミッタ領域６０をエッチングにより形成する工程以外の他の各工程、及び作製されるＨＢＴが奏する効果等は同一である。よって、以下では、エミッタメサ形成工程においてエッチングマスクを形成するために用いられるフォトマスク、特に、フォトマスクが有するパターンについて説明する。
【００５５】
（第２の実施形態）
図６(ａ)は、第２の実施形態において用いられるフォトマスクが有するパターン１０２の平面図である。パターン１０２では、図６(ａ)に示す通り、領域Ｔ1の辺Ｓ3は領域Ｒの辺Ｓ12と接しており、辺Ｓ1は領域Ｒの辺Ｓ11と繋げられ線分を形成する。領域Ｔ2の辺Ｓ3は領域Ｒの辺Ｓ14と接しており、辺Ｓ1は領域Ｒの辺Ｓ11と繋げられ線分を形成する。領域Ｔ3の辺Ｓ3は領域Ｒの辺Ｓ14と接し、領域Ｔ3の辺Ｓ1は領域Ｒの辺Ｓ13と繋げられ線分を形成する。領域Ｔ4の辺Ｓ3は領域Ｒの辺Ｓ12と接しており、辺Ｓ1は領域Ｒの辺Ｓ13と繋げられ線分を形成する。
【００５６】
このような形状のパターン１０２を有するフォトマスクを用い、領域Ｒの辺11が〔０１１〕方向に沿うようにして、エミッタ層６の上にエッチングマスクを形成する。そして、第１の実施形態で説明したエッチング方法によりエッチングを行なう。これにより、矩形のエミッタ領域６０が得られる。
【００５７】
（第３の実施形態）
図６(ｂ)は、第３の実施形態におけるフォトマスクが有するパターン１０３を示す平面図である。パターン６では、図６(ｂ)に示される通り、領域Ｔ1の辺Ｓ3は領域Ｒの辺Ｓ11と接し、辺Ｓ1は領域Ｒの辺Ｓ12と繋げられ線分を形成する。領域Ｔ2の辺Ｓ3は領域Ｒの辺Ｓ11と接し、辺Ｓ1は領域Ｒの辺Ｓ14と繋げられ線分を形成する。領域Ｔ3の辺Ｓ3は領域Ｒの辺Ｓ14と接し、辺Ｓ1は領域Ｒの辺Ｓ13と直線的に連続している。領域Ｔ4の辺Ｓ3は領域Ｒの辺Ｓ12と接し、辺Ｓ1は領域Ｒの辺Ｓ13と繋げられ線分を形成する。すなわち、領域Ｔ1〜Ｔ4の各々の辺Ｓ1に着目すれば、領域Ｔ1及び領域Ｔ2の辺Ｓ1は、ｘ方向に伸びる一対の線のそれぞれと重なり合い、領域Ｔ3及びＴ4の辺Ｓ1は、ｙ方向に伸びる一対の線の一方と重なり合っている。
【００５８】
このような形状のパターン１０３を有するフォトマスクを用い、領域Ｒの辺11が〔０１１〕方向に沿うようにして、エミッタ層６の上にエッチングマスクを形成する。そして、第１の実施形態で説明したエッチング方法によりエッチングを行なう。こうすれば、矩形のエミッタ領域６０が得られる。
【００５９】
（第４の実施形態）
図７(ａ)は、第４の実施形態において用いられるフォトマスクが有するパターン１０４の平面図である。パターン１０４では、図７(ａ)のように、領域Ｔ1の辺Ｓ3は領域Ｒの辺Ｓ12と接し、辺Ｓ1は領域Ｒの辺Ｓ11と繋げられ線分が形成される。領域Ｔ2の辺Ｓ3は領域Ｒの辺Ｓ11と接し、辺Ｓ1は領域Ｒの辺Ｓ14と繋げられ線分が形成される。領域Ｔ3の辺Ｓ3は領域Ｒの辺Ｓ13と接し、辺Ｓ1は領域Ｒの辺Ｓ14と繋げられ線分が形成される。領域Ｔ4の辺Ｓ3は領域Ｒの辺Ｓ12と接し、辺Ｓ1は領域Ｒの辺Ｓ13と繋げられ線分が形成される。すなわち、領域Ｔ1〜Ｔ4の各々の辺Ｓ1に着目すれば、領域Ｔ1及び領域Ｔ4の辺Ｓ1は、ｙ方向に伸びる一対の線のそれぞれと重なり合い、領域Ｔ2及びＴ3の辺Ｓ1は、ｘ方向に伸びる一対の線の一方と重なり合っている。
【００６０】
このようなパターン１０４を有するフォトマスクを用い、領域Ｒの辺11が〔０１１〕方向に沿うようにして、エミッタ層６の上にエッチングマスクを形成する。そして、第１の実施形態で説明したエッチング方法によりエッチングを行なう。こうすることにより、矩形のエミッタ領域６０が得られる。
【００６１】
（第５の実施形態）
図７(ｂ)は、第５の実施形態において用いられるフォトマスクが有するパターン１０５の平面図である。パターン１０５では、図７(ｂ)のように、領域Ｔ1の辺Ｓ3は領域Ｒの辺Ｓ11と接し、辺Ｓ1は領域Ｒの辺Ｓ12と繋げられ線分を形成する。領域Ｔ2の辺Ｓ3は領域Ｒの辺Ｓ14と接し、辺Ｓ1は領域Ｒの辺Ｓ11と繋げられ線分を形成する。領域Ｔ3の辺Ｓ3は領域Ｒの辺Ｓ13と接し、辺Ｓ1は領域Ｒの辺Ｓ14と繋げられ線分を形成する。領域Ｔ4の辺Ｓ3は領域Ｒの辺Ｓ12と接し、辺Ｓ1は領域Ｒの辺Ｓ13と繋げられ線分を形成する。すなわち、領域Ｔ1〜Ｔ4の辺Ｓ1のそれぞれは、ｘ方向に伸びる一対の線とｙ方向に伸びる一対の線とのそれぞれと重なり合っている。
【００６２】
このような形状のパターン１０５を有するフォトマスクを用い、領域Ｒの辺11が〔０１１〕方向に沿うようにして、エミッタ層６の上にエッチングマスクを形成する。そして、第１の実施形態で説明したエッチング方法によりエッチングを行なう。このようにしても、エミッタ領域６０の平面形状は矩形とし得る。
【００６３】
以上、いくつかの実施の形態に基づいて、本発明によるバイポーラトランジスタの製造方法を説明した。明らかなように、本発明は上記実施形態に限定されることなく種々の変形が可能である。例えば、領域Ｔ1〜Ｔ4の辺Ｓ1，Ｓ3の長さは適宜設定されて良い。また、領域Ｔ1〜Ｔ4は直角二等辺三角形に限らず適宜変更しても構わない。予備実験等を行なうことにより、所定の深さのエッチングを終了したときに、エミッタ領域６０の形状が略矩形となるようエッチングマスク上のパターン形状を最適化すると好ましいことは言うまでもない。なお、形成されるエミッタ領域６０の形状は、正方形であっても構わない。
【００６４】
また、上記の実施形態では、図３、図６(ａ)，(ｂ)及び図７(ａ)，(ｂ)に示すパターンを有するフォトマスクを用いて、所定のエッチングマスクを形成するようにしたが、複数のフォトマスクを用いて所定のエッチングマスクを形成しても構わない。
【００６５】
上記実施形態においては、エミッタ領域６０の形成に使用したエッチングマスクはレジスト膜で形成したが、金属、ＷＳｉ等のシリサイド膜、又はＳｉＯ2若しくはＳｉＮx等の誘電体膜で形成されても良い。
【００６６】
また、層３〜６の堆積にはＭＯＣＶＤ法を用いたが、これに限られるものではなく、他の気相エピタキシー法、ＣＢＥ(Chemical Beam Epitaxy)法、及び液相エピタキシー法などを採用しても良い。また、コレクタベースメサ部及びコンタクトホール等の形成に用いるエッチング方法は、上記実施形態の方法に限らず、適宜適切な方法を採用して良い。
【００６７】
さらにまた、本発明によるバイポーラトランジスタの製造方法は、上記のＩｎＰ基板上に形成されるＨＢＴに限らず、ＧａＡｓ基板上に形成されるＧａＡｓ／ＡｌＧａＡｓ系、或いはＧａＡｓ／ＩｎＧａＰ系のＨＢＴなど様々なバイポーラトランジスタの作製に好適に適用し得る。
【００６８】
【発明の効果】
以上説明したように、本発明によれば、第１の平面領域と複数の第２の平面領域とを有するマスクを用いるので、第１の平面領域に対応した形状のエミッタ領域をウエットエッチングにより形成し得る。そのため、高周波特性に優れたＨＢＴを作製する方法及びＨＢＴが提供される。
【図面の簡単な説明】
【図１】図１(ａ)〜(ｆ)は、第１の実施形態によるＨＢＴの製造方法の工程の断面を示す模式図である。
【図２】図２は、エピタキシャル成長される各層の材料、導電型、添加された不純物、キャリア濃度、及び膜厚を示す図である。
【図３】図３は、フォトマスクのパターンを示す平面図である。
【図４】図４(ａ)は、エッチングにより形成されたエミッタ領域の形状を示す平面図である。図４(ｂ)は、図４(ａ)のＩ−Ｉ線に沿う断面図である。図４(ｃ)は、図４(ａ)のII−II線に沿う断面図である。
【図５】図５(ａ)は、本実施形態の製造方法により作製したＨＢＴの平面図である。図５(ｂ)は、図５(ａ)におけるIII−III線に沿った断面図である。
【図６】図６(ａ)，(ｂ)は、フォトマスクが有するパターンの他の形状を示す平面図である。
【図７】図７(ａ)，(ｂ)は、フォトマスクが有するパターンの更に他の形状を示す平面図である。
【図８】図８(ａ)は、従来のＨＢＴの一例構造を示す平面図である。図８(ｂ)は、図８(ａ)におけるIV−IV線に沿った断面図である。
【符号の説明】
１…ＨＢＴ、２…ＩｎＰ基板、３…サブコレクタ層、４…コレクタ層、５…ベース層、６…エミッタ層、１４…コレクタ電極、１５…ベース電極、１６…エミッタ電極、２４，２５，２６…引き出し電極、４０…コレクタ領域、５０…ベース領域、６０…エミッタ領域、１０…パターン、Ｒ…領域、Ｔ1〜Ｔ4…領域、Ｓ1，Ｓ2，Ｓ2…辺。
【発明の属する技術分野】
本発明は、バイポーラトランジスタ(Bipolar Transistor：ＢＴ)の製造方法に関する。
【０００２】
【従来の技術】
ヘテロ接合バイポーラトランジスタ(Hetero junction Bipolar Transistor：ＨＢＴ)は、電流利得が高く、且つ高周波特性に優れるので、高速光通信システムの送受信器用の増幅器として利用されるようになりつつある。ＨＢＴは優れた特性を示す。その理由は、ベース領域のエネルギーバンドギャップ(Ｅｇ)よりも大きい半導体材料からエミッタ領域が構成されるため、ベース領域のキャリア濃度を高くしてもエミッタ注入効率を高く維持できるからである。
【０００３】
【発明が解決しようとする課題】
しかしながら、それでも尚、高利得特性及び高周波特性を悪化させる要因は種々ある。それらを排除するために様々な対策が提案されてきた。例えば、特開平５−４８０７８号公報及び特開平８−１３９１０１号公報には、エミッタ領域の一対の辺に逆メサ状構造が形成されるＨＢＴが開示されている。このような形状とすることにより、エミッタ−ベース間の漏洩電流が低減される。故に、高周波特性に優れたＨＢＴが実現され得る。
【０００４】
図８(ａ)は、従来のＨＢＴの一例構造を示す平面図である。図８(ｂ)は、図８(ａ)におけるIV−IV線に沿った断面図である。
【０００５】
図８(ｂ)に示すように、一対の辺に逆メサ構造が形成されるエミッタ領域６１を形成するには、先ず、エピタキシャル成長したエミッタ層上にエッチング用のマスク層を形成する。そのマスク層は、〔０１１〕方向に向いた長方形である。その後、異方性ウェットエッチングを行なうと、逆メサ構造の縁を有するエミッタ領域６１が得られる。しかしながら、異方性ウェットエッチングによりエミッタ領域６１を形成する場合には、エッチングの速度が結晶の面方位により異なるために、エミッタ領域６１の形状は図８(ａ)に示すような六角形となる。ここで、図８(ａ)にＥで示した角は、結晶の面方位を反映して９０°となる。
【０００６】
ＨＢＴにおいて、引き出し配線６３は、エミッタ領域６１上に設けられたエミッタ電極６２と外部回路とを接続するのに用いられ、通常、エミッタ領域６１の長手方向に沿って延在するよう設けられる。したがって、エミッタ領域６１の形状が六角形である場合には、引き出し配線６３はこの六角形の直角部上を通過することになる。このとき、引き出し配線６３には、この直角部との接触部には、他の部分に比べ大きな応力がかかる。そのため、信頼性試験に長い時間を要することとなっていた。
【０００７】
エミッタ領域の形状が六角形である場合には、エミッタ領域の下部に設けられるベース領域の面積は、大きくせざるを得ない。ベース領域の面積が大きいと、ベース領域とベース領域の下部に設けられるコレクタ領域との間に生じる接合容量(以下、ベース−コレクタ間容量とする)が大きくなってしまう。このため、ＨＢＴの動作速度の低下を招いてしまうという問題があった。
【０００８】
また、上述のような問題点を回避するために、特開平５−２４３２５７号公報には、エミッタ領域を〔００１〕方向に向けて設ける形態が提案されている。このようにすれば、エミッタ領域の形状は長方形となる。しかし、この場合には、エミッタ領域のいずれの辺も逆メサ構造とはならない。そこで、自己整合プロセスにより電極を形成するためには、エミッタ領域の上部にエミッタキャップ層を設けた後、さらに、エミッタ領域の側面をサイドエッチングしなければならなかった。
【０００９】
そこで、本発明は、高周波特性に優れたＨＢＴを作製する方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明に係るバイポーラトランジスタの製造方法は、バイポーラトランジスタの製造方法であって、エミッタを形成するためのマスクを用いてマスク層を化合物半導体層上に形成するステップと、マスク層を用いて化合物半導体層をウエットエッチングしてエミッタ領域を形成するステップとを備える。マスクは、形成されるべきエミッタ領域の形状に対応し複数の頂点により構成される第１の平面領域と、この第１の領域に隣接するように配置される複数の第２の平面領域とを有する。第２の平面領域の各々は、鋭角を形成するように設けられた第１の辺および第２の辺と、第１の平面領域に対面する第３の辺とを含んでいる。このようなマスクを用いることにより、第１の平面領域に対応した形状のエミッタ領域をウエットエッチングにより形成し得る。
【００１１】
上記のエミッタ領域は、第１の軸方向に伸びる一対の線と、この第１の軸と交差する第２の軸方向に伸びる一対の別の線とによって規定されることを特徴としても良い。これにより、四辺形のエミッタ領域が得られる。
【００１２】
上記のマスク層は、化合物半導体層の結晶軸〔０１１〕方向に沿って上記の第１の軸が伸びるように形成されると好ましい。これにより、結晶軸〔０１１〕方向に伸びるエミッタ縁には逆メサ構造が形成され得る。
【００１３】
上記のマスクの第１及び第２の平面領域は、以下のような形態を有するようにできる。これにより、第１の平面形状が反映されたエミッタ領域の形状が得られる。第１の平面領域は、第１の軸方向に伸びる一対の線と、上記の第１の軸と交差する第２の軸方向に伸びる一対の別の線とによって規定され、第２の平面領域の各々は、その第１の辺を上記の一対の線のいずれか１つの線上に重ね合わせるように設けられているようにしてよい。
【００１４】
また、第１の平面領域は、第１の軸方向に伸びる一対の線と、第１の軸と交差する第２の軸方向に伸びる一対の別の線とによって規定される。上記の第２の平面領域の各々は、その第１の辺を一対の線および一対の別の線のいずれか１つの線上に重ね合わせるように設けられているようにしてもよい。
【００１５】
ウエットエッチングでは、上記の一対の線に対応するエミッタ縁には逆メサ構造が形成されると共に、上記の一対の別の線に対応するエミッタ縁には順メサ構造が形成されると好ましい。これにより、エミッタ領域及びベース領域に対する電極を容易に形成し得る。
【００１６】
本発明に係る化合物半導体バイポーラトランジスタは、基板上に設けられたコレクタと、コレクタ上に形成されたベースと、このベース上にあって、上記の第１の軸に沿って伸びる一対の線と、この第１の軸と交差する第２の軸に沿って伸びる一対の別の線とによって囲まれる領域に設けられたエミッタとを備える。一対の線に対応するエミッタ縁は逆メサ構造であり、一対の別の線に対応するエミッタ縁は順メサ構造であることを特徴とする。
【００１７】
また、エミッタは、エミッタのための半導体領域の結晶軸〔０１１〕方向に沿って上記の第１の軸が伸びるように設けられていると好ましい。
【００１８】
【発明の実施形態】
以下、本発明によるバイポーラトランジスタの製造方法の好適な実施形態について説明する。特に、III-Ｖ族化合物半導体ヘテロ接合バイポーラトランジスタ(Hetero junction Bipolar Transistor：ＨＢＴ)を作製する場合について説明する。なお、以下の説明においては、同一の要素には同一の符号を用いることとし、重複する説明は省略する。また、図面においては、ＩｎＰ基板上に成長される各エピタキシャル層の層厚の比率など、寸法比率は説明のものとは必ずしも一致していない。
【００１９】
（第１の実施形態）
図１(ａ)〜(ｆ)は、第１の実施形態によるＨＢＴの製造方法の工程の断面を示す模式図である。本実施形態の製造方法は、例えば、結晶成長工程と、メサ形成工程と、電極形成工程に分けられ、これらの工程が順次実施される。
【００２０】
（結晶成長工程）
先ず、結晶成長工程において、有機金属化学気相堆積(Metal Organic Chemical Vapor Deposition：ＭＯＣＶＤ)装置を用いて、半絶縁性ＩｎＰ基板２の(１００)面上に、サブコレクタ層３、コレクタ層４、ベース層５、及びエミッタ層６を順次エピタキシャル成長する（図１(ａ)）。図２には、各層３〜６の材料、導電型、添加された不純物、キャリア濃度、及び膜厚を例示的に示す。以下の説明では、サブコレクタ層３、コレクタ層４、及びベース層５はＩｎxＧａ1-xＡｓより構成される。その組成比ｘはＩｎＰ基板２に対して格子整合するように選択され、好ましくは０．５７である。ここで、格子整合とは、格子定数の差が概ね＋０．１〜−０．１％の場合を意味する。
【００２１】
上記各層３〜６のエピタキシャル成長に用いる原料としては、トリエチルガリウム(Triethyl Gallium：ＴＥＧａ)、トリメチルインジウム(Trimethyl Indium：ＴＭＩｎ)、アルシン(ＡｓＨ3)、及びホスフィン(ＰＨ3)を用いることができる。各層３〜６の成長時には、これらの原料を適宜組み合わせてＭＯＣＶＤ装置のチャンバに供給するようにし、さらに原料の供給量を適宜調整することによって所定の組成比を有する各層３〜６を得る。また、各層３〜６の成長温度は適宜設定されて良いが、結晶性を考慮すれば、いずれの層についても６００℃〜７５０℃が好ましい。
【００２２】
半導体層３，４，６はｎ型導電性を示す。その成長時には、所定のキャリア濃度を得るようにドーピング原料ＳｉＨ4が所定の流量にて供給される。また、エミッタ層６は、傾斜型不純物プロファイルを有するようにできる。このためには、エミッタ層６の成長時にドーパントＳｉＨ4の供給量を漸次増加させる。これにより、エミッタ層６のキャリア濃度は、ベース層５との界面に隣接する領域で低く(例えば、４×１０18ｃｍ-3)、ベース層５から離れるにしたがって高く(例えば、２×１０19ｃｍ-3程度まで)なるように変化する。キャリア濃度を高くすることにより、エミッタ層６上に形成されるエミッタ電極１６とエミッタ層６とのオーム性接触が容易に実現される。
【００２３】
また、ｐ型導電性であるベース層５の成長時にはジエチル亜鉛(Diethyl Zinc：ＤＥＺｎ)を所定の流量にて供給する。また、ＤＥＺｎに替わって四臭化炭素(ＣＢｒ4)を用い、アクセプタ不純物として炭素(Ｃ)をベース層５に添加するようにしても良い。こうすればベース層５の正孔濃度をより高くすることができ、そのため、ＨＢＴの高周波特性をより向上し得る。
【００２４】
（メサ形成工程）
次いで、メサ形成工程には、エミッタ領域６０を形成するエミッタメサ形成工程と、ベースコレクタメサ部４５を形成するベースメサ形成工程から成る。先ず、エミッタメサ形成工程について説明する。
【００２５】
ＩｎＰ基板２上のエミッタ層６上にレジスト膜を形成する。続けて、所定のパターンを有するフォトマスク(マスク)を用いたフォトリソグラフィにより、レジスト膜に所定のパターンを形成する。これにより、エミッタ層６上に所定の形状のエッチングマスク(マスク層)が形成される。
【００２６】
ここで、エッチングマスクを形成するのに用いたフォトマスクのパターンについて、図３を参照して説明する。図３は、フォトマスクのパターンを示す平面図である。フォトマスクは、エッチングによりエミッタ領域６０を形成するに際にして、エミッタ層７上に形成されるエッチングマスクを形成するために用いる。パターン１０は、同図に示すように、実質的には、領域Ｒ(第１の平面領域)と複数の領域Ｔ1〜Ｔ4(第２の平面領域)とが組み合わされて構成される。ここで、領域Ｒは、図中に示すｘ方向に伸びる一対の線と、ｘ方向と直交するｙ方向に伸びる一対の別の線とで画定される矩形である。また、領域Ｔ1〜Ｔ4の各々は、鋭角を形成する辺Ｓ1，Ｓ2と、この鋭角と向かい合う辺Ｓ3(点線)とにより画定される。さらに、領域Ｔ1〜Ｔ4は直角二等辺三角形であり、辺Ｓ1と辺Ｓ3との長さが互いに等しく、また辺Ｓ1と辺Ｓ3となす角は９０°である。
【００２７】
領域Ｔ1〜Ｔ4は、領域Ｒの４つの角に合せるように配置されている。図３に示されるように、領域Ｔ1の辺Ｓ3は領域Ｒの辺Ｓ11と接している。また、辺Ｓ1は、ｘ方向に伸びる一対の線の一方と重なり合う、つまり、領域Ｒの辺Ｓ12と繋げられ線分を形成する。領域Ｔ4の辺Ｓ3は領域Ｒの辺Ｓ13と接しており、辺Ｓ1は領域Ｒの辺Ｓ12と繋げられ線分を形成する。また、領域Ｔ2の辺Ｓ3は領域Ｒの辺Ｓ11と接している。領域Ｔ2の辺Ｓ1は、ｘ方向に伸びる一対の線の他方と重なり合う、つまり、領域Ｒの辺Ｓ14と繋げられ線分を形成する。領域Ｔ3の辺Ｓ3は領域Ｒの辺Ｓ13と接しており、辺Ｓ1は、領域Ｒの辺Ｓ14と繋げられ線分を形成する。
【００２８】
また、実際にレジスト膜に対して露光を行なう際には、上記のパターン１０は、ｙ方向、言い換えると領域Ｒの辺Ｓ11，Ｓ13が結晶方位の〔０１１〕方向に沿うように配置される。そして、所定のフォトリソグラフィの手順を経ると、図３に示すフォトマスクのパターン１０と同一の形状を有するエッチングマスクがエミッタ層６上に形成される。
【００２９】
エッチングマスクを形成した後に、ＩｎＰ基板２をエッチング液に浸し、エミッタ層６の所定の部分を除去する。このときのエッチング液としては塩酸と純水との混合液を用いると好ましい。この混合液は、ＩｎＰより成るエミッタ層６に対するエッチング速度が速く、ＩｎＧａＡｓより成るベース層５に対するエッチング速度が極めて遅いといった、いわゆるエッチング選択性を有している。また、エッチング選択性の無いエッチング液を用いることもできる。この場合には、予備的な実験を行なってエッチング速度を求めておき、このエッチング速度に基づいて決定したエッチング時間が経過した時点でエッチングを終了させる。これによって、エミッタ層６との所定の部分だけが除去される。以上により、エミッタ領域６０が形成される（図１(ｂ)）。
【００３０】
ここで、エミッタ領域６０の形状について図４を参照しながら詳細に説明する。図４(ａ)は、エッチングにより形成されたエミッタ領域６０の形状を示す平面図である。図４(ｂ)は、図４(ａ)のＩ−Ｉ線に沿う断面図である。図４(ｃ)は、図４(ａ)のII−II線に沿う断面図である。
【００３１】
図４(ａ)を参照すると、エミッタ領域６０の形状は、図３に示すエッチングマスクの形状とは異なり、領域Ｒ(第１の平面領域)の形状が反映された略矩形となっていることが分かる。このようにエッチングマスクの形状とは異なった形状となる理由について、本発明者らは、以下のように考えている。
【００３２】
ＩｎＰ等の化合物半導体結晶のエッチングにおいては、その結晶構造により、結晶面によってエッチング速度が異なる。図３で説明すると、領域Ｔ1〜Ｔ4の辺Ｓ2(斜辺)と直交する方向へはエッチングが相対的に速く進み、領域Ｒの各辺と直交する方向へはエッチングが相対的に遅く進む傾向にある。
【００３３】
エッチングを開始すると、エミッタ層６はエッチングマスクに覆われていない部分がエッチングされる。つまり、エッチングマスクと略同一の形状以外のエミッタ層６がエッチングされていく。エッチングが進み辺Ｓ2に沿った結晶面が現われると、この結晶面のエッチング速度が速いため、この方向へのエッチングは相対的に速く進んでいく。そのため、領域Ｔ1の下部のエミッタ層６においては、領域Ｔ1の辺Ｓ1及びＳ3に沿った辺が短くなっていく。そして、エッチングが更に進んでいくと、エミッタ層６のこの領域Ｔ1に対応する三角形の領域は消失してしまう。同様のことが、４つの領域Ｔ1〜Ｔ4の位置において生じるため、形成されたエミッタ領域６０の平面形状は、領域Ｒ(第１の平面領域)の形状が反映された略矩形となる。
【００３４】
また、エッチング後のエミッタ領域６０の断面形状については、図４(ｂ)に示す通り、結晶方位の〔０１１〕方向に沿って伸びる縁では逆メサ構造となり、図４(ｃ)に示す通り、〔０１−１〕方向に沿って伸びる縁では順メサ構造となる。後述するように、ベース電極１５は、ベース領域５０上面において、エミッタ領域６０の〔０１１〕方向の縁に沿うように形成される。この縁には逆メサ構造が形成されるため、エミッタ−ベース間の漏洩電流の発生を容易に抑止し得る。また、エミッタの側面には逆メサ構造が形成されるので、エミッタ電極１６とベース電極１５とを同じ工程、すなわち自己整合プロセスにより形成できるという利点も得られる。
【００３５】
さらに、エミッタ領域６０の〔０１−１〕方向に沿って伸びる縁には順メサ構造が形成されているため、後述のように、同方向に延在するよう設けられる引き出し配線に加わる応力が低減され得る。
【００３６】
以上でエミッタ領域６０を形成するエミッタメサ形成工程が終了する。これ以降、ベース層５及びコレクタ層４の所定の部分を除去してサブコレクタ層３の一部分を露出させるとともに、ベースコレクタメサ部を形成するベースメサ形成工程を実施する。
【００３７】
エミッタ領域６０が設けられたＩｎＰ基板２上にレジスト膜を形成する。その後、フォトリソグラフィにより、レジスト膜に所定パターンを形成する。これにより、所定パターンを有するエッチング用マスクがエミッタ層６上に形成される。このエッチング用マスクは、一対の辺が〔０１１〕方位と平行な矩形形状であり、エミッタ領域６０を覆っている。
【００３８】
続けて、上記のエッチング用マスクを用いてエッチングを行う。このとき使用するエッチング液は、硫酸(Ｈ2ＳＯ4)と過酸化水素水(Ｈ2Ｏ2)と純水(Ｈ2Ｏ)とが、Ｈ2ＳＯ4：Ｈ2Ｏ2：Ｈ2Ｏ＝１：１：５００の比率で混合された混合液である。エッチング量(深さ)は、エッチング時間により決定される。このエッチング時間とは、サブコレクタ層３が露出するのに要する所定の時間であり、予備実験等から求めておくと好ましい。また、コレクタ層４だけでなく、サブコレクタ層３の上層部(コレクタ層４との界面側)の１００ｎｍ程度をもエッチングするようにすれば、なお好適である。これにより、コレクタ層４が確実に除去され得る。
【００３９】
このエッチングにより、エッチング用マスクの開口部が設けられているベース層５及びコレクタ層４が除去され、サブコレクタ層３が露出する。この後、残存するエッチングマスク(レジスト)をアッシング等により除去すると、矩形のベースコレクタメサ部４５が得られる。
【００４０】
更に続けて、アイソレーション工程を行なう。すなわち、フォトリソグラフィとエッチングとによりサブコレクタ層３の所定の部分を除去し、その上部にベースコレクタメサ部４５を有するサブコレクタメサを形成する。これにより、ＩｎＰ基板２上に形成される複数個のＨＢＴが互いに電気的に分離される（図１(ｃ)）。
【００４１】
（電極形成工程）
以上のメサ形成工程が終了した後に、電極形成工程を実施する。アイソレーション加工まで終了したＩｎＰ基板２上には、コレクタ領域４０、ベース領域５０、及びエミッタ領域６０が形成されている。先ず、これらの各領域の上に絶縁膜（例えば、窒化ケイ素Ｓｉ3Ｎ4、以下ＳｉＮ)をＣＶＤ(Chemical Vapor Deposition)法により形成する。続けて、ＳｉＮ膜上にレジストを塗布した後、エッチング用マスクを形成する。エッチング用マスクは、コレクタ領域４０、ベース領域５０、及びエミッタ領域６０上に所定の形状の開口部を有する。次に、プラズマエッチングを行なうと、エッチング用マスクに覆われていないＳｉＮ膜が除去されるので、コレクタ領域４０、ベース領域５０、及びエミッタ領域６０に達するコンタクトホールがＳｉＮ膜に形成される。
【００４２】
プラズマエッチング終了後、各領域６０，５０，４０に達する開口部を有するレジスト膜上に、チタン(Ｔｉ)、白金(Ｐｔ)、及び金(Ａｕ)といった金属膜を順に堆積する。このとき、エミッタ領域６０及びベース領域５０に対するコンタクトホールは、エミッタ領域６０からベース領域５０にわたって形成されている。エミッタ領域６０の〔０１１〕方向に伸びる縁には逆メサ構造が形成されているため、これらのエミッタ縁に沿ったベース領域５０上には、金属膜は堆積されない。このような金属膜が堆積されないことによって、エミッタ電極１６とベース電極１５とが確実に分離され得る。また、この電極のための金属膜を堆積する際、金属原子等がＩｎＰ基板２に対して略垂直に入射するような堆積方法を採用するのが好ましい。この方法には、例えば、真空蒸着法がある。これにより、ベース電極１５とエミッタ電極１６とが一層確実に分離され得る。
【００４３】
金属膜は、エッチング用マスク(レジスト膜)上に形成されているので、レジスト膜を剥離することにより不要な金属膜が除去される。これにより、エミッタ電極１６、ベース電極１５、及びコレクタ電極１４がリフトオフ法により形成される（図１(ｄ)）。なお、これら各電極は、半導体領域上に形成され、この各領域又は層のキャリア濃度はいずれも１×１０19ｃｍ-3以上と十分に高いため、アロイプロセスといった熱処理がない場合でも半導体領域へのオーム性接触が容易に実現される。
【００４４】
次に、ＩｎＰ基板２上に、各電極１６，１５，１４を覆うように、シリコンオキシナイトライド(ＳｉＯＮ)といった絶縁膜１２をＣＶＤ法により堆積する。そして、この絶縁膜１２上に、レジスト/酸化ケイ素(ＳｉＯ2) /レジストからなる３層の多層膜を形成した後、この多層膜に、所定の開口部を形成する。この開口部は、コレクタ電極１４及びベース電極１５に対する引き出し配線２４及び２５を形成するために利用される。続けて、上記の開口部を有する多層膜をマスクとして絶縁膜１２のエッチングを行ない、引き出し配線２４，２５用のスルーホールを形成する。さらに、Ａｌ膜といった金属膜を形成する。この後、３層リフトオフ法により、絶縁膜１２上に残しておいたレジスト膜を剥離することにより、このレジスト膜上の金属膜が除去される。これにより、引き出し配線２４，２５が形成される（図１(ｅ)）。
【００４５】
この後、ＳｉＯＮといった絶縁膜１３を再びＩｎＰ基板２上に形成する。そして、引き出し配線２４，２５を形成した手順と同様の方法により、引き出し配線２６を形成する（図１(ｆ)）。以上の工程により、ＨＢＴ１が得られる。
【００４６】
次に、本実施形態の製造方法により作製したＨＢＴ１の利点について説明する。図５(ａ)は、以上のようにして作製したＨＢＴ１の平面図である。図５(ｂ)は、図５(ａ)におけるIII−III線に沿った断面図である。
【００４７】
今、従来のＨＢＴの平面形状を示す図７(ａ)と図５(ａ)とを比較すると以下のことが分かる。従来のＨＢＴにおいては、エミッタ領域６０が六角形であるため、エミッタ領域６０に覆われていない部分、例えば図７(ａ)中に記号Ａで示す部分が生じている。一方、本実施形態によるＨＢＴ１では、そのような部分はない。
【００４８】
発明者らの知見によれば、従来の製造方法によるＨＢＴに見られる部分Ａは、電流の増幅には実質的に寄与しないばかりでなく、ベース−コレクタ間容量を増大させる。その結果、ＨＢＴの高周波特性が悪化してしまう。
【００４９】
また、従来のＨＢＴにおいて、ベース領域の形状をエミッタ領域の形状に合わせて六角形にすれば、上記の部分Ａのような電流増幅に寄与しない部分は殆ど存在しない。しかしながら、所定の面積を有するエミッタ領域を得ようとする場合、矩形型のエミッタ領域に比べ、六角形型のエミッタ領域は長手方向の長さが長くなる。そのため、ＨＢＴを小型化が妨げられてしまうことになる。
【００５０】
これに対し、本実施形態の製造方法により作製したＨＢＴ１では、エミッタ領域６０が略矩形とし得る。このため、従来のＨＢＴのように、ベース領域５０を広く形成する必要はない。そのため、ベース−コレクタ間容量を低減でき、高周波特性の悪化を抑止することができる。しかも、ＨＢＴのサイズも小さくし得る。
【００５１】
また、図５(ａ)に示す通り、エミッタ電極１６と接続する引き出し配線２６は、略矩形を成すエミッタ領域６０の短辺を通過するように延在している。この短辺には順メサ構造が形成されているため、引き出し配線２６はこの短辺において鈍角を成して折れ曲がっている。このようなに折れ曲がる場合には、引き出し配線２６に大きな応力がかかることはない。そのため、引き出し配線２６の信頼性を向上でき、スクリーニング検査といった検査工程が簡略化され得る。
【００５２】
さらに、エミッタ領域６０の長辺には、逆メサ構造が形成されているため、エミッタ電極１６とベース電極１５とが確実に分離され、エミッタ−ベース間の漏洩電流を効果的に抑止できる。
【００５３】
本実施形態の製造方法により作製したＨＢＴ１が上述の利点を有しているのは、エミッタ領域６０が一対の辺が〔０１１〕方向に沿い、且つその形状が矩形となるよう形成されていることにある。略矩形のエミッタ領域６０が得られるのは、エミッタ領域６０の形成に際して、図３に示すパターン１０を有するマスクを用いてエッチングマスクを形成し、エッチングを行なっているためである。このことから、本実施形態の製造方法が奏する優れた効果が理解される。
【００５４】
次に、本発明による他の実施形態について説明する。これらの実施形態においては、エミッタ領域６０をエッチングにより形成する工程以外の他の各工程、及び作製されるＨＢＴが奏する効果等は同一である。よって、以下では、エミッタメサ形成工程においてエッチングマスクを形成するために用いられるフォトマスク、特に、フォトマスクが有するパターンについて説明する。
【００５５】
（第２の実施形態）
図６(ａ)は、第２の実施形態において用いられるフォトマスクが有するパターン１０２の平面図である。パターン１０２では、図６(ａ)に示す通り、領域Ｔ1の辺Ｓ3は領域Ｒの辺Ｓ12と接しており、辺Ｓ1は領域Ｒの辺Ｓ11と繋げられ線分を形成する。領域Ｔ2の辺Ｓ3は領域Ｒの辺Ｓ14と接しており、辺Ｓ1は領域Ｒの辺Ｓ11と繋げられ線分を形成する。領域Ｔ3の辺Ｓ3は領域Ｒの辺Ｓ14と接し、領域Ｔ3の辺Ｓ1は領域Ｒの辺Ｓ13と繋げられ線分を形成する。領域Ｔ4の辺Ｓ3は領域Ｒの辺Ｓ12と接しており、辺Ｓ1は領域Ｒの辺Ｓ13と繋げられ線分を形成する。
【００５６】
このような形状のパターン１０２を有するフォトマスクを用い、領域Ｒの辺11が〔０１１〕方向に沿うようにして、エミッタ層６の上にエッチングマスクを形成する。そして、第１の実施形態で説明したエッチング方法によりエッチングを行なう。これにより、矩形のエミッタ領域６０が得られる。
【００５７】
（第３の実施形態）
図６(ｂ)は、第３の実施形態におけるフォトマスクが有するパターン１０３を示す平面図である。パターン６では、図６(ｂ)に示される通り、領域Ｔ1の辺Ｓ3は領域Ｒの辺Ｓ11と接し、辺Ｓ1は領域Ｒの辺Ｓ12と繋げられ線分を形成する。領域Ｔ2の辺Ｓ3は領域Ｒの辺Ｓ11と接し、辺Ｓ1は領域Ｒの辺Ｓ14と繋げられ線分を形成する。領域Ｔ3の辺Ｓ3は領域Ｒの辺Ｓ14と接し、辺Ｓ1は領域Ｒの辺Ｓ13と直線的に連続している。領域Ｔ4の辺Ｓ3は領域Ｒの辺Ｓ12と接し、辺Ｓ1は領域Ｒの辺Ｓ13と繋げられ線分を形成する。すなわち、領域Ｔ1〜Ｔ4の各々の辺Ｓ1に着目すれば、領域Ｔ1及び領域Ｔ2の辺Ｓ1は、ｘ方向に伸びる一対の線のそれぞれと重なり合い、領域Ｔ3及びＴ4の辺Ｓ1は、ｙ方向に伸びる一対の線の一方と重なり合っている。
【００５８】
このような形状のパターン１０３を有するフォトマスクを用い、領域Ｒの辺11が〔０１１〕方向に沿うようにして、エミッタ層６の上にエッチングマスクを形成する。そして、第１の実施形態で説明したエッチング方法によりエッチングを行なう。こうすれば、矩形のエミッタ領域６０が得られる。
【００５９】
（第４の実施形態）
図７(ａ)は、第４の実施形態において用いられるフォトマスクが有するパターン１０４の平面図である。パターン１０４では、図７(ａ)のように、領域Ｔ1の辺Ｓ3は領域Ｒの辺Ｓ12と接し、辺Ｓ1は領域Ｒの辺Ｓ11と繋げられ線分が形成される。領域Ｔ2の辺Ｓ3は領域Ｒの辺Ｓ11と接し、辺Ｓ1は領域Ｒの辺Ｓ14と繋げられ線分が形成される。領域Ｔ3の辺Ｓ3は領域Ｒの辺Ｓ13と接し、辺Ｓ1は領域Ｒの辺Ｓ14と繋げられ線分が形成される。領域Ｔ4の辺Ｓ3は領域Ｒの辺Ｓ12と接し、辺Ｓ1は領域Ｒの辺Ｓ13と繋げられ線分が形成される。すなわち、領域Ｔ1〜Ｔ4の各々の辺Ｓ1に着目すれば、領域Ｔ1及び領域Ｔ4の辺Ｓ1は、ｙ方向に伸びる一対の線のそれぞれと重なり合い、領域Ｔ2及びＴ3の辺Ｓ1は、ｘ方向に伸びる一対の線の一方と重なり合っている。
【００６０】
このようなパターン１０４を有するフォトマスクを用い、領域Ｒの辺11が〔０１１〕方向に沿うようにして、エミッタ層６の上にエッチングマスクを形成する。そして、第１の実施形態で説明したエッチング方法によりエッチングを行なう。こうすることにより、矩形のエミッタ領域６０が得られる。
【００６１】
（第５の実施形態）
図７(ｂ)は、第５の実施形態において用いられるフォトマスクが有するパターン１０５の平面図である。パターン１０５では、図７(ｂ)のように、領域Ｔ1の辺Ｓ3は領域Ｒの辺Ｓ11と接し、辺Ｓ1は領域Ｒの辺Ｓ12と繋げられ線分を形成する。領域Ｔ2の辺Ｓ3は領域Ｒの辺Ｓ14と接し、辺Ｓ1は領域Ｒの辺Ｓ11と繋げられ線分を形成する。領域Ｔ3の辺Ｓ3は領域Ｒの辺Ｓ13と接し、辺Ｓ1は領域Ｒの辺Ｓ14と繋げられ線分を形成する。領域Ｔ4の辺Ｓ3は領域Ｒの辺Ｓ12と接し、辺Ｓ1は領域Ｒの辺Ｓ13と繋げられ線分を形成する。すなわち、領域Ｔ1〜Ｔ4の辺Ｓ1のそれぞれは、ｘ方向に伸びる一対の線とｙ方向に伸びる一対の線とのそれぞれと重なり合っている。
【００６２】
このような形状のパターン１０５を有するフォトマスクを用い、領域Ｒの辺11が〔０１１〕方向に沿うようにして、エミッタ層６の上にエッチングマスクを形成する。そして、第１の実施形態で説明したエッチング方法によりエッチングを行なう。このようにしても、エミッタ領域６０の平面形状は矩形とし得る。
【００６３】
以上、いくつかの実施の形態に基づいて、本発明によるバイポーラトランジスタの製造方法を説明した。明らかなように、本発明は上記実施形態に限定されることなく種々の変形が可能である。例えば、領域Ｔ1〜Ｔ4の辺Ｓ1，Ｓ3の長さは適宜設定されて良い。また、領域Ｔ1〜Ｔ4は直角二等辺三角形に限らず適宜変更しても構わない。予備実験等を行なうことにより、所定の深さのエッチングを終了したときに、エミッタ領域６０の形状が略矩形となるようエッチングマスク上のパターン形状を最適化すると好ましいことは言うまでもない。なお、形成されるエミッタ領域６０の形状は、正方形であっても構わない。
【００６４】
また、上記の実施形態では、図３、図６(ａ)，(ｂ)及び図７(ａ)，(ｂ)に示すパターンを有するフォトマスクを用いて、所定のエッチングマスクを形成するようにしたが、複数のフォトマスクを用いて所定のエッチングマスクを形成しても構わない。
【００６５】
上記実施形態においては、エミッタ領域６０の形成に使用したエッチングマスクはレジスト膜で形成したが、金属、ＷＳｉ等のシリサイド膜、又はＳｉＯ2若しくはＳｉＮx等の誘電体膜で形成されても良い。
【００６６】
また、層３〜６の堆積にはＭＯＣＶＤ法を用いたが、これに限られるものではなく、他の気相エピタキシー法、ＣＢＥ(Chemical Beam Epitaxy)法、及び液相エピタキシー法などを採用しても良い。また、コレクタベースメサ部及びコンタクトホール等の形成に用いるエッチング方法は、上記実施形態の方法に限らず、適宜適切な方法を採用して良い。
【００６７】
さらにまた、本発明によるバイポーラトランジスタの製造方法は、上記のＩｎＰ基板上に形成されるＨＢＴに限らず、ＧａＡｓ基板上に形成されるＧａＡｓ／ＡｌＧａＡｓ系、或いはＧａＡｓ／ＩｎＧａＰ系のＨＢＴなど様々なバイポーラトランジスタの作製に好適に適用し得る。
【００６８】
【発明の効果】
以上説明したように、本発明によれば、第１の平面領域と複数の第２の平面領域とを有するマスクを用いるので、第１の平面領域に対応した形状のエミッタ領域をウエットエッチングにより形成し得る。そのため、高周波特性に優れたＨＢＴを作製する方法及びＨＢＴが提供される。
【図面の簡単な説明】
【図１】図１(ａ)〜(ｆ)は、第１の実施形態によるＨＢＴの製造方法の工程の断面を示す模式図である。
【図２】図２は、エピタキシャル成長される各層の材料、導電型、添加された不純物、キャリア濃度、及び膜厚を示す図である。
【図３】図３は、フォトマスクのパターンを示す平面図である。
【図４】図４(ａ)は、エッチングにより形成されたエミッタ領域の形状を示す平面図である。図４(ｂ)は、図４(ａ)のＩ−Ｉ線に沿う断面図である。図４(ｃ)は、図４(ａ)のII−II線に沿う断面図である。
【図５】図５(ａ)は、本実施形態の製造方法により作製したＨＢＴの平面図である。図５(ｂ)は、図５(ａ)におけるIII−III線に沿った断面図である。
【図６】図６(ａ)，(ｂ)は、フォトマスクが有するパターンの他の形状を示す平面図である。
【図７】図７(ａ)，(ｂ)は、フォトマスクが有するパターンの更に他の形状を示す平面図である。
【図８】図８(ａ)は、従来のＨＢＴの一例構造を示す平面図である。図８(ｂ)は、図８(ａ)におけるIV−IV線に沿った断面図である。
【符号の説明】
１…ＨＢＴ、２…ＩｎＰ基板、３…サブコレクタ層、４…コレクタ層、５…ベース層、６…エミッタ層、１４…コレクタ電極、１５…ベース電極、１６…エミッタ電極、２４，２５，２６…引き出し電極、４０…コレクタ領域、５０…ベース領域、６０…エミッタ領域、１０…パターン、Ｒ…領域、Ｔ1〜Ｔ4…領域、Ｓ1，Ｓ2，Ｓ2…辺。
Claims (6)
- バイポーラトランジスタの製造方法であって、
エミッタを形成するためのマスクを用いてマスク層を化合物半導体層上に形成するステップと、
前記マスク層を用いて前記化合物半導体層をウエットエッチングして、エミッタ領域を形成するステップと
を備え、
前記マスクは、形成されるべきエミッタ領域の形状に対応し複数の頂点により構成される第１の平面領域と、前記第１の平面領域に隣接するように配置される複数の第２の平面領域とを有し、
前記第２の平面領域の各々は、鋭角を形成するように設けられた第１の辺および第２の辺と、前記第１の平面領域に対面する第３の辺とを含む、バイポーラトランジスタの製造方法。 - 前記エミッタ領域は、第１の軸方向に伸びる一対の線と、前記第１の軸と交差する第２の軸方向に伸びる一対の別の線とによって規定される、請求項１に記載のバイポーラトランジスタの製造方法。
- 前記マスク層は、前記化合物半導体層の結晶軸〔０１１〕方向に沿って前記第１の軸が伸びるように形成される、請求項２に記載のバイポーラトランジスタの製造方法。
- 前記第１の平面領域は、第１の軸方向に伸びる一対の線と、
前記第１の軸と交差する第２の軸方向に伸びる一対の別の線とによって規定され、
前記第２の平面領域の各々は、その第１の辺を前記一対の線のいずれか１つの線上に重ね合わせるように設けられている、請求項１に記載のバイポーラトランジスタの製造方法。 - 前記第１の平面領域は、第１の軸方向に伸びる一対の線と、
前記第１の軸と交差する第２の軸方向に伸びる一対の別の線とによって規定され、
前記第２の平面領域の各々は、その第１の辺を前記一対の線および前記一対の別の線のいずれか１つの線上に重ね合わせるように設けられている、請求項１に記載のバイポーラトランジスタの製造方法。 - 前記ウエットエッチングでは、前記一対の線に対応するエミッタ縁には逆メサ構造が形成されると共に、前記一対の別の線に対応するエミッタ縁には順メサ構造が形成される、請求項２に記載のバイポーラトランジスタの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000398417A JP4288852B2 (ja) | 2000-12-27 | 2000-12-27 | バイポーラトランジスタの製造方法 |
| US10/026,950 US6784064B2 (en) | 2000-12-27 | 2001-12-27 | Heterojunction bipolar transistor and method of making heterojunction bipolar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000398417A JP4288852B2 (ja) | 2000-12-27 | 2000-12-27 | バイポーラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002198514A JP2002198514A (ja) | 2002-07-12 |
| JP4288852B2 true JP4288852B2 (ja) | 2009-07-01 |
Family
ID=18863391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000398417A Expired - Fee Related JP4288852B2 (ja) | 2000-12-27 | 2000-12-27 | バイポーラトランジスタの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6784064B2 (ja) |
| JP (1) | JP4288852B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4703031B2 (ja) * | 2001-05-18 | 2011-06-15 | Ｏｋｉセミコンダクタ株式会社 | 化合物半導体装置 |
| JP3846347B2 (ja) * | 2002-03-27 | 2006-11-15 | 住友電気工業株式会社 | バイポーラトランジスタおよびその製造方法 |
| JP3873833B2 (ja) * | 2002-07-17 | 2007-01-31 | 住友電気工業株式会社 | ヘテロ接合バイポーラトランジスタ、及びヘテロ接合バイポーラトランジスタを製造する方法 |
| JP4788096B2 (ja) * | 2003-06-04 | 2011-10-05 | 住友電気工業株式会社 | ヘテロ接合バイポーラトランジスタ |
| JP2005093976A (ja) * | 2003-08-08 | 2005-04-07 | Nec Corp | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
| JP2008538864A (ja) * | 2005-04-28 | 2008-11-06 | エヌエックスピー ビー ヴィ | バイポーラトランジスタ及びその製造方法 |
| JP5120330B2 (ja) * | 2009-04-27 | 2013-01-16 | 三菱電機株式会社 | 半導体光素子とその製造方法 |
| JP5528734B2 (ja) * | 2009-07-09 | 2014-06-25 | 富士フイルム株式会社 | 電子素子及びその製造方法、表示装置、並びにセンサー |
| JP5907480B2 (ja) | 2013-07-31 | 2016-04-26 | 株式会社村田製作所 | バイポーラトランジスタ及び半導体装置並びにバイポーラトランジスタの製造方法 |
| JP2018010896A (ja) * | 2016-07-11 | 2018-01-18 | 株式会社村田製作所 | ヘテロ接合バイポーラトランジスタ |
| TWI745847B (zh) * | 2019-03-06 | 2021-11-11 | 日商村田製作所股份有限公司 | 半導體裝置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4801986A (en) * | 1987-04-03 | 1989-01-31 | General Electric Company | Vertical double diffused metal oxide semiconductor VDMOS device with increased safe operating area and method |
| JP3278868B2 (ja) | 1991-08-20 | 2002-04-30 | 株式会社日立製作所 | ヘテロ接合バイポーラトランジスタ |
| JPH05243257A (ja) | 1992-03-02 | 1993-09-21 | Sumitomo Electric Ind Ltd | 完全自己整合ＩｎＰ系ＨＢＴ |
| JPH08139101A (ja) | 1994-11-07 | 1996-05-31 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
| JP3347947B2 (ja) * | 1996-08-01 | 2002-11-20 | 日本電信電話株式会社 | 半導体装置の製造方法 |
| JP2001007118A (ja) * | 1999-06-22 | 2001-01-12 | Nec Corp | 半導体装置及びその製造方法 |
-
2000
- 2000-12-27 JP JP2000398417A patent/JP4288852B2/ja not_active Expired - Fee Related
-
2001
- 2001-12-27 US US10/026,950 patent/US6784064B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020105011A1 (en) | 2002-08-08 |
| JP2002198514A (ja) | 2002-07-12 |
| US6784064B2 (en) | 2004-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4288852B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| US7923754B2 (en) | Bipolar transistor | |
| US6653714B2 (en) | Lateral bipolar transistor | |
| JP3846347B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP3565274B2 (ja) | バイポーラトランジスタ | |
| US6531722B2 (en) | Bipolar transistor | |
| JP4026347B2 (ja) | 化合物半導体バイポーラトランジスタの製造方法 | |
| JPH05136159A (ja) | ヘテロ接合型バイポーラトランジスタ及びその製造方法 | |
| JP3873833B2 (ja) | ヘテロ接合バイポーラトランジスタ、及びヘテロ接合バイポーラトランジスタを製造する方法 | |
| JP3866936B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3135003B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP4930269B2 (ja) | 化合物半導体バイポーラトランジスタ | |
| JP4224980B2 (ja) | バイポーラトランジスタ | |
| JP3941538B2 (ja) | バイポーラトランジスタ | |
| JP3386361B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JPH0737900A (ja) | 半導体装置およびその製造方法 | |
| JP3399673B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JPH08115921A (ja) | ヘテロ接合バイポーラトランジスタ，及びその製造方法 | |
| JP2000124226A (ja) | ヘテロ接合バイポーラトランジスタ及びかかるトランジスタを形成する方法 | |
| JPH05267321A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH0571171B2 (ja) | ||
| JP2002043322A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法および送受信機 | |
| JPH10214847A (ja) | 化合物半導体装置、及びその製造方法 | |
| JP2003309126A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070618 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090310 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090323 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140410 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |