JPH0456317A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 この発明は、半導体装置の製造方法に関する。

より詳しくは、電気導通部の形成方法に関する。

（ロ）従来の技術 近年、半導体素子の微細化に伴いコンタクト穴の径も微
細化し、コンタクト穴の深さ対径の比（アスペクト比）
はますます大きくなっており、通常のスパッタによる薄
膜形成法ではコンタクト穴の内部にまで配線材料を被覆
させることが困難となってきている。この問題を解決す
るものとして従来、タングステンのような高融点金属の
化学気相成長法（以下ＣＶＤ法）がある。タングステン
は、ＣＶＤ法で形成する場合条件を適当に選ぶことによ
り絶縁膜上には成長せず、Ｓｉやシリサイドや金属上の
みに成長するいわゆる選択成長の特徴を有しており、こ
の性質を利用してコンタクト穴内にタングステンを成長
させることにより、コンタクト穴を埋め込みアスペクト
比の低減および配線層の平坦化が行われている。

（ハ）発明が解決しようとする課題 枚葉方式のタングステン（Ｗ）−ＣＶＤ装置でタングス
テンをＳｉ上にＣＶＤ法により成膜する場合、Ｗ−Ｓｉ
間の密着性の劣化及びコンタクト特性の劣化の原因とな
るＳｉ表面上の自然酸化膜を希フッ酸エツチングにより
除去する必要がある。

しかしながら、大気中又はｌＯｍｔｏｒｒに真空引きさ
れたロードロック室に放置した場合、Ｓｉ表面は経時的
に変化するため、Ｗ−Ｓｉ間の密着性は経時的に劣化す
る。例えば２５枚のシリコン基板を希フッ酸溶液に浸液
して自然酸化膜を除去した後、上記の条件下にあるロー
ドロック室に保管し、順次Ｗを成膜したところ、途中よ
りＷの剥離が発生した。この発生は、希フッ酸によるエ
ツチングからＷの成膜までの時間が長くなるほど広範囲
にわたって発生した。

この発明は上記の事情を考慮してなされたもので、成膜
したＷの剥離を抑制することができる半導体装置の製造
方法を提供しようとするものである。

（ニ）課題を解決するための手段 かくしてこの発明によれば、シリコン基板上に、絶縁層
を形成し、この絶縁層をエツチングしてコンタクト穴を
形成し、希フッ酸によりシリコン基板を洗浄し、乾燥さ
せた後不活性ガス雰囲気中に所定時間放置し、その後コ
ンタクト穴に、ＷＦ。

とＳｉＨ，を用いて、選択ＣＶＤ−タングステン法によ
ってタングステン配線を形成することを特徴とする半導
体装置の製造方法が提供される。

この発明におけるタングステン配線は、例えばＮ”　−
Ｓ　ｉ　及ＣＦＰ　”　−Ｓ　ｉの層からなる素子へ信
号を入力又は出力するためのものであって、これらの層
に至るコンタクト穴に、ＷＦ、とＳｉｎ、とを用いた選
択ＣＶＤ−タングステン法によって、タングステン層を
積層して形成することができる。

この発明におけるコンタクト穴は、例えば予めＮ”−Ｓ
ｉ及びＰ”−Ｓｉの層からなる素子の上に絶縁層を形成
し、この絶縁層をエツチングしてこのＮ”−５ｉ及びＰ
’−Ｓｉの層からなる素子に至る穴を形成して作製する
ことができる。

この発明における選択ＣＶＤ−タングステン法は、当該
分野で公知の条件のもとで実施されるものであってよく
、例えばＮ”−Ｓｉ及びＰ゛Ｓｉの層上でα結晶タング
ステン層が形成されかつそれぞれの層上でのタングステ
ンの成長速度が接近する条件で行うことによって、前記
それぞれのコンタクト穴にタングステン層を積層して行
うものであってもよい。

この発明における希フッ酸は、０．５〜２％、好ましく
は０．５〜１％のバッフアートフッ酸液を用いることが
できる。

この発明における不活性ガス雰囲気は、２０〜５０５Ｃ
ＣＯＩ好ましくは３０〜４０　ｓｅｃｍにて不活性ガス
でパージしつつ、０．１〜０．５Ｔｏｒｒ好ましくは０
．１〜０．３Ｔｏｒｒに保ったロードロック室により形
成することができる。この不活性ガス雰囲気中にシリコ
ン基板を放置しておく所定時間は、０〜２００分間好ま
しくは０〜１２０分間である。

この発明においては、具体的には次の方法によって半導
体装置を製造することができる。半導体装置の材料とし
て、例えば表面にＮ“−Ｓｉ及びＰ゛−Ｓｉの層とから
なる素子を有するシリコン基板を用いる。

Ｎ”−Ｓｉ及びＰ”−Ｓｔの層は、例えばＦＥＴのソー
ス、ドレイン等を挙げることができる。

次に、前記シリコン基板の上に、通常１．０〜１．５μ
ｍの膜厚の絶縁層を形成する。この絶縁層は、例えば酸
化シリコン膜等を、例えばＣＶＤ法によって形成するこ
とができる。次に、この絶縁層を、例えばホトリソグラ
フィ法等の方法Ｊこよってエツチングして、この絶縁層
を貫通してＮ’−Ｓｉ及びＰ”−Ｓｉの層とへ至るコン
タクト穴を形成する。

これらのコンタクト穴は、通常直径０．７〜０８μｍ、
深さ１．０〜１．５μｍの形状を有するものを用いるこ
とができる。次に、これらのコンタクト穴が形成された
基板を希フッ酸によって洗浄したのち乾燥させる。そし
て不活性ガス雰囲気中に所定時間放置する。この後基板
をＣＶＤ装置の中に配置し、この基板を、２５０〜３７
０℃に加熱し、ＷＦ、とＳｉＨ。

とを、例えば３０／１８〜３０／１６の流量比とし、圧
力を、例えば０．０８〜Ｏ，ｌ２Ｔｏｒｒとして、通＄
１３（１−１５（１秒間程度処理して、それぞれのコン
タクト穴に、通常１．０〜１．２μｍの厚さのα結晶タ
ングステンを堆積させタングステン配線層を形成するこ
とができる。更にこのタングステン配線層の上に配線、
素子等を形成して半導体装置を製造することができる。

（ホ）作用 希フッ酸による洗浄ののち、シリコン基板を不活性ガス
雰囲気中に放置するので、シリコン基板の表面は希フッ
酸による洗浄直後の状態に保持され、洗浄から長時間経
過後に堆積したタングステンの剥離を抑制することが可
能となる。

（へ）実施例 以下、この発明の実施例を図面を用いて説明するが、こ
の発明は以下の実施例に限定されるものではない。

実施例ｌ ＳＲＡＭのコンタクト埋込みに選択ＣＶＤ−タングステ
ン法を用いた半導体製造方法について説明する。第１図
の（ａ）に示すように、シリコン基板７上に素子分離領
域１、Ｎ”−Ｓｉ層２及びＰ゛−９ｉ層３からなる素子
を形成した後、ＢＰＳＧを１．０μｍ堆積して層間絶縁
膜４をＣＶＤ法によって形成し、この層間絶縁膜４をホ
トリソグラフィ法によってエツチングし、Ｎ”−８ｉ層
２、Ｐ。

Ｓｉ層層上上、コンタクト穴５を開口する。この時コン
タクト穴５は、いずれも径が１．０μＣ１深さが１．５
μｍである。

コンタクト穴５を形成したのち、シリコン基板７を１％
バッフアートフッ酸に約９０秒間浸し、素子上に形成さ
れた自然酸化膜を除去する。この後シリコン基板７を乾
燥させたのち、不活性ガスであるＮ、により２０ｓｃｃ
ｍでパージしつツ、０．ＩＴｏｒｒに保ったロードロッ
ク室に１００分間放置する。

次に、第１図の（ｂ）に示すように成膜温度３５０”Ｃ
１圧力０．１Ｔｏｒｒ、　ＷＦｓとＳ　ｉＨａの流量を
それぞれ３０　ｓｅｃｍ及び１６ｓｅｃｎとしてコンタ
クトがタングステンで０．８μｍ埋込めるまで１５０秒
間のタングステン層６の成長を行った。

この結果、形成されたタングステン層６には剥離が発生
しないことが確認された。

比較例１ 実施例１において、不活性ガス中に１００分間シリコン
基板７を放置する代わりにロータリーポンプでｌＯｍｔ
ｏｒｒに真空引きしたロードロック室に１００分間放置
し、この他は実施例１と同様にしてタングステン配線の
形成を行った。

この結果、シリコン基板周辺部分でタングステン配線の
剥離が発生した。

比較ｆｌＩＪ２ 実施例１において、シリコン基板７を１００分間大気中
に放置し、比較例１と同じ条件のロードロック室に５分
間放置し、この他は実施例１と同様にしてタングステン
配線の形成をおこなった。

この結果、比較例１と同様にタングステン配線の剥離が
発生した。

（ト）発明の効果 この発明によれば、多数枚のシリコン基板上に連続的に
、かつタングステン剥離を抑制しつつ、タングステンを
形成することが可能となる。

【図面の簡単な説明】

第１図は、この発明の実施例の構成を示す半導体装置の
製造工程説明図である。 ３・・・・・・Ｐ”−９ｉ層、　４・・・・・・層間絶
縁膜、５・・・・・・コンタクト穴、 ６・・・・・・タングステン層、 ７・・・・・・シリコン基板。 １・・・・・・素子分離領域、 ２・・・・・・Ｎ”−Ｓｉ層、

Claims (1)

【特許請求の範囲】
1. １、シリコン基板上に、絶縁層を形成し、この絶縁層を
   エッチングしてコンタクト穴を形成し、希フッ酸により
   シリコン基板を洗浄し、乾燥させた後不活性ガス雰囲気
   中に所定時間放置し、その後コンタクト穴に、ＷＦ＿６
   とＳｉＨ＿４を用いて、選択ＣＶＤ−タングステン法に
   よってタングステン配線を形成することを特徴とする半
   導体装置の製造方法。