JP3373320B2 - 銅配線製造方法 - Google Patents
銅配線製造方法Info
- Publication number
- JP3373320B2 JP3373320B2 JP04632395A JP4632395A JP3373320B2 JP 3373320 B2 JP3373320 B2 JP 3373320B2 JP 04632395 A JP04632395 A JP 04632395A JP 4632395 A JP4632395 A JP 4632395A JP 3373320 B2 JP3373320 B2 JP 3373320B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- barrier layer
- copper wiring
- copper
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
Description
【０００１】
【発明の属する技術分野】本発明は、微細な銅配線を製
造する技術、その製造に用いることができる銅配線製造
装置、及び、その技術で製造された銅配線を有する半導
体装置にかかり、特に、製造工程が簡単で、一貫して真
空雰囲気中で処理できる銅配線製造方法、銅配線製造装
置、及びその銅配線を有する半導体装置に関する。
造する技術、その製造に用いることができる銅配線製造
装置、及び、その技術で製造された銅配線を有する半導
体装置にかかり、特に、製造工程が簡単で、一貫して真
空雰囲気中で処理できる銅配線製造方法、銅配線製造装
置、及びその銅配線を有する半導体装置に関する。
【０００２】
【従来の技術】現在、半導体集積回路内の素子間を結ぶ
配線には、加工の容易性等から、アルミニウム(Ａｌ)を
主材料とするものが使用されている。
配線には、加工の容易性等から、アルミニウム(Ａｌ)を
主材料とするものが使用されている。
【０００３】しかし、アルミニウムで作った配線は、エ
レクトロマイグレーションやストレスマイグレーション
に対する耐性が弱いため、配線の微細化が進むに従って
頻繁に断線し、大きな問題となっている。
レクトロマイグレーションやストレスマイグレーション
に対する耐性が弱いため、配線の微細化が進むに従って
頻繁に断線し、大きな問題となっている。
【０００４】この対策として、アルミニウム配線に比
べ、エレクトロマイグレーションやストレスマイグレー
ションに対する耐性が高いタングステン(Ｗ)やモリブデ
ン(Ｍｏ)を材料として配線を作ることも提案されている
が、アルミニウムに比較して抵抗値が大きいため、これ
らを微細な配線パターンに適用した場合には、その配線
によって生じる電圧降下が大きくなりすぎ、配線での発
熱の問題を生じ、また、抵抗値が大きいことは信号伝達
の遅延に結びつく等、新たな問題が発生していた。
べ、エレクトロマイグレーションやストレスマイグレー
ションに対する耐性が高いタングステン(Ｗ)やモリブデ
ン(Ｍｏ)を材料として配線を作ることも提案されている
が、アルミニウムに比較して抵抗値が大きいため、これ
らを微細な配線パターンに適用した場合には、その配線
によって生じる電圧降下が大きくなりすぎ、配線での発
熱の問題を生じ、また、抵抗値が大きいことは信号伝達
の遅延に結びつく等、新たな問題が発生していた。
【０００５】そこで、抵抗値が小さく、しかもエレクト
ロマイグレーション耐性やストレスマイグレーション耐
性等の物性に優れた銅(Ｃｕ)を配線材料として用いるこ
とが検討され始めている。
ロマイグレーション耐性やストレスマイグレーション耐
性等の物性に優れた銅(Ｃｕ)を配線材料として用いるこ
とが検討され始めている。
【０００６】しかしながら物性として優れた銅も、ＬＳ
Ｉ配線に用いようとすると、次のような不都合があり、
半導体集積回路の配線材料として実用化するのが困難視
されていた。
Ｉ配線に用いようとすると、次のような不都合があり、
半導体集積回路の配線材料として実用化するのが困難視
されていた。
【０００７】 シリコンやシリコン酸化膜中において
拡散が速い。 シリコン酸化膜との密着性が悪い。
酸化、腐食がされやすい。 銅のハロゲン化合物の
蒸気圧が低いため、従来のアルミニウム配線をエッチン
グできたエッチングガスが使用できず、異方性ドライエ
ッチングによる、微細加工が行えない。
拡散が速い。 シリコン酸化膜との密着性が悪い。
酸化、腐食がされやすい。 銅のハロゲン化合物の
蒸気圧が低いため、従来のアルミニウム配線をエッチン
グできたエッチングガスが使用できず、異方性ドライエ
ッチングによる、微細加工が行えない。
【０００８】ところが近年では、例えば窒化チタン(Ｔ
ｉＮ)薄膜やチタンタングステン(ＴｉＷ)薄膜などのバ
リア層を下地薄膜として成膜しておき、そのバリア層上
に銅薄膜を成膜すると、該バリア層が基板中への銅の拡
散を防止すると共に密着性を向上させることが見出さ
れ、また、このようなバリア層を銅薄膜上にも成膜して
おくと、銅配線の耐腐食性も向上することから、上記
、、の問題点については解決の目途がついてい
る。
ｉＮ)薄膜やチタンタングステン(ＴｉＷ)薄膜などのバ
リア層を下地薄膜として成膜しておき、そのバリア層上
に銅薄膜を成膜すると、該バリア層が基板中への銅の拡
散を防止すると共に密着性を向上させることが見出さ
れ、また、このようなバリア層を銅薄膜上にも成膜して
おくと、銅配線の耐腐食性も向上することから、上記
、、の問題点については解決の目途がついてい
る。
【０００９】残る上記の、銅の微細加工の問題に関し
ては、例えば、基板表面に全面成膜された銅薄膜上に耐
熱性の無機レジスト等を用いて配線パターンを形成し、
２５０℃〜３００℃の高温にてドライエッチングを行う
という解決策が提案されているが、工程が複雑になり、
更には解像性が悪かったり、銅配線にダメージが加えら
れる等、問題が多い。
ては、例えば、基板表面に全面成膜された銅薄膜上に耐
熱性の無機レジスト等を用いて配線パターンを形成し、
２５０℃〜３００℃の高温にてドライエッチングを行う
という解決策が提案されているが、工程が複雑になり、
更には解像性が悪かったり、銅配線にダメージが加えら
れる等、問題が多い。
【００１０】また、銅による配線の形成に関しては、半
導体基板上に銅薄膜を全面成膜し、次いで従来使用され
ているのと同様のレジストを塗布・パターンニングした
後、銅を堆積させるＣＶＤ反応とは逆の化学反応による
エッチングを行い、基板上に銅配線を形成する方法も提
案されている。この方法によれば、２００℃以下の比較
的低温状態でエッチングを行えるという利点はあるが、
ＣＶＤの逆反応によるエッチングは等方的なため、数μ
ｍ以下の微細化加工が困難であり、未だ実用化には至っ
ていない。
導体基板上に銅薄膜を全面成膜し、次いで従来使用され
ているのと同様のレジストを塗布・パターンニングした
後、銅を堆積させるＣＶＤ反応とは逆の化学反応による
エッチングを行い、基板上に銅配線を形成する方法も提
案されている。この方法によれば、２００℃以下の比較
的低温状態でエッチングを行えるという利点はあるが、
ＣＶＤの逆反応によるエッチングは等方的なため、数μ
ｍ以下の微細化加工が困難であり、未だ実用化には至っ
ていない。
【００１１】一方、従来のエッチング技術に代る技術と
して、化学的機械研磨法(以下、ＣＭＰ法と呼ぶ。)を用
いて微細な銅配線を形成する方法も提案されている。こ
の方法は伝統工芸分野における象眼細工と同じ発想であ
り、該ＣＭＰ法を図面を用いて簡単に説明する。
して、化学的機械研磨法(以下、ＣＭＰ法と呼ぶ。)を用
いて微細な銅配線を形成する方法も提案されている。こ
の方法は伝統工芸分野における象眼細工と同じ発想であ
り、該ＣＭＰ法を図面を用いて簡単に説明する。
【００１２】図４(ａ)を参照し、１０２はシリコン基板
であり、シリコン熱酸化膜から成る絶縁膜１０３を有し
ている。該絶縁膜１０３には溝１０４が設けられ、表面
にバリア層１０５が成膜され、更に該バリア層１０５上
に銅薄膜１０６が、ＣＶＤ法によりコンフォーマルに成
膜されている。
であり、シリコン熱酸化膜から成る絶縁膜１０３を有し
ている。該絶縁膜１０３には溝１０４が設けられ、表面
にバリア層１０５が成膜され、更に該バリア層１０５上
に銅薄膜１０６が、ＣＶＤ法によりコンフォーマルに成
膜されている。
【００１３】この基板表面を、研磨液にて研磨する(Ｃ
ＭＰ)と、図４(ｂ)のように、前記銅薄膜１０６と前記
バリア層１０５のうち、前記絶縁膜１０３表面にあった
ものは研磨除去され、前記溝１０４の内部に充填されて
いたものだけが残るので、銅配線薄膜１０６’と、該銅
配線薄膜１０６’の周面、及び底面の下地バリア層１０
５’とが前記溝１０４内に残される。
ＭＰ)と、図４(ｂ)のように、前記銅薄膜１０６と前記
バリア層１０５のうち、前記絶縁膜１０３表面にあった
ものは研磨除去され、前記溝１０４の内部に充填されて
いたものだけが残るので、銅配線薄膜１０６’と、該銅
配線薄膜１０６’の周面、及び底面の下地バリア層１０
５’とが前記溝１０４内に残される。
【００１４】次に、この基板表面に、図４(ｃ)のよう
に、前記バリア層１０５と同じ組成の保護膜１０７を全
面成膜し、次いで、図４(ｄ)のように、前記銅配線薄膜
１０６’上の前記保護膜１０７が除去されないようにレ
ジスト膜１０８を設けてエッチングすると、前記保護膜
１０７の不要部分が除去されてキャップ層１０７’が形
成されるので、このＣＭＰ法によれば、図４(ｅ)のよう
に、溝内で前記下地バリア層１０５’と前記キャップ層
１０７’とで前記銅薄膜配線１０６’がカプセル化され
た銅配線１０９ができあがる。
に、前記バリア層１０５と同じ組成の保護膜１０７を全
面成膜し、次いで、図４(ｄ)のように、前記銅配線薄膜
１０６’上の前記保護膜１０７が除去されないようにレ
ジスト膜１０８を設けてエッチングすると、前記保護膜
１０７の不要部分が除去されてキャップ層１０７’が形
成されるので、このＣＭＰ法によれば、図４(ｅ)のよう
に、溝内で前記下地バリア層１０５’と前記キャップ層
１０７’とで前記銅薄膜配線１０６’がカプセル化され
た銅配線１０９ができあがる。
【００１５】そして、該銅配線１０９の幅は、前記溝１
０４の幅と等しくできるので、異方性エッチングによっ
て溝幅を微細化すれば、銅配線１０９も微細化ができ
る。
０４の幅と等しくできるので、異方性エッチングによっ
て溝幅を微細化すれば、銅配線１０９も微細化ができ
る。
【００１６】このように、電気特性に優れた銅配線を半
導体集積回路の配線材料として使いこなすためには、そ
の微細加工技術が非常に重要となってくるが、現状のア
ルミ加工プロセスで使用されているドライエッチング技
術が適用できないために、現状では上述したＣＭＰ法の
ようなウェット研磨技術が有望視されるに至っている。
導体集積回路の配線材料として使いこなすためには、そ
の微細加工技術が非常に重要となってくるが、現状のア
ルミ加工プロセスで使用されているドライエッチング技
術が適用できないために、現状では上述したＣＭＰ法の
ようなウェット研磨技術が有望視されるに至っている。
【００１７】
【発明が解決しようとする課題】しかしながら、上記Ｃ
ＭＰ法は研磨液の使用を前提とするウェット加工であ
る。このようなウェット加工は、清浄雰囲気中で基板処
理が行える真空プロセスとは異なり、研磨時にダストが
生じ、基板に付着することが避けられず、歩留りや信頼
性が大きく低下する等、様々な問題が新たに発生してい
る。
ＭＰ法は研磨液の使用を前提とするウェット加工であ
る。このようなウェット加工は、清浄雰囲気中で基板処
理が行える真空プロセスとは異なり、研磨時にダストが
生じ、基板に付着することが避けられず、歩留りや信頼
性が大きく低下する等、様々な問題が新たに発生してい
る。
【００１８】そこで本発明は、ウェット工程を用いない
清浄な雰囲気のプロセスで製造できる微細な銅配線を有
する半導体装置、その銅配線を製造する製造方法、及
び、その方法に用いることができる製造装置に関する技
術を提供することにある。
清浄な雰囲気のプロセスで製造できる微細な銅配線を有
する半導体装置、その銅配線を製造する製造方法、及
び、その方法に用いることができる製造装置に関する技
術を提供することにある。
【００１９】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明方法は、基板上に成膜された絶
縁膜に設けられた溝内に銅配線を形成する銅配線製造方
法であって、前記絶縁膜表面にバリア層を成膜し、該バ
リア層表面に蒸着重合法によって高分子薄膜を成膜して
前記溝内を前記高分子薄膜で充填するとともに表面を平
坦化し、前記溝内に充填された部分を残して前記高分子
薄膜をエッチバックし、露出されたバリア層をエッチン
グして溝内に下地バリア層を形成した後、前記溝内に残
された前記高分子膜を除去して前記下地バリア層を露出
させ、該露出した下地バリア層上に銅薄膜を選択成長さ
せて銅配線を形成することを特徴とする銅配線製造方法
である。請求項２記載の発明方法は、請求項１記載の銅
配線製造方法であって、前記蒸着重合法による高分子薄
膜の成膜は反応律速条件で行うことを特徴とする銅配線
製造方法である。請求項３記載の発明は、請求項１又は
請求項２のいずれか１項記載の銅配線製造方法であっ
て、前記バリア層の形成から前記銅配線の形成まで、前
記基板を一貫して真空雰囲気下に置くことを特徴とする
銅配線製造方法である。請求項４記載の発明は、請求項
１乃至請求項３のいずれか１項記載の銅配線製造方法で
あって、前記銅配線表面にキャップ層を形成することを
特徴とする銅配線製造方法である。
に、請求項１記載の発明方法は、基板上に成膜された絶
縁膜に設けられた溝内に銅配線を形成する銅配線製造方
法であって、前記絶縁膜表面にバリア層を成膜し、該バ
リア層表面に蒸着重合法によって高分子薄膜を成膜して
前記溝内を前記高分子薄膜で充填するとともに表面を平
坦化し、前記溝内に充填された部分を残して前記高分子
薄膜をエッチバックし、露出されたバリア層をエッチン
グして溝内に下地バリア層を形成した後、前記溝内に残
された前記高分子膜を除去して前記下地バリア層を露出
させ、該露出した下地バリア層上に銅薄膜を選択成長さ
せて銅配線を形成することを特徴とする銅配線製造方法
である。請求項２記載の発明方法は、請求項１記載の銅
配線製造方法であって、前記蒸着重合法による高分子薄
膜の成膜は反応律速条件で行うことを特徴とする銅配線
製造方法である。請求項３記載の発明は、請求項１又は
請求項２のいずれか１項記載の銅配線製造方法であっ
て、前記バリア層の形成から前記銅配線の形成まで、前
記基板を一貫して真空雰囲気下に置くことを特徴とする
銅配線製造方法である。請求項４記載の発明は、請求項
１乃至請求項３のいずれか１項記載の銅配線製造方法で
あって、前記銅配線表面にキャップ層を形成することを
特徴とする銅配線製造方法である。
【００２０】基板上に成膜された絶縁膜表面にバリア層
と高分子薄膜とをこの順で成膜すると、前記絶縁膜に設
けられた溝内を前記バリア層を介して前記高分子薄膜で
充填することができる。
と高分子薄膜とをこの順で成膜すると、前記絶縁膜に設
けられた溝内を前記バリア層を介して前記高分子薄膜で
充填することができる。
【００２１】この高分子薄膜の成膜を蒸着重合法で行う
と表面が平坦になるので、該高分子薄膜のアッシングに
より、前記溝内の高分子薄膜を残して前記絶縁膜表面の
高分子薄膜を除去するエッチバックを行うことができ
る。
と表面が平坦になるので、該高分子薄膜のアッシングに
より、前記溝内の高分子薄膜を残して前記絶縁膜表面の
高分子薄膜を除去するエッチバックを行うことができ
る。
【００２２】その高分子薄膜のアッシングでは、前記バ
リア層はエッチングされず、前記酸化膜表面には前記バ
リア層が露出するので、該露出したバリア層はドライエ
ッチングで除去し、酸化膜表面を露出させることができ
る。このバリア層のエッチングに用いられるガスでは前
記高分子薄膜はアッシングされないので、前記溝内には
前記バリア層から成る下地バリア層が残される。
リア層はエッチングされず、前記酸化膜表面には前記バ
リア層が露出するので、該露出したバリア層はドライエ
ッチングで除去し、酸化膜表面を露出させることができ
る。このバリア層のエッチングに用いられるガスでは前
記高分子薄膜はアッシングされないので、前記溝内には
前記バリア層から成る下地バリア層が残される。
【００２３】このとき、前記溝内には前記高分子薄膜が
まだ残っているので、この高分子薄膜を再度アッシング
して除去すると、前記溝内には前記下地バリア層の表面
が露出するので、銅薄膜の選択成長を行うと、前記露出
した酸化膜表面には銅は成長せず、前記下地バリア層上
にだけ銅薄膜が成膜され、前記溝内を、前記下地バリア
層を介して前記銅薄膜で充填して銅配線を形成すること
ができる。このとき、銅薄膜を全面成膜しないので、銅
薄膜のウェットエッチングを行うことなく銅配線間を分
離でき、また、前記溝の幅を微細にすれば前記銅配線も
微細にできる。
まだ残っているので、この高分子薄膜を再度アッシング
して除去すると、前記溝内には前記下地バリア層の表面
が露出するので、銅薄膜の選択成長を行うと、前記露出
した酸化膜表面には銅は成長せず、前記下地バリア層上
にだけ銅薄膜が成膜され、前記溝内を、前記下地バリア
層を介して前記銅薄膜で充填して銅配線を形成すること
ができる。このとき、銅薄膜を全面成膜しないので、銅
薄膜のウェットエッチングを行うことなく銅配線間を分
離でき、また、前記溝の幅を微細にすれば前記銅配線も
微細にできる。
【００２４】この銅配線が形成された基板表面に保護膜
を成膜し、前記溝内に充填された銅薄膜表面に、前記保
護膜から成るキャップ層が残るようにエッチングする
と、該キャップ層と前記下地バリア層とでカプセル化さ
れた銅配線ができるので、銅原子が絶縁膜中を拡散した
り、銅の腐食が発生することがない。
を成膜し、前記溝内に充填された銅薄膜表面に、前記保
護膜から成るキャップ層が残るようにエッチングする
と、該キャップ層と前記下地バリア層とでカプセル化さ
れた銅配線ができるので、銅原子が絶縁膜中を拡散した
り、銅の腐食が発生することがない。
【００２５】また、前記バリア層の成膜と、前記高分子
薄膜の蒸着重合と、前記銅薄膜の選択成長と、前記バリ
ア層のエッチングと、前記高分子薄膜のエッチバック及
びアッシングと、前記キャップ層の形成は減圧雰囲気で
行えるので、基板搬送室を介して各処理を行うチャンバ
ーを連結し、該基板搬送室と、各処理を行うチャンバー
とを真空状態にし、大気に曝さずに処理すれば、清浄な
雰囲気でプロセス処理を行えるので、ダスト付着による
歩留り低下がなく、また、信頼性の高い銅配線を得るこ
とができる。
薄膜の蒸着重合と、前記銅薄膜の選択成長と、前記バリ
ア層のエッチングと、前記高分子薄膜のエッチバック及
びアッシングと、前記キャップ層の形成は減圧雰囲気で
行えるので、基板搬送室を介して各処理を行うチャンバ
ーを連結し、該基板搬送室と、各処理を行うチャンバー
とを真空状態にし、大気に曝さずに処理すれば、清浄な
雰囲気でプロセス処理を行えるので、ダスト付着による
歩留り低下がなく、また、信頼性の高い銅配線を得るこ
とができる。
【００２６】
【発明の実施の形態】本発明の実施例を図面を用いて説
明する。図１(ａ)〜(ｉ)は、微細幅の銅薄膜配線を製造
する本発明方法の一実施例を説明するための工程図であ
る。
明する。図１(ａ)〜(ｉ)は、微細幅の銅薄膜配線を製造
する本発明方法の一実施例を説明するための工程図であ
る。
【００２７】図１(ａ)を参照し、４１はウェハーであ
り、シリコン単結晶から成る基板２上に成膜された膜厚
１．０μｍのシリコン酸化膜から成る絶縁膜３を有して
いる。該絶縁膜３上にはフォトリソグラフィーとドライ
エッチングにより、幅０．３５μｍ、深さ０．７μｍ
(アスペクト比 ＝ ２)の溝４がラインアンドスペースを
構成するように複数設けられている。
り、シリコン単結晶から成る基板２上に成膜された膜厚
１．０μｍのシリコン酸化膜から成る絶縁膜３を有して
いる。該絶縁膜３上にはフォトリソグラフィーとドライ
エッチングにより、幅０．３５μｍ、深さ０．７μｍ
(アスペクト比 ＝ ２)の溝４がラインアンドスペースを
構成するように複数設けられている。
【００２８】図２に示した半導体製造装置３０は、本発
明装置の一実施例の銅配線製造装置であり、前記ウェハ
ー４１のプロセス処理を一貫して真空中で行い、銅配線
を形成するものである。該半導体製造装置３０は、基板
搬送ロボット３９が設けられた基板搬送室３１を有して
おり、該基板搬送室３１を中心として、カセット室３
２、バリア層成膜室３３、蒸着重合室３４、リアクティ
ブイオンエッチングを行うエッチング室３５、選択ＣＶ
Ｄを行う銅薄膜成膜室３６、及びキャップ層成膜室３７
とが、図面反時計回りの方向に、この順で配置されてお
り、図示しない真空ポンプによって各室は高真空状態に
置かれている。
明装置の一実施例の銅配線製造装置であり、前記ウェハ
ー４１のプロセス処理を一貫して真空中で行い、銅配線
を形成するものである。該半導体製造装置３０は、基板
搬送ロボット３９が設けられた基板搬送室３１を有して
おり、該基板搬送室３１を中心として、カセット室３
２、バリア層成膜室３３、蒸着重合室３４、リアクティ
ブイオンエッチングを行うエッチング室３５、選択ＣＶ
Ｄを行う銅薄膜成膜室３６、及びキャップ層成膜室３７
とが、図面反時計回りの方向に、この順で配置されてお
り、図示しない真空ポンプによって各室は高真空状態に
置かれている。
【００２９】前記カセット室３２以外の各室の高真空に
保った状態で、前記カセット室３２を開け、前記ウェハ
ー４１を該カセット室３２内に置いた後真空状態にし、
前記基板搬送ロボット３９により、前記基板４１を前記
バリア層成膜室３３に搬入した。
保った状態で、前記カセット室３２を開け、前記ウェハ
ー４１を該カセット室３２内に置いた後真空状態にし、
前記基板搬送ロボット３９により、前記基板４１を前記
バリア層成膜室３３に搬入した。
【００３０】前記バリア層成膜室３３は、搬入されたウ
ェハーと３００ｍｍの距離になるようにＴｉＮターゲッ
トが配置されており、該バリア層成膜室４４内にアルゴ
ンガスを導入し、通常よりも一桁低い、０．３５×１０
-2Ｐａの圧力を保って前記ＴｉＮターゲットのスパッタ
リングを行ったところ、図１(ｂ)に示すように、前記溝
４内に、膜厚７００ÅのＴｉＮ薄膜がカバレッジ良く成
膜でき、該ＴｉＮ薄膜から成るバリア層５が成膜された
ウェハー４２が得られた。
ェハーと３００ｍｍの距離になるようにＴｉＮターゲッ
トが配置されており、該バリア層成膜室４４内にアルゴ
ンガスを導入し、通常よりも一桁低い、０．３５×１０
-2Ｐａの圧力を保って前記ＴｉＮターゲットのスパッタ
リングを行ったところ、図１(ｂ)に示すように、前記溝
４内に、膜厚７００ÅのＴｉＮ薄膜がカバレッジ良く成
膜でき、該ＴｉＮ薄膜から成るバリア層５が成膜された
ウェハー４２が得られた。
【００３１】次いで、前記ウェハー４２を、前記バリア
層成膜室３３から前記蒸着重合室３４に搬入した。該蒸
着重合室３４には、ピロメリット酸二無水物から成る原
料モノマーＡと、４、４’−ジアミノジフェニルエーテ
ルから成る原料モノマーＢとが別々の容器に入れられて
配置されており、各容器に巻回されたヒーターで各原料
モノマーＡ、Ｂを加熱して蒸発させ、６．５×１０-4Ｐ
ａの圧力で安定したところで遮蔽板を開け、前記原料モ
ノマーＡ、Ｂの容器に対向配置された前記ウェハー４２
の、前記溝４が設けられた表面に蒸気を付着させ、前記
原料モノマーＡと前記原料モノマーＢとの重合反応を生
じさせ、該ウェハー４２の表面にポリイミド前駆体を生
成させた。
層成膜室３３から前記蒸着重合室３４に搬入した。該蒸
着重合室３４には、ピロメリット酸二無水物から成る原
料モノマーＡと、４、４’−ジアミノジフェニルエーテ
ルから成る原料モノマーＢとが別々の容器に入れられて
配置されており、各容器に巻回されたヒーターで各原料
モノマーＡ、Ｂを加熱して蒸発させ、６．５×１０-4Ｐ
ａの圧力で安定したところで遮蔽板を開け、前記原料モ
ノマーＡ、Ｂの容器に対向配置された前記ウェハー４２
の、前記溝４が設けられた表面に蒸気を付着させ、前記
原料モノマーＡと前記原料モノマーＢとの重合反応を生
じさせ、該ウェハー４２の表面にポリイミド前駆体を生
成させた。
【００３２】前記ウェハー４２の温度は８０℃に保たれ
ており、前記反応は反応律速領域で行われるため、１０
分間の重合反応で、図１(ｃ)のように、表面の平坦な高
分子薄膜６が成膜された。該高分子薄膜６はポリイミド
前駆体膜で構成されており、このときの成膜速度は０．
２μｍ／ｍｉｎであった。
ており、前記反応は反応律速領域で行われるため、１０
分間の重合反応で、図１(ｃ)のように、表面の平坦な高
分子薄膜６が成膜された。該高分子薄膜６はポリイミド
前駆体膜で構成されており、このときの成膜速度は０．
２μｍ／ｍｉｎであった。
【００３３】前記高分子薄膜６が成膜されたウェハー４
３を前記エッチング室３５に搬入し、基板温度を５０℃
にし、１．５Ｐａの圧力まで酸素ガスを導入してプラズ
マを発生させた。酸素プラズマでは前記高分子層はアッ
シングされるが、前記バリア層５は酸素プラズマではエ
ッチングされないため、図１(ｄ)に示したウェハー４４
のように、前記パリア層５はそのまま残り、また、前記
溝４の内部にのみ前記高分子薄膜６が残るエッチバック
が達成された。
３を前記エッチング室３５に搬入し、基板温度を５０℃
にし、１．５Ｐａの圧力まで酸素ガスを導入してプラズ
マを発生させた。酸素プラズマでは前記高分子層はアッ
シングされるが、前記バリア層５は酸素プラズマではエ
ッチングされないため、図１(ｄ)に示したウェハー４４
のように、前記パリア層５はそのまま残り、また、前記
溝４の内部にのみ前記高分子薄膜６が残るエッチバック
が達成された。
【００３４】このとき、ジャストエッチは困難なので、
前記溝４内部に残された前記高分子薄膜６表面の高さ
は、前記絶縁膜３表面の高さよりも低くなる。
前記溝４内部に残された前記高分子薄膜６表面の高さ
は、前記絶縁膜３表面の高さよりも低くなる。
【００３５】次に、前記ウェハー４４を前記エッチング
室３５に置いたまま、前記酸素ガスの供給をＣＦ4ガス
の供給に切替えてプラズマを発生させた。この場合、前
記バリア層５はフッ素系ガスのプラズマでエッチングさ
れるが、前記高分子薄膜６はアッシングされないため、
図１(ｅ)に示したウェハー４５のように、前記絶縁膜３
表面のバリア層５が除去され、前記高分子薄膜６で保護
されていた前記溝４の底面、及び内周面に下地バリア層
７ができる。
室３５に置いたまま、前記酸素ガスの供給をＣＦ4ガス
の供給に切替えてプラズマを発生させた。この場合、前
記バリア層５はフッ素系ガスのプラズマでエッチングさ
れるが、前記高分子薄膜６はアッシングされないため、
図１(ｅ)に示したウェハー４５のように、前記絶縁膜３
表面のバリア層５が除去され、前記高分子薄膜６で保護
されていた前記溝４の底面、及び内周面に下地バリア層
７ができる。
【００３６】そして、再度ＣＦ4ガスの供給を停止して
酸素ガスの供給に切換えて酸素ガスプラズマを発生させ
ると、前記溝４内に残っていた前記高分子薄膜６がアッ
シングされるので、図１(ｆ)に示すように、前記下地バ
リア層７が露出したウェハー４６が得られた。このとき
の圧力は３５Ｐａ、基板温度は５０℃とした。
酸素ガスの供給に切換えて酸素ガスプラズマを発生させ
ると、前記溝４内に残っていた前記高分子薄膜６がアッ
シングされるので、図１(ｆ)に示すように、前記下地バ
リア層７が露出したウェハー４６が得られた。このとき
の圧力は３５Ｐａ、基板温度は５０℃とした。
【００３７】このウェハー４６を前記選択ＣＶＤ室３６
へ搬入し、正１価銅有機錯体ガスを導入し、前記バリア
層７表面にだけ銅薄膜８を選択成長させ、図１(ｇ)で示
すように、前記溝４内を前記下地バリア層７と前記銅薄
膜８とで充填した。ここでは正１価有機銅錯体にヘキサ
フルオロアセチルアセトネート銅(Ｉ)ビニルトリメチル
シランを用い、基板温度１５０℃、成膜圧力１３０Ｐａ
の条件で成膜反応を行った。
へ搬入し、正１価銅有機錯体ガスを導入し、前記バリア
層７表面にだけ銅薄膜８を選択成長させ、図１(ｇ)で示
すように、前記溝４内を前記下地バリア層７と前記銅薄
膜８とで充填した。ここでは正１価有機銅錯体にヘキサ
フルオロアセチルアセトネート銅(Ｉ)ビニルトリメチル
シランを用い、基板温度１５０℃、成膜圧力１３０Ｐａ
の条件で成膜反応を行った。
【００３８】そして前記ウェハー４６を前記キャップ層
成膜室３７に搬入し、基板温度を３５０℃に保ち、Ｔｉ
(ＮＭe2)4ガス(「Ｍｅ」はメチル基を表す。また、「Ｅ
ｔ」はエチル基を表す。以下同じ。)、及びＮＨ3ガスを
導入し、次式のＣＶＤ反応により、ＴｉＮ薄膜から成る
キャップ層９を成膜した。 ６Ｔｉ(ＮＭｅ2)4(g)＋８ＮＨ3(g) → ６ＴｉＮ(s)＋２４ＮＨＭｅ2(g)＋Ｎ2(g)
成膜室３７に搬入し、基板温度を３５０℃に保ち、Ｔｉ
(ＮＭe2)4ガス(「Ｍｅ」はメチル基を表す。また、「Ｅ
ｔ」はエチル基を表す。以下同じ。)、及びＮＨ3ガスを
導入し、次式のＣＶＤ反応により、ＴｉＮ薄膜から成る
キャップ層９を成膜した。 ６Ｔｉ(ＮＭｅ2)4(g)＋８ＮＨ3(g) → ６ＴｉＮ(s)＋２４ＮＨＭｅ2(g)＋Ｎ2(g)
【００３９】上式のＣＶＤ反応は、反応律速であり、Ｔ
ｉＮ薄膜はコンフォーマルに成長するので、図１(ｈ)に
示すような、表面が平坦なウェハー４８が得られた。
ｉＮ薄膜はコンフォーマルに成長するので、図１(ｈ)に
示すような、表面が平坦なウェハー４８が得られた。
【００４０】最後に、前記ウェハー４８を前記エッチン
グ室３５に搬入し、ＣＦ4ガスプラズマによるドライエ
ッチングを行うと、前記酸化膜３表面のＴｉＮ薄膜９が
除去され、前記銅薄膜８上にだけ前記ＴｉＮ薄膜が残る
ので、図１(ｉ)のウェハー４９で示すように、前記銅薄
膜８が、前記残されたＴｉＮ薄膜で構成されるキャップ
層１０と前記下地バリア層７とでカプセル化された銅配
線１１ができ、この銅配線１１を有するウェハー４９を
前記カセット室３２から取出して、プロセス作業を終了
する。
グ室３５に搬入し、ＣＦ4ガスプラズマによるドライエ
ッチングを行うと、前記酸化膜３表面のＴｉＮ薄膜９が
除去され、前記銅薄膜８上にだけ前記ＴｉＮ薄膜が残る
ので、図１(ｉ)のウェハー４９で示すように、前記銅薄
膜８が、前記残されたＴｉＮ薄膜で構成されるキャップ
層１０と前記下地バリア層７とでカプセル化された銅配
線１１ができ、この銅配線１１を有するウェハー４９を
前記カセット室３２から取出して、プロセス作業を終了
する。
【００４１】前記銅配線１１は溝幅と同じ幅なので、前
記溝４を微細化すれば該銅配線１１も微細化でき、ま
た、ＣＭＰ法のようなウェットエッチは行わず、真空中
の清浄雰囲気で処理できるので、歩留り、信頼性が高
い。更に、前記銅配線１１は、前記下地バリア層７と前
記キャップ層１０とでカプセル化されているので腐食に
も強い。
記溝４を微細化すれば該銅配線１１も微細化でき、ま
た、ＣＭＰ法のようなウェットエッチは行わず、真空中
の清浄雰囲気で処理できるので、歩留り、信頼性が高
い。更に、前記銅配線１１は、前記下地バリア層７と前
記キャップ層１０とでカプセル化されているので腐食に
も強い。
【００４２】なお、前記ＴｉＮ薄膜５、９をＣＶＤ法で
成膜する際、Ｔｉ(ＮＭe2)4ガスに替えてＴｉ(ＮＥｔ2)
4ガスを用いたり、ＮＨ3ガスに替えてヒドラジン(Ｎ2Ｈ
4)ガスやメチルヒドラジン(Ｎ2Ｈ3ＣＨ3)ガスを用いた
り、また、ＴｉＣｌ4／ＮＨ3系の原料ガスや、その他の
Ｔｉ含有有機金属系ガスを原料ガスとすることも可能で
ある。更に、前記ＴｉＮ薄膜に替え、ＴｉＷ、Ｔａ、Ｍ
ｏ、Ｗ等の高融点金属や高融点金属化合物であって、ド
ライエッチングにより容易にエッチング除去できる薄膜
を前記下地バリア層７や前記キャップ層１０に用いるこ
とができる。
成膜する際、Ｔｉ(ＮＭe2)4ガスに替えてＴｉ(ＮＥｔ2)
4ガスを用いたり、ＮＨ3ガスに替えてヒドラジン(Ｎ2Ｈ
4)ガスやメチルヒドラジン(Ｎ2Ｈ3ＣＨ3)ガスを用いた
り、また、ＴｉＣｌ4／ＮＨ3系の原料ガスや、その他の
Ｔｉ含有有機金属系ガスを原料ガスとすることも可能で
ある。更に、前記ＴｉＮ薄膜に替え、ＴｉＷ、Ｔａ、Ｍ
ｏ、Ｗ等の高融点金属や高融点金属化合物であって、ド
ライエッチングにより容易にエッチング除去できる薄膜
を前記下地バリア層７や前記キャップ層１０に用いるこ
とができる。
【００４３】また、前記原料モノマーＡ、Ｂに、それぞ
れ４、４’−ジフェニルメタンジイソシアネートと４、
４’−ジアミノジフェニルメタンを用い、前記ポリイミ
ド薄膜に代え、ポリユリアから成る高分子薄膜を成膜し
てもよく、また、共重合高分子薄膜も用いることができ
る。この高分子薄膜は、溝内が充填でき、表面が平坦で
あれば広く本発明に用いることができる。この高分子薄
膜のエッチングにはＲＩＥでなく、通常のプラズマアッ
シャーも用いることができる。
れ４、４’−ジフェニルメタンジイソシアネートと４、
４’−ジアミノジフェニルメタンを用い、前記ポリイミ
ド薄膜に代え、ポリユリアから成る高分子薄膜を成膜し
てもよく、また、共重合高分子薄膜も用いることができ
る。この高分子薄膜は、溝内が充填でき、表面が平坦で
あれば広く本発明に用いることができる。この高分子薄
膜のエッチングにはＲＩＥでなく、通常のプラズマアッ
シャーも用いることができる。
【００４４】更にまた、前記キャップ層成膜室３７はＣ
ＶＤ法で成膜を行う装置であったが、ＴｉＮのターゲッ
トをスパッタリングする通常のスパッタリング装置を用
いることも可能である。それとは逆に、前記バリア層成
膜室３３を、スパッタリング装置に代え、前記キャップ
層成膜室３７のような、ＣＶＤ法でＴｉＮ等のバリア層
を成膜するＣＶＤ装置を用いることもできる。
ＶＤ法で成膜を行う装置であったが、ＴｉＮのターゲッ
トをスパッタリングする通常のスパッタリング装置を用
いることも可能である。それとは逆に、前記バリア層成
膜室３３を、スパッタリング装置に代え、前記キャップ
層成膜室３７のような、ＣＶＤ法でＴｉＮ等のバリア層
を成膜するＣＶＤ装置を用いることもできる。
【００４５】なお、前記ウェハー４８を前記カセット室
３２から取出し、図３(ｋ)のウェハー５０で示すよう
に、前記銅配線薄膜８上の前記ＴｉＮ薄膜９を保護する
ようにパターニングしたレジスト膜１３を設けてＣＦ4
ガスプラズマでドライエッチングを行い、図３(ｌ)のウ
ェハー５１で示すように、前記ＴｉＮ薄膜９の不要部分
を除去してキャップ層１０’を作り、該キャップ層１
０’と前記下地バリア層７とで前記銅配線薄膜８をカプ
セル化し、銅配線１１’を得てもよい。このとき、前記
溝４の設けられていないところでもレジスト膜で保護で
きるので、所望領域に前記ＴｉＮ薄膜９を残すことがで
きる。
３２から取出し、図３(ｋ)のウェハー５０で示すよう
に、前記銅配線薄膜８上の前記ＴｉＮ薄膜９を保護する
ようにパターニングしたレジスト膜１３を設けてＣＦ4
ガスプラズマでドライエッチングを行い、図３(ｌ)のウ
ェハー５１で示すように、前記ＴｉＮ薄膜９の不要部分
を除去してキャップ層１０’を作り、該キャップ層１
０’と前記下地バリア層７とで前記銅配線薄膜８をカプ
セル化し、銅配線１１’を得てもよい。このとき、前記
溝４の設けられていないところでもレジスト膜で保護で
きるので、所望領域に前記ＴｉＮ薄膜９を残すことがで
きる。
【００４６】
【発明の効果】本発明によれば、真空雰囲気で処理がで
き、ウェット処理を必要としないので、歩留り、信頼性
が向上し、また、工程が簡略化されるので、スループッ
トが向上する。
き、ウェット処理を必要としないので、歩留り、信頼性
が向上し、また、工程が簡略化されるので、スループッ
トが向上する。
【図１】 本発明方法の一実施例を説明するための工程
図
図
【図２】 その方法の実施に用いることができる半導体
製造装置の一例
製造装置の一例
【図３】 本発明方法の他の実施例を説明するための工
程図
程図
【図４】 ＣＭＰ法を説明するための工程図
２……基板 ３……絶縁膜 ４……溝 ５…
…バリア層６……高分子薄膜 ７……下地バリア層
８……銅薄膜１０、１０’……キャップ層 １１、
１１’……銅配線３０……銅配線製造装置 ３１…
…基板搬送室３３……バリア層成膜室 ３４……蒸
着重合室３５……エッチング室 ３６……銅薄膜
成膜室３９……基板搬送ロボット
…バリア層６……高分子薄膜 ７……下地バリア層
８……銅薄膜１０、１０’……キャップ層 １１、
１１’……銅配線３０……銅配線製造装置 ３１…
…基板搬送室３３……バリア層成膜室 ３４……蒸
着重合室３５……エッチング室 ３６……銅薄膜
成膜室３９……基板搬送ロボット
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｃ２３Ｃ 16/34 Ｈ０１Ｌ 21/302 Ｊ
21/88 Ｒ
(72)発明者 村田 真朗
神奈川県茅ヶ崎市萩園2500番地 日本真
空技術株式会社内
(72)発明者 劉 身健
神奈川県茅ヶ崎市萩園2500番地 日本真
空技術株式会社内
(56)参考文献 特開 平４−134827（ＪＰ，Ａ)
特開 平５−235172（ＪＰ，Ａ)
特開 平２−54927（ＪＰ，Ａ)
特開 平６−275612（ＪＰ，Ａ)
特開 平５−21384（ＪＰ，Ａ)
特開 平４−225223（ＪＰ，Ａ)
特開 昭63−222444（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/3205
H01L 21/321
H01L 21/3213
H01L 21/768
Claims (4)
- 【請求項１】基板上に成膜された絶縁膜に設けられた溝
内に銅配線を形成する銅配線製造方法であって、 前記絶縁膜表面にバリア層を成膜し、該バリア層表面に
蒸着重合法によって高分子薄膜を成膜して前記溝内を前
記高分子薄膜で充填するとともに表面を平坦化し、 前記溝内に充填された部分を残して前記高分子薄膜をエ
ッチバックし、 露出されたバリア層をエッチングして溝内に下地バリア
層を形成した後、 前記溝内に残された前記高分子膜を除去して前記下地バ
リア層を露出させ、 該露出した下地バリア層上に銅薄膜を選択成長させて銅
配線を形成することを特徴とする銅配線製造方法。 - 【請求項２】前記蒸着重合法による高分子薄膜の成膜は
反応律速条件で行うことを特徴とする請求項１記載の銅
配線製造方法。 - 【請求項３】前記バリア層の形成から前記銅配線の形成
まで、前記基板を一貫して真空雰囲気下に置くことを特
徴とする請求項１又は請求項２のいずれか１項記載の銅
配線製造方法。 - 【請求項４】前記銅配線表面にキャップ層を形成するこ
とを特徴とする請求項１乃至請求項３のいずれか１項記
載の銅配線製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04632395A JP3373320B2 (ja) | 1995-02-10 | 1995-02-10 | 銅配線製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04632395A JP3373320B2 (ja) | 1995-02-10 | 1995-02-10 | 銅配線製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08222569A JPH08222569A (ja) | 1996-08-30 |
| JP3373320B2 true JP3373320B2 (ja) | 2003-02-04 |
Family
ID=12743961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04632395A Expired - Fee Related JP3373320B2 (ja) | 1995-02-10 | 1995-02-10 | 銅配線製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3373320B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6555858B1 (en) * | 2000-11-15 | 2003-04-29 | Motorola, Inc. | Self-aligned magnetic clad write line and its method of formation |
| JP2006093551A (ja) * | 2004-09-27 | 2006-04-06 | Ulvac Japan Ltd | チタン含有膜の形成方法 |
| JP4231055B2 (ja) | 2006-02-06 | 2009-02-25 | 株式会社東芝 | 半導体装置及びその製造方法 |
| KR100859380B1 (ko) * | 2006-12-13 | 2008-09-22 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
| US10428421B2 (en) | 2015-08-03 | 2019-10-01 | Asm Ip Holding B.V. | Selective deposition on metal or metallic surfaces relative to dielectric surfaces |
| US10814349B2 (en) | 2015-10-09 | 2020-10-27 | Asm Ip Holding B.V. | Vapor phase deposition of organic films |
| US10695794B2 (en) | 2015-10-09 | 2020-06-30 | Asm Ip Holding B.V. | Vapor phase deposition of organic films |
| US10343186B2 (en) * | 2015-10-09 | 2019-07-09 | Asm Ip Holding B.V. | Vapor phase deposition of organic films |
| US10373820B2 (en) | 2016-06-01 | 2019-08-06 | Asm Ip Holding B.V. | Deposition of organic films |
| US10453701B2 (en) | 2016-06-01 | 2019-10-22 | Asm Ip Holding B.V. | Deposition of organic films |
| US11094535B2 (en) | 2017-02-14 | 2021-08-17 | Asm Ip Holding B.V. | Selective passivation and selective deposition |
| JP6960839B2 (ja) * | 2017-12-13 | 2021-11-05 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| JP7065741B2 (ja) * | 2018-09-25 | 2022-05-12 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
-
1995
- 1995-02-10 JP JP04632395A patent/JP3373320B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08222569A (ja) | 1996-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5918149A (en) | Deposition of a conductor in a via hole or trench | |
| JP3373320B2 (ja) | 銅配線製造方法 | |
| EP0414267B1 (en) | Process for deposition of a tungsten layer on a semiconductor wafer | |
| JPH09509288A (ja) | シリコン含有ソースガスを用いる窒化タングステン付着方法 | |
| JPH08148563A (ja) | 半導体装置の多層配線構造体の形成方法 | |
| US6972453B2 (en) | Method of manufacturing a semiconductor device capable of etching a multi-layer of organic films at a high selectivity | |
| US6573181B1 (en) | Method of forming contact structures using nitrogen trifluoride preclean etch process and a titanium chemical vapor deposition step | |
| JP3911643B2 (ja) | 埋め込み導電層の形成方法 | |
| JPH08222568A (ja) | 銅配線製造方法、半導体装置、及び銅配線製造装置 | |
| JP3225706B2 (ja) | 半導体装置におけるバリアメタル層の形成方法 | |
| JP2001007049A (ja) | 半導体集積回路装置の製造方法およびその製造装置 | |
| JP2798250B2 (ja) | アルミニウム物質との低抵抗接点形成方法，およびアルミニウムとの低抵抗接点 | |
| JPH0765179B2 (ja) | 化学的気相成長方法 | |
| US6376156B1 (en) | Prevent defocus issue on wafer with tungsten coating on back-side | |
| JP3288010B2 (ja) | 半導体素子の金属配線形成方法 | |
| TW455954B (en) | Manufacturing process using thermal annealing process to reduce the generation of hillock on the surface of Cu damascene structure | |
| JP3263611B2 (ja) | 銅薄膜製造方法、銅配線製造方法 | |
| JP3191477B2 (ja) | 配線構造およびその製造方法 | |
| JP3868043B2 (ja) | タングステン窒化膜の製造方法及びこれを用いた金属配線製造方法 | |
| US6309963B1 (en) | Method for manufacturing semiconductor device | |
| JPH0425159A (ja) | 電極配線の形成方法 | |
| US7001835B2 (en) | Crystallographic modification of hard mask properties | |
| JP2752961B2 (ja) | 堆積膜形成法 | |
| KR940011005B1 (ko) | 알킬 알루미늄 하이드라이드를 이용한 퇴적막 형성법 | |
| JPH0456317A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141122 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |