JP3263611B2 - 銅薄膜製造方法、銅配線製造方法 - Google Patents

銅薄膜製造方法、銅配線製造方法

Info

Publication number
JP3263611B2
JP3263611B2 JP24926796A JP24926796A JP3263611B2 JP 3263611 B2 JP3263611 B2 JP 3263611B2 JP 24926796 A JP24926796 A JP 24926796A JP 24926796 A JP24926796 A JP 24926796A JP 3263611 B2 JP3263611 B2 JP 3263611B2
Authority
JP
Japan
Prior art keywords
copper
thin film
cvd
film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24926796A
Other languages
English (en)
Other versions
JPH1074762A (ja
Inventor
誠一 高橋
真朗 村田
淑郎 楠本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP24926796A priority Critical patent/JP3263611B2/ja
Publication of JPH1074762A publication Critical patent/JPH1074762A/ja
Application granted granted Critical
Publication of JP3263611B2 publication Critical patent/JP3263611B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、絶縁膜表面の微細
な凹部に銅材料を充填して銅配線を形成する技術にかか
り、特に、銅スパッタ薄膜のリフロー技術に関する。
【0002】
【従来の技術】現在、半導体集積回路では、加工の容易
性等から、主にアルミニウム(Al)を主成分とする電極
配線材料が使用されている。
【0003】しかし、アルミニウムで形成した電極配線
は、エレクトロマイグレーションやストレスマイグレー
ションに対する耐性が弱いため、半導体集積回路の微細
化が進むに連れ、不良が多発して問題となっている。
【0004】そこで従来より、アルミニウムを主成分と
する電極配線材料に替え、エレクトロマイグレーション
やストレスマイグレーションに対する耐性が高いタング
ステン(W)やモリブデン(Mo)を用いることが提案され
ている。しかし、それらの材料はアルミニウムに比較し
て抵抗値が大きいため、微細な配線パターンに適用した
場合には、大きな電圧降下による信号遅延が新たな問題
として生じている。
【0005】その解決のため、抵抗値が小さく、しかも
エレクトロマイグレーション耐性やストレスマイグレー
ション耐性に優れた銅(Cu)を電極配線材料として用い
ることが検討されているが、銅薄膜はドライエッチング
によるパターン加工が行えないことから、現在、CMP
(化学的機械研磨法)を用いた銅配線製造方法が有望視さ
れるに到っている。
【0006】そのようなCMP法を用いた従来技術の銅
配線製造工程を説明する。図3(a)の符号111は配線
対象物であり、基板110と、基板110上に形成され
た絶縁膜112と、絶縁膜112にドライエッチング法
によって形成された凹部1131、1132と、その表面
に全面成膜された拡散防止膜(バリアメタル)114とを
有している。
【0007】拡散防止膜114は、凹部1131、11
2の側面にも形成されており、その拡散防止膜114
上にCVD法によって銅CVD薄膜116を形成した後
(同図(b))、CMP法によって表面を研磨すると、凹部
1131、1132内が銅CVD薄膜116を構成してい
た銅材料で充填され、銅配線1251、1252が形成さ
れる(同図(c))。
【0008】そのようなCMP法による銅配線製造方法
の際にCVD法を用いるのは、CVD法によれば銅が等
方的に成長し、凹部1131、1132内を完全に銅材料
で充填できるからである。
【0009】図4に示すように、基板130上の絶縁物
132に凹部1331、1332を形成し、その表面の拡
散防止膜134上にスパッタリング法を用いて銅スパッ
タ薄膜136を形成する場合には、凹部1331、13
2の開口端で、銅スパッタ薄膜にオーバーハング14
1、1402が生じてしまう。
【0010】そのようなオーバーハング1401、14
2が成長した場合には、特に、高アスペクト比の凹部
1331内が銅材料で充填される前に、その部分で閉塞
し、空洞141が発生してしまうという不都合がある。
【0011】このようなオーバーハング1401、14
2や空洞141の発生は、銅スパッタ薄膜ばかりでな
く、スパッタリング法によって形成されるアルミニウム
薄膜にも生じるが、アルミニウムスパッタ薄膜の場合
は、400℃〜450℃という低温で加熱処理を行うこ
とにより容易に流動化し、空洞内部をアルミニウム材料
で充填できることが知られており(リフロー技術)、問題
視されることは少ない。
【0012】ところが、銅スパッタ薄膜の場合には、ア
ルミニウムスパッタ薄膜と異なって、熱処理を行っても
容易には流動化しない。例えば、TiN膜上に形成され
た銅スパッタ薄膜を1.0Torrの水素雰囲気下、450
℃の熱処理を30分間行っても流動化は観察されない。
従って、従来は、1.5を超える高アスペクト比の凹部
内は銅スパッタ薄膜の銅材料で充填することができなか
った。
【0013】このように、従来技術では高アスペクト比
の凹部内を銅スパッタ薄膜で充填させることができない
ため、CVD法によって形成した銅CVD薄膜によって
凹部内を銅材料で充填せざるを得なかった。
【0014】しかしながら銅CVD薄膜の原料は、一般
的に熱や水分に対して不安定であり、分解し易いという
問題がある。また、形成条件によっては、膜中に不純物
が多く、信頼性が低い場合もある。
【0015】更に、銅CVD薄膜を製造するための原料
ガスは高価であり、しかも、CVD法による銅薄膜の成
長速度はスパッタリング法の約1/10程度と遅いた
め、効率が悪く、銅配線のコスト高を招いていた。
【0016】
【発明が解決しようとする課題】本発明は、上記従来技
術の不都合を解決するために創作されたもので、その目
的は、スパッタリング法を用いて銅配線を形成できる技
術を提供することにある。
【0017】
【課題を解決するための手段】上記課題を解決するため
に、請求項1記載の発明は、基板上に銅薄膜を形成する
銅薄膜製造方法であって、前記基板上にCVD法によっ
て反応律速条件で銅CVD薄膜を等方的に形成するCV
D工程と、前記銅CVD薄膜上に、スパッタリング法に
よって銅スパッタ薄膜を形成するスパッタ工程と、前記
銅CVD薄膜と前記銅スパッタ薄膜とを300℃以上4
50℃以下の温度範囲で熱処理を行い、リフローさせる
リフロー工程とを有する銅薄膜製造方法である。請求項
2記載の発明は、前記CVD工程は、180℃以下の温
度で前記銅CVD薄膜を形成する請求項1記載の銅薄膜
製造方法である。
【0018】請求項3記載の発明は、前記リフロー工程
は、水素雰囲気中で前記銅CVD薄膜と前記銅スパッタ
薄膜とを熱処理する請求項1又は請求項2のいずれか1
項記載の銅薄膜製造方法である。
【0019】請求項4記載の発明は、前記基板に凹部を
形成する凹部形成工程を有し、前記凹部内に前記銅CV
D薄膜と前記銅スパッタ薄膜とを形成し、前記凹部内を
リフローされた銅薄膜で充填する請求項1乃至請求項3
のいずか1項記載の銅薄膜製造方法である。
【0020】請求項5記載の発明は、前記凹部内に前記
銅CVD薄膜を形成する際に、前記凹部の側面に成長し
た前記銅CVD薄膜が互いに接触する前にCVD反応を
終了させる請求項4記載の銅薄膜製造方法である。
【0021】請求項6記載の発明は、前記基板と前記銅
CVD薄膜との間に拡散防止膜を形成する拡散防止膜形
成工程を有する請求項4又は請求項5のいずれか1項記
載の銅薄膜製造方法である。
【0022】請求項7記載の発明は、前記銅CVD薄膜
の厚みよりも前記銅スパッタ薄膜の厚みの方を厚くする
請求項4乃至請求項6のいずれか1項記載の銅配線製造
方法である。請求項8記載の発明は、前記リフロー工程
後の前記銅スパッタ薄膜表面に、他の銅スパッタ薄膜を
形成する請求項1乃至請求項7のいずれか1項記載の銅
薄膜製造方法である。
【0023】請求項9記載の発明は、アスペクト比が異
なる凹部を有する基板上に、請求項1乃至請求項8のい
ずれか1項記載の銅薄膜製造方法によって銅薄膜を形成
し、アスペクト比が大きな凹部を前記銅CVD薄膜で充
填し、アスペクト比が小さな凹部を前記銅CVD薄膜と
前記銅スパッタ薄膜で充填し、前記各凹部の外部の前記
銅薄膜を化学的機械研磨法で除去し、前記凹部内に残さ
れた銅薄膜で前記銅配線を形成する銅配線製造方法であ
る。請求項10記載の発明は、前記凹部のうち、アスペ
クト比が大きな凹部を前記銅CVD薄膜で充填し、アス
ペクト比が小さな凹部を前記銅CVD薄膜と前記銅スパ
ッタ薄膜で充填した後、前記化学的機械研磨法を行う請
求項8記載の銅配線製造方法である。
【0024】一般に、金属薄膜の形成に広く用いられて
いるスパッタリング法では、ターゲットから飛来してき
たスパッタリング粒子の堆積によって薄膜が形成される
ため、凹部内部に比べてスパッタリング粒子が付着しや
すい凹部開口端にオーバーハングが生じ、内部に空洞が
形成され易い。
【0025】このような問題は、アルミニウム薄膜で
は、成膜後、400℃〜450℃に加熱してアルミニウ
ム薄膜を凹部内に流し込み、オーバーハングや空洞を消
滅させるリフロー技術によって解決されている。そこ
で、絶縁膜に設けられた凹部内に、拡散防止膜であるT
iN膜を予め形成しておき、その表面にスパッタリング
法を用いて銅スパッタ薄膜を形成し、1.0Torrの水素
雰囲気中で450℃、1時間の熱処理を行い、銅スパッ
タ薄膜のリフローを行おうとしたが、銅スパッタ薄膜の
流動化は観察されず、アスペクト比1.5以上の凹部を
銅材料で充填することはできなかった。
【0026】そこで、銅スパッタ薄膜を用いて高アスペ
クト比の凹部内に銅配線を形成させるために種々の実験
を行ったところ、本発明の発明者等は、CVD法によっ
て形成した銅CVD薄膜上に銅スパッタ薄膜を形成した
場合には、600℃以下の低温に加熱するだけでリフロ
ーを行えることを見出した。
【0027】その理由を調査したところ、上述した場合
に銅スパッタ薄膜のリフローを行えたのは、CVD法に
よって等方的(コンフォーマル)に成長された銅CVD薄
膜が熱処理により軟化し、流動したためであることが分
かった。
【0028】本発明は上記知見に基づいて創作されたも
のである。即ち、上記事実に基けば、先ず、低温熱処理
で容易に軟化し、流動化する流動化層を形成し、その流
動化層上に銅スパッタ薄膜を形成した後、熱処理を行う
と、流動化層が流動する際に銅スパッタ薄膜をリフロー
させることができることになる。
【0029】このような流動化層には銅CVD薄膜を用
いることが可能であり、更に、基板上に形成され、凹部
が設けられた絶縁膜上に銅スパッタ薄膜を形成し、凹部
を銅材料で充填して銅配線を形成する場合には、そのよ
うな銅スパッタ薄膜のリフローを行えばよい。
【0030】そのような凹部内に銅配線を形成する場合
にも、CVD法によって形成した銅CVD薄膜が低温の
熱処理により容易に流動化して凹部内に流れ込むことか
ら、銅CVD薄膜を流動化層に用いることが可能であ
る。
【0031】但し、その流動化層を形成する際に、一旦
凹部内に空洞が形成された場合には、リフローを行って
も空洞は容易には消滅しない。従って、凹部側面に形成
される流動化層は、互いに接触しないようにしておき、
空洞が形成されないようにするとよい。
【0032】以上のように銅スパッタ薄膜をリフローさ
せ、凹部内を銅材料で充填した後、凹部外の部分の銅材
料を化学的機械研磨法で除去すると、凹部内に充填され
た銅材料によって銅配線を形成することが可能となる。
【0033】なお、銅スパッタ薄膜により凹部内を充填
する場合には、基板と流動化層との間に拡散防止膜を形
成し、銅の拡散を防止することが望ましい。
【0034】
【発明の実施の形態】本発明の実施の形態を図面を用い
て説明する。図1(a)〜(e)は、本発明の銅配線製造方
法の一例を示す工程図であり、符号11は配線対象物を
示している。
【0035】その配線対象物11は、シリコン基板10
と、該シリコン基板10上に形成されたシリコン酸化膜
から成る絶縁膜12と、絶縁膜12に設けられた凹部1
1、32と、絶縁膜12表面に全面成膜された拡散防止
膜14を有している。
【0036】絶縁膜12は膜厚1.0μmに形成され、
凹部131は、幅0.5μmの細溝形状にされており、
また、凹部132は凹部131よりも幅の広い細溝形状に
形成されている。拡散防止膜14は、基板・ターゲット
間距離を200mmとした遠距離スパッタ法により形成
された膜厚700ÅのTiN薄膜によって構成されてお
り、該拡散防止膜14は、各凹部131、132内の側面
にも形成されている。
【0037】そのような配線対象物11を、図2の符号
52で示す銅薄膜製造装置の搬出入室61内に装着し
た。
【0038】この銅薄膜製造装置52は、搬送室60を
中心として、その周囲に、搬出入室61と、CVD室6
2と、スパッタ室63と、アニーリング室64とが配置
されて構成されており、搬出入室61内に上述の配線対
象物11を納め、真空排気した後、搬送室60内に配置
された搬送ロボット71のアーム72を用いて、搬出入
室61からCVD室62内へ搬送した。
【0039】このCVD室62内に配線対象物11が搬
入された後、銅・ヘキサフルオロアセチルアセトン・ビ
ニルトリメチルシラン(Hexafluoroacetylacetonate Cu
(I) vinyltrimetylsilane)([Cu(hfac)(vtms)]と略す)を
主成分とする原料ガスを導入し、基板温度170℃、成
膜圧力1.0Torr、水素キャリア流量600sccm、原料
ガス[Cu(hfac)(vtms)]供給量0.5g/分の成膜条件で
5分間銅の成長を行ったところ、膜厚1000Åの銅C
VD薄膜16が得られた(同図(b))。膜厚1000Åに
形成したのは、高アスペクト比の凹部131内の側面に
形成された銅CVD薄膜16は接触しないようにするた
めである。
【0040】一般に、凹部の幅をW、膜厚をDとした場
合、膜厚Dが次式、 D < W/2 を満たせば、凹部の側面に形成された銅CVD薄膜は互
いに接触しない。但し、銅CVD薄膜の表面は滑らかで
ないため、銅CVD薄膜の突起部分が接触し、空洞を形
成してしまわないように、余裕を持って銅の成長を停止
させる必要がある。
【0041】次いで、その銅CVD薄膜16が形成され
た配線対象物11をCVD室62からスパッタ室63に
搬送し、銅ターゲットとの距離を300mmにしてスパ
ッタリングを行って銅CVD薄膜16上に銅を堆積さ
せ、膜厚6000Åの銅スパッタ薄膜18を形成した
(同図(c))。このときの成膜速度約1500Å/分であ
った。
【0042】銅スパッタ薄膜18が形成された基板11
をアニーリング室64に搬送し、水素雰囲気下で450
℃、10分間のアニーリング処理(熱処理)を行ったとこ
ろ銅CVD薄膜16の流動化により、その上に形成され
ている銅スパッタ薄膜18がリフローされ、表面の平坦
な銅リフロー薄膜20が形成された。このとき、凹部1
1、132内に銅CVD薄膜16と銅スパッタ薄膜18
を構成する銅材料が流れ込み、凹部131、132内は、
その銅リフロー薄膜20で充填された(同図(d))。
【0043】銅リフロー薄膜20が形成された配線対象
物11の表面をCMP法によって研磨したところ、凹部
131、132内には銅配線251、252が形成された
(同図(e))。
【0044】このように、銅CVD薄膜上に銅スパッタ
薄膜を形成した後熱処理を行うと、拡散防止膜上に形成
した銅スパッタ薄膜ではリフローを起こさない低温でも
十分にリフローし、深さ1.0μm、溝幅0.5μmの
溝状の凹部131を銅材料で効率よく埋め込むことがで
きた。
【0045】以上は、溝幅0.5μmの凹部内に空洞が
形成されないようにするために、銅CVD薄膜16の膜
厚を1000Åにした場合を説明したが、500Åと薄
い銅CVD薄膜でも、同様に、その上に形成した銅スパ
ッタ薄膜によって凹部131内に銅配線を形成できてい
る。
【0046】他方、銅CVD薄膜を3000Å程度の膜
厚にした場合でも、その上に形成された銅スパッタ薄膜
はリフローすることは確認している。但し、銅CVD薄
膜を厚く形成した場合には、高アスペクト比の凹部13
1内は銅CVD薄膜だけで充填されてしまう。従って、
そのように厚い銅CVD薄膜上に銅スパッタ薄膜を形成
した後熱処理を行い、銅リフロー薄膜を形成した場合に
は、高アスペクト比の凹部131内は銅CVD薄膜の銅
材料で充填され、低アスペクト比の凹部131内は銅C
VD薄膜の銅材料と銅スパッタ薄膜の銅材料とで充填さ
れる。但し、銅CVD薄膜は薄いほどコスト的には有利
であり、銅CVD薄膜の膜厚よりも銅スパッタ薄膜の膜
厚を厚くすることが望ましい。
【0047】なお、銅スパッタ薄膜をリフローしても内
部を銅材料で充填できない場合には、その表面に再度銅
スパッタ薄膜を形成することも可能である。
【0048】以上は絶縁膜中に形成した凹部131、1
2が細溝形状の場合について説明したが、凹部の形状
はそのような細溝形状に限定されるものではない。ま
た、拡散防止膜14の下には絶縁膜12があり、凹部1
1、132底面の拡散防止膜14と基板10表面とは接
触しておらず、銅配線251、252と基板とは電気的に
絶縁されていたが、凹部131、132の底面部分の拡散
防止膜14が基板10上に直接形成されているものも本
発明に含まれる。即ち、基板表面が露出するコンタクト
ホールや、下層の金属配線表面が露出するヴィアホール
上にも必要に応じて拡散防止膜を形成し、本発明方法を
用いることができる。
【0049】上記実施例は、その拡散防止膜にTiNを
用いたが、本発明に用いることができる拡散防止膜はそ
れに限定されるものではない。絶縁膜や酸化膜中への銅
の拡散を防止できる薄膜で、例えば、TiW、Ta、M
o、W等の高融点金属や、それら高融点金属の化合物を
用いることができる。それらの単層膜で拡散防止膜を構
成してもよく、多層膜を形成して拡散防止膜を構成して
もよい。
【0050】また、本発明に言う絶縁膜はシリコン酸化
膜に限定されるものではなく、窒化シリコン膜等の各種
絶縁性薄膜が含まれる。銅CVD薄膜や銅スパッタ薄膜
については、銅を主成分とする金属薄膜や金属材料を広
く含む。例えば、CVD法によって銅を成長させる際
に、他の金属を含有するガスを添加し、特性を改善させ
た銅CVD薄膜が含まれる。また、他の元素が添加され
た銅合金等をスパッタリングすることにより形成される
銅スパッタ薄膜や、添加ガスを導入するスパッタリング
法によって形成された銅スパッタ薄膜も本発明に含まれ
る。基板についてもシリコン基板に限定されるものでは
ない。
【0051】更にまた、銅を成長させるCVD法につい
ては、基板温度を170℃にする場合に限定されるもの
ではない。但し、本実施例で用いた銅薄膜の原料ガスで
は、高温になると成膜反応が供給律速状態となり、等方
的な銅薄膜の成長を行えなくなるので、180℃以下の
基板温度でCVD法を行うことが望ましい。
【0052】銅スパッタ薄膜をリフローさせる際の温度
は、上述した450℃、10分に限定されるものではな
い。高温で行った場合、短時間でリフローが終了し、コ
スト面からは望ましいが、絶縁膜や基板中に銅が拡散し
ない温度で行う必要がある。拡散防止膜としてTiNを
用いた場合、600℃を超える温度になるとバリア性が
低下してしまうので、その温度以下にする必要がある。
また、TiN膜等の拡散防止膜は、膜質によっては60
0℃以下の温度でバリア性が低下してしまう場合がある
ため、温度範囲としては300℃以上450℃以下が実
用的である。
【0053】そのようなアニール処理を行う際の雰囲気
については、必ずしも水素ガス雰囲気に限定されるもの
ではない。例えば真空中で加熱するだけでも銅CVD薄
膜を流動化させることができる。
【0054】
【発明の効果】アスペクト比の高い凹部でもスパッタ法
によって銅配線を形成することができる。低コストで信
頼性の高い銅配線を得ることができる。
【図面の簡単な説明】
【図1】(a)〜(e):本発明の一例の製造工程を説明す
るための図
【図2】その製造工程に用いることができる銅薄膜製造
装置の一例
【図3】(a)〜(c):従来技術の銅配線製造方法の工程
を説明するための図
【図4】スパッタ薄膜のオーバーハングを説明するため
の図
【符号の説明】
10……基板 12……絶縁膜 131、132……
凹部 14……拡散防止膜 16……銅CVD薄膜 18……銅スパッタ薄膜 20……銅リフロー薄膜 251、252……銅配線
フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 21/285 H01L 21/88 K (56)参考文献 特開 平7−115073(JP,A) 特開 平7−211776(JP,A) 特開 平8−213462(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/3205 H01L 21/321 H01L 21/3213 H01L 21/768 H01L 21/28 - 21/288 H01L 21/44 - 21/445 H01L 29/40 - 29/43 H01L 29/872

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項1】基板上に銅薄膜を形成する銅薄膜製造方法
    であって、 前記基板上にCVD法によって反応律速条件で銅CVD
    薄膜を等方的に形成するCVD工程と、 前記銅CVD薄膜上に、スパッタリング法によって銅ス
    パッタ薄膜を形成するスパッタ工程と、 前記銅CVD薄膜と前記銅スパッタ薄膜とを300℃以
    上450℃以下の温度範囲で熱処理を行い、リフローさ
    せるリフロー工程とを有する銅薄膜製造方法。
  2. 【請求項2】前記CVD工程は、180℃以下の温度で
    前記銅CVD薄膜を形成する請求項1記載の銅薄膜製造
    方法。
  3. 【請求項3】前記リフロー工程は、水素雰囲気中で前記
    銅CVD薄膜と前記銅スパッタ薄膜とを熱処理する請求
    項1又は請求項2のいずれか1項記載の銅薄膜製造方
    法。
  4. 【請求項4】前記基板に凹部を形成する凹部形成工程を
    有し、 前記凹部内に前記銅CVD薄膜と前記銅スパッタ薄膜と
    を形成し、前記凹部内をリフローされた銅薄膜で充填す
    る請求項1乃至請求項3のいずか1項記載の銅薄膜製造
    方法。
  5. 【請求項5】前記凹部内に前記銅CVD薄膜を形成する
    際に、前記凹部の側面に成長した前記銅CVD薄膜が互
    いに接触する前にCVD反応を終了させる請求項4記載
    の銅薄膜製造方法。
  6. 【請求項6】前記基板と前記銅CVD薄膜との間に拡散
    防止膜を形成する拡散防止膜形成工程を有する請求項4
    又は請求項5のいずれか1項記載の銅薄膜製造方法。
  7. 【請求項7】前記銅CVD薄膜の厚みよりも前記銅スパ
    ッタ薄膜の厚みの方を厚くする請求項4乃至請求項6の
    いずれか1項記載の銅配線製造方法。
  8. 【請求項8】前記リフロー工程後の前記銅スパッタ薄膜
    表面に、他の銅スパッタ薄膜を形成する請求項1乃至請
    求項7のいずれか1項記載の銅薄膜製造方法。
  9. 【請求項9】凹部を有する基板上に、請求項1乃至請求
    項8のいずれか1項記載の銅薄膜製造方法によって銅薄
    膜を形成し、 前記各凹部の外部の前記銅薄膜を化学的機械研磨法で除
    去し、前記凹部内に残された銅薄膜で前記銅配線を形成
    する銅配線製造方法。
  10. 【請求項10】前記凹部のうち、アスペクト比が大きな
    凹部を前記銅CVD薄膜で充填し、アスペクト比が小さ
    な凹部を前記銅CVD薄膜と前記銅スパッタ薄膜で充填
    した後、前記化学的機械研磨法を行う請求項9記載の銅
    配線製造方法。
JP24926796A 1996-08-30 1996-08-30 銅薄膜製造方法、銅配線製造方法 Expired - Fee Related JP3263611B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24926796A JP3263611B2 (ja) 1996-08-30 1996-08-30 銅薄膜製造方法、銅配線製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24926796A JP3263611B2 (ja) 1996-08-30 1996-08-30 銅薄膜製造方法、銅配線製造方法

Publications (2)

Publication Number Publication Date
JPH1074762A JPH1074762A (ja) 1998-03-17
JP3263611B2 true JP3263611B2 (ja) 2002-03-04

Family

ID=17190431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24926796A Expired - Fee Related JP3263611B2 (ja) 1996-08-30 1996-08-30 銅薄膜製造方法、銅配線製造方法

Country Status (1)

Country Link
JP (1) JP3263611B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4300259B2 (ja) 2001-01-22 2009-07-22 キヤノンアネルバ株式会社 銅配線膜形成方法

Also Published As

Publication number Publication date
JPH1074762A (ja) 1998-03-17

Similar Documents

Publication Publication Date Title
JP2828540B2 (ja) シリコン半導体ウエハのための低抵抗かつ低欠陥密度のタングステンコンタクトを形成する方法
US5391517A (en) Process for forming copper interconnect structure
US5918149A (en) Deposition of a conductor in a via hole or trench
JP3435194B2 (ja) 半導体装置の配線層形成方法及び半導体装置
US6204179B1 (en) Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with copper
US5527739A (en) Process for fabricating a semiconductor device having an improved metal interconnect structure
JP3330495B2 (ja) 電気的相互接続用薄膜金属バリア層
US5847461A (en) Integrated circuit structure having contact openings and vias filled by self-extrusion of overlying metal layer
EP1313140A1 (en) Method of forming a liner for tungsten plugs
JPH077077A (ja) 半導体装置及びその製造方法
US5985751A (en) Process for fabricating interconnection of semiconductor device
JP3244058B2 (ja) 半導体装置の製造方法
JPH09321045A (ja) 半導体装置およびその製造方法
US20020173144A1 (en) Method of manufacturing a semiconductor device
JPH1074707A (ja) アルミニウム接触用チタニウム・アルミナイド湿潤層
JP3261317B2 (ja) 銅配線製造方法、及び銅配線
JPH0922907A (ja) 埋め込み導電層の形成方法
JPS6353949A (ja) 金属配線の形成方法
JPH11312734A (ja) 半導体ウエハの絶縁層バイア内の銅層への接点を形成する方法及び構造
JP3263611B2 (ja) 銅薄膜製造方法、銅配線製造方法
JP3471266B2 (ja) 半導体装置の製造方法および半導体装置
JPH0888224A (ja) 半導体装置およびその製造方法
JP3547027B2 (ja) 銅配線製造方法
JPH08139190A (ja) 半導体装置の製造方法
JPH10106972A (ja) 電極配線構造の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131221

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees