JP2003258246A - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JP2003258246A JP2003258246A JP2002055931A JP2002055931A JP2003258246A JP 2003258246 A JP2003258246 A JP 2003258246A JP 2002055931 A JP2002055931 A JP 2002055931A JP 2002055931 A JP2002055931 A JP 2002055931A JP 2003258246 A JP2003258246 A JP 2003258246A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- oxide film
- silicon substrate
- film
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 229910052805 deuterium Inorganic materials 0.000 claims abstract description 74
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 58
- 239000010703 silicon Substances 0.000 claims abstract description 58
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 57
- -1 deuterium ions Chemical class 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 36
- 229920005591 polysilicon Polymers 0.000 claims abstract description 36
- 150000002500 ions Chemical class 0.000 claims abstract description 22
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 20
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 20
- 230000004888 barrier function Effects 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 11
- 125000006850 spacer group Chemical group 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 7
- 230000000087 stabilizing effect Effects 0.000 claims description 5
- 238000002230 thermal chemical vapour deposition Methods 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 229910052738 indium Inorganic materials 0.000 claims description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims 2
- 229910001439 antimony ion Inorganic materials 0.000 claims 1
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 abstract description 24
- 230000008569 process Effects 0.000 abstract description 9
- 239000002784 hot electron Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 102100025353 G-protein coupled bile acid receptor 1 Human genes 0.000 description 1
- 101000857733 Homo sapiens G-protein coupled bile acid receptor 1 Proteins 0.000 description 1
- 101000650817 Homo sapiens Semaphorin-4D Proteins 0.000 description 1
- 102100027744 Semaphorin-4D Human genes 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 150000001975 deuterium Chemical class 0.000 description 1
- 150000002431 hydrogen Chemical group 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- High Energy & Nuclear Physics (AREA)
- Plasma & Fusion (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】電解効果トランジスタに重水素を供給するプロ
セスにおいて、安価に重水素を電界効果トランジスタに
供給することができ、さらに、設定した深度まで精度よ
く重水素を供給すること。 【解決手段】本発明は、シリコン基盤１２上に酸化膜１
４を形成するステップと、酸化膜１４の上にポリシリコ
ン電極膜１６を形成するステップと、ポリシリコン電極
膜１６を介して、酸化膜１４とシリコン基盤１２との界
面に、イオン注入機により重水素イオンを供給するステ
ップとにより構成される。
セスにおいて、安価に重水素を電界効果トランジスタに
供給することができ、さらに、設定した深度まで精度よ
く重水素を供給すること。 【解決手段】本発明は、シリコン基盤１２上に酸化膜１
４を形成するステップと、酸化膜１４の上にポリシリコ
ン電極膜１６を形成するステップと、ポリシリコン電極
膜１６を介して、酸化膜１４とシリコン基盤１２との界
面に、イオン注入機により重水素イオンを供給するステ
ップとにより構成される。
Description
【０００１】
【発明の属する技術分野】本発明は、電界効果トランジ
スタの１つであるＭＯＳＦＥＴ（Metal Oxide Semicond
uctor Field Effect Transister）の形成プロセスにお
ける、重水素を供給する方法に関する。
スタの１つであるＭＯＳＦＥＴ（Metal Oxide Semicond
uctor Field Effect Transister）の形成プロセスにお
ける、重水素を供給する方法に関する。
【０００２】
【従来の技術】トランジスタが微細化するに伴い、ホッ
トエレクトロンによる問題が顕著になってきている。こ
れは、ホットエレクトロンが、トランジスタのしきい値
電圧を経時的に変化させたり、トランジスタのコンダク
タンスを低下させたりしているからである。つまり、こ
のホットエレクトロンが、トランジスタの経年劣化を生
じさせている。
トエレクトロンによる問題が顕著になってきている。こ
れは、ホットエレクトロンが、トランジスタのしきい値
電圧を経時的に変化させたり、トランジスタのコンダク
タンスを低下させたりしているからである。つまり、こ
のホットエレクトロンが、トランジスタの経年劣化を生
じさせている。
【０００３】図９は、従来のｎチャンネルＭＯＳＦＥＴ
における、ホットエレクトロンが及ぼす作用を説明する
ための断面図である。ｎチャンネルＭＯＳＦＥＴにおい
て、ゲート電圧を１定のままでトランジスタの微細化を
図ると、ドレイン近傍の電界強度が強くなる。このた
め、チャネルの中をソースからドレインに向かって流れ
る電子は、ドレイン接合近傍での高電界から高いエネル
ギーを得て、ホットエレクトロンになる。
における、ホットエレクトロンが及ぼす作用を説明する
ための断面図である。ｎチャンネルＭＯＳＦＥＴにおい
て、ゲート電圧を１定のままでトランジスタの微細化を
図ると、ドレイン近傍の電界強度が強くなる。このた
め、チャネルの中をソースからドレインに向かって流れ
る電子は、ドレイン接合近傍での高電界から高いエネル
ギーを得て、ホットエレクトロンになる。
【０００４】このホットエレクトロンは、ドレイン端で
衝突電離を起こし、電子、正孔対を発生する。このう
ち、大多数の電子はドレインに流入するが、１部のホッ
トエレクトロンは、酸化膜中にゲート電流となって流入
する（図９中の矢印参照）。このことで、時間と共に
ｎチャンネルＭＯＳＦＥＴのしきい値電圧が増大した
り、コンダクタンスが減少したりして、トランジスタの
特性を悪化させていた。
衝突電離を起こし、電子、正孔対を発生する。このう
ち、大多数の電子はドレインに流入するが、１部のホッ
トエレクトロンは、酸化膜中にゲート電流となって流入
する（図９中の矢印参照）。このことで、時間と共に
ｎチャンネルＭＯＳＦＥＴのしきい値電圧が増大した
り、コンダクタンスが減少したりして、トランジスタの
特性を悪化させていた。
【０００５】ところで、このｎチャンネルＭＯＳＦＥＴ
におけるシリコン基板と酸化膜との界面近傍には、シリ
コンの未結合手（ダングリングボンド）が存在する。こ
れは、シリコンと酸化膜を構成する二酸化ケイ素との界
面に格子不整合が起きるからである。このシリコンの未
結合手が存在することにより界面準位と呼ばれるエネル
ギー準位が生ずる。この界面準位が増加すると、しきい
値電圧が増大し、ｎチャンネルＭＯＳＦＥＴの動作に影
響を及ばす。
におけるシリコン基板と酸化膜との界面近傍には、シリ
コンの未結合手（ダングリングボンド）が存在する。こ
れは、シリコンと酸化膜を構成する二酸化ケイ素との界
面に格子不整合が起きるからである。このシリコンの未
結合手が存在することにより界面準位と呼ばれるエネル
ギー準位が生ずる。この界面準位が増加すると、しきい
値電圧が増大し、ｎチャンネルＭＯＳＦＥＴの動作に影
響を及ばす。
【０００６】そこで従来では、シリコンの未結合手に水
素を結合させ、終端させる水素化処理を施すことで、こ
のシリコンの未結合手により引き起こされる問題を解決
していた。
素を結合させ、終端させる水素化処理を施すことで、こ
のシリコンの未結合手により引き起こされる問題を解決
していた。
【０００７】しかし、このシリコンと水素の結合（以下
「Ｓｉ−Ｈ結合」という）に、ホットエレクトロンが衝
突することで、Ｓｉ−Ｈ結合が切断されていた（図９中
の矢印参照）。これにより、Ｓｉ−Ｈ結合から水素が
離脱し、シリコンの未結合手が生ずることから、界面準
位が増加していた。よって、界面準位が増加すること
で、しきい値電圧が増大し、ｎチャンネルＭＯＳＦＥＴ
の特性を悪化させていた。
「Ｓｉ−Ｈ結合」という）に、ホットエレクトロンが衝
突することで、Ｓｉ−Ｈ結合が切断されていた（図９中
の矢印参照）。これにより、Ｓｉ−Ｈ結合から水素が
離脱し、シリコンの未結合手が生ずることから、界面準
位が増加していた。よって、界面準位が増加すること
で、しきい値電圧が増大し、ｎチャンネルＭＯＳＦＥＴ
の特性を悪化させていた。
【０００８】そこで、近年では、水素の替わりに、シリ
コンの未結合手に重水素を結合させ（以下「Ｓｉ−Ｄ結
合」という）、終端させることで、ホットエレクトロン
により引き起こされる問題を解決している。重水素は、
水素に比べ２倍の原子量をもつ。よって、重水素をシリ
コンの未結合手に結合させるＳｉ−Ｄ結合は、シリコン
との結合が切断されにくい。
コンの未結合手に重水素を結合させ（以下「Ｓｉ−Ｄ結
合」という）、終端させることで、ホットエレクトロン
により引き起こされる問題を解決している。重水素は、
水素に比べ２倍の原子量をもつ。よって、重水素をシリ
コンの未結合手に結合させるＳｉ−Ｄ結合は、シリコン
との結合が切断されにくい。
【０００９】このように重水素をデバイスに供給する方
法は、特表平８−５０７１７５、特開平１０−３０３４
２４、特開平１１−２７４４８９、特開２０００−２０
８５２６等によって公開されている。
法は、特表平８−５０７１７５、特開平１０−３０３４
２４、特開平１１−２７４４８９、特開２０００−２０
８５２６等によって公開されている。
【００１０】これらにおいては、金属配線時のアニ−ル
処理を、重水素を含むガスで行う方法で、重水素をデバ
イスに供給している。また、トランジスタを被う窒化ケ
イ素障壁層を形成する際の原料に、重水素化合物（例え
ば、ＮＤ３とＳｉＤ４）を使用する方法で、重水素をデ
バイスに供給している。
処理を、重水素を含むガスで行う方法で、重水素をデバ
イスに供給している。また、トランジスタを被う窒化ケ
イ素障壁層を形成する際の原料に、重水素化合物（例え
ば、ＮＤ３とＳｉＤ４）を使用する方法で、重水素をデ
バイスに供給している。
【００１１】この、金属配線時のアニ−ル処理を、重水
素を含むガスで行う方法においては、ウエハ１枚あたり
に換算すると、約１５リットルの重水素が必要になる。
よって、ウエハ１枚に重水素イオンを供給する工程のコ
ストが高くなる。
素を含むガスで行う方法においては、ウエハ１枚あたり
に換算すると、約１５リットルの重水素が必要になる。
よって、ウエハ１枚に重水素イオンを供給する工程のコ
ストが高くなる。
【００１２】また、トランジスタを被うシリコン窒化障
壁層を形成する際の原料に、重水素化合物（例えば、Ｎ
Ｄ３とＳｉＤ４）を使用する方法においては、ウエハ１
枚あたりに換算すると、ＮＤ３を６０ミリリットル、Ｓ
ｉＤ４を１５０ミリリットル程度使用する。このＮＤ３
とＳｉＤ４は単価が高価であることから、ウエハ１枚に
重水素イオンを供給する工程のコストが高くなる。
壁層を形成する際の原料に、重水素化合物（例えば、Ｎ
Ｄ３とＳｉＤ４）を使用する方法においては、ウエハ１
枚あたりに換算すると、ＮＤ３を６０ミリリットル、Ｓ
ｉＤ４を１５０ミリリットル程度使用する。このＮＤ３
とＳｉＤ４は単価が高価であることから、ウエハ１枚に
重水素イオンを供給する工程のコストが高くなる。
【００１３】このように、金属配線時のアニ−ル処理
を、重水素を含むガスで行う方法においては、金属配線
の層の数だけ、単価が高い重水素を大量に使用する必要
がある。また、重水素化合物を使用する方法において
は、ウエハ１枚あたりに使用する重水素化合物の単価が
非常に高くなるという問題がある。つまり、従来の方法
で重水素をデバイスに供給する方法においては、ウエハ
１枚あたりにかかるコストが非常に高いものであった。
を、重水素を含むガスで行う方法においては、金属配線
の層の数だけ、単価が高い重水素を大量に使用する必要
がある。また、重水素化合物を使用する方法において
は、ウエハ１枚あたりに使用する重水素化合物の単価が
非常に高くなるという問題がある。つまり、従来の方法
で重水素をデバイスに供給する方法においては、ウエハ
１枚あたりにかかるコストが非常に高いものであった。
【００１４】
【発明が解決しようとする課題】本発明は、ＭＯＳＦＥ
Ｔに重水素を供給するプロセスにおいて、安価に重水素
をＭＯＳＦＥＴに供給することができ、さらに、設定し
た深度まで精度よく重水素を供給する方法に関する。
Ｔに重水素を供給するプロセスにおいて、安価に重水素
をＭＯＳＦＥＴに供給することができ、さらに、設定し
た深度まで精度よく重水素を供給する方法に関する。
【００１５】
【課題を解決するための手段】本発明は、シリコン基板
に酸化膜を形成するステップと、前記酸化膜の上にポリ
シリコン電極膜を形成するステップと、前記ポリシリコ
ン電極膜を介して、酸化膜とシリコン基板との界面に、
イオン注入機により重水素イオンを供給するステップに
よって構成される。
に酸化膜を形成するステップと、前記酸化膜の上にポリ
シリコン電極膜を形成するステップと、前記ポリシリコ
ン電極膜を介して、酸化膜とシリコン基板との界面に、
イオン注入機により重水素イオンを供給するステップに
よって構成される。
【００１６】
【発明の実施の形態】本発明の実施の形態を、図を用い
て説明する。本発明は、図１に示すように、シリコン基
板１２に酸化膜１４を形成するステップ（Ｓ１）と、酸
化膜１４の上にポリシリコン電極膜１６を形成するステ
ップ（Ｓ２）と、ポリシリコン電極膜１６を介して、酸
化膜１４とシリコン基板１２との界面に、イオン注入機
により重水素イオンを供給するステップ（Ｓ３）と、重
水素イオンをシリコンの格子に安定させる熱処理を行う
ステップ（Ｓ４）と、ポリシリコン電極膜１６にエッチ
ングを施し、ゲート電極部１８を形成するステップ（Ｓ
５）と、ゲート電極部１８の周囲に、絶縁体で構成され
たスペーサー２０を形成するステップ（Ｓ６）と、シリ
コン基板１２に、不純物イオンを供給することでソース
領域２２及びドレイン領域２４を形成し、トランジスタ
を形成するステップ（Ｓ７）と、トランジスタの上面に
シリコン窒化障壁層２６を形成するステップ（Ｓ８）
と、シリコン窒化障壁層２６にコンタクトホールを形成
し、アルミニウムを蒸着させ、電極を形成するステップ
（Ｓ９）によって、重水素イオンを電界効果トランジス
タ１０に供給する。
て説明する。本発明は、図１に示すように、シリコン基
板１２に酸化膜１４を形成するステップ（Ｓ１）と、酸
化膜１４の上にポリシリコン電極膜１６を形成するステ
ップ（Ｓ２）と、ポリシリコン電極膜１６を介して、酸
化膜１４とシリコン基板１２との界面に、イオン注入機
により重水素イオンを供給するステップ（Ｓ３）と、重
水素イオンをシリコンの格子に安定させる熱処理を行う
ステップ（Ｓ４）と、ポリシリコン電極膜１６にエッチ
ングを施し、ゲート電極部１８を形成するステップ（Ｓ
５）と、ゲート電極部１８の周囲に、絶縁体で構成され
たスペーサー２０を形成するステップ（Ｓ６）と、シリ
コン基板１２に、不純物イオンを供給することでソース
領域２２及びドレイン領域２４を形成し、トランジスタ
を形成するステップ（Ｓ７）と、トランジスタの上面に
シリコン窒化障壁層２６を形成するステップ（Ｓ８）
と、シリコン窒化障壁層２６にコンタクトホールを形成
し、アルミニウムを蒸着させ、電極を形成するステップ
（Ｓ９）によって、重水素イオンを電界効果トランジス
タ１０に供給する。
【００１７】本実施の形態においては、ｎチャンネルＭ
ＯＳＦＥＴの形成方法について説明する。このｎチャン
ネルＭＯＳＦＥＴの形成方法において、重水素イオンを
酸化膜１４とシリコン基板１２との界面に注入する方法
を説明する。図２はｐ型のシリコン基板１２に酸化膜１
４を形成するステップを説明する断面図である。
ＯＳＦＥＴの形成方法について説明する。このｎチャン
ネルＭＯＳＦＥＴの形成方法において、重水素イオンを
酸化膜１４とシリコン基板１２との界面に注入する方法
を説明する。図２はｐ型のシリコン基板１２に酸化膜１
４を形成するステップを説明する断面図である。
【００１８】図２に示すように、ｐ型のシリコンウエハ
であるシリコン基板１２を、酸素の雰囲気中において高
温で熱処理することにより、酸化膜１４を形成する。こ
の酸化膜１４の厚さは１００Åになるように形成する
（Ｓ１）。この酸化膜１４の厚さは１００Åに限定され
ない。使用する技術により、１０Å〜２００Åの間で適
宜選択が可能である。
であるシリコン基板１２を、酸素の雰囲気中において高
温で熱処理することにより、酸化膜１４を形成する。こ
の酸化膜１４の厚さは１００Åになるように形成する
（Ｓ１）。この酸化膜１４の厚さは１００Åに限定され
ない。使用する技術により、１０Å〜２００Åの間で適
宜選択が可能である。
【００１９】図３は、酸化膜１４にポリシリコン電極膜
１６を形成することによって、ゲート電極部１８の層を
形成するステップを説明する断面図である。図３に示す
ように、ポリシリコン電極膜１６を熱ＣＶＤ（Chemical
Vapor Deposition）により、上述の酸化膜１４の上面
に形成する。このポリシリコン電極膜１６の厚さは２０
００Åになるように形成する（Ｓ２）。このポリシリコ
ン電極膜１６の厚さは２０００Åに限定されない。使用
する技術により、１０００Å〜３０００Åの間で適宜選
択が可能である。
１６を形成することによって、ゲート電極部１８の層を
形成するステップを説明する断面図である。図３に示す
ように、ポリシリコン電極膜１６を熱ＣＶＤ（Chemical
Vapor Deposition）により、上述の酸化膜１４の上面
に形成する。このポリシリコン電極膜１６の厚さは２０
００Åになるように形成する（Ｓ２）。このポリシリコ
ン電極膜１６の厚さは２０００Åに限定されない。使用
する技術により、１０００Å〜３０００Åの間で適宜選
択が可能である。
【００２０】次に、このポリシリコン電極膜１６の上か
ら、イオン注入機により重水素イオン（Ｄ＋）を注入す
る。これは、ポリシリコン電極膜１６に、重水素イオン
を２ミリリットル／分の流量を１０分間、１０ｋeVの電
界加速で注入することにより、重水素イオンを注入す
る。これにより、ポリシリコン電極膜１６の下に形成さ
れている酸化膜１４と、シリコン基板１２との界面付近
に重水素イオンを注入する（Ｓ３）。上記の数値に限定
されず、使用する技術により、重水素の流量は０．５ミ
リリットル／分〜５ミリリットル／分の間で適宜選択が
可能である。時間は１分〜３０分の間で適宜選択が可能
である。エネルギーは１ｋeV〜８０ｋeVの間で適宜選択
が可能である。
ら、イオン注入機により重水素イオン（Ｄ＋）を注入す
る。これは、ポリシリコン電極膜１６に、重水素イオン
を２ミリリットル／分の流量を１０分間、１０ｋeVの電
界加速で注入することにより、重水素イオンを注入す
る。これにより、ポリシリコン電極膜１６の下に形成さ
れている酸化膜１４と、シリコン基板１２との界面付近
に重水素イオンを注入する（Ｓ３）。上記の数値に限定
されず、使用する技術により、重水素の流量は０．５ミ
リリットル／分〜５ミリリットル／分の間で適宜選択が
可能である。時間は１分〜３０分の間で適宜選択が可能
である。エネルギーは１ｋeV〜８０ｋeVの間で適宜選択
が可能である。
【００２１】この後、枚葉式高速熱処理機においてシリ
コンウエハを４００度で３０分間熱処理して、重水素イ
オンをシリコンの格子に安定させる作業を行う。これに
より、Ｓｉ−Ｄ結合をシリコン基板１２と酸化膜１４と
の界面付近に形成する（Ｓ４）。上記の数値に限定され
ず、熱処理の温度は４００度〜５５０度の間で適宜選択
が可能である。時間は３０分〜６０分の間で適宜選択が
可能である。
コンウエハを４００度で３０分間熱処理して、重水素イ
オンをシリコンの格子に安定させる作業を行う。これに
より、Ｓｉ−Ｄ結合をシリコン基板１２と酸化膜１４と
の界面付近に形成する（Ｓ４）。上記の数値に限定され
ず、熱処理の温度は４００度〜５５０度の間で適宜選択
が可能である。時間は３０分〜６０分の間で適宜選択が
可能である。
【００２２】図４は、ゲート電極部１８を形成する工程
を説明するための断面図である。図４に示すように、ポ
リシリコン電極膜１６に異方性エッチングを施し、ゲー
ト電極部１８を形成する（Ｓ５）。
を説明するための断面図である。図４に示すように、ポ
リシリコン電極膜１６に異方性エッチングを施し、ゲー
ト電極部１８を形成する（Ｓ５）。
【００２３】図５は、スペーサー２０（側壁絶縁膜）を
形成する工程を説明するための断面図である。ウエハ全
面にシリコン酸化膜を成膜し、異方性エッチングにより
不要な部分の膜を削除する。図５に示すように、スペー
サー２０をゲート電極部１８の周囲に形成する（Ｓ
６）。
形成する工程を説明するための断面図である。ウエハ全
面にシリコン酸化膜を成膜し、異方性エッチングにより
不要な部分の膜を削除する。図５に示すように、スペー
サー２０をゲート電極部１８の周囲に形成する（Ｓ
６）。
【００２４】図６は、ソース領域２２及びドレイン領域
２４を形成する工程を説明するための断面図である。図
６に示すように、スペーサー２０の両側のシリコン基板
１２に、イオン注入機を用いてリンイオン（Ｐ＋）を注
入する。これにより、ｎ型の不純物領域２２、２４を形
成する。これが、ｎチャンネルＭＯＳＦＥＴのソース領
域２２及びドレイン領域２４となる（Ｓ７）。
２４を形成する工程を説明するための断面図である。図
６に示すように、スペーサー２０の両側のシリコン基板
１２に、イオン注入機を用いてリンイオン（Ｐ＋）を注
入する。これにより、ｎ型の不純物領域２２、２４を形
成する。これが、ｎチャンネルＭＯＳＦＥＴのソース領
域２２及びドレイン領域２４となる（Ｓ７）。
【００２５】図７は、シリコン窒化障壁層２６を形成す
る工程を説明するための断面図である。図７に示すよう
に、シリコン窒化障壁層２６をｎ型シリコン基板１２に
形成されたｎチャンネルＭＯＳＦＥＴの上面を被うよう
に形成する。これは、シリコン窒化膜を熱ＣＶＤにより
成膜することで、シリコン窒化障壁層２６を形成する
（Ｓ８）。また、このシリコン窒化膜の成膜は熱ＣＶＤ
による成膜に限定されず、プラズマＣＶＤで成膜するこ
とも可能である。
る工程を説明するための断面図である。図７に示すよう
に、シリコン窒化障壁層２６をｎ型シリコン基板１２に
形成されたｎチャンネルＭＯＳＦＥＴの上面を被うよう
に形成する。これは、シリコン窒化膜を熱ＣＶＤにより
成膜することで、シリコン窒化障壁層２６を形成する
（Ｓ８）。また、このシリコン窒化膜の成膜は熱ＣＶＤ
による成膜に限定されず、プラズマＣＶＤで成膜するこ
とも可能である。
【００２６】図８は、各電極を形成する工程を説明する
ための断面図である。シリコン窒化障壁層２６を形成し
た後に、シリコン窒化障壁層２６の上に酸化膜を成膜す
る。次に、ゲート電極部１８、ソース領域２２、ドレイ
ン領域２４に対応して、コンタクトホールを形成する。
このコンタクトホールにタングステンを埋め込む。次
に、スパッタによりアルミニウム膜を蒸着した後、これ
らをパターニングして、ゲート電極、ソース電極、及び
ドレイン電極を形成する（Ｓ９）。
ための断面図である。シリコン窒化障壁層２６を形成し
た後に、シリコン窒化障壁層２６の上に酸化膜を成膜す
る。次に、ゲート電極部１８、ソース領域２２、ドレイ
ン領域２４に対応して、コンタクトホールを形成する。
このコンタクトホールにタングステンを埋め込む。次
に、スパッタによりアルミニウム膜を蒸着した後、これ
らをパターニングして、ゲート電極、ソース電極、及び
ドレイン電極を形成する（Ｓ９）。
【００２７】本発明の実施の形態における作用を説明す
る。本実施の形態においては、ポリシリコン電極膜１６
を形成後に、重水素イオンをシリコン酸化膜１４とシリ
コン基板１２の界面付近に注入している。これは、ポリ
シリコン電極膜１６の厚さ（２０００Å）とシリコン酸
化膜１４の厚さ（１００Å）を加えた厚さ（２１００
Å）分の深さ位置にイオン注入することが、重水素イオ
ンを制御しやすいからである。
る。本実施の形態においては、ポリシリコン電極膜１６
を形成後に、重水素イオンをシリコン酸化膜１４とシリ
コン基板１２の界面付近に注入している。これは、ポリ
シリコン電極膜１６の厚さ（２０００Å）とシリコン酸
化膜１４の厚さ（１００Å）を加えた厚さ（２１００
Å）分の深さ位置にイオン注入することが、重水素イオ
ンを制御しやすいからである。
【００２８】これにより、シリコン酸化膜１４とシリコ
ン基板１２との界面付近に、Ｓｉ−Ｄ結合が存在するこ
とになるので、ホットエレクトロンによる界面準位が増
加せず、トランジスタのしきい値電圧が増大することが
ない。また、イオン注入機により、重水素イオンを供給
するので、設定した深度に精度よく重水素イオンを供給
することができる。
ン基板１２との界面付近に、Ｓｉ−Ｄ結合が存在するこ
とになるので、ホットエレクトロンによる界面準位が増
加せず、トランジスタのしきい値電圧が増大することが
ない。また、イオン注入機により、重水素イオンを供給
するので、設定した深度に精度よく重水素イオンを供給
することができる。
【００２９】本実施の形態による重水素イオンの供給方
法においては、イオン注入機により重水素イオンを供給
する。よって、使用する重水素の量が、ウエハ１枚あた
りに換算すると、約１．５ミリリットルだけでよい。従
来の方法で重水素を供給する方法においては、重水素を
約１５リットル使用していた。よって本実施の形態にお
いては、格段に安価に重水素をｎチャンネルＭＯＳＦＥ
Ｔに供給することができる。
法においては、イオン注入機により重水素イオンを供給
する。よって、使用する重水素の量が、ウエハ１枚あた
りに換算すると、約１．５ミリリットルだけでよい。従
来の方法で重水素を供給する方法においては、重水素を
約１５リットル使用していた。よって本実施の形態にお
いては、格段に安価に重水素をｎチャンネルＭＯＳＦＥ
Ｔに供給することができる。
【００３０】また、本発明は、シリコン基板１２に酸化
膜１４を形成するステップと、酸化膜１４の上にポリシ
リコン電極膜１６を形成するステップと、ポリシリコン
電極膜１６にエッチングを施し、ゲート電極部１８を形
成するステップと、ゲート電極部１８を介して、酸化膜
１４とシリコン基板１２との界面に、イオン注入機によ
り重水素イオンを供給するステップとによって、重水素
イオンを電界効果トランジスタ１０に供給する方法を採
用してもよい。
膜１４を形成するステップと、酸化膜１４の上にポリシ
リコン電極膜１６を形成するステップと、ポリシリコン
電極膜１６にエッチングを施し、ゲート電極部１８を形
成するステップと、ゲート電極部１８を介して、酸化膜
１４とシリコン基板１２との界面に、イオン注入機によ
り重水素イオンを供給するステップとによって、重水素
イオンを電界効果トランジスタ１０に供給する方法を採
用してもよい。
【００３１】この上述の方法と、実施の形態で具体的に
説明した方法と異なるところは、重水素イオンを注入す
る工程を、ゲート電極部１８をエッチングにより形成し
た後に行うことである。他の工程については、実施の形
態で具体的に説明した方法と同じである。このように、
ゲート電極部１８をエッチングにより形成した後に、重
水素イオンを供給することにより、重水素イオンをシリ
コン基板１２と酸化膜１４との界面付近に注入すること
が可能である。
説明した方法と異なるところは、重水素イオンを注入す
る工程を、ゲート電極部１８をエッチングにより形成し
た後に行うことである。他の工程については、実施の形
態で具体的に説明した方法と同じである。このように、
ゲート電極部１８をエッチングにより形成した後に、重
水素イオンを供給することにより、重水素イオンをシリ
コン基板１２と酸化膜１４との界面付近に注入すること
が可能である。
【００３２】また、本発明は、シリコン基板１２に酸化
膜１４を形成するステップと、酸化膜１４の上にポリシ
リコン電極膜１６を形成するステップと、ポリシリコン
電極膜１６にエッチングを施し、ゲート電極部１８を形
成するステップと、シリコン基板１２に、不純物イオン
を供給することでソース領域２２、及びドレイン領域２
４を形成し、トランジスタを形成するステップと、ゲー
ト電極部１８を介して、酸化膜１４とシリコン基板１２
との界面に、イオン注入機により重水素イオンを供給す
るステップによって、重水素イオンを電界効果トランジ
スタ１０に供給する方法を採用してもよい。
膜１４を形成するステップと、酸化膜１４の上にポリシ
リコン電極膜１６を形成するステップと、ポリシリコン
電極膜１６にエッチングを施し、ゲート電極部１８を形
成するステップと、シリコン基板１２に、不純物イオン
を供給することでソース領域２２、及びドレイン領域２
４を形成し、トランジスタを形成するステップと、ゲー
ト電極部１８を介して、酸化膜１４とシリコン基板１２
との界面に、イオン注入機により重水素イオンを供給す
るステップによって、重水素イオンを電界効果トランジ
スタ１０に供給する方法を採用してもよい。
【００３３】この上述の方法と、実施の形態で具体的に
説明した方法と異なるところは、重水素イオンを注入す
る工程を、ソース領域２２及びドレイン領域２４を形成
した後に行うことである。他の工程については、実施の
形態で具体的に説明した方法と同じである。このよう
に、ソース領域２２及びドレイン領域２４を形成した後
に、重水素イオンを供給することにより、重水素イオン
をシリコン基板１２と酸化膜１４との界面付近に注入す
ることが可能である。
説明した方法と異なるところは、重水素イオンを注入す
る工程を、ソース領域２２及びドレイン領域２４を形成
した後に行うことである。他の工程については、実施の
形態で具体的に説明した方法と同じである。このよう
に、ソース領域２２及びドレイン領域２４を形成した後
に、重水素イオンを供給することにより、重水素イオン
をシリコン基板１２と酸化膜１４との界面付近に注入す
ることが可能である。
【００３４】また、本発明は、シリコン基板１２に酸化
膜１４を形成するステップと、酸化膜１４の上にポリシ
リコン電極膜１６を形成するステップと、ポリシリコン
電極膜１６にエッチングを施し、ゲート電極部１８を形
成するステップと、ゲート電極部１８の周囲に、絶縁体
で構成されたスペーサー２０を形成するステップと、シ
リコン基板１２に、不純物イオンを供給することでソー
ス領域２２及びドレイン領域２４を形成し、トランジス
タを形成するステップと、トランジスタの上面にシリコ
ン窒化障壁層２６を形成するステップと、シリコン窒化
障壁層２６を介して、酸化膜１４とシリコン基板１２と
の界面に、イオン注入機により重水素イオンを供給する
ステップによって、重水素イオンを電界効果トランジス
タ１０に供給する方法を採用してもよい。
膜１４を形成するステップと、酸化膜１４の上にポリシ
リコン電極膜１６を形成するステップと、ポリシリコン
電極膜１６にエッチングを施し、ゲート電極部１８を形
成するステップと、ゲート電極部１８の周囲に、絶縁体
で構成されたスペーサー２０を形成するステップと、シ
リコン基板１２に、不純物イオンを供給することでソー
ス領域２２及びドレイン領域２４を形成し、トランジス
タを形成するステップと、トランジスタの上面にシリコ
ン窒化障壁層２６を形成するステップと、シリコン窒化
障壁層２６を介して、酸化膜１４とシリコン基板１２と
の界面に、イオン注入機により重水素イオンを供給する
ステップによって、重水素イオンを電界効果トランジス
タ１０に供給する方法を採用してもよい。
【００３５】この上述の方法と、実施の形態で具体的に
説明した方法と異なるところは、重水素イオンを注入す
る工程を、シリコン窒化障壁層２６を形成したあとに行
うことである。他の工程については、実施の形態で具体
的に説明した方法と同じである。このように、シリコン
窒化障壁層２６を形成した後に、重水素イオンを供給す
ることにより、重水素イオンをシリコン基板１２と酸化
膜１４との界面付近に注入することが可能である。
説明した方法と異なるところは、重水素イオンを注入す
る工程を、シリコン窒化障壁層２６を形成したあとに行
うことである。他の工程については、実施の形態で具体
的に説明した方法と同じである。このように、シリコン
窒化障壁層２６を形成した後に、重水素イオンを供給す
ることにより、重水素イオンをシリコン基板１２と酸化
膜１４との界面付近に注入することが可能である。
【００３６】重水素イオンをシリコンの格子に安定させ
るための熱処理は、重水素イオンを供給した直後に行う
ことに限定されない。例えば、シリコン窒化障壁層２６
を形成するための熱処理を、重水素イオンを安定化させ
るための熱処理と兼ねることも可能である。
るための熱処理は、重水素イオンを供給した直後に行う
ことに限定されない。例えば、シリコン窒化障壁層２６
を形成するための熱処理を、重水素イオンを安定化させ
るための熱処理と兼ねることも可能である。
【００３７】本実施の形態においては、ｎチャンネルＭ
ＯＳＦＥＴを用いて説明したが、これに限定されない。
本発明は、ｐチャンネルＭＯＳＦＥＴやＣＭＯＳＦＥＴ
においても適用が可能である。
ＯＳＦＥＴを用いて説明したが、これに限定されない。
本発明は、ｐチャンネルＭＯＳＦＥＴやＣＭＯＳＦＥＴ
においても適用が可能である。
【００３８】本実施の形態においては、不純物にリンを
使用したが、これに限定されない。ｎ型においては、ヒ
素やアンチモンが使用可能であり。ｐ型においては、ホ
ウ素やインジウムが使用可能である。
使用したが、これに限定されない。ｎ型においては、ヒ
素やアンチモンが使用可能であり。ｐ型においては、ホ
ウ素やインジウムが使用可能である。
【００３９】本実施の形態においては、酸化膜１４の厚
さを１００Å、ポリシリコン電極膜１６の厚さを２００
０Åとしたが、これに限定されない。たとえば、酸化膜
１４とポリシリコン電極膜１６の厚さを更に薄くして、
電界効果トランジスタを形成することも可能である。
さを１００Å、ポリシリコン電極膜１６の厚さを２００
０Åとしたが、これに限定されない。たとえば、酸化膜
１４とポリシリコン電極膜１６の厚さを更に薄くして、
電界効果トランジスタを形成することも可能である。
【００４０】本実施の形態における重水素イオンを供給
するイオン注入機は、ソース領域２２、及びドレイン領
域２４を形成するために用いられるイオン注入機と同じ
ものを使用することができる。
するイオン注入機は、ソース領域２２、及びドレイン領
域２４を形成するために用いられるイオン注入機と同じ
ものを使用することができる。
【００４１】本実施の形態における重水素イオンを安定
化させるための熱処理機は、ソース領域２２、及びドレ
イン領域２４を形成するための熱処理機と同じものを使
用することができる。
化させるための熱処理機は、ソース領域２２、及びドレ
イン領域２４を形成するための熱処理機と同じものを使
用することができる。
【００４２】以上、本発明に係る電界効果トランジスタ
１０の製造方法について、図面に基づいて説明したが、
本発明は、図示した例示に限定されるものではない。本
発明は、その趣旨を逸脱しない範囲で当業者の知識に基
づき種々なる改良、修正、変形を加えた態様で実施でき
るものである。
１０の製造方法について、図面に基づいて説明したが、
本発明は、図示した例示に限定されるものではない。本
発明は、その趣旨を逸脱しない範囲で当業者の知識に基
づき種々なる改良、修正、変形を加えた態様で実施でき
るものである。
【００４３】
【発明の効果】本発明は、電界効果トランジスタに重水
素を供給するプロセスにおいて、イオン注入法により重
水素イオンをデバイスに供給するので、少量の重水素で
済むことから、安価に重水素イオンを電界効果トランジ
スタに供給することができる。さらに、イオン注入法に
より重水素イオンをデバイスに供給するので、設定した
深度に精度よく重水素イオンを供給することができる。
素を供給するプロセスにおいて、イオン注入法により重
水素イオンをデバイスに供給するので、少量の重水素で
済むことから、安価に重水素イオンを電界効果トランジ
スタに供給することができる。さらに、イオン注入法に
より重水素イオンをデバイスに供給するので、設定した
深度に精度よく重水素イオンを供給することができる。
【図１】本発明における実施の形態を説明するためのフ
ローチャートである。
ローチャートである。
【図２】本実施の形態における、ｐ型のシリコン基板に
酸化膜を形成するステップを説明する断面図である。
酸化膜を形成するステップを説明する断面図である。
【図３】本実施の形態における、酸化膜にポリシリコン
膜を形成することによって、ゲート電極の層を形成する
ステップを説明する断面図である。
膜を形成することによって、ゲート電極の層を形成する
ステップを説明する断面図である。
【図４】本実施の形態における、ゲート電極部を形成す
る工程を説明するための断面図である。
る工程を説明するための断面図である。
【図５】本実施の形態における、スペーサーを形成する
工程を説明するための断面図である。
工程を説明するための断面図である。
【図６】本実施の形態における、ソース領域及びドレイ
ン領域を形成する工程を説明するための断面図である。
ン領域を形成する工程を説明するための断面図である。
【図７】本実施の形態における、シリコン窒化障壁層を
形成する工程を説明するための断面図である。
形成する工程を説明するための断面図である。
【図８】本実施の形態における、各電極を形成する工程
を説明するための断面図である。
を説明するための断面図である。
【図９】従来のｎチャンネルＭＯＳＦＥＴにおける、ホ
ットエレクトロンが及ぼす作用を説明するための断面図
である。
ットエレクトロンが及ぼす作用を説明するための断面図
である。
１０：電界効果トランジスタ
１２：シリコン基板
１４：酸化膜
１６：ポリシリコン電極膜
１８：ゲート電極部
２０：スペーサー
２２：ソース領域
２４：ドレイン領域
２６：シリコン窒化障壁層
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 中村 隆
滋賀県野洲郡野洲町大字市三宅800番地
日本アイ・ビー・エム株式会社 野洲事業
所内
Ｆターム(参考） 4M104 AA01 BB01 BB18 CC05 DD78
DD82 EE05 EE17 GG09 GG10
GG14 HH20
5F140 AA23 BA01 BC17 BE07 BF04
BF17 BF21 BF25 BG08 BG12
BG28 BG37 BG51 BG53 BH21
BH22 BJ07 BJ11 BJ15 BK08
BK10 BK13 BK20 BK22 BK25
BK29 CC01 CC08 CC12 CC13
CE00
Claims (10)
- 【請求項１】 シリコン基板上に酸化膜を形成するステ
ップと、前記酸化膜の上にポリシリコン電極膜を形成す
るステップと、前記ポリシリコン電極膜を介して、酸化
膜とシリコン基板との界面に、イオン注入機により重水
素イオンを供給するステップと、を含む電界効果トラン
ジスタの製造方法。 - 【請求項２】 シリコン基板上に酸化膜を形成するステ
ップと、前記酸化膜の上にポリシリコン電極膜を形成す
るステップと、前記ポリシリコン電極膜にエッチングを
施し、ゲート電極部を形成するステップと、前記ゲート
電極部を介して、酸化膜とシリコン基板との界面に、イ
オン注入機により重水素イオンを供給するステップと、
を含む電界効果トランジスタの製造方法。 - 【請求項３】 シリコン基板上に酸化膜を形成するステ
ップと、前記酸化膜の上にポリシリコン電極膜を形成す
るステップと、前記ポリシリコン電極膜にエッチングを
施し、ゲート電極部を形成するステップと、前記ゲート
電極部の周囲に、絶縁体で構成されたスペーサーを形成
するステップと、前記シリコン基板に、不純物イオンを
供給することでソース領域及びドレイン領域を形成し、
トランジスタを形成するステップと、前記ゲート電極部
を介して、酸化膜とシリコン基板との界面に、イオン注
入機により重水素イオンを供給するステップと、を含む
電界効果トランジスタの製造方法。 - 【請求項４】 シリコン基板上に酸化膜を形成するステ
ップと、前記酸化膜の上にポリシリコン電極膜を形成す
るステップと、前記ポリシリコン電極膜にエッチングを
施し、ゲート電極部を形成するステップと、前記ゲート
電極部の周囲に、絶縁体で構成されたスペーサーを形成
するステップと、前記シリコン基板に、不純物イオンを
供給することでソース領域及びドレイン領域を形成し、
トランジスタを形成するステップと、前記トランジスタ
の上面にシリコン窒化障壁層を形成するステップと、前
記シリコン窒化障壁層を介して、酸化膜とシリコン基板
との界面に、イオン注入機により重水素イオンを供給す
るステップと、を含む電界効果トランジスタの製造方
法。 - 【請求項５】 前記重水素イオンをシリコンの格子に安
定させる熱処理を行うステップを含む、請求項１乃至４
に記載の電界効果トランジスタの製造方法。 - 【請求項６】 前記トランジスタを形成するステップ
は、前記シリコン基板に、リン、ヒ素、及びアンチモン
のイオンを注入するステップを含む、請求項１乃至５に
記載の電界効果トランジスタの製造方法。 - 【請求項７】 前記トランジスタを形成するステップ
は、前記シリコン基板に、ホウ素、及びインジウムのイ
オンを注入するステップを含む、請求項１乃至５に記載
の電界効果トランジスタの製造方法。 - 【請求項８】 前記酸化膜を形成するステップが、熱酸
化法により形成されることを含む、請求項１乃至７に記
載の電界効果トランジスタの製造方法。 - 【請求項９】 前記ポリシリコン電極膜を形成するステ
ップが、熱ＣＶＤにより形成されることを含む、請求項
１乃至８に記載の電界効果トランジスタの製造方法。 - 【請求項１０】 前記ゲート電極部を形成するステップ
が、異方性エッチングにより形成されることを含む、請
求項２乃至９に記載の電界効果トランジスタの製造方
法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002055931A JP2003258246A (ja) | 2002-03-01 | 2002-03-01 | 電界効果トランジスタの製造方法 |
| US10/378,576 US20030166316A1 (en) | 2002-03-01 | 2003-02-28 | Method of manufacturing field effect transistors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002055931A JP2003258246A (ja) | 2002-03-01 | 2002-03-01 | 電界効果トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003258246A true JP2003258246A (ja) | 2003-09-12 |
Family
ID=27800065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002055931A Pending JP2003258246A (ja) | 2002-03-01 | 2002-03-01 | 電界効果トランジスタの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20030166316A1 (ja) |
| JP (1) | JP2003258246A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005076331A1 (en) * | 2004-02-02 | 2005-08-18 | Koninklijke Philips Electronics N.V. | Method of fabricating metal-oxide semiconductor integrated circuit devices. |
| KR100597649B1 (ko) * | 2004-11-26 | 2006-07-05 | 삼성전자주식회사 | 베리어 메탈을 포함하는 반도체 디바이스의 제조방법 및그 구조 |
| CN102376573B (zh) * | 2010-08-10 | 2013-08-14 | 中芯国际集成电路制造(上海)有限公司 | Nmos晶体管及其形成方法 |
| CN102709186A (zh) * | 2012-01-12 | 2012-10-03 | 上海华力微电子有限公司 | 减小器件负偏压温度不稳定性效应的方法及器件制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6143632A (en) * | 1997-12-18 | 2000-11-07 | Advanced Micro Devices, Inc. | Deuterium doping for hot carrier reliability improvement |
-
2002
- 2002-03-01 JP JP2002055931A patent/JP2003258246A/ja active Pending
-
2003
- 2003-02-28 US US10/378,576 patent/US20030166316A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20030166316A1 (en) | 2003-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2978736B2 (ja) | 半導体装置の製造方法 | |
| US6787845B2 (en) | Metal source and drain mos transistor | |
| US6410938B1 (en) | Semiconductor-on-insulator device with nitrided buried oxide and method of fabricating | |
| JP2007214481A (ja) | 半導体装置 | |
| JP4143096B2 (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| JP2925008B2 (ja) | 半導体装置の製造方法 | |
| JP2002359371A (ja) | 半導体装置とその製造方法 | |
| US7148096B2 (en) | Method of manufacturing a semiconductor device having a gate electrode containing polycrystalline silicon-germanium | |
| JP2003258246A (ja) | 電界効果トランジスタの製造方法 | |
| JP2740722B2 (ja) | 半導体装置及びその製造方法 | |
| JP2889295B2 (ja) | 半導体装置及びその製造方法 | |
| TW201347007A (zh) | 半導體裝置之製造方法 | |
| JPH03205830A (ja) | 半導体装置及び多結晶ゲルマニウムの製造方法 | |
| JP4603845B2 (ja) | 半導体装置の製造方法 | |
| US6756279B2 (en) | Method for manufacturing a bipolar transistor in a CMOS integrated circuit | |
| JP3020729B2 (ja) | 半導体装置の製造方法 | |
| JP3277910B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2000077429A (ja) | 半導体装置の製造方法 | |
| US5496742A (en) | Method for manufacturing semiconductor device enabling gettering effect | |
| JP3376305B2 (ja) | 半導体装置の製造方法 | |
| JPH0689904A (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
| JPH113935A (ja) | 半導体装置およびその製造方法 | |
| JP2005522035A (ja) | 伝導性のシリコン含有領域に対する改善された金属シリサイド接触を形成する方法 | |
| JPH04257267A (ja) | Ｓｏｉ構造半導体装置の製造方法 | |
| JP2007027201A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051021 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051115 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060127 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060314 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20060412 |