JPH04184932A - パッシベーション膜の形成方法 - Google Patents

パッシベーション膜の形成方法

Info

Publication number
JPH04184932A
JPH04184932A JP2314530A JP31453090A JPH04184932A JP H04184932 A JPH04184932 A JP H04184932A JP 2314530 A JP2314530 A JP 2314530A JP 31453090 A JP31453090 A JP 31453090A JP H04184932 A JPH04184932 A JP H04184932A
Authority
JP
Japan
Prior art keywords
film
plasma
forming
passivation
formation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2314530A
Other languages
English (en)
Inventor
Hisaharu Kiyota
清田 久晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2314530A priority Critical patent/JPH04184932A/ja
Publication of JPH04184932A publication Critical patent/JPH04184932A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体装置のパッシベーション膜の形成方法
に関する。
[発明の概要] 本発明は、5iOxN、系のパッシベーション膜の形成
方法において、 プラズマ励起シリコン窒化膜と、プラズマ励起シリコン
酸化膜とを交互に形成することにより、パッジベージジ
ン膜中の水素含油量を低減して例えば下地アルミニウム
配線にボイドが発生するのを防止すると共に、屈折率等
の光学特性の設定を容易とし、更に段差被覆性(ステッ
プ力バレγジ)を向上した。
[従来の技術] 近年、パッシベーションに用いられるプラズマ励起シリ
コン窒化膜(以下、P−8iNx膜と称する)は、ステ
ップカバレ・ノジに優れ、耐湿性が高いことから多用さ
れている。しかし、下地にアルミニウム配線を用いる場
合、このP−3iNx膜を低ストレス化してヒロックを
防止し、しかも低温化してA1ボイドの発生を防止する
ことが求められている。
このため、パッジベージロン膜を複数の膜(SiN膜)
の積層構造として形成し、夫々の膜を形成する場合の条
件、膜質等を適宜設計することによって応力の種類を引
張り又は圧縮として、パッジベージ璽ン膜全体として応
力が相互に打ち消しあうようにして応力を所定値以下に
低減させる技術が提案されている(特開平2−8472
8号)。
また、パッシベーション膜としてのプラズマ励起シリコ
ンオ牛シナイトライド(P−8iO,N、)膜の形成方
法として、例えばテトラエトキシシラン(TE01)と
NH,を100To r r以下の真空中において50
〜500℃で加熱し、50kHz〜13.56MHzの
高周波プラズマ中あるいはμ波プラズマ中で反応させて
S s Ox N y膜を得る方法が知られている(公
開技報番号9O−9860)。
[発明が解決しようとする課題] しかしながら、上記した従来技術の前者においては、膜
中の水素含有に伴ない、アニール時に下地と膜との界面
にHlが気化して界面の破壊が生じる問題点が解決され
ていない。
一般に、シリコンナイトライド系膜の成膜に際し、高速
レートのまま、プロセスを低温化した場合、水素含有量
が増加し、後のアニールで下地との界面が水素発泡に起
因して破壊されることが知られている。このような水素
含有量を低下させる対策として、形成ガスをS + 8
4/ Hを系にしたり、S i H4/NH,/N、O
系を用いてP−3iO,N。
化することが行なわれているが、ステップカバレッジが
悪化する問題点がある。
また、上記した従来技術の後者にあっては、プラズマに
よるダメージの少ない膜を形成しようとするとμ波の出
力が制限されるため、窒化反応が進みにくくなり、その
ため膜中の窒素量が少なくなってパッシベーション性が
悪化する問題点を有している。
ところで、パッシベーション膜は、紫外線によって記憶
の消去を行なうEPROMなどの光学的デバイスの窓材
を兼ねる場合もあるため、この場合、屈、折率(n)を
1.8以下にすることが好ましい。しかし、P−3iN
、膜をA1ボイドやヒロック防止のために250℃程度
の温度で成膜すると水素含有量が25at%程度となり
、その屈折率(n)は1.7〜2.0の値となる。また
、成膜温度をさらに低温化すると水素含有量は50at
%程度まで達し、屈折率はさらに高い値となって上記窓
材としての適用が困難となる問題点を有している。
本発明は、このような問題点に着目して創案されたもの
であって、水素含有量を抑制してA1ボイドの発生がな
く、シかも光学特性とパッシベーション性の良好なパッ
シベーション膜の形成方法を得んとするものである。
[課題を解決するための手段] そこで、本発明は、プラズマ励起シリコイ窒化膜と、プ
ラズマ励起シリコン酸化膜とを交互に形成することを、
その解決方法としている。
[作用] プラズマ励起シリコン酸化膜を形成する際に、プラズマ
励起シリコン窒化膜(P−3iN、)はプラズマ処理(
0,プラズマ処理)されて膜中の水素量が低減される。
このように、低水素化されることによって、□水素発泡
による界面破壊、Alボイド等の発生が防止でき、パッ
シベーションの信頼性を高める。
また、このような水素含有量の低減に伴ない服属折率の
増加を抑制する作用がある。また、プラズマ励起による
成膜のため、良好なステップカバレッジを得ることが可
能となる。
[実施例コ 以下、本発明に係るパッシベーション膜の形成方法の詳
細を図面に対する実施例に基づいて説明する。
本実施例は、P  S iN x膜が形成できるガス系
と、P  S iN *膜が形成できるガス系と、l0
0To r r以下の真空中で、150〜250℃の基
板加熱を行ない、50kHz〜13.56MHzの高周
波プラズマかμ波プラズマ中で交互に反応させてP−3
iO,N、系のパッシベーション膜を形成する。
先ず、本実施例においては、第1図に示すように、基板
上の層間絶縁膜1上にアルミニウム配線ヲハターニング
した後、テトラエトキシシラン(TE01)−酸素(O
R)−窒素(N、)系のガスを用い、圧力100Tor
r以下、温度150〜250℃の条件でプラズマCVD
を行なって、膜厚500人のP−3iN、膜3を形成す
る。
次に、同一のプロセスチャンバ内で、ガス系をシラン(
SiH,)−アンモニア(NH,) −N。
系に変え同様にプラズマCVDを行なって、膜厚500
人のP−3iN、膜4を形成する。なお、このP−3i
N、膜4の形成温度を例えば150℃の低温条件にした
場合は、膜中の水素含有量が増大する。
さらに、このP−3iN、4膜の上には、形成ガスをT
E01−0.−N系ガスに変え、同様の操作を行なって
膜厚500人のP−SiN、膜3を形成する。このとき
、下地のP−SiNx膜は、発生したO、プラズマによ
り脱水素化されて、水素含有量が25at%以下になる
そして、上記したP−8iO,膜3とP−SiN、4膜
の成膜を交互に繰り返すことにより、1μm程度の膜厚
を有するパッシベーション膜が形成できる。本実施例は
、各プロセスを同一チャンバ内で行なったが、マルチチ
ャンバ装置を用いて連続に行なってもよい。
以上、実施例について説明したが、本発明は、これに限
られるものではなく、成膜条件の適宜変更が可能である
例えば、上記実施例においては、成膜時の基板加熱温度
を、アルミニウム配線のボイド発生を防止する関点から
150〜250℃に設定したが、例えばタングステン配
線を用いた場合には500℃程まで高めてもよい。また
、基板加熱温度は、下限値50℃まで下げてもよく、こ
の場合、P−SiNx膜4の水素含有量が増えるが、P
−SiOx膜3の形成時に脱水素化が行なわれるため間
 ・題はない。
このように、本実施例においては、プラズマCVDによ
り高いステップカバレッジが得られると共に、低温化し
ても水素含有量を低減させることができる。
また、上記実施例に用いる高周波は、5QkH2〜13
.56MH2の範囲の工業的に用いられる周波数帯であ
ればよい。なお、プラズマ発生手段としては、この他に
μ波を用いても勿論よい。さらに、ウェハ表面の■Do
を制御すればさらに好ましい。
上記した成膜時の圧力は、l QQTo r r以下の
範囲において、高圧である程成膜速度が上昇し有利であ
る。
さらに、P−8iOxNyで表されるパッシベーション
膜の組成は、堆積膜厚比で制御でき、P−Sin、とP
  S i Nxの最適条件を用いることができる。加
えて、このような堆積膜厚比で制御を行なえば、冬服の
引張り応力、圧縮応力を相殺することも可能である。
また、上記実施例においては、プラズマ励起シリコン酸
化膜としてP  S r Oxを用いたがプラズマ励起
シリコンオキシナイトライド膜を用いてもよい。
[発明の効果コ 以上の説明から明らかなように、本発明に係るパッシベ
ーション膜の形成方法にあっては、パッシベーション膜
中の水素含有量を低減して例えば下地アルミニウム配線
にボイドが発生するのを防止すると共に、屈折率等の光
学特性の設定を容易とし、更に段差被覆性(ステップカ
バレッジ)を向上する効果がある。
【図面の簡単な説明】
第1図は本発明に係るパッシベーション膜の形成方法の
実施例を示す断面図である。 3−P−3in、膜、4・−・P−8iN、膜。

Claims (1)

    【特許請求の範囲】
  1. (1)プラズマ励起シリコン窒化膜と、プラズマ励起シ
    リコン酸化膜とを交互に形成することを特徴とするパッ
    シベーション膜の形成方法。
JP2314530A 1990-11-20 1990-11-20 パッシベーション膜の形成方法 Pending JPH04184932A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2314530A JPH04184932A (ja) 1990-11-20 1990-11-20 パッシベーション膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2314530A JPH04184932A (ja) 1990-11-20 1990-11-20 パッシベーション膜の形成方法

Publications (1)

Publication Number Publication Date
JPH04184932A true JPH04184932A (ja) 1992-07-01

Family

ID=18054399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2314530A Pending JPH04184932A (ja) 1990-11-20 1990-11-20 パッシベーション膜の形成方法

Country Status (1)

Country Link
JP (1) JPH04184932A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5688724A (en) * 1992-07-02 1997-11-18 National Semiconductor Corporation Method of providing a dielectric structure for semiconductor devices
WO2000003345A1 (de) * 1998-07-09 2000-01-20 Infineon Technologies Ag Halbleiterbauelement mit passivierung
KR100449249B1 (ko) * 2001-12-26 2004-09-18 주식회사 하이닉스반도체 지문 인식 소자의 제조 방법
US7098147B2 (en) 2002-08-30 2006-08-29 Fujitsu Amd Semiconductor Limited Semiconductor memory device and method for manufacturing semiconductor device
US7306995B2 (en) * 2003-12-17 2007-12-11 Texas Instruments Incorporated Reduced hydrogen sidewall spacer oxide
JP2018137348A (ja) * 2017-02-22 2018-08-30 サンケン電気株式会社 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5688724A (en) * 1992-07-02 1997-11-18 National Semiconductor Corporation Method of providing a dielectric structure for semiconductor devices
WO2000003345A1 (de) * 1998-07-09 2000-01-20 Infineon Technologies Ag Halbleiterbauelement mit passivierung
KR100413860B1 (ko) * 1998-07-09 2004-01-07 인피니언 테크놀로지스 아게 반도체 지문 센서
KR100449249B1 (ko) * 2001-12-26 2004-09-18 주식회사 하이닉스반도체 지문 인식 소자의 제조 방법
US7098147B2 (en) 2002-08-30 2006-08-29 Fujitsu Amd Semiconductor Limited Semiconductor memory device and method for manufacturing semiconductor device
US7306995B2 (en) * 2003-12-17 2007-12-11 Texas Instruments Incorporated Reduced hydrogen sidewall spacer oxide
JP2018137348A (ja) * 2017-02-22 2018-08-30 サンケン電気株式会社 半導体装置

Similar Documents

Publication Publication Date Title
KR100660890B1 (ko) Ald를 이용한 이산화실리콘막 형성 방법
JP2755348B2 (ja) 不活性化二重誘電体システムとその製造方法
JPH0794506A (ja) 半導体装置の製造方法
US6436822B1 (en) Method for making a carbon doped oxide dielectric material
JPH0577327B2 (ja)
JP2000208509A (ja) 半導体装置の製造方法
JP2607503B2 (ja) 二重誘電体mosゲート絶縁装置とその形成方法
JP3406250B2 (ja) 窒化珪素系膜の成膜方法
JPH05279838A (ja) 窒化ケイ素層生成プロセス及び半導体デバイス
JPH04184932A (ja) パッシベーション膜の形成方法
JP3282769B2 (ja) 半導体装置の製造方法
JP2859864B2 (ja) Bpsg膜の表面平坦化方法
JPH06236853A (ja) 窒化物薄膜の成長方法
US6235654B1 (en) Process for forming PECVD nitride with a very low deposition rate
JP4955848B2 (ja) 電子素子用基板製造方法
JPH06104181A (ja) 光cvd法利用絶縁膜の製造方法と平坦化絶縁膜の製造方法
JP2914282B2 (ja) 半導体装置の製造方法
JPH08203894A (ja) 半導体装置の製造方法
US6221793B1 (en) Process for forming PECVD undoped oxide with a super low deposition rate on a single state deposition
JP3332063B2 (ja) SiNx/PSG積層構造の形成方法
JP3225694B2 (ja) 窒化シリコン膜の形成方法およびcvd装置
JP3230185B2 (ja) 均一誘電層の沈積法
US6713406B1 (en) Method for depositing dielectric materials onto semiconductor substrates by HDP (high density plasma) CVD (chemical vapor deposition) processes without damage to FET active devices
KR100623612B1 (ko) 반도체소자의 금속배선 형성방법
JP3254875B2 (ja) 半導体装置の製造方法