JP4955848B2 - 電子素子用基板製造方法 - Google Patents
電子素子用基板製造方法 Download PDFInfo
- Publication number
- JP4955848B2 JP4955848B2 JP2000052513A JP2000052513A JP4955848B2 JP 4955848 B2 JP4955848 B2 JP 4955848B2 JP 2000052513 A JP2000052513 A JP 2000052513A JP 2000052513 A JP2000052513 A JP 2000052513A JP 4955848 B2 JP4955848 B2 JP 4955848B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- substrate
- plasma
- silicon dioxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子素子用基板およびその製造装置に係り、特に、プラズマ成膜により半導体装置を製造する際等に用いて好適な技術に関する。
【０００２】
【従来の技術】
活性多結晶シリコンからなる半導体層を持つ半導体装置の一例として、従来の薄膜トランジスタの一構造例を図４０に示す。
【０００３】
この薄膜トランジスタは、絶縁性のガラス基板１０１上に形成したチャネル生成部１０２の両側をソース領域部１０３とドレイン領域部１０４とで挟んで構成した活性多結晶シリコンからなる半導体層１１２を設けている。半導体層１１２を含む基板１０１全面上に二酸化シリコンからなるゲート絶縁層１０６と、ゲート絶縁層１０６を介して、チャネル生成部１０２と対峙したゲート電極１０７とが設けられている。ゲート電極１０７およびゲート絶縁層１０６を覆って二酸化シリコンからなる保護膜１０８が設けられ、この保護膜１０８およびゲート絶縁層１０６を貫通して形成したコンタクトホール１０９を通して、ソース領域１０３およびドレイン領域１０４に各々接続するソース電極１１０およびドレイン電極１１１が保護膜１０８上に設けられている。
【０００４】
このような薄膜トランジスタの半導体装置を製造する際には、ガラス基板１０１上に形成された半導体層１１２を覆うように、ゲート絶縁層１０６および保護膜１０８を、プラズマ処理装置内でプラズマＣＶＤ成膜法により成膜する。
ここで、プラズマＣＶＤ成膜法等のプラズマ処理は、一対の電極を処理室内に有するようなプラズマ処理装置を用いて行う。
このプラズマ処理は、モノシラン等の成膜性ガスと非成膜性のキャリヤガスとの混合ガス雰囲気中で、一方の電極であるプラズマ励起電極に周波数１００ＭＨｚ程度の高周波電力を供給するとともに、他方の電極であるサセプタ電極に支持された、基板１０１にも周波数５０Ｈｚないし１．６ＭＨｚ程度の高周波電力を供給することによりプラズマを発生させて行う。
【０００５】
【発明が解決しようとする課題】
最近、配線層に銅（Ｃｕ）を採用することが検討されているが、電気抵抗率が低い銅を使用することにより、配線の電気抵抗に起因する配線遅延を防止することができ素子内における信号伝達速度が向上し、結果的に処理速度を向上することができる。このため、上述したような薄膜トランジスタにおいても、処理速度を向上するために、配線層に銅（Ｃｕ）を採用することが検討されている。
しかし、この場合においては、Ｃｕと二酸化シリコン（ＳｉＯ2 ）との界面つまり、ゲート電極１０７とゲート絶縁層１０６との界面、および、ゲート電極１０７と保護膜１０８との界面において、二酸化シリコン中へのＣｕの拡散や、この界面における粗さ（ｒｏｕｇｈｎｅｓｓ）の増加という、銅を採用したことを原因とする現象が発生する可能性がある。これにより、銅電極の抵抗の増加、耐圧の低下、および、界面特性の低下によるトランジスタ特性の劣化が発生するという問題があった。
このような問題を解決するために、Ｃｕと二酸化シリコンとの界面部分にＣｒ，Ｔｉ，ＴｉＮx 等からなる拡散等を防止するための膜を成膜することが考えられるが、このような手段を採用した場合には、製造工程上、これらの膜を成膜し、エッチング等をおこなうという手間が生じ、工程が複雑になるとともに、製造コストが増加してしまうという問題があった。
【０００６】
本発明は、上記の事情に鑑みてなされたもので、以下の目的を達成しようとするものである。
▲１▼ 銅配線と隣接膜との元素の相互拡散を防止すること。
▲２▼ 素子特性の低減を防止してデバイスの安定性を向上し、銅配線の適用を可能とすること。
▲３▼ 同時に、製造工程を増加することなく、製造コストの増加を防止すること。
▲４▼ 上記のような電子素子用基板の製造装置を提供すること。
【０００７】
【課題を解決するための手段】
本発明の電子素子用基板は、表面が絶縁性である基板上に銅配線が設けられ、該銅配線表面に酸化シリコン窒化物絶縁膜を介して二酸化シリコン絶縁膜が形成されていることにより上記課題を解決した。
銅配線と二酸化シリコン絶縁膜との間に、拡散等防止膜としての酸化シリコン窒化物絶縁膜が存在することにより、銅配線と二酸化シリコン絶縁膜との界面における特性を維持することができる。特に、ボトムゲート型ＴＦＴにおけるゲート電極付近の構造等に適応することができる。
【０００８】
本発明の電子素子用基板は、表面が絶縁性である基板上に銅配線が設けられ、該銅配線表面に窒化シリコン絶縁膜を介して二酸化シリコン絶縁膜が形成されていることにより上記課題を解決した。
銅配線と二酸化シリコン絶縁膜との間に、拡散等防止膜としての窒化シリコン絶縁膜が存在することにより、銅配線と二酸化シリコン絶縁膜との界面における特性を維持することができる。特に、ボトムゲート型ＴＦＴにおけるゲート電極付近の構造等に適応することができる。
【０００９】
本発明の電子素子用基板は、表面が絶縁性である基板上に銅配線が設けられ、該銅配線表面に銅シリサイド膜を介して二酸化シリコン絶縁膜が形成されていることにより上記課題を解決した。
銅配線と二酸化シリコン絶縁膜との間に、拡散等防止膜としての銅シリサイド膜が存在することにより、銅配線と二酸化シリコン絶縁膜との界面における特性を維持することができる。特に、ボトムゲート型ＴＦＴにおけるゲート電極付近の構造等に適応することができる。
【００１０】
本発明の電子素子用基板は、基板上に形成された二酸化シリコン絶縁膜表面に、酸化シリコン窒化物絶縁膜を介して銅配線が設けられていることにより上記課題を解決した。
銅配線と二酸化シリコン絶縁膜との間に、拡散等防止膜としての酸化シリコン窒化物絶縁膜が存在することにより、銅配線と二酸化シリコン絶縁膜との界面における特性を維持することができる。特に、トップゲート型ＴＦＴにおけるゲート電極付近の構造等に適応することができる。
【００１１】
本発明の電子素子用基板は、基板上に形成された二酸化シリコン絶縁膜表面に、窒化シリコン絶縁膜を介して銅配線が設けられていることにより上記課題を解決した。
銅配線と二酸化シリコン絶縁膜との間に、拡散等防止膜としての窒化シリコン絶縁膜が存在することにより、銅配線と二酸化シリコン絶縁膜との界面における特性を維持することができる。特に、トップゲート型ＴＦＴにおけるゲート電極付近の構造等に適応することができる。
【００１２】
本発明の電子素子用基板製造装置は、真空室内に保持した基板上に窒化シリコン絶縁膜あるいは酸化シリコン窒化物絶縁膜をプラズマＣＶＤ成膜法により形成する工程と、次いで、該窒化シリコン絶縁膜あるいは酸化シリコン窒化物絶縁膜表面に、前記真空室内においてプラズマを生成させたままの状態で成膜反応ガスを切り換えることにより連続して二酸化シリコン絶縁膜をプラズマＣＶＤ成膜法により形成する工程と、を行わせる制御部を有することにより上記課題を解決した。
これにより、拡散等防止膜としての窒化シリコン絶縁膜あるいは酸化シリコン窒化物絶縁膜と、二酸化シリコン絶縁膜とを連続して形成することが可能であり、プラズマを生成したまま、ガスフローの制御のみで工程数を増加することなく、銅配線と二酸化シリコン絶縁膜との界面における特性を維持することができる。
特に、活性多結晶シリコン膜の形成された基板を覆う二酸化シリコン絶縁膜に銅配線が形成され、拡散等防止膜としての窒化シリコン絶縁膜あるいは酸化シリコン窒化物絶縁膜と、二酸化シリコン絶縁膜とを連続して形成し、トップゲート型ＴＦＴにおけるゲート電極付近の構造等に適応することができる。
また、銅配線の形成された基板に、拡散等防止膜としての窒化シリコン絶縁膜あるいは酸化シリコン窒化物絶縁膜と、二酸化シリコン絶縁膜とを連続して成膜し、この上に活性多結晶シリコン膜を形成することが可能であり、ボトムゲート型ＴＦＴにおけるゲート電極付近の構造等に適応することができる。
【００１３】
本発明の電子素子用基板製造装置は、真空室内に保持した基板上に設けられた銅配線表面を、亜酸化窒素ガスまたはアンモニアガス雰囲気中に曝すことにより、前記銅配線表面を窒化し該表面に銅窒化物を形成する工程と、次いで、該銅窒化物表面に酸化雰囲気中で二酸化シリコン絶縁膜をプラズマＣＶＤ成膜法により連続して成膜することにより前記銅配線と前記二酸化シリコン絶縁膜との間に酸化シリコン窒化物絶縁膜を形成する工程と、を行わせる制御部を有することにより上記課題を解決した。
これにより、銅配線に、拡散等防止膜である酸化シリコン窒化物絶縁膜と、二酸化シリコン絶縁膜とを連続して形成することが可能である。特に、ガスフローの制御のみで、銅配線表面窒化工程と、窒化銅配線表面および二酸化シリコン絶縁膜の界面における拡散により酸化シリコン窒化物絶縁膜を形成する工程と、を連続して行い、工程数を増加することなく、銅配線と二酸化シリコン絶縁膜との界面における特性を維持することができる。
特に、基板上の銅配線に、銅窒化物を形成し、これと連続して拡散等防止膜としての酸化シリコン窒化物絶縁膜および二酸化シリコン絶縁膜を形成することが可能であり、ボトムゲート型ＴＦＴにおけるゲート電極付近の構造等に適応することができる。
【００１４】
本発明の電子素子用基板製造装置は、真空室内に保持した基板上に設けられた銅配線表面に、シランガスのプラズマ処理を施すことにより銅シリサイド膜を形成する工程と、次いで、該銅シリサイド膜表面に、前記真空室内においてプラズマを生成させたままの状態で成膜反応ガスを切り換えることにより連続して二酸化シリコン絶縁膜をプラズマＣＶＤ成膜法により形成する工程と、を行わせる制御部を有することにより上記課題を解決した。
これにより、基板上の銅配線に、拡散等防止膜としての銅シリサイド膜と、二酸化シリコン絶縁膜とを連続して形成することが可能であり、プラズマを生成させた状態で、ガスフローの制御のみで工程数を増加することなく、銅配線と二酸化シリコン絶縁膜との界面における特性を維持することができる。特に、基板上の銅配線に、拡散等防止膜としての銅シリサイド膜と、二酸化シリコン絶縁膜とを連続して形成し、この上に活性多結晶シリコン膜を形成することが可能であり、ボトムゲート型ＴＦＴにおけるゲート電極付近の構造等に適応することができる。
【００１５】
本発明の電子素子用基板製造装置は、真空室内に保持した基板上に設けられた銅配線表面に、該基板をシランガス雰囲気中に曝すことにより銅シリサイド膜を形成する工程と、次いで、前記真空室内においてプラズマを生成し、前記銅シリサイド膜表面にプラズマＣＶＤ成膜法により連続して二酸化シリコン絶縁膜を成膜する工程と、を行わせる制御部を有することにより上記課題を解決した。
これにより、銅配線表面の拡散等防止膜としての銅シリサイド膜と、二酸化シリコン絶縁膜とを連続して形成することが可能であり、ガスフローの制御のみで工程数を増加することなく、銅配線と二酸化シリコン絶縁膜との界面における特性を維持することができる。
特に、基板上に形成された銅配線に、拡散等防止膜としての銅シリサイド膜と二酸化シリコン絶縁膜とを連続してし、この上に活性多結晶シリコン膜を形成することが可能であり、ボトムゲート型ＴＦＴにおけるゲート電極付近の構造等に適応することができる。
【００１６】
本発明の電子素子用基板製造装置は、真空室内に保持した基板上に二酸化シリコン絶縁膜をプラズマＣＶＤ成膜法により形成する工程と、次いで、該二酸化シリコン絶縁膜表面に、前記真空室内においてプラズマを生成させたままの状態で成膜反応ガスを切り換えることにより連続して窒化シリコン絶縁膜あるいは酸化シリコン窒化物絶縁膜をプラズマＣＶＤ成膜法により形成する工程と、を行わせる制御部を有することにより上記課題を解決した。
これにより、二酸化シリコン絶縁膜と、拡散等防止膜としての窒化シリコン絶縁膜あるいは酸化シリコン窒化物絶縁膜とを連続して形成することが可能であり、プラズマを生成した状態で、ガスフローの制御のみで工程数を増加することなく、銅配線と二酸化シリコン絶縁膜との界面における特性を維持することができる。
特に、活性多結晶シリコン膜の形成された基板に、二酸化シリコン絶縁膜と拡散等防止膜としての窒化シリコン絶縁膜あるいは酸化シリコン窒化物絶縁膜とを連続して形成し、この上に銅配線を形成することが可能であり、トップゲート型ＴＦＴにおけるゲート電極付近の構造等に適応することができる。
【００１７】
本発明の電子素子用基板製造装置は、真空室内に保持した基板上に二酸化シリコン絶縁膜をプラズマＣＶＤ成膜法により形成する工程と、次いで、前記真空室内においてプラズマが生成しない状態で、亜酸化窒素ガスまたはアンモニアガス雰囲気中に二酸化シリコン絶縁膜が形成された前記基板を曝すことにより、前記二酸化シリコン絶縁膜表面を窒化し該表面に酸化シリコン窒化物絶縁膜を形成する工程と、を行わせる制御部を有することにより上記課題を解決した。
これにより、基板上に形成した二酸化シリコン絶縁膜と、拡散等防止膜としての酸化シリコン窒化物絶縁膜とを連続して形成することが可能であり、ガスフローの制御のみで工程数を増加することなく、銅配線と二酸化シリコン絶縁膜との界面における特性を維持することができる。
特に、活性多結晶シリコン膜の形成された基板に、二酸化シリコン絶縁膜と拡散等防止膜としての酸化シリコン窒化物絶縁膜とを連続して成膜し、この上に銅配線を形成形成することが可能であり、トップゲート型ＴＦＴにおけるゲート電極付近の構造等に適応することができる。
【００１８】
【発明の実施の形態】
以下、本発明に係る電子素子用基板およびその製造装置の第１実施形態を、図面に基づいて説明する。
図１は本実施形態における電子素子用基板を示す正断面図であり、図において、符号１は基板、６はゲート絶縁膜（二酸化シリコン絶縁膜）、７はゲート電極（銅配線）、Ｂは酸化シリコン窒化物絶縁膜である。
本実施形態における薄膜トランジスタ（電子素子用基板）は、いわゆるトップゲート型ＴＦＴとされ、図１に示すように、ガラス等からなる透明な絶縁性基板１上に形成したチャネル生成部２の両側をソース領域部３とドレイン領域部４とで挟んで構成した活性多結晶シリコンからなる半導体膜１２が設けられている。ここでチャネル生成部２は、不純物を含まない活性多結晶シリコン膜である。ソース領域部３およびドレイン領域部４はリン元素が活性多結晶シリコン中に注入された低抵抗半導体膜である。
【００１９】
この半導体膜１２を含む前記基板１上に、二酸化シリコン（ＳｉＯ2 ）からなるゲート絶縁膜６を介して酸化シリコン窒化物（ＳｉＯＮ）からなる酸化シリコン窒化物絶縁膜Ｂが設けられており、また、ゲート電極７がこの酸化シリコン窒化物絶縁膜Ｂおよびゲート絶縁膜６を介してチャネル生成部２と対峙する位置に設けられている。ゲート電極７を形成する材料としては、抵抗値が低い金属として銅（Ｃｕ）を用いると、配線の電気抵抗に起因する配線遅延を防止することができ望ましい。
【００２０】
ゲート絶縁膜６およびゲート電極７の上には、酸化シリコン窒化物（ＳｉＯＮ）からなる酸化シリコン窒化物絶縁膜Ｃを介して二酸化シリコン（ＳｉＯ2 ）からなる保護膜８が設けられている。
ソース領域部３およびドレイン領域部４に、各々ソース電極１０およびドレイン電極１１とが接続されている。ソース電極１０およびドレイン電極１１は、クロム、モリブデンあるいはタングステン等がｎ+ 多結晶シリコン膜との良好な接続を得て望ましい。ソース電極１０およびドレイン電極１１は、酸化シリコン窒化物絶縁膜Ｂ、ゲート絶縁膜６および保護膜８に形成されたコンタクトホール９を通して、それぞれソース領域３およびドレイン領域４と接続している。
【００２１】
次に本実施形態における電子素子用基板の製造方法を説明する。
図２ないし図８は本実施形態における製造工程を説明するための正断面図である。
絶縁性基板１上に、水素ガスとシランガスを用いてプラズマＣＶＤ成膜法によりアモルファスシリコン膜を成膜し、レーザアニールによりこのアモルファスシリコン膜を結晶化して活性多結晶シリコン膜を形成する。この活性多結晶シリコン膜にフォトリソ加工およびエッチング加工を施して、図２に示す半導体膜１２を形成する。
【００２２】
図３に示すように、半導体膜１２表面を覆うよう、基板１の全面に二酸化シリコンからなるゲート絶縁膜６をプラズマＣＶＤ成膜法により成膜し、次いで、図４に示すように、このゲート絶縁膜６上に、連続して酸化シリコン窒化物絶縁膜ＢをプラズマＣＶＤ成膜法により成膜する。
【００２３】
ここで、このゲート絶縁膜６および酸化シリコン窒化物絶縁膜Ｂを連続して成膜するプラズマ処理は、図９に示すようなプラズマ処理装置（電子素子用基板製造装置）２０を用いて連続して行う。
【００２４】
図９は本発明における電子素子用基板製造装置を示す模式説明図であり、図において、符号２１はプラズマ励起電源、符号２２はプラズマ励起電極、符号２３はバイアス電源、符号２４はサセプタ電極、２５はプラズマ処理室（真空室）を各々示す。
【００２５】
このプラズマ処理装置２０は、図９に示すように、内部を真空雰囲気に維持することの可能なプラズマ処理室２５と、プラズマ処理室２５内にプラズマを発生するためのプラズマ励起電極２２およびサセプタ電極２４と、これらの電極２２，２３に所定の周波数の高周波電力を供給するプラズマ励起電源２１およびバイアス電源２３と、サセプタ電極２４に載置された基板１を加熱する図示しない加熱手段と、プラズマ処理室２５内部にガス導入管２６を介して所望のガスを供給するガス供給手段２７と、これに対応してプラズマ処理室２５内の排気を行うガス排気手段２８と、加熱手段，プラズマ励起電源２１，バイアス電源２３，ガス供給手段２７，ガス排気手段２８等、このプラズマ処理装置２０の各部を制御する制御部２９とを有する構造とされる。
【００２６】
ここで、まず、プラズマ処理装置２０に設けた一対のプラズマ励起電極２２，サセプタ電極２４のうち、サセプタ電極２４に基板１を載置する。次に、制御部２９によって制御された図示しない加熱手段によって、サセプタ電極２４に載置された基板１を、例えば３００℃とされる、所定の温度まで加熱する。
【００２７】
基板１が所望の温度に加熱された後、この温度に基板１を維持した状態で、制御部２９によりガス供給手段２７およびガス排気手段２８を制御して、プラズマ処理室２５内が所望の圧力となるよう排気処理しながら、プラズマ処理室２５内の圧力を前記所望の圧力に保持しつつ、前記プラズマ処理装置内に成膜反応ガスを供給する。
図１０は、本実施形態におけるプラズマ処理室２５内に供給するガスフローおよびＲＦ電力供給を示すタイムチャートである。
【００２８】
ここで、成膜反応ガスとしては、少なくともモノシラン、ジシラン等を含んでいるとともに、亜酸化窒素等を含んでいることが望ましく、例えば、水素（Ｈ2 ）と亜酸化窒素（Ｎ2Ｏ ）、モノシラン（ＳｉＨ4 ）、キャリヤーガスとしてのヘリウム（Ｈｅ）からなるものとされる。
このとき、例えば、成膜反応ガスの流量として、
Ｎ2Ｏ ／Ｈ2 ／ＳｉＨ4 ／Ｈｅ＝５０／１００／１０／３００ｓｃｃｍ
の条件とすることが可能である。
【００２９】
この状態で、制御部２９によりプラズマ励起電源２１およびバイアス電源２３を制御して、図１０に示すガスフローに従って、時刻ｔ0 においてプラズマ励起電極２２およびサセプタ電極２４に高周波電力を供給してプラズマ処理装置２０のプラズマ処理室２５内にプラズマを励起する。
これにより、銅からなるゲート電極７を、ＳｉＨ4 、Ｈ2 、Ｎ2Ｏ からなる成膜反応ガス雰囲気中に曝した状態で、プラズマ励起電極２２に周波数１００ＭＨｚ程度の高周波電力を供給するとともに、基板１にも周波数５０ｋＨｚないし１．６ＭＨｚの高周波電力を供給することによりプラズマ処理を行い、図３に示すように、基板１表面およびゲート電極７表面にの全面に二酸化シリコン（ＳｉＯ2 ）からなるゲート絶縁膜６が成膜される。
【００３０】
所定の膜厚までゲート絶縁膜６が成膜された状態で、制御部２９によりガス供給手段２７およびガス排気手段２８を制御して、プラズマ処理室２５内が例えば２００Ｐａとされる所望の圧力に保持するよう排気処理しながら、図１０に示すガスフローに従って、時刻ｔ1 において前記プラズマ処理室２５内に供給する成膜反応ガスを切り換える。
ここで、成膜反応ガスとしては、少なくともモノシラン、ジシラン等を含んでいるとともに窒化物雰囲気とすることが望ましく、例えば、亜酸化窒素（Ｎ2Ｏ ）、アンモニア（ＮＨ3 ）、モノシラン（ＳｉＨ4 ）、および、キャリヤーガスとしてのヘリウムガス（Ｈｅ）からなるものとされる。
このとき、例えば、成膜反応ガスの流量として、
Ｎ2Ｏ ／ＮＨ3 ／ＳｉＨ4 ／Ｈｅ＝５０／１００／１０／３００ｓｃｃｍ
とすることが可能である。
【００３１】
プラズマ処理室２５内にプラズマを励起した状態で、供給するガスを切り換えることにより、ＮＨ3 とＮ2Ｏ にモノシランガス（ＳｉＨ4 ）とからなる成膜反応ガス雰囲気中で、プラズマ励起電極２２に周波数１００ＭＨｚ程度の高周波電力を供給するとともに、基板１にも周波数５０ｋＨｚないし１．６ＭＨｚの高周波電力を供給し、合計供給電力を６００Ｗとすることによりプラズマ処理を行う。
これにより、二酸化シリコン（ＳｉＯ2 ）からなる前記ゲート絶縁膜６表面においては、酸化シリコン窒化物（ＳｉＯＮ）からなる酸化シリコン窒化物絶縁膜Ｂが成膜される。
【００３２】
次いで、この酸化シリコン窒化物絶縁膜Ｂ上にゲート電極となる導電体膜（銅膜）をスパッタ成膜法により成膜した後、フォトリソ加工およびエッチング加工により不要部分を除去し、図５に示すようゲート電極７を形成する。
次いでゲート電極７の上方からリン、砒素等の不純物のイオンを半導体膜１２に注入することにより、半導体膜１２のゲート電極７の下方を除いた領域をｎ+ 型シリコン膜とし、ソース領域部３およびドレイン領域部４を図６に示すように各々形成する。ここで半導体膜１２の中央部で不純物イオンが注入されなかった領域がチャネル生成部２となる。
その後、図７に示すように、ゲート電極７を覆うように基板１全面に酸化シリコン窒化物絶縁膜Ｃおよび保護膜８を形成する。
【００３３】
以後、基板１全面の保護膜８、酸化シリコン窒化物絶縁膜Ｃ、酸化シリコン窒化物絶縁膜Ｂおよびゲート絶縁膜６をフォトリソ加工およびエッチング加工によりパターニングして、図８に示すようなソース領域部３およびドレイン領域部４に各々達するコンタクトホール９を形成する。次いで全面に導電体膜を成膜しパターニングして、図１に示すようなソース電極１０およびドレイン電極１１をそれぞれ形成する。
以上の工程により図１に示した薄膜トランジスタが完成する。
【００３４】
本実施形態においては、真空室２５内に保持した基板１上に二酸化シリコン絶縁膜６をプラズマＣＶＤ成膜法により形成する工程と、次いで、該二酸化シリコン絶縁膜６表面に、前記真空室２５内においてプラズマを生成させたままの状態で成膜反応ガスを切り換えることにより連続して酸化シリコン窒化物絶縁膜ＢをプラズマＣＶＤ成膜法により形成する工程とを行い、銅配線７とゲート絶縁膜６との間に、拡散等防止膜としての酸化シリコン窒化物絶縁膜Ｂを存在させることにより、この界面における特性を維持することができる。
また、これにより、二酸化シリコン絶縁膜６と、拡散等防止膜としての酸化シリコン窒化物絶縁膜Ｂとを連続して形成することが可能であり、ガスフローの制御のみで工程数を増加することなく、銅配線７とゲート絶縁膜６との界面における特性を維持することができる。
【００３５】
以下、本発明に係る電子素子用基板およびその製造装置の第２実施形態を、図面に基づいて説明する。
本実施形態において、図１ないし図８に示す第１実施形態と異なる箇所は、酸化シリコン窒化物絶縁膜Ｂの成膜方法に関する点である。これ以外で、略同一の構成要素には、同一の符号を付して説明を省略する。
【００３６】
図１１，図１２は本実施形態における製造工程を説明するための正断面図、図１３は、本実施形態におけるプラズマ処理室２５内に供給するガスフローおよびＲＦ電力供給を示すタイムチャートである。
【００３７】
本実施形態における電子素子用基板の製造方法を説明する。
本実施形態の製造方法においては、図２に示す第１実施形態と同様に、絶縁性基板１上に、半導体膜１２を形成する。
その後、図１１，図１２に示すように、半導体膜１２表面を覆うよう、基板１の全面に二酸化シリコンからなるゲート絶縁膜６および酸化シリコン窒化物絶縁膜Ｂを連続して成膜する。
この処理は、前述した第１実施形態と同様に、図９に示すようなプラズマ処理装置（電子素子用基板製造装置）２０を用いて連続して行う。
【００３８】
ここで、まず、プラズマ処理装置２０に設けた一対のプラズマ励起電極２２，サセプタ電極２４のうち、サセプタ電極２４に基板１を載置する。次に、制御部２９によって制御された加熱手段によって、サセプタ電極２４に載置された基板１を所定の温度まで加熱する。
【００３９】
基板１が所望の温度に加熱された後、この温度に基板１を維持した状態で、制御部２９によりガス供給手段２７およびガス排気手段２８を制御して、プラズマ処理装置２０のプラズマ処理室２５内が所望の圧力に保持するよう排気処理しながら、前記プラズマ処理装置２０内に成膜反応ガスを供給する。
ここで、成膜反応ガスとしては、少なくともモノシラン、ジシラン等を含んでいることが望ましく、例えば、亜酸化窒素（Ｎ2Ｏ ）、水素（Ｈ2 ）、モノシラン（ＳｉＨ4 ）、および、キャリヤーガスとしてのヘリウムガス（Ｈｅ）からなるものとされる。
これらの成膜反応ガスの流量は、例えば、
Ｎ2Ｏ ／Ｈ2 ／ＳｉＨ4 ／Ｈｅ＝５０／１００／１０／３００ｓｃｃｍ
とされる。
【００４０】
この状態で、図１３に示すガスフローに従って、時刻ｔ2 において制御部２９によりプラズマ励起電源２１およびバイアス電源２３を制御して、プラズマ励起電極２２に周波数１００ＭＨｚ程度の高周波電力を供給するとともに、基板１にも周波数５０ｋＨｚないし１．６ＭＨｚの高周波電力を供給し、合計供給電力を６００Ｗとして、プラズマ処理室２５内にプラズマを励起して、プラズマ処理を行い、図１１に示すように、半導体膜１２を覆うよう基板１の全面に二酸化シリコン（ＳｉＯ2 ）からなる二酸化シリコン膜６１を成膜する。
【００４１】
ここで、成膜される二酸化シリコン膜６１の膜厚は、ゲート絶縁膜６の膜厚と酸化シリコン窒化物絶縁膜Ｂの膜厚とを合計した膜厚に略等しく設定される。
所定の膜厚まで二酸化シリコン膜６１が成膜された状態で、制御部２９によりガス供給手段２７およびガス排気手段２８を制御して、図１３に示すガスフローに従って、時刻ｔ3 において前記プラズマ処理室２５内に供給する成膜反応ガスを切り換えるとともに、制御部２９によりプラズマ励起電源２１およびバイアス電源２３を制御してプラズマの発生を停止する。
【００４２】
ここで、切り換えた成膜反応ガスとしては、モノシラン、ジシラン等を含んでいないことが望ましく、また、少なくとも亜酸化窒素、アンモニア、窒素のいずれか一種、または、これらの混合物を含んでいることが望ましく、例えば、水素（Ｈ2 ）と亜酸化窒素（Ｎ2Ｏ ）からなるものとされる。
プラズマ処理室２５内に励起したプラズマをなくした状態で、供給するガスを切り換えることにより、Ｈ2 とＮ2Ｏ とからなる成膜反応ガス雰囲気中で、二酸化シリコン膜６’表面の窒化処理を行う。
【００４３】
ここで、窒化反応ガスの流量は、例えば、
Ｎ2Ｏ ／Ｈ2 ／Ｈｅ＝５０／１００／３００ｓｃｃｍ
に設定される。
これにより、前記二酸化シリコン膜６’表面においては、図１２に示すように、酸化シリコン窒化物（ＳｉＯＮ）からなる酸化シリコン窒化物絶縁膜Ｂが連続して形成される。所定の膜厚まで酸化シリコン窒化物絶縁膜Ｂが形成されたら、図１３に示すガスフローに従って、成膜反応性ガスの供給を停止する。
【００４４】
次いで、この酸化シリコン窒化物絶縁膜Ｂ上にゲート電極となる導電体膜（銅膜）をスパッタ成膜法により成膜した後、フォトリソ加工およびエッチング加工により不要部分を除去し、図５に示す第１実施形態と同様にして、ゲート電極７を形成する。
ゲート電極７の上方からリン、砒素等の不純物のイオンを半導体膜１２に注入することにより、半導体膜１２のゲート電極７の下方を除いた領域をｎ+ 型シリコン膜とし、ソース領域部３およびドレイン領域部４を図６に示すように各々形成する。ここで半導体膜１２の中央部で不純物イオンが注入されなかった領域がチャネル生成部２とする。図７に示す第１実施形態と同様に、ゲート電極７表面に酸化シリコン窒化物絶縁膜Ｃおよび保護膜８を形成する。
【００４５】
以後、基板１全面の保護膜８、酸化シリコン窒化物絶縁膜Ｃ、酸化シリコン窒化物絶縁膜Ｂおよびゲート絶縁膜６をフォトリソ加工およびエッチング加工によりパターニングして、図８に示す第１実施形態と同様なソース領域部３およびドレイン領域部４に各々達するコンタクトホール９を形成する。次いで全面に導電体膜を成膜しパターニングして、図１に示す第１実施形態と同様なソース電極１０およびドレイン電極１１をそれぞれ形成する。
以上の工程により図１に示す第１実施形態と同様に薄膜トランジスタが完成する。
【００４６】
本実施形態においては、図１ないし図８に示す第１実施形態と略同様の効果を奏する。
【００４７】
なお、本実施形態においては、亜酸化窒素（Ｎ2Ｏ ）ガスを含むガス雰囲気において窒化処理を行い、酸化シリコン窒化物絶縁膜Ｂを形成したが、アンモニア（ＮＨ3 ）ガスを含むガス雰囲気にて窒化処理を行い酸化シリコン窒化物絶縁膜Ｂを成膜することも可能である。
この場合には、図１４に示すようなガスフローにより、高周波電力を供給する時刻ｔ2 からは成膜反応ガスが亜酸化窒素（Ｎ2Ｏ ）を含むものとされ、高周波電力供給を停止する時刻ｔ3 に、プラズマ処理室２５内に供給する成膜反応ガスを水素（Ｈ2 ）とアンモニア（ＮＨ3 ）とからなるものに切り換えることが可能である。
ここで、例えば、Ｎ2Ｏ の流量を５００ｓｃｃｍ、供給ＲＦ電力５００Ｗ、処理時間１分の条件で二酸化シリコン絶縁膜６を成膜し、その後、成膜反応ガスを切り換えて、その流量として、
ＮＨ3 ／Ｈ2 ／Ｈｅ＝５０／１００／３００ｓｃｃｍ
の条件で窒化処理をおこない酸化シリコン窒化物絶縁膜Ｂを成膜することが可能である。
【００４８】
この場合、本実施形態と同様の効果を奏することができる。
【００４９】
以下、本発明に係る電子素子用基板およびその製造装置の第３実施形態を、図面に基づいて説明する。
本実施形態において、図１ないし図８に示す第１実施形態と異なる箇所は、銅配線７とゲート絶縁膜６との間に形成される拡散等防止膜として酸化シリコン窒化物絶縁膜Ｂのかわりに、窒化シリコン（ＳｉＮ）膜Ｂ１を採用し、また、銅配線７と保護膜８との間に形成される拡散等防止膜として酸化シリコン窒化物絶縁膜Ｃのかわりに、窒化シリコン（ＳｉＮ）膜Ｃ１を採用し、これに伴い、成膜ガス等の条件を変更した点である。これ以外で、略同一の構成要素には、同一の符号を付して説明を省略する。
【００５０】
図１５は本実施形態における電子素子用基板を示す正断面図、であり、図において、符号Ｂ１は窒化シリコン（ＳｉＮ）膜である。
本実施形態における薄膜トランジスタ（電子素子用基板）は、図１に示した第１実施形態と同様に、いわゆるトップゲート型ＴＦＴとされ、このゲート電極７が銅からなるものとされる。このゲート絶縁膜６の表面には、窒化シリコン（ＳｉＮ）からなる拡散等防止膜である窒化シリコン膜Ｂ１が形成されている。
銅配線７とゲート絶縁膜６との間に、拡散等防止膜としての窒化シリコン膜Ｂ１が存在することにより、この銅配線７と二酸化シリコン絶縁膜６との界面において、耐圧、トランジスタ特性等の特性を維持することができる。
【００５１】
次に本実施形態における電子素子用基板の製造方法を説明する。
本実施形態の製造方法において、図２ないし図８に示す第１実施形態とガスフローが異なるものとされるが、それ以外は、概略同様に行われる。
まず、図２に示す第１実施形態と同様に、絶縁性基板１上に、半導体膜１２を形成する。
【００５２】
次いで、図３，図４に示す第１実施形態と同様に、基板１表面に二酸化シリコン絶縁膜６および窒化シリコン膜Ｂ１をプラズマＣＶＤ成膜法により形成する。
このプラズマ処理は、図９に示すようなプラズマ処理装置（半導体製造装置）２０を用いて連続して行う。
【００５３】
図１６は、本実施形態におけるプラズマ処理室２５内に供給するガスフローおよびＲＦ電力供給を示すタイムチャートである。
ここで、制御部２９によって、加熱手段を制御して基板１を例えば３００℃まで加熱するとともに、制御部２９によって、ガス供給手段２７およびガス排気手段２８を制御して、プラズマ処理室２５内に成膜反応ガスを供給する。
ここで、成膜反応ガスとしては、少なくともモノシラン、ジシラン等を含んでいることが望ましく、例えば、モノシラン（ＳｉＨ4 ）と、水素（Ｈ2 ）と亜酸化窒素（Ｎ2Ｏ ）とからなるものとされる。
【００５４】
この状態で、制御部２９によりプラズマ励起電源２１およびバイアス電源２３を制御して、図１６に示すガスフローに従って、時刻ｔ4 においてプラズマ励起電極２２およびサセプタ電極２４（電極対）に高周波電力を供給してプラズマ処理室２５内にプラズマを励起する。
これにより、基板１を、Ｈ2 とＳｉＨ4 とＮ2Ｏ とからなる成膜反応ガス雰囲気中に曝した状態で、プラズマ励起電極２２に周波数１００ＭＨｚ程度の高周波電力を供給するとともに、基板１にも周波数５０ｋＨｚないし１．６ＭＨｚの高周波電力を供給することによりプラズマ処理を行い、基板１の表面に二酸化シリコン絶縁膜６を形成する。
ここで、例えば、成膜反応ガスの流量として、
Ｎ2Ｏ ／Ｈ2 ／ＳｉＨ4 ／Ｈｅ＝５０／１００／１０／３００ｓｃｃｍ
供給ＲＦ電力６００Ｗの条件で二酸化シリコン絶縁膜６を成膜する。
ここで、その処理時間は１分とされる。
【００５５】
所定の膜厚まで二酸化シリコン絶縁膜６が成膜された状態で、制御部２９によりガス供給手段２７およびガス排気手段２８を制御して、プラズマ処理装置２０のプラズマ処理室２５内を例えば２００Ｐａの所望の圧力に保持するよう排気処理しながら、図１６に示すガスフローに従って、時刻ｔ5 において前記プラズマ処理室２５内に供給する成膜反応ガスを切り換える。
ここで、成膜反応ガスとしては、少なくともモノシラン、ジシラン等を含んでいることが望ましく、例えば、アンモニア（ＮＨ3 ）、モノシラン（ＳｉＨ4 ）からなるものとされる。
これらの成膜反応ガスの流量は、例えば、
ＮＨ3 ／Ｎ2 ／ＳｉＨ4 ／Ａｒ＝５０／３００／２０／３００ｓｃｃｍ
供給ＲＦ電力６００Ｗの条件で窒化シコン（ＳｉＮ）からなる窒化シリコン膜Ｂ１を成膜することが可能である。
【００５６】
ついで、この窒化シリコン膜Ｂ１上にゲート電極となる導電体膜（銅膜）をスパッタ成膜法により成膜した後、フォトリソ加工およびエッチング加工により不要部分を除去しゲート電極７を形成する。
このゲート電極７の上方からリン、砒素等の不純物のイオンを半導体膜１２に注入することにより、半導体膜１２のゲート電極７の下方を除いた領域をｎ+ 型シリコン膜とし、ソース領域部３およびドレイン領域部４を各々形成する。ここで半導体膜１２の中央部で不純物イオンが注入されなかった領域がチャネル生成部２となる。
【００５７】
以後、基板１全面の保護膜８、窒化シリコン膜Ｃ１、窒化シリコン膜Ｂ１およびゲート絶縁膜６をフォトリソ加工およびエッチング加工によりパターニングして、図８に示す第１実施形態のようなソース領域部３およびドレイン領域部４に各々達するコンタクトホール９を形成する。次いで全面に導電体膜を成膜しパターニングして、図１５に示すようなソース電極１０およびドレイン電極１１をそれぞれ形成する。
以上の工程により図１５に示した薄膜トランジスタが完成する。
【００５８】
本実施形態においては、図１ないし図８に示す第１実施形態と略同様に、銅配線７と二酸化シリコン絶縁膜（ゲート絶縁膜）６との間に、拡散等防止膜としての窒化シリコン絶縁膜Ｂ１が存在することにより、この銅配線７と二酸化シリコン絶縁膜６との界面における素子特性を維持することができる。
【００５９】
以下、本発明に係る電子素子用基板およびその製造装置の第４実施形態を、図面に基づいて説明する。
図１７は本実施形態における電子素子用基板を示す図であり、図において、符号３０は基板、３１はゲート電極（銅配線）、３２はゲート絶縁膜（二酸化シリコン絶縁膜）、Ｂ２は酸化シリコン窒化物絶縁膜である。
本実施形態における薄膜トランジスタ（電子素子用基板）は、いわゆるボトムゲート型ＴＦＴとされ、図１７に示すように、ガラス等からなる透明な絶縁性基板３０上に銅からなるゲート電極３１が設けられ、このゲート電極３１を含む前記基板３０上に、二酸化シリコン（ＳｉＯ2 ）からなるゲート絶縁膜３２が設けられている。これら、ゲート電極３１とゲート絶縁膜３２との間には、酸化シリコン窒化物（ＳｉＯＮ）からなる酸化シリコン窒化物絶縁膜Ｂ２が形成されている。
【００６０】
ゲート絶縁膜３２上には、平面視してゲート電極３１を跨ぐように、半導体能動膜になる半導体膜３３が設けられる。半導体膜３３は不純物を含まない活性多結晶シリコン膜である。この半導体膜３３には、平面視してゲート電極３１の両側に、ソース電極３７とドレイン電極３６とが不純物膜（ｎ+ 膜）３４を介して接続される。
これらソース電極３７とドレイン電極３６とは、それぞれ平面視して離間した位置に接続され、さらに、これらに対応して不純物膜（ｎ+ 膜）３４も、それぞれ離間した状態に半導体膜３３表面上に設けられる。不純物膜（ｎ+ 膜）３４はリン元素を含む活性多結晶シリコンとされる低抵抗半導体膜である。
【００６１】
これら半導体膜３３，ソース電極３７，ドレイン電極３６，およびゲート絶縁膜３２を覆って、パッシベーション膜３８が形成されている。
ゲート電極３１を形成する材料は、抵抗値が低い金属として銅が適用されることが望ましく、これにより、配線の電気抵抗に起因する配線遅延を防止することができる。また、ソース電極３７とドレイン電極３６とは、クロム、モリブデンあるいはタングステン等がｎ+ 多結晶シリコン膜との良好な接続を得て望ましい。
本実施形態によれば、銅配線３１と二酸化シリコン絶縁膜３２との間に、拡散等防止膜としての酸化シリコン窒化物絶縁膜Ｂ２が存在することにより、この銅配線３１と二酸化シリコン絶縁膜３２との界面における特性を維持することができる。
【００６２】
次に本実施形態の半導体装置の製造方法を説明する。
図１８ないし図２４は本実施形態における製造工程を説明するための正断面図、図２５は、本実施形態における酸化シリコン窒化物絶縁膜Ｂ２および二酸化シリコンからなるゲート絶縁膜３２十を連続して成膜する際のプラズマ処理室２５内に供給するガスフローおよびＲＦ電力供給を示すタイムチャートである。
【００６３】
まず、図１８に示すように、ガラス等からなる絶縁性基板３０上に、銅からなるゲート電極３１を形成する。
【００６４】
次に、図１９，図２０に示すように、ゲート電極３１を覆う酸化シリコン窒化物絶縁膜Ｂ２、および、基板３０の全面に二酸化シリコンからなるゲート絶縁膜３２をプラズマＣＶＤ成膜法により連続して成膜する。
ここで、このプラズマ処理を、図９に示したようなプラズマ処理装置（電子素子用基板製造装置）２０を用いて行うことができる。
【００６５】
まず、プラズマ処理装置２０に設けた一対のプラズマ励起電極２２，サセプタ電極２４のうち、一方のサセプタ電極２４に基板３０を載置する。次に、制御部２９によって制御された図示しない加熱手段によって、サセプタ電極２４に載置された基板３０を所定の温度まで加熱する。
【００６６】
基板３０が所望の温度に加熱された後、この温度に基板３０を維持した状態で、制御部２９によりガス供給手段２７およびガス排気手段２８を制御して、プラズマ処理室２５内が所望の圧力となるよう排気処理しながら、プラズマ処理室２５内の圧力を前記所望の圧力に保持しつつ、前記プラズマ処理室２５内に成膜反応ガスを供給する。
ここで、成膜反応ガスとしては、少なくともシランガス、亜酸化窒素、および、アンモニア、窒素、水素のいずれか一種、または、これらの混合物を含んでいることが望ましく、例えば、アンモニア（ＮＨ3 ）と亜酸化窒素（Ｎ2Ｏ ）とモノシランガス（ＳｉＨ4 ）からなるものとされる。
【００６７】
この状態で、制御部２９によりプラズマ励起電源２１およびバイアス電源２３を制御して、プラズマ励起電極２２およびサセプタ電極２４に高周波電力を供給してプラズマ処理室２５内にプラズマを励起する。
これにより、基板３０を、ＳｉＨ4 ，ＮＨ3 とＮ2Ｏ からなる成膜反応ガス雰囲気中に曝した状態で、プラズマ励起電極２２に周波数１００ＭＨｚ程度の高周波電力を供給するとともに、基板３０にも周波数５０ｋＨｚないし１．６ＭＨｚの高周波電力を供給することによりプラズマ処理を行い、図１９に示すように、基板３０表面およびゲート電極３１表面に酸化シリコン窒化物からなる酸化シリコン窒化物絶縁膜Ｂ２を形成する。
【００６８】
所定の膜厚まで酸化シリコン窒化物絶縁膜Ｂ２が成膜された状態で、制御部２９によりガス供給手段２７およびガス排気手段２８を制御して、プラズマ処理室２５内が所望の圧力となるよう排気処理しながら、プラズマ処理室２５内の圧力を前記所望の圧力に保持しつつ、図２５に示すガスフローに従って、時刻ｔ6 において前記プラズマ処理室２５内に供給する成膜反応ガスを切り換える。
ここで、成膜反応ガスとしては、少なくともモノシラン、ジシラン等を含んでいることが好ましく、例えば、亜酸化窒素（Ｎ2Ｏ ）、水素（Ｈ2 ）、モノシラン（ＳｉＨ4 ）からなるものとされる。
【００６９】
プラズマ処理室２５内にプラズマを励起した状態で、供給するガスを切り換えることにより、Ｈ2 とＮ2Ｏ にモノシランガス（ＳｉＨ4 ）とからなる成膜反応ガス雰囲気中で、プラズマ励起電極２２に周波数１００ＭＨｚ程度の高周波電力を供給するとともに、基板３０にも周波数５０ｋＨｚないし１．６ＭＨｚの高周波電力を供給することによりプラズマ処理を行う。
これにより、図２０に示すように、基板３０の全面には、この酸化シリコン窒化物絶縁膜Ｂ２を覆うよう二酸化シリコン（ＳｉＯ2 ）からなるゲート絶縁膜３２が成膜される。
【００７０】
次いで、図２５に示すガスフローに従って、時刻ｔ7 において供給する成膜反応ガスを、水素ガスとシランガスに切り換えて、図２１に示すように、プラズマＣＶＤ成膜法によりアモルファスシリコン膜を成膜した後、レーザアニールによりこのアモルファスシリコン膜を結晶化して活性多結晶シリコン膜（半導体活性膜）３３’を形成する。
【００７１】
以後、図２２に示すように、半導体活性膜３３’上に、この半導体活性膜３３’の成膜工程と同様にして、リン元素を含む不純物膜３４’を形成する。ここで、成膜反応ガスとしては、モノシランまたはジシランおよび、ホスフィン（ＰＨ3 ）からなるものが適応される。
その後、図２３に示すように、フォトリソ加工およびエッチング加工により不要部分を除去し、半導体膜３３およびｎ+ 膜３４を形成し、ソース電極３７およびドレイン電極３６となる導電体膜３６’をスパッタ成膜法により成膜した後、図２４に示すように、フォトリソ加工およびエッチング加工により不要部分を除去し、ソース電極３７およびドレイン電極３６を形成する。
次いで、全面に絶縁膜からなるパッシベーション膜３８を成膜し、以上の工程により図１７に示した薄膜トランジスタが完成する。
【００７２】
本実施形態においては、真空室２５内に保持した基板３０上に酸化シリコン窒化物絶縁膜Ｂ２をプラズマＣＶＤ成膜法により形成する工程と、次いで、該酸化シリコン窒化物絶縁膜Ｂ２表面に、前記真空室２５内においてプラズマを生成させたままの状態で成膜反応ガスを切り換えることにより連続して二酸化シリコン絶縁膜３２をプラズマＣＶＤ成膜法により形成する工程と、を電子素子用基板製造装置により行い、銅配線３１とゲート絶縁膜３２との間に、拡散等防止膜としての酸化シリコン窒化物絶縁膜Ｂ２が存在することにより、この銅配線３１と二酸化シリコン絶縁膜３２との界面における特性を維持することができる。
また、これにより、二酸化シリコン絶縁膜３２と、拡散等防止膜としての酸化シリコン窒化物絶縁膜Ｂ２とを連続して形成することが可能であり、プラズマを発生させた状態で、ガスフローの制御のみで工程数を増加することなく、銅配線３１とゲート絶縁膜３２との界面における特性を維持することができる。
【００７３】
以下、本発明に係る電子素子用基板およびその製造装置の第５実施形態を、図面に基づいて説明する。
本実施形態において、図１７ないし図２７に示す第４実施形態と異なる箇所は、銅配線３１の表面に形成される拡散等防止膜として酸化シリコン窒化物絶縁膜Ｂ２のかわりに、窒化シリコン絶縁膜Ｂ３を採用した点である。これ以外で、略同一の構成要素には、同一の符号を付して説明を省略する。
【００７４】
図２６は本実施形態における電子素子用基板を示す図であり、図において、符号Ｂ３は窒化シリコン絶縁膜である。
本実施形態における薄膜トランジスタ（電子素子用基板）は、図１７に示した第４実施形態と同様に、いわゆるボトムゲート型ＴＦＴとされ、このゲート電極３１が銅からなるものとされる。このゲート電極３１の表面には、窒化シリコン（ＳｉＮ）からなる拡散等防止膜である窒化シリコン絶縁膜Ｂ３が形成されている。
銅配線３１と二酸化シリコン絶縁膜（ゲート絶縁膜）３２との間に、拡散等防止膜としての窒化シリコン絶縁膜Ｂ３が存在することにより、この銅配線３１と二酸化シリコン絶縁膜３２との界面における特性を維持することができる。
【００７５】
次に本実施形態における電子素子用基板の製造方法を説明する。
図２７は、本実施形態におけるプラズマ処理室２５内に供給するガスフローおよびＲＦ電力供給を示すタイムチャートである。
本実施形態の製造方法において、図１７ないし図２７に示す第４実施形態の製造方法とガスフローが異なる以外は、概略同様におこなわれる。
まず、絶縁性基板３０上に、銅からなるゲート電極３１を形成する。
次に、ゲート電極３１を覆う窒化シリコン絶縁膜Ｂ３、および、基板３０の全面に酸化シリコンからなるゲート絶縁膜３２をプラズマＣＶＤ成膜法により連続して成膜する。
ここで、次の半導体活性膜３３’とともに、図９に示したようなプラズマ処理装置（電子素子用基板製造装置）２０を用いて行うことができる。
【００７６】
ここで、基板３０を所定の温度まで加熱し、制御部２９によりガス供給手段２７およびガス排気手段２８を制御して、プラズマ処理室２５内に成膜反応ガスを供給する。ここで、成膜反応ガスとしては、少なくともモノシラン、ジシラン等を含んでいることが望ましく、例えば、モノシラン（ＳｉＨ4 ）と、アンモニア（ＮＨ3 ）とからなるものとされる。
この状態で、制御部２９によりプラズマ励起電源２１およびバイアス電源２３を制御して、図２７に示すガスフローに従って、プラズマ励起電極２２およびサセプタ電極２４（電極対）に高周波電力を供給してプラズマ処理装置２０のプラズマ処理室２５内にプラズマを励起する。
【００７７】
これにより、基板３０を、ＮＨ3 とＳｉＨ4 とからなる成膜反応ガス雰囲気中に曝した状態で、プラズマ励起電極２２に周波数１００ＭＨｚ程度の高周波電力を供給するとともに、基板３０にも周波数５０ｋＨｚないし１．６ＭＨｚの高周波電力を供給することによりプラズマ処理を行い、基板３０全面およびゲート電極３１表面に窒化シリコン（ＳｉＮ）からなる窒化シリコン絶縁膜Ｂ３を形成する。
【００７８】
所定の膜厚まで窒化シリコン絶縁膜Ｂ３が成膜された状態で、制御部２９によりガス供給手段２７およびガス排気手段２８を制御して、プラズマ処理装置２０のプラズマ処理室２５内が所望の圧力に保持するよう排気処理しながら、図２７に示すガスフローに従って、時刻ｔ8 において前記プラズマ処理室２５内に供給する成膜反応ガスを切り換える。
ここで、成膜反応ガスとしては、少なくともモノシラン、ジシラン等を含んでいることが望ましく、例えば、水素（Ｈ2 ）、亜酸化窒素（Ｎ2Ｏ ）、モノシラン（ＳｉＨ4 ）からなるものとされる。
【００７９】
プラズマ処理室２５内にプラズマを励起した状態で、供給するガスを切り換えることにより、Ｈ2 とＮ2Ｏ にモノシランガス（ＳｉＨ4 ）とからなる成膜反応ガス雰囲気中で、プラズマ励起電極２２に周波数１００ＭＨｚ程度の高周波電力を供給するとともに、基板３０にも周波数５０ｋＨｚないし１．６ＭＨｚの高周波電力を供給することによりプラズマ処理を行う。
これにより、窒化シリコン絶縁膜Ｂ３表面では、その全面に二酸化シリコン（ＳｉＯ2 ）からなる二酸化シリコン絶縁膜３２が成膜される。
【００８０】
次いで、供給する成膜反応ガスを、図２７に示すガスフローに従って、時刻ｔ9 において水素ガスとシランガスに切り換えて、図２１に示す第４実施形態と同様に、プラズマＣＶＤ成膜法によりアモルファスシリコン膜を成膜した後、レーザアニールによりこのアモルファスシリコン膜を結晶化して活性多結晶シリコン膜を二酸化シリコン絶縁膜３２上に形成する。
【００８１】
以後、半導体活性膜３３’上に、この半導体活性膜３３’の成膜工程と同様にして、リン元素を含む不純物膜３４’を形成する。ここで、成膜反応ガスとしては、モノシランまたはジシランおよび、ホスフィン（ＰＨ3 ）が適応される。
その後、フォトリソ加工およびエッチング加工により不要部分を除去し、半導体膜３３およびｎ+ 膜３４を形成し、ソース電極３７およびドレイン電極３６となる導電体膜３６’をスパッタ成膜法により成膜した後、フォトリソ加工およびエッチング加工により不要部分を除去し、ソース電極３７およびドレイン電極３６を形成する。
次いで、全面に絶縁膜からなるパッシベーション膜３８を成膜し、以上の工程により図２６に示した薄膜トランジスタが完成する。
【００８２】
本実施形態においては、真空室２５内に保持した基板３０上の銅配線３１表面に窒化シリコン絶縁膜Ｂ３をプラズマＣＶＤ成膜法により形成する工程と、次いで、該窒化シリコン絶縁膜Ｂ３表面に、前記真空室２５内においてプラズマを生成させたままの状態で成膜反応ガスを切り換えることにより連続して二酸化シリコン絶縁膜３２をプラズマＣＶＤ成膜法により形成する工程と、を電子素子用基板製造装置により行い、銅配線３１とゲート絶縁膜３２との間に、拡散等防止膜としての窒化シリコン絶縁膜Ｂ３が存在することにより、この界面における特性を維持することができる。
また、これにより、二酸化シリコン絶縁膜３２と、拡散等防止膜としての窒化シリコン絶縁膜Ｂ３とを連続して形成することが可能であり、ガスフローの制御のみで工程数を増加することなく、銅配線３１とゲート絶縁膜３２との界面における特性を維持することができる。
【００８３】
以下、本発明に係る電子素子用基板およびその製造装置の第６実施形態を、図面に基づいて説明する。
本実施形態において、図１７ないし図２７に示す第４実施形態と異なる箇所は、銅配線３１の表面に形成される拡散等防止膜として酸化シリコン窒化物絶縁膜Ｂ２のかわりに、銅シリサイド膜を採用した点である。これ以外で、略同一の構成要素には、同一の符号を付して説明を省略する。
【００８４】
図２８は本実施形態における電子素子用基板を示す図であり、図において、符号Ｂ４は銅シリサイド膜である。
本実施形態における薄膜トランジスタ（電子素子用基板）は、図１７に示した第４実施形態と同様に、いわゆるボトムゲート型ＴＦＴとされ、このゲート電極３１が銅からなるものとされる。このゲート電極３１の表面には、銅シリサイドからなる拡散等防止膜である銅シリサイド膜Ｂ４が形成されている。
この銅シリサイド膜Ｂ４は、図１７ないし図２７に示す第４ないし第５実施形態における酸化シリコン窒化物絶縁膜Ｂ２と異なり、図２８に示すように、銅配線３１の表面のみに形成される。
銅配線３１と二酸化シリコン絶縁膜（ゲート絶縁膜）３２との間に、拡散等防止膜としての銅シリサイド膜Ｂ４が存在することにより、この銅配線３１と二酸化シリコン絶縁膜３２との界面における特性を維持することができる。
【００８５】
次に本実施形態における電子素子用基板の製造方法を説明する。
図２９ないし図３５は本実施形態における製造工程を説明するための正断面図、図３７は、本実施形態におけるプラズマ処理室２５内に供給するガスフローおよびＲＦ電力供給を示すタイムチャートである。
【００８６】
まず、図２９に示すように、絶縁性基板３０上に、銅からなるゲート電極３１を形成する。
次に、図３０，図３１に示すように、ゲート電極３１を覆う銅シリサイド膜Ｂ４、および、基板３０の全面に酸化シリコンからなるゲート絶縁膜３２をプラズマＣＶＤ成膜法により連続して成膜する。
ここで、次の半導体活性膜３３’とともに、図９に示したようなプラズマ処理装置（電子素子用基板製造装置）２０を用いて行うことができる。
【００８７】
ここで、基板３０を所定の温度まで加熱し、制御部２９によりガス供給手段２７およびガス排気手段２８を制御して、プラズマ処理室２５内に反応ガスを供給する。ここで、反応ガスとしては、少なくともモノシラン、ジシラン等を含んでいることが望ましい。
この状態で、制御部２９によりプラズマ励起電源２１およびバイアス電源２３を制御して、図３６に示すガスフローに従って、プラズマ励起電極２２およびサセプタ電極２４（電極対）に高周波電力を供給してプラズマ処理装置２０のプラズマ処理室２５内にプラズマを励起する。
これにより、銅からなるゲート電極３１を、ＳｉＨ4 からなる反応ガス雰囲気中に曝した状態で、プラズマ励起電極２２に周波数１００ＭＨｚ程度の高周波電力を供給するとともに、基板３０にも周波数５０ｋＨｚないし１．６ＭＨｚの高周波電力を供給することによりプラズマ処理を行い、基板３０のゲート電極３１表面をシリサイド化して、銅シリサイド（ＣｕＳｉ）からなる銅シリサイド膜Ｂ４を形成する。
【００８８】
所定の膜厚まで銅シリサイド膜Ｂ４が形成された状態で、制御部２９によりガス供給手段２７およびガス排気手段２８を制御して、プラズマ処理装置２０のプラズマ処理室２５内が所望の圧力に保持するよう排気処理しながら、図３６に示すガスフローに従って、時刻ｔ10において前記プラズマ処理室２５内に供給する成膜反応ガスを切り換える。
ここで、成膜反応ガスとしては、少なくともモノシラン、ジシラン等を含んでいることが望ましく、例えば、水素（Ｈ2 ）、亜酸化窒素（Ｎ2Ｏ ）、モノシラン（ＳｉＨ4 ）からなるものとされる。
プラズマ処理室２５内にプラズマを励起した状態で、供給するガスを切り換えることにより、Ｈ2 とＮ2Ｏ にモノシランガス（ＳｉＨ4 ）とからなる成膜反応ガス雰囲気中で、プラズマ励起電極２２に周波数１００ＭＨｚ程度の高周波電力を供給するとともに、基板３０にも周波数５０ｋＨｚないし１．６ＭＨｚの高周波電力を供給することによりプラズマ処理を行う。
これにより、基板３０表面および銅シリサイド膜Ｂ４表面では、この銅シリサイド膜Ｂ４を覆うよう基板３０の全面に二酸化シリコン（ＳｉＯ2 ）からなる二酸化シリコン絶縁膜３２が成膜される。
【００８９】
次いで、図３６に示すガスフローに従って、時刻ｔ11において供給する成膜反応ガスを、水素ガスとシランガスに切り換えて、図３２に示すように、プラズマＣＶＤ成膜法によりアモルファスシリコン膜を成膜した後、レーザアニールによりこのアモルファスシリコン膜を結晶化して活性多結晶シリコン膜を形成する。
【００９０】
以後、半導体活性膜３３’上に、図３３に示すように、この半導体活性膜３３’の成膜工程と同様にして、リン元素を含む不純物膜３４’を形成する。ここで、成膜反応ガスとしては、モノシランまたはジシランおよび、ホスフィン（ＰＨ3 ）が適応される。
その後、図３４に示すように、フォトリソ加工およびエッチング加工により不要部分を除去し、半導体膜３３およびｎ+ 膜３４を形成し、ソース電極３７およびドレイン電極３６となる導電体膜３６’をスパッタ成膜法により成膜した後、図３５に示すように、フォトリソ加工およびエッチング加工により不要部分を除去し、ソース電極３７およびドレイン電極３６を形成する。
次いで、全面に絶縁膜からなるパッシベーション膜３８を成膜し、以上の工程により図２８に示した薄膜トランジスタが完成する。
【００９１】
本実施形態においては、真空室２５内に保持した基板３０上の銅配線３１表面に銅シリサイド膜Ｂ４をプラズマＣＶＤ成膜法により形成する工程と、次いで、該銅シリサイド膜Ｂ４表面に、前記真空室２５内においてプラズマを生成させたままの状態で成膜反応ガスを切り換えることにより連続して二酸化シリコン絶縁膜３２をプラズマＣＶＤ成膜法により形成する工程と、を電子素子用基板製造装置により行い、銅配線３１とゲート絶縁膜３２との間に、拡散等防止膜としての銅シリサイド膜Ｂ４が存在することにより、この界面における特性を維持することができる。
また、これにより、二酸化シリコン絶縁膜３２と、拡散等防止膜としての銅シリサイド膜Ｂ４とを連続して形成することが可能であり、ガスフローの制御のみで工程数を増加することなく、銅配線３１とゲート絶縁膜３２との界面における特性を維持することができる。
【００９２】
以下、本発明に係る電子素子用基板およびその製造装置の第７実施形態を、図面に基づいて説明する。
本実施形態において、図２８ないし図３６に示す第６実施形態と異なる箇所は、銅シリサイド膜Ｂ４の成膜時に、プラズマを発生させない点である。これ以外で、略同一の構成要素には、同一の符号を付して説明を省略する。
【００９３】
図３７は、本実施形態におけるプラズマ処理室２５内に供給するガスフローおよびＲＦ電力供給を示すタイムチャートである。
本実施形態においては、図３０，図３１に示す第６実施形態と同様に、ゲート電極３１を覆う銅シリサイド膜Ｂ４、および、基板３０の全面に酸化シリコンからなるゲート絶縁膜３２をプラズマＣＶＤ成膜法により連続して成膜する。
【００９４】
ここで、基板３０を所定の温度まで加熱し、制御部２９によりガス供給手段２７およびガス排気手段２８を制御して、プラズマ処理室２５内に成膜反応ガスを供給する。ここで、成膜反応ガスとしては、少なくともモノシラン、ジシラン等を含んでいることが望ましい。
この際、図３７に示すガスフローに従って、プラズマを生成しない状態で、銅からなるゲート電極３１を、ＳｉＨ4 からなる反応ガス雰囲気中に曝した状態で、シリサイド処理を行い、基板３０のゲート電極３１表面をシリサイド化して、銅シリサイド（ＣｕＳｉ）からなる銅シリサイド膜Ｂ４を形成する。
【００９５】
所定の膜厚まで銅シリサイド膜Ｂ４が形成された状態で、制御部２９によりガス供給手段２７およびガス排気手段２８を制御して、プラズマ処理装置２０のプラズマ処理室２５内が所望の圧力に保持するよう排気処理しながら、図３７に示すガスフローに従って、時刻ｔ12において前記プラズマ処理室２５内に供給する成膜反応ガスを切り換える。ここで、成膜反応ガスとしては、少なくともモノシラン、ジシラン等を含んでいることが望ましく、例えば、水素（Ｈ2 ）、亜酸化窒素（Ｎ2Ｏ ）、モノシラン（ＳｉＨ4 ）からなるものとされる。
この状態で、制御部２９によりプラズマ励起電源２１およびバイアス電源２３を制御して、図３７に示すガスフローに従って、時刻ｔ12においてプラズマ励起電極２２およびサセプタ電極２４（電極対）に高周波電力を供給してプラズマ処理装置２０のプラズマ処理室２５内にプラズマを励起する。
プラズマ処理室２５内に供給するガスを切り換えてプラズマを励起することにより、Ｈ2 とＮ2Ｏ にモノシランガス（ＳｉＨ4 ）とからなる成膜反応ガス雰囲気中で、プラズマ励起電極２２に周波数１００ＭＨｚ程度の高周波電力を供給するとともに、基板３０にも周波数５０ｋＨｚないし１．６ＭＨｚの高周波電力を供給することによりプラズマ処理を行う。
これにより、基板３０表面および銅シリサイド膜Ｂ４表面では、この銅シリサイド膜Ｂ４を覆うよう基板３０の全面に二酸化シリコン（ＳｉＯ2 ）からなる二酸化シリコン絶縁膜３２が成膜される。
【００９６】
次いで、図３７に示すガスフローに従って、時刻ｔ13において供給する成膜反応ガスを、水素ガスとシランガスに切り換えて、プラズマＣＶＤ成膜法によりアモルファスシリコン膜を成膜した後、レーザアニールによりこのアモルファスシリコン膜を結晶化して活性多結晶シリコン膜を形成する。
【００９７】
以後、半導体活性膜３３’上に、この半導体活性膜３３’の成膜工程と同様にして、リン元素を含む不純物膜３４’を形成する。ここで、成膜反応ガスとしては、モノシランまたはジシランおよび、ホスフィン（ＰＨ3 ）が適応される。
その後、フォトリソ加工およびエッチング加工により不要部分を除去し、半導体膜３３およびｎ+ 膜３４を形成し、ソース電極３７およびドレイン電極３６となる導電体膜３６’をスパッタ成膜法により成膜した後、フォトリソ加工およびエッチング加工により不要部分を除去し、ソース電極３７およびドレイン電極３６を形成する。
次いで、全面に絶縁膜からなるパッシベーション膜３８を成膜し、以上の工程により図２８に示した代６実施形態と同様に薄膜トランジスタが完成する。
【００９８】
本実施形態においては、図２８ないし図３６に示す第６実施形態と同様の効果を奏することができる。
【００９９】
以下、本発明に係る電子素子用基板およびその製造装置の第８実施形態を、図面に基づいて説明する。
本実施形態において、図２８ないし図３６に示す第６実施形態と異なる箇所は、銅シリサイド膜Ｂ４のかわりに、界面拡散により酸化シリコン窒化物絶縁膜Ｂ５を形成した点である。これ以外で、略同一の構成要素には、同一の符号を付して説明を省略する。
【０１００】
図３８は本実施形態における電子素子用基板を示す正断面図であり、図において、符号Ｂ５は酸化シリコン窒化物絶縁膜である。
図３９は、本実施形態におけるプラズマ処理室２５内に供給するガスフローおよびＲＦ電力供給を示すタイムチャートである。
本実施形態においては、図３０，図３１に示す第６実施形態と同様に、ゲート電極３１を覆う酸化シリコン窒化物絶縁膜Ｂ５、および、基板３０の全面に酸化シリコンからなるゲート絶縁膜３２をプラズマＣＶＤ成膜法により連続して成膜する。
【０１０１】
ここで、まず、プラズマ処理装置２０に設けた一対のプラズマ励起電極２２，サセプタ電極２４のうち、サセプタ電極２４に基板３０を載置する。次に、制御部２９によって制御された図示しない加熱手段によって、サセプタ電極２４に載置された基板３０を、例えば３００℃とされる、所定の温度まで加熱する。
【０１０２】
基板３０が所望の温度に加熱された後、この温度に基板３０を維持した状態で、制御部２９によりガス供給手段２７およびガス排気手段２８を制御して、プラズマ処理室２５内が所望の圧力となるよう排気処理しながら、プラズマ処理室２５内の圧力を前記所望の圧力に保持しつつ、前記プラズマ処理装置内に成膜反応ガスを供給する。
ここで、成膜反応ガスとしては、少なくとも、アンモニア、を含んでいることが望ましい。
この際、図３９に示すガスフローに従って、プラズマを生成した状態で、銅からなるゲート電極３１を、ＮＨ3 からなる反応ガス雰囲気中に曝した状態で、窒化処理を行い、基板３０のゲート電極３１表面を窒化して、銅窒化物（ＣｕＮ）からなる銅窒化物膜を形成する。
【０１０３】
所定の膜厚まで銅窒化物膜が成膜された状態で、制御部２９によりガス供給手段２７およびガス排気手段２８を制御して、プラズマ処理装置２０のプラズマ処理室２５内が所望の圧力に保持するよう排気処理しながら、図３９に示すガスフローに従って、時刻ｔ14において前記プラズマ処理室２５内に供給する成膜反応ガスを切り換える。ここで、成膜反応ガスとしては、少なくともモノシラン、ジシラン等を含んでいることが望ましく、例えば、水素（Ｈ2 ）、亜酸化窒素（Ｎ2Ｏ ）、モノシラン（ＳｉＨ4 ）からなるものとされる。
同時に、制御部２９によりプラズマ励起電源２１およびバイアス電源２３を制御して、図３９に示すガスフローに従って、時刻ｔ14においてプラズマ励起電極２２およびサセプタ電極２４（電極対）に高周波電力を供給してプラズマ処理装置２０のプラズマ処理室２５内にプラズマを励起する。
【０１０４】
プラズマ処理室２５内に供給するガスを切り換えてプラズマを励起することにより、Ｈ2 とＮ2Ｏ にモノシランガス（ＳｉＨ4 ）とからなる成膜反応ガス雰囲気中で、プラズマ励起電極２２に周波数１００ＭＨｚ程度の高周波電力を供給するとともに、基板３０にも周波数５０ｋＨｚないし１．６ＭＨｚの高周波電力を供給することによりプラズマ処理を行う。
これにより、基板３０表面およびゲート電極３１表面の銅窒化物膜表面では、基板３０の全面に二酸化シリコン（ＳｉＯ2 ）からなる二酸化シリコン絶縁膜３２が成膜されると同時に、前記ゲート電極（銅配線）３１表面においては、前記銅窒化物膜と二酸化シリコン絶縁膜３２との間で界面拡散がおこり、酸化シリコン窒化物（ＳｉＯＮ）からなる酸化シリコン窒化物絶縁膜Ｂ５が成膜されるとともに、基板３０全面では、この酸化シリコン窒化物絶縁膜Ｂ５を覆うよう二酸化シリコン（ＳｉＯ2 ）からなるゲート絶縁膜３２が成膜される。
【０１０５】
次いで、図３９に示すガスフローに従って、時刻ｔ13において供給する成膜反応ガスを、水素ガスとシランガスに切り換えて、プラズマＣＶＤ成膜法によりアモルファスシリコン膜を成膜した後、レーザアニールによりこのアモルファスシリコン膜を結晶化して活性多結晶シリコン膜を形成する。
【０１０６】
以後、半導体活性膜３３’上に、この半導体活性膜３３’の成膜工程と同様にして、リン元素を含む不純物膜３４’を形成する。ここで、成膜反応ガスとしては、モノシランまたはジシランおよび、ホスフィン（ＰＨ3 ）が適応される。
その後、フォトリソ加工およびエッチング加工により不要部分を除去し、半導体膜３３およびｎ+ 膜３４を形成し、ソース電極３７およびドレイン電極３６となる導電体膜３６’をスパッタ成膜法により成膜した後、フォトリソ加工およびエッチング加工により不要部分を除去し、ソース電極３７およびドレイン電極３６を形成する。
次いで、全面に絶縁膜からなるパッシベーション膜３８を成膜し、以上の工程により図３８に示した薄膜トランジスタが完成する。
【０１０７】
本実施形態においては、図２８ないし図３６に示す第６実施形態と同様の効果を奏することができる。
【０１０８】
なお、上述の各実施形態においては、制御部２９に、それぞれの製造工程の条件を実行するシーケンスプログラムを記憶するメモリ部が設けられることにより、所定のシーケンスプログラムを実行することを可能とすることができる。さらに、このようなシーケンスプログラムを所望の回数繰り返して実行することも可能となる。
【０１０９】
【発明の効果】
本発明の電子素子用基板およびその製造装置によれば、プラズマＣＶＤ成膜法により二酸化シリコン絶縁膜と、拡散等防止膜としての窒化シリコン絶縁膜、酸化シリコン窒化物絶縁膜、または、銅シリサイド膜とを連続して成膜することにより、ガスフローの制御のみで工程数を増加することなく銅配線と二酸化シリコン絶縁膜との界面における特性を維持することができる。
このため、銅配線と隣接膜との元素の相互拡散を防止して、素子特性の低減を防止してデバイスの安定性を向上し、銅配線の適用を可能とし、同時に、製造工程を増加することなく、製造コストの増加を防止するという効果を奏する。
【図面の簡単な説明】
【図１】 本発明に係る電子素子用基板の第１実施形態を示す正断面図である。
【図２】 本発明に係る電子素子用基板の第１実施形態における製造工程を示す正断面図である。
【図３】 本発明に係る電子素子用基板の第１実施形態における製造工程を示す正断面図である。
【図４】 本発明に係る電子素子用基板の第１実施形態における製造工程を示す正断面図である。
【図５】 本発明に係る電子素子用基板の第１実施形態における製造工程を示す正断面図である。
【図６】 本発明に係る電子素子用基板の第１実施形態における製造工程を示す正断面図である。
【図７】 本発明に係る電子素子用基板の第１実施形態における製造工程を示す正断面図である。
【図８】 本発明に係る電子素子用基板の第１実施形態における製造工程を示す正断面図である。
【図９】 本発明における電子素子用基板の製造装置を示す模式説明図である。
【図１０】 本発明に係る電子素子用基板の第１実施形態の製造工程におけるガスフローおよびＲＦ電力供給を示すタイムチャートである。
【図１１】 本発明に係る電子素子用基板の第２実施形態における製造工程を示す正断面図である。
【図１２】 本発明に係る電子素子用基板の第２実施形態における製造工程を示す正断面図である。
【図１３】 本発明に係る電子素子用基板の第２実施形態の製造工程におけるガスフローおよびＲＦ電力供給を示すタイムチャートである。
【図１４】 本発明に係る電子素子用基板の第２実施形態の製造工程におけるガスフローおよびＲＦ電力供給を示す他のタイムチャートである。
【図１５】 本発明に係る電子素子用基板の第３実施形態を示す正断面図である。
【図１６】 本発明に係る電子素子用基板の第３実施形態の製造工程におけるガスフローおよびＲＦ電力供給を示す他のタイムチャートである。
【図１７】 本発明に係る電子素子用基板の第４実施形態を示す正断面図である。
【図１８】 本発明に係る電子素子用基板の第４実施形態における製造工程を示す正断面図である。
【図１９】 本発明に係る電子素子用基板の第４実施形態における製造工程を示す正断面図である。
【図２０】 本発明に係る電子素子用基板の第４実施形態における製造工程を示す正断面図である。
【図２１】 本発明に係る電子素子用基板の第４実施形態における製造工程を示す正断面図である。
【図２２】 本発明に係る電子素子用基板の第４実施形態における製造工程を示す正断面図である。
【図２３】 本発明に係る電子素子用基板の第４実施形態における製造工程を示す正断面図である。
【図２４】 本発明に係る電子素子用基板の第４実施形態における製造工程を示すガスフロー図である。
【図２５】 本発明に係る電子素子用基板の第４実施形態の製造工程におけるガスフローおよびＲＦ電力供給を示すタイムチャートである。
【図２６】 本発明に係る電子素子用基板の第５実施形態を示す正断面図である。
【図２７】 本発明に係る電子素子用基板の第５実施形態の製造工程におけるガスフローおよびＲＦ電力供給を示すタイムチャートである。
【図２８】 本発明に係る電子素子用基板の第６実施形態を示す正断面図である。
【図２９】 本発明に係る電子素子用基板の第６実施形態における製造工程を示す正断面図である。
【図３０】 本発明に係る電子素子用基板の第６実施形態における製造工程を示す正断面図である。
【図３１】 本発明に係る電子素子用基板の第６実施形態における製造工程を示す正断面図である。
【図３２】 本発明に係る電子素子用基板の第６実施形態における製造工程を示す正断面図である。
【図３３】 本発明に係る電子素子用基板の第６施形態における製造工程を示す正断面図である。
【図３４】 本発明に係る電子素子用基板の第６実施形態における製造工程を示す正断面図である。
【図３５】 本発明に係る電子素子用基板の第６施形態における製造工程を示す正断面図である。
【図３６】 本発明に係る電子素子用基板の第６実施形態の製造工程におけるガスフローおよびＲＦ電力供給を示すタイムチャートである。
【図３７】 本発明に係る電子素子用基板の第８実施形態における製造工程を示す正断面図である。
【図３８】 本発明に係る電子素子用基板の第８実施形態を示す正断面図である。
【図３９】 本発明に係る電子素子用基板の第８実施形態の製造工程におけるガスフローおよびＲＦ電力供給を示すタイムチャートである。
【図４０】 従来の電子素子用基板を示す正断面図である。
【符号の説明】
１…基板
２…チャネル生成部
３…ソース領域部
４…ドレイン領域部
６…ゲート絶縁膜（二酸化シリコン絶縁膜）
７…ゲート電極（銅配線）
８…保護膜（二酸化シリコン絶縁膜）
９…コンタクトホール
１０…ソース電極
１１…ドレイン電極
１２…半導体膜
２１…プラズマ励起電源
２２…プラズマ励起電極
２３…バイアス電源
２４…サセプタ電極
２５…プラズマ処理室
２６…ガス導入管
２７…ガス供給手段
２８…ガス排気手段
２９…制御部
３０…絶縁性基板
３１…ゲート電極（銅配線）
３２…ゲート絶縁膜（二酸化シリコン絶縁膜）
３３…半導体膜
３３’…半導体活性膜
３４…不純物膜（ｎ+ 膜）
３４’…不純物膜
３６…ドレイン電極
３７…ソース電極
３８…パッシベーション膜
Ｂ，Ｂ２，Ｂ５，Ｃ…酸化シリコン窒化物絶縁膜（拡散等防止膜）
Ｂ１，Ｂ３，Ｃ１…窒化シリコン膜（拡散等防止膜）
Ｂ４…銅シリサイド膜（拡散等防止膜）
【発明の属する技術分野】
本発明は、電子素子用基板およびその製造装置に係り、特に、プラズマ成膜により半導体装置を製造する際等に用いて好適な技術に関する。
【０００２】
【従来の技術】
活性多結晶シリコンからなる半導体層を持つ半導体装置の一例として、従来の薄膜トランジスタの一構造例を図４０に示す。
【０００３】
この薄膜トランジスタは、絶縁性のガラス基板１０１上に形成したチャネル生成部１０２の両側をソース領域部１０３とドレイン領域部１０４とで挟んで構成した活性多結晶シリコンからなる半導体層１１２を設けている。半導体層１１２を含む基板１０１全面上に二酸化シリコンからなるゲート絶縁層１０６と、ゲート絶縁層１０６を介して、チャネル生成部１０２と対峙したゲート電極１０７とが設けられている。ゲート電極１０７およびゲート絶縁層１０６を覆って二酸化シリコンからなる保護膜１０８が設けられ、この保護膜１０８およびゲート絶縁層１０６を貫通して形成したコンタクトホール１０９を通して、ソース領域１０３およびドレイン領域１０４に各々接続するソース電極１１０およびドレイン電極１１１が保護膜１０８上に設けられている。
【０００４】
このような薄膜トランジスタの半導体装置を製造する際には、ガラス基板１０１上に形成された半導体層１１２を覆うように、ゲート絶縁層１０６および保護膜１０８を、プラズマ処理装置内でプラズマＣＶＤ成膜法により成膜する。
ここで、プラズマＣＶＤ成膜法等のプラズマ処理は、一対の電極を処理室内に有するようなプラズマ処理装置を用いて行う。
このプラズマ処理は、モノシラン等の成膜性ガスと非成膜性のキャリヤガスとの混合ガス雰囲気中で、一方の電極であるプラズマ励起電極に周波数１００ＭＨｚ程度の高周波電力を供給するとともに、他方の電極であるサセプタ電極に支持された、基板１０１にも周波数５０Ｈｚないし１．６ＭＨｚ程度の高周波電力を供給することによりプラズマを発生させて行う。
【０００５】
【発明が解決しようとする課題】
最近、配線層に銅（Ｃｕ）を採用することが検討されているが、電気抵抗率が低い銅を使用することにより、配線の電気抵抗に起因する配線遅延を防止することができ素子内における信号伝達速度が向上し、結果的に処理速度を向上することができる。このため、上述したような薄膜トランジスタにおいても、処理速度を向上するために、配線層に銅（Ｃｕ）を採用することが検討されている。
しかし、この場合においては、Ｃｕと二酸化シリコン（ＳｉＯ2 ）との界面つまり、ゲート電極１０７とゲート絶縁層１０６との界面、および、ゲート電極１０７と保護膜１０８との界面において、二酸化シリコン中へのＣｕの拡散や、この界面における粗さ（ｒｏｕｇｈｎｅｓｓ）の増加という、銅を採用したことを原因とする現象が発生する可能性がある。これにより、銅電極の抵抗の増加、耐圧の低下、および、界面特性の低下によるトランジスタ特性の劣化が発生するという問題があった。
このような問題を解決するために、Ｃｕと二酸化シリコンとの界面部分にＣｒ，Ｔｉ，ＴｉＮx 等からなる拡散等を防止するための膜を成膜することが考えられるが、このような手段を採用した場合には、製造工程上、これらの膜を成膜し、エッチング等をおこなうという手間が生じ、工程が複雑になるとともに、製造コストが増加してしまうという問題があった。
【０００６】
本発明は、上記の事情に鑑みてなされたもので、以下の目的を達成しようとするものである。
▲１▼ 銅配線と隣接膜との元素の相互拡散を防止すること。
▲２▼ 素子特性の低減を防止してデバイスの安定性を向上し、銅配線の適用を可能とすること。
▲３▼ 同時に、製造工程を増加することなく、製造コストの増加を防止すること。
▲４▼ 上記のような電子素子用基板の製造装置を提供すること。
【０００７】
【課題を解決するための手段】
本発明の電子素子用基板は、表面が絶縁性である基板上に銅配線が設けられ、該銅配線表面に酸化シリコン窒化物絶縁膜を介して二酸化シリコン絶縁膜が形成されていることにより上記課題を解決した。
銅配線と二酸化シリコン絶縁膜との間に、拡散等防止膜としての酸化シリコン窒化物絶縁膜が存在することにより、銅配線と二酸化シリコン絶縁膜との界面における特性を維持することができる。特に、ボトムゲート型ＴＦＴにおけるゲート電極付近の構造等に適応することができる。
【０００８】
本発明の電子素子用基板は、表面が絶縁性である基板上に銅配線が設けられ、該銅配線表面に窒化シリコン絶縁膜を介して二酸化シリコン絶縁膜が形成されていることにより上記課題を解決した。
銅配線と二酸化シリコン絶縁膜との間に、拡散等防止膜としての窒化シリコン絶縁膜が存在することにより、銅配線と二酸化シリコン絶縁膜との界面における特性を維持することができる。特に、ボトムゲート型ＴＦＴにおけるゲート電極付近の構造等に適応することができる。
【０００９】
本発明の電子素子用基板は、表面が絶縁性である基板上に銅配線が設けられ、該銅配線表面に銅シリサイド膜を介して二酸化シリコン絶縁膜が形成されていることにより上記課題を解決した。
銅配線と二酸化シリコン絶縁膜との間に、拡散等防止膜としての銅シリサイド膜が存在することにより、銅配線と二酸化シリコン絶縁膜との界面における特性を維持することができる。特に、ボトムゲート型ＴＦＴにおけるゲート電極付近の構造等に適応することができる。
【００１０】
本発明の電子素子用基板は、基板上に形成された二酸化シリコン絶縁膜表面に、酸化シリコン窒化物絶縁膜を介して銅配線が設けられていることにより上記課題を解決した。
銅配線と二酸化シリコン絶縁膜との間に、拡散等防止膜としての酸化シリコン窒化物絶縁膜が存在することにより、銅配線と二酸化シリコン絶縁膜との界面における特性を維持することができる。特に、トップゲート型ＴＦＴにおけるゲート電極付近の構造等に適応することができる。
【００１１】
本発明の電子素子用基板は、基板上に形成された二酸化シリコン絶縁膜表面に、窒化シリコン絶縁膜を介して銅配線が設けられていることにより上記課題を解決した。
銅配線と二酸化シリコン絶縁膜との間に、拡散等防止膜としての窒化シリコン絶縁膜が存在することにより、銅配線と二酸化シリコン絶縁膜との界面における特性を維持することができる。特に、トップゲート型ＴＦＴにおけるゲート電極付近の構造等に適応することができる。
【００１２】
本発明の電子素子用基板製造装置は、真空室内に保持した基板上に窒化シリコン絶縁膜あるいは酸化シリコン窒化物絶縁膜をプラズマＣＶＤ成膜法により形成する工程と、次いで、該窒化シリコン絶縁膜あるいは酸化シリコン窒化物絶縁膜表面に、前記真空室内においてプラズマを生成させたままの状態で成膜反応ガスを切り換えることにより連続して二酸化シリコン絶縁膜をプラズマＣＶＤ成膜法により形成する工程と、を行わせる制御部を有することにより上記課題を解決した。
これにより、拡散等防止膜としての窒化シリコン絶縁膜あるいは酸化シリコン窒化物絶縁膜と、二酸化シリコン絶縁膜とを連続して形成することが可能であり、プラズマを生成したまま、ガスフローの制御のみで工程数を増加することなく、銅配線と二酸化シリコン絶縁膜との界面における特性を維持することができる。
特に、活性多結晶シリコン膜の形成された基板を覆う二酸化シリコン絶縁膜に銅配線が形成され、拡散等防止膜としての窒化シリコン絶縁膜あるいは酸化シリコン窒化物絶縁膜と、二酸化シリコン絶縁膜とを連続して形成し、トップゲート型ＴＦＴにおけるゲート電極付近の構造等に適応することができる。
また、銅配線の形成された基板に、拡散等防止膜としての窒化シリコン絶縁膜あるいは酸化シリコン窒化物絶縁膜と、二酸化シリコン絶縁膜とを連続して成膜し、この上に活性多結晶シリコン膜を形成することが可能であり、ボトムゲート型ＴＦＴにおけるゲート電極付近の構造等に適応することができる。
【００１３】
本発明の電子素子用基板製造装置は、真空室内に保持した基板上に設けられた銅配線表面を、亜酸化窒素ガスまたはアンモニアガス雰囲気中に曝すことにより、前記銅配線表面を窒化し該表面に銅窒化物を形成する工程と、次いで、該銅窒化物表面に酸化雰囲気中で二酸化シリコン絶縁膜をプラズマＣＶＤ成膜法により連続して成膜することにより前記銅配線と前記二酸化シリコン絶縁膜との間に酸化シリコン窒化物絶縁膜を形成する工程と、を行わせる制御部を有することにより上記課題を解決した。
これにより、銅配線に、拡散等防止膜である酸化シリコン窒化物絶縁膜と、二酸化シリコン絶縁膜とを連続して形成することが可能である。特に、ガスフローの制御のみで、銅配線表面窒化工程と、窒化銅配線表面および二酸化シリコン絶縁膜の界面における拡散により酸化シリコン窒化物絶縁膜を形成する工程と、を連続して行い、工程数を増加することなく、銅配線と二酸化シリコン絶縁膜との界面における特性を維持することができる。
特に、基板上の銅配線に、銅窒化物を形成し、これと連続して拡散等防止膜としての酸化シリコン窒化物絶縁膜および二酸化シリコン絶縁膜を形成することが可能であり、ボトムゲート型ＴＦＴにおけるゲート電極付近の構造等に適応することができる。
【００１４】
本発明の電子素子用基板製造装置は、真空室内に保持した基板上に設けられた銅配線表面に、シランガスのプラズマ処理を施すことにより銅シリサイド膜を形成する工程と、次いで、該銅シリサイド膜表面に、前記真空室内においてプラズマを生成させたままの状態で成膜反応ガスを切り換えることにより連続して二酸化シリコン絶縁膜をプラズマＣＶＤ成膜法により形成する工程と、を行わせる制御部を有することにより上記課題を解決した。
これにより、基板上の銅配線に、拡散等防止膜としての銅シリサイド膜と、二酸化シリコン絶縁膜とを連続して形成することが可能であり、プラズマを生成させた状態で、ガスフローの制御のみで工程数を増加することなく、銅配線と二酸化シリコン絶縁膜との界面における特性を維持することができる。特に、基板上の銅配線に、拡散等防止膜としての銅シリサイド膜と、二酸化シリコン絶縁膜とを連続して形成し、この上に活性多結晶シリコン膜を形成することが可能であり、ボトムゲート型ＴＦＴにおけるゲート電極付近の構造等に適応することができる。
【００１５】
本発明の電子素子用基板製造装置は、真空室内に保持した基板上に設けられた銅配線表面に、該基板をシランガス雰囲気中に曝すことにより銅シリサイド膜を形成する工程と、次いで、前記真空室内においてプラズマを生成し、前記銅シリサイド膜表面にプラズマＣＶＤ成膜法により連続して二酸化シリコン絶縁膜を成膜する工程と、を行わせる制御部を有することにより上記課題を解決した。
これにより、銅配線表面の拡散等防止膜としての銅シリサイド膜と、二酸化シリコン絶縁膜とを連続して形成することが可能であり、ガスフローの制御のみで工程数を増加することなく、銅配線と二酸化シリコン絶縁膜との界面における特性を維持することができる。
特に、基板上に形成された銅配線に、拡散等防止膜としての銅シリサイド膜と二酸化シリコン絶縁膜とを連続してし、この上に活性多結晶シリコン膜を形成することが可能であり、ボトムゲート型ＴＦＴにおけるゲート電極付近の構造等に適応することができる。
【００１６】
本発明の電子素子用基板製造装置は、真空室内に保持した基板上に二酸化シリコン絶縁膜をプラズマＣＶＤ成膜法により形成する工程と、次いで、該二酸化シリコン絶縁膜表面に、前記真空室内においてプラズマを生成させたままの状態で成膜反応ガスを切り換えることにより連続して窒化シリコン絶縁膜あるいは酸化シリコン窒化物絶縁膜をプラズマＣＶＤ成膜法により形成する工程と、を行わせる制御部を有することにより上記課題を解決した。
これにより、二酸化シリコン絶縁膜と、拡散等防止膜としての窒化シリコン絶縁膜あるいは酸化シリコン窒化物絶縁膜とを連続して形成することが可能であり、プラズマを生成した状態で、ガスフローの制御のみで工程数を増加することなく、銅配線と二酸化シリコン絶縁膜との界面における特性を維持することができる。
特に、活性多結晶シリコン膜の形成された基板に、二酸化シリコン絶縁膜と拡散等防止膜としての窒化シリコン絶縁膜あるいは酸化シリコン窒化物絶縁膜とを連続して形成し、この上に銅配線を形成することが可能であり、トップゲート型ＴＦＴにおけるゲート電極付近の構造等に適応することができる。
【００１７】
本発明の電子素子用基板製造装置は、真空室内に保持した基板上に二酸化シリコン絶縁膜をプラズマＣＶＤ成膜法により形成する工程と、次いで、前記真空室内においてプラズマが生成しない状態で、亜酸化窒素ガスまたはアンモニアガス雰囲気中に二酸化シリコン絶縁膜が形成された前記基板を曝すことにより、前記二酸化シリコン絶縁膜表面を窒化し該表面に酸化シリコン窒化物絶縁膜を形成する工程と、を行わせる制御部を有することにより上記課題を解決した。
これにより、基板上に形成した二酸化シリコン絶縁膜と、拡散等防止膜としての酸化シリコン窒化物絶縁膜とを連続して形成することが可能であり、ガスフローの制御のみで工程数を増加することなく、銅配線と二酸化シリコン絶縁膜との界面における特性を維持することができる。
特に、活性多結晶シリコン膜の形成された基板に、二酸化シリコン絶縁膜と拡散等防止膜としての酸化シリコン窒化物絶縁膜とを連続して成膜し、この上に銅配線を形成形成することが可能であり、トップゲート型ＴＦＴにおけるゲート電極付近の構造等に適応することができる。
【００１８】
【発明の実施の形態】
以下、本発明に係る電子素子用基板およびその製造装置の第１実施形態を、図面に基づいて説明する。
図１は本実施形態における電子素子用基板を示す正断面図であり、図において、符号１は基板、６はゲート絶縁膜（二酸化シリコン絶縁膜）、７はゲート電極（銅配線）、Ｂは酸化シリコン窒化物絶縁膜である。
本実施形態における薄膜トランジスタ（電子素子用基板）は、いわゆるトップゲート型ＴＦＴとされ、図１に示すように、ガラス等からなる透明な絶縁性基板１上に形成したチャネル生成部２の両側をソース領域部３とドレイン領域部４とで挟んで構成した活性多結晶シリコンからなる半導体膜１２が設けられている。ここでチャネル生成部２は、不純物を含まない活性多結晶シリコン膜である。ソース領域部３およびドレイン領域部４はリン元素が活性多結晶シリコン中に注入された低抵抗半導体膜である。
【００１９】
この半導体膜１２を含む前記基板１上に、二酸化シリコン（ＳｉＯ2 ）からなるゲート絶縁膜６を介して酸化シリコン窒化物（ＳｉＯＮ）からなる酸化シリコン窒化物絶縁膜Ｂが設けられており、また、ゲート電極７がこの酸化シリコン窒化物絶縁膜Ｂおよびゲート絶縁膜６を介してチャネル生成部２と対峙する位置に設けられている。ゲート電極７を形成する材料としては、抵抗値が低い金属として銅（Ｃｕ）を用いると、配線の電気抵抗に起因する配線遅延を防止することができ望ましい。
【００２０】
ゲート絶縁膜６およびゲート電極７の上には、酸化シリコン窒化物（ＳｉＯＮ）からなる酸化シリコン窒化物絶縁膜Ｃを介して二酸化シリコン（ＳｉＯ2 ）からなる保護膜８が設けられている。
ソース領域部３およびドレイン領域部４に、各々ソース電極１０およびドレイン電極１１とが接続されている。ソース電極１０およびドレイン電極１１は、クロム、モリブデンあるいはタングステン等がｎ+ 多結晶シリコン膜との良好な接続を得て望ましい。ソース電極１０およびドレイン電極１１は、酸化シリコン窒化物絶縁膜Ｂ、ゲート絶縁膜６および保護膜８に形成されたコンタクトホール９を通して、それぞれソース領域３およびドレイン領域４と接続している。
【００２１】
次に本実施形態における電子素子用基板の製造方法を説明する。
図２ないし図８は本実施形態における製造工程を説明するための正断面図である。
絶縁性基板１上に、水素ガスとシランガスを用いてプラズマＣＶＤ成膜法によりアモルファスシリコン膜を成膜し、レーザアニールによりこのアモルファスシリコン膜を結晶化して活性多結晶シリコン膜を形成する。この活性多結晶シリコン膜にフォトリソ加工およびエッチング加工を施して、図２に示す半導体膜１２を形成する。
【００２２】
図３に示すように、半導体膜１２表面を覆うよう、基板１の全面に二酸化シリコンからなるゲート絶縁膜６をプラズマＣＶＤ成膜法により成膜し、次いで、図４に示すように、このゲート絶縁膜６上に、連続して酸化シリコン窒化物絶縁膜ＢをプラズマＣＶＤ成膜法により成膜する。
【００２３】
ここで、このゲート絶縁膜６および酸化シリコン窒化物絶縁膜Ｂを連続して成膜するプラズマ処理は、図９に示すようなプラズマ処理装置（電子素子用基板製造装置）２０を用いて連続して行う。
【００２４】
図９は本発明における電子素子用基板製造装置を示す模式説明図であり、図において、符号２１はプラズマ励起電源、符号２２はプラズマ励起電極、符号２３はバイアス電源、符号２４はサセプタ電極、２５はプラズマ処理室（真空室）を各々示す。
【００２５】
このプラズマ処理装置２０は、図９に示すように、内部を真空雰囲気に維持することの可能なプラズマ処理室２５と、プラズマ処理室２５内にプラズマを発生するためのプラズマ励起電極２２およびサセプタ電極２４と、これらの電極２２，２３に所定の周波数の高周波電力を供給するプラズマ励起電源２１およびバイアス電源２３と、サセプタ電極２４に載置された基板１を加熱する図示しない加熱手段と、プラズマ処理室２５内部にガス導入管２６を介して所望のガスを供給するガス供給手段２７と、これに対応してプラズマ処理室２５内の排気を行うガス排気手段２８と、加熱手段，プラズマ励起電源２１，バイアス電源２３，ガス供給手段２７，ガス排気手段２８等、このプラズマ処理装置２０の各部を制御する制御部２９とを有する構造とされる。
【００２６】
ここで、まず、プラズマ処理装置２０に設けた一対のプラズマ励起電極２２，サセプタ電極２４のうち、サセプタ電極２４に基板１を載置する。次に、制御部２９によって制御された図示しない加熱手段によって、サセプタ電極２４に載置された基板１を、例えば３００℃とされる、所定の温度まで加熱する。
【００２７】
基板１が所望の温度に加熱された後、この温度に基板１を維持した状態で、制御部２９によりガス供給手段２７およびガス排気手段２８を制御して、プラズマ処理室２５内が所望の圧力となるよう排気処理しながら、プラズマ処理室２５内の圧力を前記所望の圧力に保持しつつ、前記プラズマ処理装置内に成膜反応ガスを供給する。
図１０は、本実施形態におけるプラズマ処理室２５内に供給するガスフローおよびＲＦ電力供給を示すタイムチャートである。
【００２８】
ここで、成膜反応ガスとしては、少なくともモノシラン、ジシラン等を含んでいるとともに、亜酸化窒素等を含んでいることが望ましく、例えば、水素（Ｈ2 ）と亜酸化窒素（Ｎ2Ｏ ）、モノシラン（ＳｉＨ4 ）、キャリヤーガスとしてのヘリウム（Ｈｅ）からなるものとされる。
このとき、例えば、成膜反応ガスの流量として、
Ｎ2Ｏ ／Ｈ2 ／ＳｉＨ4 ／Ｈｅ＝５０／１００／１０／３００ｓｃｃｍ
の条件とすることが可能である。
【００２９】
この状態で、制御部２９によりプラズマ励起電源２１およびバイアス電源２３を制御して、図１０に示すガスフローに従って、時刻ｔ0 においてプラズマ励起電極２２およびサセプタ電極２４に高周波電力を供給してプラズマ処理装置２０のプラズマ処理室２５内にプラズマを励起する。
これにより、銅からなるゲート電極７を、ＳｉＨ4 、Ｈ2 、Ｎ2Ｏ からなる成膜反応ガス雰囲気中に曝した状態で、プラズマ励起電極２２に周波数１００ＭＨｚ程度の高周波電力を供給するとともに、基板１にも周波数５０ｋＨｚないし１．６ＭＨｚの高周波電力を供給することによりプラズマ処理を行い、図３に示すように、基板１表面およびゲート電極７表面にの全面に二酸化シリコン（ＳｉＯ2 ）からなるゲート絶縁膜６が成膜される。
【００３０】
所定の膜厚までゲート絶縁膜６が成膜された状態で、制御部２９によりガス供給手段２７およびガス排気手段２８を制御して、プラズマ処理室２５内が例えば２００Ｐａとされる所望の圧力に保持するよう排気処理しながら、図１０に示すガスフローに従って、時刻ｔ1 において前記プラズマ処理室２５内に供給する成膜反応ガスを切り換える。
ここで、成膜反応ガスとしては、少なくともモノシラン、ジシラン等を含んでいるとともに窒化物雰囲気とすることが望ましく、例えば、亜酸化窒素（Ｎ2Ｏ ）、アンモニア（ＮＨ3 ）、モノシラン（ＳｉＨ4 ）、および、キャリヤーガスとしてのヘリウムガス（Ｈｅ）からなるものとされる。
このとき、例えば、成膜反応ガスの流量として、
Ｎ2Ｏ ／ＮＨ3 ／ＳｉＨ4 ／Ｈｅ＝５０／１００／１０／３００ｓｃｃｍ
とすることが可能である。
【００３１】
プラズマ処理室２５内にプラズマを励起した状態で、供給するガスを切り換えることにより、ＮＨ3 とＮ2Ｏ にモノシランガス（ＳｉＨ4 ）とからなる成膜反応ガス雰囲気中で、プラズマ励起電極２２に周波数１００ＭＨｚ程度の高周波電力を供給するとともに、基板１にも周波数５０ｋＨｚないし１．６ＭＨｚの高周波電力を供給し、合計供給電力を６００Ｗとすることによりプラズマ処理を行う。
これにより、二酸化シリコン（ＳｉＯ2 ）からなる前記ゲート絶縁膜６表面においては、酸化シリコン窒化物（ＳｉＯＮ）からなる酸化シリコン窒化物絶縁膜Ｂが成膜される。
【００３２】
次いで、この酸化シリコン窒化物絶縁膜Ｂ上にゲート電極となる導電体膜（銅膜）をスパッタ成膜法により成膜した後、フォトリソ加工およびエッチング加工により不要部分を除去し、図５に示すようゲート電極７を形成する。
次いでゲート電極７の上方からリン、砒素等の不純物のイオンを半導体膜１２に注入することにより、半導体膜１２のゲート電極７の下方を除いた領域をｎ+ 型シリコン膜とし、ソース領域部３およびドレイン領域部４を図６に示すように各々形成する。ここで半導体膜１２の中央部で不純物イオンが注入されなかった領域がチャネル生成部２となる。
その後、図７に示すように、ゲート電極７を覆うように基板１全面に酸化シリコン窒化物絶縁膜Ｃおよび保護膜８を形成する。
【００３３】
以後、基板１全面の保護膜８、酸化シリコン窒化物絶縁膜Ｃ、酸化シリコン窒化物絶縁膜Ｂおよびゲート絶縁膜６をフォトリソ加工およびエッチング加工によりパターニングして、図８に示すようなソース領域部３およびドレイン領域部４に各々達するコンタクトホール９を形成する。次いで全面に導電体膜を成膜しパターニングして、図１に示すようなソース電極１０およびドレイン電極１１をそれぞれ形成する。
以上の工程により図１に示した薄膜トランジスタが完成する。
【００３４】
本実施形態においては、真空室２５内に保持した基板１上に二酸化シリコン絶縁膜６をプラズマＣＶＤ成膜法により形成する工程と、次いで、該二酸化シリコン絶縁膜６表面に、前記真空室２５内においてプラズマを生成させたままの状態で成膜反応ガスを切り換えることにより連続して酸化シリコン窒化物絶縁膜ＢをプラズマＣＶＤ成膜法により形成する工程とを行い、銅配線７とゲート絶縁膜６との間に、拡散等防止膜としての酸化シリコン窒化物絶縁膜Ｂを存在させることにより、この界面における特性を維持することができる。
また、これにより、二酸化シリコン絶縁膜６と、拡散等防止膜としての酸化シリコン窒化物絶縁膜Ｂとを連続して形成することが可能であり、ガスフローの制御のみで工程数を増加することなく、銅配線７とゲート絶縁膜６との界面における特性を維持することができる。
【００３５】
以下、本発明に係る電子素子用基板およびその製造装置の第２実施形態を、図面に基づいて説明する。
本実施形態において、図１ないし図８に示す第１実施形態と異なる箇所は、酸化シリコン窒化物絶縁膜Ｂの成膜方法に関する点である。これ以外で、略同一の構成要素には、同一の符号を付して説明を省略する。
【００３６】
図１１，図１２は本実施形態における製造工程を説明するための正断面図、図１３は、本実施形態におけるプラズマ処理室２５内に供給するガスフローおよびＲＦ電力供給を示すタイムチャートである。
【００３７】
本実施形態における電子素子用基板の製造方法を説明する。
本実施形態の製造方法においては、図２に示す第１実施形態と同様に、絶縁性基板１上に、半導体膜１２を形成する。
その後、図１１，図１２に示すように、半導体膜１２表面を覆うよう、基板１の全面に二酸化シリコンからなるゲート絶縁膜６および酸化シリコン窒化物絶縁膜Ｂを連続して成膜する。
この処理は、前述した第１実施形態と同様に、図９に示すようなプラズマ処理装置（電子素子用基板製造装置）２０を用いて連続して行う。
【００３８】
ここで、まず、プラズマ処理装置２０に設けた一対のプラズマ励起電極２２，サセプタ電極２４のうち、サセプタ電極２４に基板１を載置する。次に、制御部２９によって制御された加熱手段によって、サセプタ電極２４に載置された基板１を所定の温度まで加熱する。
【００３９】
基板１が所望の温度に加熱された後、この温度に基板１を維持した状態で、制御部２９によりガス供給手段２７およびガス排気手段２８を制御して、プラズマ処理装置２０のプラズマ処理室２５内が所望の圧力に保持するよう排気処理しながら、前記プラズマ処理装置２０内に成膜反応ガスを供給する。
ここで、成膜反応ガスとしては、少なくともモノシラン、ジシラン等を含んでいることが望ましく、例えば、亜酸化窒素（Ｎ2Ｏ ）、水素（Ｈ2 ）、モノシラン（ＳｉＨ4 ）、および、キャリヤーガスとしてのヘリウムガス（Ｈｅ）からなるものとされる。
これらの成膜反応ガスの流量は、例えば、
Ｎ2Ｏ ／Ｈ2 ／ＳｉＨ4 ／Ｈｅ＝５０／１００／１０／３００ｓｃｃｍ
とされる。
【００４０】
この状態で、図１３に示すガスフローに従って、時刻ｔ2 において制御部２９によりプラズマ励起電源２１およびバイアス電源２３を制御して、プラズマ励起電極２２に周波数１００ＭＨｚ程度の高周波電力を供給するとともに、基板１にも周波数５０ｋＨｚないし１．６ＭＨｚの高周波電力を供給し、合計供給電力を６００Ｗとして、プラズマ処理室２５内にプラズマを励起して、プラズマ処理を行い、図１１に示すように、半導体膜１２を覆うよう基板１の全面に二酸化シリコン（ＳｉＯ2 ）からなる二酸化シリコン膜６１を成膜する。
【００４１】
ここで、成膜される二酸化シリコン膜６１の膜厚は、ゲート絶縁膜６の膜厚と酸化シリコン窒化物絶縁膜Ｂの膜厚とを合計した膜厚に略等しく設定される。
所定の膜厚まで二酸化シリコン膜６１が成膜された状態で、制御部２９によりガス供給手段２７およびガス排気手段２８を制御して、図１３に示すガスフローに従って、時刻ｔ3 において前記プラズマ処理室２５内に供給する成膜反応ガスを切り換えるとともに、制御部２９によりプラズマ励起電源２１およびバイアス電源２３を制御してプラズマの発生を停止する。
【００４２】
ここで、切り換えた成膜反応ガスとしては、モノシラン、ジシラン等を含んでいないことが望ましく、また、少なくとも亜酸化窒素、アンモニア、窒素のいずれか一種、または、これらの混合物を含んでいることが望ましく、例えば、水素（Ｈ2 ）と亜酸化窒素（Ｎ2Ｏ ）からなるものとされる。
プラズマ処理室２５内に励起したプラズマをなくした状態で、供給するガスを切り換えることにより、Ｈ2 とＮ2Ｏ とからなる成膜反応ガス雰囲気中で、二酸化シリコン膜６’表面の窒化処理を行う。
【００４３】
ここで、窒化反応ガスの流量は、例えば、
Ｎ2Ｏ ／Ｈ2 ／Ｈｅ＝５０／１００／３００ｓｃｃｍ
に設定される。
これにより、前記二酸化シリコン膜６’表面においては、図１２に示すように、酸化シリコン窒化物（ＳｉＯＮ）からなる酸化シリコン窒化物絶縁膜Ｂが連続して形成される。所定の膜厚まで酸化シリコン窒化物絶縁膜Ｂが形成されたら、図１３に示すガスフローに従って、成膜反応性ガスの供給を停止する。
【００４４】
次いで、この酸化シリコン窒化物絶縁膜Ｂ上にゲート電極となる導電体膜（銅膜）をスパッタ成膜法により成膜した後、フォトリソ加工およびエッチング加工により不要部分を除去し、図５に示す第１実施形態と同様にして、ゲート電極７を形成する。
ゲート電極７の上方からリン、砒素等の不純物のイオンを半導体膜１２に注入することにより、半導体膜１２のゲート電極７の下方を除いた領域をｎ+ 型シリコン膜とし、ソース領域部３およびドレイン領域部４を図６に示すように各々形成する。ここで半導体膜１２の中央部で不純物イオンが注入されなかった領域がチャネル生成部２とする。図７に示す第１実施形態と同様に、ゲート電極７表面に酸化シリコン窒化物絶縁膜Ｃおよび保護膜８を形成する。
【００４５】
以後、基板１全面の保護膜８、酸化シリコン窒化物絶縁膜Ｃ、酸化シリコン窒化物絶縁膜Ｂおよびゲート絶縁膜６をフォトリソ加工およびエッチング加工によりパターニングして、図８に示す第１実施形態と同様なソース領域部３およびドレイン領域部４に各々達するコンタクトホール９を形成する。次いで全面に導電体膜を成膜しパターニングして、図１に示す第１実施形態と同様なソース電極１０およびドレイン電極１１をそれぞれ形成する。
以上の工程により図１に示す第１実施形態と同様に薄膜トランジスタが完成する。
【００４６】
本実施形態においては、図１ないし図８に示す第１実施形態と略同様の効果を奏する。
【００４７】
なお、本実施形態においては、亜酸化窒素（Ｎ2Ｏ ）ガスを含むガス雰囲気において窒化処理を行い、酸化シリコン窒化物絶縁膜Ｂを形成したが、アンモニア（ＮＨ3 ）ガスを含むガス雰囲気にて窒化処理を行い酸化シリコン窒化物絶縁膜Ｂを成膜することも可能である。
この場合には、図１４に示すようなガスフローにより、高周波電力を供給する時刻ｔ2 からは成膜反応ガスが亜酸化窒素（Ｎ2Ｏ ）を含むものとされ、高周波電力供給を停止する時刻ｔ3 に、プラズマ処理室２５内に供給する成膜反応ガスを水素（Ｈ2 ）とアンモニア（ＮＨ3 ）とからなるものに切り換えることが可能である。
ここで、例えば、Ｎ2Ｏ の流量を５００ｓｃｃｍ、供給ＲＦ電力５００Ｗ、処理時間１分の条件で二酸化シリコン絶縁膜６を成膜し、その後、成膜反応ガスを切り換えて、その流量として、
ＮＨ3 ／Ｈ2 ／Ｈｅ＝５０／１００／３００ｓｃｃｍ
の条件で窒化処理をおこない酸化シリコン窒化物絶縁膜Ｂを成膜することが可能である。
【００４８】
この場合、本実施形態と同様の効果を奏することができる。
【００４９】
以下、本発明に係る電子素子用基板およびその製造装置の第３実施形態を、図面に基づいて説明する。
本実施形態において、図１ないし図８に示す第１実施形態と異なる箇所は、銅配線７とゲート絶縁膜６との間に形成される拡散等防止膜として酸化シリコン窒化物絶縁膜Ｂのかわりに、窒化シリコン（ＳｉＮ）膜Ｂ１を採用し、また、銅配線７と保護膜８との間に形成される拡散等防止膜として酸化シリコン窒化物絶縁膜Ｃのかわりに、窒化シリコン（ＳｉＮ）膜Ｃ１を採用し、これに伴い、成膜ガス等の条件を変更した点である。これ以外で、略同一の構成要素には、同一の符号を付して説明を省略する。
【００５０】
図１５は本実施形態における電子素子用基板を示す正断面図、であり、図において、符号Ｂ１は窒化シリコン（ＳｉＮ）膜である。
本実施形態における薄膜トランジスタ（電子素子用基板）は、図１に示した第１実施形態と同様に、いわゆるトップゲート型ＴＦＴとされ、このゲート電極７が銅からなるものとされる。このゲート絶縁膜６の表面には、窒化シリコン（ＳｉＮ）からなる拡散等防止膜である窒化シリコン膜Ｂ１が形成されている。
銅配線７とゲート絶縁膜６との間に、拡散等防止膜としての窒化シリコン膜Ｂ１が存在することにより、この銅配線７と二酸化シリコン絶縁膜６との界面において、耐圧、トランジスタ特性等の特性を維持することができる。
【００５１】
次に本実施形態における電子素子用基板の製造方法を説明する。
本実施形態の製造方法において、図２ないし図８に示す第１実施形態とガスフローが異なるものとされるが、それ以外は、概略同様に行われる。
まず、図２に示す第１実施形態と同様に、絶縁性基板１上に、半導体膜１２を形成する。
【００５２】
次いで、図３，図４に示す第１実施形態と同様に、基板１表面に二酸化シリコン絶縁膜６および窒化シリコン膜Ｂ１をプラズマＣＶＤ成膜法により形成する。
このプラズマ処理は、図９に示すようなプラズマ処理装置（半導体製造装置）２０を用いて連続して行う。
【００５３】
図１６は、本実施形態におけるプラズマ処理室２５内に供給するガスフローおよびＲＦ電力供給を示すタイムチャートである。
ここで、制御部２９によって、加熱手段を制御して基板１を例えば３００℃まで加熱するとともに、制御部２９によって、ガス供給手段２７およびガス排気手段２８を制御して、プラズマ処理室２５内に成膜反応ガスを供給する。
ここで、成膜反応ガスとしては、少なくともモノシラン、ジシラン等を含んでいることが望ましく、例えば、モノシラン（ＳｉＨ4 ）と、水素（Ｈ2 ）と亜酸化窒素（Ｎ2Ｏ ）とからなるものとされる。
【００５４】
この状態で、制御部２９によりプラズマ励起電源２１およびバイアス電源２３を制御して、図１６に示すガスフローに従って、時刻ｔ4 においてプラズマ励起電極２２およびサセプタ電極２４（電極対）に高周波電力を供給してプラズマ処理室２５内にプラズマを励起する。
これにより、基板１を、Ｈ2 とＳｉＨ4 とＮ2Ｏ とからなる成膜反応ガス雰囲気中に曝した状態で、プラズマ励起電極２２に周波数１００ＭＨｚ程度の高周波電力を供給するとともに、基板１にも周波数５０ｋＨｚないし１．６ＭＨｚの高周波電力を供給することによりプラズマ処理を行い、基板１の表面に二酸化シリコン絶縁膜６を形成する。
ここで、例えば、成膜反応ガスの流量として、
Ｎ2Ｏ ／Ｈ2 ／ＳｉＨ4 ／Ｈｅ＝５０／１００／１０／３００ｓｃｃｍ
供給ＲＦ電力６００Ｗの条件で二酸化シリコン絶縁膜６を成膜する。
ここで、その処理時間は１分とされる。
【００５５】
所定の膜厚まで二酸化シリコン絶縁膜６が成膜された状態で、制御部２９によりガス供給手段２７およびガス排気手段２８を制御して、プラズマ処理装置２０のプラズマ処理室２５内を例えば２００Ｐａの所望の圧力に保持するよう排気処理しながら、図１６に示すガスフローに従って、時刻ｔ5 において前記プラズマ処理室２５内に供給する成膜反応ガスを切り換える。
ここで、成膜反応ガスとしては、少なくともモノシラン、ジシラン等を含んでいることが望ましく、例えば、アンモニア（ＮＨ3 ）、モノシラン（ＳｉＨ4 ）からなるものとされる。
これらの成膜反応ガスの流量は、例えば、
ＮＨ3 ／Ｎ2 ／ＳｉＨ4 ／Ａｒ＝５０／３００／２０／３００ｓｃｃｍ
供給ＲＦ電力６００Ｗの条件で窒化シコン（ＳｉＮ）からなる窒化シリコン膜Ｂ１を成膜することが可能である。
【００５６】
ついで、この窒化シリコン膜Ｂ１上にゲート電極となる導電体膜（銅膜）をスパッタ成膜法により成膜した後、フォトリソ加工およびエッチング加工により不要部分を除去しゲート電極７を形成する。
このゲート電極７の上方からリン、砒素等の不純物のイオンを半導体膜１２に注入することにより、半導体膜１２のゲート電極７の下方を除いた領域をｎ+ 型シリコン膜とし、ソース領域部３およびドレイン領域部４を各々形成する。ここで半導体膜１２の中央部で不純物イオンが注入されなかった領域がチャネル生成部２となる。
【００５７】
以後、基板１全面の保護膜８、窒化シリコン膜Ｃ１、窒化シリコン膜Ｂ１およびゲート絶縁膜６をフォトリソ加工およびエッチング加工によりパターニングして、図８に示す第１実施形態のようなソース領域部３およびドレイン領域部４に各々達するコンタクトホール９を形成する。次いで全面に導電体膜を成膜しパターニングして、図１５に示すようなソース電極１０およびドレイン電極１１をそれぞれ形成する。
以上の工程により図１５に示した薄膜トランジスタが完成する。
【００５８】
本実施形態においては、図１ないし図８に示す第１実施形態と略同様に、銅配線７と二酸化シリコン絶縁膜（ゲート絶縁膜）６との間に、拡散等防止膜としての窒化シリコン絶縁膜Ｂ１が存在することにより、この銅配線７と二酸化シリコン絶縁膜６との界面における素子特性を維持することができる。
【００５９】
以下、本発明に係る電子素子用基板およびその製造装置の第４実施形態を、図面に基づいて説明する。
図１７は本実施形態における電子素子用基板を示す図であり、図において、符号３０は基板、３１はゲート電極（銅配線）、３２はゲート絶縁膜（二酸化シリコン絶縁膜）、Ｂ２は酸化シリコン窒化物絶縁膜である。
本実施形態における薄膜トランジスタ（電子素子用基板）は、いわゆるボトムゲート型ＴＦＴとされ、図１７に示すように、ガラス等からなる透明な絶縁性基板３０上に銅からなるゲート電極３１が設けられ、このゲート電極３１を含む前記基板３０上に、二酸化シリコン（ＳｉＯ2 ）からなるゲート絶縁膜３２が設けられている。これら、ゲート電極３１とゲート絶縁膜３２との間には、酸化シリコン窒化物（ＳｉＯＮ）からなる酸化シリコン窒化物絶縁膜Ｂ２が形成されている。
【００６０】
ゲート絶縁膜３２上には、平面視してゲート電極３１を跨ぐように、半導体能動膜になる半導体膜３３が設けられる。半導体膜３３は不純物を含まない活性多結晶シリコン膜である。この半導体膜３３には、平面視してゲート電極３１の両側に、ソース電極３７とドレイン電極３６とが不純物膜（ｎ+ 膜）３４を介して接続される。
これらソース電極３７とドレイン電極３６とは、それぞれ平面視して離間した位置に接続され、さらに、これらに対応して不純物膜（ｎ+ 膜）３４も、それぞれ離間した状態に半導体膜３３表面上に設けられる。不純物膜（ｎ+ 膜）３４はリン元素を含む活性多結晶シリコンとされる低抵抗半導体膜である。
【００６１】
これら半導体膜３３，ソース電極３７，ドレイン電極３６，およびゲート絶縁膜３２を覆って、パッシベーション膜３８が形成されている。
ゲート電極３１を形成する材料は、抵抗値が低い金属として銅が適用されることが望ましく、これにより、配線の電気抵抗に起因する配線遅延を防止することができる。また、ソース電極３７とドレイン電極３６とは、クロム、モリブデンあるいはタングステン等がｎ+ 多結晶シリコン膜との良好な接続を得て望ましい。
本実施形態によれば、銅配線３１と二酸化シリコン絶縁膜３２との間に、拡散等防止膜としての酸化シリコン窒化物絶縁膜Ｂ２が存在することにより、この銅配線３１と二酸化シリコン絶縁膜３２との界面における特性を維持することができる。
【００６２】
次に本実施形態の半導体装置の製造方法を説明する。
図１８ないし図２４は本実施形態における製造工程を説明するための正断面図、図２５は、本実施形態における酸化シリコン窒化物絶縁膜Ｂ２および二酸化シリコンからなるゲート絶縁膜３２十を連続して成膜する際のプラズマ処理室２５内に供給するガスフローおよびＲＦ電力供給を示すタイムチャートである。
【００６３】
まず、図１８に示すように、ガラス等からなる絶縁性基板３０上に、銅からなるゲート電極３１を形成する。
【００６４】
次に、図１９，図２０に示すように、ゲート電極３１を覆う酸化シリコン窒化物絶縁膜Ｂ２、および、基板３０の全面に二酸化シリコンからなるゲート絶縁膜３２をプラズマＣＶＤ成膜法により連続して成膜する。
ここで、このプラズマ処理を、図９に示したようなプラズマ処理装置（電子素子用基板製造装置）２０を用いて行うことができる。
【００６５】
まず、プラズマ処理装置２０に設けた一対のプラズマ励起電極２２，サセプタ電極２４のうち、一方のサセプタ電極２４に基板３０を載置する。次に、制御部２９によって制御された図示しない加熱手段によって、サセプタ電極２４に載置された基板３０を所定の温度まで加熱する。
【００６６】
基板３０が所望の温度に加熱された後、この温度に基板３０を維持した状態で、制御部２９によりガス供給手段２７およびガス排気手段２８を制御して、プラズマ処理室２５内が所望の圧力となるよう排気処理しながら、プラズマ処理室２５内の圧力を前記所望の圧力に保持しつつ、前記プラズマ処理室２５内に成膜反応ガスを供給する。
ここで、成膜反応ガスとしては、少なくともシランガス、亜酸化窒素、および、アンモニア、窒素、水素のいずれか一種、または、これらの混合物を含んでいることが望ましく、例えば、アンモニア（ＮＨ3 ）と亜酸化窒素（Ｎ2Ｏ ）とモノシランガス（ＳｉＨ4 ）からなるものとされる。
【００６７】
この状態で、制御部２９によりプラズマ励起電源２１およびバイアス電源２３を制御して、プラズマ励起電極２２およびサセプタ電極２４に高周波電力を供給してプラズマ処理室２５内にプラズマを励起する。
これにより、基板３０を、ＳｉＨ4 ，ＮＨ3 とＮ2Ｏ からなる成膜反応ガス雰囲気中に曝した状態で、プラズマ励起電極２２に周波数１００ＭＨｚ程度の高周波電力を供給するとともに、基板３０にも周波数５０ｋＨｚないし１．６ＭＨｚの高周波電力を供給することによりプラズマ処理を行い、図１９に示すように、基板３０表面およびゲート電極３１表面に酸化シリコン窒化物からなる酸化シリコン窒化物絶縁膜Ｂ２を形成する。
【００６８】
所定の膜厚まで酸化シリコン窒化物絶縁膜Ｂ２が成膜された状態で、制御部２９によりガス供給手段２７およびガス排気手段２８を制御して、プラズマ処理室２５内が所望の圧力となるよう排気処理しながら、プラズマ処理室２５内の圧力を前記所望の圧力に保持しつつ、図２５に示すガスフローに従って、時刻ｔ6 において前記プラズマ処理室２５内に供給する成膜反応ガスを切り換える。
ここで、成膜反応ガスとしては、少なくともモノシラン、ジシラン等を含んでいることが好ましく、例えば、亜酸化窒素（Ｎ2Ｏ ）、水素（Ｈ2 ）、モノシラン（ＳｉＨ4 ）からなるものとされる。
【００６９】
プラズマ処理室２５内にプラズマを励起した状態で、供給するガスを切り換えることにより、Ｈ2 とＮ2Ｏ にモノシランガス（ＳｉＨ4 ）とからなる成膜反応ガス雰囲気中で、プラズマ励起電極２２に周波数１００ＭＨｚ程度の高周波電力を供給するとともに、基板３０にも周波数５０ｋＨｚないし１．６ＭＨｚの高周波電力を供給することによりプラズマ処理を行う。
これにより、図２０に示すように、基板３０の全面には、この酸化シリコン窒化物絶縁膜Ｂ２を覆うよう二酸化シリコン（ＳｉＯ2 ）からなるゲート絶縁膜３２が成膜される。
【００７０】
次いで、図２５に示すガスフローに従って、時刻ｔ7 において供給する成膜反応ガスを、水素ガスとシランガスに切り換えて、図２１に示すように、プラズマＣＶＤ成膜法によりアモルファスシリコン膜を成膜した後、レーザアニールによりこのアモルファスシリコン膜を結晶化して活性多結晶シリコン膜（半導体活性膜）３３’を形成する。
【００７１】
以後、図２２に示すように、半導体活性膜３３’上に、この半導体活性膜３３’の成膜工程と同様にして、リン元素を含む不純物膜３４’を形成する。ここで、成膜反応ガスとしては、モノシランまたはジシランおよび、ホスフィン（ＰＨ3 ）からなるものが適応される。
その後、図２３に示すように、フォトリソ加工およびエッチング加工により不要部分を除去し、半導体膜３３およびｎ+ 膜３４を形成し、ソース電極３７およびドレイン電極３６となる導電体膜３６’をスパッタ成膜法により成膜した後、図２４に示すように、フォトリソ加工およびエッチング加工により不要部分を除去し、ソース電極３７およびドレイン電極３６を形成する。
次いで、全面に絶縁膜からなるパッシベーション膜３８を成膜し、以上の工程により図１７に示した薄膜トランジスタが完成する。
【００７２】
本実施形態においては、真空室２５内に保持した基板３０上に酸化シリコン窒化物絶縁膜Ｂ２をプラズマＣＶＤ成膜法により形成する工程と、次いで、該酸化シリコン窒化物絶縁膜Ｂ２表面に、前記真空室２５内においてプラズマを生成させたままの状態で成膜反応ガスを切り換えることにより連続して二酸化シリコン絶縁膜３２をプラズマＣＶＤ成膜法により形成する工程と、を電子素子用基板製造装置により行い、銅配線３１とゲート絶縁膜３２との間に、拡散等防止膜としての酸化シリコン窒化物絶縁膜Ｂ２が存在することにより、この銅配線３１と二酸化シリコン絶縁膜３２との界面における特性を維持することができる。
また、これにより、二酸化シリコン絶縁膜３２と、拡散等防止膜としての酸化シリコン窒化物絶縁膜Ｂ２とを連続して形成することが可能であり、プラズマを発生させた状態で、ガスフローの制御のみで工程数を増加することなく、銅配線３１とゲート絶縁膜３２との界面における特性を維持することができる。
【００７３】
以下、本発明に係る電子素子用基板およびその製造装置の第５実施形態を、図面に基づいて説明する。
本実施形態において、図１７ないし図２７に示す第４実施形態と異なる箇所は、銅配線３１の表面に形成される拡散等防止膜として酸化シリコン窒化物絶縁膜Ｂ２のかわりに、窒化シリコン絶縁膜Ｂ３を採用した点である。これ以外で、略同一の構成要素には、同一の符号を付して説明を省略する。
【００７４】
図２６は本実施形態における電子素子用基板を示す図であり、図において、符号Ｂ３は窒化シリコン絶縁膜である。
本実施形態における薄膜トランジスタ（電子素子用基板）は、図１７に示した第４実施形態と同様に、いわゆるボトムゲート型ＴＦＴとされ、このゲート電極３１が銅からなるものとされる。このゲート電極３１の表面には、窒化シリコン（ＳｉＮ）からなる拡散等防止膜である窒化シリコン絶縁膜Ｂ３が形成されている。
銅配線３１と二酸化シリコン絶縁膜（ゲート絶縁膜）３２との間に、拡散等防止膜としての窒化シリコン絶縁膜Ｂ３が存在することにより、この銅配線３１と二酸化シリコン絶縁膜３２との界面における特性を維持することができる。
【００７５】
次に本実施形態における電子素子用基板の製造方法を説明する。
図２７は、本実施形態におけるプラズマ処理室２５内に供給するガスフローおよびＲＦ電力供給を示すタイムチャートである。
本実施形態の製造方法において、図１７ないし図２７に示す第４実施形態の製造方法とガスフローが異なる以外は、概略同様におこなわれる。
まず、絶縁性基板３０上に、銅からなるゲート電極３１を形成する。
次に、ゲート電極３１を覆う窒化シリコン絶縁膜Ｂ３、および、基板３０の全面に酸化シリコンからなるゲート絶縁膜３２をプラズマＣＶＤ成膜法により連続して成膜する。
ここで、次の半導体活性膜３３’とともに、図９に示したようなプラズマ処理装置（電子素子用基板製造装置）２０を用いて行うことができる。
【００７６】
ここで、基板３０を所定の温度まで加熱し、制御部２９によりガス供給手段２７およびガス排気手段２８を制御して、プラズマ処理室２５内に成膜反応ガスを供給する。ここで、成膜反応ガスとしては、少なくともモノシラン、ジシラン等を含んでいることが望ましく、例えば、モノシラン（ＳｉＨ4 ）と、アンモニア（ＮＨ3 ）とからなるものとされる。
この状態で、制御部２９によりプラズマ励起電源２１およびバイアス電源２３を制御して、図２７に示すガスフローに従って、プラズマ励起電極２２およびサセプタ電極２４（電極対）に高周波電力を供給してプラズマ処理装置２０のプラズマ処理室２５内にプラズマを励起する。
【００７７】
これにより、基板３０を、ＮＨ3 とＳｉＨ4 とからなる成膜反応ガス雰囲気中に曝した状態で、プラズマ励起電極２２に周波数１００ＭＨｚ程度の高周波電力を供給するとともに、基板３０にも周波数５０ｋＨｚないし１．６ＭＨｚの高周波電力を供給することによりプラズマ処理を行い、基板３０全面およびゲート電極３１表面に窒化シリコン（ＳｉＮ）からなる窒化シリコン絶縁膜Ｂ３を形成する。
【００７８】
所定の膜厚まで窒化シリコン絶縁膜Ｂ３が成膜された状態で、制御部２９によりガス供給手段２７およびガス排気手段２８を制御して、プラズマ処理装置２０のプラズマ処理室２５内が所望の圧力に保持するよう排気処理しながら、図２７に示すガスフローに従って、時刻ｔ8 において前記プラズマ処理室２５内に供給する成膜反応ガスを切り換える。
ここで、成膜反応ガスとしては、少なくともモノシラン、ジシラン等を含んでいることが望ましく、例えば、水素（Ｈ2 ）、亜酸化窒素（Ｎ2Ｏ ）、モノシラン（ＳｉＨ4 ）からなるものとされる。
【００７９】
プラズマ処理室２５内にプラズマを励起した状態で、供給するガスを切り換えることにより、Ｈ2 とＮ2Ｏ にモノシランガス（ＳｉＨ4 ）とからなる成膜反応ガス雰囲気中で、プラズマ励起電極２２に周波数１００ＭＨｚ程度の高周波電力を供給するとともに、基板３０にも周波数５０ｋＨｚないし１．６ＭＨｚの高周波電力を供給することによりプラズマ処理を行う。
これにより、窒化シリコン絶縁膜Ｂ３表面では、その全面に二酸化シリコン（ＳｉＯ2 ）からなる二酸化シリコン絶縁膜３２が成膜される。
【００８０】
次いで、供給する成膜反応ガスを、図２７に示すガスフローに従って、時刻ｔ9 において水素ガスとシランガスに切り換えて、図２１に示す第４実施形態と同様に、プラズマＣＶＤ成膜法によりアモルファスシリコン膜を成膜した後、レーザアニールによりこのアモルファスシリコン膜を結晶化して活性多結晶シリコン膜を二酸化シリコン絶縁膜３２上に形成する。
【００８１】
以後、半導体活性膜３３’上に、この半導体活性膜３３’の成膜工程と同様にして、リン元素を含む不純物膜３４’を形成する。ここで、成膜反応ガスとしては、モノシランまたはジシランおよび、ホスフィン（ＰＨ3 ）が適応される。
その後、フォトリソ加工およびエッチング加工により不要部分を除去し、半導体膜３３およびｎ+ 膜３４を形成し、ソース電極３７およびドレイン電極３６となる導電体膜３６’をスパッタ成膜法により成膜した後、フォトリソ加工およびエッチング加工により不要部分を除去し、ソース電極３７およびドレイン電極３６を形成する。
次いで、全面に絶縁膜からなるパッシベーション膜３８を成膜し、以上の工程により図２６に示した薄膜トランジスタが完成する。
【００８２】
本実施形態においては、真空室２５内に保持した基板３０上の銅配線３１表面に窒化シリコン絶縁膜Ｂ３をプラズマＣＶＤ成膜法により形成する工程と、次いで、該窒化シリコン絶縁膜Ｂ３表面に、前記真空室２５内においてプラズマを生成させたままの状態で成膜反応ガスを切り換えることにより連続して二酸化シリコン絶縁膜３２をプラズマＣＶＤ成膜法により形成する工程と、を電子素子用基板製造装置により行い、銅配線３１とゲート絶縁膜３２との間に、拡散等防止膜としての窒化シリコン絶縁膜Ｂ３が存在することにより、この界面における特性を維持することができる。
また、これにより、二酸化シリコン絶縁膜３２と、拡散等防止膜としての窒化シリコン絶縁膜Ｂ３とを連続して形成することが可能であり、ガスフローの制御のみで工程数を増加することなく、銅配線３１とゲート絶縁膜３２との界面における特性を維持することができる。
【００８３】
以下、本発明に係る電子素子用基板およびその製造装置の第６実施形態を、図面に基づいて説明する。
本実施形態において、図１７ないし図２７に示す第４実施形態と異なる箇所は、銅配線３１の表面に形成される拡散等防止膜として酸化シリコン窒化物絶縁膜Ｂ２のかわりに、銅シリサイド膜を採用した点である。これ以外で、略同一の構成要素には、同一の符号を付して説明を省略する。
【００８４】
図２８は本実施形態における電子素子用基板を示す図であり、図において、符号Ｂ４は銅シリサイド膜である。
本実施形態における薄膜トランジスタ（電子素子用基板）は、図１７に示した第４実施形態と同様に、いわゆるボトムゲート型ＴＦＴとされ、このゲート電極３１が銅からなるものとされる。このゲート電極３１の表面には、銅シリサイドからなる拡散等防止膜である銅シリサイド膜Ｂ４が形成されている。
この銅シリサイド膜Ｂ４は、図１７ないし図２７に示す第４ないし第５実施形態における酸化シリコン窒化物絶縁膜Ｂ２と異なり、図２８に示すように、銅配線３１の表面のみに形成される。
銅配線３１と二酸化シリコン絶縁膜（ゲート絶縁膜）３２との間に、拡散等防止膜としての銅シリサイド膜Ｂ４が存在することにより、この銅配線３１と二酸化シリコン絶縁膜３２との界面における特性を維持することができる。
【００８５】
次に本実施形態における電子素子用基板の製造方法を説明する。
図２９ないし図３５は本実施形態における製造工程を説明するための正断面図、図３７は、本実施形態におけるプラズマ処理室２５内に供給するガスフローおよびＲＦ電力供給を示すタイムチャートである。
【００８６】
まず、図２９に示すように、絶縁性基板３０上に、銅からなるゲート電極３１を形成する。
次に、図３０，図３１に示すように、ゲート電極３１を覆う銅シリサイド膜Ｂ４、および、基板３０の全面に酸化シリコンからなるゲート絶縁膜３２をプラズマＣＶＤ成膜法により連続して成膜する。
ここで、次の半導体活性膜３３’とともに、図９に示したようなプラズマ処理装置（電子素子用基板製造装置）２０を用いて行うことができる。
【００８７】
ここで、基板３０を所定の温度まで加熱し、制御部２９によりガス供給手段２７およびガス排気手段２８を制御して、プラズマ処理室２５内に反応ガスを供給する。ここで、反応ガスとしては、少なくともモノシラン、ジシラン等を含んでいることが望ましい。
この状態で、制御部２９によりプラズマ励起電源２１およびバイアス電源２３を制御して、図３６に示すガスフローに従って、プラズマ励起電極２２およびサセプタ電極２４（電極対）に高周波電力を供給してプラズマ処理装置２０のプラズマ処理室２５内にプラズマを励起する。
これにより、銅からなるゲート電極３１を、ＳｉＨ4 からなる反応ガス雰囲気中に曝した状態で、プラズマ励起電極２２に周波数１００ＭＨｚ程度の高周波電力を供給するとともに、基板３０にも周波数５０ｋＨｚないし１．６ＭＨｚの高周波電力を供給することによりプラズマ処理を行い、基板３０のゲート電極３１表面をシリサイド化して、銅シリサイド（ＣｕＳｉ）からなる銅シリサイド膜Ｂ４を形成する。
【００８８】
所定の膜厚まで銅シリサイド膜Ｂ４が形成された状態で、制御部２９によりガス供給手段２７およびガス排気手段２８を制御して、プラズマ処理装置２０のプラズマ処理室２５内が所望の圧力に保持するよう排気処理しながら、図３６に示すガスフローに従って、時刻ｔ10において前記プラズマ処理室２５内に供給する成膜反応ガスを切り換える。
ここで、成膜反応ガスとしては、少なくともモノシラン、ジシラン等を含んでいることが望ましく、例えば、水素（Ｈ2 ）、亜酸化窒素（Ｎ2Ｏ ）、モノシラン（ＳｉＨ4 ）からなるものとされる。
プラズマ処理室２５内にプラズマを励起した状態で、供給するガスを切り換えることにより、Ｈ2 とＮ2Ｏ にモノシランガス（ＳｉＨ4 ）とからなる成膜反応ガス雰囲気中で、プラズマ励起電極２２に周波数１００ＭＨｚ程度の高周波電力を供給するとともに、基板３０にも周波数５０ｋＨｚないし１．６ＭＨｚの高周波電力を供給することによりプラズマ処理を行う。
これにより、基板３０表面および銅シリサイド膜Ｂ４表面では、この銅シリサイド膜Ｂ４を覆うよう基板３０の全面に二酸化シリコン（ＳｉＯ2 ）からなる二酸化シリコン絶縁膜３２が成膜される。
【００８９】
次いで、図３６に示すガスフローに従って、時刻ｔ11において供給する成膜反応ガスを、水素ガスとシランガスに切り換えて、図３２に示すように、プラズマＣＶＤ成膜法によりアモルファスシリコン膜を成膜した後、レーザアニールによりこのアモルファスシリコン膜を結晶化して活性多結晶シリコン膜を形成する。
【００９０】
以後、半導体活性膜３３’上に、図３３に示すように、この半導体活性膜３３’の成膜工程と同様にして、リン元素を含む不純物膜３４’を形成する。ここで、成膜反応ガスとしては、モノシランまたはジシランおよび、ホスフィン（ＰＨ3 ）が適応される。
その後、図３４に示すように、フォトリソ加工およびエッチング加工により不要部分を除去し、半導体膜３３およびｎ+ 膜３４を形成し、ソース電極３７およびドレイン電極３６となる導電体膜３６’をスパッタ成膜法により成膜した後、図３５に示すように、フォトリソ加工およびエッチング加工により不要部分を除去し、ソース電極３７およびドレイン電極３６を形成する。
次いで、全面に絶縁膜からなるパッシベーション膜３８を成膜し、以上の工程により図２８に示した薄膜トランジスタが完成する。
【００９１】
本実施形態においては、真空室２５内に保持した基板３０上の銅配線３１表面に銅シリサイド膜Ｂ４をプラズマＣＶＤ成膜法により形成する工程と、次いで、該銅シリサイド膜Ｂ４表面に、前記真空室２５内においてプラズマを生成させたままの状態で成膜反応ガスを切り換えることにより連続して二酸化シリコン絶縁膜３２をプラズマＣＶＤ成膜法により形成する工程と、を電子素子用基板製造装置により行い、銅配線３１とゲート絶縁膜３２との間に、拡散等防止膜としての銅シリサイド膜Ｂ４が存在することにより、この界面における特性を維持することができる。
また、これにより、二酸化シリコン絶縁膜３２と、拡散等防止膜としての銅シリサイド膜Ｂ４とを連続して形成することが可能であり、ガスフローの制御のみで工程数を増加することなく、銅配線３１とゲート絶縁膜３２との界面における特性を維持することができる。
【００９２】
以下、本発明に係る電子素子用基板およびその製造装置の第７実施形態を、図面に基づいて説明する。
本実施形態において、図２８ないし図３６に示す第６実施形態と異なる箇所は、銅シリサイド膜Ｂ４の成膜時に、プラズマを発生させない点である。これ以外で、略同一の構成要素には、同一の符号を付して説明を省略する。
【００９３】
図３７は、本実施形態におけるプラズマ処理室２５内に供給するガスフローおよびＲＦ電力供給を示すタイムチャートである。
本実施形態においては、図３０，図３１に示す第６実施形態と同様に、ゲート電極３１を覆う銅シリサイド膜Ｂ４、および、基板３０の全面に酸化シリコンからなるゲート絶縁膜３２をプラズマＣＶＤ成膜法により連続して成膜する。
【００９４】
ここで、基板３０を所定の温度まで加熱し、制御部２９によりガス供給手段２７およびガス排気手段２８を制御して、プラズマ処理室２５内に成膜反応ガスを供給する。ここで、成膜反応ガスとしては、少なくともモノシラン、ジシラン等を含んでいることが望ましい。
この際、図３７に示すガスフローに従って、プラズマを生成しない状態で、銅からなるゲート電極３１を、ＳｉＨ4 からなる反応ガス雰囲気中に曝した状態で、シリサイド処理を行い、基板３０のゲート電極３１表面をシリサイド化して、銅シリサイド（ＣｕＳｉ）からなる銅シリサイド膜Ｂ４を形成する。
【００９５】
所定の膜厚まで銅シリサイド膜Ｂ４が形成された状態で、制御部２９によりガス供給手段２７およびガス排気手段２８を制御して、プラズマ処理装置２０のプラズマ処理室２５内が所望の圧力に保持するよう排気処理しながら、図３７に示すガスフローに従って、時刻ｔ12において前記プラズマ処理室２５内に供給する成膜反応ガスを切り換える。ここで、成膜反応ガスとしては、少なくともモノシラン、ジシラン等を含んでいることが望ましく、例えば、水素（Ｈ2 ）、亜酸化窒素（Ｎ2Ｏ ）、モノシラン（ＳｉＨ4 ）からなるものとされる。
この状態で、制御部２９によりプラズマ励起電源２１およびバイアス電源２３を制御して、図３７に示すガスフローに従って、時刻ｔ12においてプラズマ励起電極２２およびサセプタ電極２４（電極対）に高周波電力を供給してプラズマ処理装置２０のプラズマ処理室２５内にプラズマを励起する。
プラズマ処理室２５内に供給するガスを切り換えてプラズマを励起することにより、Ｈ2 とＮ2Ｏ にモノシランガス（ＳｉＨ4 ）とからなる成膜反応ガス雰囲気中で、プラズマ励起電極２２に周波数１００ＭＨｚ程度の高周波電力を供給するとともに、基板３０にも周波数５０ｋＨｚないし１．６ＭＨｚの高周波電力を供給することによりプラズマ処理を行う。
これにより、基板３０表面および銅シリサイド膜Ｂ４表面では、この銅シリサイド膜Ｂ４を覆うよう基板３０の全面に二酸化シリコン（ＳｉＯ2 ）からなる二酸化シリコン絶縁膜３２が成膜される。
【００９６】
次いで、図３７に示すガスフローに従って、時刻ｔ13において供給する成膜反応ガスを、水素ガスとシランガスに切り換えて、プラズマＣＶＤ成膜法によりアモルファスシリコン膜を成膜した後、レーザアニールによりこのアモルファスシリコン膜を結晶化して活性多結晶シリコン膜を形成する。
【００９７】
以後、半導体活性膜３３’上に、この半導体活性膜３３’の成膜工程と同様にして、リン元素を含む不純物膜３４’を形成する。ここで、成膜反応ガスとしては、モノシランまたはジシランおよび、ホスフィン（ＰＨ3 ）が適応される。
その後、フォトリソ加工およびエッチング加工により不要部分を除去し、半導体膜３３およびｎ+ 膜３４を形成し、ソース電極３７およびドレイン電極３６となる導電体膜３６’をスパッタ成膜法により成膜した後、フォトリソ加工およびエッチング加工により不要部分を除去し、ソース電極３７およびドレイン電極３６を形成する。
次いで、全面に絶縁膜からなるパッシベーション膜３８を成膜し、以上の工程により図２８に示した代６実施形態と同様に薄膜トランジスタが完成する。
【００９８】
本実施形態においては、図２８ないし図３６に示す第６実施形態と同様の効果を奏することができる。
【００９９】
以下、本発明に係る電子素子用基板およびその製造装置の第８実施形態を、図面に基づいて説明する。
本実施形態において、図２８ないし図３６に示す第６実施形態と異なる箇所は、銅シリサイド膜Ｂ４のかわりに、界面拡散により酸化シリコン窒化物絶縁膜Ｂ５を形成した点である。これ以外で、略同一の構成要素には、同一の符号を付して説明を省略する。
【０１００】
図３８は本実施形態における電子素子用基板を示す正断面図であり、図において、符号Ｂ５は酸化シリコン窒化物絶縁膜である。
図３９は、本実施形態におけるプラズマ処理室２５内に供給するガスフローおよびＲＦ電力供給を示すタイムチャートである。
本実施形態においては、図３０，図３１に示す第６実施形態と同様に、ゲート電極３１を覆う酸化シリコン窒化物絶縁膜Ｂ５、および、基板３０の全面に酸化シリコンからなるゲート絶縁膜３２をプラズマＣＶＤ成膜法により連続して成膜する。
【０１０１】
ここで、まず、プラズマ処理装置２０に設けた一対のプラズマ励起電極２２，サセプタ電極２４のうち、サセプタ電極２４に基板３０を載置する。次に、制御部２９によって制御された図示しない加熱手段によって、サセプタ電極２４に載置された基板３０を、例えば３００℃とされる、所定の温度まで加熱する。
【０１０２】
基板３０が所望の温度に加熱された後、この温度に基板３０を維持した状態で、制御部２９によりガス供給手段２７およびガス排気手段２８を制御して、プラズマ処理室２５内が所望の圧力となるよう排気処理しながら、プラズマ処理室２５内の圧力を前記所望の圧力に保持しつつ、前記プラズマ処理装置内に成膜反応ガスを供給する。
ここで、成膜反応ガスとしては、少なくとも、アンモニア、を含んでいることが望ましい。
この際、図３９に示すガスフローに従って、プラズマを生成した状態で、銅からなるゲート電極３１を、ＮＨ3 からなる反応ガス雰囲気中に曝した状態で、窒化処理を行い、基板３０のゲート電極３１表面を窒化して、銅窒化物（ＣｕＮ）からなる銅窒化物膜を形成する。
【０１０３】
所定の膜厚まで銅窒化物膜が成膜された状態で、制御部２９によりガス供給手段２７およびガス排気手段２８を制御して、プラズマ処理装置２０のプラズマ処理室２５内が所望の圧力に保持するよう排気処理しながら、図３９に示すガスフローに従って、時刻ｔ14において前記プラズマ処理室２５内に供給する成膜反応ガスを切り換える。ここで、成膜反応ガスとしては、少なくともモノシラン、ジシラン等を含んでいることが望ましく、例えば、水素（Ｈ2 ）、亜酸化窒素（Ｎ2Ｏ ）、モノシラン（ＳｉＨ4 ）からなるものとされる。
同時に、制御部２９によりプラズマ励起電源２１およびバイアス電源２３を制御して、図３９に示すガスフローに従って、時刻ｔ14においてプラズマ励起電極２２およびサセプタ電極２４（電極対）に高周波電力を供給してプラズマ処理装置２０のプラズマ処理室２５内にプラズマを励起する。
【０１０４】
プラズマ処理室２５内に供給するガスを切り換えてプラズマを励起することにより、Ｈ2 とＮ2Ｏ にモノシランガス（ＳｉＨ4 ）とからなる成膜反応ガス雰囲気中で、プラズマ励起電極２２に周波数１００ＭＨｚ程度の高周波電力を供給するとともに、基板３０にも周波数５０ｋＨｚないし１．６ＭＨｚの高周波電力を供給することによりプラズマ処理を行う。
これにより、基板３０表面およびゲート電極３１表面の銅窒化物膜表面では、基板３０の全面に二酸化シリコン（ＳｉＯ2 ）からなる二酸化シリコン絶縁膜３２が成膜されると同時に、前記ゲート電極（銅配線）３１表面においては、前記銅窒化物膜と二酸化シリコン絶縁膜３２との間で界面拡散がおこり、酸化シリコン窒化物（ＳｉＯＮ）からなる酸化シリコン窒化物絶縁膜Ｂ５が成膜されるとともに、基板３０全面では、この酸化シリコン窒化物絶縁膜Ｂ５を覆うよう二酸化シリコン（ＳｉＯ2 ）からなるゲート絶縁膜３２が成膜される。
【０１０５】
次いで、図３９に示すガスフローに従って、時刻ｔ13において供給する成膜反応ガスを、水素ガスとシランガスに切り換えて、プラズマＣＶＤ成膜法によりアモルファスシリコン膜を成膜した後、レーザアニールによりこのアモルファスシリコン膜を結晶化して活性多結晶シリコン膜を形成する。
【０１０６】
以後、半導体活性膜３３’上に、この半導体活性膜３３’の成膜工程と同様にして、リン元素を含む不純物膜３４’を形成する。ここで、成膜反応ガスとしては、モノシランまたはジシランおよび、ホスフィン（ＰＨ3 ）が適応される。
その後、フォトリソ加工およびエッチング加工により不要部分を除去し、半導体膜３３およびｎ+ 膜３４を形成し、ソース電極３７およびドレイン電極３６となる導電体膜３６’をスパッタ成膜法により成膜した後、フォトリソ加工およびエッチング加工により不要部分を除去し、ソース電極３７およびドレイン電極３６を形成する。
次いで、全面に絶縁膜からなるパッシベーション膜３８を成膜し、以上の工程により図３８に示した薄膜トランジスタが完成する。
【０１０７】
本実施形態においては、図２８ないし図３６に示す第６実施形態と同様の効果を奏することができる。
【０１０８】
なお、上述の各実施形態においては、制御部２９に、それぞれの製造工程の条件を実行するシーケンスプログラムを記憶するメモリ部が設けられることにより、所定のシーケンスプログラムを実行することを可能とすることができる。さらに、このようなシーケンスプログラムを所望の回数繰り返して実行することも可能となる。
【０１０９】
【発明の効果】
本発明の電子素子用基板およびその製造装置によれば、プラズマＣＶＤ成膜法により二酸化シリコン絶縁膜と、拡散等防止膜としての窒化シリコン絶縁膜、酸化シリコン窒化物絶縁膜、または、銅シリサイド膜とを連続して成膜することにより、ガスフローの制御のみで工程数を増加することなく銅配線と二酸化シリコン絶縁膜との界面における特性を維持することができる。
このため、銅配線と隣接膜との元素の相互拡散を防止して、素子特性の低減を防止してデバイスの安定性を向上し、銅配線の適用を可能とし、同時に、製造工程を増加することなく、製造コストの増加を防止するという効果を奏する。
【図面の簡単な説明】
【図１】 本発明に係る電子素子用基板の第１実施形態を示す正断面図である。
【図２】 本発明に係る電子素子用基板の第１実施形態における製造工程を示す正断面図である。
【図３】 本発明に係る電子素子用基板の第１実施形態における製造工程を示す正断面図である。
【図４】 本発明に係る電子素子用基板の第１実施形態における製造工程を示す正断面図である。
【図５】 本発明に係る電子素子用基板の第１実施形態における製造工程を示す正断面図である。
【図６】 本発明に係る電子素子用基板の第１実施形態における製造工程を示す正断面図である。
【図７】 本発明に係る電子素子用基板の第１実施形態における製造工程を示す正断面図である。
【図８】 本発明に係る電子素子用基板の第１実施形態における製造工程を示す正断面図である。
【図９】 本発明における電子素子用基板の製造装置を示す模式説明図である。
【図１０】 本発明に係る電子素子用基板の第１実施形態の製造工程におけるガスフローおよびＲＦ電力供給を示すタイムチャートである。
【図１１】 本発明に係る電子素子用基板の第２実施形態における製造工程を示す正断面図である。
【図１２】 本発明に係る電子素子用基板の第２実施形態における製造工程を示す正断面図である。
【図１３】 本発明に係る電子素子用基板の第２実施形態の製造工程におけるガスフローおよびＲＦ電力供給を示すタイムチャートである。
【図１４】 本発明に係る電子素子用基板の第２実施形態の製造工程におけるガスフローおよびＲＦ電力供給を示す他のタイムチャートである。
【図１５】 本発明に係る電子素子用基板の第３実施形態を示す正断面図である。
【図１６】 本発明に係る電子素子用基板の第３実施形態の製造工程におけるガスフローおよびＲＦ電力供給を示す他のタイムチャートである。
【図１７】 本発明に係る電子素子用基板の第４実施形態を示す正断面図である。
【図１８】 本発明に係る電子素子用基板の第４実施形態における製造工程を示す正断面図である。
【図１９】 本発明に係る電子素子用基板の第４実施形態における製造工程を示す正断面図である。
【図２０】 本発明に係る電子素子用基板の第４実施形態における製造工程を示す正断面図である。
【図２１】 本発明に係る電子素子用基板の第４実施形態における製造工程を示す正断面図である。
【図２２】 本発明に係る電子素子用基板の第４実施形態における製造工程を示す正断面図である。
【図２３】 本発明に係る電子素子用基板の第４実施形態における製造工程を示す正断面図である。
【図２４】 本発明に係る電子素子用基板の第４実施形態における製造工程を示すガスフロー図である。
【図２５】 本発明に係る電子素子用基板の第４実施形態の製造工程におけるガスフローおよびＲＦ電力供給を示すタイムチャートである。
【図２６】 本発明に係る電子素子用基板の第５実施形態を示す正断面図である。
【図２７】 本発明に係る電子素子用基板の第５実施形態の製造工程におけるガスフローおよびＲＦ電力供給を示すタイムチャートである。
【図２８】 本発明に係る電子素子用基板の第６実施形態を示す正断面図である。
【図２９】 本発明に係る電子素子用基板の第６実施形態における製造工程を示す正断面図である。
【図３０】 本発明に係る電子素子用基板の第６実施形態における製造工程を示す正断面図である。
【図３１】 本発明に係る電子素子用基板の第６実施形態における製造工程を示す正断面図である。
【図３２】 本発明に係る電子素子用基板の第６実施形態における製造工程を示す正断面図である。
【図３３】 本発明に係る電子素子用基板の第６施形態における製造工程を示す正断面図である。
【図３４】 本発明に係る電子素子用基板の第６実施形態における製造工程を示す正断面図である。
【図３５】 本発明に係る電子素子用基板の第６施形態における製造工程を示す正断面図である。
【図３６】 本発明に係る電子素子用基板の第６実施形態の製造工程におけるガスフローおよびＲＦ電力供給を示すタイムチャートである。
【図３７】 本発明に係る電子素子用基板の第８実施形態における製造工程を示す正断面図である。
【図３８】 本発明に係る電子素子用基板の第８実施形態を示す正断面図である。
【図３９】 本発明に係る電子素子用基板の第８実施形態の製造工程におけるガスフローおよびＲＦ電力供給を示すタイムチャートである。
【図４０】 従来の電子素子用基板を示す正断面図である。
【符号の説明】
１…基板
２…チャネル生成部
３…ソース領域部
４…ドレイン領域部
６…ゲート絶縁膜（二酸化シリコン絶縁膜）
７…ゲート電極（銅配線）
８…保護膜（二酸化シリコン絶縁膜）
９…コンタクトホール
１０…ソース電極
１１…ドレイン電極
１２…半導体膜
２１…プラズマ励起電源
２２…プラズマ励起電極
２３…バイアス電源
２４…サセプタ電極
２５…プラズマ処理室
２６…ガス導入管
２７…ガス供給手段
２８…ガス排気手段
２９…制御部
３０…絶縁性基板
３１…ゲート電極（銅配線）
３２…ゲート絶縁膜（二酸化シリコン絶縁膜）
３３…半導体膜
３３’…半導体活性膜
３４…不純物膜（ｎ+ 膜）
３４’…不純物膜
３６…ドレイン電極
３７…ソース電極
３８…パッシベーション膜
Ｂ，Ｂ２，Ｂ５，Ｃ…酸化シリコン窒化物絶縁膜（拡散等防止膜）
Ｂ１，Ｂ３，Ｃ１…窒化シリコン膜（拡散等防止膜）
Ｂ４…銅シリサイド膜（拡散等防止膜）
Claims (1)
- 真空室内に保持した基板上に二酸化シリコン絶縁膜を亜酸化窒素（Ｎ ２ Ｏ）、水素（Ｈ ２ ）、モノシラン（ＳｉＨ ４ ）、および、キャリヤーガスを含んでいるガスを供給してプラズマＣＶＤ成膜法により形成する工程と、次いで、前記真空室内においてプラズマが生成しない状態で、水素（Ｈ２）と亜酸化窒素（Ｎ２Ｏ）ガスとからなる雰囲気中に二酸化シリコン絶縁膜が形成された前記基板を曝すことにより、前記二酸化シリコン絶縁膜表面を窒化し該二酸化シリコン絶縁膜の表面に酸化シリコン窒化物絶縁膜を形成する工程と、を有することを特徴とする電子素子用基板製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000052513A JP4955848B2 (ja) | 2000-02-28 | 2000-02-28 | 電子素子用基板製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000052513A JP4955848B2 (ja) | 2000-02-28 | 2000-02-28 | 電子素子用基板製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001244266A JP2001244266A (ja) | 2001-09-07 |
| JP4955848B2 true JP4955848B2 (ja) | 2012-06-20 |
Family
ID=18574017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000052513A Expired - Lifetime JP4955848B2 (ja) | 2000-02-28 | 2000-02-28 | 電子素子用基板製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4955848B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100486248B1 (ko) * | 2002-07-09 | 2005-05-03 | 삼성전자주식회사 | 실리콘옥사이드층을 포함하는 반도체소자의 제조방법 |
| JP5277552B2 (ja) * | 2007-03-19 | 2013-08-28 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| WO2010098101A1 (ja) * | 2009-02-27 | 2010-09-02 | 株式会社アルバック | トランジスタ、トランジスタの製造方法及びその製造装置 |
| WO2011087698A2 (en) * | 2009-12-22 | 2011-07-21 | Applied Materials, Inc. | Pecvd multi-step processing with continuous plasma |
| JP5604316B2 (ja) * | 2011-01-19 | 2014-10-08 | 株式会社アルバック | 成膜方法 |
| JP6232219B2 (ja) * | 2013-06-28 | 2017-11-15 | 東京エレクトロン株式会社 | 多層保護膜の形成方法 |
| KR102166898B1 (ko) * | 2014-01-10 | 2020-10-19 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR102517127B1 (ko) * | 2015-12-02 | 2023-04-03 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 이를 포함하는 유기 발광 표시 장치 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02125447A (ja) * | 1988-06-22 | 1990-05-14 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPH05144951A (ja) * | 1991-09-27 | 1993-06-11 | Sony Corp | 配線形成方法 |
| JPH0613381A (ja) * | 1992-06-29 | 1994-01-21 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JPH0621059A (ja) * | 1992-07-06 | 1994-01-28 | Seiko Epson Corp | 半導体装置および、その製造方法 |
| JPH07183515A (ja) * | 1993-12-24 | 1995-07-21 | Kawasaki Steel Corp | 半導体装置の製造方法 |
| JP2809196B2 (ja) * | 1996-05-30 | 1998-10-08 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH10321606A (ja) * | 1997-05-20 | 1998-12-04 | Ricoh Co Ltd | 配線形成方法 |
| JPH1126755A (ja) * | 1997-06-30 | 1999-01-29 | Toshiba Corp | Ｍｏｓトランジスタ、半導体装置およびｍｏｓトランジスタの製造方法 |
| JP4175437B2 (ja) * | 1997-09-16 | 2008-11-05 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JP2000036601A (ja) * | 1998-07-17 | 2000-02-02 | Sony Corp | 薄膜トランジスタの製造方法 |
-
2000
- 2000-02-28 JP JP2000052513A patent/JP4955848B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001244266A (ja) | 2001-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5876796A (en) | Process for selectively depositing a refractory metal silicide on silicon, and silicon wafer metallized using this process | |
| JPS61203636A (ja) | 耐熱金属シリサイド層の形成方法 | |
| JP4955848B2 (ja) | 電子素子用基板製造方法 | |
| US6639279B1 (en) | Semiconductor transistor having interface layer between semiconductor and insulating layers | |
| US7446023B2 (en) | High-density plasma hydrogenation | |
| US6004872A (en) | Method of manufacturing semiconductor device | |
| US5882975A (en) | Method of fabricating salicide-structure semiconductor device | |
| JP2914282B2 (ja) | 半導体装置の製造方法 | |
| KR100528446B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| JPH0794727A (ja) | 半導体装置の製造方法 | |
| JP2621327B2 (ja) | 半導体装置の製造方法 | |
| JP3182833B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP5199954B2 (ja) | 半導体装置の製造方法 | |
| JP3250543B2 (ja) | 半導体装置の製造方法 | |
| JPH08130216A (ja) | 半導体装置およびその製造方法 | |
| JP2001044187A (ja) | プラズマ成膜方法および半導体装置の製造装置 | |
| JPH05102074A (ja) | Ｍｏｓトランジスタ | |
| JPH06120355A (ja) | 半導体装置の製造方法 | |
| KR100431306B1 (ko) | 알루미늄산화막과 이트륨질산화막의 이중막으로 이루어진게이트산화막을 이용한 반도체 소자의 게이트 형성방법 | |
| JPH1041513A (ja) | 半導体素子の製造方法およびその装置 | |
| JP3537273B2 (ja) | 半導体装置の製造方法 | |
| KR100451507B1 (ko) | 반도체 소자의 제조방법 | |
| KR100325704B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH04336466A (ja) | 半導体装置の製造方法 | |
| KR100721203B1 (ko) | 3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041005 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080501 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080610 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080910 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090406 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090501 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090514 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090605 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110818 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111226 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120316 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4955848 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |