JP2001244266A - 電子素子用基板およびその製造装置 - Google Patents

Abstract

(57)【要約】 【課題】 素子特性の低減を防止してデバイスの安定性
を向上し、銅配線の適用を可能とし、製造工程、製造コ
ストの増加を防止する。 【解決手段】 プラズマＣＶＤ成膜法により、二酸化シ
リコン絶縁膜６，８，３２、および、この膜と銅配線
７，３１との界面における拡散等防止膜としての窒化シ
リコン絶縁膜、酸化シリコン窒化物絶縁膜Ｂ，Ｂ２，Ｂ
５、窒化シリコン膜Ｂ１，Ｂ３または、銅シリサイド膜
Ｂ４を連続して成膜する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子素子用基板お
よびその製造装置に係り、特に、プラズマ成膜により半
導体装置を製造する際等に用いて好適な技術に関する。

【０００２】

【従来の技術】活性多結晶シリコンからなる半導体層を
持つ半導体装置の一例として、従来の薄膜トランジスタ
の一構造例を図４０に示す。

【０００３】この薄膜トランジスタは、絶縁性のガラス
基板１０１上に形成したチャネル生成部１０２の両側を
ソース領域部１０３とドレイン領域部１０４とで挟んで
構成した活性多結晶シリコンからなる半導体層１１２を
設けている。半導体層１１２を含む基板１０１全面上に
二酸化シリコンからなるゲート絶縁層１０６と、ゲート
絶縁層１０６を介して、チャネル生成部１０２と対峙し
たゲート電極１０７とが設けられている。ゲート電極１
０７およびゲート絶縁層１０６を覆って二酸化シリコン
からなる保護膜１０８が設けられ、この保護膜１０８お
よびゲート絶縁層１０６を貫通して形成したコンタクト
ホール１０９を通して、ソース領域１０３およびドレイ
ン領域１０４に各々接続するソース電極１１０およびド
レイン電極１１１が保護膜１０８上に設けられている。

【０００４】このような薄膜トランジスタの半導体装置
を製造する際には、ガラス基板１０１上に形成された半
導体層１１２を覆うように、ゲート絶縁層１０６および
保護膜１０８を、プラズマ処理装置内でプラズマＣＶＤ
成膜法により成膜する。ここで、プラズマＣＶＤ成膜法
等のプラズマ処理は、一対の電極を処理室内に有するよ
うなプラズマ処理装置を用いて行う。このプラズマ処理
は、モノシラン等の成膜性ガスと非成膜性のキャリヤガ
スとの混合ガス雰囲気中で、一方の電極であるプラズマ
励起電極に周波数１００ＭＨｚ程度の高周波電力を供給
するとともに、他方の電極であるサセプタ電極に支持さ
れた、基板１０１にも周波数５０Ｈｚないし１．６ＭＨ
ｚ程度の高周波電力を供給することによりプラズマを発
生させて行う。

【０００５】

【発明が解決しようとする課題】最近、配線層に銅（Ｃ
ｕ）を採用することが検討されているが、電気抵抗率が
低い銅を使用することにより、配線の電気抵抗に起因す
る配線遅延を防止することができ素子内における信号伝
達速度が向上し、結果的に処理速度を向上することがで
きる。このため、上述したような薄膜トランジスタにお
いても、処理速度を向上するために、配線層に銅（Ｃ
ｕ）を採用することが検討されている。しかし、この場
合においては、Ｃｕと二酸化シリコン（ＳｉＯ₂ ）との
界面つまり、ゲート電極１０７とゲート絶縁層１０６と
の界面、および、ゲート電極１０７と保護膜１０８との
界面において、二酸化シリコン中へのＣｕの拡散や、こ
の界面における粗さ（ｒｏｕｇｈｎｅｓｓ）の増加とい
う、銅を採用したことを原因とする現象が発生する可能
性がある。これにより、銅電極の抵抗の増加、耐圧の低
下、および、界面特性の低下によるトランジスタ特性の
劣化が発生するという問題があった。このような問題を
解決するために、Ｃｕと二酸化シリコンとの界面部分に
Ｃｒ，Ｔｉ，ＴｉＮ_x 等からなる拡散等を防止するため
の膜を成膜することが考えられるが、このような手段を
採用した場合には、製造工程上、これらの膜を成膜し、
エッチング等をおこなうという手間が生じ、工程が複雑
になるとともに、製造コストが増加してしまうという問
題があった。

【０００６】本発明は、上記の事情に鑑みてなされたも
ので、以下の目的を達成しようとするものである。 銅配線と隣接膜との元素の相互拡散を防止するこ
と。 素子特性の低減を防止してデバイスの安定性を向上
し、銅配線の適用を可能とすること。 同時に、製造工程を増加することなく、製造コスト
の増加を防止すること。 上記のような電子素子用基板の製造装置を提供する
こと。

【０００７】

【課題を解決するための手段】本発明の電子素子用基板
は、表面が絶縁性である基板上に銅配線が設けられ、該
銅配線表面に酸化シリコン窒化物絶縁膜を介して二酸化
シリコン絶縁膜が形成されていることにより上記課題を
解決した。銅配線と二酸化シリコン絶縁膜との間に、拡
散等防止膜としての酸化シリコン窒化物絶縁膜が存在す
ることにより、銅配線と二酸化シリコン絶縁膜との界面
における特性を維持することができる。特に、ボトムゲ
ート型ＴＦＴにおけるゲート電極付近の構造等に適応す
ることができる。

【０００８】本発明の電子素子用基板は、表面が絶縁性
である基板上に銅配線が設けられ、該銅配線表面に窒化
シリコン絶縁膜を介して二酸化シリコン絶縁膜が形成さ
れていることにより上記課題を解決した。銅配線と二酸
化シリコン絶縁膜との間に、拡散等防止膜としての窒化
シリコン絶縁膜が存在することにより、銅配線と二酸化
シリコン絶縁膜との界面における特性を維持することが
できる。特に、ボトムゲート型ＴＦＴにおけるゲート電
極付近の構造等に適応することができる。

【０００９】本発明の電子素子用基板は、表面が絶縁性
である基板上に銅配線が設けられ、該銅配線表面に銅シ
リサイド膜を介して二酸化シリコン絶縁膜が形成されて
いることにより上記課題を解決した。銅配線と二酸化シ
リコン絶縁膜との間に、拡散等防止膜としての銅シリサ
イド膜が存在することにより、銅配線と二酸化シリコン
絶縁膜との界面における特性を維持することができる。
特に、ボトムゲート型ＴＦＴにおけるゲート電極付近の
構造等に適応することができる。

【００１０】本発明の電子素子用基板は、基板上に形成
された二酸化シリコン絶縁膜表面に、酸化シリコン窒化
物絶縁膜を介して銅配線が設けられていることにより上
記課題を解決した。銅配線と二酸化シリコン絶縁膜との
間に、拡散等防止膜としての酸化シリコン窒化物絶縁膜
が存在することにより、銅配線と二酸化シリコン絶縁膜
との界面における特性を維持することができる。特に、
トップゲート型ＴＦＴにおけるゲート電極付近の構造等
に適応することができる。

【００１１】本発明の電子素子用基板は、基板上に形成
された二酸化シリコン絶縁膜表面に、窒化シリコン絶縁
膜を介して銅配線が設けられていることにより上記課題
を解決した。銅配線と二酸化シリコン絶縁膜との間に、
拡散等防止膜としての窒化シリコン絶縁膜が存在するこ
とにより、銅配線と二酸化シリコン絶縁膜との界面にお
ける特性を維持することができる。特に、トップゲート
型ＴＦＴにおけるゲート電極付近の構造等に適応するこ
とができる。

【００１２】本発明の電子素子用基板製造装置は、真空
室内に保持した基板上に窒化シリコン絶縁膜あるいは酸
化シリコン窒化物絶縁膜をプラズマＣＶＤ成膜法により
形成する工程と、次いで、該窒化シリコン絶縁膜あるい
は酸化シリコン窒化物絶縁膜表面に、前記真空室内にお
いてプラズマを生成させたままの状態で成膜反応ガスを
切り換えることにより連続して二酸化シリコン絶縁膜を
プラズマＣＶＤ成膜法により形成する工程と、を行わせ
る制御部を有することにより上記課題を解決した。これ
により、拡散等防止膜としての窒化シリコン絶縁膜ある
いは酸化シリコン窒化物絶縁膜と、二酸化シリコン絶縁
膜とを連続して形成することが可能であり、プラズマを
生成したまま、ガスフローの制御のみで工程数を増加す
ることなく、銅配線と二酸化シリコン絶縁膜との界面に
おける特性を維持することができる。特に、活性多結晶
シリコン膜の形成された基板を覆う二酸化シリコン絶縁
膜に銅配線が形成され、拡散等防止膜としての窒化シリ
コン絶縁膜あるいは酸化シリコン窒化物絶縁膜と、二酸
化シリコン絶縁膜とを連続して形成し、トップゲート型
ＴＦＴにおけるゲート電極付近の構造等に適応すること
ができる。また、銅配線の形成された基板に、拡散等防
止膜としての窒化シリコン絶縁膜あるいは酸化シリコン
窒化物絶縁膜と、二酸化シリコン絶縁膜とを連続して成
膜し、この上に活性多結晶シリコン膜を形成することが
可能であり、ボトムゲート型ＴＦＴにおけるゲート電極
付近の構造等に適応することができる。

【００１３】本発明の電子素子用基板製造装置は、真空
室内に保持した基板上に設けられた銅配線表面を、亜酸
化窒素ガスまたはアンモニアガス雰囲気中に曝すことに
より、前記銅配線表面を窒化し該表面に銅窒化物を形成
する工程と、次いで、該銅窒化物表面に酸化雰囲気中で
二酸化シリコン絶縁膜をプラズマＣＶＤ成膜法により連
続して成膜することにより前記銅配線と前記二酸化シリ
コン絶縁膜との間に酸化シリコン窒化物絶縁膜を形成す
る工程と、を行わせる制御部を有することにより上記課
題を解決した。これにより、銅配線に、拡散等防止膜で
ある酸化シリコン窒化物絶縁膜と、二酸化シリコン絶縁
膜とを連続して形成することが可能である。特に、ガス
フローの制御のみで、銅配線表面窒化工程と、窒化銅配
線表面および二酸化シリコン絶縁膜の界面における拡散
により酸化シリコン窒化物絶縁膜を形成する工程と、を
連続して行い、工程数を増加することなく、銅配線と二
酸化シリコン絶縁膜との界面における特性を維持するこ
とができる。特に、基板上の銅配線に、銅窒化物を形成
し、これと連続して拡散等防止膜としての酸化シリコン
窒化物絶縁膜および二酸化シリコン絶縁膜を形成するこ
とが可能であり、ボトムゲート型ＴＦＴにおけるゲート
電極付近の構造等に適応することができる。

【００１４】本発明の電子素子用基板製造装置は、真空
室内に保持した基板上に設けられた銅配線表面に、シラ
ンガスのプラズマ処理を施すことにより銅シリサイド膜
を形成する工程と、次いで、該銅シリサイド膜表面に、
前記真空室内においてプラズマを生成させたままの状態
で成膜反応ガスを切り換えることにより連続して二酸化
シリコン絶縁膜をプラズマＣＶＤ成膜法により形成する
工程と、を行わせる制御部を有することにより上記課題
を解決した。これにより、基板上の銅配線に、拡散等防
止膜としての銅シリサイド膜と、二酸化シリコン絶縁膜
とを連続して形成することが可能であり、プラズマを生
成させた状態で、ガスフローの制御のみで工程数を増加
することなく、銅配線と二酸化シリコン絶縁膜との界面
における特性を維持することができる。特に、基板上の
銅配線に、拡散等防止膜としての銅シリサイド膜と、二
酸化シリコン絶縁膜とを連続して形成し、この上に活性
多結晶シリコン膜を形成することが可能であり、ボトム
ゲート型ＴＦＴにおけるゲート電極付近の構造等に適応
することができる。

【００１５】本発明の電子素子用基板製造装置は、真空
室内に保持した基板上に設けられた銅配線表面に、該基
板をシランガス雰囲気中に曝すことにより銅シリサイド
膜を形成する工程と、次いで、前記真空室内においてプ
ラズマを生成し、前記銅シリサイド膜表面にプラズマＣ
ＶＤ成膜法により連続して二酸化シリコン絶縁膜を成膜
する工程と、を行わせる制御部を有することにより上記
課題を解決した。これにより、銅配線表面の拡散等防止
膜としての銅シリサイド膜と、二酸化シリコン絶縁膜と
を連続して形成することが可能であり、ガスフローの制
御のみで工程数を増加することなく、銅配線と二酸化シ
リコン絶縁膜との界面における特性を維持することがで
きる。特に、基板上に形成された銅配線に、拡散等防止
膜としての銅シリサイド膜と二酸化シリコン絶縁膜とを
連続してし、この上に活性多結晶シリコン膜を形成する
ことが可能であり、ボトムゲート型ＴＦＴにおけるゲー
ト電極付近の構造等に適応することができる。

【００１６】本発明の電子素子用基板製造装置は、真空
室内に保持した基板上に二酸化シリコン絶縁膜をプラズ
マＣＶＤ成膜法により形成する工程と、次いで、該二酸
化シリコン絶縁膜表面に、前記真空室内においてプラズ
マを生成させたままの状態で成膜反応ガスを切り換える
ことにより連続して窒化シリコン絶縁膜あるいは酸化シ
リコン窒化物絶縁膜をプラズマＣＶＤ成膜法により形成
する工程と、を行わせる制御部を有することにより上記
課題を解決した。これにより、二酸化シリコン絶縁膜
と、拡散等防止膜としての窒化シリコン絶縁膜あるいは
酸化シリコン窒化物絶縁膜とを連続して形成することが
可能であり、プラズマを生成した状態で、ガスフローの
制御のみで工程数を増加することなく、銅配線と二酸化
シリコン絶縁膜との界面における特性を維持することが
できる。特に、活性多結晶シリコン膜の形成された基板
に、二酸化シリコン絶縁膜と拡散等防止膜としての窒化
シリコン絶縁膜あるいは酸化シリコン窒化物絶縁膜とを
連続して形成し、この上に銅配線を形成することが可能
であり、トップゲート型ＴＦＴにおけるゲート電極付近
の構造等に適応することができる。

【００１７】本発明の電子素子用基板製造装置は、真空
室内に保持した基板上に二酸化シリコン絶縁膜をプラズ
マＣＶＤ成膜法により形成する工程と、次いで、前記真
空室内においてプラズマが生成しない状態で、亜酸化窒
素ガスまたはアンモニアガス雰囲気中に二酸化シリコン
絶縁膜が形成された前記基板を曝すことにより、前記二
酸化シリコン絶縁膜表面を窒化し該表面に酸化シリコン
窒化物絶縁膜を形成する工程と、を行わせる制御部を有
することにより上記課題を解決した。これにより、基板
上に形成した二酸化シリコン絶縁膜と、拡散等防止膜と
しての酸化シリコン窒化物絶縁膜とを連続して形成する
ことが可能であり、ガスフローの制御のみで工程数を増
加することなく、銅配線と二酸化シリコン絶縁膜との界
面における特性を維持することができる。特に、活性多
結晶シリコン膜の形成された基板に、二酸化シリコン絶
縁膜と拡散等防止膜としての酸化シリコン窒化物絶縁膜
とを連続して成膜し、この上に銅配線を形成形成するこ
とが可能であり、トップゲート型ＴＦＴにおけるゲート
電極付近の構造等に適応することができる。

【００１８】

【発明の実施の形態】以下、本発明に係る電子素子用基
板およびその製造装置の第１実施形態を、図面に基づい
て説明する。図１は本実施形態における電子素子用基板
を示す正断面図であり、図において、符号１は基板、６
はゲート絶縁膜（二酸化シリコン絶縁膜）、７はゲート
電極（銅配線）、Ｂは酸化シリコン窒化物絶縁膜であ
る。本実施形態における薄膜トランジスタ（電子素子用
基板）は、いわゆるトップゲート型ＴＦＴとされ、図１
に示すように、ガラス等からなる透明な絶縁性基板１上
に形成したチャネル生成部２の両側をソース領域部３と
ドレイン領域部４とで挟んで構成した活性多結晶シリコ
ンからなる半導体膜１２が設けられている。ここでチャ
ネル生成部２は、不純物を含まない活性多結晶シリコン
膜である。ソース領域部３およびドレイン領域部４はリ
ン元素が活性多結晶シリコン中に注入された低抵抗半導
体膜である。

【００１９】この半導体膜１２を含む前記基板１上に、
二酸化シリコン（ＳｉＯ₂ ）からなるゲート絶縁膜６を
介して酸化シリコン窒化物（ＳｉＯＮ）からなる酸化シ
リコン窒化物絶縁膜Ｂが設けられており、また、ゲート
電極７がこの酸化シリコン窒化物絶縁膜Ｂおよびゲート
絶縁膜６を介してチャネル生成部２と対峙する位置に設
けられている。ゲート電極７を形成する材料としては、
抵抗値が低い金属として銅（Ｃｕ）を用いると、配線の
電気抵抗に起因する配線遅延を防止することができ望ま
しい。

【００２０】ゲート絶縁膜６およびゲート電極７の上に
は、酸化シリコン窒化物（ＳｉＯＮ）からなる酸化シリ
コン窒化物絶縁膜Ｃを介して二酸化シリコン（ＳｉＯ
₂ ）からなる保護膜８が設けられている。ソース領域部
３およびドレイン領域部４に、各々ソース電極１０およ
びドレイン電極１１とが接続されている。ソース電極１
０およびドレイン電極１１は、クロム、モリブデンある
いはタングステン等がｎ⁺ 多結晶シリコン膜との良好な
接続を得て望ましい。ソース電極１０およびドレイン電
極１１は、酸化シリコン窒化物絶縁膜Ｂ、ゲート絶縁膜
６および保護膜８に形成されたコンタクトホール９を通
して、それぞれソース領域３およびドレイン領域４と接
続している。

【００２１】次に本実施形態における電子素子用基板の
製造方法を説明する。図２ないし図８は本実施形態にお
ける製造工程を説明するための正断面図である。絶縁性
基板１上に、水素ガスとシランガスを用いてプラズマＣ
ＶＤ成膜法によりアモルファスシリコン膜を成膜し、レ
ーザアニールによりこのアモルファスシリコン膜を結晶
化して活性多結晶シリコン膜を形成する。この活性多結
晶シリコン膜にフォトリソ加工およびエッチング加工を
施して、図２に示す半導体膜１２を形成する。

【００２２】図３に示すように、半導体膜１２表面を覆
うよう、基板１の全面に二酸化シリコンからなるゲート
絶縁膜６をプラズマＣＶＤ成膜法により成膜し、次い
で、図４に示すように、このゲート絶縁膜６上に、連続
して酸化シリコン窒化物絶縁膜ＢをプラズマＣＶＤ成膜
法により成膜する。

【００２３】ここで、このゲート絶縁膜６および酸化シ
リコン窒化物絶縁膜Ｂを連続して成膜するプラズマ処理
は、図９に示すようなプラズマ処理装置（電子素子用基
板製造装置）２０を用いて連続して行う。

【００２４】図９は本発明における電子素子用基板製造
装置を示す模式説明図であり、図において、符号２１は
プラズマ励起電源、符号２２はプラズマ励起電極、符号
２３はバイアス電源、符号２４はサセプタ電極、２５は
プラズマ処理室（真空室）を各々示す。

【００２５】このプラズマ処理装置２０は、図９に示す
ように、内部を真空雰囲気に維持することの可能なプラ
ズマ処理室２５と、プラズマ処理室２５内にプラズマを
発生するためのプラズマ励起電極２２およびサセプタ電
極２４と、これらの電極２２，２３に所定の周波数の高
周波電力を供給するプラズマ励起電源２１およびバイア
ス電源２３と、サセプタ電極２４に載置された基板１を
加熱する図示しない加熱手段と、プラズマ処理室２５内
部にガス導入管２６を介して所望のガスを供給するガス
供給手段２７と、これに対応してプラズマ処理室２５内
の排気を行うガス排気手段２８と、加熱手段，プラズマ
励起電源２１，バイアス電源２３，ガス供給手段２７，
ガス排気手段２８等、このプラズマ処理装置２０の各部
を制御する制御部２９とを有する構造とされる。

【００２６】ここで、まず、プラズマ処理装置２０に設
けた一対のプラズマ励起電極２２，サセプタ電極２４の
うち、サセプタ電極２４に基板１を載置する。次に、制
御部２９によって制御された図示しない加熱手段によっ
て、サセプタ電極２４に載置された基板１を、例えば３
００℃とされる、所定の温度まで加熱する。

【００２７】基板１が所望の温度に加熱された後、この
温度に基板１を維持した状態で、制御部２９によりガス
供給手段２７およびガス排気手段２８を制御して、プラ
ズマ処理室２５内が所望の圧力となるよう排気処理しな
がら、プラズマ処理室２５内の圧力を前記所望の圧力に
保持しつつ、前記プラズマ処理装置内に成膜反応ガスを
供給する。図１０は、本実施形態におけるプラズマ処理
室２５内に供給するガスフローおよびＲＦ電力供給を示
すタイムチャートである。

【００２８】ここで、成膜反応ガスとしては、少なくと
もモノシラン、ジシラン等を含んでいるとともに、亜酸
化窒素等を含んでいることが望ましく、例えば、水素
（Ｈ₂）と亜酸化窒素（Ｎ₂Ｏ ）、モノシラン（ＳｉＨ₄
）、キャリヤーガスとしてのヘリウム（Ｈｅ）からな
るものとされる。このとき、例えば、成膜反応ガスの流
量として、 Ｎ₂Ｏ ／Ｈ₂ ／ＳｉＨ₄ ／Ｈｅ＝５０／１００／１０／
３００ｓｃｃｍ の条件とすることが可能である。

【００２９】この状態で、制御部２９によりプラズマ励
起電源２１およびバイアス電源２３を制御して、図１０
に示すガスフローに従って、時刻ｔ₀ においてプラズマ
励起電極２２およびサセプタ電極２４に高周波電力を供
給してプラズマ処理装置２０のプラズマ処理室２５内に
プラズマを励起する。これにより、銅からなるゲート電
極７を、ＳｉＨ₄ 、Ｈ₂ 、Ｎ₂Ｏ からなる成膜反応ガス
雰囲気中に曝した状態で、プラズマ励起電極２２に周波
数１００ＭＨｚ程度の高周波電力を供給するとともに、
基板１にも周波数５０ｋＨｚないし１．６ＭＨｚの高周
波電力を供給することによりプラズマ処理を行い、図３
に示すように、基板１表面およびゲート電極７表面にの
全面に二酸化シリコン（ＳｉＯ ₂ ）からなるゲート絶縁
膜６が成膜される。

【００３０】所定の膜厚までゲート絶縁膜６が成膜され
た状態で、制御部２９によりガス供給手段２７およびガ
ス排気手段２８を制御して、プラズマ処理室２５内が例
えば２００Ｐａとされる所望の圧力に保持するよう排気
処理しながら、図１０に示すガスフローに従って、時刻
ｔ₁ において前記プラズマ処理室２５内に供給する成膜
反応ガスを切り換える。ここで、成膜反応ガスとして
は、少なくともモノシラン、ジシラン等を含んでいると
ともに窒化物雰囲気とすることが望ましく、例えば、亜
酸化窒素（Ｎ₂Ｏ）、アンモニア（ＮＨ₃ ）、モノシラ
ン（ＳｉＨ₄ ）、および、キャリヤーガスとしてのヘリ
ウムガス（Ｈｅ）からなるものとされる。このとき、例
えば、成膜反応ガスの流量として、 Ｎ₂Ｏ ／ＮＨ₃ ／ＳｉＨ₄ ／Ｈｅ＝５０／１００／１０
／３００ｓｃｃｍ とすることが可能である。

【００３１】プラズマ処理室２５内にプラズマを励起し
た状態で、供給するガスを切り換えることにより、ＮＨ
₃ とＮ₂Ｏ にモノシランガス（ＳｉＨ₄ ）とからなる成
膜反応ガス雰囲気中で、プラズマ励起電極２２に周波数
１００ＭＨｚ程度の高周波電力を供給するとともに、基
板１にも周波数５０ｋＨｚないし１．６ＭＨｚの高周波
電力を供給し、合計供給電力を６００Ｗとすることによ
りプラズマ処理を行う。これにより、二酸化シリコン
（ＳｉＯ₂ ）からなる前記ゲート絶縁膜６表面において
は、酸化シリコン窒化物（ＳｉＯＮ）からなる酸化シリ
コン窒化物絶縁膜Ｂが成膜される。

【００３２】次いで、この酸化シリコン窒化物絶縁膜Ｂ
上にゲート電極となる導電体膜（銅膜）をスパッタ成膜
法により成膜した後、フォトリソ加工およびエッチング
加工により不要部分を除去し、図５に示すようゲート電
極７を形成する。次いでゲート電極７の上方からリン、
砒素等の不純物のイオンを半導体膜１２に注入すること
により、半導体膜１２のゲート電極７の下方を除いた領
域をｎ⁺ 型シリコン膜とし、ソース領域部３およびドレ
イン領域部４を図６に示すように各々形成する。ここで
半導体膜１２の中央部で不純物イオンが注入されなかっ
た領域がチャネル生成部２となる。その後、図７に示す
ように、ゲート電極７を覆うように基板１全面に酸化シ
リコン窒化物絶縁膜Ｃおよび保護膜８を形成する。

【００３３】以後、基板１全面の保護膜８、酸化シリコ
ン窒化物絶縁膜Ｃ、酸化シリコン窒化物絶縁膜Ｂおよび
ゲート絶縁膜６をフォトリソ加工およびエッチング加工
によりパターニングして、図８に示すようなソース領域
部３およびドレイン領域部４に各々達するコンタクトホ
ール９を形成する。次いで全面に導電体膜を成膜しパタ
ーニングして、図１に示すようなソース電極１０および
ドレイン電極１１をそれぞれ形成する。以上の工程によ
り図１に示した薄膜トランジスタが完成する。

【００３４】本実施形態においては、真空室２５内に保
持した基板１上に二酸化シリコン絶縁膜６をプラズマＣ
ＶＤ成膜法により形成する工程と、次いで、該二酸化シ
リコン絶縁膜６表面に、前記真空室２５内においてプラ
ズマを生成させたままの状態で成膜反応ガスを切り換え
ることにより連続して酸化シリコン窒化物絶縁膜Ｂをプ
ラズマＣＶＤ成膜法により形成する工程とを行い、銅配
線７とゲート絶縁膜６との間に、拡散等防止膜としての
酸化シリコン窒化物絶縁膜Ｂを存在させることにより、
この界面における特性を維持することができる。また、
これにより、二酸化シリコン絶縁膜６と、拡散等防止膜
としての酸化シリコン窒化物絶縁膜Ｂとを連続して形成
することが可能であり、ガスフローの制御のみで工程数
を増加することなく、銅配線７とゲート絶縁膜６との界
面における特性を維持することができる。

【００３５】以下、本発明に係る電子素子用基板および
その製造装置の第２実施形態を、図面に基づいて説明す
る。本実施形態において、図１ないし図８に示す第１実
施形態と異なる箇所は、酸化シリコン窒化物絶縁膜Ｂの
成膜方法に関する点である。これ以外で、略同一の構成
要素には、同一の符号を付して説明を省略する。

【００３６】図１１，図１２は本実施形態における製造
工程を説明するための正断面図、図１３は、本実施形態
におけるプラズマ処理室２５内に供給するガスフローお
よびＲＦ電力供給を示すタイムチャートである。

【００３７】本実施形態における電子素子用基板の製造
方法を説明する。本実施形態の製造方法においては、図
２に示す第１実施形態と同様に、絶縁性基板１上に、半
導体膜１２を形成する。その後、図１１，図１２に示す
ように、半導体膜１２表面を覆うよう、基板１の全面に
二酸化シリコンからなるゲート絶縁膜６および酸化シリ
コン窒化物絶縁膜Ｂを連続して成膜する。この処理は、
前述した第１実施形態と同様に、図９に示すようなプラ
ズマ処理装置（電子素子用基板製造装置）２０を用いて
連続して行う。

【００３８】ここで、まず、プラズマ処理装置２０に設
けた一対のプラズマ励起電極２２，サセプタ電極２４の
うち、サセプタ電極２４に基板１を載置する。次に、制
御部２９によって制御された加熱手段によって、サセプ
タ電極２４に載置された基板１を所定の温度まで加熱す
る。

【００３９】基板１が所望の温度に加熱された後、この
温度に基板１を維持した状態で、制御部２９によりガス
供給手段２７およびガス排気手段２８を制御して、プラ
ズマ処理装置２０のプラズマ処理室２５内が所望の圧力
に保持するよう排気処理しながら、前記プラズマ処理装
置２０内に成膜反応ガスを供給する。ここで、成膜反応
ガスとしては、少なくともモノシラン、ジシラン等を含
んでいることが望ましく、例えば、亜酸化窒素（Ｎ₂Ｏ
）、水素（Ｈ₂ ）、モノシラン（ＳｉＨ₄ ）、およ
び、キャリヤーガスとしてのヘリウムガス（Ｈｅ）から
なるものとされる。これらの成膜反応ガスの流量は、例
えば、 Ｎ₂Ｏ ／Ｈ₂ ／ＳｉＨ₄ ／Ｈｅ＝５０／１００／１０／
３００ｓｃｃｍ とされる。

【００４０】この状態で、図１３に示すガスフローに従
って、時刻ｔ₂ において制御部２９によりプラズマ励起
電源２１およびバイアス電源２３を制御して、プラズマ
励起電極２２に周波数１００ＭＨｚ程度の高周波電力を
供給するとともに、基板１にも周波数５０ｋＨｚないし
１．６ＭＨｚの高周波電力を供給し、合計供給電力を６
００Ｗとして、プラズマ処理室２５内にプラズマを励起
して、プラズマ処理を行い、図１１に示すように、半導
体膜１２を覆うよう基板１の全面に二酸化シリコン（Ｓ
ｉＯ₂ ）からなる二酸化シリコン膜６１を成膜する。

【００４１】ここで、成膜される二酸化シリコン膜６１
の膜厚は、ゲート絶縁膜６の膜厚と酸化シリコン窒化物
絶縁膜Ｂの膜厚とを合計した膜厚に略等しく設定され
る。所定の膜厚まで二酸化シリコン膜６１が成膜された
状態で、制御部２９によりガス供給手段２７およびガス
排気手段２８を制御して、図１３に示すガスフローに従
って、時刻ｔ₃ において前記プラズマ処理室２５内に供
給する成膜反応ガスを切り換えるとともに、制御部２９
によりプラズマ励起電源２１およびバイアス電源２３を
制御してプラズマの発生を停止する。

【００４２】ここで、切り換えた成膜反応ガスとして
は、モノシラン、ジシラン等を含んでいないことが望ま
しく、また、少なくとも亜酸化窒素、アンモニア、窒素
のいずれか一種、または、これらの混合物を含んでいる
ことが望ましく、例えば、水素（Ｈ₂ ）と亜酸化窒素
（Ｎ₂Ｏ ）からなるものとされる。プラズマ処理室２５
内に励起したプラズマをなくした状態で、供給するガス
を切り換えることにより、Ｈ₂ とＮ₂Ｏ とからなる成膜
反応ガス雰囲気中で、二酸化シリコン膜６’表面の窒化
処理を行う。

【００４３】ここで、窒化反応ガスの流量は、例えば、 Ｎ₂Ｏ ／Ｈ₂ ／Ｈｅ＝５０／１００／３００ｓｃｃｍ に設定される。これにより、前記二酸化シリコン膜６’
表面においては、図１２に示すように、酸化シリコン窒
化物（ＳｉＯＮ）からなる酸化シリコン窒化物絶縁膜Ｂ
が連続して形成される。所定の膜厚まで酸化シリコン窒
化物絶縁膜Ｂが形成されたら、図１３に示すガスフロー
に従って、成膜反応性ガスの供給を停止する。

【００４４】次いで、この酸化シリコン窒化物絶縁膜Ｂ
上にゲート電極となる導電体膜（銅膜）をスパッタ成膜
法により成膜した後、フォトリソ加工およびエッチング
加工により不要部分を除去し、図５に示す第１実施形態
と同様にして、ゲート電極７を形成する。ゲート電極７
の上方からリン、砒素等の不純物のイオンを半導体膜１
２に注入することにより、半導体膜１２のゲート電極７
の下方を除いた領域をｎ⁺ 型シリコン膜とし、ソース領
域部３およびドレイン領域部４を図６に示すように各々
形成する。ここで半導体膜１２の中央部で不純物イオン
が注入されなかった領域がチャネル生成部２とする。図
７に示す第１実施形態と同様に、ゲート電極７表面に酸
化シリコン窒化物絶縁膜Ｃおよび保護膜８を形成する。

【００４５】以後、基板１全面の保護膜８、酸化シリコ
ン窒化物絶縁膜Ｃ、酸化シリコン窒化物絶縁膜Ｂおよび
ゲート絶縁膜６をフォトリソ加工およびエッチング加工
によりパターニングして、図８に示す第１実施形態と同
様なソース領域部３およびドレイン領域部４に各々達す
るコンタクトホール９を形成する。次いで全面に導電体
膜を成膜しパターニングして、図１に示す第１実施形態
と同様なソース電極１０およびドレイン電極１１をそれ
ぞれ形成する。以上の工程により図１に示す第１実施形
態と同様に薄膜トランジスタが完成する。

【００４６】本実施形態においては、図１ないし図８に
示す第１実施形態と略同様の効果を奏する。

【００４７】なお、本実施形態においては、亜酸化窒素
（Ｎ₂Ｏ ）ガスを含むガス雰囲気において窒化処理を行
い、酸化シリコン窒化物絶縁膜Ｂを形成したが、アンモ
ニア（ＮＨ₃ ）ガスを含むガス雰囲気にて窒化処理を行
い酸化シリコン窒化物絶縁膜Ｂを成膜することも可能で
ある。この場合には、図１４に示すようなガスフローに
より、高周波電力を供給する時刻ｔ₂ からは成膜反応ガ
スが亜酸化窒素（Ｎ₂Ｏ ）を含むものとされ、高周波電
力供給を停止する時刻ｔ₃ に、プラズマ処理室２５内に
供給する成膜反応ガスを水素（Ｈ₂ ）とアンモニア（Ｎ
Ｈ₃ ）とからなるものに切り換えることが可能である。
ここで、例えば、Ｎ₂Ｏ の流量を５００ｓｃｃｍ、供給
ＲＦ電力５００Ｗ、処理時間１分の条件で二酸化シリコ
ン絶縁膜６を成膜し、その後、成膜反応ガスを切り換え
て、その流量として、 ＮＨ₃ ／Ｈ₂ ／Ｈｅ＝５０／１００／３００ｓｃｃｍ の条件で窒化処理をおこない酸化シリコン窒化物絶縁膜
Ｂを成膜することが可能である。

【００４８】この場合、本実施形態と同様の効果を奏す
ることができる。

【００４９】以下、本発明に係る電子素子用基板および
その製造装置の第３実施形態を、図面に基づいて説明す
る。本実施形態において、図１ないし図８に示す第１実
施形態と異なる箇所は、銅配線７とゲート絶縁膜６との
間に形成される拡散等防止膜として酸化シリコン窒化物
絶縁膜Ｂのかわりに、窒化シリコン（ＳｉＮ）膜Ｂ１を
採用し、また、銅配線７と保護膜８との間に形成される
拡散等防止膜として酸化シリコン窒化物絶縁膜Ｃのかわ
りに、窒化シリコン（ＳｉＮ）膜Ｃ１を採用し、これに
伴い、成膜ガス等の条件を変更した点である。これ以外
で、略同一の構成要素には、同一の符号を付して説明を
省略する。

【００５０】図１５は本実施形態における電子素子用基
板を示す正断面図、であり、図において、符号Ｂ１は窒
化シリコン（ＳｉＮ）膜である。本実施形態における薄
膜トランジスタ（電子素子用基板）は、図１に示した第
１実施形態と同様に、いわゆるトップゲート型ＴＦＴと
され、このゲート電極７が銅からなるものとされる。こ
のゲート絶縁膜６の表面には、窒化シリコン（ＳｉＮ）
からなる拡散等防止膜である窒化シリコン膜Ｂ１が形成
されている。銅配線７とゲート絶縁膜６との間に、拡散
等防止膜としての窒化シリコン膜Ｂ１が存在することに
より、この銅配線７と二酸化シリコン絶縁膜６との界面
において、耐圧、トランジスタ特性等の特性を維持する
ことができる。

【００５１】次に本実施形態における電子素子用基板の
製造方法を説明する。本実施形態の製造方法において、
図２ないし図８に示す第１実施形態とガスフローが異な
るものとされるが、それ以外は、概略同様に行われる。
まず、図２に示す第１実施形態と同様に、絶縁性基板１
上に、半導体膜１２を形成する。

【００５２】次いで、図３，図４に示す第１実施形態と
同様に、基板１表面に二酸化シリコン絶縁膜６および窒
化シリコン膜Ｂ１をプラズマＣＶＤ成膜法により形成す
る。このプラズマ処理は、図９に示すようなプラズマ処
理装置（半導体製造装置）２０を用いて連続して行う。

【００５３】図１６は、本実施形態におけるプラズマ処
理室２５内に供給するガスフローおよびＲＦ電力供給を
示すタイムチャートである。ここで、制御部２９によっ
て、加熱手段を制御して基板１を例えば３００℃まで加
熱するとともに、制御部２９によって、ガス供給手段２
７およびガス排気手段２８を制御して、プラズマ処理室
２５内に成膜反応ガスを供給する。ここで、成膜反応ガ
スとしては、少なくともモノシラン、ジシラン等を含ん
でいることが望ましく、例えば、モノシラン（ＳｉＨ
₄ ）と、水素（Ｈ₂ ）と亜酸化窒素（Ｎ₂Ｏ ）とからな
るものとされる。

【００５４】この状態で、制御部２９によりプラズマ励
起電源２１およびバイアス電源２３を制御して、図１６
に示すガスフローに従って、時刻ｔ₄ においてプラズマ
励起電極２２およびサセプタ電極２４（電極対）に高周
波電力を供給してプラズマ処理室２５内にプラズマを励
起する。これにより、基板１を、Ｈ₂ とＳｉＨ₄ とＮ₂
Ｏ とからなる成膜反応ガス雰囲気中に曝した状態で、
プラズマ励起電極２２に周波数１００ＭＨｚ程度の高周
波電力を供給するとともに、基板１にも周波数５０ｋＨ
ｚないし１．６ＭＨｚの高周波電力を供給することによ
りプラズマ処理を行い、基板１の表面に二酸化シリコン
絶縁膜６を形成する。ここで、例えば、成膜反応ガスの
流量として、 Ｎ₂Ｏ ／Ｈ₂ ／ＳｉＨ₄ ／Ｈｅ＝５０／１００／１０／
３００ｓｃｃｍ 供給ＲＦ電力６００Ｗの条件で二酸化シリコン絶縁膜６
を成膜する。ここで、その処理時間は１分とされる。

【００５５】所定の膜厚まで二酸化シリコン絶縁膜６が
成膜された状態で、制御部２９によりガス供給手段２７
およびガス排気手段２８を制御して、プラズマ処理装置
２０のプラズマ処理室２５内を例えば２００Ｐａの所望
の圧力に保持するよう排気処理しながら、図１６に示す
ガスフローに従って、時刻ｔ₅ において前記プラズマ処
理室２５内に供給する成膜反応ガスを切り換える。ここ
で、成膜反応ガスとしては、少なくともモノシラン、ジ
シラン等を含んでいることが望ましく、例えば、アンモ
ニア（ＮＨ₃ ）、モノシラン（ＳｉＨ₄ ）からなるもの
とされる。これらの成膜反応ガスの流量は、例えば、 ＮＨ₃ ／Ｎ₂ ／ＳｉＨ₄ ／Ａｒ＝５０／３００／２０／
３００ｓｃｃｍ 供給ＲＦ電力６００Ｗの条件で窒化シコン（ＳｉＮ）か
らなる窒化シリコン膜Ｂ１を成膜することが可能であ
る。

【００５６】ついで、この窒化シリコン膜Ｂ１上にゲー
ト電極となる導電体膜（銅膜）をスパッタ成膜法により
成膜した後、フォトリソ加工およびエッチング加工によ
り不要部分を除去しゲート電極７を形成する。このゲー
ト電極７の上方からリン、砒素等の不純物のイオンを半
導体膜１２に注入することにより、半導体膜１２のゲー
ト電極７の下方を除いた領域をｎ⁺ 型シリコン膜とし、
ソース領域部３およびドレイン領域部４を各々形成す
る。ここで半導体膜１２の中央部で不純物イオンが注入
されなかった領域がチャネル生成部２となる。

【００５７】以後、基板１全面の保護膜８、窒化シリコ
ン膜Ｃ１、窒化シリコン膜Ｂ１およびゲート絶縁膜６を
フォトリソ加工およびエッチング加工によりパターニン
グして、図８に示す第１実施形態のようなソース領域部
３およびドレイン領域部４に各々達するコンタクトホー
ル９を形成する。次いで全面に導電体膜を成膜しパター
ニングして、図１５に示すようなソース電極１０および
ドレイン電極１１をそれぞれ形成する。以上の工程によ
り図１５に示した薄膜トランジスタが完成する。

【００５８】本実施形態においては、図１ないし図８に
示す第１実施形態と略同様に、銅配線７と二酸化シリコ
ン絶縁膜（ゲート絶縁膜）６との間に、拡散等防止膜と
しての窒化シリコン絶縁膜Ｂ１が存在することにより、
この銅配線７と二酸化シリコン絶縁膜６との界面におけ
る素子特性を維持することができる。

【００５９】以下、本発明に係る電子素子用基板および
その製造装置の第４実施形態を、図面に基づいて説明す
る。図１７は本実施形態における電子素子用基板を示す
図であり、図において、符号３０は基板、３１はゲート
電極（銅配線）、３２はゲート絶縁膜（二酸化シリコン
絶縁膜）、Ｂ２は酸化シリコン窒化物絶縁膜である。本
実施形態における薄膜トランジスタ（電子素子用基板）
は、いわゆるボトムゲート型ＴＦＴとされ、図１７に示
すように、ガラス等からなる透明な絶縁性基板３０上に
銅からなるゲート電極３１が設けられ、このゲート電極
３１を含む前記基板３０上に、二酸化シリコン（ＳｉＯ
₂ ）からなるゲート絶縁膜３２が設けられている。これ
ら、ゲート電極３１とゲート絶縁膜３２との間には、酸
化シリコン窒化物（ＳｉＯＮ）からなる酸化シリコン窒
化物絶縁膜Ｂ２が形成されている。

【００６０】ゲート絶縁膜３２上には、平面視してゲー
ト電極３１を跨ぐように、半導体能動膜になる半導体膜
３３が設けられる。半導体膜３３は不純物を含まない活
性多結晶シリコン膜である。この半導体膜３３には、平
面視してゲート電極３１の両側に、ソース電極３７とド
レイン電極３６とが不純物膜（ｎ⁺ 膜）３４を介して接
続される。これらソース電極３７とドレイン電極３６と
は、それぞれ平面視して離間した位置に接続され、さら
に、これらに対応して不純物膜（ｎ⁺ 膜）３４も、それ
ぞれ離間した状態に半導体膜３３表面上に設けられる。
不純物膜（ｎ⁺ 膜）３４はリン元素を含む活性多結晶シ
リコンとされる低抵抗半導体膜である。

【００６１】これら半導体膜３３，ソース電極３７，ド
レイン電極３６，およびゲート絶縁膜３２を覆って、パ
ッシベーション膜３８が形成されている。ゲート電極３
１を形成する材料は、抵抗値が低い金属として銅が適用
されることが望ましく、これにより、配線の電気抵抗に
起因する配線遅延を防止することができる。また、ソー
ス電極３７とドレイン電極３６とは、クロム、モリブデ
ンあるいはタングステン等がｎ⁺ 多結晶シリコン膜との
良好な接続を得て望ましい。本実施形態によれば、銅配
線３１と二酸化シリコン絶縁膜３２との間に、拡散等防
止膜としての酸化シリコン窒化物絶縁膜Ｂ２が存在する
ことにより、この銅配線３１と二酸化シリコン絶縁膜３
２との界面における特性を維持することができる。

【００６２】次に本実施形態の半導体装置の製造方法を
説明する。図１８ないし図２４は本実施形態における製
造工程を説明するための正断面図、図２５は、本実施形
態における酸化シリコン窒化物絶縁膜Ｂ２および二酸化
シリコンからなるゲート絶縁膜３２十を連続して成膜す
る際のプラズマ処理室２５内に供給するガスフローおよ
びＲＦ電力供給を示すタイムチャートである。

【００６３】まず、図１８に示すように、ガラス等から
なる絶縁性基板３０上に、銅からなるゲート電極３１を
形成する。

【００６４】次に、図１９，図２０に示すように、ゲー
ト電極３１を覆う酸化シリコン窒化物絶縁膜Ｂ２、およ
び、基板３０の全面に二酸化シリコンからなるゲート絶
縁膜３２をプラズマＣＶＤ成膜法により連続して成膜す
る。ここで、このプラズマ処理を、図９に示したような
プラズマ処理装置（電子素子用基板製造装置）２０を用
いて行うことができる。

【００６５】まず、プラズマ処理装置２０に設けた一対
のプラズマ励起電極２２，サセプタ電極２４のうち、一
方のサセプタ電極２４に基板３０を載置する。次に、制
御部２９によって制御された図示しない加熱手段によっ
て、サセプタ電極２４に載置された基板３０を所定の温
度まで加熱する。

【００６６】基板３０が所望の温度に加熱された後、こ
の温度に基板３０を維持した状態で、制御部２９により
ガス供給手段２７およびガス排気手段２８を制御して、
プラズマ処理室２５内が所望の圧力となるよう排気処理
しながら、プラズマ処理室２５内の圧力を前記所望の圧
力に保持しつつ、前記プラズマ処理室２５内に成膜反応
ガスを供給する。ここで、成膜反応ガスとしては、少な
くともシランガス、亜酸化窒素、および、アンモニア、
窒素、水素のいずれか一種、または、これらの混合物を
含んでいることが望ましく、例えば、アンモニア（ＮＨ
₃ ）と亜酸化窒素（Ｎ₂Ｏ ）とモノシランガス（ＳｉＨ
₄ ）からなるものとされる。

【００６７】この状態で、制御部２９によりプラズマ励
起電源２１およびバイアス電源２３を制御して、プラズ
マ励起電極２２およびサセプタ電極２４に高周波電力を
供給してプラズマ処理室２５内にプラズマを励起する。
これにより、基板３０を、ＳｉＨ₄ ，ＮＨ₃ とＮ₂Ｏ か
らなる成膜反応ガス雰囲気中に曝した状態で、プラズマ
励起電極２２に周波数１００ＭＨｚ程度の高周波電力を
供給するとともに、基板３０にも周波数５０ｋＨｚない
し１．６ＭＨｚの高周波電力を供給することによりプラ
ズマ処理を行い、図１９に示すように、基板３０表面お
よびゲート電極３１表面に酸化シリコン窒化物からなる
酸化シリコン窒化物絶縁膜Ｂ２を形成する。

【００６８】所定の膜厚まで酸化シリコン窒化物絶縁膜
Ｂ２が成膜された状態で、制御部２９によりガス供給手
段２７およびガス排気手段２８を制御して、プラズマ処
理室２５内が所望の圧力となるよう排気処理しながら、
プラズマ処理室２５内の圧力を前記所望の圧力に保持し
つつ、図２５に示すガスフローに従って、時刻ｔ₆ にお
いて前記プラズマ処理室２５内に供給する成膜反応ガス
を切り換える。ここで、成膜反応ガスとしては、少なく
ともモノシラン、ジシラン等を含んでいることが好まし
く、例えば、亜酸化窒素（Ｎ₂Ｏ ）、水素（Ｈ₂ ）、モ
ノシラン（ＳｉＨ₄ ）からなるものとされる。

【００６９】プラズマ処理室２５内にプラズマを励起し
た状態で、供給するガスを切り換えることにより、Ｈ₂
とＮ₂Ｏ にモノシランガス（ＳｉＨ₄ ）とからなる成膜
反応ガス雰囲気中で、プラズマ励起電極２２に周波数１
００ＭＨｚ程度の高周波電力を供給するとともに、基板
３０にも周波数５０ｋＨｚないし１．６ＭＨｚの高周波
電力を供給することによりプラズマ処理を行う。これに
より、図２０に示すように、基板３０の全面には、この
酸化シリコン窒化物絶縁膜Ｂ２を覆うよう二酸化シリコ
ン（ＳｉＯ₂ ）からなるゲート絶縁膜３２が成膜され
る。

【００７０】次いで、図２５に示すガスフローに従っ
て、時刻ｔ₇ において供給する成膜反応ガスを、水素ガ
スとシランガスに切り換えて、図２１に示すように、プ
ラズマＣＶＤ成膜法によりアモルファスシリコン膜を成
膜した後、レーザアニールによりこのアモルファスシリ
コン膜を結晶化して活性多結晶シリコン膜（半導体活性
膜）３３’を形成する。

【００７１】以後、図２２に示すように、半導体活性膜
３３’上に、この半導体活性膜３３’の成膜工程と同様
にして、リン元素を含む不純物膜３４’を形成する。こ
こで、成膜反応ガスとしては、モノシランまたはジシラ
ンおよび、ホスフィン（ＰＨ ₃ ）からなるものが適応さ
れる。その後、図２３に示すように、フォトリソ加工お
よびエッチング加工により不要部分を除去し、半導体膜
３３およびｎ⁺ 膜３４を形成し、ソース電極３７および
ドレイン電極３６となる導電体膜３６’をスパッタ成膜
法により成膜した後、図２４に示すように、フォトリソ
加工およびエッチング加工により不要部分を除去し、ソ
ース電極３７およびドレイン電極３６を形成する。次い
で、全面に絶縁膜からなるパッシベーション膜３８を成
膜し、以上の工程により図１７に示した薄膜トランジス
タが完成する。

【００７２】本実施形態においては、真空室２５内に保
持した基板３０上に酸化シリコン窒化物絶縁膜Ｂ２をプ
ラズマＣＶＤ成膜法により形成する工程と、次いで、該
酸化シリコン窒化物絶縁膜Ｂ２表面に、前記真空室２５
内においてプラズマを生成させたままの状態で成膜反応
ガスを切り換えることにより連続して二酸化シリコン絶
縁膜３２をプラズマＣＶＤ成膜法により形成する工程
と、を電子素子用基板製造装置により行い、銅配線３１
とゲート絶縁膜３２との間に、拡散等防止膜としての酸
化シリコン窒化物絶縁膜Ｂ２が存在することにより、こ
の銅配線３１と二酸化シリコン絶縁膜３２との界面にお
ける特性を維持することができる。また、これにより、
二酸化シリコン絶縁膜３２と、拡散等防止膜としての酸
化シリコン窒化物絶縁膜Ｂ２とを連続して形成すること
が可能であり、プラズマを発生させた状態で、ガスフロ
ーの制御のみで工程数を増加することなく、銅配線３１
とゲート絶縁膜３２との界面における特性を維持するこ
とができる。

【００７３】以下、本発明に係る電子素子用基板および
その製造装置の第５実施形態を、図面に基づいて説明す
る。本実施形態において、図１７ないし図２７に示す第
４実施形態と異なる箇所は、銅配線３１の表面に形成さ
れる拡散等防止膜として酸化シリコン窒化物絶縁膜Ｂ２
のかわりに、窒化シリコン絶縁膜Ｂ３を採用した点であ
る。これ以外で、略同一の構成要素には、同一の符号を
付して説明を省略する。

【００７４】図２６は本実施形態における電子素子用基
板を示す図であり、図において、符号Ｂ３は窒化シリコ
ン絶縁膜である。本実施形態における薄膜トランジスタ
（電子素子用基板）は、図１７に示した第４実施形態と
同様に、いわゆるボトムゲート型ＴＦＴとされ、このゲ
ート電極３１が銅からなるものとされる。このゲート電
極３１の表面には、窒化シリコン（ＳｉＮ）からなる拡
散等防止膜である窒化シリコン絶縁膜Ｂ３が形成されて
いる。銅配線３１と二酸化シリコン絶縁膜（ゲート絶縁
膜）３２との間に、拡散等防止膜としての窒化シリコン
絶縁膜Ｂ３が存在することにより、この銅配線３１と二
酸化シリコン絶縁膜３２との界面における特性を維持す
ることができる。

【００７５】次に本実施形態における電子素子用基板の
製造方法を説明する。図２７は、本実施形態におけるプ
ラズマ処理室２５内に供給するガスフローおよびＲＦ電
力供給を示すタイムチャートである。本実施形態の製造
方法において、図１７ないし図２７に示す第４実施形態
の製造方法とガスフローが異なる以外は、概略同様にお
こなわれる。まず、絶縁性基板３０上に、銅からなるゲ
ート電極３１を形成する。次に、ゲート電極３１を覆う
窒化シリコン絶縁膜Ｂ３、および、基板３０の全面に酸
化シリコンからなるゲート絶縁膜３２をプラズマＣＶＤ
成膜法により連続して成膜する。ここで、次の半導体活
性膜３３’とともに、図９に示したようなプラズマ処理
装置（電子素子用基板製造装置）２０を用いて行うこと
ができる。

【００７６】ここで、基板３０を所定の温度まで加熱
し、制御部２９によりガス供給手段２７およびガス排気
手段２８を制御して、プラズマ処理室２５内に成膜反応
ガスを供給する。ここで、成膜反応ガスとしては、少な
くともモノシラン、ジシラン等を含んでいることが望ま
しく、例えば、モノシラン（ＳｉＨ₄ ）と、アンモニア
（ＮＨ₃ ）とからなるものとされる。この状態で、制御
部２９によりプラズマ励起電源２１およびバイアス電源
２３を制御して、図２７に示すガスフローに従って、プ
ラズマ励起電極２２およびサセプタ電極２４（電極対）
に高周波電力を供給してプラズマ処理装置２０のプラズ
マ処理室２５内にプラズマを励起する。

【００７７】これにより、基板３０を、ＮＨ₃ とＳｉＨ
₄ とからなる成膜反応ガス雰囲気中に曝した状態で、プ
ラズマ励起電極２２に周波数１００ＭＨｚ程度の高周波
電力を供給するとともに、基板３０にも周波数５０ｋＨ
ｚないし１．６ＭＨｚの高周波電力を供給することによ
りプラズマ処理を行い、基板３０全面およびゲート電極
３１表面に窒化シリコン（ＳｉＮ）からなる窒化シリコ
ン絶縁膜Ｂ３を形成する。

【００７８】所定の膜厚まで窒化シリコン絶縁膜Ｂ３が
成膜された状態で、制御部２９によりガス供給手段２７
およびガス排気手段２８を制御して、プラズマ処理装置
２０のプラズマ処理室２５内が所望の圧力に保持するよ
う排気処理しながら、図２７に示すガスフローに従っ
て、時刻ｔ₈ において前記プラズマ処理室２５内に供給
する成膜反応ガスを切り換える。ここで、成膜反応ガス
としては、少なくともモノシラン、ジシラン等を含んで
いることが望ましく、例えば、水素（Ｈ₂ ）、亜酸化窒
素（Ｎ₂Ｏ ）、モノシラン（ＳｉＨ₄ ）からなるものと
される。

【００７９】プラズマ処理室２５内にプラズマを励起し
た状態で、供給するガスを切り換えることにより、Ｈ₂
とＮ₂Ｏ にモノシランガス（ＳｉＨ₄ ）とからなる成膜
反応ガス雰囲気中で、プラズマ励起電極２２に周波数１
００ＭＨｚ程度の高周波電力を供給するとともに、基板
３０にも周波数５０ｋＨｚないし１．６ＭＨｚの高周波
電力を供給することによりプラズマ処理を行う。これに
より、窒化シリコン絶縁膜Ｂ３表面では、その全面に二
酸化シリコン（ＳｉＯ₂ ）からなる二酸化シリコン絶縁
膜３２が成膜される。

【００８０】次いで、供給する成膜反応ガスを、図２７
に示すガスフローに従って、時刻ｔ ₉ において水素ガス
とシランガスに切り換えて、図２１に示す第４実施形態
と同様に、プラズマＣＶＤ成膜法によりアモルファスシ
リコン膜を成膜した後、レーザアニールによりこのアモ
ルファスシリコン膜を結晶化して活性多結晶シリコン膜
を二酸化シリコン絶縁膜３２上に形成する。

【００８１】以後、半導体活性膜３３’上に、この半導
体活性膜３３’の成膜工程と同様にして、リン元素を含
む不純物膜３４’を形成する。ここで、成膜反応ガスと
しては、モノシランまたはジシランおよび、ホスフィン
（ＰＨ₃ ）が適応される。その後、フォトリソ加工およ
びエッチング加工により不要部分を除去し、半導体膜３
３およびｎ⁺ 膜３４を形成し、ソース電極３７およびド
レイン電極３６となる導電体膜３６’をスパッタ成膜法
により成膜した後、フォトリソ加工およびエッチング加
工により不要部分を除去し、ソース電極３７およびドレ
イン電極３６を形成する。次いで、全面に絶縁膜からな
るパッシベーション膜３８を成膜し、以上の工程により
図２６に示した薄膜トランジスタが完成する。

【００８２】本実施形態においては、真空室２５内に保
持した基板３０上の銅配線３１表面に窒化シリコン絶縁
膜Ｂ３をプラズマＣＶＤ成膜法により形成する工程と、
次いで、該窒化シリコン絶縁膜Ｂ３表面に、前記真空室
２５内においてプラズマを生成させたままの状態で成膜
反応ガスを切り換えることにより連続して二酸化シリコ
ン絶縁膜３２をプラズマＣＶＤ成膜法により形成する工
程と、を電子素子用基板製造装置により行い、銅配線３
１とゲート絶縁膜３２との間に、拡散等防止膜としての
窒化シリコン絶縁膜Ｂ３が存在することにより、この界
面における特性を維持することができる。また、これに
より、二酸化シリコン絶縁膜３２と、拡散等防止膜とし
ての窒化シリコン絶縁膜Ｂ３とを連続して形成すること
が可能であり、ガスフローの制御のみで工程数を増加す
ることなく、銅配線３１とゲート絶縁膜３２との界面に
おける特性を維持することができる。

【００８３】以下、本発明に係る電子素子用基板および
その製造装置の第６実施形態を、図面に基づいて説明す
る。本実施形態において、図１７ないし図２７に示す第
４実施形態と異なる箇所は、銅配線３１の表面に形成さ
れる拡散等防止膜として酸化シリコン窒化物絶縁膜Ｂ２
のかわりに、銅シリサイド膜を採用した点である。これ
以外で、略同一の構成要素には、同一の符号を付して説
明を省略する。

【００８４】図２８は本実施形態における電子素子用基
板を示す図であり、図において、符号Ｂ４は銅シリサイ
ド膜である。本実施形態における薄膜トランジスタ（電
子素子用基板）は、図１７に示した第４実施形態と同様
に、いわゆるボトムゲート型ＴＦＴとされ、このゲート
電極３１が銅からなるものとされる。このゲート電極３
１の表面には、銅シリサイドからなる拡散等防止膜であ
る銅シリサイド膜Ｂ４が形成されている。この銅シリサ
イド膜Ｂ４は、図１７ないし図２７に示す第４ないし第
５実施形態における酸化シリコン窒化物絶縁膜Ｂ２と異
なり、図２８に示すように、銅配線３１の表面のみに形
成される。銅配線３１と二酸化シリコン絶縁膜（ゲート
絶縁膜）３２との間に、拡散等防止膜としての銅シリサ
イド膜Ｂ４が存在することにより、この銅配線３１と二
酸化シリコン絶縁膜３２との界面における特性を維持す
ることができる。

【００８５】次に本実施形態における電子素子用基板の
製造方法を説明する。図２９ないし図３５は本実施形態
における製造工程を説明するための正断面図、図３７
は、本実施形態におけるプラズマ処理室２５内に供給す
るガスフローおよびＲＦ電力供給を示すタイムチャート
である。

【００８６】まず、図２９に示すように、絶縁性基板３
０上に、銅からなるゲート電極３１を形成する。次に、
図３０，図３１に示すように、ゲート電極３１を覆う銅
シリサイド膜Ｂ４、および、基板３０の全面に酸化シリ
コンからなるゲート絶縁膜３２をプラズマＣＶＤ成膜法
により連続して成膜する。ここで、次の半導体活性膜３
３’とともに、図９に示したようなプラズマ処理装置
（電子素子用基板製造装置）２０を用いて行うことがで
きる。

【００８７】ここで、基板３０を所定の温度まで加熱
し、制御部２９によりガス供給手段２７およびガス排気
手段２８を制御して、プラズマ処理室２５内に反応ガス
を供給する。ここで、反応ガスとしては、少なくともモ
ノシラン、ジシラン等を含んでいることが望ましい。こ
の状態で、制御部２９によりプラズマ励起電源２１およ
びバイアス電源２３を制御して、図３６に示すガスフロ
ーに従って、プラズマ励起電極２２およびサセプタ電極
２４（電極対）に高周波電力を供給してプラズマ処理装
置２０のプラズマ処理室２５内にプラズマを励起する。
これにより、銅からなるゲート電極３１を、ＳｉＨ₄ か
らなる反応ガス雰囲気中に曝した状態で、プラズマ励起
電極２２に周波数１００ＭＨｚ程度の高周波電力を供給
するとともに、基板３０にも周波数５０ｋＨｚないし
１．６ＭＨｚの高周波電力を供給することによりプラズ
マ処理を行い、基板３０のゲート電極３１表面をシリサ
イド化して、銅シリサイド（ＣｕＳｉ）からなる銅シリ
サイド膜Ｂ４を形成する。

【００８８】所定の膜厚まで銅シリサイド膜Ｂ４が形成
された状態で、制御部２９によりガス供給手段２７およ
びガス排気手段２８を制御して、プラズマ処理装置２０
のプラズマ処理室２５内が所望の圧力に保持するよう排
気処理しながら、図３６に示すガスフローに従って、時
刻ｔ₁₀において前記プラズマ処理室２５内に供給する成
膜反応ガスを切り換える。ここで、成膜反応ガスとして
は、少なくともモノシラン、ジシラン等を含んでいるこ
とが望ましく、例えば、水素（Ｈ₂ ）、亜酸化窒素（Ｎ
₂Ｏ ）、モノシラン（ＳｉＨ₄ ）からなるものとされ
る。プラズマ処理室２５内にプラズマを励起した状態
で、供給するガスを切り換えることにより、Ｈ₂ とＮ₂
Ｏ にモノシランガス（ＳｉＨ₄ ）とからなる成膜反応
ガス雰囲気中で、プラズマ励起電極２２に周波数１００
ＭＨｚ程度の高周波電力を供給するとともに、基板３０
にも周波数５０ｋＨｚないし１．６ＭＨｚの高周波電力
を供給することによりプラズマ処理を行う。これによ
り、基板３０表面および銅シリサイド膜Ｂ４表面では、
この銅シリサイド膜Ｂ４を覆うよう基板３０の全面に二
酸化シリコン（ＳｉＯ₂ ）からなる二酸化シリコン絶縁
膜３２が成膜される。

【００８９】次いで、図３６に示すガスフローに従っ
て、時刻ｔ₁₁において供給する成膜反応ガスを、水素ガ
スとシランガスに切り換えて、図３２に示すように、プ
ラズマＣＶＤ成膜法によりアモルファスシリコン膜を成
膜した後、レーザアニールによりこのアモルファスシリ
コン膜を結晶化して活性多結晶シリコン膜を形成する。

【００９０】以後、半導体活性膜３３’上に、図３３に
示すように、この半導体活性膜３３’の成膜工程と同様
にして、リン元素を含む不純物膜３４’を形成する。こ
こで、成膜反応ガスとしては、モノシランまたはジシラ
ンおよび、ホスフィン（ＰＨ ₃ ）が適応される。その
後、図３４に示すように、フォトリソ加工およびエッチ
ング加工により不要部分を除去し、半導体膜３３および
ｎ⁺ 膜３４を形成し、ソース電極３７およびドレイン電
極３６となる導電体膜３６’をスパッタ成膜法により成
膜した後、図３５に示すように、フォトリソ加工および
エッチング加工により不要部分を除去し、ソース電極３
７およびドレイン電極３６を形成する。次いで、全面に
絶縁膜からなるパッシベーション膜３８を成膜し、以上
の工程により図２８に示した薄膜トランジスタが完成す
る。

【００９１】本実施形態においては、真空室２５内に保
持した基板３０上の銅配線３１表面に銅シリサイド膜Ｂ
４をプラズマＣＶＤ成膜法により形成する工程と、次い
で、該銅シリサイド膜Ｂ４表面に、前記真空室２５内に
おいてプラズマを生成させたままの状態で成膜反応ガス
を切り換えることにより連続して二酸化シリコン絶縁膜
３２をプラズマＣＶＤ成膜法により形成する工程と、を
電子素子用基板製造装置により行い、銅配線３１とゲー
ト絶縁膜３２との間に、拡散等防止膜としての銅シリサ
イド膜Ｂ４が存在することにより、この界面における特
性を維持することができる。また、これにより、二酸化
シリコン絶縁膜３２と、拡散等防止膜としての銅シリサ
イド膜Ｂ４とを連続して形成することが可能であり、ガ
スフローの制御のみで工程数を増加することなく、銅配
線３１とゲート絶縁膜３２との界面における特性を維持
することができる。

【００９２】以下、本発明に係る電子素子用基板および
その製造装置の第７実施形態を、図面に基づいて説明す
る。本実施形態において、図２８ないし図３６に示す第
６実施形態と異なる箇所は、銅シリサイド膜Ｂ４の成膜
時に、プラズマを発生させない点である。これ以外で、
略同一の構成要素には、同一の符号を付して説明を省略
する。

【００９３】図３７は、本実施形態におけるプラズマ処
理室２５内に供給するガスフローおよびＲＦ電力供給を
示すタイムチャートである。本実施形態においては、図
３０，図３１に示す第６実施形態と同様に、ゲート電極
３１を覆う銅シリサイド膜Ｂ４、および、基板３０の全
面に酸化シリコンからなるゲート絶縁膜３２をプラズマ
ＣＶＤ成膜法により連続して成膜する。

【００９４】ここで、基板３０を所定の温度まで加熱
し、制御部２９によりガス供給手段２７およびガス排気
手段２８を制御して、プラズマ処理室２５内に成膜反応
ガスを供給する。ここで、成膜反応ガスとしては、少な
くともモノシラン、ジシラン等を含んでいることが望ま
しい。この際、図３７に示すガスフローに従って、プラ
ズマを生成しない状態で、銅からなるゲート電極３１
を、ＳｉＨ₄ からなる反応ガス雰囲気中に曝した状態
で、シリサイド処理を行い、基板３０のゲート電極３１
表面をシリサイド化して、銅シリサイド（ＣｕＳｉ）か
らなる銅シリサイド膜Ｂ４を形成する。

【００９５】所定の膜厚まで銅シリサイド膜Ｂ４が形成
された状態で、制御部２９によりガス供給手段２７およ
びガス排気手段２８を制御して、プラズマ処理装置２０
のプラズマ処理室２５内が所望の圧力に保持するよう排
気処理しながら、図３７に示すガスフローに従って、時
刻ｔ₁₂において前記プラズマ処理室２５内に供給する成
膜反応ガスを切り換える。ここで、成膜反応ガスとして
は、少なくともモノシラン、ジシラン等を含んでいるこ
とが望ましく、例えば、水素（Ｈ₂ ）、亜酸化窒素（Ｎ
₂Ｏ ）、モノシラン（ＳｉＨ₄ ）からなるものとされ
る。この状態で、制御部２９によりプラズマ励起電源２
１およびバイアス電源２３を制御して、図３７に示すガ
スフローに従って、時刻ｔ₁₂においてプラズマ励起電極
２２およびサセプタ電極２４（電極対）に高周波電力を
供給してプラズマ処理装置２０のプラズマ処理室２５内
にプラズマを励起する。プラズマ処理室２５内に供給す
るガスを切り換えてプラズマを励起することにより、Ｈ
₂ とＮ₂Ｏ にモノシランガス（ＳｉＨ₄ ）とからなる成
膜反応ガス雰囲気中で、プラズマ励起電極２２に周波数
１００ＭＨｚ程度の高周波電力を供給するとともに、基
板３０にも周波数５０ｋＨｚないし１．６ＭＨｚの高周
波電力を供給することによりプラズマ処理を行う。これ
により、基板３０表面および銅シリサイド膜Ｂ４表面で
は、この銅シリサイド膜Ｂ４を覆うよう基板３０の全面
に二酸化シリコン（ＳｉＯ₂ ）からなる二酸化シリコン
絶縁膜３２が成膜される。

【００９６】次いで、図３７に示すガスフローに従っ
て、時刻ｔ₁₃において供給する成膜反応ガスを、水素ガ
スとシランガスに切り換えて、プラズマＣＶＤ成膜法に
よりアモルファスシリコン膜を成膜した後、レーザアニ
ールによりこのアモルファスシリコン膜を結晶化して活
性多結晶シリコン膜を形成する。

【００９７】以後、半導体活性膜３３’上に、この半導
体活性膜３３’の成膜工程と同様にして、リン元素を含
む不純物膜３４’を形成する。ここで、成膜反応ガスと
しては、モノシランまたはジシランおよび、ホスフィン
（ＰＨ₃ ）が適応される。その後、フォトリソ加工およ
びエッチング加工により不要部分を除去し、半導体膜３
３およびｎ⁺ 膜３４を形成し、ソース電極３７およびド
レイン電極３６となる導電体膜３６’をスパッタ成膜法
により成膜した後、フォトリソ加工およびエッチング加
工により不要部分を除去し、ソース電極３７およびドレ
イン電極３６を形成する。次いで、全面に絶縁膜からな
るパッシベーション膜３８を成膜し、以上の工程により
図２８に示した代６実施形態と同様に薄膜トランジスタ
が完成する。

【００９８】本実施形態においては、図２８ないし図３
６に示す第６実施形態と同様の効果を奏することができ
る。

【００９９】以下、本発明に係る電子素子用基板および
その製造装置の第８実施形態を、図面に基づいて説明す
る。本実施形態において、図２８ないし図３６に示す第
６実施形態と異なる箇所は、銅シリサイド膜Ｂ４のかわ
りに、界面拡散により酸化シリコン窒化物絶縁膜Ｂ５を
形成した点である。これ以外で、略同一の構成要素に
は、同一の符号を付して説明を省略する。

【０１００】図３８は本実施形態における電子素子用基
板を示す正断面図であり、図において、符号Ｂ５は酸化
シリコン窒化物絶縁膜である。図３９は、本実施形態に
おけるプラズマ処理室２５内に供給するガスフローおよ
びＲＦ電力供給を示すタイムチャートである。本実施形
態においては、図３０，図３１に示す第６実施形態と同
様に、ゲート電極３１を覆う酸化シリコン窒化物絶縁膜
Ｂ５、および、基板３０の全面に酸化シリコンからなる
ゲート絶縁膜３２をプラズマＣＶＤ成膜法により連続し
て成膜する。

【０１０１】ここで、まず、プラズマ処理装置２０に設
けた一対のプラズマ励起電極２２，サセプタ電極２４の
うち、サセプタ電極２４に基板３０を載置する。次に、
制御部２９によって制御された図示しない加熱手段によ
って、サセプタ電極２４に載置された基板３０を、例え
ば３００℃とされる、所定の温度まで加熱する。

【０１０２】基板３０が所望の温度に加熱された後、こ
の温度に基板３０を維持した状態で、制御部２９により
ガス供給手段２７およびガス排気手段２８を制御して、
プラズマ処理室２５内が所望の圧力となるよう排気処理
しながら、プラズマ処理室２５内の圧力を前記所望の圧
力に保持しつつ、前記プラズマ処理装置内に成膜反応ガ
スを供給する。ここで、成膜反応ガスとしては、少なく
とも、アンモニア、を含んでいることが望ましい。この
際、図３９に示すガスフローに従って、プラズマを生成
した状態で、銅からなるゲート電極３１を、ＮＨ₃ から
なる反応ガス雰囲気中に曝した状態で、窒化処理を行
い、基板３０のゲート電極３１表面を窒化して、銅窒化
物（ＣｕＮ）からなる銅窒化物膜を形成する。

【０１０３】所定の膜厚まで銅窒化物膜が成膜された状
態で、制御部２９によりガス供給手段２７およびガス排
気手段２８を制御して、プラズマ処理装置２０のプラズ
マ処理室２５内が所望の圧力に保持するよう排気処理し
ながら、図３９に示すガスフローに従って、時刻ｔ₁₄に
おいて前記プラズマ処理室２５内に供給する成膜反応ガ
スを切り換える。ここで、成膜反応ガスとしては、少な
くともモノシラン、ジシラン等を含んでいることが望ま
しく、例えば、水素（Ｈ₂ ）、亜酸化窒素（Ｎ ₂Ｏ ）、
モノシラン（ＳｉＨ₄ ）からなるものとされる。同時
に、制御部２９によりプラズマ励起電源２１およびバイ
アス電源２３を制御して、図３９に示すガスフローに従
って、時刻ｔ₁₄においてプラズマ励起電極２２およびサ
セプタ電極２４（電極対）に高周波電力を供給してプラ
ズマ処理装置２０のプラズマ処理室２５内にプラズマを
励起する。

【０１０４】プラズマ処理室２５内に供給するガスを切
り換えてプラズマを励起することにより、Ｈ₂ とＮ₂Ｏ
にモノシランガス（ＳｉＨ₄ ）とからなる成膜反応ガス
雰囲気中で、プラズマ励起電極２２に周波数１００ＭＨ
ｚ程度の高周波電力を供給するとともに、基板３０にも
周波数５０ｋＨｚないし１．６ＭＨｚの高周波電力を供
給することによりプラズマ処理を行う。これにより、基
板３０表面およびゲート電極３１表面の銅窒化物膜表面
では、基板３０の全面に二酸化シリコン（ＳｉＯ₂ ）か
らなる二酸化シリコン絶縁膜３２が成膜されると同時
に、前記ゲート電極（銅配線）３１表面においては、前
記銅窒化物膜と二酸化シリコン絶縁膜３２との間で界面
拡散がおこり、酸化シリコン窒化物（ＳｉＯＮ）からな
る酸化シリコン窒化物絶縁膜Ｂ５が成膜されるととも
に、基板３０全面では、この酸化シリコン窒化物絶縁膜
Ｂ５を覆うよう二酸化シリコン（ＳｉＯ₂ ）からなるゲ
ート絶縁膜３２が成膜される。

【０１０５】次いで、図３９に示すガスフローに従っ
て、時刻ｔ₁₃において供給する成膜反応ガスを、水素ガ
スとシランガスに切り換えて、プラズマＣＶＤ成膜法に
よりアモルファスシリコン膜を成膜した後、レーザアニ
ールによりこのアモルファスシリコン膜を結晶化して活
性多結晶シリコン膜を形成する。

【０１０６】以後、半導体活性膜３３’上に、この半導
体活性膜３３’の成膜工程と同様にして、リン元素を含
む不純物膜３４’を形成する。ここで、成膜反応ガスと
しては、モノシランまたはジシランおよび、ホスフィン
（ＰＨ₃ ）が適応される。その後、フォトリソ加工およ
びエッチング加工により不要部分を除去し、半導体膜３
３およびｎ⁺ 膜３４を形成し、ソース電極３７およびド
レイン電極３６となる導電体膜３６’をスパッタ成膜法
により成膜した後、フォトリソ加工およびエッチング加
工により不要部分を除去し、ソース電極３７およびドレ
イン電極３６を形成する。次いで、全面に絶縁膜からな
るパッシベーション膜３８を成膜し、以上の工程により
図３８に示した薄膜トランジスタが完成する。

【０１０７】本実施形態においては、図２８ないし図３
６に示す第６実施形態と同様の効果を奏することができ
る。

【０１０８】なお、上述の各実施形態においては、制御
部２９に、それぞれの製造工程の条件を実行するシーケ
ンスプログラムを記憶するメモリ部が設けられることに
より、所定のシーケンスプログラムを実行することを可
能とすることができる。さらに、このようなシーケンス
プログラムを所望の回数繰り返して実行することも可能
となる。

【０１０９】

【発明の効果】本発明の電子素子用基板およびその製造
装置によれば、プラズマＣＶＤ成膜法により二酸化シリ
コン絶縁膜と、拡散等防止膜としての窒化シリコン絶縁
膜、酸化シリコン窒化物絶縁膜、または、銅シリサイド
膜とを連続して成膜することにより、ガスフローの制御
のみで工程数を増加することなく銅配線と二酸化シリコ
ン絶縁膜との界面における特性を維持することができ
る。このため、銅配線と隣接膜との元素の相互拡散を防
止して、素子特性の低減を防止してデバイスの安定性を
向上し、銅配線の適用を可能とし、同時に、製造工程を
増加することなく、製造コストの増加を防止するという
効果を奏する。

【図面の簡単な説明】

【図１】 本発明に係る電子素子用基板の第１実施形
態を示す正断面図である。

【図２】 本発明に係る電子素子用基板の第１実施形
態における製造工程を示す正断面図である。

【図３】 本発明に係る電子素子用基板の第１実施形
態における製造工程を示す正断面図である。

【図４】 本発明に係る電子素子用基板の第１実施形
態における製造工程を示す正断面図である。

【図５】 本発明に係る電子素子用基板の第１実施形
態における製造工程を示す正断面図である。

【図６】 本発明に係る電子素子用基板の第１実施形
態における製造工程を示す正断面図である。

【図７】 本発明に係る電子素子用基板の第１実施形
態における製造工程を示す正断面図である。

【図８】 本発明に係る電子素子用基板の第１実施形
態における製造工程を示す正断面図である。

【図９】 本発明における電子素子用基板の製造装置
を示す模式説明図である。

【図１０】 本発明に係る電子素子用基板の第１実施
形態の製造工程におけるガスフローおよびＲＦ電力供給
を示すタイムチャートである。

【図１１】 本発明に係る電子素子用基板の第２実施
形態における製造工程を示す正断面図である。

【図１２】 本発明に係る電子素子用基板の第２実施
形態における製造工程を示す正断面図である。

【図１３】 本発明に係る電子素子用基板の第２実施
形態の製造工程におけるガスフローおよびＲＦ電力供給
を示すタイムチャートである。

【図１４】 本発明に係る電子素子用基板の第２実施
形態の製造工程におけるガスフローおよびＲＦ電力供給
を示す他のタイムチャートである。

【図１５】 本発明に係る電子素子用基板の第３実施
形態を示す正断面図である。

【図１６】 本発明に係る電子素子用基板の第３実施
形態の製造工程におけるガスフローおよびＲＦ電力供給
を示す他のタイムチャートである。

【図１７】 本発明に係る電子素子用基板の第４実施
形態を示す正断面図である。

【図１８】 本発明に係る電子素子用基板の第４実施
形態における製造工程を示す正断面図である。

【図１９】 本発明に係る電子素子用基板の第４実施
形態における製造工程を示す正断面図である。

【図２０】 本発明に係る電子素子用基板の第４実施
形態における製造工程を示す正断面図である。

【図２１】 本発明に係る電子素子用基板の第４実施
形態における製造工程を示す正断面図である。

【図２２】 本発明に係る電子素子用基板の第４実施
形態における製造工程を示す正断面図である。

【図２３】 本発明に係る電子素子用基板の第４実施
形態における製造工程を示す正断面図である。

【図２４】 本発明に係る電子素子用基板の第４実施
形態における製造工程を示すガスフロー図である。

【図２５】 本発明に係る電子素子用基板の第４実施
形態の製造工程におけるガスフローおよびＲＦ電力供給
を示すタイムチャートである。

【図２６】 本発明に係る電子素子用基板の第５実施
形態を示す正断面図である。

【図２７】 本発明に係る電子素子用基板の第５実施
形態の製造工程におけるガスフローおよびＲＦ電力供給
を示すタイムチャートである。

【図２８】 本発明に係る電子素子用基板の第６実施
形態を示す正断面図である。

【図２９】 本発明に係る電子素子用基板の第６実施
形態における製造工程を示す正断面図である。

【図３０】 本発明に係る電子素子用基板の第６実施
形態における製造工程を示す正断面図である。

【図３１】 本発明に係る電子素子用基板の第６実施
形態における製造工程を示す正断面図である。

【図３２】 本発明に係る電子素子用基板の第６実施
形態における製造工程を示す正断面図である。

【図３３】 本発明に係る電子素子用基板の第６施形
態における製造工程を示す正断面図である。

【図３４】 本発明に係る電子素子用基板の第６実施
形態における製造工程を示す正断面図である。

【図３５】 本発明に係る電子素子用基板の第６施形
態における製造工程を示す正断面図である。

【図３６】 本発明に係る電子素子用基板の第６実施
形態の製造工程におけるガスフローおよびＲＦ電力供給
を示すタイムチャートである。

【図３７】 本発明に係る電子素子用基板の第８実施
形態における製造工程を示す正断面図である。

【図３８】 本発明に係る電子素子用基板の第８実施
形態を示す正断面図である。

【図３９】 本発明に係る電子素子用基板の第８実施
形態の製造工程におけるガスフローおよびＲＦ電力供給
を示すタイムチャートである。

【図４０】 従来の電子素子用基板を示す正断面図で
ある。

【符号の説明】

１…基板 ２…チャネル生成部 ３…ソース領域部 ４…ドレイン領域部 ６…ゲート絶縁膜（二酸化シリコン絶縁膜） ７…ゲート電極（銅配線） ８…保護膜（二酸化シリコン絶縁膜） ９…コンタクトホール １０…ソース電極 １１…ドレイン電極 １２…半導体膜 ２１…プラズマ励起電源 ２２…プラズマ励起電極 ２３…バイアス電源 ２４…サセプタ電極 ２５…プラズマ処理室 ２６…ガス導入管 ２７…ガス供給手段 ２８…ガス排気手段 ２９…制御部 ３０…絶縁性基板 ３１…ゲート電極（銅配線） ３２…ゲート絶縁膜（二酸化シリコン絶縁膜） ３３…半導体膜 ３３’…半導体活性膜 ３４…不純物膜（ｎ⁺ 膜） ３４’…不純物膜 ３６…ドレイン電極 ３７…ソース電極 ３８…パッシベーション膜 Ｂ，Ｂ２，Ｂ５，Ｃ…酸化シリコン窒化物絶縁膜（拡散
等防止膜） Ｂ１，Ｂ３，Ｃ１…窒化シリコン膜（拡散等防止膜） Ｂ４…銅シリサイド膜（拡散等防止膜）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/316 Ｈ０１Ｌ 21/318 Ｂ ５Ｆ１１０ 21/318 Ｃ 21/88 Ｍ 29/786 29/78 ６１７Ｕ 21/336 ６１７Ｖ ６１７Ｌ ６１９Ａ ６２７Ｂ (72)発明者 吉田 修 宮城県仙台市泉区明通三丁目31番地 株式 会社フロンテック内 (72)発明者 北川 均 宮城県仙台市泉区明通三丁目31番地 株式 会社フロンテック内 (72)発明者 新井 和之 宮城県仙台市泉区明通三丁目31番地 株式 会社フロンテック内 Ｆターム(参考） 4K030 AA06 AA13 AA24 BA35 BA40 BA44 BB13 FA01 FA03 HA03 HA04 LA02 LA15 4M104 BB04 BB13 BB16 BB18 BB19 CC05 DD84 DD86 DD89 EE03 EE12 EE14 EE17 FF18 GG20 HH05 5F033 HH11 HH17 HH19 HH20 HH25 JJ17 JJ19 JJ20 MM11 MM13 PP03 PP15 QQ08 QQ09 QQ37 QQ70 QQ90 QQ98 RR04 RR06 RR08 SS01 SS02 SS15 TT02 VV06 VV15 XX28 5F045 AA08 AB32 AB33 AB34 AC01 AC12 AC17 AF07 AF08 BB14 CA15 CB05 DC51 DP02 DQ10 EF05 EH05 EH13 HA22 5F058 BA05 BB04 BB07 BD01 BD04 BD10 BD15 BF07 BF23 BF29 BF30 BJ01 BJ02 5F110 AA16 CC02 CC07 DD02 EE01 EE02 EE05 EE14 EE41 EE44 EE45 FF02 FF03 FF04 FF09 FF30 GG02 GG13 GG35 GG45 HJ01 HJ13 HK09 HK14 HK21 HK25 HK33 HK35 HL04 NN03 NN22 NN23 NN24 PP03 QQ09 QQ11

Claims (11)

【特許請求の範囲】
1. 【請求項１】 表面が絶縁性である基板上に銅配線が
   設けられ、該銅配線表面に酸化シリコン窒化物絶縁膜を
   介して二酸化シリコン絶縁膜が形成されていることを特
   徴とする電子素子用基板。
2. 【請求項２】 表面が絶縁性である基板上に銅配線が
   設けられ、該銅配線表面に窒化シリコン絶縁膜を介して
   二酸化シリコン絶縁膜が形成されていることを特徴とす
   る電子素子用基板。
3. 【請求項３】 表面が絶縁性である基板上に銅配線が
   設けられ、該銅配線表面に銅シリサイド膜を介して二酸
   化シリコン絶縁膜が形成されていることを特徴とする電
   子素子用基板。
4. 【請求項４】 基板上に形成された二酸化シリコン絶
   縁膜表面に、酸化シリコン窒化物絶縁膜を介して銅配線
   が設けられていることを特徴とする電子素子用基板。
5. 【請求項５】 基板上に形成された二酸化シリコン絶
   縁膜表面に、窒化シリコン絶縁膜を介して銅配線が設け
   られていることを特徴とする電子素子用基板。
6. 【請求項６】 真空室内に保持した基板上に窒化シリ
   コン絶縁膜あるいは酸化シリコン窒化物絶縁膜をプラズ
   マＣＶＤ成膜法により形成する工程と、 次いで、該窒化シリコン絶縁膜あるいは酸化シリコン窒
   化物絶縁膜表面に、前記真空室内においてプラズマを生
   成させたままの状態で成膜反応ガスを切り換えることに
   より連続して二酸化シリコン絶縁膜をプラズマＣＶＤ成
   膜法により形成する工程と、 を行わせる制御部を有することを特徴とする電子素子用
   基板製造装置。
7. 【請求項７】 真空室内に保持した基板上に設けられ
   た銅配線表面を、亜酸化窒素ガスまたはアンモニアガス
   雰囲気中に曝すことにより、前記銅配線表面を窒化し該
   表面に銅窒化物を形成する工程と、 次いで、該銅窒化物表面に酸化雰囲気中で二酸化シリコ
   ン絶縁膜をプラズマＣＶＤ成膜法により連続して成膜す
   ることにより前記銅配線と前記二酸化シリコン絶縁膜と
   の間に酸化シリコン窒化物絶縁膜を形成する工程と、 を行わせる制御部を有することを特徴とする電子素子用
   基板製造装置。
8. 【請求項８】 真空室内に保持した基板上に設けられ
   た銅配線表面に、シランガスのプラズマ処理を施すこと
   により銅シリサイド膜を形成する工程と、 次いで、該銅シリサイド膜表面に、前記真空室内におい
   てプラズマを生成させたままの状態で成膜反応ガスを切
   り換えることにより連続して二酸化シリコン絶縁膜をプ
   ラズマＣＶＤ成膜法により形成する工程と、 を行わせる制御部を有することを特徴とする電子素子用
   基板製造装置。
9. 【請求項９】 真空室内に保持した基板上に設けられ
   た銅配線表面に、該基板をシランガス雰囲気中に曝すこ
   とにより銅シリサイド膜を形成する工程と、 次いで、前記真空室内においてプラズマを生成し、前記
   銅シリサイド膜表面にプラズマＣＶＤ成膜法により連続
   して二酸化シリコン絶縁膜を成膜する工程と、 を行わせる制御部を有することを特徴とする電子素子用
   基板製造装置。
10. 【請求項１０】 真空室内に保持した基板上に二酸化
    シリコン絶縁膜をプラズマＣＶＤ成膜法により形成する
    工程と、 次いで、該二酸化シリコン絶縁膜表面に、前記真空室内
    においてプラズマを生成させたままの状態で成膜反応ガ
    スを切り換えることにより連続して窒化シリコン絶縁膜
    あるいは酸化シリコン窒化物絶縁膜をプラズマＣＶＤ成
    膜法により形成する工程と、 を行わせる制御部を有することを特徴とする電子素子用
    基板製造装置。
11. 【請求項１１】 真空室内に保持した基板上に二酸化
    シリコン絶縁膜をプラズマＣＶＤ成膜法により形成する
    工程と、 次いで、前記真空室内においてプラズマが生成しない状
    態で、亜酸化窒素ガスまたはアンモニアガス雰囲気中に
    二酸化シリコン絶縁膜が形成された前記基板を曝すこと
    により、前記二酸化シリコン絶縁膜表面を窒化し該表面
    に酸化シリコン窒化物絶縁膜を形成する工程と、 を行わせる制御部を有することを特徴とする電子素子用
    基板製造装置。