KR102517127B1 - 박막 트랜지스터 표시판 및 이를 포함하는 유기 발광 표시 장치 - Google Patents

박막 트랜지스터 표시판 및 이를 포함하는 유기 발광 표시 장치 Download PDF

Info

Publication number
KR102517127B1
KR102517127B1 KR1020150170781A KR20150170781A KR102517127B1 KR 102517127 B1 KR102517127 B1 KR 102517127B1 KR 1020150170781 A KR1020150170781 A KR 1020150170781A KR 20150170781 A KR20150170781 A KR 20150170781A KR 102517127 B1 KR102517127 B1 KR 102517127B1
Authority
KR
South Korea
Prior art keywords
diffusion barrier
barrier layer
semiconductor
layer
electrode
Prior art date
Application number
KR1020150170781A
Other languages
English (en)
Other versions
KR20170065069A (ko
Inventor
이동희
강현주
신상원
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150170781A priority Critical patent/KR102517127B1/ko
Priority to US15/237,866 priority patent/US10192944B2/en
Publication of KR20170065069A publication Critical patent/KR20170065069A/ko
Priority to US16/250,642 priority patent/US10734461B2/en
Application granted granted Critical
Publication of KR102517127B1 publication Critical patent/KR102517127B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Abstract

본 발명은 박막 트랜지스터 표시판 및 이를 포함하는 유기 발광 표시 장치에 관한 것으로, 본 발명의 일 실시예에 의한 박막 트랜지스터 표시판은 기판, 상기 기판 위에 위치하는 반도체, 상기 반도체 위에 위치하는 제1 게이트 절연막, 상기 제1 게이트 절연막 위에 위치하는 제1 확산 방지막, 상기 제1 확산 방지막의 측면과 접하는 제2 확산 방지막, 상기 제1 확산 방지막 위에 위치하는 제1 게이트 전극, 및 상기 반도체와 연결되어 있는 소스 전극 및 드레인 전극을 포함하고, 상기 제2 확산 방지막은 상기 제1 확산 방지막의 산화물로 이루어질 수 있다.

Description

박막 트랜지스터 표시판 및 이를 포함하는 유기 발광 표시 장치{THIN FILM TRANSISTOR ARRAY PANEL AND ORGANIC LIGHT EMITTING DIODE DISPLAY INCLUDING THE SAME}
본 발명은 박막 트랜지스터 표시판 및 이를 포함하는 유기 발광 표시 장치에 관한 것이다.
유기 발광 표시 장치는 두 개의 전극과 그 사이에 위치하는 유기 발광층을 포함하며, 하나의 전극으로부터 주입된 전자(electron)와 다른 전극으로부터 주입된 정공(hole)이 유기 발광층에서 결합하여 여기자(exciton)를 형성한다. 여기자가 여기 상태(exited state)로부터 기저 상태(ground state)로 변하면서 에너지를 방출하여 발광한다.
이러한 유기 발광 표시 장치는 자발광 소자인 유기 발광 다이오드를 포함하는 복수의 화소를 포함하며, 각 화소에는 유기 발광 다이오드를 구동하기 위한 복수의 트랜지스터 및 하나 이상의 커패시터(Capacitor)가 형성되어 있다. 복수의 트랜지스터는 기본적으로 스위칭 트랜지스터 및 구동 트랜지스터를 포함한다.
이러한 트랜지스터는 반도체 위에 게이트 전극이 위치하는 탑게이트형(top-gate type)으로 이루어질 수 있고, 반도체는 산화물 반도체 물질을 포함할 수 있으며, 게이트 전극은 구리와 같은 저저항 금속으로 이루어질 수 있다. 이때, 구리의 산화를 방지하기 위해 게이트 전극 위에 위치하는 게이트 절연막으로 실리콘 질화물을 이용할 수 있다. 실리콘 질화물로 게이트 절연막을 형성할 경우, 산화물 반도체에 수소가 확산될 수 있으며, 수소의 확산을 방지하기 위해 게이트 전극 아래에 확산 방지막을 형성할 수 있다.
이때, 확산 방지막과 게이트 전극의 식각비의 차이에 의해 확산 방지막이 게이트 전극보다 돌출되는 부분이 발생하며, 돌출되는 부분에 고전류가 발생하여 박막 트랜지스터의 특성을 저하시키는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 박막 트랜지스터의 특성을 향상시킬 수 있는 박막 트랜지스터 표시판 및 이를 포함하는 유기 발광 표시 장치를 제공하는데 그 목적이 있다.
상기와 같은 목적에 따른 본 발명의 일 실시예에 의한 박막 트랜지스터 표시판은 기판, 상기 기판 위에 위치하는 반도체, 상기 반도체 위에 위치하는 제1 게이트 절연막, 상기 제1 게이트 절연막 위에 위치하는 제1 확산 방지막, 상기 제1 확산 방지막의 측면과 접하는 제2 확산 방지막, 상기 제1 확산 방지막 위에 위치하는 제1 게이트 전극, 및 상기 반도체와 연결되어 있는 소스 전극 및 드레인 전극을 포함하고, 상기 제2 확산 방지막은 상기 제1 확산 방지막의 산화물로 이루어질 수 있다.
상기 제1 확산 방지막과 상기 제1 게이트 전극의 가장자리는 일치할 수 있다.
상기 반도체는 산화물 반도체 물질을 포함하고, 상기 제1 게이트 전극은 구리를 포함할 수 있다.
상기 제1 확산 방지막은 티타늄을 포함하고, 상기 제2 확산 방지막은 티타늄 산화물을 포함할 수 있다.
상기 반도체는 채널 영역, 및 상기 채널 영역의 양측에 위치하는 소스 영역 및 드레인 영역을 포함할 수 있다.
상기 제1 게이트 절연막, 상기 제1 확산 방지막, 및 상기 제1 게이트 전극은 상기 반도체의 채널 영역과 중첩하고, 상기 제2 확산 방지막은 상기 반도체의 소스 영역 및 드레인 영역과 중첩할 수 있다.
상기 제2 확산 방지막은 상기 제1 게이트 절연막의 측면과 접하고, 상기 반도체의 소스 영역 및 드레인 영역의 바로 위에 위치할 수 있다.
상기 제1 게이트 절연막은 상기 반도체의 소스 영역 및 드레인 영역과 중첩하지 않을 수 있다.
상기 제2 확산 방지막은 상기 반도체의 소스 영역 및 드레인 영역의 상부면 및 측면을 덮을 수 있다.
상기 제2 확산 방지막은 상기 반도체의 소스 영역 및 드레인 영역의 전체와 중첩할 수 있다.
상기 제1 게이트 절연막은 상기 반도체의 채널 영역, 소스 영역, 및 드레인 영역 바로 위에 위치하고, 상기 제2 확산 방지막은 상기 제1 게이트 절연막의 바로 위에 위치할 수 있다.
상기 제2 확산 방지막은 상기 반도체의 소스 영역 및 드레인 영역의 전체와 중첩할 수 있다.
상기 제1 게이트 전극, 상기 제2 확산 방지막, 상기 반도체 위에 위치하는 제2 게이트 절연막을 더 포함하고, 상기 제2 게이트 절연막은 상기 반도체의 소스 영역 및 드레인 영역의 바로 위에 위치할 수 있다.
상기 제2 확산 방지막은 상기 반도체의 소스 영역 및 드레인 영역의 일부와 중첩할 수 있다.
본 발명의 일 실시예에 의한 박막 트랜지스터 표시판은 상기 제1 게이트 전극, 상기 제2 확산 방지막 위에 위치하는 제2 게이트 절연막, 상기 제2 게이트 절연막 위에 위치하는 제2 게이트 전극, 및 상기 제2 게이트 전극 및 상기 제2 게이트 절연막 위에 위치하는 층간 절연막을 더 포함하고, 상기 소스 전극 및 상기 드레인 전극은 상기 층간 절연막 위에 위치할 수 있다.
상기 제2 게이트 절연막은 실리콘 질화물을 포함할 수 있다.
본 발명의 일 실시예에 의한 유기 발광 표시 장치는 기판, 상기 기판 위에 위치하는 반도체, 상기 반도체 위에 위치하는 제1 게이트 절연막, 상기 제1 게이트 절연막 위에 위치하는 제1 확산 방지막, 상기 제1 확산 방지막의 측면과 접하는 제2 확산 방지막, 상기 제1 확산 방지막 위에 위치하는 제1 게이트 전극, 상기 반도체와 연결되어 있는 소스 전극 및 드레인 전극, 상기 드레인 전극과 연결되어 있는 제1 전극, 상기 제1 전극 위에 위치하는 유기 발광층, 및 상기 유기 발광층 위에 위치하는 제2 전극을 포함하고, 상기 제2 확산 방지막은 상기 제1 확산 방지막의 산화물로 이루어질 수 있다.
상기 제1 확산 방지막과 상기 제1 게이트 전극의 가장자리는 일치할 수 있다.
상기 반도체는 산화물 반도체 물질을 포함하고, 상기 제1 게이트 전극은 구리를 포함하고, 상기 제1 확산 방지막은 티타늄을 포함하고, 상기 제2 확산 방지막은 티타늄 산화물을 포함할 수 있다.
상기 반도체는 채널 영역, 및 상기 채널 영역의 양측에 위치하는 소스 영역 및 드레인 영역을 포함하고, 상기 제1 게이트 절연막, 상기 제1 확산 방지막, 및 상기 제1 게이트 전극은 상기 반도체의 채널 영역과 중첩하고, 상기 제2 확산 방지막은 상기 반도체의 소스 영역 및 드레인 영역과 중첩할 수 있다.
상기한 바와 같은 본 발명의 일 실시예에 의한 박막 트랜지스터 표시판 및 이를 포함하는 유기 발광 표시 장치는 다음과 같은 효과가 있다.
본 발명의 일 실시예에 의한 박막 트랜지스터 표시판 및 이를 포함하는 유기 발광 표시 장치는 제1 확산 방지막의 측면과 접하는 제2 확산 방지막을 형성하여 제1 확산 방지막과 제1 게이트 전극의 가장자리를 일치시킬 수 있다. 따라서, 제1 확산 방지막이 제1 게이트 전극보다 돌출되지 않도록 하여 박막 트랜지스터의 특성이 저하되는 것을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 의한 유기 발광 표시 장치의 단면도이다.
도 2 내지 도 6은 본 발명의 일 실시예에 의한 유기 발광 표시 장치의 제조 방법을 나타내는 공정 단면도이다.
도 7은 본 발명의 일 실시예에 의한 유기 발광 표시 장치를 나타낸 단면도이다.
도 8 내지 도 11은 본 발명의 일 실시예에 의한 유기 발광 표시 장치의 제조 방법을 나타내는 공정 단면도이다.
도 12는 본 발명의 일 실시예에 의한 유기 발광 표시 장치를 나타낸 단면도이다.
도 13 내지 도 17은 본 발명의 일 실시예에 의한 유기 발광 표시 장치의 제조 방법을 나타내는 공정 단면도이다.
이하에서 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 도 1을 참조하여 본 발명의 일 실시예에 의한 유기 발광 표시 장치에 대해 설명하면 다음과 같다.
도 1은 본 발명의 일 실시예에 의한 유기 발광 표시 장치의 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 의한 유기 발광 표시 장치는 기판(110), 기판(110) 위에 위치하는 반도체(130), 반도체(130) 위에 위치하는 제1 게이트 절연막(141), 제1 게이트 절연막(141) 위에 위치하는 제1 확산 방지막(151), 제1 확산 방지막(151)의 측면과 접하는 제2 확산 방지막(159), 및 제1 확산 방지막(151) 위에 위치하는 제1 게이트 전극(152)을 포함한다.
기판(110)은 유리, 석영, 세라믹, 플라스틱 등으로 이루어진 절연성 기판으로 형성된다. 그러나, 본 발명의 일 실시예는 이에 한정되지 않고, 기판(110)은 스테인리스 강 등으로 이루어진 금속성 기판일 수도 있다.
기판(110) 위에는 버퍼층(120)이 더 위치할 수 있다. 버퍼층(120)은 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx)을 포함할 수 있다. 버퍼층(120)은 불순물 또는 수분과 같이 불필요한 성분의 침투를 방지하면서 동시에 표면을 평탄화하는 역할을 한다. 버퍼층(120)은 경우에 따라 생략될 수 있다.
반도체(130)는 버퍼층(120) 위에 위치할 수 있다. 반도체(130)는 산화물 반도체 물질을 포함할 수 있다. 반도체(130)는 불순물이 도핑되어 있지 않은 채널 영역(131), 및 채널 영역(131)의 양측에 위치하고 불순물이 도핑되어 있는 접촉 도핑 영역(132, 133)을 포함한다. 접촉 도핑 영역(132, 133)은 소스 영역(132) 및 드레인 영역(133)을 포함한다. 여기서, 불순물은 박막 트랜지스터의 종류에 따라 달라진다.
제1 게이트 절연막(141)은 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx)을 포함할 수 있다. 제1 게이트 절연막(141)은 반도체(130)의 채널 영역(131)과 중첩할 수 있다. 제1 게이트 절연막(141)은 반도체(130)의 소스 영역(132) 및 드레인 영역(133)과는 중첩하지 않을 수 있다.
제1 확산 방지막(151)은 티타늄(Ti)을 포함할 수 있다. 제1 확산 방지막(151)은 반도체(130)의 채널 영역(131)과 중첩할 수 있다. 제1 확산 방지막(151)은 반도체(130)의 소스 영역(132) 및 드레인 영역(133)과는 중첩하지 않을 수 있다.
제2 확산 방지막(159)은 제1 확산 방지막(151)의 산화물로 이루어질 수 있다. 따라서, 제2 확산 방지막(159)은 티타늄 산화물(TiOx)을 포함할 수 있다. 제2 확산 방지막(159)은 반도체(130)의 소스 영역(132) 및 드레인 영역(133)과 중첩할 수 있다. 제2 확산 방지막(159)은 반도체(130)의 소스 영역(132) 및 드레인 영역(133)의 바로 위에 위치할 수 있다. 제2 확산 방지막(159)은 반도체(130)의 소스 영역(132) 및 드레인 영역(133)의 상부면 및 측면을 덮을 수 있다. 이때, 제2 확산 방지막(159)은 반도체(130)의 소스 영역(132) 및 드레인 영역(133)의 전체와 중첩하게 된다. 또한, 제2 확산 방지막(159)은 제1 게이트 절연막(141)의 측면과 접하고, 버퍼층(120) 위에도 위치할 수 있다.
제1 게이트 전극(152)은 구리(Cu)를 포함할 수 있다. 제1 게이트 전극(152)은 반도체(130)의 채널 영역(131)과 중첩할 수 있다. 제1 게이트 전극(152)과 제1 확산 방지막(151)은 실질적으로 동일한 평면 형상을 가질 수 있다. 도 1에 도시된 제1 게이트 전극(152)과 제1 확산 방지막(152)은 서로 맞닿은 면에서 동일한 평면 형상을 가진다. 제1 게이트 전극(152)과 제1 확산 방지막(152)의 측면은 테이퍼진 형태를 가질 수 있고, 이에 따라 제1 게이트 전극(152)의 평면 크기와 제1 확산 방지막(152)의 평면 크기가 약간 상이할 수 있으나, 그 평면 형태는 실질적으로 동일하다. 따라서, 제1 게이트 전극(152)의 가장자리는 제1 확산 방지막(151)의 가장자리와 일치할 수 있다.
제1 게이트 전극(152) 및 제2 확산 방지막(159) 위에는 제2 게이트 절연막(142)이 위치할 수 있다. 제2 게이트 절연막(142)은 실리콘 질화물(SiNx)을 포함할 수 있다.
본 실시예에서, 제1 게이트 전극(152)은 구리(Cu)로 이루어진다. 제1 게이트 전극(152)을 형성한 후에 제2 게이트 절연막(142)을 형성하게 된다. 이때, 제2 게이트 절연막(142)은 실리콘 질화물(SiNx)로 이루어지므로 제2 게이트 절연막(142) 형성 과정에서 구리의 산화를 방지할 수 있다. 또한, 제1 게이트 전극(152) 아래에는 제1 확산 방지막(151)이 위치하므로, 제2 게이트 절연막(142) 형성 과정에서 산화물 반도체로 이루어진 반도체(130)로 수소가 확산되는 것을 방지할 수 있다. 나아가, 제1 확산 방지막(151)과 접하는 제2 확산 방지막(152)이 금속 물질이 아닌 금속 산화물로 이루어지고, 제1 확산 방지막(151)은 제1 게이트 전극(152)과 가장자리가 일치함으로써, 제1 확산 방지막(151)의 가장자리에 고전류가 발생하는 것을 방지할 수 있다. 따라서, 박막 트랜지스터의 특성 저하를 방지할 수 있다.
제2 게이트 절연막(142) 위에는 제2 게이트 전극(154)이 위치할 수 있다. 제2 게이트 전극(154)은 제1 게이트 전극(152)과 중첩할 수 있다.
제2 게이트 전극(154) 및 제2 게이트 절연막(142) 위에는 층간 절연막(160)이 더 위치할 수 있다.
제2 확산 방지막(159), 제2 게이트 절연막(142), 및 층간 절연막(160)에는 반도체(130)의 적어도 일부를 드러내는 접촉 구멍(162, 164)이 형성되어 있다. 접촉 구멍(162, 164)은 특히 반도체(130)의 접촉 도핑 영역(132, 133)을 드러내고 있다.
층간 절연막(160) 위에는 소스 전극(173) 및 드레인 전극(175)이 위치할 수 있다. 소스 전극(173)은 접촉 구멍(162)을 통해 반도체(130)의 소스 영역(132)과 연결되어 있고, 드레인 전극(175)은 접촉 구멍(164)을 통해 반도체(130)의 드레인 영역(133)과 연결되어 있다.
이와 같이, 반도체(130), 제1 게이트 전극(152), 소스 전극(173), 드레인 전극(175)은 하나의 박막 트랜지스터(Thin Film Transistor)를 구성한다. 상기에서 설명한 박막 트랜지스터는 스위칭 트랜지스터 또는 구동 트랜지스터일 수 있다. 이러한 박막 트랜지스터가 형성되어 있는 기판(110)을 박막 트랜지스터 표시판이라 한다.
층간 절연막(160), 소스 전극(173), 및 드레인 전극(175) 위에는 보호막(180)이 위치할 수 있다. 보호막(180)에는 드레인 전극(175)의 적어도 일부를 노출시키는 접촉 구멍(181)이 형성되어 있다.
보호막(180) 위에는 화소 전극(191)이 위치할 수 있다. 화소 전극(191)은 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide), 산화 아연(ZnO), 인듐 산화물(In2O3, Indium Oxide) 등의 투명한 도전 물질이나 리튬(Li), 칼슘(Ca), 플루오르화리튬/칼슘(LiF/Ca), 플루오르화리튬/알루미늄(LiF/Al), 알루미늄(Al), 은(Ag), 마그네슘(Mg), 또는 금(Au) 등의 반사성 금속으로 만들어질 수 있다. 화소 전극(191)은 접촉 구멍(181)을 통해서 드레인 전극(175)과 전기적으로 연결되어 유기 발광 다이오드(OLED)의 애노드 전극이 된다.
보호막(180) 위와 화소 전극(191)의 가장자리부 위에는 화소 정의막(350)이 위치할 수 있다. 화소 정의막(350)은 화소 전극(191)을 노출하는 화소 개구부(351)를 가진다. 화소 정의막(350)은 폴리아크릴계(polyacrylics) 또는 폴리이미드계(polyimides) 등의 수지와 실리카 계열의 무기물 등을 포함할 수 있다.
화소 정의막(350)의 화소 개구부(351)에는 유기 발광층(370)이 형성되어 있다. 유기 발광층(370)은 발광층, 정공 주입층(hole-injection layer, HIL), 정공 수송층(hole-transporting layer, HTL), 전자 수송층(electron-transporting layer, ETL) 및 전자 주입층(electron-injection layer, EIL) 중 적어도 하나를 포함할 수 있다.
유기 발광층(370)은 적색을 발광하는 적색 유기 발광층, 녹색을 발광하는 녹색 유기 발광층 및 청색을 발광하는 청색 유기 발광층을 포함할 수 있다. 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층은 각각 적색 화소, 녹색 화소 및 청색 화소에 형성되어 컬러 화상을 구현하게 된다.
또한, 유기 발광층(370)은 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층을 적색 화소, 녹색 화소 및 청색 화소에 모두 함께 적층하고, 각 화소 별로 적색 필터, 녹색 필터 및 청색 필터를 형성하여 컬러 화상을 구현할 수 있다. 다른 예로, 백색을 발광하는 백색 유기 발광층을 적색 화소, 녹색 화소 및 청색 화소 모두에 형성하고, 각 화소 별로 각각 적색 필터, 녹색 필터 및 청색 필터를 형성하여 컬러 화상을 구현할 수도 있다. 백색 유기 발광층과 색필터를 이용하여 컬러 화상을 구현하는 경우, 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층을 각각의 개별 화소 즉, 적색 화소, 녹색 화소 및 청색 화소에 증착하기 위한 증착 마스크를 사용하지 않아도 된다.
다른 예에서 설명한 백색 유기 발광층은 하나의 유기 발광층으로 형성될 수 있음은 물론이고, 복수의 유기 발광층을 적층하여 백색을 발광할 수 있도록 한 구성까지 포함한다. 예로, 적어도 하나의 옐로우 유기 발광층과 적어도 하나의 청색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성, 적어도 하나의 시안 유기 발광층과 적어도 하나의 적색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성, 적어도 하나의 마젠타 유기 발광층과 적어도 하나의 녹색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성 등도 포함할 수 있다.
화소 정의막(350) 및 유기 발광층(370) 위에는 공통 전극(270)이 형성된다. 공통 전극(270)은 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide), 산화 아연(ZnO), 인듐 산화물(In2O3, Indium Oxide) 등의 투명한 도전 물질이나 리튬(Li), 칼슘(Ca), 플루오르화리튬/칼슘(LiF/Ca), 플루오르화리튬/알루미늄(LiF/Al), 알루미늄(Al), 은(Ag), 마그네슘(Mg), 또는 금(Au) 등의 반사성 금속으로 만들어질 수 있다. 공통 전극(270)은 유기 발광 다이오드(OLED)의 캐소드 전극이 된다. 화소 전극(191), 유기 발광층(370) 및 공통 전극(270)은 유기 발광 다이오드(OLED)를 이룬다.
본 발명의 일 실시예에 의한 유기 발광 표시 장치는 기판(110) 위에 위치하는 제1 스토리지 전극(153) 및 제1 스토리지 전극(153)과 중첩하는 제2 스토리지 전극(155)을 더 포함할 수 있다.
제1 스토리지 전극(153) 아래에는 제1 확산 방지막(151), 제1 게이트 절연막(141), 버퍼층(120)이 더 위치할 수 있다. 제1 스토리지 전극(153)과 제2 스토리지 전극(155) 사이에는 제2 게이트 절연막(142)이 더 위치할 수 있다. 제1 스토리지 전극(153)과 제2 스토리지 전극(155)은 제2 게이트 절연막(142)을 유전체로 하여 스토리지 커패시터(Storage Capacitor)를 이룬다.
다음으로, 도 2 내지 도 6을 참조하여 본 발명의 일 실시예에 의한 유기 발광 표시 장치의 제조 방법에 대해 설명하면 다음과 같다.
도 2 내지 도 6은 본 발명의 일 실시예에 의한 유기 발광 표시 장치의 제조 방법을 나타내는 공정 단면도이다.
먼저 도 2에 도시된 바와 같이, 기판(110) 위에 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx)을 증착하여 버퍼층(120)을 형성한다.
버퍼층(120) 위에 산화물 반도체 물질을 증착하고, 이를 패터닝하여 반도체(130)를 형성한다.
반도체(130) 및 버퍼층(120) 위에 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx)을 증착하고, 이를 패터닝하여 제1 게이트 절연막(141)을 형성한다.
반도체(130)는 채널 영역(131) 및 채널 영역(131)의 양측에 위치하는 소스 영역(132) 및 드레인 영역(133)을 포함한다. 이때, 제1 게이트 절연막(141)은 반도체(130)의 채널 영역(131)과 중첩할 수 있다.
도 3에 도시된 바와 같이, 제1 게이트 절연막(141), 반도체(130), 및 버퍼층(120) 위에 제1 금속 물질층(510) 및 제2 금속 물질층(520)을 순차적으로 증착한다. 제1 금속 물질층(510)은 티타늄(Ti)을 포함할 수 있고, 제2 금속 물질층(520)은 구리(Cu)를 포함할 수 있다.
제2 금속 물질층(520) 위에 감광성 물질을 도포하고, 이를 패터닝하여 포토 레지스트 패턴(600)을 형성한다.
포토 레지스트 패턴(600)을 마스크로 이용하여 제2 금속 물질층(520)을 식각하여 도 4에 도시된 바와 같이, 제1 게이트 전극(152) 및 제1 스토리지 전극(153)을 형성한다.
포토 레지스트 패턴(600)을 마스크로 이용하여 제1 금속 물질층(510)을 산화시켜 제2 확산 방지막(159)을 형성한다. 이때, 포토 레지스트 패턴(600) 아래에 위치하여 산화되지 않은 부분의 제1 금속 물질층(510)이 제1 확산 방지막(151)이 된다.
따라서, 제1 확산 방지막(151)은 티타늄(Ti)을 포함할 수 있고, 제2 확산 방지막(159)은 티타늄 산화물(TiOx)을 포함할 수 있다.
본 실시예에서는 포토 레지스트 패턴(600)을 마스크로 이용하여 제2 금속 물질층(520)을 식각하고, 제1 금속 물질층(510)을 산화시킨다. 따라서, 제1 게이트 전극(152)과 제1 확산 방지막(151)은 동일한 평면 형상을 가질 수 있다. 즉, 제1 게이트 전극(152)과 제1 확산 방지막(151)의 가장자리가 일치할 수 있으며, 제1 확산 방지막(151)이 제1 게이트 전극(152)보다 돌출되지 않는다. 따라서, 제1 확산 방지막(151)의 가장자리에서 고전류가 발생하는 것을 방지할 수 있으며, 박막 트랜지스터의 특성 저하를 방지할 수 있다.
도 5에 도시된 바와 같이, 포토 레지스트 패턴(600)을 제거한다.
도 6에 도시된 바와 같이, 제1 게이트 전극(152), 제2 확산 방지막(159) 위에 실리콘 질화물(SiNx)을 증착하여 제2 게이트 절연막(142)을 형성한다.
제2 게이트 절연막(142) 위에 금속 물질을 증착하고, 이를 패터닝하여, 제1 게이트 전극(152)과 중첩하는 제2 게이트 전극(154)을 형성하고, 제1 스토리지 전극(153)과 중첩하는 제2 스토리지 전극(155)를 형성한다.
제2 스토리지 전극(155) 및 제2 게이트 절연막(142) 위에 층간 절연막(160)을 형성한다. 층간 절연막(160)을 패터닝하여 반도체(130)의 소스 영역(132) 및 드레인 영역(133)을 드러내는 접촉 구멍(162, 164)을 형성한다.
층간 절연막(160) 위에 금속 물질을 증착하고, 이를 패터닝하여 소스 전극(173) 및 드레인 전극(175)을 형성한다. 소스 전극(173) 및 드레인 전극(175)은 접촉 구멍(162, 164)을 통해 각각 반도체(130)의 소스 영역(132) 및 드레인 영역(133)과 연결된다.
소스 전극(173), 드레인 전극(175), 및 층간 절연막(160) 위에 보호막(180)을 형성한다. 보호막(180)을 패터닝하여 드레인 전극(175)을 드러내는 접촉 구멍(181)을 형성한다.
보호막(180) 위에 금속 물질을 증착하고, 이를 패터닝하여 화소 전극(191)을 형성한다. 화소 전극(191)은 접촉 구멍(181)을 통해 드레인 전극(175)과 연결된다.
화소 전극(191) 및 보호막(180) 위에 절연 물질을 증착하고, 이를 패터닝하여 화소 정의막(350)을 형성한다. 화소 정의막(350)은 화소 전극(191)을 노출하는 화소 개구부(351)를 가진다.
화소 개구부(351) 내에 유기 발광층(370)을 형성한다. 유기 발광층(370) 및 화소 정의막(350) 위에 금속 물질을 증착하고, 이를 패터닝하여 공통 전극(270)을 형성한다.
다음으로, 도 7을 참조하여 본 발명의 일 실시예에 의한 유기 발광 표시 장치에 대해 설명하면 다음과 같다.
도 7에 도시된 본 발명의 일 실시예에 의한 유기 발광 표시 장치는 도 1에 도시된 본 발명의 일 실시예에 의한 유기 발광 표시 장치와 동일한 부분이 상당하므로 이에 대한 설명은 생략한다. 본 실시예에서는 제1 게이트 절연막이 반도체의 채널 영역뿐만 아니라 소스 영역 및 드레인 영역을 함께 덮도록 형성된다는 점에서 앞선 실시예와 상이하며, 이하에서 더욱 설명한다.
도 7은 본 발명의 일 실시예에 의한 유기 발광 표시 장치를 나타낸 단면도이다.
도 7을 참조하면, 본 발명의 일 실시예에 의한 유기 발광 표시 장치는 기판(110), 기판(110) 위에 위치하는 반도체(130), 반도체(130) 위에 위치하는 제1 게이트 절연막(141), 제1 게이트 절연막(141) 위에 위치하는 제1 확산 방지막(151), 제1 확산 방지막(151)의 측면과 접하는 제2 확산 방지막(159), 및 제1 확산 방지막(151) 위에 위치하는 제1 게이트 전극(152)을 포함한다.
앞선 실시예에서는 제1 게이트 절연막(141)이 반도체(130)의 채널 영역(131)과 중첩하고, 소스 영역(132) 및 드레인 영역(133)과는 중첩하지 않는다. 본 실시예에서는 제1 게이트 절연막(141)이 반도체(130)의 채널 영역(131), 소스 영역(132), 및 드레인 영역(133)과 중첩한다. 제1 게이트 절연막(141)은 반도체(130)의 채널 영역(131), 소스 영역(132), 및 드레인 영역(133) 바로 위에 위치할 수 있다. 제1 게이트 절연막(141)은 반도체(130)의 상부면과 측면을 모두 덮고 있다.
앞선 실시예에서는 제2 확산 방지막(159)이 반도체(130)의 소스 영역(132) 및 드레인 영역(133) 바로 위에 위치한다. 본 실시예에서는 제2 확산 방지막(159)과 반도체(130)의 소스 영역(132) 사이, 제2 확산 방지막(159)과 반도체(130)의 드레인 영역(133) 사이에 제1 게이트 절연막(141)이 위치한다. 따라서, 제2 확산 방지막(159)은 제1 게이트 절연막(141) 바로 위에 위치하게 된다.
다음으로, 도 8 내지 도 11을 참조하여 본 발명의 일 실시예에 의한 유기 발광 표시 장치의 제조 방법에 대해 설명하면 다음과 같다.
도 8 내지 도 11에 도시된 본 발명의 일 실시예에 의한 유기 발광 표시 장치는 도 2 내지 도 6에 도시된 본 발명의 일 실시예에 의한 유기 발광 표시 장치와 동일한 부분이 상당하므로 이에 대한 설명은 생략한다.
도 8 내지 도 11은 본 발명의 일 실시예에 의한 유기 발광 표시 장치의 제조 방법을 나타내는 공정 단면도이다.
먼저, 도 8에 도시된 바와 같이, 기판(110) 위에 버퍼층(120)을 형성하고, 버퍼층(120) 위에 반도체(130)를 형성한다.
반도체(130) 및 버퍼층(120) 위에 제1 게이트 절연막(141), 제1 금속 물질층(510), 제2 금속 물질층(520)을 순차적으로 증착한다.
도 9에 도시된 바와 같이, 제2 금속 물질층(520) 위에 감광성 물질을 도포하고, 이를 패터닝하여 포토 레지스트 패턴(600)을 형성한다.
포토 레지스트 패턴(600)을 마스크로 이용하여 제2 금속 물질층(520)을 식각하여 도 10에 도시된 바와 같이, 제1 게이트 전극(152) 및 제1 스토리지 전극(153)을 형성한다.
포토 레지스트 패턴(600)을 마스크로 이용하여 제1 금속 물질층(510)을 산화시켜 제2 확산 방지막(159)을 형성한다. 이때, 제1 게이트 전극(152) 및 제1 스토리지 전극(153)의 아래에 각각 위치하여 산화되지 않은 부분의 제1 금속 물질층(510)이 제1 확산 방지막(151)이 된다.
제1 확산 방지막(151)은 티타늄(Ti)을 포함할 수 있고, 제2 확산 방지막(159)은 티타늄 산화물(TiOx)을 포함할 수 있다.
이후 포토 레지스트 패턴(600)을 제거하고, 도 11에 도시된 바와 같이, 제2 게이트 절연막(142), 제2 게이트 전극(154), 층간 절연막(160), 소스 전극(173), 드레인 전극(175), 보호막(180), 화소 전극(191), 화소 정의막(350), 유기 발광층(370), 공통 전극(270)을 순차적으로 형성한다.
다음으로, 도 12를 참조하여 본 발명의 일 실시예에 의한 유기 발광 표시 장치에 대해 설명하면 다음과 같다.
도 12에 도시된 본 발명의 일 실시예에 의한 유기 발광 표시 장치는 도 1에 도시된 본 발명의 일 실시예에 의한 유기 발광 표시 장치와 동일한 부분이 상당하므로 이에 대한 설명은 생략한다. 본 실시예에서는 제2 확산 방지막이 반도체의 소스 영역 및 드레인 영역의 전체가 아닌 일부와 중첩한다는 점에서 앞선 실시예와 상이하며, 이하에서 더욱 설명한다.
도 12는 본 발명의 일 실시예에 의한 유기 발광 표시 장치를 나타낸 단면도이다.
도 12를 참조하면, 본 발명의 일 실시예에 의한 유기 발광 표시 장치는 기판(110), 기판(110) 위에 위치하는 반도체(130), 반도체(130) 위에 위치하는 제1 게이트 절연막(141), 제1 게이트 절연막(141) 위에 위치하는 제1 확산 방지막(151), 제1 확산 방지막(151)의 측면과 접하는 제2 확산 방지막(159), 및 제1 확산 방지막(151) 위에 위치하는 제1 게이트 전극(152)을 포함한다.
앞선 실시예에서는 제2 확산 방지막(159)은 반도체(130)의 소스 영역(132) 및 드레인 영역(133)의 상부면 및 측면을 덮도록 형성되고, 반도체(130)의 소스 영역(132) 및 드레인 영역(133)의 전체와 중첩한다. 본 실시예에서는 제2 확산 방지막(159)이 반도체(130)의 소스 영역(132) 및 드레인 영역(133)의 일부와 중첩한다. 반도체(130)의 소스 영역(132) 및 드레인 영역(133)의 대부분은 제2 확산 방지막(159)에 의해 덮여 있지 않다.
제1 게이트 전극(152), 제2 확산 방지막(159), 및 반도체(130) 위에는 제2 게이트 절연막(142)이 더 위치한다. 제2 게이트 절연막(142)은 반도체(130)의 소스 영역(132) 및 드레인 영역(133)의 바로 위에 위치한다.
다음으로, 도 13 내지 도 17을 참조하여 본 발명의 일 실시예에 의한 유기 발광 표시 장치의 제조 방법에 대해 설명하면 다음과 같다.
도 13 내지 도 17에 도시된 본 발명의 일 실시예에 의한 유기 발광 표시 장치는 도 2 내지 도 6에 도시된 본 발명의 일 실시예에 의한 유기 발광 표시 장치와 동일한 부분이 상당하므로 이에 대한 설명은 생략한다.
도 13 내지 도 17은 본 발명의 일 실시예에 의한 유기 발광 표시 장치의 제조 방법을 나타내는 공정 단면도이다.
먼저, 도 13에 도시된 바와 같이, 기판(110) 위에 버퍼층(120)을 형성하고, 버퍼층(120) 위에 반도체(130)를 형성한다.
반도체(130) 및 버퍼층(120) 위에 제1 게이트 절연막(141), 제1 금속 물질층(510), 제2 금속 물질층(520)을 순차적으로 증착한다.
도 14에 도시된 바와 같이, 제2 금속 물질층(520) 위에 감광성 물질을 도포하고, 이를 패터닝하여 포토 레지스트 패턴(600)을 형성한다.
포토 레지스트 패턴(600)을 마스크로 이용하여 제2 금속 물질층(520) 및 제1 금속 물질층(510)을 동시에 식각하여, 도 15에 도시된 바와 같이, 제1 게이트 전극(152) 및 제1 스토리지 전극(153)을 형성한다. 습식 식각 방식으로 제2 금속 물질층(520)과 제1 금속 물질층(510)을 동시에 식각할 수 있다. 이때, 제1 금속 물질층(510)과 제2 금속 물질층(520)의 식각비의 차이로 인해 제1 금속 물질층(510)이 제1 게이트 전극(152)보다 돌출된 부분이 발생할 수 있다.
이어, 포토 레지스트 패턴(600)을 마스크로 이용하여 제1 게이트 절연막(141)을 식각한다. 건식 식각 방식으로 제1 게이트 절연막(141)을 식각할 수 있다.
포토 레지스트 패턴(600)을 마스크로 이용하여 제1 금속 물질층(510)을 산화시켜 도 16에 도시된 바와 같이, 제2 확산 방지막(159)을 형성한다. 이때, 제1 게이트 전극(152) 및 제1 스토리지 전극(153)의 아래에 각각 위치하여 산화되지 않은 부분의 제1 금속 물질층(510)이 제1 확산 방지막(151)이 된다.
제1 확산 방지막(151)은 티타늄(Ti)을 포함할 수 있고, 제2 확산 방지막(159)은 티타늄 산화물(TiOx)을 포함할 수 있다.
이후 포토 레지스트 패턴(600)을 제거하고, 도 17에 도시된 바와 같이, 제2 게이트 절연막(142), 제2 게이트 전극(154), 층간 절연막(160), 소스 전극(173), 드레인 전극(175), 보호막(180), 화소 전극(191), 화소 정의막(350), 유기 발광층(370), 공통 전극(270)을 순차적으로 형성한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110: 기판 130: 반도체
131: 반도체의 채널 영역 132: 반도체의 소스 영역
133: 반도체의 드레인 영역 141: 제1 게이트 절연막
142: 제2 게이트 절연막 151: 제1 확산 방지막
152: 제1 게이트 전극 153: 제1 스토리지 전극
154: 제2 게이트 전극 155: 제2 스토리지 전극
159: 제2 확산 방지막 160: 층간 절연막
173: 소스 전극 175: 드레인 전극
191: 화소 전극 270: 공통 전극
370: 유기 발광층 510: 제1 금속 물질층
520: 제2 금속 물질층

Claims (20)

  1. 기판,
    상기 기판 위에 위치하는 반도체,
    상기 반도체 위에 위치하는 제1 게이트 절연막,
    상기 제1 게이트 절연막 위에 위치하는 제1 확산 방지막,
    상기 제1 확산 방지막의 측면과 접하는 제2 확산 방지막,
    상기 제1 확산 방지막 위에 위치하는 제1 게이트 전극, 및
    상기 반도체와 연결되어 있는 소스 전극 및 드레인 전극을 포함하고,
    상기 제1 확산 방지막과 상기 제2 확산 방지막은 동일한 금속 성분을 포함하고,
    상기 제2 확산 방지막은 상기 제1 확산 방지막의 산화물로 이루어지고,
    상기 제1 확산 방지막과 상기 제1 게이트 전극의 가장자리는 일치하고,
    상기 제2 확산 방지막은 상기 제1 확산 방지막의 측면과 접하고, 상기 게이트 전극의 측면과는 접하지 않는 박막 트랜지스터 표시판.
  2. 삭제
  3. 제1 항에 있어서,
    상기 반도체는 산화물 반도체 물질을 포함하고,
    상기 제1 게이트 전극은 구리를 포함하는 박막 트랜지스터 표시판.
  4. 제3 항에 있어서,
    상기 제1 확산 방지막은 티타늄을 포함하고,
    상기 제2 확산 방지막은 티타늄 산화물을 포함하는 박막 트랜지스터 표시판.
  5. 제1 항에 있어서,
    상기 반도체는 채널 영역, 및 상기 채널 영역의 양측에 위치하는 소스 영역 및 드레인 영역을 포함하는 박막 트랜지스터 표시판.
  6. 제5 항에 있어서,
    상기 제1 게이트 절연막, 상기 제1 확산 방지막, 및 상기 제1 게이트 전극은 상기 반도체의 채널 영역과 중첩하고,
    상기 제2 확산 방지막은 상기 반도체의 소스 영역 및 드레인 영역과 중첩하는 박막 트랜지스터 표시판.
  7. 제6 항에 있어서,
    상기 제2 확산 방지막은 상기 제1 게이트 절연막의 측면과 접하고, 상기 반도체의 소스 영역 및 드레인 영역의 바로 위에 위치하는 박막 트랜지스터 표시판.
  8. 제7 항에 있어서,
    상기 제1 게이트 절연막은 상기 반도체의 소스 영역 및 드레인 영역과 중첩하지 않는 박막 트랜지스터 표시판.
  9. 제8 항에 있어서,
    상기 제2 확산 방지막은 상기 반도체의 소스 영역 및 드레인 영역의 상부면 및 측면을 덮는 박막 트랜지스터 표시판.
  10. 제9 항에 있어서,
    상기 제2 확산 방지막은 상기 반도체의 소스 영역 및 드레인 영역의 전체와 중첩하는 박막 트랜지스터 표시판.
  11. 제6 항에 있어서,
    상기 제1 게이트 절연막은 상기 반도체의 채널 영역, 소스 영역, 및 드레인 영역 바로 위에 위치하고,
    상기 제2 확산 방지막은 상기 제1 게이트 절연막의 바로 위에 위치하는 박막 트랜지스터 표시판.
  12. 제11 항에 있어서,
    상기 제2 확산 방지막은 상기 반도체의 소스 영역 및 드레인 영역의 전체와 중첩하는 박막 트랜지스터 표시판.
  13. 제6 항에 있어서,
    상기 제1 게이트 전극, 상기 제2 확산 방지막, 상기 반도체 위에 위치하는 제2 게이트 절연막을 더 포함하고,
    상기 제2 게이트 절연막은 상기 반도체의 소스 영역 및 드레인 영역의 바로 위에 위치하는 박막 트랜지스터 표시판.
  14. 제13 항에 있어서,
    상기 제2 확산 방지막은 상기 반도체의 소스 영역 및 드레인 영역의 일부와 중첩하는 박막 트랜지스터 표시판.
  15. 제1 항에 있어서,
    상기 제1 게이트 전극, 상기 제2 확산 방지막 위에 위치하는 제2 게이트 절연막,
    상기 제2 게이트 절연막 위에 위치하는 제2 게이트 전극, 및
    상기 제2 게이트 전극 및 상기 제2 게이트 절연막 위에 위치하는 층간 절연막을 더 포함하고,
    상기 소스 전극 및 상기 드레인 전극은 상기 층간 절연막 위에 위치하는 박막 트랜지스터 표시판.
  16. 제15 항에 있어서,
    상기 제2 게이트 절연막은 실리콘 질화물을 포함하는 박막 트랜지스터 표시판.
  17. 기판,
    상기 기판 위에 위치하는 반도체,
    상기 반도체 위에 위치하는 제1 게이트 절연막,
    상기 제1 게이트 절연막 위에 위치하는 제1 확산 방지막,
    상기 제1 확산 방지막의 측면과 접하는 제2 확산 방지막,
    상기 제1 확산 방지막 위에 위치하는 제1 게이트 전극,
    상기 반도체와 연결되어 있는 소스 전극 및 드레인 전극,
    상기 드레인 전극과 연결되어 있는 제1 전극,
    상기 제1 전극 위에 위치하는 유기 발광층, 및
    상기 유기 발광층 위에 위치하는 제2 전극을 포함하고,
    상기 제1 확산 방지막과 상기 제2 확산 방지막은 동일한 금속 성분을 포함하고,
    상기 제2 확산 방지막은 상기 제1 확산 방지막의 산화물로 이루어지고,
    상기 제1 확산 방지막과 상기 제1 게이트 전극의 가장자리는 일치하고,
    상기 제2 확산 방지막은 상기 제1 확산 방지막의 측면과 접하고, 상기 게이트 전극의 측면과는 접하지 않는 유기 발광 표시 장치.
  18. 삭제
  19. 제17 항에 있어서,
    상기 반도체는 산화물 반도체 물질을 포함하고,
    상기 제1 게이트 전극은 구리를 포함하고,
    상기 제1 확산 방지막은 티타늄을 포함하고,
    상기 제2 확산 방지막은 티타늄 산화물을 포함하는 유기 발광 표시 장치.
  20. 제17 항에 있어서,
    상기 반도체는 채널 영역, 및 상기 채널 영역의 양측에 위치하는 소스 영역 및 드레인 영역을 포함하고,
    상기 제1 게이트 절연막, 상기 제1 확산 방지막, 및 상기 제1 게이트 전극은 상기 반도체의 채널 영역과 중첩하고,
    상기 제2 확산 방지막은 상기 반도체의 소스 영역 및 드레인 영역과 중첩하는 유기 발광 표시 장치.
KR1020150170781A 2015-12-02 2015-12-02 박막 트랜지스터 표시판 및 이를 포함하는 유기 발광 표시 장치 KR102517127B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150170781A KR102517127B1 (ko) 2015-12-02 2015-12-02 박막 트랜지스터 표시판 및 이를 포함하는 유기 발광 표시 장치
US15/237,866 US10192944B2 (en) 2015-12-02 2016-08-16 Thin film transistor array panel with diffusion barrier layer and gate insulation layer and organic light emitting diode display including the same
US16/250,642 US10734461B2 (en) 2015-12-02 2019-01-17 Thin film transistor array panel and organic light emitting diode display including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150170781A KR102517127B1 (ko) 2015-12-02 2015-12-02 박막 트랜지스터 표시판 및 이를 포함하는 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20170065069A KR20170065069A (ko) 2017-06-13
KR102517127B1 true KR102517127B1 (ko) 2023-04-03

Family

ID=58798593

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150170781A KR102517127B1 (ko) 2015-12-02 2015-12-02 박막 트랜지스터 표시판 및 이를 포함하는 유기 발광 표시 장치

Country Status (2)

Country Link
US (2) US10192944B2 (ko)
KR (1) KR102517127B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017034060A (ja) * 2015-07-31 2017-02-09 株式会社ジャパンディスプレイ 半導体装置及び表示装置
KR102490895B1 (ko) * 2017-12-14 2023-01-25 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
KR102630641B1 (ko) 2018-01-25 2024-01-30 삼성디스플레이 주식회사 표시장치 및 그의 제조방법
KR102548987B1 (ko) 2018-08-09 2023-06-29 삼성디스플레이 주식회사 디스플레이 장치
CN110197831B (zh) * 2019-06-19 2021-09-10 京东方科技集团股份有限公司 一种阵列基板及其制作方法和显示面板
KR20210004795A (ko) * 2019-07-04 2021-01-13 엘지디스플레이 주식회사 디스플레이 장치
CN112186004A (zh) * 2019-07-04 2021-01-05 乐金显示有限公司 显示设备
CN111710726B (zh) * 2020-06-12 2021-10-08 深圳市华星光电半导体显示技术有限公司 薄膜晶体管基板及薄膜晶体管基板的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244266A (ja) 2000-02-28 2001-09-07 Lg Philips Lcd Co Ltd 電子素子用基板およびその製造装置
JP2005038994A (ja) * 2003-07-18 2005-02-10 Advanced Lcd Technologies Development Center Co Ltd 薄膜トランジスタ及びその製造方法と、この薄膜トランジスタを備える表示装置及びその表示装置の製造方法
JP2012039019A (ja) 2010-08-11 2012-02-23 Renesas Electronics Corp 半導体装置およびその製造方法
JP2013175710A (ja) * 2012-01-23 2013-09-05 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100873081B1 (ko) * 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101375854B1 (ko) 2008-11-26 2014-03-18 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
KR101949670B1 (ko) 2009-10-09 2019-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20110060479A (ko) * 2009-11-30 2011-06-08 삼성모바일디스플레이주식회사 오믹 콘택층으로 산화물 반도체층을 갖는 박막 트랜지스터 및 그 제조방법
JP2011159908A (ja) * 2010-02-03 2011-08-18 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
CN106920907B (zh) 2011-04-28 2021-01-15 佐尔循环公司 用于将电池组保持在电池室内的闩锁组件
KR102068956B1 (ko) 2012-02-15 2020-01-23 엘지디스플레이 주식회사 박막트랜지스터, 박막트랜지스터 어레이 기판 및 이의 제조방법
KR20130129674A (ko) 2012-05-21 2013-11-29 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 박막 트랜지스터 표시판
TWI513002B (zh) * 2012-06-05 2015-12-11 Innocom Tech Shenzhen Co Ltd 薄膜電晶體基板以及顯示器
KR101486038B1 (ko) * 2012-08-02 2015-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6111458B2 (ja) * 2013-03-28 2017-04-12 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244266A (ja) 2000-02-28 2001-09-07 Lg Philips Lcd Co Ltd 電子素子用基板およびその製造装置
JP2005038994A (ja) * 2003-07-18 2005-02-10 Advanced Lcd Technologies Development Center Co Ltd 薄膜トランジスタ及びその製造方法と、この薄膜トランジスタを備える表示装置及びその表示装置の製造方法
JP2012039019A (ja) 2010-08-11 2012-02-23 Renesas Electronics Corp 半導体装置およびその製造方法
JP2013175710A (ja) * 2012-01-23 2013-09-05 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法

Also Published As

Publication number Publication date
US10192944B2 (en) 2019-01-29
US20170162640A1 (en) 2017-06-08
US20190157367A1 (en) 2019-05-23
KR20170065069A (ko) 2017-06-13
US10734461B2 (en) 2020-08-04

Similar Documents

Publication Publication Date Title
KR102517127B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 유기 발광 표시 장치
KR102410523B1 (ko) 유기 발광 디스플레이 장치와, 이의 제조 방법
KR102356813B1 (ko) 박막 트랜지스터 및 박막 트랜지스터를 포함하는 표시장치
US9692020B2 (en) Organic electroluminescent device and method for fabricating the same
JP7229752B2 (ja) 有機発光表示装置
KR101084177B1 (ko) 유기 발광 디스플레이 장치 및 그의 제조 방법
KR101920766B1 (ko) 유기 발광 표시 장치의 제조 방법
US8946687B2 (en) Organic light emitting display devices and methods of manufacturing organic light emitting display devices
US7863811B2 (en) Organic light emitting display apparatus and method of manufacturing the same
US8455893B2 (en) Light-emitting apparatus and production method thereof
KR102477631B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
US10672844B2 (en) Organic light emitting diode display
KR20140143636A (ko) 유기발광표시장치 및 그 제조방법
KR102567716B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US10367039B2 (en) Display device having areas
US9245905B2 (en) Back plane for flat panel display device and method of manufacturing the same
JP5063294B2 (ja) 発光装置及びその製造方法
KR20160001500A (ko) 유기 발광 표시 장치 및 그의 제조 방법
KR20220143252A (ko) 유기발광 표시장치 및 제조방법
KR100708841B1 (ko) 평판 표시 장치 및 그 제조방법
KR102393888B1 (ko) 표시 장치
KR20130075427A (ko) 유기발광 표시장치 및 그 제조방법
US20120028386A1 (en) Method of manufacturing organic light emitting display

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant