JP3533830B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP3533830B2 JP3533830B2 JP18250796A JP18250796A JP3533830B2 JP 3533830 B2 JP3533830 B2 JP 3533830B2 JP 18250796 A JP18250796 A JP 18250796A JP 18250796 A JP18250796 A JP 18250796A JP 3533830 B2 JP3533830 B2 JP 3533830B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- substrate
- forming
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
のアクティブマトリクス基板などに構成する薄膜トラン
ジスタの製造方法に関するものである。更に詳しくは、
本発明は、薄膜トランジスタの下地保護膜やゲート絶縁
膜から固定電荷を除去するための技術に関するものであ
る。
う。)を用いた薄膜装置などでは基板の表面側に絶縁膜
を形成する工程が何度かある。たとえば液晶ディスプレ
イのアクティブマトリクス基板の製造工程では、基板上
に下地保護膜や薄膜トランジスタのゲート絶縁膜をプラ
ズマCVD法(プラズマ化学気相堆積法)やスパッタ法
などで形成する。
する下地保護膜やゲート絶縁膜などをプラズマCVD法
やスパッタ法などで形成すると、これらの絶縁膜中に固
定電荷が生じやすく、このような固定電荷の存在はTF
Tの電気的特性を低下させるという問題点がある。たと
えば図7に示すように、基板10上の下地保護膜11に
固定電荷が存在すると、その表面に形成したチャネル領
域17では下地保護膜11と接する部分に余分なチャネ
ル170(いわゆるバックチャネル)が形成され、オフ
リーク電流が増大する原因となる。このような現象はチ
ャネル領域17が薄い程顕著である。また、TFTのソ
ース・ドレイン領域16から注入された電荷が下地保護
膜11やゲート絶縁膜13の固定電荷と結合することが
あるが、このような挙動は時間的に変化するため、TF
Tの電気的特性に経時的変化が現れてしまう。
の絶縁膜から固定電荷を除去することが可能なTFTの
製造方法を提供することにある。
め、本発明に係るTFTの製造方法では、基板の表面側
に下地保護膜としての絶縁膜を形成する絶縁膜形成工程
と、該絶縁膜を液中に浸漬して前記絶縁膜から固定電荷
を除去する固定電荷除去工程と、該絶縁膜の表面に薄膜
トランジスタを構成するための半導体膜を形成する半導
体膜形成工程とを有することを特徴とする。
た絶縁膜を液中に浸漬することによって絶縁膜から固定
電荷を除去しているため、この絶縁膜をTFTの下地保
護膜に用いた場合には絶縁膜中への電荷の注入が起こり
にくい分、TFTの電気的特性において経時的な安定性
が向上する。また、固定電荷を除去した絶縁膜をTFT
の下地保護膜に用いるためチャネル領域にバックチャネ
ルが形成されることがないので、オフリーク電流を低減
できる。さらに、固定電荷を除去する方法として液中へ
の浸漬という方法を採用しているので、基板に形成した
絶縁膜全体を一括して処理でき、簡単な工程で済むとい
う利点もある。
後に、酸化性ガス含有雰囲気中で前記絶縁膜に熱処理を
行うことが好ましい。このような熱処理を行うと、絶縁
膜は焼き締めされて緻密化し、かつシリコン原子と酸素
原子との結合は弱くて不安定な状態から強くて安定な状
態となる。また、絶縁膜中では禁制帯中の電子やホール
に対するトラップ準位が減少する。それ故、TFTの電
気的特性は初期的および経時的の双方においてさらに向
上する。
は、前記絶縁膜を電解液中または純水中のいずれかに浸
漬する。また、前記固定電荷除去工程では前記絶縁膜を
電解液中に浸漬した後、純水中に浸漬してもよい。この
場合に前記液中には気体を吹き込んで該液をバブリング
しながら前記絶縁膜を浸漬することが好ましい。
前記絶縁膜をプラズマCVD法やスパッタ法により形成
する。このようなプラズマを利用して絶縁膜を形成する
成膜方法では低圧CVD法などに比較して絶縁膜中に固
定電荷が生じやすい分、本発明を適用したときの効果が
顕著である。
の形態を説明する。図1は請求項1に係る発明のTFT
の製造方法の工程を例示した工程図であり、図2は請求
項2に係る発明のTFTの製造方法の工程を例示した工
程図である。
面にTFTを製造する場合には、一般に図1に示すよう
に、ガラス基板などの上にシリコン酸化膜などからなる
下地保護膜を形成する下地保護膜形成工程ST11、少
なくともチャネル領域を構成するシリコン膜を形成する
半導体膜形成工程ST12、チャネル領域の表面にシリ
コン酸化膜などからなるゲート絶縁膜を形成するゲート
絶縁膜形成工程ST13、ゲート絶縁膜の上にタンタル
膜などのゲート電極を形成するゲート電極形成工程ST
14、半導体膜に不純物イオンを導入する不純物導入工
程ST15、それらの表面を覆うシリコン酸化膜などの
層間絶縁膜を形成する層間絶縁膜形成工程ST16、層
間絶縁膜にコンタクトホールを開けるコンタクトホール
形成工程ST17、これらのコンタクトホールを介して
ソース・ドレイン領域に電極を接続させるソース・ドレ
イン電極形成工程ST18をこの順に行う。
うち、本実施の形態では下地保護膜の膜質を向上させる
ことに特徴を有する。
向上させる場合には、基板の表面に下地保護膜(絶縁
膜)をプラズマCVD法やスパッタ法などにより形成し
た後に(下地保護膜形成工程ST11/絶縁膜形成工
程)、この下地保護膜を所定の温度に設定した液中に浸
漬してこの絶縁膜から固定電荷を除去する固定電荷除去
工程ST21を行う。
保護膜を形成した後の基板を硫酸水溶液や炭酸水溶液な
どといった酸性水溶液、中性水溶液、あるいはアンモニ
ア水溶液などといったアルカリ水溶液に浸漬し(電解液
浸漬処理T211)、次に基板を純水中に浸漬して基板
から上記の電解液を洗い落した後に(純水浸漬処理ST
212)、基板に対する乾燥を行う(乾燥処理ST21
3)。この固定電荷除去工程ST21では、下地保護膜
を形成した後の基板を電解液に浸漬せずに基板をそのま
ま純水に浸漬し(純水浸漬処理ST212)、その後に
基板に対する乾燥を行ってもよい(乾燥処理ST21
3)。いずれの場合でも、基板を浸漬する液には水蒸気
や炭酸ガスなどを吹き込んで液をバブリングしながら基
板の浸漬を行うことが好ましい。
質、或いはそれらの混晶質のシリコン膜などといった半
導体膜を形成する(半導体膜形成工程ST12)。続い
てレーザアニールなどを行い、半導体膜を結晶化させる
場合がある(結晶化工程ST20)。
やスパッタ法などによりゲート絶縁膜を形成する(ゲー
ト絶縁膜形成工程ST13/絶縁膜形成工程)。
を向上させるときには、このゲート絶縁膜を所定の温度
に設定した液中に浸漬してこの絶縁膜から固定電荷を除
去する固定電荷除去工程ST22を行う。
ト絶縁膜を形成した後の基板を硫酸水溶液や炭酸水溶液
などといった酸性水溶液、中性水溶液、あるいはアンモ
ニア水溶液などといったアルカリ水溶液に浸漬し(電解
液浸漬処理ST221)、次に基板を純水中に浸漬して
基板から上記の電解液を洗い落した後に(純水浸漬処理
ST222)、基板に対する乾燥を行う(乾燥処理ST
223)。この固定電荷除去工程ST22では、下地保
護膜を形成した後の基板を電解液に浸漬せずに基板をそ
のまま純水に浸漬し(純水浸漬処理ST222)、その
後に基板に対する乾燥を行ってもよい(乾燥処理ST2
23)。いずれの場合でも、基板を浸漬する液には水蒸
気や炭酸ガスなどを吹き込んで液をバブリングしながら
基板の浸漬を行うことが好ましい。
極を形成する(ゲート電極形成工程ST14)。
は、下地保護膜およびゲート絶縁膜を固定電荷除去工程
ST21、ST22において液中に浸漬することによっ
て、これらの絶縁膜から固定電荷を除去しているので、
TFTを動作させたときに下地保護膜やゲート絶縁膜へ
の電荷の注入が起こりにくい分、TFTの電気的特性
は、経時的な安定性が高い。また、固定電荷を除去した
絶縁膜をTFTの下地保護膜に用いているので、チャネ
ル領域にバックチャネルが形成されない。それ故、TF
Tのオフリーク電流を低減できる。また、固定電荷を除
去した絶縁膜をゲート絶縁膜に用いているので、ドレイ
ン端への電子などの注入がない分、絶縁耐圧が高い。よ
って、TFTの初期的な電気的特性も向上する。さら
に、固定電荷を除去する方法として液中への浸漬という
方法を採用しているので、基板に形成した絶縁膜全体を
一括して処理でき、簡単な工程で済むという利点もあ
る。特に本実施の形態では、プラズマCVD法やスパッ
タ法により形成した下地保護膜やゲート絶縁膜に対して
上記の固定電荷除去工程ST21、ST22を行ってい
るため、その効果が顕著である。すなわち、プラズマC
VD法やスパッタ法により形成した絶縁膜は、低圧CV
D法などといった他の成膜法に比較して固定電荷が生じ
やすい傾向にある分、このような絶縁膜に本発明を適用
すると、その効果が顕著である。
工程ST11、半導体膜形成工程ST12、ゲート絶縁
膜形成工程ST13、ゲート電極形成工程ST14、不
純物導入工程ST15、層間絶縁膜形成工程ST16、
コンタクトホール形成工程ST17、ソース・ドレイン
電極形成工程ST18をこの順に行う。
向上させるときには、基板の表面に下地保護膜をプラズ
マCVD法やスパッタ法などにより形成した後に(下地
保護膜形成工程ST11/絶縁膜形成工程)、この下地
保護膜を所定の温度に設定した液中に浸漬してこの絶縁
膜から固定電荷を除去する固定電荷除去工程ST21を
行う。
保護膜を形成した後の基板を硫酸水溶液や炭酸水溶液な
どといった酸性水溶液、中性水溶液、あるいはアンモニ
ア水溶液などといったアルカリ水溶液に浸漬し(電解液
浸漬処理T211)、次に基板を純水中に浸漬して基板
から上記の電解液を洗い落した後に(純水浸漬処理ST
212)、基板に対する乾燥を行う(乾燥処理ST21
3)。この固定電荷除去工程ST21では、下地保護膜
を形成した後の基板を電解液に浸漬せずに、基板をその
まま純水に浸漬し(純水浸漬処理ST212)、その後
に基板に対する乾燥を行ってもよい(乾燥処理ST21
3)。いずれの場合でも、基板を浸漬する液には水蒸気
や炭酸ガスなどを吹き込んで液をバブリングしながら基
板の浸漬を行うことが好ましい。
ST21を行った後の下地保護膜を酸素ガスや水蒸気な
どといった酸化性ガスを含有する雰囲気中で加熱する熱
処理工程ST31を行う。
質、或いはそれらの混晶質のシリコン膜などといった半
導体膜を形成する(半導体膜形成工程ST12)。続い
てレーザアニールなどを行い、半導体膜を結晶化させる
場合がある(結晶化工程ST20)。
スパッタ法などによりゲート絶縁膜を形成する(ゲート
絶縁膜形成工程ST13/絶縁膜形成工程)。
ときには、このゲート絶縁膜を所定の温度に設定した液
中に浸漬してこの絶縁膜から固定電荷を除去する固定電
荷除去工程ST22を行う。
ト絶縁膜を形成した後の基板を硫酸水溶液や炭酸水溶液
などといった酸性水溶液、中性水溶液、あるいはアンモ
ニア水溶液などといったアルカリ水溶液に浸漬し(電解
液浸漬処理ST221)、次に基板を純水中に浸漬して
基板から上記の電解液を洗い落した後に(純水浸漬処理
ST222)、基板に対する乾燥を行う(乾燥処理ST
223)。この固定電荷除去工程ST22では、下地保
護膜を形成した後の基板を電解液に浸漬せずに、基板を
そのまま純水に浸漬し(純水浸漬処理ST222)、そ
の後に基板に対する乾燥を行ってもよい(乾燥処理ST
223)。いずれの場合でも、基板を浸漬する液には水
蒸気や炭酸ガスなどを吹き込んで液をバブリングしなが
ら基板の浸漬を行うことが好ましい。
ST22を行った後のゲート絶縁膜を酸素ガスや水蒸気
などといった酸化性ガスを含有する雰囲気中で加熱する
熱処理工程ST32を行う。
表面にゲート電極を形成する(ゲート電極形成工程ST
14)。
は、先に説明したように、固定電荷除去工程ST22、
ST23で固定電荷を除去した下地保護膜およびゲート
絶縁膜を用いてTFTを形成したので、TFTの電気的
特性は初期的および経時的の双方において向上する。ま
た、固定電荷を除去する方法として液中への浸漬という
方法を採用しているので、基板に形成した絶縁膜全体を
一括して処理でき、簡単な工程で済むという利点もあ
る。特に、プラズマCVD法やスパッタ法により形成し
た下地保護膜やゲート絶縁膜に対して上記の固定電荷除
去工程ST21、22を行っているため、固定電荷除去
工程ST21、22を行った効果が顕著である。すなわ
ち、プラズマCVD法やスパッタ法により形成した絶縁
膜は、低圧CVD法などといった他の成膜法に比較して
固定電荷が生じやすい傾向にある分、このような絶縁膜
に本発明を適用すると、その効果が顕著である。
ST21、22を行った後に酸化性ガス含有雰囲気中で
熱処理工程ST31、32を行っているため、下地保護
膜やゲート絶縁膜は焼き締めされて緻密化し、かつシリ
コン原子と酸素原子との結合は弱くて不安定な状態から
強くて安定な状態となる。また、絶縁膜では禁制帯中の
電子やホールに対するトラップ準位が減少する。それ
故、TFTの電気的特性については、初期的な特性およ
び経時的な安定性の双方が向上する。
程ST20で予め結晶化した半導体膜、およびゲート絶
縁膜の双方に熱処理を行うことになる。このため、半導
体膜において各シリコン原子が格子点からわずかにずれ
ていても、このような微小なずれはこの熱処理工程ST
32で補正される。すなわち、先の結晶化工程ST20
の際に生じた半導体膜のストレスを解放することになっ
て結晶の完全性が高まる。併せて結晶粒と結晶粒との間
にわずかに存在する非結晶部分を結晶化させるため、半
導体膜の結晶化率が高まる。また、微小結晶は再結晶化
して大きな結晶に成長し、結晶粒界を減少させる。それ
故、良質の半導体膜を得ることができる。
FTの製造方法に用いる薄膜形成装置として、プラズマ
化学気相堆積装置(PECVD装置)の構成を図3およ
び図4を参照して説明する。図3はプラズマCVD装置
の反応室付近の概略平面図、図4は、そのA−A′線に
おける断面図である。
D装置200は容量結合型であり、プラズマは、高周波
電源を用いて平行平板電極間に発生させるようになって
いる。
室201は反応容器202によって外気から隔絶され、
成膜中には約5mtorrから約5torrまでの減圧
状態とされる。反応容器202の内部には下部平板電極
203と上部平板電極204が互いに平行に配置されて
おり、これらの2枚の電極が平行平板電極を構成してい
る。下部平板電極203と上部平板電極204とからな
る平行平板電極の間が反応室201である。本例では、
410mm×510mmの平行平板電極を用い、電極間
距離は可変である。反応室201の容積も電極間距離の
変更にともなって2091cm3 から10455cm3
までの範囲で可変である。電極間距離の変更は下部平板
電極203の位置を上下させることにより行うことがで
き、任意の距離に設定できる。電極間距離をある値に設
定したときの平行平板電極の面内における電極間距離の
偏差はわずか0.1mmである。従って、電極間に生じ
る電界強度の偏差は平行平板電極の面内において1.0
%以下であり、プラズマは反応室201において均質に
発生する。
すべきガラス製の大型の基板205が置かれ、基板20
5の縁辺部2mmがシャドーフレーム206により押さ
えつけられる。なお、図3では、装置の構成をわかりや
すいようにシャドーフレーム206を省略してある。
5を加熱するためのヒータ207(加熱手段)が設けら
れており、下部平板電極203の温度は25℃から40
0℃までの間で任意に設定できる。電極の温度をある値
に設定したとき、周辺5mmを除く下部平板電極203
の面内における温度分布は設定温度に対して±1.0℃
以内であり、基板205の大きさを400mm×500
mmに設定しても、基板205の面内における温度偏差
を2.0℃以下に保つことができる。
05として汎用のガラス基板(例えば、コーニングジャ
パン株式会社製♯7059、日本電気硝子株式会社製O
A−2、またはNHテクノグラス株式会社製NA35
等)を用いたとき、基板205がヒータ207からの熱
によって凹形に変形するのを防ぐとともに、基板のエッ
ジ部、裏面に不要な薄膜が形成されないように基板20
5を押さえている。
体とからなる原料ガスは、配管208を通して上部平板
電極204の内部に導入され、さらに上部平板電極20
4の内部に設けられたガス拡散板209の間をすり抜け
て上部平板電極204の全面から略均一な圧力で反応室
201の流れ出る。成膜中であれば、原料ガスの一部は
上部平板電極204から出たところで電離し、平行平板
電極間にプラズマを発生させる。原料ガスの一部ないし
全部は成膜に関与する。これに対し、成膜に関与しなか
った残留原料ガス、および成膜の化学反応の結果として
生じた生成ガスは、排気ガスとして反応容器202の周
辺上部に設けられた排気穴210から排出される。
電極間のコンダクタンスの100倍以上であることが好
ましい。さらに、平行平板電極間のコンダクタンスはガ
ス拡散板209のコンダクタンスよりも十分に大きく、
やはり、その値はガス拡散板209のコンダクタンスの
100倍以上であることが好ましい。このように構成す
ることにより、410mm×510mmの大型の上部平
板電極204の全面より略均一な圧力で原料ガスが反応
室201に導入され、同時に排気ガスが反応室201か
ら全ての方向に均等な流量で排出される。
入される前に後述するマスフローコントローラーにより
所定の値に調整される。また、反応室201の内部の圧
力は、排気穴の出口に設けられたコンダクタンス・バル
ブ211により所定の値に調整される。コンダクタンス
・バルブ211の排気側にはターボ分子ポンプ等の真空
排気装置(図示せず。)が設けられている。本例では、
オイル・フリーの磁気浮上型ターボ分子ポンプが真空排
気装置(真空排気手段)の一部として用いられ、反応室
内の背景真空度を10-7torr台としている。
において、図4に示すように、配管208から反応室2
01内に原料ガスを供給するためのガス供給部250
(ガス供給手段)には、TEOS(テトラエトキシシラ
ン)などといった原料ガスを充填したガスボンベ250
1と、これらのガスボンベ2501から原料ガスを反応
室201に供給するためのガス供給経路2504と、こ
の経路に介挿されたマスフローコントローラ2505と
が構成されている。また、ガス供給部250には、酸素
ガスなどといった原料ガスを充填したガスボンベ260
1と、これらのガスボンベ2601から原料ガスを反応
室201に供給するためのガス供給経路2604と、こ
の経路に介挿されたマスフローコントローラ2605と
が構成されている。
矢印で示してある。反応容器202および下部平板電極
203は、接地電位にあり、これらと上部平板電極20
4とは、絶縁リング212により電気的な絶縁状態が保
たれる。プラズマ発生時には、発振源213(電源)か
ら出力されたRF波が増幅器214にて増幅された後、
マッチング回路215を介して上部平板電極204に印
加される。
は、上述のとおり、電極間距離およびガス流に極めて精
巧な制御を実現したことにより、400mm×500m
mの大型の基板にも対応できる薄膜形成装置として構成
されている。これらの基本的な設計思想され踏襲すれ
ば、さらに大型の基板にも容易に対応でき、550mm
×650mmほどの大型の基板にも十分に対応し得る装
置を構成できる。
クロ波やVHF波を発する電源を用いてもよい。また、
RF電源では、工業用RF周波数(13.56MHz)
の整数倍である27.12MHz、40.6MHz、5
4.24MHz、67.8MHz等、いずれの周波数に
設定してもよい。かかる周波数の変更は、発振源21
3、増幅器214、およびマッチング回路215を交換
することにより容易に行うことができる。 なお、電磁波
プラズマでは周波数を上げると、プラズマ中の電子温度
が上がり、ラジカルの発生が容易になる。
の製造方法ではいくつかの絶縁膜形成工程があるが、い
ずれの絶縁膜形成工程も、図3および図4を参照して説
明したPECVD装置200を用いる。以下に、図2に
示した工程順序に沿って本例のTFTの製造方法を説明
する。
示パネルのアクティブマトリクス基板用の基板10とし
て大型の汎用の無アリカリガラスを用いる。
(B)に示すように基板10の上にプラズマCVD法に
よりシリコン酸化膜からなる下地保護膜11(絶縁膜)
を形成する(下地保護膜形成工程ST11/絶縁膜形成
工程)。
11から固定電荷を除去するために下地保護膜11を液
中に浸漬する(下地保護膜に対する固定電荷除去工程S
T21)。すなわち、下地保護膜11を形成した後の基
板10を、まず、硫酸水溶液や炭酸水溶液などといった
酸性水溶液、中性水溶液、あるいはアンモニア水溶液な
どといったアルカリ水溶液に浸漬する(電解液41への
浸漬処理ST211)。このときの電解液41の温度は
95℃〜100℃であり、電解液41は沸騰状態にあ
る。この際には電解液41に水蒸気や炭酸ガスなどを吹
き込んで電解液41をバブリングしながら基板10の浸
漬を行う。次に図5(D)に示すように、基板10を純
水42中に浸漬し、基板10から上記の電解液を洗い落
とす(純水への浸漬処理ST212)。このときの純水
42の温度は95℃〜100℃であり、純水42は沸騰
状態にある。この際にも純水42に水蒸気などを吹き込
んで純水41をバブリングしながら基板10の浸漬を行
う。しかる後に基板10を乾燥させる(乾燥処理ST2
13)。
に、固定電荷除去工程を行った後の下地保護膜11を酸
化性ガス含有雰囲気中で炉内での熱処理や急速加熱処理
を行う(下地保護膜に対する熱処理工程ST31)。こ
の酸化性ガスとしては、酸素ガスを含んだ窒素ガスやア
ルゴンガス、水蒸気を含んだ窒素ガスやアルゴンガスを
用いる。ここで、水蒸気を含む雰囲気中で熱処理を行う
場合には、雰囲気温度250℃〜350℃に対して水蒸
気が露結しないように、露点が100℃位になるような
ガスを用いる。このような酸化性ガス含有雰囲気中で熱
処理を行うと、下地保護膜11は焼き締めされて緻密化
し、かつシリコン原子と酸素原子との結合は弱くて不安
定な状態から強くて安定な状態となる。また、下地保護
膜11では禁制帯中の電子やホールに対するトラップ準
位が減少する。
ジスタの能動層となるべき真性のシリコン膜などの半導
体膜12を約1500オングストロームの膜厚で形成す
る(半導体膜形成工程ST12)。この半導体膜12は
CVD法やPVD法により形成できる。このようにして
得られる半導体膜12は、そのままas−deposi
ted膜として薄膜トランジスタのチャネル領域などの
半導体層として用いることができる。
うにレーザ光などの光学エネルギーまたは電磁エネルギ
ーを短時間照射して結晶化を進めてもよい(結晶化工程
ST20)。最初に形成した半導体膜12が非晶質、ま
たは非晶質と微結晶とが混在する混晶質であれば、この
工程は結晶化工程と称せられる。これに対して、最初に
形成した半導体膜12が多結晶質であれば、この工程は
再結晶化工程と称せられる。この工程においてレーザ光
などのエネルギー強度が高ければ、結晶化の際に半導体
膜12は一度溶融し冷却固化過程を経て結晶化(溶融結
晶化)する。これに対して半導体膜12の結晶化を溶融
せずに固相にて進める方法を固相成長法(SPC法)と
称する。固相成長法は、550℃程度から650℃程度
の温度で数時間から数十時間をかけて結晶化をすすめる
熱処理法(Furnance−SPC法)と、一秒未満
から一分程度の短時間で700℃から1000℃の温度
で結晶化をすすめる急速加熱処理法(RTA法)と、お
よびレーザ光等のエネルギー強度が低いときに生じる極
短時間固相成長法(VST−SPC法)との三者に主と
して分類される。いずれの方法も適用可能であるが、溶
融結晶化、RTA法、VST−SPC法では、照射時間
が非常に短時間であり、かつ、照射領域が基板10全体
からみると局所的であるため、半導体膜12の結晶化に
際して基板10全体が高温に熱せられることがない。そ
れ故、基板10には熱による変形や割れなどが生じない
ので、大型の基板10を高い生産性をもって製造するの
に適している。
ーンをもつレジストマスク22を形成した後、このレジ
ストマスク22を用いて、図5(I)に示すように半導
体膜12をパターニングし、島状の半導体膜12とす
る。
(A)に示すように、プラズマCVD法によりシリコン
酸化膜からなるゲート絶縁膜13を形成する(ゲート絶
縁膜形成工程ST13/絶縁膜形成工程)。ゲート絶縁
膜13の形成にあたっても様々な方法が考えられるが、
ゲート絶縁膜13の形成温度は350℃以下であること
が好ましい。これは、MOS界面やゲート絶縁膜13が
熱劣化するのを防ぐためである。同じことは以下の全て
の工程に対してもいえる。ゲート絶縁膜13形成後の全
ての工程温度は350℃以下に抑えなければならない。
このように条件設定することにより、高性能の薄膜トラ
ンジスタを容易に、かつ安定的に製造できる。
するために、図6(B)に示すようにゲート絶縁膜13
を液中に浸漬する(ゲート絶縁膜に対する固定電荷除去
工程ST22)。すなわち、ゲート絶縁膜13を形成し
た後の基板10を硫酸水溶液や炭酸水溶液などといった
酸性水溶液、中性水溶液、あるいはアンモニア水溶液な
どといったアルカリ水溶液に浸漬する(電解液43への
浸漬処理ST221)。このときの電解液43の温度は
95℃〜100℃であり、電解液43は沸騰状態にあ
る。この際には電解液43に水蒸気や炭酸ガスなどを吹
き込んで電解液43をバブリングしながら基板10の浸
漬を行う。次に図6(C)に示すように、基板10を純
水44中に浸漬し、基板10から上記の電解液を洗い落
とす(純水への浸漬処理ST222)。このときの純水
44の温度は95℃〜100℃であり、純水44は沸騰
状態にある。この際にも純水44に水蒸気などを吹き込
んで純水44をバブリングしながら基板10の浸漬を行
う。しかる後に基板10を乾燥させる(乾燥処理ST2
23)。
去工程を行った後のゲート絶縁膜13を酸化性ガス含有
雰囲気中で加熱する(ゲート絶縁膜に対する熱処理工程
ST32)。この酸化性ガスとしては、酸素ガスを含ん
だ窒素ガスやアルゴンガス、水蒸気を含んだ窒素ガスや
アルゴンガスを用いる。ここで、水蒸気を含む雰囲気中
で熱処理を行う場合には、雰囲気温度250℃〜350
℃に対して水蒸気が露結しないように、露点が100℃
位になるようなガスを用いる。このような酸化性ガス含
有雰囲気中で熱処理を行うと、絶縁膜は焼き締めされて
緻密化し、かつシリコン原子と酸素原子との結合は弱く
て不安定な状態から強くて安定な状態となる。また、絶
縁膜では禁制帯中の電子やホールに対するトラップ準位
が減少する。さらにこの熱処理工程では、半導体膜12
およびゲート絶縁膜13の双方に熱処理を行うことにな
る。このため、各シリコン原子が格子点からわずかにず
れていても、このような微小なずれはこの熱処理工程で
補正される。すなわち、先の結晶化の工程の際に生じた
半導体膜12のストレスを解放することになって結晶の
完全性が高まる。併せて結晶粒と結晶粒との間にわずか
に存在する非結晶部分を結晶化させるため、半導体膜1
2の結晶化率が高まる。また、微小結晶は再結晶化して
大きな結晶に成長し、結晶粒界を減少させる。それ故、
良質の半導体膜12を得ることができる。
でもよいが、急速加熱処理を行うと、高温になる分、熱
処理の効果が高い。しかも、急速加熱処理によればスル
ープットもよい。
となる薄膜21をCVD法やPVD法などで堆積する。
通常はゲート電極とゲート配線とは、同一の材料で同一
の工程により形成される。このため、電極材料として
は、電気抵抗が低く、かつ350℃程度の熱処理工程に
対して安定であることが求められる。ゲート電極となる
薄膜21を堆積した後、図6(F)に示すようにパター
ニングを行い、ゲート電極15を形成する(ゲート電極
形成工程ST14)。次に半導体膜12に対して不純物
イオンを導入し、ソース・ドレイン領域16およびチャ
ネル領域17を形成する(不純物導入工程ST15)。
マスクとなるため、チャネル領域17は、ゲート電極1
5下のみに形成される自己整合構造となる。不純物イオ
ンの導入は、質量非分離型イオン注入装置を用いて注入
不純物元素の水素化合物と水素とを注入するイオン・ド
ーピング法と、質量分離型イオン注入装置を用いて所望
の不純物イオンのみを注入するイオン打ち込み法との二
種類が適用され得る。イオン・ドーピング法の原料ガス
としては、水素中に希釈された濃度が0.1%程度のホ
スフィン(PH3 )やジボラン(B2 H6 )などの注入
不純物の水素化物を用いる。イオン打ち込み法では、所
望の不純物元素のみを注入した後に引き続いて水素イオ
ン(プロトンや水素分子イオン)を注入する。前述のと
おり、MOS界面やゲート絶縁膜13を安定に保つには
イオン・ドーピング法あるいはイオン打ち込み法のいず
れの方法であってもイオン注入時の基板温度は350℃
以下でなければならない。一方、注入不純物の活性化を
350℃以下の低温で常に安定的に行うには、イオン注
入時の基板10の温度は200℃以上であることが好ま
しい。トランジスタのしきい値電圧を調整するためにチ
ャネルドープを行う場合、あるいはLDD構造を作成す
るといったように低濃度に注入された不純物イオンを低
温で確実に活性化するには、イオン注入時の基板10の
温度は250℃以上であることが必要となる。このよう
に、基板10の温度が高い状態でイオン注入を行うと、
半導体膜12のイオン注入に伴う結晶破壊の際に再結晶
化も同時に生じるので、結果的にはイオン注入部の非晶
質化を防ぐことができる。すなわち、イオン注入された
領域は注入後も依然として結晶質として残り、その後の
活性化温度が350℃程度以下と低温であっても注入イ
オンの活性化が可能になる。CMOS構造となるように
薄膜トランジスタを製造するときには、ポリイミド樹脂
などの適当なマスク材を用いてNMOSまたはPMOS
の一方を交互にマスクで覆い、上述の方法にてそれぞれ
のイオン注入を行う。
膜18をCVD法あるいはPVD法で形成する(層間絶
縁膜形成工程ST16)。イオン注入と層間絶縁膜18
の形成後、350℃程度以下の適当な熱環境下にて数十
分から数時間の熱処理を施して注入イオンの活性化及び
層間絶縁膜18の焼き締めを行う。この熱処理温度は注
入イオンを確実に活性化する為にも250℃程度以上が
好ましい。ゲート絶縁膜13と層間絶縁膜18とではそ
の膜品質が異なっている。このため、層間絶縁膜18を
形成した後、二つの絶縁膜にコンタクトホール19を開
ける際、絶縁膜のエッチング速度が違っているのが普通
である。このような条件下ではコンタクトホール19の
形状が下方程広い逆テーパー状になったり或いは庇が発
生してしまい、その後にソース・ドレイン電極26を形
成した時に電気的な導通がうまく取れない原因(接続不
良の原因)となる。このような接続不良は層間絶縁膜1
8を焼き締めることによって効果的に防止できる。
ス・ドレイン領域16上にコンタクトホール19を開孔
し(コンタクトホール形成工程ST17)、しかる後に
ソース・ドレイン電極26を形成する(ソース・ドレイ
ン電極形成工程ST18)。この際にはPVD法やCV
D法などを用いる。このようにしてTFT30が形成さ
れる。
液中に浸漬することによって絶縁膜から固定電荷を除去
しているため、この絶縁膜をTFTの下地保護膜11や
ゲート絶縁膜13に用いた場合には絶縁膜中への電荷の
注入が起こりにくい分、TFTの電気的特性において経
時的な安定性が向上する。また、固定電荷を除去した絶
縁膜をTFTの下地保護膜11に用いているので、チャ
ネル領域17にバックチャネルが形成されることがな
い。一方、固定電荷を除去した絶縁膜をTFTのゲート
絶縁膜13に用いているので、ドレイン端への電子など
の注入がない分、絶縁耐圧が向上する。よって、TFT
の初期的な電気的特性も向上する。さらに、固定電荷を
除去する方法として液中への浸漬という方法を採用して
いるので、基板に形成した絶縁膜全体を一括して処理で
き、簡単な工程で済むという利点もある。
方法において、スパッタ法により成膜した絶縁膜にも固
定電荷が発生しやすいので、この絶縁膜にも本発明を適
用してもよい。すなわち、スパッタ装置では、反応室内
のターゲットと基板とによって構成された平行平板電極
に高周波電界を形成するとともに、反応室内に供給され
たスパッタガスを用いてプラズマを形成し、ターゲット
からスパッタ蒸発させた原子または分子と、反応室内に
供給した酸素ガスなどとによって基板上にシリコン酸化
膜を形成する。また、スパッタ法あるいはプラズマCV
D法に限らず、その他の成膜方法で形成した絶縁膜(下
地保護膜やゲート絶縁膜)に本発明を適用してもよいこ
とは勿論である。
Tの製造方法では、絶縁膜を液中に浸漬することによっ
て絶縁膜から固定電荷を除去することに特徴を有する。
従って、本発明によれば、固定電荷を除去した絶縁膜を
TFTの下地保護膜に用いているので、絶縁膜中への電
荷の注入が起こりにくい分、TFTの電気的特性におい
て経時的な安定性が向上する。また、固定電荷を除去し
た絶縁膜をTFTの下地保護膜に用いているので、チャ
ネル領域にバックチャネルが形成されることがない。さ
らに、固定電荷を除去する方法として液中への浸漬とい
う方法を採用しているので、基板に形成した絶縁膜全体
を一括して処理でき、簡単な工程で済むという利点もあ
る。
後に酸化性ガス含有雰囲気中で絶縁膜に熱処理を行う
と、絶縁膜は焼き締めされて緻密化し、かつシリコン原
子と酸素原子との結合は弱くて不安定な状態から強くて
安定な状態となる。また、絶縁膜では禁制帯中の電子や
ホールに対するトラップ準位が減少する。それ故、TF
Tの初期的な電気的特性、およびその経時的な安定性が
さらに向上する。
図である。
工程図である。
である。
工程断面図である。
Claims (7)
- 【請求項1】 基板の表面側に下地保護膜としての絶縁
膜を形成する絶縁膜形成工程と、該絶縁膜を液中に浸漬
して前記絶縁膜から固定電荷を除去する固定電荷除去工
程と、該絶縁膜の表面に薄膜トランジスタを構成するた
めの半導体膜を形成する半導体膜形成工程とを有するこ
とを特徴とする薄膜トランジスタの製造方法。 - 【請求項2】 基板の表面側に下地保護膜としての絶縁
膜を形成する絶縁膜形成工程と、該絶縁膜を液中に浸漬
して前記絶縁膜から固定電荷を除去する固定電荷除去工
程と、該固定電荷除去工程を行った後の前記絶縁膜を酸
化性ガス含有雰囲気中で加熱する熱処理工程と、該絶縁
膜の表面に薄膜トランジスタを構成するための半導体膜
を形成する半導体膜形成工程とを有することを特徴とす
る薄膜トランジスタの製造方法。 - 【請求項3】 請求項1または2に記載の薄膜トランジ
スタの製造方法において、前記固定電荷除去工程では、
前記絶縁膜を電解液中または純水中の少なくともいずれ
かの液に浸漬することを特徴とする薄膜トランジスタの
製造方法。 - 【請求項4】 請求項1または2に記載の薄膜トランジ
スタの製造方法において、前記固定電荷除去工程では、
前記絶縁膜を電解液中に浸漬した後、純水中に浸漬する
ことを特徴とする薄膜トランジスタの製造方法。 - 【請求項5】 請求項3または4に記載の薄膜トランジ
スタの製造方法において、前記固定電荷除去工程では、
前記液中に気体を吹き込んで該液をバブリングしながら
前記絶縁膜を浸漬することを特徴とする薄膜トランジス
タの製造方法。 - 【請求項6】 請求項1ないし5のいずれかに記載の薄
膜トランジスタの製造方法において、前記絶縁膜形成工
程では前記絶縁膜をプラズマCVD法により形成するこ
とを特徴とする薄膜トランジスタの製造方法。 - 【請求項7】 請求項1ないし5のいずれかに記載の薄
膜トランジスタの製造方法において、前記絶縁膜形成工
程では前記絶縁膜をスパッタ法により形成することを特
徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18250796A JP3533830B2 (ja) | 1996-07-11 | 1996-07-11 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18250796A JP3533830B2 (ja) | 1996-07-11 | 1996-07-11 | 薄膜トランジスタの製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004005520A Division JP4211609B2 (ja) | 2004-01-13 | 2004-01-13 | 薄膜トランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1027911A JPH1027911A (ja) | 1998-01-27 |
JP3533830B2 true JP3533830B2 (ja) | 2004-05-31 |
Family
ID=16119515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18250796A Expired - Lifetime JP3533830B2 (ja) | 1996-07-11 | 1996-07-11 | 薄膜トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3533830B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000002807A (ko) * | 1998-06-23 | 2000-01-15 | 김영환 | 박막 트랜지스터의 제조방법 |
JP5230899B2 (ja) | 2005-07-12 | 2013-07-10 | 日本電気株式会社 | 半導体装置の製造方法 |
JP5073928B2 (ja) * | 2005-07-19 | 2012-11-14 | 光 小林 | 酸化膜の形成方法並びに半導体装置の製造方法 |
-
1996
- 1996-07-11 JP JP18250796A patent/JP3533830B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH1027911A (ja) | 1998-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5970384A (en) | Methods of heat treating silicon oxide films by irradiating ultra-violet light | |
KR100222319B1 (ko) | 박막 트랜지스터 및 그의 제작방법 | |
JP3165324B2 (ja) | 半導体装置の作製方法 | |
KR100279217B1 (ko) | 반도체 장치 형성 방법, 결정성 반도체 막 형성 방법, 박막 트랜지스터 형성 방법 및 반도체 장치 제조 방법 | |
JPH10149984A (ja) | 多結晶シリコンの形成方法及び形成装置 | |
JP4211609B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3533830B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3844526B2 (ja) | 結晶性珪素膜作製方法 | |
JPH05326429A (ja) | レーザー処理方法およびレーザー処理装置 | |
JP2001244266A (ja) | 電子素子用基板およびその製造装置 | |
JP3565910B2 (ja) | 半導体装置の作製方法 | |
US6730368B1 (en) | Method of preparing a poly-crystalline silicon film | |
JP2840802B2 (ja) | 半導体材料の製造方法および製造装置 | |
JP2001210828A (ja) | 薄膜半導体装置の製造方法 | |
JP3565911B2 (ja) | 半導体装置の作製方法 | |
US6974763B1 (en) | Method of forming semiconductor device by crystallizing amorphous silicon and forming crystallization promoting material in the same chamber | |
JP2000106439A (ja) | 薄膜半導体装置の製造方法 | |
JP2000243721A (ja) | 半導体装置の製造装置 | |
JPH1041513A (ja) | 半導体素子の製造方法およびその装置 | |
JP2002208707A (ja) | 薄膜トランジスタの製造方法 | |
JPH118195A (ja) | 薄膜トランジスタの製造方法 | |
JP2001223208A (ja) | 半導体素子製造装置および半導体素子の製造方法 | |
WO2010024278A1 (ja) | 薄膜トランジスタの製造方法及び薄膜トランジスタ | |
JP2002237598A (ja) | 薄膜トランジスタの製造方法 | |
JP2000091589A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040301 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080319 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 9 |