JP2000091589A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000091589A JP2000091589A JP10262129A JP26212998A JP2000091589A JP 2000091589 A JP2000091589 A JP 2000091589A JP 10262129 A JP10262129 A JP 10262129A JP 26212998 A JP26212998 A JP 26212998A JP 2000091589 A JP2000091589 A JP 2000091589A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- plasma
- semiconductor
- semiconductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Dram (AREA)
Abstract
置を比較的低温で製造する。 【解決手段】ゲート絶縁膜をプラズマ酸化法で形成す
る。その際に酸素を希ガスで希釈する。
Description
(TFT)等に代表される半導体装置の製造方法に関す
る。更に詳しくは、本願発明は高性能で信頼性に富む半
導体装置を450℃程度以下の比較的低温にて製造する
方法に関する。
TFT)に代表される半導体装置を安価な汎用ガラス
基板を使用し得る450℃程度以下の低温にて製造する
場合、従来以下の如き製造方法が取られて居た。まずエ
キシマレーザー照射法などで多結晶硅素膜(p−Si
膜)形成した後、ゲート絶縁膜と成る酸化硅素膜を化学
気相堆積法(CVD法)や物理気相堆積法(PVD法)
にて100nm程度に形成する。次にタンタル等でゲー
ト電極を作成して、金属(ゲート電極)−酸化膜(ゲー
ト絶縁膜)−半導体(多結晶硅素膜)から成る電界効果
トランジスタ(MOS−FET)を構成せしめて居た。
の半導体装置の製造方法では半導体膜と酸化硅素膜との
界面が汚れていたり、界面準位が大きい等の多くの問題
を抱えて居り、その界面特質が窮めて貧弱で有るとの課
題を有して居た。斯くした事実に則し、従来の製造方法
にてp−Si TFT等の半導体装置を製造すると、完
成した半導体装置はその電気特性が悪いにのみならず、
使用途上に経時劣化が生ずる等の信頼性にも課題を有し
て居た。又、酸化膜が厚い為に低電圧で動作するスイッ
チング素子を形成出来ぬとの課題をも有して居た。
目的とする所は450℃程度以下との低温工程で優良な
半導体装置を製造する方法を提供する事に有る。
形成された半導体膜と、この半導体膜上に形成された厚
みが10nm程度未満の酸化硅素に代表される酸化膜の
二者を構成要件として含んで居る半導体装置の製造方法
に関し、少なくとも以下の二工程を以てその特徴と為
す。即ち半導体膜を形成する第一工程と、450℃程度
以下との比較的低温にて酸化膜を半導体膜上に形成する
第二工程とで有る。第二工程では希ガスと酸化性気体と
の混合気体から成るプラズマを第一工程で得られた半導
体膜に照射する工程を少なくとも含んで居る。
ス基板や三次元半導体装置の層間絶縁膜等の縁性物質上
に多結晶硅素(p−Si)に代表される半導体膜を形成
する。この半導体膜は単結晶状態に有っても、多結晶状
態に有っても、或いは非晶質状態に有っても構わない
が、多結晶状態に有る時に本願発明は殊の外その効果を
示す。此は本願発明が半導体膜と絶縁膜との界面に存在
する捕獲準位(界面準位)を低減せしめると共に、結晶
粒と結晶粒との間に位置する捕獲準位(粒界準位)をも
低減せしめるが故で有る。言う迄もなく界面準位は結晶
状態に拘わらず半導体膜と絶縁膜との接合界面には必ず
存在する。この界面準位を低減させるから、本願発明は
半導体膜の状態の如何に拘わらず有効なので有る。一
方、多結晶膜に対しては此の効果に加え、粒界準位を減
らすとの効果も認められる。半導体膜は硅素(Si)や
硅素ゲルマニウム(SixGe1−x:0<x<1)等
如何なる半導体物質で有っても構わないが、簡便に良好
なMOS界面を構成するとの視点からは、硅素単体や硅
素をその主構成元素(硅素原子構成比が80%程度以
上)として居る半導体物質が優れて居る。半導体膜は物
理気相堆積法(PVD法)や化学気相堆積法(CVD
法)等の気相堆積法等で形成される。PVD法にはスパ
ッター法や蒸着法等が考えられる。又CVD法には常圧
化学気相堆積法(APCVD法)や低圧化学気相堆積法
(LPCVD法)、プラズマ化学気相堆積法(PECV
D法)等が使用され得る。気相堆積法で形成された半導
体膜は、堆積直後には通常多結晶状態か非晶質状態に、
又は此等の混合状態に有る。多結晶状態に有る薄膜は多
結晶膜と称され、非晶質状態や混合状態に有る薄膜は非
晶質膜や混晶質膜と其々称される。半導体装置の能動部
(電界効果型トランジスタのソース・ドレイン領域やチ
ャンネル形成領域、及びバイポーラ型トランジスタのエ
ミッター・ベース・コレクター領域)としては堆積直後
に得られた多結晶膜をその侭使用する事も可能で有る。
此とは対照的に非晶質膜や混晶質膜を結晶化したり、或
いは多結晶膜を再結晶化するなどして、新たな多結晶膜
を得た後に此等を能動部として使用する事も可能で有
る。結晶化や再結晶化を簡単に行うにはレーザー照射や
急速熱処理が用いられる。
形成する。酸化膜の形成は高くとも450℃程度以下の
温度、通常は400℃程度以下の温度で行われる。此は
本願が対象として居る半導体装置を非晶質硅素薄膜半導
体装置(a−Si TFT)が製造される汎用ガラス基
板や、プラスチック基板等の耐熱性の乏しい基板上に製
造する事を前提として居るからで有る。此の酸化膜をM
OS−FETのゲート絶縁膜として利用する。酸化膜は
ヘリウム(He)やネオン(Ne)、アルゴン(A
r)、クリプトン(Kr)、キセノン(Xe)と云った
希ガスと、酸素(O2)や水(H2O)、亜酸化窒素
(N2O)と云った酸化性気体との混合気体から成るプ
ラズマを、第一工程で形成された半導体膜に照射する事
で形成される。斯様なプラズマ照射にて半導体膜表層部
が酸化され、その表面に3nm程度から10nm程度の
厚みを有する酸化膜が形成される。半導体膜が硅素を主
体としているから、此の半導体膜の酸化に依って得られ
た酸化膜の主構成物質は酸化硅素(SiOx:0<x≦
2)と成る。
プラズマの半導体膜への照射はプラズマ化学気相堆積装
置(PECVD装置)等のプラズマ生成装置にて行う。
プラズマ源としてはラジオ波(rf波:13.56MH
zや此の正数倍の周波数で27.12MHz等)や超高
周波(VHF波:100MHz程度から数百MHzの周
波数を有する電磁波)、或いはマイクロ波(2.45G
Hzや8.3GHz等のGHz帯の周波数を有する電磁
波)が使用される。超高周波やマイクロ波を用いればプ
ラズマ密度が上がるので、酸化が迅速に進行する。しか
しながら550mm×650mmと云った様な大型基板
に対応する汎用PECVD装置を使用出来るとの視点か
らは13.56MHzに代表されるラジオ波の使用が最
適で有る。混合プラズマの照射を行う際には、希ガスと
酸化性気体との混合気体中に占める酸化性気体の割合を
1%程度以上10%程度以下とする。特にラジオ波をプ
ラズマ源としているPECVD装置を使用する場合には
プラズマ密度の低下に応じて、酸化性気体の割合を1%
程度以上6%程度未満とせねばならない。これは本願発
明が希ガスの励起状態を多量に生成し、此の励起状態か
らのエネルギー遷移を以て酸化性気体の原子状活性種
(酸素原子活性種O*や水酸基活性種OH*、一酸化窒
素活性種NO*、窒素原子活性種N*)を生成し、半導
体膜表面の酸化乃至は窒化やニトロ化を促進するとの原
理に基づいて居るからで有る。従来のプラズマ酸化で
は、例えば純酸素のプラズマを用いて多結晶硅素膜表面
の酸化を行って居た。此の場合、プラズマ中に発生する
活性種の殆ど総てが酸素分子の活性種(O2 *)で有
る。本願の様に硅素等の半導体物質表面や多結晶性半導
体膜の粒界部を450℃程度未満の低温で酸化させる場
合、酸素原子が半導体構成原子間に効果的に入り込まね
ばならない。酸素分子の活性種では分子が原子に解離す
る必要が有り、此の解離エネルギーの多くは半導体膜か
ら熱的に供給されて居る。それ故、基板温度が450℃
程度未満との低温では酸化の進行が著しく抑制されて仕
舞うので有る。此に対して本願ではプラズマ中に希ガス
の活性種を多量に生成する。希ガスの活性種は励起エネ
ルギーが20eV程度と高い。一方、例えば酸素分子が
二つの酸素原子に解離し、その内の一つの酸素原子が第
一励起状態に迄達する総エネルギーは凡そ18eVで有
る。従って酸素分子が希ガスの励起種からエネルギーを
受け取れば、容易に酸素原子の第一励起種、即ち酸素原
子活性種が生成される。斯うして生成された酸素原子活
性種は化学的に窮めて活性で、450℃乃至は400℃
程度未満との低温で有っても半導体原子の格子間に容易
に入り込んだり、或いは粒界部に於ける不対結合対を終
端する事が出来、斯くして半導体膜の低温での酸化が進
行する訳で有る。此の場合、酸化性気体の割合が1%程
度未満ではプラズマ中の酸化性気体原子活性種の数が少
なく、逆に10%程度以上だと希ガスの活性種の数が減
少して酸化気体分子活性種が増えて仕舞う為、矢張り酸
化性原子活性種の数は減って仕舞う。取り分けプラズマ
密度の低いラジオ波を用いたプラズマでは酸化性気体原
子活性種の数を多くする必要が有り、混合気体中に於け
る酸化性気体の割合を1%程度以上6%程度未満とせね
ばならない。斯うすればrfプラズマで有っても界面準
位が低い良質な酸化膜を、比較的速い成膜速度で形成出
来る訳で有る。本願発明の半導体装置の製造工程中でプ
ラズマ酸化工程を除いた最高温度は半導体膜堆積時で凡
そ425℃程度と成って居る。此の半導体装置製造工程
中での最高温度以下、或いは半導体膜堆積時の温度以
下、即ち425℃程度以下の低温で第二工程を行うに
は、低温化に伴う酸化反応速度の低下を補償する為に酸
化性気体原子活性種の数を最大とせねば成らず、故に混
合気体中に於ける酸化性気体の割合を1.5%程度以上
4.5%程度未満とする必要が有る。更に結晶粒界が存
在する多結晶性半導体膜に於いては、粒界での乱れた結
合を解き放して此等に酸素を新たに結合させる必要が有
る為、優良な半導体装置を得るには混合気体中に於ける
酸化性気体の割合を2%程度以上4%程度未満とするの
が好ましい。尚、低温でのプラズマ酸化を促進するには
プラズマ酸化の直前に基板を希釈沸酸水溶液等に浸し
て、半導体膜表面や粒界部を水素で終端化しておく。斯
うすると半導体膜表面等は秩序有る状態と成っており、
乱れた結合を解く必要がないので酸化が容易に進行す
る。
プラズマを半導体膜に照射する時の基板温度は高ければ
高い程、形成される酸化膜の品質が向上し、酸化速度も
速く成る。比較的良質な酸化膜を得るには基板温度は低
くとも100℃程度以上で有る事が望ましい。先にも述
べた様に450℃程度以下ならば大型汎用ガラス基板の
使用が可能と成り、半導体装置製造工程中での最高温度
程度以下、即ち425℃程度以下の低温で有れば、先の
大型ガラス基板でその厚みが0.7mm程度以下と云っ
た、非晶質硅素薄膜半導体装置の製造に使用されて居る
総ての汎用ガラス基板を自由に使用出来る様に成る。
ズマ酸化法にて得られた酸化膜とを形成し、MOS−F
ETの半導体膜とゲート絶縁膜とを構成する。本願発明
では酸化性気体の原子状活性種を多量に生成して、多結
晶性半導体膜の粒界部や半導体膜の表面を効率的に酸化
させるので、斯うした部位に於ける不対結合対の数が著
しく減少する。取り分け、多結晶性半導体膜の粒界部酸
化は半導体膜の禁制帯中での捕獲準位数を低減し、以て
薄膜半導体装置のサブスレーシュホールド特性や閾値電
圧を小さくし、同時に粒界部に於ける荷電単体の非弾性
散乱数を減らす事で移動度の向上をもたらす。又、酸化
膜質が高い為に動作信頼性が高く、寿命の長い薄膜半導
体装置が得られる。
の単結晶硅素基板を用いてプラズマ酸化速度を調べた。
まず硅素基板を次の手順で洗浄した。
コール洗浄(27℃、5分間) (2)窒素バブリングされた純水洗浄(27℃、5分
間) (3)アンモニア過水洗浄(80℃、5分間) (4)窒素バブリングされた純水洗浄(27℃、5分
間) (5)硫酸過水洗浄(97℃、5分間) (6)窒素バブリングされた純水洗浄(27℃、5分
間) (7)希釈弗酸水溶液(弗酸濃度1.67%)洗浄(2
7℃、20秒間) (8)窒素バブリングされた純水洗浄(27℃、5分
間) 上記7番目の希釈弗酸水溶液洗浄により、硅素基板表面
に存在する自然酸化膜が除去され、硅素表面は水素に依
り終端化されて居る。斯うして洗浄された基板表面にプ
ラズマ酸化膜をPECVD装置にて成長させた。上記8
番目の純水洗浄が終了してから基板がPECVD装置の
プラズマ処理室に設置される迄の時間は約15分間で有
った。
ズマは工業用周波数(13.56MHz)のラジオ高周
波電源を用いて平行平板電極間に発生させる。プラズマ
処理室は反応容器に依り外気から隔絶され、プラズマ処
理中で凡0.1torrから10torr程度の減圧状
態とされる。反応容器内には下部平板電極と上部平板電
極が互いに平行に設置されて居り、これら二枚の電極が
平行平板電極を形成する。この平行平板電極間がプラズ
マ処理室となる。本願発明で用いたPECVD装置は4
70mm×560mmの平行平板電極を備え、此等平行
平板電極間距離は下部平板電極の位置を上下させる事に
依り、18.0mmから37.0mmの間で自由に設定
し得る。此に応じてプラズマ処理室の容積は4738c
m3から9738cm3と変化する。又電極間距離を所
定の値に設定した場合、470mm×560mmの平板
電極面内での電極間距離の偏差は僅か0.5mmで有
る。従って電極間に生ずる電界強度の偏差は平板電極面
内で2%程度以下となり窮めて均質なプラズマがプラズ
マ処理室に発生する。下部平板電極上に酸化膜を形成す
べき硅素基板を置く。下部平板電極内部にはヒーターが
設けられて居り、下部平板電極の温度を250℃から4
00℃の間で任意に調整し得る。周辺2mmを除いた下
部平板電極内の温度分布は設定温度に対して±5℃以内
で有り、基板として360mm×465mmとの大きな
物を使用しても基板内温度偏差を±2℃以内に保つ事が
出来る。希ガスと酸化性気体から成る混合気体は配管を
通じて上部平板電極内に導入され、更に上部平板電極内
に設けられたガス拡散板の間を擦り抜けて上部平板電極
全面より略均一な圧力でプラズマ処理室に流れ出る。処
理中で有れば混合気体の一部は上部平板電極から出た所
で電離し、平行平板電極間にプラズマを発生させる。混
合気体の一部乃至全部は酸化膜の成長に関与し、成長に
関与しなかった残留混合気体及び酸化膜形成の化学反応
の結果として生じた生成ガスは排気ガスと成って反応容
器周辺上部に設けられた排気穴を介して排気される。排
気穴のコンダクタンスは平行平板電極間のコンダクタン
スに比べて十分に大きく、その値は平行平板電極間のコ
ンダクタンスの100倍以上が好ましい。更に平行平板
電極間のコンダクタンスはガス拡散板のコンダクタンス
よりも十分に大きく、やはりその値はガス拡散板のコン
ダクタンスの100倍以上が好ましい。こうした構成に
依り470mm×560mmとの大型上部平板電極全面
より略均一な圧力で反応ガスがプラズマ処理室に導入さ
れ、同時に排気ガスがプラズマ処理室から総ての方向に
均等な流量で排気されるので有る。各種反応ガスの流量
は配管に導入される前にマス・フロー・コントローラー
に依り所定の値に調整される。又プラズマ処理室内の圧
力は排気穴出口に設けられたコンダクタンス・バルブに
依り所望の値に調整される。コンダクタンス・バルブの
排気側にはターボ分子ポンプ等の真空排気装置が設けら
れて居る。本願発明ではオイル・フリーのドライ・ポン
プが真空排気装置の一部として用いられ、プラズマ処理
室等の反応容器内の背景真空度を10ー5torr台と
して居る。反応容器及び下部平板電極は接地電位に有
り、これらと上部平板電極は絶縁リングに依り電気的に
絶縁状態が保たれる。プラズマ発生時には高周波発振源
から出力された13.56MHzのラジオ高周波がイン
ピーダンス・マッチング回路を介して上部平板電極に印
加される。
く窮めて精巧たる電極間制御と均質なガス流を実現した
事に依り360mm×465mmとの大型基板に対応可
能な薄膜形成装置となった。しかしながらこれらの基礎
概念さえ踏襲すれば、更なる基板の大型化には寧ろ容易
に対応出来、実際550mm×650mmとのより大型
な基板に対応し得る装置も実現可能で有る。又本願発明
では最も汎用性の高い周波数13.56MHzの高周波
を用いているが、この他にこの高周波の整数倍の高周波
を利用しても良い。例えば2倍の27.12MHzや3
倍の40.68MHz、4倍の54.24MHz等も有
効で有る。更には100MHz〜1GHz程度のVHF
波を利用しても良い。周波数が10MHz程度のrf波
から数百MHz程度のVHF波で有れば平行平板電極間
にプラズマを発生させる事が可能で有る。従って本願発
明に用いたPECVD装置の高周波発振源とインピーダ
ンス・マッチング回路を交換する事に依り容易に所望の
周波数の高周波を用いてプラズマを発生出来る。
度が375℃に保たれているプラズマ処理室に設置され
る。プラズマを立てる事を除いてプラズマ処理室内の条
件を酸化過程と同一とする。例えば酸素を100SCC
Mとヘリウムを4900SCCM流し、プラズマ処理室
内の圧力を1.5Torrに保つ。平行平板電極間距離
は21.6mmで有る。設置基板がこうした系と平衡状
態となった後の硅素基板表面温度は350℃で有る。斯
様にして基板と処理室とが平衡状態に達した後、上部平
板電極に高周波を印加してプラズマを発生させ、半導体
膜表面の酸化を行う。高周波出力は500Wで有る。プ
ラズマ酸化条件の一例は以下の通りとなる。
2.0%) ラジオ高周波出力:RF=500W(0.19W/cm
2) 圧力:P=1.5Torr 電極間距離:S=21.6mm 下部平板電極温度:Tsus=375℃ 硅素基板表面温度:Tsub=350℃ プラズマ処理時間:t=500秒 此の条件下で硅素表面には5.3nmの酸化膜が成長す
る。以下、酸化速度を調べる為にプラズマ処理時間を5
0秒と200秒、300秒としてプラズマ酸化を行っ
た。又、上例で希ガスをヘリウムからアルゴンに変えて
同じプラズマ処理を単結晶硅素基板に施した。斯うして
得られた結果を図1に示す。図1中でヘリウム希釈酸素
2%と記して有るのが希ガスとしてヘリウムを用いた実
施例に相当し、アルゴン希釈酸素2%と記して有るのが
希ガスとしてアルゴンを用いた実施例に相当する。更に
図1には比較の為に従来技術に当たる酸素100%での
プラズマ酸化の結果(図1中に純酸素100%と記す)
をも記す。此の場合、プラズマ処理室に導入する気体が
混合気体の5000SCCMから純酸素気体の5000
SCCMに変わった他は、比較の為にすべて同じ処理条
件とした。図1から分かる様に本願発明に依り従来より
も酸化速度が50%以上も大きくする事が可能と化し
た。
型電界効果トランジスタを形成する薄膜半導体装置の製
造工程を断面で示した図で有る。本実施例2では基板1
01として歪点が650℃程度の汎用無アルカリガラス
を用いた。まず基板101上にECR−PECVD法で
酸化硅素膜を200nm程度堆積し、下地保護膜102
とした。酸化硅素膜のECR−PECVD法での堆積条
件は以下の通りで有る。
LPCVD法にて50nm程度の膜厚に堆積した。LP
CVD装置はホット・ウォール型で容積が184.5l
で、基板挿入後の反応総面積は約44000cm2で有
る。堆積温度は425℃で原料ガスとして純度99.9
9%以上のジシラン(Si2H6)を用い、200sc
cm反応炉に供給した。堆積圧力は凡そ1.1Torr
で有り、此の条件下で硅素膜の堆積速度は0.77nm
/minで有った。斯様にして得られた非晶質半導体膜
にキセノン塩素(XeCl)エキシマレーザーを照射し
て半導体膜の結晶化を進めた。照射レーザーエネルギー
密度は340mJ・cm−2で、半導体膜が膜厚方向全
体に渡り完全溶融して微結晶化が生ずるエネルギー密度
よりも10mJ・cm−2低いエネルギー密度で有っ
た。レーザー結晶化終了後の多結晶硅素薄膜に厚みは4
8.2nmで有った。こうして結晶性半導体膜(多結晶
硅素膜)を形成した(第一工程)後、この結晶性半導体
膜を島状に加工して、後に半導体装置の能動層と成る半
導体膜の島103を形成した。(図2−a) 次にパターニング加工された半導体膜の島103を被う
様に酸化硅素膜104をPECVD装置にてプラズマ酸
化法にて形成(第二工程)した。此の酸化硅素膜は半導
体装置のゲート絶縁膜として機能する。ゲート絶縁膜形
成に先立ち基板を次の手順で洗浄した。
コール洗浄(27℃、5分間) (2)窒素バブリングされた純水洗浄(27℃、5分
間) (3)アンモニア過水洗浄(80℃、5分間) (4)窒素バブリングされた純水洗浄(27℃、5分
間) (5)硫酸過水洗浄(97℃、5分間) (6)窒素バブリングされた純水洗浄(27℃、5分
間) (7)希釈弗酸水溶液(弗酸濃度1.67%)洗浄(2
7℃、20秒間) (8)窒素バブリングされた純水洗浄(27℃、5分
間) 上記8番目の純水洗浄が終了してから基板がPECVD
装置のプラズマ処理室に設置される迄の時間は約15分
間で有った。プラズマ処理装置は実施例1に記した物と
同一で有り、酸化条件は以下の通りで有る。
2.0%) ラジオ高周波出力:RF=500W(0.19W/cm
2) 圧力:P=1.5Torr 電極間距離:S=21.6mm 下部平板電極温度:Tsus=375℃ ガラス基板表面温度:Tsub=350℃ プラズマ処理時間:t=300秒 此の条件下で硅素表面には5.0nmの酸化膜が成長し
た。
工程として酸化性雰囲気下にて第一熱処理を行った。濃
度16%の塩化水素酸水溶液を空気中に露点で96℃含
む塩酸水蒸気空気下にて熱処理は施こされた。処理温度
は345℃で処理時間は2時間、処理室内圧力は1気圧
で有った。この塩酸に依る熱処理が終了した後、引き続
いて酸化膜中のハロゲン元素を抜く目的で1時間の熱処
理を継続した。この熱処理雰囲気は露点96℃の水蒸気
含有空気中で行われ、雰囲気に塩酸は含まれて居ない。
熱処理温度は矢張り345℃で圧力は1気圧で有る。
の第二熱処理を行い、酸化膜を乾燥さた。第二熱処理は
アルゴン中に水素を3%含む非酸化性雰囲気下にて1気
圧、350℃で2時間施された。
た平行平板容量結合型PECVD装置に導入され、半導
体膜と酸化膜に対して水素プラズマ照射が施された。水
素プラズマ条件は以下の通りで有る。
m2) 圧力:P=0.5Torr 電極間距離:S=25mm 下部平板電極温度:Tsus=350℃ ガラス基板表面温度:Tsub=325℃ プラズマ処理時間:t=90秒 斯様にしてゲート絶縁膜堆積と、酸化膜及び界面の改質
が完了した。(図2−b) 引き続いて金属薄膜に依りゲート電極105をスパッタ
ー法にて形成する。スパッター時の基板温度は150℃
で有った。本実施例2では150nmの膜厚を有するク
ロム(Cr)にてゲート電極を作成し、このゲート電極
のシート抵抗は1.35Ω/□で有った。次にゲート電
極をマスクとして、ドナー又はアクセプターとなる不純
物イオン106を打ち込み、ソース・ドレイン領域10
7とチャンネル形成領域108をゲート電極に対して自
己整合的に作成する。本実施例2ではCMOS半導体装
置を作製した。NMOSトランジスタを作製する際には
PMOSトランジスタ部をアルミニウム(Al)薄膜で
覆った上で、不純物元素として水素中に5%の濃度で希
釈されたフォスヒィン(PH3)を選び、加速電圧10
kVにて水素を含んだ総イオンを3×1015cm−2
の濃度でNMOSトランジスタのソース・ドレイン領域
に打ち込んだ。反対にPMOSトランジスタを作製する
際にはNMOSトランジスタ部をアルミニウム(Al)
薄膜で覆った上で、不純物元素として水素中に5%の濃
度で希釈されたジボラン(B2H6)を選び、加速電圧
10kVにて水素を含んだ総イオンを2×1015cm
ー2の濃度でPMOSトランジスタのソース・ドレイン
領域に打ち込んだ。(図1−c)イオン打ち込み時の基
板温度は300℃で有る。
CH2CH3)4)と酸素を原料気体として、基板温度
300℃で層間絶縁膜109を堆積した。層間絶縁膜は
二酸化硅素膜から成り、その膜厚は凡そ500nmで有
った。層間絶縁膜堆積後、層間絶縁膜の焼き締めとソー
ス・ドレイン領域に添加された不純物元素の活性化を兼
ねて、窒素雰囲気下350℃にて2時間の熱処理を施し
た。最後にコンタクト・ホールを開穴し、スパッター法
で基板温度を180℃としてアルミニウムを堆積し、配
線110を作成して薄膜半導体装置が完成した。(図1
−d)この様にして作成した薄膜半導体装置の伝達特性
を測定した。測定した半導体装置のチャンネル形成領域
の長さは10μmで幅は4μmで有った。伝達特性の測
定は室温にて行われた。得られた結果を図3に示す。N
MOSトランジスタのVds=1Vに於ける飽和領域よ
り求めた移動度は67.3cm2・Vー1・s−1で有
り、閾値電圧は0.727V、サブスレーシュホールド
・スイングは0.111Vで有った。又、PMOSトラ
ンジスタのVds=−1Vに於ける飽和領域より求めた
移動度は18.4cm2・Vー1・s−1で有り、閾値
電圧は−2.619V、サブスレーシュホールド・スイ
ングは0.146Vで有った。此の例が示す様に本願発
明に依りN型とP型の両半導体装置共に急峻なサブスレ
ーシュホールド特性を示し、電源電圧が1Vとの超低電
圧での駆動が可能な優良な薄膜半導体装置が安定的に製
造される様に成った。然も酸化膜の信頼性が高く、超寿
命の薄膜半導体装置を汎用ガラス基板を使用し得る低温
工程にて、簡便且つ容易に作成し出来るので有る。
った10nm程度以下の厚みを有する酸化膜の高品質化
が本願発明に依り可能と化し、此迄不可能と思われてい
た薄膜半導体装置の超低電圧駆動を実現した。これに依
り薄膜トランジスタに代表される半導体装置の高速動作
や省エネ化を促進し、同時に半導体装置の動作安定性を
も高めるとの効果が認められる。
Claims (16)
- 【請求項1】 絶縁性物質上に形成された半導体膜と、
該半導体膜上に形成された酸化膜とを少なくとも構成要
件として有する半導体装置の製造方法に於いて、 半導体膜を形成する第一工程と酸化膜を形成する第二工
程とを含み、 該第二工程は希ガスと酸化性気体との混合気体から成る
プラズマを該半導体膜に照射する工程を少なくとも含む
事を特徴とする半導体装置の製造方法。 - 【請求項2】 前記半導体膜が多結晶膜で有る事を特徴
とする請求項1記載の半導体装置の製造方法。 - 【請求項3】 前記半導体膜が硅素(Si)を主体と成
して居る事を特徴とする請求項1または2記載の半導体
装置の製造方法。 - 【請求項4】 前記酸化膜が酸化硅素(SiOx:0<
x≦2)を主体と成して居る事を特徴とする請求項1乃
至3のいずれかに記載の半導体装置の製造方法。 - 【請求項5】 前記プラズマのプラズマ源がラジオ波
(rf波)で有る事を特徴とする請求項1乃至4のいず
れかに記載の半導体装置の製造方法。 - 【請求項6】 前記プラズマのプラズマ源が超高周波
(VHF波)で有る事を特徴とする請求項1乃至4のい
ずれかに記載の半導体装置の製造方法。 - 【請求項7】 前記プラズマのプラズマ源がマイクロ波
で有る事を特徴とする請求項1乃至4のいずれかに記載
の半導体装置の製造方法。 - 【請求項8】 前記第二工程中の基板温度が450℃程
度以下で有る事を特徴とする請求項1乃至7のいずれか
に記載の半導体装置の製造方法。 - 【請求項9】 前記第二工程中の基板温度が425℃程
度以下で有る事を特徴とする請求項1乃至7のいずれか
に記載の半導体装置の製造方法。 - 【請求項10】 前記混合気体中に占める酸化性気体の
割合が1%程度以上10%程度以下で有る事を特徴とす
る請求項1乃至9のいずれかに記載の半導体装置の製造
方法。 - 【請求項11】 前記混合気体中に占める酸化性気体の
割合が1%程度以上6%程度以下で有る事を特徴とする
請求項1乃至9のいずれかに記載の半導体装置の製造方
法。 - 【請求項12】 前記混合気体中に占める酸化性気体の
割合が1.5%程度以上4.5%程度以下で有る事を特徴と
する請求項1乃至9のいずれかに記載の半導体装置の製
造方法。 - 【請求項13】 前記混合気体中に占める酸化性気体の
割合が2%程度以上4%程度以下で有る事を特徴とする
請求項1乃至9のいずれかに記載の半導体装置の製造方
法。 - 【請求項14】 前記プラズマのプラズマ源がラジオ波
(rf波)で有り、且つ前記混合気体中に占める酸化性
気体の割合が1%程度以上6%程度以下で有る事を特徴
とする請求項1乃至4のいずれかに記載の半導体装置の
製造方法。 - 【請求項15】 前記第二工程中の基板温度が425℃
程度以下で、且つ前記混合気体中に占める酸化性気体の
割合が1.5%程度以上4.5%程度以下で有る事を特
徴とする請求項1乃至7のいずれかに記載の半導体装置
の製造方法。 - 【請求項16】 前記半導体膜が多結晶で有り、且つ前
記第二工程中の基板温度が425℃程度以下で有り、前
記プラズマのプラズマ源がラジオ波(rf波)で有り、
更に前記混合気体中に占める酸化性気体の割合が2%程
度以上4%程度以下で有る事を特徴とする請求項1、3
および4のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26212998A JP3837934B2 (ja) | 1998-09-16 | 1998-09-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26212998A JP3837934B2 (ja) | 1998-09-16 | 1998-09-16 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000091589A true JP2000091589A (ja) | 2000-03-31 |
JP3837934B2 JP3837934B2 (ja) | 2006-10-25 |
Family
ID=17371463
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26212998A Expired - Fee Related JP3837934B2 (ja) | 1998-09-16 | 1998-09-16 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3837934B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001008208A1 (en) * | 1999-07-26 | 2001-02-01 | Tadahiro Ohmi | Semiconductor device, method for forming silicon oxide film, and apparatus for forming silicon oxide film |
WO2001069665A1 (fr) * | 2000-03-13 | 2001-09-20 | Tadahiro Ohmi | Procede de formation de pellicule dielectrique |
JP2008177571A (ja) * | 1999-07-26 | 2008-07-31 | Foundation For Advancement Of International Science | シリコン酸化膜の形成方法、半導体装置及びその製造方法 |
-
1998
- 1998-09-16 JP JP26212998A patent/JP3837934B2/ja not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001008208A1 (en) * | 1999-07-26 | 2001-02-01 | Tadahiro Ohmi | Semiconductor device, method for forming silicon oxide film, and apparatus for forming silicon oxide film |
US7268404B2 (en) | 1999-07-26 | 2007-09-11 | Tadahiro Ohmi | Device having a silicon oxide film containing krypton |
US7279066B2 (en) | 1999-07-26 | 2007-10-09 | Tadahiro Ohmi | Apparatus for forming silicon oxide film |
JP2008177571A (ja) * | 1999-07-26 | 2008-07-31 | Foundation For Advancement Of International Science | シリコン酸化膜の形成方法、半導体装置及びその製造方法 |
US7491656B2 (en) | 1999-07-26 | 2009-02-17 | Foundation For Advancement Of International Science | Semiconductor device, method for forming silicon oxide film, and apparatus for forming silicon oxide film |
JP2012160747A (ja) * | 1999-07-26 | 2012-08-23 | Foundation For Advancement Of International Science | シリコン酸化膜の形成方法、半導体装置及びその製造方法 |
WO2001069665A1 (fr) * | 2000-03-13 | 2001-09-20 | Tadahiro Ohmi | Procede de formation de pellicule dielectrique |
US6669825B2 (en) | 2000-03-13 | 2003-12-30 | Tadahiro Ohmi | Method of forming a dielectric film |
Also Published As
Publication number | Publication date |
---|---|
JP3837934B2 (ja) | 2006-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW515101B (en) | Method for fabrication of field-effect transistor | |
WO2004079826A1 (ja) | 薄膜トランジスタの製造方法、及び表示装置と電子機器 | |
JPH04165679A (ja) | 絶縁ゲイト型半導体装置 | |
JP3596188B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3837938B2 (ja) | 薄膜半導体装置の製造方法 | |
JP3837935B2 (ja) | 薄膜半導体装置の製造方法 | |
JP2000269133A (ja) | 薄膜半導体装置の製造方法 | |
JP3837934B2 (ja) | 半導体装置の製造方法 | |
JP3837937B2 (ja) | 薄膜半導体装置の製造方法 | |
JP3941316B2 (ja) | 半導体装置の製造方法、電子機器の製造方法、半導体装置、および電子機器 | |
JP2001210828A (ja) | 薄膜半導体装置の製造方法 | |
JP3221129B2 (ja) | 半導体装置の製法 | |
JP4200530B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH04152640A (ja) | 絶縁ゲイト型半導体装置の作製方法 | |
JP3707287B2 (ja) | 半導体装置の製造方法 | |
JP4214989B2 (ja) | 半導体装置の製造方法 | |
JP3603611B2 (ja) | 半導体装置の製造方法 | |
JP2000286211A (ja) | 薄膜半導体装置の製造方法 | |
Higashi et al. | Development of high-performance polycrystalline silicon thin-film transistors (TFTs) using defect control process technologies | |
JP4281753B2 (ja) | 薄膜半導体装置の製造方法 | |
JP4023367B2 (ja) | 半導体膜形成方法、及び半導体膜製造方法 | |
JP2004241784A (ja) | 薄膜トランジスタの製造方法 | |
JP2000182957A (ja) | 薄膜半導体装置の製造方法 | |
JP3648998B2 (ja) | 半導体装置の製造方法 | |
JP2002237598A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040412 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060711 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060724 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |