JP5604316B2 - 成膜方法 - Google Patents

成膜方法 Download PDF

Info

Publication number
JP5604316B2
JP5604316B2 JP2011008849A JP2011008849A JP5604316B2 JP 5604316 B2 JP5604316 B2 JP 5604316B2 JP 2011008849 A JP2011008849 A JP 2011008849A JP 2011008849 A JP2011008849 A JP 2011008849A JP 5604316 B2 JP5604316 B2 JP 5604316B2
Authority
JP
Japan
Prior art keywords
gas
film
reaction
reaction chamber
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011008849A
Other languages
English (en)
Other versions
JP2012151278A (ja
Inventor
太郎 森村
昭吾 西崎
康明 村田
伸 浅利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2011008849A priority Critical patent/JP5604316B2/ja
Publication of JP2012151278A publication Critical patent/JP2012151278A/ja
Application granted granted Critical
Publication of JP5604316B2 publication Critical patent/JP5604316B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、成膜方法に関し、より詳しくは、例えば半導体デバイスの層間絶縁膜として用いられる窒化シリコン膜と酸化シリコン膜との積層構造体を単一のプラズマCVD装置にて一貫して成膜する成膜方法に関する。
例えば半導体デバイスや液晶表示装置の製造工程において、異なる材質の薄膜を単一のプラズマCVD装置にて連続成膜して積層構造体とし、これを層間絶縁膜として用いることが知られている。液晶表示装置を例に説明すると、ガラス基板表面にTFT(Thin Film Transistor)を形成した後、このTFTと上層のアルミニウム等から成るドレインラインの間を絶縁するための層間絶縁膜として、窒化シリコン膜と酸化シリコン膜とをプラズマCVDにて連続成膜する。
このような積層構造体をプラズマCVD装置にて成膜する場合、従来例では、先ず、プラズマCVD装置の反応室内に処理すべき基板を設置して所定圧力まで真空引きした後、窒化シリコン膜成膜用の原料ガスたるシラン系ガス(例えば、SiH)と、一の反応ガスたる窒素ガスやアンモニアガスを一定の流量で真空チャンバ内に導入する。そして、導入したガスが安定した後、反応室を画成する真空チャンバに対して高周波電力を投入し、プラズマ放電させて基板表面に窒化シリコン膜を形成する。次に、プラズマ放電を維持したまま、窒化シリコン膜成膜用の原料ガス及び一の反応ガスの導入を停止し、酸化シリコン膜成膜用のシラン系ガス(例えば、SiH)と他の反応ガスたる一酸化二窒素ガス(NO)とにガス種を切り換える。これにより、窒化シリコン膜表面に酸化シリコン膜が成膜されて積層構造体が得られる。
ここで、上記従来例の成膜方法により積層構造体を得ると、窒化シリコン膜表面にアモルファスシリコン膜が形成されてしまう場合がある。このように窒化シリコン膜表面、即ち、窒化シリコン膜と酸化シリコン膜の界面にアモルファスシリコン膜が形成されていると、当該積層構造体を上記液晶表示装置の層間絶縁膜に適用したとき、アモルファスシリコン膜により透過率が低下したり、または、アモルファスシリコン膜内にキャリアが生成され、このキャリアが移動することによって表示不良が生じるという問題がある。
このような問題を解消するため、真空チャンバ内に窒化シリコン膜成膜用の原料ガスと一の反応ガスとを供給し、プラズマCVDにて基板表面に窒化シリコン膜を形成し、原料ガスの供給を停止し、一の反応ガスの供給を継続してプラズマ放電を継続させた後、当該一の反応ガスの供給を停止し、酸化シリコン膜成膜用の他の反応ガスをチャンバ内に導入してプラズマ放電を継続させながら、酸化シリコン膜成膜用の原料ガスをチャンバ内に導入することで窒化シリコン膜表面に酸化シリコン膜を成膜することが例えば特許文献1で知られている。
然し、上記特許文献1に係る方法では、窒化シリコン膜を成膜した後、原料ガスの供給を一旦停止しているため、再度原料ガスを導入した後、当該ガスが安定するまでの間、成膜速度が遅くなり、所定の膜厚を得るまでの処理時間が長くなるという問題がある。
特開2007−73811号公報
本発明は、以上の点に鑑み、窒化シリコン膜と酸化シリコン膜との積層構造体を単一のプラズマCVD装置にて一貫して成膜する際に、両膜間に異質な薄膜が形成されないという機能を有しつつ、短時間で効率のよい成膜が可能な成膜方法を提供することをその課題とするものである。
上記課題を解決するために、本発明の成膜方法は、反応室に処理すべき基板を設置し、真空雰囲気中にてシリコンを含む原料ガスと窒素を含む一の反応ガスとを反応室内に導入し、放電用の高周波電力を投入してプラズマCVD法にて窒化シリコン膜を成膜する第1工程と、前記原料ガスを供給しながらプラズマ放電を維持した状態で、反応室内の窒素分圧を高める第2工程と、一の反応ガスの供給のみを停止し、酸素を含む他の反応ガスを反応室内に供給してプラズマCVD法にて酸化シリコン膜を成膜する第3工程とを含むことを特徴とする。
本発明者らは、上記課題を解決するための検討を重ねる過程で、上記従来例の方法では、プラズマ放電を維持したまま、ガス種を切り換えるときに、窒素ガスやアンモニアガスといった反応ガスがシラン系ガスより速やかに真空チャンバから真空引きされ、切り換えた酸素ガスの供給が間に合わずに、チャンバ内に残留するシラン系ガスのみがプラズマで分解されて窒化シリコン膜表面に付着することでアモルファスシリコン膜が形成されると考えた。
そこで、本発明では、ガス種を切り換えるのに先立って、真空チャンバ内の窒素の分圧を高める工程を設けて、ガス種の切換時に十分な酸素が供給されるまでは、真空チャンバ内に、成膜に必要となる十分な窒素を長く残留させて窒化シリコン膜が継続して成膜されるようにし、十分な酸素が供給されるのに伴って窒素が次第に排気され、酸化シリコン膜が成膜されるようにした。これにより、窒化シリコン膜と酸化シリコン膜との間にアモルファスシリコン膜等の異質な薄膜が形成されることが防止することができる。しかも、ガス種の切換時に原料ガスの供給やプラズマ放電を停止させないため、切換時に成膜速度が遅くなるといった不具合が生じることが防止でき、効率よく短時間で成膜できる。
本発明においては、例えば、前記第2工程を、真空チャンバからの排気速度を低下させて行えば、反応室への反応ガスの供給量を一定にしたまま、簡単に反応室内の窒素の分圧を高めることが実現できる。
本発明の成膜方法を実施し得るプラズマCVDの構成例を模式的に示す図。 (a)は、本発明の成膜方法を実施する際のガス供給の制御を説明する図。(b)は、成膜方法を実施する間の真空チャンバ内の圧力変化を説明する図。 従来技術におけるガス供給の制御を説明する図。
以下、図面を参照して本発明の実施形態の成膜方法を説明する。図1は、本実施形態の成膜方法を実施するプラズマCVD装置1の一例を示す。プラズマCVD装置1は、反応室2aを画成する真空チャンバ2を備える。真空チャンバ2の底部には、ガラスやシリコンウエハ等の処理すべき基板Wを位置決め保持する、アース接地のステージ3が設けられている。ステージ3には、例えば抵抗加熱式のヒータ等の加熱手段31が内蔵され、成膜中、基板Wを所定温度に加熱、保持できるようになっている。
真空チャンバ2の底部には透孔21が開設され、反応室2aを真空引きする図外の真空ポンプに通じる排気管4が接続されている。この場合、排気管4には、図示省略の圧力制御弁が介設され、原料ガスや反応ガスを導入した成膜中、真空チャンバ4内の圧力を一定に保持するようになっている。また、排気管4には、コンダクタンスバルブ41が介設され、真空チャンバ2からの排気速度を適宜制御できるようになっている。
真空チャンバ2の天板内側(反応室2a側)にはガス導入部5が設けられている。ガス導入部5は、天板内側でステージ3に向かって突設した環状の周壁部51と、この周壁部の下端に設けた、ステージ3に保持させた基板Wに対向するシャワープレート52とから構成されている。真空チャンバ2の天板には、周壁部51と当該周壁部51の下端に設けたシャワープレート52とにより画成される拡散空間53に原料ガスや反応ガスを供給するガス供給管6が接続されている。ガス供給管6には、マスフローコントローラ7aと、ガス供給をオン、オフ制御する開閉弁7bとを夫々備えた原料ガス供給管71と反応ガス供給管72、73、74とが夫々接続され、成膜中、必要に応じて各ガスを一定の流量で拡散空間53に供給できるようになっている。
ここで、窒化シリコン膜を形成する場合には、原料ガスとして、SiHやTEOS等のシラン系ガスが用いられ、(一の)反応ガスとして、窒素ガスやアンモニアガス等の窒素を含むガスが用いられる。他方、酸化シリコン膜を形成する場合には、原料ガスとして、SiHやTEOS等のシラン系ガスが用いられ、(他の)反応ガスとして、一酸化二窒素ガス等の酸素を含むガスが用いられる。
また、真空チャンバ2の天板には、高周波電源8が接続され、上記各ガスを導入した状態で真空チャンバ2に所定の高周波電力を投入して、反応室2a内でプラズマ放電させることができる。そして、ガス供給管6を介して原料ガス及び反応ガスを供給すると、拡散空間53にて両ガスが拡散され、シャワープレート52の各開口を介して反応室2a内へと導入される。このとき、高周波電力を投入してプラズマ放電させると、プラズマP中で原料ガス及び反応ガスが分解されて、ステージ3上の基板Wに供給されて気相からの析出により所定の薄膜が成膜される。なお、上記プラズマCVD装置1は、マイクロコンピュータやシーケンサ等を備えた図示省略の制御手段を有し、制御手段により高周波電源8の作動、マスフローコントローラ7a及び開閉弁7bの作動や真空ポンプ及びコンダクタンスバルブ41の作動等が統括制御されるようになっている。
以下に、図2及び図3を参照して、窒化シリコン膜と酸化シリコン膜との積層構造体を単一のプラズマCVD装置1にて一貫して成膜する本実施形態の成膜方法を説明する。先ず、ステージ2に基板Wを設置した状態で反応室2a(真空チャンバ)内を所定圧力まで真空引きする。そして、基板W表面に窒化シリコン膜を先ず成膜するために、マスフローコントローラ7aと開閉弁7bとを制御して、シラン系ガスからなる原料ガスと、窒素ガスやアンモニアガス等の窒素を含む一の反応ガスとを拡散空間53に供給するとともに(例えば、原料ガス流量:50〜200sccm、反応ガス流量:200〜15000sccm、真空チャンバ内圧力:100〜400Pa)、放電用の高周波電力を投入し(例えば、1〜8kW)、プラズマCVD法にて窒化シリコン膜を所定膜厚(例えば、1000Å)で成膜する(第1工程)。
第1工程が終了すると、酸化シリコン膜を成膜するためにガス種を切り換える。ここで、窒化シリコン膜表面にアモルファスシリコン膜が形成されないように、反応ガスの供給を継続してプラズマ放電を継続させた後、当該一の反応ガスの供給を停止し、酸化シリコン膜成膜用の他の反応ガスをチャンバ内に導入してプラズマ放電を継続させながら、酸化シリコン膜成膜用の原料ガスをチャンバ内に導入することで窒化シリコン膜表面に酸化シリコン膜を成膜することが考えられる(図3参照、従来技術に相当)。この方法では、窒化シリコン膜を成膜した後、原料ガスの供給を一旦停止しているため、再度原料ガスを導入した後、当該ガスが安定するまでの間、成膜速度が遅くなって処理時間が長くなる。
本実施形態では、例えば、窒化シリコン膜が上記所定膜厚に達する前に、一の反応ガスのガス流量を一定に保持したまま、コンダクタンスバルブ41の開度を調節して反応室2aからの排気速度を低下させるようにした(第2工程)。この場合の排気速度は、窒化シリコン膜を成膜するときのものに対して10%以下となるようにコンダクタンスバルブ41の開度を適宜調節すればよく、また、排気速度を低下させている時間は成膜条件に応じて適宜設定すれよい。これにより、一の反応ガスの供給を停止し、他の反応ガスの供給を開始して当該他の反応ガスが十分に供給されるまでの間、反応室2a内に十分な窒素が長く残留されるように、ガス種の切換時の反応室2a内の窒素分圧を効果的に高めることができる。このとき、原料ガスのガス流量は、成膜時のものより少なくすることもできる。
次に、マスフローコントローラ7aと開閉弁7bとを制御して、一の反応ガスの供給を停止すると同時に、他の反応ガスに切り換える。そして、他の反応ガスの供給量に応じて適宜コンダクタンスバルブ41の開度を調節して反応室2aからの排気速度を元に戻しながら(例えば、原料ガス流量:50〜1000sccm、反応ガス流量:50〜15000sccm、真空チャンバ内圧力:100〜400Pa)、放電用の高周波電力を適宜再設定し(例えば、1〜8kW)、プラズマCVD法にて酸化シリコン膜を所定膜厚(例えば、1000Å)で成膜する(第3工程)。なお、窒化シリコン膜と酸化シリコン膜とを成膜した後、窒化シリコン膜と酸化シリコン膜とを更に成膜する場合、上記各工程を繰り返して成膜される(つまり、酸化シリコン膜表面に窒化シリコン膜を成膜する場合には、他の反応ガスの分圧を高めた後、ガス種の切り換えを行う)。また、第3工程を終了するのに際しては、先ず、原料ガスの供給を停止し、所定時間経過後に反応ガスの供給を停止すると共に、高周波源力の投入を停止する。これにより、窒化シリコン膜及び酸化シリコン膜相互の界面や最上層に位置する酸化シリコン膜の表面に、異質な膜が形成されることが防止できる。
以上によれば、ガス種の切換時に十分な酸素が供給されるまでは反応室2a内に、成膜に必要となる十分な窒素を長く残留させて窒化シリコン膜が継続して成膜されるようにし、十分な酸素が供給されるのに伴って窒素が排気され、酸化シリコン膜が成膜される。これにより、窒化シリコン膜と酸化シリコン膜との間にアモルファスシリコン膜等の異質な薄膜が形成されることを防止することができる。しかも、ガス種の切換時に原料ガスの供給やプラズマ放電を停止させないため、切換時に成膜速度が遅くなるといった不具合が生じることを防止でき、効率よく短時間で成膜できる。
以上の効果を確認するために図1に示すプラズマCVD装置1を用いて下記の実験を行った。本実験では、基板Wとしてシリコン基板を用い、また、成膜条件は下記表1のものとし、ガラス基板表面に、窒化シリコン膜と酸化シリコン膜とを交互に成膜して積層構造体を得た。また、ガス種の切り換え時に、排気速度を、成膜時のものと比較して10%の排気速度とし、この状態で10sec間保持した。
Figure 0005604316
以上の実験により作成した積層構造体のSEM写真(図示せず)から、窒化シリコン膜及び酸化シリコン膜相互の界面の状態を確認したところ、窒化シリコン膜表面には、アモルファスシリコン膜等の異質な膜が形成されていなかった。
以上、本発明の実施形態について説明したが、本発明は上記のものに限定されるものではない。上記実施形態においては、第2工程にて反応ガスの反応室2aへの供給量を一定に保持しながら、排気速度を低下させることで、真空チャンバ内の窒素分圧を一旦高めるようにしたが、反応ガスの反応室への供給量を増加させたり、または、反応ガスの反応室への供給量を増加させると共に排気速度を低下させて真空チャンバ内の窒素分圧を一旦高めることもできる。
1…プラズマCVD装置、2a…反応室、4…排気管、41…コンダクタンスバルブ、6…ガス供給管、71…原料ガス供給管、72、73…(一の)反応ガス供給管、74…(他の)反応ガス供給管、8…高周波電源、W…基板。

Claims (2)

  1. 反応室に処理すべき基板を設置し、真空雰囲気中にてシリコンを含む原料ガスと窒素を含む一の反応ガスとを反応室内に導入し、放電用の高周波電力を投入してプラズマCVD法にて窒化シリコン膜を成膜する第1工程と、
    前記一の反応ガスを供給しながらプラズマ放電を維持した状態で、反応室内の窒素分圧を高める第2工程と、
    前記一の反応ガスの供給のみを停止し、酸素を含む他の反応ガスを反応室内に供給してプラズマCVD法にて酸化シリコン膜を成膜する第3工程とを含むことを特徴とする成膜方法。
  2. 前記第2工程を、反応室からの排気速度を低下させて行うことを特徴とする請求項1記載の成膜方法。
JP2011008849A 2011-01-19 2011-01-19 成膜方法 Active JP5604316B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011008849A JP5604316B2 (ja) 2011-01-19 2011-01-19 成膜方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011008849A JP5604316B2 (ja) 2011-01-19 2011-01-19 成膜方法

Publications (2)

Publication Number Publication Date
JP2012151278A JP2012151278A (ja) 2012-08-09
JP5604316B2 true JP5604316B2 (ja) 2014-10-08

Family

ID=46793266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011008849A Active JP5604316B2 (ja) 2011-01-19 2011-01-19 成膜方法

Country Status (1)

Country Link
JP (1) JP5604316B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6232219B2 (ja) * 2013-06-28 2017-11-15 東京エレクトロン株式会社 多層保護膜の形成方法
US20160268299A1 (en) 2015-03-13 2016-09-15 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
CN114975113B (zh) * 2022-04-25 2022-12-13 上海陛通半导体能源科技股份有限公司 形成氧化硅和氮化硅复合薄膜的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08227891A (ja) * 1995-02-21 1996-09-03 Casio Comput Co Ltd 絶縁膜の形成方法
JP4955848B2 (ja) * 2000-02-28 2012-06-20 エルジー ディスプレイ カンパニー リミテッド 電子素子用基板製造方法
JP3989666B2 (ja) * 2000-03-09 2007-10-10 セイコーエプソン株式会社 アクティブマトリクス基板とその製造方法、及び電気光学装置とその製造方法
JP2002368084A (ja) * 2001-06-12 2002-12-20 Hitachi Ltd 半導体集積回路装置の製造方法
US7629270B2 (en) * 2004-08-27 2009-12-08 Asm America, Inc. Remote plasma activated nitridation
JP4320652B2 (ja) * 2005-09-08 2009-08-26 エプソンイメージングデバイス株式会社 層間絶縁膜の形成方法及び基板
JP2007165395A (ja) * 2005-12-09 2007-06-28 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2010180434A (ja) * 2009-02-03 2010-08-19 Tokyo Electron Ltd 成膜方法及びプラズマ成膜装置

Also Published As

Publication number Publication date
JP2012151278A (ja) 2012-08-09

Similar Documents

Publication Publication Date Title
JP5661523B2 (ja) 成膜方法及び成膜装置
TWI648791B (zh) Etching method
TWI516631B (zh) 半導體處理用之批次化學氣相沉積方法及設備
KR100861851B1 (ko) 실리콘 산화막 형성 방법 및 장치
KR101601662B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
TWI415172B (zh) 半導體製程用之膜形成設備及其使用方法
US20140199839A1 (en) Film-forming method for forming silicon oxide film on tungsten film or tungsten oxide film
KR20150110246A (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
JP5793241B1 (ja) 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
KR20130141639A (ko) 2개의 스테이지들에서의 균일한 건식 에칭
TWI535885B (zh) A substrate processing apparatus, and a method of manufacturing the semiconductor device
WO2004095559A1 (ja) シリコン酸化膜の除去方法及び処理装置
WO2005093799A1 (ja) 半導体装置の製造方法及び基板処理装置
WO2020189288A1 (ja) 成膜方法および成膜装置
WO2005096362A1 (ja) 金属シリケート膜の成膜方法および装置、並びに半導体装置の製造方法
US7674710B2 (en) Method of integrating metal-containing films into semiconductor devices
TWI648790B (zh) Etching method
US10672617B2 (en) Etching method and etching apparatus
JP5604316B2 (ja) 成膜方法
KR20100031460A (ko) Ti계 막의 성막 방법 및 기억 매체
TW202043525A (zh) 成膜方法及成膜裝置、以及氧化處理方法
US9466476B2 (en) Film-forming method for forming silicon oxide film on tungsten film or tungsten oxide film
CN109155254B (zh) 半导体器件的制造方法、衬底处理装置及程序
TW202122634A (zh) 用於蝕刻硬體之基於氫電漿清洗處理
US7972961B2 (en) Purge step-controlled sequence of processing semiconductor wafers

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140812

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140825

R150 Certificate of patent or registration of utility model

Ref document number: 5604316

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250