TWI415172B - 半導體製程用之膜形成設備及其使用方法 - Google Patents

半導體製程用之膜形成設備及其使用方法 Download PDF

Info

Publication number
TWI415172B
TWI415172B TW098108034A TW98108034A TWI415172B TW I415172 B TWI415172 B TW I415172B TW 098108034 A TW098108034 A TW 098108034A TW 98108034 A TW98108034 A TW 98108034A TW I415172 B TWI415172 B TW I415172B
Authority
TW
Taiwan
Prior art keywords
film
processing container
film forming
gas
forming apparatus
Prior art date
Application number
TW098108034A
Other languages
English (en)
Other versions
TW200947527A (en
Inventor
Mitsuhiro Okada
Yamato Tonegawa
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200947527A publication Critical patent/TW200947527A/zh
Application granted granted Critical
Publication of TWI415172B publication Critical patent/TWI415172B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/905—Cleaning of reaction chamber

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Description

半導體製程用之膜形成設備及其使用方法
本發明係關於半導體製程用之膜形成設備，用以在目標物件(如半導體晶圓)上形成如由SiO2 所構成的薄膜，與該設備之使用方法，尤有關於抑制膜形成設備內之金屬污染的技術。本文所用之「半導體製程」一詞包括各式處理，用以在目標物件上藉由以預定圖形於其上形成半導體層、絕緣層與導電層，而製造半導體裝置或具有與半導體裝置相連的導線層、電極等等的結構，該目標物件係如半導體晶圓或用於平面顯示器(FPD)的玻璃基板，如液晶顯示器(LCD)。
於製造半導體裝置的過程中，使用膜形成步驟，以於半導體晶圓(如矽晶圓)上形成如由SiO2 所構成的薄膜。在膜形成步驟中，可使用垂直的批式(batch type)處理設備，以藉著化學氣相沈積同時在複數片半導體晶圓上一起執行膜的形成。
由於半導體裝置之增長的微型化與積體化(integration)需求，由SiO2 所構成的薄膜需要具更高的品質。例如，日本專利申請案公開號第2003-7700號揭露實現高品質薄膜的技術。依此技術，使用原子層沈積法(ALD)或分子層沈積法(MLD)，交替地供應薄膜的來源氣體(如Si來源氣體)與氧化劑，以重複原子層等級與分子層等級的疊層而形成SiO2 薄膜。
此外，在產線上，使用清潔氣體週期地執行清潔處理，以移除處理容器內所沈積之無關的薄膜成分，俾穩定地形成高品質的薄膜。
另一方面，日本申請案公開號第9-246256號、第2002-313740號、第2003-188159號與第9-171968號揭露於處理容器內形成預塗佈層的技術。
近年來，已逐漸需要由SiO2 所構成的薄膜以解決更高品質的需求。影響薄膜特性的關鍵因素之一係薄膜的金屬污染。金屬污染的汙染源則為潛入處理容器中的金屬。
雖然已於處理容器內週期地執行清潔處理，微量的金屬成分可能混在用於此清潔處理的清潔氣體中。
假設金屬成分係混在清潔氣體中，微量的金屬成分於清潔處理後會留在處理容器中。當殘留的金屬成分係非常少量且處理容器內所散佈的金屬成分在可允許的數量範圍之內時，該金屬成分係無害的。然而，已逐年要求所散佈的金屬成分之量需落於更狹窄的允許範圍之內。
未來，關於以習知技術週期地清潔處理容器，假設可允許的範圍變得非常狹窄，勢必無法接受該處理容器返回原產線，或必須放棄該處理容器的重新使用。
本發明之目的係提供半導體製程用之膜形成設備及其使用方法，其可防止金屬成分散佈於處理容器內，與解決所散佈之金屬量的狹窄可允許範圍問題。本發明之另一目的係提供電腦可讀式媒體，其儲存用以執行該方法的程式指令。
依據本發明的第一實施態樣，提供使用半導體製程之膜形成設備的方法，該設備包括垂直處理容器，其用以在其中建立真空狀態、夾持具，其用以夾持複數個生產性目標物件(等間距地成疊於該處理容器內)、與繞著該處理容器所設置的加熱裝置。為了抑制金屬污染，該方法包括：在處理容器的內壁與未夾持生產性目標物件之夾持具的表面上使用清潔氣體執行清潔處理，接著，以交替供應矽源氣體與氮化氣體(nitriding gas)執行形成氮化矽膜的塗布處理，以使該氮化矽膜覆蓋處理容器的內壁與未夾持生產性目標物件之夾持具的表面。
依據本發明的第二實施態樣，提供半導體製程用之膜形成設備，該設備包括：垂直處理容器，其用以在其中建立真空狀態、夾持具，其用以夾持複數個生產性目標物件(等間距地成疊於該處理容器內)、繞著該處理容器所設置的加熱裝置、與控制部，其用以控制設備的操作，其中該控制部預設為藉由下述方法抑制金屬污染：在處理容器的內壁與未夾持生產性目標物件之夾持具的表面上使用清潔氣體執行清潔處理，接著，以交替供應矽源氣體與氮化氣體執行形成氮化矽膜的塗布處理，以使該氮化矽膜覆蓋處理容器的內壁與未夾持生產性目標物件之夾持具的表面。
依據本發明的第三實施態樣，提供電腦可讀式媒體，該媒體包含在處理器上執行用的程式指令，其用於半導體製程用之膜形成設備，該設備包括垂直處理容器，其用以在其中建立真空狀態、夾持具，其用以夾持複數個生產性目標物件(等間距地成疊於該處理容器內)、與繞著該處理容器所設置的加熱裝置。其中當處理器執行該程式指令時，可使該膜形成設備以下述方法抑制金屬污染：在處理容器的內壁與未夾持生產性目標物件之夾持具的表面上使用清潔氣體執行清潔處理，接著，以交替供應矽源氣體與氮化氣體執行形成氮化矽膜的塗布處理，以使該氮化矽膜覆蓋處理容器的內壁與未夾持生產性目標物件之夾持具的表面。
本發明其它目的和優點將闡明於下述描述中，且在某種程度上從該描述中其係顯而易見，或者也可以從本發明的實施例中獲悉之。藉由在下文中所特別指明的手段與組合可實現與獲得本發明之目的和優點。
將參照隨附之圖式而描述本發明的實施例。在以下的描述中，相同的參照數字代表具有實質相同功能的組成元件與裝置，且僅在必要時將重複描述。
圖1係局部前視圖，顯示依據本發明之實施例之半導體製程用的膜形成設備。圖2係圖1中所示之膜形成設備的局部平面圖。圖3係一時間圖，顯示圖1中所示之膜形成設備所用的氣體供應時序。在圖2中未顯示加熱裝置。
膜形成設備100包括處理容器1，其形狀為帶有頂板與開放底端的筒狀柱體。處理容器1的整體係由如石英所製。處理容器1的頂端設有石英腔內覆板2，以氣密地封閉該頂端。處理容器1之開放底端經如O型環的密封構件4與如不鏽鋼剛所製之柱狀分岐裝置3相連。
分岐裝置3支撐處理容器1的底端。石英所製的晶舟5可穿過分岐裝置3的底埠而上下移動，俾使晶舟5裝進處理容器1或自其卸出。若干(約50至100)目標物件或半導體晶圓W成疊於晶舟5上。晶舟5具有三根帶有溝槽的支桿6(參看圖2)，若干晶圓W係各自撐於該溝槽上。
晶舟5係經石英所製的隔熱圓柱體7而置於檯桌8上。檯桌8係由穿過蓋體9的旋轉軸10所支撐，蓋體9係如不鏽鋼所製，且用於開閉分岐裝置3的底埠。
蓋體9之旋轉軸10穿過的部分設有磁流密封件11，俾使旋轉軸10以氣密封閉態可旋地受支撐。如O型環的密封構件12嵌於蓋體9周邊與分岐裝置3底端之間，俾使處理容器1的內部保持密閉。
例如，旋轉軸10係附於如晶舟升降機之升降機構(未顯示)所支撐的橫桿13末端。該升降機構一起上下移動晶舟5與蓋體9而進出處理容器1。檯桌8可固定於蓋體9上，俾使在不旋轉晶舟5的情況下處理晶圓W。
膜形成設備100包括含氧的氣體供應機構14a、矽源氣體供應機構14b、與含氮的氣體供應機構14c，該等氣體供應機構係用以供應成膜處理用的成膜氣體。含氧的氣體供應機構14a係準備供應如臭氧(O3 )氣體之含氧氣體至處理容器1中。矽源氣體供應機構14b係準備供應如二氯矽烷(DCS)氣體之矽源氣體至處理容器1中。含氮的氣體供應機構14c係準備供應如氨(NH3 )氣體之含氮氣體至處理容器1中。
此外，膜形成設備100包括清除用氣體供應機構16a與清潔用氣體供應機構16b。清除用氣體供應機構16a係準備供應如氮氣(N2 )的惰性氣體，用作為進入處理容器1中的清除用氣體。清潔用氣體供應機構16b係準備供應如六氟乙烷(C2 F6 )氣體的鹵素與/或含氫氣體，作為進入處理容器1中的清潔用氣體。
含氧的氣體供應機構14a包括含氧氣體供應源17a與散佈噴嘴19，該二者經供應含氧氣體用之氣管而彼此相連。散佈噴嘴19係由石英管所形成，其自外側穿過分岐裝置3之側壁，接著轉彎並垂直向上延伸。散佈噴嘴19的垂直部分具有複數個以預定間距形成的氣體噴射孔19a，俾使如O3 氣體的含氧氣體在水平方向上近乎均勻地自氣體噴射孔19a朝處理容器1釋放。該供應含氧氣體用的氣管設有切換閥18a與如質量流量控制器的流速控制器18b，俾使該含氧氣體以受控的流速供應至散佈噴嘴19。
矽源氣體供應機構14b包括含矽氣體供應源17b與散佈噴嘴24，該二者經供應含矽氣體(即矽源氣體)用之氣管而彼此相連。散佈噴嘴24如同散佈噴嘴19般係由石英管所形成，其自外側穿過分岐裝置3之側壁，接著轉彎並垂直向上延伸。散佈噴嘴24的垂直部分具有複數個以預定間距形成的氣體噴射孔24a，俾使如DCS氣體的矽源氣體在水平方向上近乎均勻地自氣體噴射孔24a朝處理容器1釋放。該供應矽源氣體用的氣管設有切換閥18c與流速控制器18d，俾使該矽源氣體如同含氧氣體般以受控的流速供應至散佈噴嘴24。
含氮的氣體供應機構14c包括含氮氣體供應源17c。在此實施例中，含氮氣體供應源17c經供應含氮氣體用的氣管而與散佈噴嘴19相連。該含氮氣體係在水平方向上近乎均勻地自氣體噴射孔19a朝處理容器1釋放。該供應含氮氣體用的氣管設有切換閥18e與流速控制器18f，俾使該含氮氣體如同含氧氣體與矽源氣體般以受控的流速供應至散佈噴嘴19。然而，含氮氣體專用的散佈噴嘴可獨立地設置在處理容器1。
清除用氣體供應機構16a包括清除用氣體供應源25a與噴嘴27，該二者經供應清除用氣體的氣管而彼此相連。噴嘴27係由石英管所形成，其自外側穿過分岐裝置3的側壁。
清潔用氣體供應機構16b包括清潔用氣體供應源25b。在此實施例中，清潔用氣體供應源25b經供應清潔用氣體的氣管而與噴嘴27相連。然而，清潔用氣體專用的噴嘴可獨立地設置在處理容器1。
該供應清除用氣體的氣管設有切換閥26a與流速控制器26b，俾使該清除用氣體以受控的流速供應至散佈噴嘴27。該供應清潔用氣體的氣管設有切換閥26c與流速控制器26d，俾使該清潔用氣體以受控的流速供應至散佈噴嘴27。
另一方面，於處理容器1之相對散佈噴嘴19與24的側邊上，處理容器1具有側邊上所形成的排氣口37，用以真空抽除處理容器1之內部的氣體。排氣口37具有長狹形狀，其係藉由在處理容器1之垂直方向上的側壁開槽而成。排氣口37覆著排氣口覆蓋構件38，該覆蓋構件具有U形橫剖面，且焊接於處理容器1上。排氣口覆蓋構件38沿著處理容器1之側壁向上延伸，且在處理容器1之頂端處具有氣體出口39。氣體出口39係與真空抽氣機構(未顯示)相連，該機構包括真空泵浦等等，藉此可真空抽除處理容器1之內部的氣體。
柱狀加熱裝置40包圍著處理容器1，用以加熱處理容器1內的環境與如半導體晶圓W的目標物件。
膜形成設備100包括含微處理器(電腦)的控制器50，其控制膜形成設備100中的個別構件。例如，控制器50控制切換閥(18a、18c、18e、26a、與26c)，以開/關該閥而供應/停止氣體、流速控制器(18b、18d、18f、26b、與26d)，以調整氣體流速、與加熱裝置40。控制器50係與使用者介面51相連，該介面包括如鍵盤與顯示器，其中該鍵盤係用於使操作者輸入操作膜形成設備100的指令，而該顯示器係用於顯示膜形成設備100之操作狀態的可視影像。
此外，控制器50係與儲存部52相連，該儲存部存有配方，即控制器50控制膜形成設備100的控制程式，俾執行各式處理、與膜形成設備100之各個組件的控制程式，以依據處理條件而執行處理。例如，該配方係儲於儲存部52所包括的儲存媒體中。該儲存媒體可由固定式媒體所形成，如硬碟或半導體記憶體、或可由可攜式媒體所形成，如CDROM、DVD、或快閃記憶體。另外，必要時，在另一設備經專屬線路發送配方時，可在線上使用該配方。依據使用者介面51所輸入的指令或相似物自儲存部52取回所要求的配方，且藉控制器50執行之。因此，於控制器50的控制下，膜形成設備100會執行預定的處理。
例如，在膜形成設備100中，如下地執行成膜處理。
圖3係顯示氣體供應時序的時間圖。在此實施例中，交替供應矽源氣體與含氧氣體至處理容器1中，以在半導體晶圓W上形成氧化矽膜。
起初，室溫的晶舟5(其支撐若干(如50至100)片晶圓)自處理容器1(已加熱至預定溫度)下端裝進其中。例如，半導體晶圓W具有300mm的直徑。然後，蓋體9封閉分岐裝置3的底埠，以於處理容器1內建立氣密空間。接著，真空抽除處理容器1之內部的氣體且使其維持在預定的處理壓力。此外，控制加熱裝置40上所施加的電力，以使晶圓溫度增至處理溫度。接著，轉動晶舟5的同時，開始成膜處理。
如圖3所示，該成膜處理係安排為交替重複步驟S1與步驟S2，步驟S1係供應矽源氣體至處理容器1中，以在半導體晶圓W上吸附矽，而步驟S2係供應含氧氣體(如O3 氣體)至處理容器1中，以氧化該矽。步驟S3係安插在步驟S1與步驟S2之間，以自處理容器1內部移除殘留氣體。在步驟S1至S3中，處理溫度係設定在100至400℃。以此方式，交替供應矽源氣體與含氧氣體至處理容器1中，俾於半導體晶圓W上形成氧化矽膜。
當如上述地形成氧化矽膜時，氧化矽膜會順勢沈積在非半導體晶圓W的部分上，如處理容器1的內壁與處理容器1內構件(晶舟5、檯桌8、與隔熱圓柱體7)的表面。為了移除非半導體晶圓W之部分上所形成的額外氧化矽膜(副產物性的膜)，會使用清潔氣體執行清潔處理。例如，移除氧化矽膜(副產物性的膜)的清潔氣體係由CF4 、C2 F6 、或NF3 所形成。
然而，CF4 、C2 F6 、與NF3 氣體具有腐蝕性，因此會腐蝕管路線的內壁。假設管路線的內壁受到腐蝕，則將自腐蝕部分產生金屬粒子。因此產生的金屬粒子可能會混進清潔氣體，且潛入處理容器1中。當金屬粒子潛入處理容器1時，將會沈積在處理容器1的內壁與處理容器1內構件的表面。
依據鑑於此問題所設計的實施例，清潔處理之後係進行以氮化矽膜覆蓋處理容器1之內壁與處理容器1內構件之表面的處理，俾使潛入處理容器1中的金屬粒子會被封在該氮化矽膜中。
圖4係一流程圖，顯示依據本發明之實施例之金屬污染抑制法的流程。
如圖4所示，當膜形成設備安裝於產線或保養操作後再裝回線上(就在開始運作前)時，於該設備上執行預塗佈處理(步驟1)。該預塗佈處理係以氮化矽膜覆蓋處理容器1之內壁與處理容器1內構件(如未夾持生產性晶圓的晶舟5)之表面的步驟。
在該預塗佈處理結束後，於形成預塗佈層之處理容器1中的目標物件(如晶舟5支撐的生產性半導體晶圓)上執行成膜處理(步驟2)。例如，該成膜處理係預設為如圖3所示地交替供應矽源氣體與含氧氣體而形成氧化矽膜。當中所交替供應的矽源氣體與含氧氣體，矽源氣體(即前驅物)的範例係二氯矽烷(DCS：SiH2 Cl2 )，而含氧氣體(即氧化劑)的範例係臭氧(O3 )。
接著，在成膜處理結束後，判斷該成膜處理的重複數目是否達到預定數目(步驟3)。
假設該重複數目少於預定數目(否)，該流程回至步驟2，且於晶舟5所支撐的半導體晶圓上執行成膜處理。
另一方面，假設重複數目達到預定數目(是)，該流程進到步驟4，且使用清潔氣體於處理容器1的內壁與處理容器1內構件(如未夾持生產性晶圓的晶舟5)的表面上執行清潔處理。
在清潔處理結束後，該流程回至步驟1，且執行預塗佈處理，以形成氮化矽膜。
依據此實施例，以如圖5所示的MLD方法，替代平常的CVD法(下文解釋中，「CVD」一詞意指所安排以持續地供應處理氣體的平常CVD，因此不包括ALD與MLD)而執行該預塗佈處理(即氮化矽膜的成膜)。
如圖5所示，氮化矽膜的成膜處理係安排為交替地重複步驟S11與步驟S12，步驟S11係供應矽源氣體至處理容器1中，以在處理容器1的內壁與處理容器1內構件的表面上吸附矽，而步驟S12係供應含氮氣體(如NH3 氣體)至處理容器1中，以氮化該矽。步驟S13係安插在步驟S11與步驟S12之間，以自處理容器1內部移除殘留氣體。此時，例如可用如氮氣(N2 )的清除用氣體。
使用二氯矽烷(DCS)作為氮化矽膜之成膜處理的矽源氣體或前驅物時，處理溫度是設為550℃至650℃。假設溫度高於此範圍，成膜處理反應變得比較接近CVD而非MLD。
此外，六氯二矽烷(HCDS：Si2 Cl6 )可用作為此目的的前驅物。使用HCDS時，此成膜的處理溫度最好設為450℃至550℃。之所以這麼做，是因為假設溫度高於此範圍，成膜處理反應如使用DCS般會變得比較接近CVD而非MLD。
MLD係因下述理由而用於此成膜反應。
圖6係一剖視圖，顯示放大的處理容器1。
如圖6所示，依據此實施例的膜形成設備係一垂直爐膛，因此具有垂直的批式處理容器，用以同時一起處理複數個目標物件。垂直的批式處理容器具有容納複數個目標物件的內部空間，其大於單基板式處理容器的內部空間。此外，支撐著複數個目標物件的晶舟5係置於檯桌8上，而隔熱圓柱體7嵌於其中作隔熱用。因此，於容納目標物件的空間與容納隔熱圓柱體7的空間之間的溫差會變得很大。例如，於分岐裝置3內部空間(由參考符號A所指明)與靠近分岐裝置3的空間之間的溫差往往很大。在底下解釋中，參考符號A所指明的空間稱為低溫區，而容納目標物件的空間稱為高溫區。
在清潔處理結束後，單對以氮化矽膜覆蓋處理容器1的內壁與處理容器1內構件的表面而言，CVD係很方便的。然而，當CVD用於此目的時，氮化矽膜雖可無礙地覆蓋高溫區，但氮化矽膜很難覆蓋低溫區。作為一實驗，使用CVD在下列條件下為此目的而沈積氮化矽膜。
成膜方法：CVD，
成膜溫度：800℃，
前驅物：DCS，
氮化劑：NH3 ，及
DCS/NH3 的流速比：90/270sccm
使用上述條件時，高溫區的成膜量tH(高溫區之石英上的膜厚)為3000埃(300nm)，而低溫區的成膜量tL(低溫區之石英上的膜厚)僅為60埃(6nm)。膜厚tH相對於膜厚tL之比(tH/tL)為50(tH/tL=3000/60=50)。
由於氮化矽膜具有60埃的膜厚，低溫區中封閉金屬的效用會變得不足。假設執行成膜處理而使高溫區之氮化矽膜厚tH大於3000埃，低溫區之氮化矽膜厚tL則會大於60埃。在此情形下，低溫區中封閉金屬的效用得以改善，但高溫區之氮化矽膜厚tH會變得太厚，導致該氮化矽膜容易龜裂而產生微粒。
鑑於上述的問題，本實施例係使用MLD而形成氮化係膜。作為另一實驗，使用MLD在下列條件下為此目的而沈積氮化矽膜。
成膜方法：MLD，
成膜溫度：600℃，
前驅物：DCS，
氮化劑：NH3 ，
清除用氣體：N2 ，及
處理週期：DCS供應、N2 清除、NH3 供應、N2 清除、與DCS供應的重複。
使用上述條件時，高溫區的成膜量tH(高溫區之石英上的膜厚)為900埃(90nm)，而低溫區A的成膜量tL(低溫區A之石英上的膜厚)為60埃(6nm)。膜厚tH相對於膜厚tL之比(tH/tL)為15(tH/tL=900/60=15)。隨著這比例的維持，假設執行成膜處理而使高溫區之氮化矽具有3000埃(300nm)的膜厚tH，低溫區之氮化矽則具有180至200埃(18至20nm)的膜厚tL。膜厚tL係180至200埃時，低溫區A中封閉金屬的效用得以足夠。此外，高溫區之氮化矽的膜厚tH係維持在允許該氮化矽幾乎不龜裂的厚度，從而防止微粒的產生。
膜厚tH相對於膜厚tL之比(tH/tL)可設為1至15。例如，當tH/tL比接近1時，高溫區之氮化矽的膜厚tH與低溫區A之氮化矽的膜厚tL之間的差異會變小。在此情形中，即使膜形成設備之處理容器內部存有高溫區與低溫區A，也會在處理容器1的內壁與處理容器1內構件的表面均勻地形成氮化矽膜。圖7係一剖視圖，顯示形成氮化矽膜後的處理容器1。
如圖7所示，依據此實施例，處理容器1的內壁與處理容器1內構件的表面設有所形成之均勻的氮化矽膜60，俾使高溫區的膜厚tH相對於低溫區A的膜厚tL之比(tH/tL)設為1至15。
如上文所述，此實施例係使用MLD而形成氮化係膜，俾即使處理容器內部存有高溫區與低溫區A，也會在高溫區與低溫區A兩者上均勻地形成氮化矽膜60。因此，提供了一種金屬污染抑制法，其使低溫區A不失去封閉金屬的效用，且使高溫區抑制微粒產生。
如圖8所示，加熱器41可設置在蓋體9外，且當以MLD法形成氮化矽膜60時，其溫度設定在約350℃。具體地說，在圖4之步驟1的預塗佈處理中，加熱器40加熱對應晶舟5的高溫區，同時加熱器41自底部加熱低溫區A，加熱器41所設定的溫度係低於加熱器40的溫度。在圖4之步驟2的成膜處理中，在不用加熱器41的情況下，僅單獨使用加熱器40來加熱。
例如，加熱器41加熱低溫區A同時以MLD法形成氮化矽膜60時，會促進低溫區A中的氣體吸附，因而增加溫區A中的成膜量。在此情形中，由於低溫區A中的成膜量增加，低溫區A中之氮化矽膜60的膜厚tL變得更接近高溫區中之氮化矽膜60的膜厚tH。隨著膜厚tL變得更接近膜厚tH，膜厚tH與膜厚tL之間的比例(tH/tL)會變得更接近1。
如上文所述，額外加熱低溫區A同時以MLD法形成氮化矽膜60時，會在高溫區與低溫區A兩者上均勻地形成氮化矽膜60。
圖9A與9B係剖視圖，各自顯示圖8所示之膜形成設備的不同狀態。圖9A顯示晶舟5裝進處理容器1(蓋體9設定在上位)的狀態。圖9B顯示晶舟5自處理容器1(蓋體9設定在下位)卸出的狀態。在圖9A與9B中，未說明排氣口37與排氣口覆蓋構件38。
如圖9A與9B所示，膜形成設備100a因其在蓋體9之外設有加熱器41，而異於圖1所示之膜形成設備100。膜形成設備100a具有如下的基本結構。具體地說，膜形成設備100a包括處理容器1，其形狀係帶有頂板與底端開口1a的筒狀柱體。處理容器1的開口1a係與設有散佈噴嘴19與24的柱狀分岐裝置3相連，該等散佈噴嘴係用以供應成膜氣體至處理容器1中。開/關分岐裝置3之開口3a用的蓋體9係設置成可上下移動。用作為夾持具的晶舟5係設置於蓋體9上，俾使若干目標物件或半導體晶圓W成疊在處理容器1中的晶舟5上。第一加熱裝置(如加熱器40)係設置在處理容器1周遭，以包圍晶舟5。第二加熱裝置(如加熱器41)係設置在蓋體9之外。
在成膜處理期間，圖9A與9B所示之膜形成設備100a的加熱器40係用於加熱半導體晶圓W。因此，加熱器40基本上係設置在處理容器1周遭以包圍晶舟5。加熱器40基本上不需加熱非對應晶舟5之部分的部分。因此，與加熱器40有間隔的部分雖然受到加熱器40的餘熱，卻非直接被其加熱，該部分係如隔熱圓柱體7、檯桌8、與蓋體9，和帶有散佈噴嘴19與24的分岐裝置3，該等散佈噴嘴嵌入分岐裝置3並貫穿之，且用以供應成膜氣體至處理容器1中。因此，在成膜處理期間，分岐裝置3、隔熱圓柱體7、檯桌8、與蓋體9的溫度係低於晶舟5周圍部分(如處理容器1)的溫度。此為處理容器1內分成高溫區與低溫區A的原因之一。
鑑於此問題，具有環狀或筒狀的加熱器41係設置在蓋體9外側，以加熱分岐裝置3、隔熱圓柱體7、檯桌8、蓋體9、與這些構件周圍的部分。當處理容器1內構件的表面上形成氮化矽膜60時，加熱器41係用以加熱分岐裝置3、隔熱圓柱體7、檯桌8、蓋體9、與這些構件周圍的部分。
因此，根據膜形成設備100a，可在處理容器1內構件的表面上更均勻地形成氮化矽膜60。
在清潔處理後執行氮化矽膜60的成膜，處理容器可免於遭受其中所散佈之金屬成分的污染。因此，提供了一種膜形成設備的金屬污染抑制法，其可解決更狹窄之可允許的散佈金屬量範圍的問題。
圖4所示之處理流程與半導體裝置製造處理結合時，茲提供可製造高良率的半導體裝置，同時避免金屬污染的半導體裝置製造方法。
此外，圖4所示之處理流程係儲作為控制器50欲執行的配方時，膜形成設備可執行高良率的處理，同時避免金屬污染。
高溫區與低溫區上所形成之氮化矽膜60的膜厚最好係設為18nm至300nm。膜厚厚於18nm時，足以獲得封閉金屬的效用。膜厚薄於300nm時，可避免氮化矽膜60因龜裂而產生微粒。
在上述實施例中，清潔氣體的範例為CF4 、C2 F6 、或NF3 ，但該清潔氣體可為另外的鹵素或鹵化合物，諸如F2 、ClF3 、COF2 、或HCl。
在上述實施例中，膜形成設備係設計為在目標物件上形成含氧薄膜，如氧化矽膜。另外，本發明可運用於設計成在目標物件上形成含氮薄膜(如氮化矽膜)的膜形成設備。此外，本發明可運用於設計成在目標物件上形成氮氧化物薄膜(如氮氧化矽膜)的膜形成設備。半導體裝置的金屬材料(如鉿或鋯)可為相同的目的進行處理而取代被當作欲氧化、氮化、或氮氧化之材料的矽。
O2 、NO2 、NO、N2 O、或H2 O等氣體可為相同的目的而取代O3 氣體用作為執行氧化的含氧氣體。處理容器1可設有電漿生成機構，以使含氧氣體變成電漿而增強其反應率。使用O3 氣體時，含氧氣體供應源17a可設有產生O3 氣體用的臭氧產生機。
本發明不限於上述實施例，且可以各種方式修正之。例如，在上述實施例中，本發明應用於批式膜形成設備，其同時在複數片半導體晶圓上一起執行成膜處理。另外，本發明可應用於單基板式膜形成設備，其在一片接著一片的晶圓上執行成膜處理。在上述實施例中，交替地供應成膜的來源氣體與氧化劑(或氮化劑，或氮氧化劑)，但也可同時供應之。
目標物件不限於半導體晶圓，且本發明可應用於另外的基板，如LCD玻璃基板。
熟悉本技藝者將可迅速想到額外的優點與修正。因此，在本發明的廣泛實施態樣中，並不限於本文所示或所述之具體細節與個別實施例。因此，可在不離開一般發明概念(由隨附之權利請求項與其等價物所定義)的精神或範圍下可作各式修正。
1．．．處理容器
1a．．．開口
2．．．石英腔內覆板
3．．．分岐裝置
3a．．．開口
4．．．密封構件
5．．．晶舟
6．．．支桿
7．．．隔熱圓柱體
8．．．檯桌
9．．．蓋體
10．．．旋轉軸
11．．．磁流密封件
12．．．密封構件
13．．．橫桿
14a．．．含氧的氣體供應機構
14b．．．矽源氣體供應機構
14c．．．含氮的氣體供應機構
16a．．．清除用氣體供應機構
16b．．．清洗用氣體供應機構
17a．．．含氧氣體供應源
17b．．．含矽氣體供應源
17c．．．含氮氣體供應源
18a．．．切換閥
18b．．．流速控制器
18c．．．切換閥
18d．．．流速控制器
18e．．．切換閥
18f．．．流速控制器
19．．．散佈噴嘴
19a．．．氣體噴射孔
24．．．散佈噴嘴
24a．．．氣體噴射孔
25a．．．清除用氣體供應源
25b．．．清洗用氣體供應源
26a．．．切換閥
26b．．．流速控制器
26c．．．切換閥
26d．．．流速控制器
27．．．噴嘴
37．．．排氣口
38．．．排氣口覆蓋構件
39．．．氣體出口
40．．．加熱裝置/加熱器
41．．．加熱器
50．．．控制器
51．．．使用者介面
52．．．儲存部
60．．．氮化矽膜
100．．．膜形成設備
100a．．．膜形成設備
W．．．晶圓
A．．．參考符號/低溫區
tH．．．膜厚
tL．．．膜厚
具體說明所併入且構成該文之部分的附圖此刻說明本發明之較佳實施例，且隨同上文給定的一般描述及上文給定之較佳實施例的詳細描述，可用作為解釋本發明的原理。
圖1係局部前視圖，顯示依據本發明之實施例之半導體製程用的膜形成設備。
圖2係圖1中所示之膜形成設備的局部平面圖。
圖3係一時間圖，顯示膜形成設備所用的氣體供應時序。
圖4係一流程圖，顯示依據本發明之實施例之使用膜形成設備的流程。
圖5係一時間圖，顯示預塗佈處理所用的氣體供應時序。
圖6係一剖視圖，顯示放大的設備處理容器。
圖7係一剖視圖，顯示設備的處理容器。
圖8係一剖視圖，顯示依據本發明實施例之改良例的膜形成設備。
圖9A與9B係剖視圖，各自顯示圖8所示之膜形成設備的不同狀態。
步驟1　預塗佈處理
步驟2　成膜處理
步驟3　預定的重複數目？
步驟4　清潔處理

Claims (16)

  1. 一種使用半導體製程用之一膜形成設備的方法，該設備包括一垂直處理容器，用以在其中建立一真空狀態、一夾持具，用以夾持複數個生產性目標物件，該複數個生產性目標物件係等間距地成疊於該處理容器內、與繞著該處理容器所設置的一加熱裝置，為抑制金屬污染，該方法包括：在該處理容器的內壁與未夾持生產性目標物件之該夾持具的表面上使用一清潔氣體執行一清潔處理；及接著，交替供應一矽源氣體與一氮化氣體(nitriding gas)而執行形成一氮化矽膜的塗布處理，以使該氮化矽膜覆蓋該處理容器的內壁與未夾持生產性目標物件之該夾持具的表面。
  2. 如申請專利範圍第1項之使用半導體製程用之一膜形成設備的方法，其中該處理容器具有對應該夾持具的一高溫區，與位在該高溫區底下的一低溫區；及安排該塗布處理，俾使該氮化矽膜於該高溫區具有一膜厚tH與在該低溫區具有一膜厚tL，tH/tL之比係1至15。
  3. 如申請專利範圍第2項之使用半導體製程用之一膜形成設備的方法，其中該塗布處理包括以該加熱裝置加熱該高溫區，與以非該加熱裝置之一額外加熱器加熱該低溫區。
  4. 如申請專利範圍第2項之使用半導體製程用之一膜形成設備的方法，其中該氮化矽膜具有18nm至300nm的一膜厚。
  5. 如申請專利範圍第1項之使用半導體製程用之一膜形成設備的方法，其中該塗布處理係安排成使用二氯矽烷作為該矽源氣體，且處理溫度係550℃至650℃。
  6. 如申請專利範圍第1項之使用半導體製程用之一膜形成設備的方法，其中該塗布處理係安排成使用六氯二矽烷作為該矽源氣體，且處理溫度係450℃至550℃。
  7. 如申請專利範圍第1項之使用半導體製程用之一膜形成設備的方法，其中該清潔氣體包括一鹵素或一鹵化合物。
  8. 如申請專利範圍第1項之使用半導體製程用之一膜形成設備的 方法，其中該清潔氣體係選自於由F2 、CF4 、C2 F6 、ClF3 、COF2 、NF3 、與HCl組成的群體中。
  9. 如申請專利範圍第1項之使用半導體製程用之一膜形成設備的方法，其中該方法更包括於該塗布處理後，交替供應該矽源氣體與一含氧或含氮氣體至該處理容器中，而執行成膜處理，該處理容器容納夾持有生產性目標物件之該夾持具，從而在該產品性目標物件上形成含氧或含氮的一薄膜。
  10. 如申請專利範圍第9項之使用半導體製程用之一膜形成設備的方法，其中該方法更包括在重複複數次該成膜處理之後，再次執行該清潔處理與該塗布處理。
  11. 一種半導體製程用的膜形成設備，該設備包括：一垂直處理容器，用以在其中建立一真空狀態；一夾持具，用以夾持複數個生產性目標物件，該複數個生產性目標物件係等間距地成疊於該處理容器內；一加熱裝置，設置於該處理容器的周遭；及一控制部，用以控制該設備的操作，其中該控制部預設為藉著下列步驟來抑制金屬污染：在該處理容器的內壁與未夾持生產性目標物件之該夾持具的表面上使用一清潔氣體執行一清潔處理；及接著，交替供應一矽源氣體與一氮化氣體而執行形成一氮化矽膜的塗布處理，以使該氮化矽膜覆蓋該處理容器的內壁與未夾持生產性目標物件之該夾持具的表面。
  12. 如申請專利範圍第11項之半導體製程用的膜形成設備，其中該處理容器具有對應該夾持具的一高溫區，與位在該高溫區底下的一低溫區；及安排該塗布處理，俾使該氮化矽膜於該高溫區具有一膜厚tH與在該低溫區具有一膜厚tL，tH/tL之比係1至15。
  13. 如申請專利範圍第12項之半導體製程用的膜形成設備，其中該膜形成設備更包括非該加熱裝置之一額外加熱器，且該塗布處理包括以該加熱裝置加熱該高溫區，與以該額外加熱器加熱 該低溫區。
  14. 如申請專利範圍第11項之半導體製程用的膜形成設備，其中該控制部預設為在該塗布處理後，交替供應該矽源氣體與一含氧或含氮氣體至該處理容器中，而執行一成膜處理，該處理容器容納夾持有生產性目標物件之該夾持具，從而在該產品性目標物件上形成含氧或含氮的一薄膜。
  15. 如申請專利範圍第14項之半導體製程用的膜形成設備，其中該控制部預設為在重複複數次該成膜處理之後，再次執行該清潔處理與該塗布處理。
  16. 一種電腦可讀式非暫時性儲存媒體，包含在一處理器上執行用的程式指令，該儲存媒體係用於半導體製程用之一膜形成設備，該設備包括一垂直處理容器，用以在其中建立真空狀態、一夾持具，用以夾持複數個生產性目標物件，該複數個生產性目標物件係間距地成疊於該處理容器內、繞著該處理容器所設置的一加熱裝置、用以將處理氣體供應進入該處理容器的一氣體供應系統、及用以自該處理容器內部排出氣體的一排氣系統，其中當該處理器執行該程式指令時控制該膜形成設備執行一序列，該序列包含：對於複數個前批次生產性目標物件，分別重複一成膜處理複數次，該成膜處理包含將一矽源氣體、及一含氧或氮的反應氣體交替地供應進入容納將各批次生產性目標物件夾持於其上之該夾持具的該處理容器，且藉此在該生產性目標物件之上形成含矽及含氧或氮的一產物膜，在該成膜處理的重複次數到達一預定次數之後，執行一中間操作，包含一清潔處理及一塗布處理，以此順序執行於該處理容器內部，使得該清潔處理包含將含一鹵素或一鹵化合物的一清潔氣體供應進入該處理容器，以自在該處理容器的內壁與未夾持生產性目標物件之該夾持具的表面上，將該成膜處理所沉積的副產物膜移除，及 該塗布處理包含交替供應該矽源氣體與一氮化氣體進入該處理容器，以形成用於抑制金屬汙染之由一氮化矽膜所組成的一塗布膜，該塗布膜覆蓋該處理容器的內壁與未夾持生產性目標物件之該夾持具的表面，及在該中間操作之後，對於複數個隨後批次的生產性目標物件，分別重複該成膜處理複數次，其中該處理容器具有對應該夾持具的一高溫區、及位在該夾持具下方的一低溫區，且該塗布處理係安排成使得該塗布膜於該高溫區具有一膜厚tH與在該低溫區具有一膜厚tL，tH/tL之比係1至15，且該膜厚tH和tL係在18 nm至300 nm的範圍。
TW098108034A 2008-03-14 2009-03-12 半導體製程用之膜形成設備及其使用方法 TWI415172B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008066326 2008-03-14
JP2009027098A JP5202372B2 (ja) 2008-03-14 2009-02-09 成膜装置のメタル汚染低減方法、半導体装置の製造方法、記憶媒体及び成膜装置

Publications (2)

Publication Number Publication Date
TW200947527A TW200947527A (en) 2009-11-16
TWI415172B true TWI415172B (zh) 2013-11-11

Family

ID=41063511

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098108034A TWI415172B (zh) 2008-03-14 2009-03-12 半導體製程用之膜形成設備及其使用方法

Country Status (5)

Country Link
US (1) US7964516B2 (zh)
JP (1) JP5202372B2 (zh)
KR (2) KR101174953B1 (zh)
CN (1) CN101532126B (zh)
TW (1) TWI415172B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5008957B2 (ja) * 2006-11-30 2012-08-22 東京エレクトロン株式会社 シリコン窒化膜の形成方法、形成装置、形成装置の処理方法及びプログラム
US8450834B2 (en) * 2010-02-16 2013-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer structure of a field effect transistor with an oxygen-containing layer between two oxygen-sealing layers
US8409352B2 (en) * 2010-03-01 2013-04-02 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, method of manufacturing substrate and substrate processing apparatus
KR101366000B1 (ko) 2010-03-08 2014-02-21 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 기판 처리 장치
KR101147728B1 (ko) * 2010-08-02 2012-05-25 주식회사 유진테크 사이클릭 박막 증착 방법
JP5632687B2 (ja) 2010-09-10 2014-11-26 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
JP2012142386A (ja) * 2010-12-28 2012-07-26 Elpida Memory Inc 窒化膜の形成方法
JP2012195565A (ja) * 2011-02-28 2012-10-11 Hitachi Kokusai Electric Inc 基板処理装置、基板処理方法及び半導体装置の製造方法
JP6042656B2 (ja) * 2011-09-30 2016-12-14 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP5807511B2 (ja) 2011-10-27 2015-11-10 東京エレクトロン株式会社 成膜装置及びその運用方法
CN103264025B (zh) * 2013-05-31 2015-08-05 上海华力微电子有限公司 晶舟自动吹扫装置
KR102162366B1 (ko) * 2014-01-21 2020-10-06 우범제 퓸 제거 장치
JP6131908B2 (ja) * 2014-05-08 2017-05-24 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法、発光素子の製造方法
JP6347544B2 (ja) * 2014-07-09 2018-06-27 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6647836B2 (ja) * 2014-11-10 2020-02-14 キヤノンメディカルシステムズ株式会社 磁気共鳴イメージング装置、画像処理装置及び画像処理方法
US10121655B2 (en) 2015-11-20 2018-11-06 Applied Materials, Inc. Lateral plasma/radical source
JP2018170387A (ja) * 2017-03-29 2018-11-01 東京エレクトロン株式会社 成膜方法及び縦型熱処理装置
JP6916766B2 (ja) * 2018-08-27 2021-08-11 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置及び半導体装置の製造方法
JP6956660B2 (ja) * 2018-03-19 2021-11-02 東京エレクトロン株式会社 クリーニング方法及び成膜装置
CN112823409A (zh) * 2018-09-25 2021-05-18 株式会社国际电气 基板处理装置及半导体器件的制造方法
US20220230855A1 (en) * 2021-01-19 2022-07-21 Changxin Memory Technologies, Inc. Process apparatus and process method
JP7549556B2 (ja) * 2021-03-18 2024-09-11 キオクシア株式会社 半導体製造方法および半導体製造装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060032444A1 (en) * 2004-08-10 2006-02-16 Tokyo Electron Limited Film forming apparatus and film forming method
US20060121194A1 (en) * 2004-12-08 2006-06-08 Elpida Memory, Inc. Method for cleaning a deposition chamber
US20070292974A1 (en) * 2005-02-17 2007-12-20 Hitachi Kokusai Electric Inc Substrate Processing Method and Substrate Processing Apparatus

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2708533B2 (ja) * 1989-03-14 1998-02-04 富士通株式会社 Ｃｖｄ装置の残留ガス除去方法
JPH09171968A (ja) 1995-12-21 1997-06-30 Toshiba Microelectron Corp 熱処理装置及び半導体基板の熱処理方法
JP3569376B2 (ja) 1996-03-07 2004-09-22 株式会社ルネサステクノロジ 半導体装置の製造方法
US5976900A (en) * 1997-12-08 1999-11-02 Cypress Semiconductor Corp. Method of reducing impurity contamination in semiconductor process chambers
JP2002313740A (ja) 2001-04-17 2002-10-25 Seiko Epson Corp 半導体製造装置
US6391803B1 (en) 2001-06-20 2002-05-21 Samsung Electronics Co., Ltd. Method of forming silicon containing thin films by atomic layer deposition utilizing trisdimethylaminosilane
JP2003188159A (ja) 2001-12-19 2003-07-04 Seiko Epson Corp Ｃｖｄ装置及び半導体装置の製造方法
US6825051B2 (en) * 2002-05-17 2004-11-30 Asm America, Inc. Plasma etch resistant coating and process
JP3820212B2 (ja) 2002-12-11 2006-09-13 アプライド マテリアルズ インコーポレイテッド Ｃｖｄチャンバクリーニング後にｃｖｄチャンバをコンディショニングする方法
JP4131677B2 (ja) * 2003-03-24 2008-08-13 株式会社日立国際電気 半導体デバイスの製造方法及び基板処理装置
US6974781B2 (en) * 2003-10-20 2005-12-13 Asm International N.V. Reactor precoating for reduced stress and uniform CVD
TWI365919B (en) * 2004-12-28 2012-06-11 Tokyo Electron Ltd Film formation apparatus and method of using the same
JP5324026B2 (ja) * 2006-01-18 2013-10-23 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理装置の制御方法
JPWO2007111348A1 (ja) * 2006-03-28 2009-08-13 株式会社日立国際電気 基板処理装置
JP4410211B2 (ja) * 2006-04-04 2010-02-03 東京エレクトロン株式会社 成膜装置及び成膜方法
US20090155606A1 (en) * 2007-12-13 2009-06-18 Asm Genitech Korea Ltd. Methods of depositing a silicon nitride film
JP2009209447A (ja) * 2008-02-04 2009-09-17 Hitachi Kokusai Electric Inc 基板処理装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060032444A1 (en) * 2004-08-10 2006-02-16 Tokyo Electron Limited Film forming apparatus and film forming method
US20060121194A1 (en) * 2004-12-08 2006-06-08 Elpida Memory, Inc. Method for cleaning a deposition chamber
US20070292974A1 (en) * 2005-02-17 2007-12-20 Hitachi Kokusai Electric Inc Substrate Processing Method and Substrate Processing Apparatus

Also Published As

Publication number Publication date
CN101532126A (zh) 2009-09-16
US7964516B2 (en) 2011-06-21
KR20090098724A (ko) 2009-09-17
CN101532126B (zh) 2013-05-15
JP5202372B2 (ja) 2013-06-05
US20090233454A1 (en) 2009-09-17
TW200947527A (en) 2009-11-16
KR101174953B1 (ko) 2012-08-17
JP2009246340A (ja) 2009-10-22
KR20120066617A (ko) 2012-06-22

Similar Documents

Publication Publication Date Title
TWI415172B (zh) 半導體製程用之膜形成設備及其使用方法
TWI445837B (zh) 立式薄膜形成設備及其使用方法
KR101247828B1 (ko) 반도체 처리용 성막 방법 및 성막 장치와, 컴퓨터로 판독 가능한 매체
JP5514129B2 (ja) 成膜方法、成膜装置、および成膜装置の使用方法
US9206931B2 (en) Substrate processing apparatus and method of manufacturing semiconductor device
JP5258229B2 (ja) 成膜方法および成膜装置
KR101368768B1 (ko) 성막 방법, 성막 장치 및 기억 매체
KR101131709B1 (ko) 반도체 처리용 성막 방법, 반도체 처리용 성막 장치, 및컴퓨터로 판독 가능한 매체
US20210193486A1 (en) Cleaning method, method of manufacturing semiconductor device, and substrate processing apparatus
JP5839514B2 (ja) 成膜方法、成膜装置、および成膜装置の使用方法
KR20120098440A (ko) 질화 티탄막의 형성 방법, 질화 티탄막의 형성 장치 및 프로그램을 기록한 기록 매체
JP2006190787A (ja) 基板処理装置及び半導体デバイスの製造方法
JP5575299B2 (ja) 成膜方法および成膜装置
US9552981B2 (en) Method and apparatus for forming metal oxide film
WO2011040173A1 (ja) 成膜装置および成膜方法、ならびに基板処理装置
JP5457287B2 (ja) 基板処理装置、基板処理方法及び半導体デバイスの製造方法
JP2009094340A (ja) 基板処理装置のメタル汚染低減方法
WO2018163399A1 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
KR20160126002A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP2008211106A (ja) 半導体装置の製造方法、及び基板処理装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees