KR20090098724A - 반도체 처리용 성막 장치 및 그 사용 방법 - Google Patents
반도체 처리용 성막 장치 및 그 사용 방법 Download PDFInfo
- Publication number
- KR20090098724A KR20090098724A KR1020090021395A KR20090021395A KR20090098724A KR 20090098724 A KR20090098724 A KR 20090098724A KR 1020090021395 A KR1020090021395 A KR 1020090021395A KR 20090021395 A KR20090021395 A KR 20090021395A KR 20090098724 A KR20090098724 A KR 20090098724A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- processing container
- forming apparatus
- gas
- silicon nitride
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 117
- 230000008569 process Effects 0.000 title claims abstract description 80
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 58
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 58
- 238000004140 cleaning Methods 0.000 claims abstract description 45
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 35
- 239000010703 silicon Substances 0.000 claims abstract description 35
- 229910052751 metal Inorganic materials 0.000 claims abstract description 31
- 239000002184 metal Substances 0.000 claims abstract description 31
- 238000010438 heat treatment Methods 0.000 claims abstract description 21
- 150000004767 nitrides Chemical class 0.000 claims abstract 4
- 239000010408 film Substances 0.000 claims description 173
- 239000007789 gas Substances 0.000 claims description 153
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 24
- 239000001301 oxygen Substances 0.000 claims description 24
- 229910052760 oxygen Inorganic materials 0.000 claims description 24
- 238000000576 coating method Methods 0.000 claims description 23
- 238000011109 contamination Methods 0.000 claims description 14
- 239000010409 thin film Substances 0.000 claims description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 claims description 12
- 239000011248 coating agent Substances 0.000 claims description 11
- 230000008021 deposition Effects 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 229910052736 halogen Inorganic materials 0.000 claims description 3
- 150000002367 halogens Chemical class 0.000 claims description 3
- 150000002366 halogen compounds Chemical class 0.000 claims description 2
- LXEXBJXDGVGRAR-UHFFFAOYSA-N trichloro(trichlorosilyl)silane Chemical compound Cl[Si](Cl)(Cl)[Si](Cl)(Cl)Cl LXEXBJXDGVGRAR-UHFFFAOYSA-N 0.000 claims description 2
- 239000007788 liquid Substances 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 50
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 20
- 238000005755 formation reaction Methods 0.000 description 15
- 230000007246 mechanism Effects 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 13
- 239000000047 product Substances 0.000 description 12
- 239000010453 quartz Substances 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- 239000006185 dispersion Substances 0.000 description 11
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 10
- 238000000151 deposition Methods 0.000 description 9
- 238000010926 purge Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000005121 nitriding Methods 0.000 description 7
- 238000003860 storage Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 239000000428 dust Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000001939 inductive effect Effects 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 239000007800 oxidant agent Substances 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011553 magnetic fluid Substances 0.000 description 2
- 239000002052 molecular layer Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003028 elevating effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- WMIYKQLTONQJES-UHFFFAOYSA-N hexafluoroethane Chemical compound FC(F)(F)C(F)(F)F WMIYKQLTONQJES-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
- C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/34—Nitrides
- C23C16/345—Silicon nitride
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
- C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/905—Cleaning of reaction chamber
Landscapes
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
반도체 처리용 성막 장치의 사용 방법은 메탈 오염을 저감시키기 위해, 처리 용기 내의 내벽 및 제품용 피처리체를 유지하지 않는 유지 부재의 표면에 대해, 클리닝 가스를 사용하여 클리닝 처리를 행하는 공정과, 다음에 실리콘 소스 가스 및 질화 가스를 교대로 공급함으로써 실리콘 질화막의 피복 처리를 행하여, 처리 용기의 내벽 및 제품용 피처리체를 유지하지 않는 유지 부재의 표면을 실리콘 질화막에 의해 피복하는 공정을 구비한다.
반도체 처리용 성막 장치, 반도체 웨이퍼, 분산 노즐, 매니폴드, 유량 제어기
Description
본 발명은 반도체 웨이퍼 등의 피처리체에 SiO2 등의 박막을 성막하는 반도체 처리용 성막 장치 및 그 사용 방법에 관한 것으로, 더욱 구체적으로 성막 장치 내의 메탈 오염을 저감시키는 기술에 관한 것이다. 여기서, 반도체 처리라 함은, 반도체 웨이퍼나 LCD(Liquid Crystal Display)와 같은 FPD(Flat Panal Display)용 유리 기판 등의 피처리체 상에 반도체층, 절연층, 도전층 등을 소정의 패턴으로 형성함으로써, 상기 피처리체 상에 반도체 디바이스나, 반도체 디바이스에 접속되는 배선, 전극 등을 포함하는 구조물을 제조하기 위해 실시되는 다양한 처리를 의미한다.
반도체 장치의 제조 공정에 있어서는, 실리콘 웨이퍼로 대표되는 반도체 웨이퍼에 대해 SiO2 등 박막을 성막하는 성막 공정이 존재한다. 성막 공정에 있어서는, 종형의 뱃치식 열처리 장치에서 복수의 반도체 웨이퍼에 대해 일괄하여 화학 증착법(CVD)에 의해 성막하는 기술이 사용되고 있다.
반도체 장치의 미세화ㆍ고집적화가 진전되어 있고, 이 진전에 수반하여 양질인 SiO2 등의 박막이 요구되도록 되고 있다. 양질인 박막을 실현 가능한 기술로서, 박막의 소스 가스, 예를 들어 Si 소스 가스와 산화제를 교대로 공급하면서 원자층 레벨, 또는 분자층 레벨에서 교대로 반복하여 성막하는 ALD(atomic layer deposition) 또는 MLD(molecular layer deposition) 수법을 사용하여 SiO2막을 성막하는 기술이, 예를 들어 일본 특허 출원 공개 제2003-7700호 공보에 기재되어 있다.
또한, 제조 라인에 있어서는, 양질인 박막을 안정적으로 성막하기 위해, 처리 용기 내에 퇴적한 불필요한 박막 성분을, 클리닝 가스를 사용하여 제거하는 클리닝 처리가 정기적으로 실시되고 있다.
또한, 처리 용기 내를 프리 코팅하는 기술이, 일본 특허 출원 공개 평9-246256호 공보, 일본 특허 출원 공개 제2002-313740호 공보, 일본 특허 출원 공개 제2003-188159호 공보, 일본 특허 출원 공개 평9-171968호 공보에 기재되어 있다.
SiO2 등의 박막의 품질로의 요구는 해마다 높아지고 있다. 박막의 특성을 좌우하는 큰 요인 중 하나로, 박막의 메탈 오염을 들 수 있다. 메탈 오염의 오염원은 처리 용기 내에 섞여 들어간 메탈이다.
처리 용기 내는 정기적으로 클리닝 처리가 이루어지지만, 이 클리닝 처리 시에 사용하는 클리닝 가스 중에, 극미량이면서도 메탈 성분이 섞여 들어갈 가능성이 있다.
만약, 클리닝 가스 중에 메탈 성분이 섞여 들어가 버리면, 클리닝 처리 후에 있어서도 처리 용기 내에는 미량의 메탈 성분이 잔류하게 된다. 잔류된 메탈 성분이 극미량이고, 처리 용기 내로의 비산량이 허용 범위를 벗어나지 않는 것이라면 전혀 문제는 없다. 그러나, 비산량의 허용 범위는 해마다 좁아지고 있는 것이 실정이다.
금후, 허용 범위의 좁아짐이 점점 진행되어 버리면, 기존의 상태로는 정기적인 클리닝 처리 후의 처리 용기를 즉시 원래의 라인으로 복귀시키는 것이 어려워질 뿐만 아니라, 처리 용기의 사용 자체를 중지할 수밖에 없는 상황이 예상된다.
본 발명은 처리 용기 내로의 메탈 성분의 비산을 억제할 수 있고, 비산량 허용 범위의 좁아짐에도 대응하는 것이 가능한 반도체 처리용 성막 장치 및 그 사용 방법 및 이 방법을 실행하는 프로그램 지령을 포함하는 컴퓨터로 판독 가능한 매체를 제공하는 것을 목적으로 한다.
본 발명의 제1 관점은 반도체 처리용 성막 장치의 사용 방법이며, 상기 성막 장치는 진공 유지 가능한 종형의 처리 용기와, 상기 처리 용기 내에 배치되어, 제품용 피처리체를 복수단으로 유지한 상태로 유지하는 유지 부재와, 상기 처리 용기의 외주에 설치된 가열 장치를 구비하고, 상기 방법은 메탈 오염을 저감시키기 위해, 상기 처리 용기 내의 내벽 및 제품용 피처리체를 유지하지 않는 상기 유지 부재의 표면에 대해, 클리닝 가스를 사용하여 클리닝 처리를 행하는 공정과, 다음에, 실리콘 소스 가스 및 질화 가스를 교대로 공급함으로써 실리콘 질화막의 피복 처리를 행하여, 상기 처리 용기의 내벽 및 제품용 피처리체를 유지하지 않는 상기 유지 부재의 표면을 상기 실리콘 질화막에 의해 피복하는 공정을 구비한다.
본 발명의 제2 관점은 반도체 처리용 성막 장치이며, 진공 유지 가능한 종형의 처리 용기와, 상기 처리 용기 내에 배치되어, 제품용 피처리체를 복수단으로 유지한 상태로 유지하는 유지 부재와, 상기 처리 용기의 외주에 설치된 가열 장치와, 상기 장치의 동작을 제어하는 제어부를 구비하고, 상기 제어부는 메탈 오염을 저감 시키기 위해, 상기 처리 용기 내의 내벽 및 제품용 피처리체를 유지하지 않는 상기 유지 부재의 표면에 대해, 클리닝 가스를 사용하여 클리닝 처리를 행하는 공정과, 다음에, 실리콘 소스 가스 및 질화 가스를 교대로 공급함으로써 실리콘 질화막의 피복 처리를 행하여, 상기 처리 용기의 내벽 및 제품용 피처리체를 유지하지 않는 상기 유지 부재의 표면을 상기 실리콘 질화막에 의해 피복하는 공정을 실행한다.
본 발명의 제3 관점은 프로세서상에서 실행하기 위한 프로그램 지령을 포함하는 컴퓨터로 판독 가능한 매체이며, 진공 유지 가능한 종형의 처리 용기와, 상기 처리 용기 내에 배치되어, 제품용 피처리체를 복수단으로 유지한 상태로 유지하는 유지 부재와, 상기 처리 용기의 외주에 설치된 가열 장치를 구비하는 반도체 처리용 성막 장치에 사용되고, 상기 프로그램 지령은 프로세서에 의해 실행될 때, 메탈 오염을 저감시키기 위해, 상기 성막 장치에 상기 처리 용기 내의 내벽 및 제품용 피처리체를 유지하지 않는 상기 유지 부재의 표면에 대해, 클리닝 가스를 사용하여 클리닝 처리를 행하는 공정과, 다음에, 실리콘 소스 가스 및 질화 가스를 교대로 공급함으로써 실리콘 질화막의 피복 처리를 행하여, 상기 처리 용기의 내벽 및 제품용 피처리체를 유지하지 않는 상기 유지 부재의 표면을 상기 실리콘 질화막에 의해 피복하는 공정을 실행시킨다.
본 발명의 추가 목적 및 이점들은 다음의 상세한 설명에 개시될 것이며, 일부는 상세한 설명으로부터 명백할 것이고 또는 본 발명의 실시에 의해 학습될 수도 있다. 본 발명의 목적 및 이점들은 특별히 이후에 개시되는 수단들 및 조합들에 의해 인식되고 얻어질 수도 있다.
본 발명에 따르면, 처리 용기 내로의 메탈 성분의 비산을 억제할 수 있고, 비산량 허용 범위의 좁아짐에도 대응하는 것이 가능한 반도체 처리용 성막 장치 및 그 사용 방법 및 이 방법을 실행하는 프로그램 지령을 포함하는 컴퓨터로 판독 가능한 매체를 제공할 수 있다.
이하에, 본 발명의 실시 형태에 대해 도면을 참조하여 설명한다. 또한, 이하의 설명에 있어서, 대략 동일한 기능 및 구성을 갖는 구성 요소에 대해서는, 동일 부호를 붙여, 중복 설명은 필요한 경우에만 행한다.
도 1은 본 발명의 실시 형태에 관한 반도체 처리용 성막 장치의 일례를 나타내는 종단면도, 도 2는 도 1에 도시하는 성막 장치의 횡단면도, 도 3은 도 1에 도시하는 성막 장치의 가스 공급 타이밍의 일례를 나타내는 타이밍도이다. 또한, 도 2에 있어서는 가열 장치를 생략하고 있다.
성막 장치(100)는 하단부가 개방된 천장이 있는 원통체 형상의 처리 용기(1)를 갖고 있다. 이 처리 용기(1)의 전체는, 예를 들어 석영에 의해 형성되어 있고, 이 처리 용기(1) 내의 천장에는 석영제의 천장판(2)이 설치되어 밀봉되어 있다. 또한, 이 처리 용기(1)의 하단부 개구부에는, 예를 들어 스테인리스 스틸에 의해 원통체 형상으로 성형된 매니폴드(3)가 O링 등의 시일 부재(4)를 통해 연결되어 있다.
상기 매니폴드(3)는 처리 용기(1)의 하단부를 지지하고 있고, 이 매니폴 드(3)의 하방으로부터 피처리체로서 다수매, 예를 들어 50 내지 100매의 반도체 웨이퍼(W)를 다단으로 적재 가능한 석영제의 웨이퍼 보트(5)가 처리 용기(1) 내에 삽입 가능하게 되어 있다. 이 웨이퍼 보트(5)는 3개의 지주(6)를 갖고(도 2 참조), 지주(6)에 형성된 홈에 의해 다수매의 웨이퍼(W)가 지지되도록 되어 있다.
이 웨이퍼 보트(5)는 석영제의 보온통(7)을 개재하여 테이블(8) 상에 적재되어 있고, 이 테이블(8)은 매니폴드(3)의 하단부 개구부를 개폐하는, 예를 들어 스테인리스 스틸제의 덮개부(9)를 관통하는 회전축(10) 상에 지지된다.
그리고, 이 회전축(10)의 관통부에는, 예를 들어 자성 유체 시일(11)이 설치되어 있고, 회전축(10)을 기밀하게 시일하면서 회전 가능하게 지지하고 있다. 또한, 덮개부(9)의 주변부와 매니폴드(3)의 하단부 사이에는, 예를 들어 O링으로 이루어지는 시일 부재(12)가 개재 설치되어 있고, 이에 의해 처리 용기(1) 내의 시일성을 유지하고 있다.
상기한 회전축(10)은, 예를 들어 보트 엘리베이터 등의 승강 기구(도시하지 않음)에 지지된 아암(13)의 선단부에 설치되어 있고, 웨이퍼 보트(5) 및 덮개부(9) 등을 일체적으로 승강하여 처리 용기(1) 내에 대해 삽입 분리되도록 되어 있다. 또한, 상기 테이블(8)을 상기 덮개부(9)측으로 고정하여 설치하고, 웨이퍼 보트(5)를 회전시키지 않고 웨이퍼(W)의 처리를 행하도록 해도 좋다.
또한, 성막 장치(100)는 성막 처리에 사용하는 성막 가스로서, 처리 용기(1) 내로 산소 함유 가스, 예를 들어 오존(O3) 가스를 공급하는 산소 함유 가스 공급 기 구(14a)와, 처리 용기(1) 내로 실리콘 소스 가스, 예를 들어 디클로로실란(DCS) 가스를 공급하는 실리콘 소스 가스 공급 기구(14b)와, 처리 용기(1) 내로 질소 함유 가스, 예를 들어 암모니아(NH3) 가스를 공급하는 질소 함유 가스 공급 기구(14c)를 갖고 있다.
또한, 성막 장치(100)는 퍼지 가스로서, 처리 용기(1) 내로 불활성 가스, 예를 들어 질소(N2) 가스를 공급하는 퍼지 가스 공급 기구(16a)와, 클리닝 가스로서, 처리 용기(1) 내로 할로겐 및/또는 수소 함유 가스, 예를 들어 6불화에탄(C2F6) 가스를 공급하는 클리닝 가스 공급 기구(16b)를 갖고 있다.
산소 함유 가스 공급 기구(14a)는 산소 함유 가스 공급원(17a)과, 가스 공급원(17a)으로부터 산소 함유 가스를 유도하는 가스 배관에 접속되어, 매니폴드(3)의 측벽을 내측으로 관통하여 상방향으로 굴곡되어 수직으로 연장되는 석영관으로 이루어지는 분산 노즐(19)을 갖고 있다. 분산 노즐(19)의 수직 부분에는 복수의 가스 토출 구멍(19a)이 소정의 간격을 이격하여 형성되어 있고, 각 가스 토출 구멍(19a)으로부터 수평 방향으로 처리 용기(1)를 향해 대략 균일하게 산소 함유 가스, 예를 들어 O3 가스를 토출할 수 있도록 되어 있다. 산소 함유 가스를 유도하는 가스 배관에는 개폐 밸브(18a) 및 매스 플로우 컨트롤러와 같은 유량 제어기(18b)가 설치되어 있고, 유량을 제어하면서 산소 함유 가스가 분산 노즐(19)에 공급되도록 되어 있다.
실리콘 소스 가스 공급 기구(14b)는 실리콘 함유 가스 공급원(17b)과, 가스 공급원(17b)으로부터 실리콘 함유 가스, 즉 실리콘 소스 가스를 유도하는 가스 배관에 접속되어, 분산 노즐(19)과 마찬가지로 매니폴드(3)의 측벽을 내측으로 관통하여 상방향으로 굴곡되어 수직으로 연장되는 석영관으로 이루어지는 분산 노즐(24)을 갖고 있다. 분산 노즐(24)의 수직 부분에도 처리 용기(1) 내에 수평 방향으로 대략 균일하게 실리콘 소스 가스, 예를 들어 DCS 가스를 토출할 수 있도록 복수의 가스 토출 구멍(24a)이 소정의 간격을 이격하여 형성되어 있다. 실리콘 소스 가스를 유도하는 가스 배관에도 개폐 밸브(18c) 및 유량 제어기(18d)가 설치되어 있고, 산소 함유 가스와 마찬가지로 유량을 제어하면서 실리콘 소스 가스가 분산 노즐(24)에 공급된다.
질소 함유 가스 공급 기구(14c)는 질소 함유 가스 공급원(17c)을 갖고 있다. 본 예에서는 가스 공급원(17c)으로부터 질소 함유 가스를 유도하는 가스 배관이 상기 분산 노즐(19)에 접속되어 있다. 질소 함유 가스는 각 가스 토출 구멍(19a)으로부터 수평 방향으로 처리 용기(1)를 향해 대략 균일하게 토출된다. 질소 함유 가스를 유도하는 가스 배관에도 개폐 밸브(18e) 및 유량 제어기(18f)가 설치되어 있고, 질소 함유 가스가 산소 함유 가스나 실리콘 소스 가스와 마찬가지로 유량이 제어되면서 분산 노즐(19)에 공급된다. 또한, 질소 함유 가스 전용의 분산 노즐을 처리 용기(1)에 별도 설치해도 좋다.
퍼지 가스 공급 기구(16a)는 퍼지 가스 공급원(25a)과, 퍼지 가스 공급원(25a)으로부터 퍼지 가스를 유도하는 가스 배관에 접속되어, 매니폴드(3)의 측벽을 관통하여 설치된 짧은 석영관으로 이루어지는 노즐(27)을 갖고 있다.
클리닝 가스 공급 기구(16b)는 클리닝 가스 공급원(25b)을 갖고 있다. 본 예에서는 가스 공급원(25b)으로부터 클리닝 가스를 유도하는 배관이 노즐(27)에 접속되어 있다. 또한, 클리닝 가스 전용의 노즐을 처리 용기(1)에 별도 설치해도 좋다.
퍼지 가스를 유도하는 가스 배관 및 클리닝 가스를 유도하는 배관에도 각각 개폐 밸브(26a 및 26c) 및 유량 제어기(26b 및 26d)가 접속되어 있고, 퍼지 가스 및 클리닝 가스도 각각 유량이 제어되면서 노즐(27)에 공급되도록 되어 있다.
처리 용기(1) 내의 분산 노즐(19 및 24)과 반대측의 부분에는 처리 용기(1) 내를 진공 배기하기 위한 배기구(37)가 형성되어 있다. 배기구(37)는 처리 용기(1)의 측벽을 상하 방향으로 깎아냄으로써 가늘고 길게 형성되어 있다. 처리 용기(1)의 배기구(37)에 대응하는 부분에는 배기구(37)를 덮도록 단면이 역ㄷ자 형상으로 성형된 배기구 커버 부재(38)가 용접에 의해 설치되어 있다. 배기구 커버 부재(38)는 처리 용기(1)의 측벽을 따라서 상방으로 연장되어 있고, 처리 용기(1)의 상방에 가스 출구(39)를 규정하고 있다. 가스 출구(39)에는 도시하지 않은 진공 펌프 등을 포함하는 진공 배기 기구가 접속된다. 도시하지 않은 진공 배기 기구는 처리 용기(1) 내를 진공화한다
처리 용기(1)의 외주에는 통체 형상의 가열 장치(40)가 설치되어 있다. 가열 장치(40)는 처리 용기(1)를 둘러싸도록 설치되어 있고, 처리 용기(1) 및 그 내부에 수용된 피처리체, 예를 들어 반도체 웨이퍼(W)를 가열한다.
성막 장치(100)의 각 구성부의 제어, 예를 들어 개폐 밸브(18a, 18c, 18e, 26a, 26c)의 개폐에 의한 각 가스의 공급 및 정지, 유량 제어기(18b, 18d, 18f, 26b, 26d)에 의한 유량의 제어, 가열 장치(40)의 제어 등은, 예를 들어 마이크로 프로세서(컴퓨터)로 이루어지는 컨트롤러(50)에 의해 행해진다. 컨트롤러(50)에는 조작자가 성막 장치(100)를 관리하기 위해 명령의 입력 조작 등을 행하는 키보드나, 성막 장치(100)의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 유저 인터페이스(51)가 접속되어 있다.
컨트롤러(50)에는 기억부(52)가 접속되어 있다. 기억부(52)는 성막 장치(100)에서 실행되는 각종 처리를 컨트롤러(50)의 제어로 실현하기 위한 제어 프로그램이나, 처리 조건에 따라서 성막 장치(100)의 각 구성부에 처리를 실행시키기 위한 프로그램, 즉 레시피가 저장된다. 레시피는, 예를 들어 기억부(52) 중의 기억 매체에 기억된다. 기억 매체는 하드 디스크나 반도체 메모리 등의 고정형의 것이라도 좋고, CD-ROM, DVD, 플래시 메모리 등의 운반 가능한 것이라도 좋다. 또한, 그 밖의 장치로부터, 예를 들어 전용 회선을 통해 레시피를 적절하게 전송시키도록 해도 좋다. 레시피는 필요에 따라서 유저 인터페이스(51)로부터의 지시 등으로 기억부(52)로부터 판독되고, 판독된 레시피에 따른 처리를 컨트롤러(50)가 실행함으로써, 성막 장치(100)는 컨트롤러(50)의 제어를 기초로, 원하는 처리가 실시된다.
예를 들어, 성막 장치(100)에 의한 성막 처리는 이하와 같이 실시된다.
도 3은 가스의 공급 타이밍을 나타내는 타이밍 차트이다. 본 예는 처리 용기(1) 내에 실리콘 소스 가스와 산소 함유 가스를 교대로 공급함으로써, 반도체 웨 이퍼(W)에 실리콘 산화막을 성막하는 예이다.
우선, 상온에 있어서, 예를 들어 50 내지 100매의 반도체 웨이퍼(W)가 탑재된 상태의 웨이퍼 보트(5)를 미리 소정의 온도로 제어된 처리 용기(1) 내에 처리 용기(1)의 하방으로부터 상승시킴으로써 로드한다. 반도체 웨이퍼(W)의 일례는 직경 300㎜의 것이다. 계속해서, 덮개부(9)를 사용하여 매니폴드(3)의 하단부 개구부를 폐쇄하여, 처리 용기(1) 내를 밀폐 공간으로 한다. 계속해서, 처리 용기(1) 내를 진공화하여 소정의 프로세스 압력으로 유지하는 동시에, 가열 장치(40)로의 공급 전력을 제어하여, 웨이퍼 온도를 상승시켜 프로세스 온도로 유지하고, 웨이퍼 보트(5)를 회전시킨 상태로 성막 처리를 개시한다.
이때의 성막 처리는, 도 3에 도시한 바와 같이 실리콘 소스 가스를 처리 용기(1)에 공급하여 반도체 웨이퍼(W) 상에 실리콘을 흡착시키는 공정 S1과, 산소 함유 가스로서, 예를 들어 O3 가스를 처리 용기(1)에 공급하여 실리콘을 산화시키는 공정 S2를 교대로 반복한다. 이들 공정 S1과 S2 사이에서는 처리 용기(1) 내로부터 잔류 가스를 제거하는 공정 S3이 실시된다. 이들 공정 S1 내지 S3에 있어서의 프로세스 온도는, 예를 들어 100 내지 400℃로 설정된다. 이와 같이, 실리콘 소스 가스와 산소 함유 가스를 처리 용기(1) 내에 교대로 공급함으로써, 반도체 웨이퍼 상에 실리콘 산화막이 성막된다.
그런데, 상기 실리콘 산화막의 성막 시에는, 반도체 웨이퍼(W) 이외에도, 처리 용기(1)의 내벽이나, 처리 용기(1) 내에 배치된 각 부재의 표면, 예를 들어 웨 이퍼 보트(5)나 테이블(8), 보온통(7) 등의 표면에도 실리콘 산화막이 성막된다. 반도체 웨이퍼(W) 이외에도 성막되어 버린 불필요한 실리콘 산화막(부생성물막)을 제거하기 위해, 클리닝 가스를 사용한 클리닝 처리가 실시된다. 클리닝 가스의 예로서는, 예를 들어 실리콘 산화막(부생성물막)을 제거하는 경우에는, CF4, C2F6, NF3 등이 사용된다.
그러나, CF4, C2F6, NF3 등의 가스는 부식성의 가스이다. 이로 인해, 배관의 내벽을 부식시켜 버릴 가능성이 있다. 만약, 배관의 내벽이 부식되어 버리면, 부식 부분으로부터 메탈 먼지가 발생한다. 발생한 메탈 먼지는 클리닝 가스를 타고, 처리 용기(1) 내에 섞여 들어가 버린다. 섞여 들어간 메탈 먼지는 처리 용기(1)의 내벽이나, 처리 용기(1) 내에 배치된 각 부재의 표면에 부착된다.
그래서, 본 실시 형태에서는 클리닝 처리 후의 처리 용기(1)의 내벽이나, 처리 용기(1) 내에 배치된 각 부재의 표면을, 실리콘 질화막을 사용하여 피복하고, 섞여 들어간 메탈 먼지를 실리콘 질화막에 의해 봉입하도록 하였다.
도 4는 본 발명의 일 실시 형태에 관한 메탈 오염 저감 방법의 흐름의 일례를 나타내는 흐름도이다.
도 4에 도시한 바와 같이, 처음에 라인 투입되거나, 또는 보수 후에 생산 라인에 재투입되는 성막 장치(가동 개시)에 대해, 프리 코팅 처리를 실시한다(스텝 1). 프리 코팅 처리는 처리 용기(1)의 내벽이나, 처리 용기(1) 내에 배치된 각 부재[예를 들어, 제품용 웨이퍼를 지지하지 않는 웨이퍼 보트(5)]의 표면을, 실리콘 질화막을 사용하여 피복하는 공정이다.
프리 코팅 처리한 후, 프리 코팅막이 실시된 성막 장치를 사용하여 피처리체, 예를 들어 웨이퍼 보트(5)에 유지된 제품용 반도체 웨이퍼군에 대해, 성막 처리를 실시한다(스텝 2). 성막 처리는, 예를 들어 실리콘 산화막을 형성하는 경우, 도 3에 도시한 바와 같이 실리콘 소스 가스와, 산소 함유 가스를 교대로 공급하면 된다. 소스 가스와 산소 함유 가스를 교대로 공급하는 경우, 실리콘 소스 가스, 즉 프리 커서의 일례는, 디클로로실란(DCS : SiH2Cl2)이고, 산소 함유 가스, 즉 산화제의 일례는 오존(O3)이다.
다음에, 성막 처리 종료 후, 성막 처리의 반복수가 소정수에 도달하였는지 여부를 판단한다(스텝 3).
반복수가 소정수에 도달하지 않은 경우(아니오), 스텝 2로 복귀되어, 다음의 웨이퍼 보트(5)에 유지된 반도체 웨이퍼군에 대해 성막 처리를 실시한다.
반대로, 반복수가 소정수에 도달한 경우(예), 스텝 4로 진행하여, 처리 용기(1)의 내벽이나, 처리 용기(1) 내에 배치된 각 부재[예를 들어, 제품용 웨이퍼를 지지하지 않는 웨이퍼 보트(5)]의 표면에 대해, 클리닝 가스를 사용한 클리닝 처리를 실시한다.
클리닝 처리한 후, 스텝 1로 복귀되어, 상기 프리 코팅 처리, 즉 실리콘 질화막의 성막을 실시한다.
또한, 본 실시 형태에서는 상기 프리 코팅 처리, 즉 실리콘 질화막의 성막 을, 통상의 CVD 수법이 아닌, 도 5에 도시한 바와 같이 MLD 수법을 사용하도록 하였다(이하의 설명에서는, 「CVD」라는 용어는 ALD나 MLD를 포함하지 않는, 처리 가스를 연속적으로 공급하는 통상의 CVD를 의미함).
도 5에 도시한 바와 같이, 실리콘 질화막의 성막은 실리콘 소스 가스를 처리 용기(1)에 공급하여 처리 용기(1)의 내벽 및 처리 용기(1) 내의 각 부재의 표면에 실리콘을 흡착시키는 공정 S11과, 질소 함유 가스로서, 예를 들어 NH3 가스를 처리 용기(1)에 공급하여 실리콘을 질화시키는 공정 S12를 교대로 반복한다. 이들 공정 S11과 S12 사이에서는 처리 용기(1) 내로부터 잔류 가스를 제거하는 공정 S13이 실시된다. 이때에 사용되는 퍼지 가스의 일례는 질소(N2)이다.
또한, 실리콘 질화막은 실리콘 소스 가스, 즉 프리 커서로서 디클로로실란(DCS)을 사용하는 경우, 성막은 처리 온도 550 ℃ 이상 650 ℃ 이하의 조건에서 행한다. 이 범위보다도 온도가 높으면, 성막 반응이 MLD가 아닌, CVD로 되어 버리기 때문이다.
또한, 프리 커서로서는 헥사클로로디실란(HCDS : Si3Cl6)을 사용할 수도 있다. HCDS을 사용하는 경우, 성막은 처리 온도 450℃ 이상 550℃ 이하의 조건에서 행해지면 된다. 이 이유는 DCS를 사용하는 경우와 마찬가지로, 이 범위보다도 온도가 높으면, 성막 반응이 MLD가 아닌, CVD로 되어 버리기 때문이다.
성막 반응을 MLD로 하는 이유는 다음과 같다.
도 6은 처리 용기(1)의 근방을 확대하여 도시하는 단면도이다.
도 6에 도시한 바와 같이, 본 실시 형태에 관한 성막 장치는 종형로이고, 또한 복수의 피처리체를 일괄하여 처리하는 뱃치식 종형로에 속한다. 뱃치식 종형로의 경우에는 피처리체가 수용되는 공간이 낱장식인 로에 비교하여 크다. 또한, 복수의 피처리체는 웨이퍼 보트(5)에 유지되고, 웨이퍼 보트(5)는 보온통(7)으로 단열된 테이블(8) 상에 적재되는 구성이다. 이로 인해, 피처리체가 수용되는 공간과, 보온통(7)이 수용되는 공간, 예를 들어 참조 부호 A로 나타내는 매니폴드(3) 및 매니폴드(3) 근방의 공간 사이의 온도차가 커지기 쉽다. 참조 부호 A로 나타내는 공간을 이하에서는, 저온부, 피처리체가 수용되는 공간을 이하에서는, 고온부라고 부른다.
클리닝 처리 후의 처리 용기(1)의 내벽이나, 처리 용기(1) 내에 배치된 각 부재의 표면을, 실리콘 질화막을 사용하여 피복하는 것뿐이면, CVD라도 좋다. 그러나, CVD로는 고온부로의 실리콘 질화막의 성막은 문제없으나, 저온부에는 대부분 성막되지 않는다. 실험에 있어서, 이와 같은 목적의 실리콘 질화막을, CVD를 사용하여 이하의 조건으로 퇴적하였다.
성막 수법 : CVD
성막 온도 : 800℃
프리 커서 : DCS
질화제 : NH3
유량비 DCS/NH3 : 90/270sccm
상기 조건에 의한 고온부로의 성막량(고온부의 석영 상에 있어서의 막 두께)(tH)은 3000옹스트롬(300nm)이었으나, 저온부로의 성막량(저온부의 석영 상에 있어서의 막 두께)(tL)은 60옹스트롬(6nm)밖에 없었다. 막 두께(tH)와 막 두께(tL)의 비(tH/tL)는 50이다(tH/tL ＝ 3000/60 ＝ 50).
실리콘 질화막의 막 두께가 60옹스트롬이면 저온부에 있어서의 메탈을 봉입하는 효과가 낮아져 버린다. 또한, 고온부에 있어서의 실리콘 질화막의 막 두께(tH)가 3000옹스트롬을 초과하도록 성막하면, 저온부에 있어서의 실리콘 질화막의 막 두께(tL)가 60옹스트롬을 초과한다. 이로 인해, 저온부에 있어서의 메탈을 봉입하는 효과는 향상되지만, 반대로 고온부에 있어서의 실리콘 질화막의 막 두께(tH)가 두꺼워져 버리므로, 실리콘 질화막이 깨지기 쉬워져 파티클의 원인이 되어 버린다.
그래서, 본 실시 형태에서는 실리콘 질화막의 성막에 MLD를 사용한다. 실험에 있어서, 이와 같은 목적의 실리콘 질화막을, MLD를 사용하여 이하의 조건으로 퇴적하였다.
성막 수법 : MLD
성막 온도 : 600℃
프리 커서 : DCS
질화제 : NH3
퍼지 가스 : N2
처리 사이클 : DCS 공급, N2 퍼지, NH3 공급, N2 퍼지, DCS 공급의 반복
상기 조건에 의한 고온부로의 성막량(고온부의 석영 상에 있어서의 막 두께)(tH)가 900옹스트롬(90nm)일 때, 저온부(A)로의 성막량[저온부(A)의 석영 상에 있어서의 막 두께](tL)은 60옹스트롬(6nm)이 되었다. 막 두께(tH)와 막 두께(tL)의 비(tH/tL)는 15이다(tH/tL ＝ 900/60 ＝ 15). 이대로, 고온부에 있어서의 실리콘 질화막의 막 두께(tH)를 3000옹스트롬(300nm)이라 하면, 저온부(A)에 있어서의 실리콘 질화막의 막 두께(tL)는 180 내지 200옹스트롬(18 내지 20㎚)이 된다. 막 두께(tL)가 180 내지 200옹스트롬이면, 저온부(A)에 있어서의 메탈을 봉입하는 효과는 충분한 것으로 할 수 있다. 또한, 고온부에 있어서의 실리콘 질화막의 막 두께(tH)는 깨지기 어려운 막 두께를 유지할 수 있으므로, 파티클의 발생도 억제할 수 있다.
또한, 막 두께(tH)와 막 두께(tL)의 비(tH/tL)는 1 이상 15 이하로 할 수도 있다. 예를 들어, 비(tH/tL)가 "1"에 가까우면 가까울수록, 고온부에 있어서의 실리콘 질화막의 막 두께(tH)와 저온부(A)에 있어서의 실리콘 질화막의 막 두께(tL)와의 차를 작게 할 수 있고, 처리 용기 내에 고온부 및 저온부(A)가 발생하는 성막 장치라도, 처리 용기(1) 내 및 처리 용기(1) 내의 각 부재의 표면에 균일하게 실리콘 질화막을 성막할 수 있다. 도 7에 실리콘 질화막 성막 후의 단면도를 도시한다.
도 7에 도시한 바와 같이, 본 실시 형태에 따르면, 처리 용기(1)의 내벽 및 처리 용기(1) 내의 각 부재의 표면에, 고온부에 있어서의 막 두께(tH)와 저온부(A)에 있어서의 막 두께(tL)의 비(tH/tL)가, 1 이상 15 이하인, 더욱 균일한 실리콘 질화막(60)을 성막할 수 있다.
이와 같이, 본 실시 형태는 실리콘 질화막의 성막에 MLD 수법을 사용함으로써, 처리 용기 내에 고온부 및 저온부(A)가 발생하는 성막 장치라도, 고온부 및 저온부(A)의 양쪽에 더욱 균일한 실리콘 질화막(60)을 성막할 수 있다. 따라서, 저온부(A)에 있어서는 메탈의 봉입 효과를 손상시키지 않고, 또한 고온부에 있어서는 파티클의 발생을 억제할 수 있는 메탈 오염 억제 방법을 얻을 수 있다.
또한, 도 8에 도시한 바와 같이, 덮개부(9)의 외측에 히터(41)를 설치하여, MLD 수법을 사용하여 실리콘 질화막(60)을 성막할 때에, 히터(41)의 온도를, 예를 들어 350℃ 정도로 설정해도 좋다. 즉, 도 4에 도시하는 스텝 1의 프리 코팅 처리에 있어서, 웨이퍼 보트(5)에 대응하는 고온부를 히터(40)에 의해 가열하는 동시에, 저온부(A)를 하측으로부터, 히터(40)보다도 낮은 온도에서 히터(41)에 의해 가열한다. 또한, 도 4에 도시하는 스텝 2의 성막 처리에 있어서는, 히터(41)를 사용하지 않고, 히터(40)만을 사용하여 가열을 행한다.
저온부(A)를, 예를 들어 히터(41)를 사용하여 가열하면서 MLD 수법을 사용하여 실리콘 질화막(60)을 성막함으로써, 저온부(A)로의 가스 흡착이 촉진되어, 저온부(A)에 있어서의 성막량을 늘이는 것이 가능해진다. 저온부(A)에 있어서의 성막량이 증가하는 결과, 저온부(A)에 있어서의 실리콘 질화막(60)의 막 두께(tL)가 고온부에 있어서의 실리콘 질화막(60)의 막 두께(tH)에 더욱 가까워지게 된다. 막 두께(tL)가 막 두께(tH)에 더욱 가까워짐으로써, 막 두께(tH)와 막 두께(tL)의 비(tH/tL)는 더욱 1에 가까워지게 된다.
이와 같이, 저온부(A)를 추가적으로 가열하면서 MLD 수법을 사용하여 실리콘 질화막(60)을 성막함으로써, 고온부 및 저온부(A)의 양쪽에 더욱 균일한 실리콘 질화막(60)을 성막하는 것이 가능해진다.
도 9a 및 도 9b은 도 8에 도시하는 성막 장치를 다른 상태에서 도시하는 단면도이다. 도 9a는 덮개부(9)를 상승시켜, 웨이퍼 보트(5)를 처리 용기(1)의 내부에 수용한 상태를 도시하고, 도 9b는 덮개부(9)를 하강시켜, 웨이퍼 보트(5)를 처리 용기(1)의 외부로 취출한 상태를 도시하고 있다. 또한, 도 9a 및 도 9b에 있어서는 배기구(37), 배기구 커버 부재(38) 등은 생략하고 있다.
도 9a 및 도 9b에 도시한 바와 같이, 성막 장치(100a)는 덮개부(9)에 히터(41)를 구비하는 것이 도 1에 도시하는 성막 장치(100)와 상이하다. 다시 기본 구성을 설명하면, 성막 장치(100a)는 하단부에 개구부(1a)를 갖는 천장이 있는 원통체 형상의 처리 용기(1)와, 처리 용기(1)의 개구부(1a)에 연결되어 처리 용기(1)의 내부에 성막 가스를 도입하는 가스 배관(19, 24)이 접속되는, 원통체 형상의 매니폴드(3)와, 매니폴드(3)의 개구부(3a)를 승강함으로써 개폐하는 덮개부(9)와, 덮개부(9) 상에 지지되어 처리 용기(1) 내에 피처리체, 예를 들어 반도체 웨이퍼(W)를 복수단으로 유지한 상태로 유지하는 것이 가능한 유지 부재, 예를 들어 웨이퍼 보트(5)와, 처리 용기(1)의 외주에 웨이퍼 보트(5)를 둘러싸도록 설치된 제1 가열 장치, 예를 들어 히터(40)와, 덮개부(9)의 외부에 설치된 제2 가열 장치, 예를 들 어 히터(41)를 구비한다.
도 9a 및 도 9b에 도시하는 성막 장치(100a)는 히터(40)를 구비한다. 그러나, 히터(40)는 반도체 웨이퍼(W)에 성막 처리를 실시하기 위한 것이다. 이로 인해, 히터(40)는 기본적으로 처리 용기(1)의 외주에, 웨이퍼 보트(5)를 둘러싸도록 설치하게 된다. 히터(40)는, 웨이퍼 보트(5)의 주위 이외에는 기본적으로 가열하지 않아도 된다. 이로 인해, 히터(40)로부터 이격된 부분, 예를 들어 성막 가스를 도입하는 가스 배관(19, 24)을 처리 용기(1)의 내부로 유도하는 매니폴드(3), 보온통(7), 테이블(8) 및 덮개부(9) 등은 여열은 받지만, 히터(40)에 의해 직접적으로 가열되는 경우는 없다. 이로 인해, 성막 처리 중, 이들 매니폴드(3), 보온통(7), 테이블(8) 및 덮개부(9) 등의 온도는 웨이퍼 보트(5)의 주위, 예를 들어 처리 용기(1)에 비교하여 온도가 낮아진다. 이것이, 처리 용기(1)의 내부에 고온부와 저온부(A)를 발생시키는 이유의 하나이다.
그래서, 예를 들어 매니폴드(3), 보온통(7), 테이블(8), 덮개부(9) 등 및 그 근방이 가열되도록 덮개부(9)의 외부에, 예를 들어 원통형의 히터(41)를 설치한다. 이 히터(41)를 사용하여, 처리 용기(1) 내의 각 부재의 표면에 실리콘 질화막(60)을 성막할 때에, 예를 들어 매니폴드(3), 보온통(7), 테이블(8), 덮개부(9) 등 및 그 근방을 가열한다.
이와 같은 성막 장치(100a)를 사용함으로써, 처리 용기(1) 내의 각 부재의 표면에 실리콘 질화막(60)을 더욱 균일하게 성막할 수 있다.
또한, 상기 실리콘 질화막(60)의 성막을 클리닝 처리 후에 행함으로써, 처리 용기 내로의 메탈 성분의 비산을 억제할 수 있어, 비산량 허용 범위의 좁아짐에도 대응하는 것이 가능한 성막 장치의 메탈 오염 저감 방법을 얻을 수 있다.
또한, 도 4에 도시한 바와 같은 처리 플로우를 반도체 장치의 제조 프로세스에 조립함으로써, 메탈 오염이 발생하기 어려워, 고수율로 반도체 장치를 제조할 수 있는 반도체 장치의 제조 방법을 얻을 수 있다.
또한, 도 4에 도시한 바와 같은 처리 플로우를 레시피에 저장하고, 이 레시피를 컨트롤러(50)에 의해 실행시킴으로써, 성막 장치에 메탈 오염이 발생하기 어려워 고수율로 처리를 실행시킬 수 있다.
또한, 고온부로부터 저온부에 걸쳐서 성막되는 실리콘 질화막(60)의 막 두께는 18nm 이상 300㎚ 이하가 좋다. 18nm 이상의 막 두께가 있으면, 메탈의 봉입 효과가 좋다. 또한, 300nm 이하로 함으로써, 실리콘 질화막(60)의 깨짐에 기인한 파티클의 발생을 억제할 수 있다.
또한, 클리닝 가스로서는, 상기 실시 형태에서는 CF4, C2F6, NF3를 예시하였으나, 클리닝 가스로서는, 할로겐, 또는 할로겐 화합물을 사용할 수 있다. 이와 같은 클리닝 가스로서는, F2, ClF3, COF2 및 HCl 등을 들 수 있다.
또한, 상기 실시 형태에서는 피처리체에 대해 산소를 함유하는 박막, 예를 들어 실리콘 산화막을 성막하는 성막 장치를 예시하였으나, 예를 들어 피처리체에 대해 질소를 함유하는 박막, 예를 들어 실리콘 질화막을 성막하는 성막 장치라도 좋다. 또한, 피처리체 상에 산질화막, 예를 들어 실리콘 산질화막을 성막하는 성 막 장치라도 좋다. 산화, 또는 질화, 또는 산질화되는 물질로서는, 실리콘으로 한정되는 것이 아니라, 하프늄, 지르코늄 등, 반도체 장치에 사용되는 금속 재료이면 된다.
또한, 산화에 사용되는 산소 함유 가스로서는, O3 가스 외에 O2 가스, NO2 가스, NO 가스, N2O 가스, H2O 가스를 사용할 수 있다. 또한, 처리 용기(1)에 플라즈마 생성 기구를 설치하여 산소 함유 가스를 플라즈마화하여 반응성을 높이도록 해도 좋다. 또한, O3 가스를 사용하는 경우에는, 산소 함유 가스 공급원(17a)에는 O3 가스를 발생하는 오조나이저를 구비하도록 해도 좋다.
또한, 본 발명은 상기 실시 형태로 한정되지 않고, 다양한 변형이 가능하다. 예를 들어, 상기 실시 형태에서는 본 발명을 복수의 반도체 웨이퍼를 탑재하여 일괄하여 성막을 행하는 뱃치식 성막 장치에 적용한 예를 나타냈으나, 이에 한정되지 않고, 1매의 웨이퍼마다 성막을 행하는 낱장식 성막 장치에 적용할 수도 있다. 또한, 상기 실시 형태에서는 성막 원료와 산화제(또는 질화제, 또는 산질화제)를 교대로 공급한 예에 대해 나타냈으나, 이들을 동시에 공급하도록 해도 좋다.
또한, 피처리체로서는 반도체 웨이퍼로 한정되지 않고, LCD 유리 기판 등의 다른 기판에도 본 발명을 적용할 수 있다.
본 발명은 그 사상과 본질적 특징에서 벗어나지 않고 다른 특정 형태로 구체화될 수 있다. 그러므로, 본 실시예는 모든 면에 있어서 한정이 아닌 설명으로 고려되어야 하고, 본 발명의 범위는 전술한 발명의 상세한 설명에 의해서가 아니라 첨부된 청구범위에 의해 지정되어야 하며, 따라서 이 청구범위와 균등한 의미 및 범위 내에서 이루어지는 모든 변경이 본 명세서 내에 포함되도록 의도된다.
본 명세서에 합체되고 일부로 구성되는 첨부 도면들은 본 발명의 실시예들을 나타내고 있고, 상기한 일반적인 설명과 함께 하기되는 실시예들의 상세한 설명은 본 발명의 원리들을 설명하는 것으로 제공된다.
도 1은 본 발명의 실시 형태에 관한 반도체 처리용 성막 장치의 일례를 나타내는 종단면도.
도 2는 도 1에 도시하는 성막 장치의 횡단면도.
도 3은 성막 처리에 있어서의 가스 공급의 타이밍을 나타내는 타이밍 차트.
도 4는 본 발명의 실시 형태에 관한 성막 장치의 사용 방법의 흐름의 일례를 나타내는 흐름도.
도 5는 프리 코팅 처리에 있어서의 가스 공급의 타이밍을 나타내는 타이밍 차트.
도 6은 처리 용기의 근방을 확대하여 도시하는 단면도.
도 7은 처리 용기의 근방을 확대하여 도시하는 단면도.
도 8은 본 발명의 실시 형태에 관한 성막 장치의 다른 예를 나타내는 종단면도.
도 9a 및 도 9b는 도 8에 도시하는 성막 장치를 다른 상태로 도시하는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 처리 용기
2 : 천장판
3 : 매니폴드
5 : 웨이퍼 보트
9 : 덮개부
10 : 회전축
11 : 자성 유체 시일
13 : 아암
27 : 노즐
37 : 배기구
38 : 배기구 커버 부재
40 : 가열 장치
100 : 성막 장치
W : 웨이퍼
Claims (16)
- 반도체 처리용 성막 장치의 사용 방법으로서,상기 성막 장치는 진공 유지 가능한 종형의 처리 용기와, 상기 처리 용기 내에 배치되어, 제품용 피처리체를 복수단으로 유지한 상태로 유지하는 유지 부재와, 상기 처리 용기의 외주에 설치된 가열 장치를 구비하고,상기 방법은 메탈 오염을 저감시키기 위해,상기 처리 용기 내의 내벽 및 제품용 피처리체를 유지하지 않는 상기 유지 부재의 표면에 대해 클리닝 가스를 사용하여 클리닝 처리를 행하는 공정과,다음에, 실리콘 소스 가스 및 질화 가스를 교대로 공급함으로써 실리콘 질화막의 피복 처리를 행하여, 상기 처리 용기의 내벽 및 제품용 피처리체를 유지하지 않는 상기 유지 부재의 표면을 상기 실리콘 질화막에 의해 피복하는 공정을 구비하는, 반도체 처리용 성막 장치의 사용 방법.
- 제1항에 있어서, 상기 처리 용기는 상기 유지 부재에 대응하는 고온부와 상기 고온부의 하측의 저온부를 갖고,상기 피복 처리는 상기 고온부에 있어서의 상기 실리콘 질화막의 막 두께(tH)와, 상기 저온부에 있어서의 상기 실리콘 질화막의 막 두께(tL)의 비(tH/tL)를 1 이상 15 이하로 하는, 반도체 처리용 성막 장치의 사용 방법.
- 제2항에 있어서, 상기 피복 처리는 상기 고온부를 상기 가열 장치에 의해 가열하는 동시에, 상기 저온부를 상기 가열 장치와는 다른 히터에 의해 가열하는, 반도체 처리용 성막 장치의 사용 방법.
- 제2항에 있어서, 상기 실리콘 질화막의 막 두께는 18㎚ 이상 300㎚ 이하인, 반도체 처리용 성막 장치의 사용 방법.
- 제1항에 있어서, 상기 피복 처리는 상기 실리콘 소스 가스로서 디클로로실란을 사용하고, 처리 온도 550℃ 이상 650℃ 이하를 사용하는, 반도체 처리용 성막 장치의 사용 방법.
- 제1항에 있어서, 상기 피복 처리는 상기 실리콘 소스 가스로서 헥사클로로디실란을 사용하고, 처리 온도 450℃ 이상 550℃ 이하를 사용하는, 반도체 처리용 성막 장치의 사용 방법.
- 제1항에 있어서, 상기 클리닝 가스는 할로겐, 또는 할로겐 화합물인, 반도체 처리용 성막 장치의 사용 방법.
- 제1항에 있어서, 상기 클리닝 가스는,F2, CF4, C2F6, ClF3, COF2, NF3 및 HCl로 이루어지는 군으로부터 선택되는, 반도체 처리용 성막 장치의 사용 방법.
- 제1항에 있어서, 상기 피복 처리 후에, 제품용 피처리체를 유지하는 상기 유지 부재가 수납된 상기 처리 용기 내에 상기 실리콘 소스 가스 및 산소 또는 질소를 함유하는 가스를 교대로 공급함으로써, 상기 제품용 피처리체 상에 산소 또는 질소를 함유하는 박막을 성막하는 성막 처리를 행하는 공정을 더 구비하는, 반도체 처리용 성막 장치의 사용 방법.
- 제9항에 있어서, 상기 성막 처리를 복수회 실시한 후, 상기 클리닝 처리 및 상기 피복 처리를 다시 행하는, 반도체 처리용 성막 장치의 사용 방법.
- 진공 유지 가능한 종형의 처리 용기와,상기 처리 용기 내에 배치되어, 제품용 피처리체를 복수단으로 유지한 상태로 유지하는 유지 부재와,상기 처리 용기의 외주에 설치된 가열 장치와,상기 장치의 동작을 제어하는 제어부를 구비하고,상기 제어부는 메탈 오염을 저감시키기 위해,상기 처리 용기 내의 내벽 및 제품용 피처리체를 유지하지 않는 상기 유지 부재의 표면에 대해, 클리닝 가스를 사용하여 클리닝 처리를 행하는 공정과,다음에, 실리콘 소스 가스 및 질화 가스를 교대로 공급함으로써 실리콘 질화막의 피복 처리를 행하여, 상기 처리 용기의 내벽 및 제품용 피처리체를 유지하지 않는 상기 유지 부재의 표면을 상기 실리콘 질화막에 의해 피복하는 공정을 실행하는, 반도체 처리용 성막 장치.
- 제11항에 있어서, 상기 처리 용기는 상기 유지 부재에 대응하는 고온부와 상기 고온부의 하측의 저온부를 갖고,상기 피복 처리는 상기 고온부에 있어서의 상기 실리콘 질화막의 막 두께(tH)와, 상기 저온부에 있어서의 상기 실리콘 질화막의 막 두께(tL)의 비(tH/tL)를 1 이상 15 이하로 하는, 반도체 처리용 성막 장치.
- 제12항에 있어서, 상기 저온부의 하측에 배치된 상기 가열 장치와는 다른 히터를 더 구비하고, 상기 피복 처리는 상기 고온부를 상기 가열 장치에 의해 가열 하는 동시에, 상기 저온부를 상기 다른 히터에 의해 가열하는, 반도체 처리용 성막 장치.
- 제1항에 있어서, 상기 제어부는 상기 피복 처리 후에, 제품용 피처리체를 유지하는 상기 유지 부재가 수납된 상기 처리 용기 내에 상기 실리콘 소스 가스 및 산소 또는 질소를 함유하는 가스를 교대로 공급함으로써, 상기 제품용 피처리체 상 에 산소 또는 질소를 함유하는 박막을 성막하는 성막 처리를 행하는 공정을 실행하는, 반도체 처리용 성막 장치.
- 제14항에 있어서, 상기 제어부는 상기 성막 처리를 복수회 실시한 후, 상기 클리닝 처리 및 상기 피복 처리를 다시 행하는, 반도체 처리용 성막 장치.
- 프로세서상에서 실행하기 위한 프로그램 지령을 포함하는 컴퓨터로 판독 가능한 매체이며, 진공 유지 가능한 종형의 처리 용기와, 상기 처리 용기 내에 배치되어, 제품용 피처리체를 복수단으로 유지한 상태로 유지하는 유지 부재와, 상기 처리 용기의 외주에 설치된 가열 장치를 구비하는 반도체 처리용 성막 장치에 사용되고, 상기 프로그램 지령은 프로세서에 의해 실행될 때, 메탈 오염을 저감시키기 위해, 상기 성막 장치로 하여금상기 처리 용기 내의 내벽 및 제품용 피처리체를 유지하지 않는 상기 유지 부재의 표면에 대해, 클리닝 가스를 사용하여 클리닝 처리를 행하는 공정과,다음에, 실리콘 소스 가스 및 질화 가스를 교대로 공급함으로써 실리콘 질화막의 피복 처리를 행하여, 상기 처리 용기의 내벽 및 제품용 피처리체를 유지하지 않는 상기 유지 부재의 표면을 상기 실리콘 질화막에 의해 피복하는 공정을 실행시키는, 컴퓨터로 판독 가능한 매체.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008066326 | 2008-03-14 | ||
| JPJP-P-2008-066326 | 2008-03-14 | ||
| JPJP-P-2009-027098 | 2009-02-09 | ||
| JP2009027098A JP5202372B2 (ja) | 2008-03-14 | 2009-02-09 | 成膜装置のメタル汚染低減方法、半導体装置の製造方法、記憶媒体及び成膜装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120057537A Division KR20120066617A (ko) | 2008-03-14 | 2012-05-30 | 반도체 처리용 성막 장치 및 그 사용 방법과, 컴퓨터로 판독 가능한 매체 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090098724A true KR20090098724A (ko) | 2009-09-17 |
| KR101174953B1 KR101174953B1 (ko) | 2012-08-17 |
Family
ID=41063511
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090021395A KR101174953B1 (ko) | 2008-03-14 | 2009-03-13 | 반도체 처리용 성막 장치 및 그 사용 방법과, 컴퓨터로 판독 가능한 매체 |
| KR1020120057537A KR20120066617A (ko) | 2008-03-14 | 2012-05-30 | 반도체 처리용 성막 장치 및 그 사용 방법과, 컴퓨터로 판독 가능한 매체 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120057537A KR20120066617A (ko) | 2008-03-14 | 2012-05-30 | 반도체 처리용 성막 장치 및 그 사용 방법과, 컴퓨터로 판독 가능한 매체 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7964516B2 (ko) |
| JP (1) | JP5202372B2 (ko) |
| KR (2) | KR101174953B1 (ko) |
| CN (1) | CN101532126B (ko) |
| TW (1) | TWI415172B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112823409A (zh) * | 2018-09-25 | 2021-05-18 | 株式会社国际电气 | 基板处理装置及半导体器件的制造方法 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5008957B2 (ja) * | 2006-11-30 | 2012-08-22 | 東京エレクトロン株式会社 | シリコン窒化膜の形成方法、形成装置、形成装置の処理方法及びプログラム |
| US8450834B2 (en) * | 2010-02-16 | 2013-05-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Spacer structure of a field effect transistor with an oxygen-containing layer between two oxygen-sealing layers |
| US8409352B2 (en) * | 2010-03-01 | 2013-04-02 | Hitachi Kokusai Electric Inc. | Method of manufacturing semiconductor device, method of manufacturing substrate and substrate processing apparatus |
| US8895457B2 (en) | 2010-03-08 | 2014-11-25 | Hitachi Kokusai Electric Inc. | Method of manufacturing semiconductor device and substrate processing apparatus |
| KR101147728B1 (ko) * | 2010-08-02 | 2012-05-25 | 주식회사 유진테크 | 사이클릭 박막 증착 방법 |
| JP5632687B2 (ja) | 2010-09-10 | 2014-11-26 | 株式会社日立国際電気 | 半導体装置の製造方法及び基板処理装置 |
| JP2012142386A (ja) * | 2010-12-28 | 2012-07-26 | Elpida Memory Inc | 窒化膜の形成方法 |
| JP2012195565A (ja) * | 2011-02-28 | 2012-10-11 | Hitachi Kokusai Electric Inc | 基板処理装置、基板処理方法及び半導体装置の製造方法 |
| JP6042656B2 (ja) | 2011-09-30 | 2016-12-14 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム |
| JP5807511B2 (ja) | 2011-10-27 | 2015-11-10 | 東京エレクトロン株式会社 | 成膜装置及びその運用方法 |
| CN103264025B (zh) * | 2013-05-31 | 2015-08-05 | 上海华力微电子有限公司 | 晶舟自动吹扫装置 |
| KR102162366B1 (ko) * | 2014-01-21 | 2020-10-06 | 우범제 | 퓸 제거 장치 |
| JP6131908B2 (ja) * | 2014-05-08 | 2017-05-24 | 豊田合成株式会社 | Ｉｉｉ族窒化物半導体の製造方法、発光素子の製造方法 |
| JP6347544B2 (ja) * | 2014-07-09 | 2018-06-27 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置およびプログラム |
| JP6647836B2 (ja) * | 2014-11-10 | 2020-02-14 | キヤノンメディカルシステムズ株式会社 | 磁気共鳴イメージング装置、画像処理装置及び画像処理方法 |
| US10121655B2 (en) | 2015-11-20 | 2018-11-06 | Applied Materials, Inc. | Lateral plasma/radical source |
| JP2018170387A (ja) * | 2017-03-29 | 2018-11-01 | 東京エレクトロン株式会社 | 成膜方法及び縦型熱処理装置 |
| JP6916766B2 (ja) * | 2018-08-27 | 2021-08-11 | 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ | 基板処理装置及び半導体装置の製造方法 |
| JP6956660B2 (ja) * | 2018-03-19 | 2021-11-02 | 東京エレクトロン株式会社 | クリーニング方法及び成膜装置 |
| US20220230855A1 (en) * | 2021-01-19 | 2022-07-21 | Changxin Memory Technologies, Inc. | Process apparatus and process method |
| JP7549556B2 (ja) * | 2021-03-18 | 2024-09-11 | キオクシア株式会社 | 半導体製造方法および半導体製造装置 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2708533B2 (ja) * | 1989-03-14 | 1998-02-04 | 富士通株式会社 | Ｃｖｄ装置の残留ガス除去方法 |
| JPH09171968A (ja) | 1995-12-21 | 1997-06-30 | Toshiba Microelectron Corp | 熱処理装置及び半導体基板の熱処理方法 |
| JP3569376B2 (ja) | 1996-03-07 | 2004-09-22 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US5976900A (en) * | 1997-12-08 | 1999-11-02 | Cypress Semiconductor Corp. | Method of reducing impurity contamination in semiconductor process chambers |
| JP2002313740A (ja) | 2001-04-17 | 2002-10-25 | Seiko Epson Corp | 半導体製造装置 |
| US6391803B1 (en) | 2001-06-20 | 2002-05-21 | Samsung Electronics Co., Ltd. | Method of forming silicon containing thin films by atomic layer deposition utilizing trisdimethylaminosilane |
| JP2003188159A (ja) | 2001-12-19 | 2003-07-04 | Seiko Epson Corp | Ｃｖｄ装置及び半導体装置の製造方法 |
| US6825051B2 (en) * | 2002-05-17 | 2004-11-30 | Asm America, Inc. | Plasma etch resistant coating and process |
| JP3820212B2 (ja) | 2002-12-11 | 2006-09-13 | アプライド マテリアルズ インコーポレイテッド | Ｃｖｄチャンバクリーニング後にｃｖｄチャンバをコンディショニングする方法 |
| JP4131677B2 (ja) * | 2003-03-24 | 2008-08-13 | 株式会社日立国際電気 | 半導体デバイスの製造方法及び基板処理装置 |
| US6974781B2 (en) * | 2003-10-20 | 2005-12-13 | Asm International N.V. | Reactor precoating for reduced stress and uniform CVD |
| JP5264039B2 (ja) * | 2004-08-10 | 2013-08-14 | 東京エレクトロン株式会社 | 薄膜形成装置及び薄膜形成方法 |
| JP2006165317A (ja) * | 2004-12-08 | 2006-06-22 | Elpida Memory Inc | 半導体製造装置のクリーニング方法 |
| TWI365919B (en) * | 2004-12-28 | 2012-06-11 | Tokyo Electron Ltd | Film formation apparatus and method of using the same |
| WO2006087893A1 (ja) * | 2005-02-17 | 2006-08-24 | Hitachi Kokusai Electric Inc. | 基板処理方法および基板処理装置 |
| JP5324026B2 (ja) * | 2006-01-18 | 2013-10-23 | 東京エレクトロン株式会社 | プラズマ処理装置およびプラズマ処理装置の制御方法 |
| US8176871B2 (en) * | 2006-03-28 | 2012-05-15 | Hitachi Kokusai Electric Inc. | Substrate processing apparatus |
| JP4410211B2 (ja) * | 2006-04-04 | 2010-02-03 | 東京エレクトロン株式会社 | 成膜装置及び成膜方法 |
| US20090155606A1 (en) * | 2007-12-13 | 2009-06-18 | Asm Genitech Korea Ltd. | Methods of depositing a silicon nitride film |
| JP2009209447A (ja) * | 2008-02-04 | 2009-09-17 | Hitachi Kokusai Electric Inc | 基板処理装置 |
-
2009
- 2009-02-09 JP JP2009027098A patent/JP5202372B2/ja active Active
- 2009-03-10 US US12/401,214 patent/US7964516B2/en active Active
- 2009-03-12 TW TW098108034A patent/TWI415172B/zh not_active IP Right Cessation
- 2009-03-13 CN CN2009101270420A patent/CN101532126B/zh active Active
- 2009-03-13 KR KR1020090021395A patent/KR101174953B1/ko active IP Right Grant
-
2012
- 2012-05-30 KR KR1020120057537A patent/KR20120066617A/ko active Search and Examination
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112823409A (zh) * | 2018-09-25 | 2021-05-18 | 株式会社国际电气 | 基板处理装置及半导体器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7964516B2 (en) | 2011-06-21 |
| CN101532126B (zh) | 2013-05-15 |
| KR20120066617A (ko) | 2012-06-22 |
| JP5202372B2 (ja) | 2013-06-05 |
| JP2009246340A (ja) | 2009-10-22 |
| TW200947527A (en) | 2009-11-16 |
| CN101532126A (zh) | 2009-09-16 |
| US20090233454A1 (en) | 2009-09-17 |
| TWI415172B (zh) | 2013-11-11 |
| KR101174953B1 (ko) | 2012-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101174953B1 (ko) | 반도체 처리용 성막 장치 및 그 사용 방법과, 컴퓨터로 판독 가능한 매체 | |
| US10312078B2 (en) | Nitride film forming method and storage medium | |
| US10304676B2 (en) | Method and apparatus for forming nitride film | |
| KR101356445B1 (ko) | 종형 성막 장치, 그의 사용 방법 및 기억 매체 | |
| JP4959733B2 (ja) | 薄膜形成方法、薄膜形成装置及びプログラム | |
| US9005459B2 (en) | Film deposition method and film deposition apparatus | |
| JP5008957B2 (ja) | シリコン窒化膜の形成方法、形成装置、形成装置の処理方法及びプログラム | |
| JP5250600B2 (ja) | 成膜方法および成膜装置 | |
| US20160376699A1 (en) | Substrate processing apparatus, and storage medium | |
| JP5971870B2 (ja) | 基板処理装置、半導体装置の製造方法及び記録媒体 | |
| JP4916257B2 (ja) | 酸化膜の形成方法、酸化膜の形成装置及びプログラム | |
| KR101786889B1 (ko) | 반도체 장치의 제조 방법, 기판 처리 장치 및 컴퓨터 프로그램 | |
| JP2008109093A (ja) | 成膜方法および成膜装置 | |
| JP2017005016A (ja) | 半導体装置の製造方法、基板処理装置およびプログラム | |
| KR20120098440A (ko) | 질화 티탄막의 형성 방법, 질화 티탄막의 형성 장치 및 프로그램을 기록한 기록 매체 | |
| JP5575299B2 (ja) | 成膜方法および成膜装置 | |
| JP2009076542A (ja) | 成膜方法および成膜装置 | |
| JP7166431B2 (ja) | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム | |
| JP2011243620A (ja) | 成膜方法および成膜装置 | |
| JP6785809B2 (ja) | 処理容器内の部材をクリーニングする方法、半導体装置の製造方法、基板処理装置、およびプログラム | |
| JP2019153711A (ja) | 成膜方法および成膜装置 | |
| JP2009094340A (ja) | 基板処理装置のメタル汚染低減方法 | |
| US11618947B2 (en) | Method of cleaning, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium | |
| JPWO2019188128A1 (ja) | 半導体装置の製造方法、基板処理装置およびプログラム | |
| WO2023181289A1 (ja) | 基板処理装置、基板処理方法、半導体装置の製造方法、およびプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| A107 | Divisional application of patent | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150716 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160721 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170720 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180801 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190730 Year of fee payment: 8 |