JP2003188159A - Ｃｖｄ装置及び半導体装置の製造方法 - Google Patents
Ｃｖｄ装置及び半導体装置の製造方法Info
- Publication number
- JP2003188159A JP2003188159A JP2001386682A JP2001386682A JP2003188159A JP 2003188159 A JP2003188159 A JP 2003188159A JP 2001386682 A JP2001386682 A JP 2001386682A JP 2001386682 A JP2001386682 A JP 2001386682A JP 2003188159 A JP2003188159 A JP 2003188159A
- Authority
- JP
- Japan
- Prior art keywords
- film
- buffer
- semiconductor wafer
- processing chamber
- cvd apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【課題】パーティクルを低減しつつメンテナンス頻度を
少なくするＣＶＤ装置及び半導体装置の製造方法を提供
する。 【解決手段】図示しない半導体ウェハの載置される支持
部が含まれる処理室１１内の壁面あるいは支持部（ジ
グ）の石英部材１２において、成膜時に派生する堆積物
の膜種と逆のストレスを有するバッファ膜１３がコーテ
ィングされている。（ａ）は、石英部材１２に直接バッ
ファ膜１３がコーティングされているタイプ、（ｂ）
は、成膜時に派生する堆積物の膜１４上にバッファ膜１
３がコーティングされているタイプである。半導体ウェ
ハ上への成膜（１４）とバッファ膜１３の交互の積層は
複数層あってもよい。互いの逆ストレスによって応力を
均衡に近付けるようにしている。
少なくするＣＶＤ装置及び半導体装置の製造方法を提供
する。 【解決手段】図示しない半導体ウェハの載置される支持
部が含まれる処理室１１内の壁面あるいは支持部（ジ
グ）の石英部材１２において、成膜時に派生する堆積物
の膜種と逆のストレスを有するバッファ膜１３がコーテ
ィングされている。（ａ）は、石英部材１２に直接バッ
ファ膜１３がコーティングされているタイプ、（ｂ）
は、成膜時に派生する堆積物の膜１４上にバッファ膜１
３がコーティングされているタイプである。半導体ウェ
ハ上への成膜（１４）とバッファ膜１３の交互の積層は
複数層あってもよい。互いの逆ストレスによって応力を
均衡に近付けるようにしている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体ウェハの成
膜工程に係り、特に縦型または横型のＣＶＤ炉に関する
成膜時に派生する堆積膜を伴うＣＶＤ装置及び半導体装
置の製造方法に関する。
膜工程に係り、特に縦型または横型のＣＶＤ炉に関する
成膜時に派生する堆積膜を伴うＣＶＤ装置及び半導体装
置の製造方法に関する。
【０００２】
【従来の技術】ＣＶＤ（Chemical Vapor Deposition ）
法は薄膜形成法の一つであり、基板表面に原料となるガ
スを供給し、化学反応により膜を形成する方法である。
ＬＳＩ製作においては主として多結晶Ｓｉ、Ｓｉ酸化膜
などのＳｉ系薄膜の形成に広く適用され、重要な技術と
なっている。
法は薄膜形成法の一つであり、基板表面に原料となるガ
スを供給し、化学反応により膜を形成する方法である。
ＬＳＩ製作においては主として多結晶Ｓｉ、Ｓｉ酸化膜
などのＳｉ系薄膜の形成に広く適用され、重要な技術と
なっている。
【０００３】ＣＶＤ装置において、石英製のボート及び
チューブにおける堆積物が原因で発塵し、ウェハ製品に
パーティクル汚染が発生することが知られている。特
に、ボート及びチューブ表面に成膜時に派生した堆積物
が累積し、膜ストレスが増大する。堆積物が厚くなるに
従って堆積物自体の割れ（クラック）が著しく、やがて
剥がれ落ちる。これが異物（パーティクル）としてウェ
ハ製品表面に付着し、ファンクション不良を起こす一因
となる。
チューブにおける堆積物が原因で発塵し、ウェハ製品に
パーティクル汚染が発生することが知られている。特
に、ボート及びチューブ表面に成膜時に派生した堆積物
が累積し、膜ストレスが増大する。堆積物が厚くなるに
従って堆積物自体の割れ（クラック）が著しく、やがて
剥がれ落ちる。これが異物（パーティクル）としてウェ
ハ製品表面に付着し、ファンクション不良を起こす一因
となる。
【０００４】そこで、石英製のボート及びチューブにお
ける堆積物は、割れて剥離し始める前の所定厚さにて洗
浄除去するように定期的なメンテナンスが行われる。こ
れにより、パーティクルは未然に回避できる。
ける堆積物は、割れて剥離し始める前の所定厚さにて洗
浄除去するように定期的なメンテナンスが行われる。こ
れにより、パーティクルは未然に回避できる。
【０００５】
【発明が解決しようとする課題】ＣＶＤ装置における定
期的なメンテナンスは、例えば成膜処理室内における石
英製のボート及びチューブを取外し、ウェットエッチ
（例えばＨＦ系の洗浄液）が行われる。その工数、時間
は製造ラインにとっては負担であり、なるべくメンテナ
ンス頻度は少なくしたい。しかし、パーティクル削減の
ためには、何も対策せずにメンテナンス頻度を少なくは
できない。
期的なメンテナンスは、例えば成膜処理室内における石
英製のボート及びチューブを取外し、ウェットエッチ
（例えばＨＦ系の洗浄液）が行われる。その工数、時間
は製造ラインにとっては負担であり、なるべくメンテナ
ンス頻度は少なくしたい。しかし、パーティクル削減の
ためには、何も対策せずにメンテナンス頻度を少なくは
できない。
【０００６】本発明は上記のような事情を考慮してなさ
れたもので、パーティクルを低減しつつメンテナンス頻
度を少なくするＣＶＤ装置及び半導体装置の製造方法を
提供しようとするものである。
れたもので、パーティクルを低減しつつメンテナンス頻
度を少なくするＣＶＤ装置及び半導体装置の製造方法を
提供しようとするものである。
【０００７】
【課題を解決するための手段】本発明に係るＣＶＤ装置
は、半導体ウェハの載置される支持部が含まれる処理室
内に、成膜時に派生する堆積物の膜種と逆のストレスを
有するバッファ膜がコーティングされていることを特徴
とする。
は、半導体ウェハの載置される支持部が含まれる処理室
内に、成膜時に派生する堆積物の膜種と逆のストレスを
有するバッファ膜がコーティングされていることを特徴
とする。
【０００８】上記本発明に係るＣＶＤ装置によれば、バ
ッファ膜のコーティングにより、処理室内の堆積物の膜
ストレスを均衡に近付けるようにし、堆積物がより厚く
堆積されるまで割れにくく、剥離を遅らせるようにし
た。
ッファ膜のコーティングにより、処理室内の堆積物の膜
ストレスを均衡に近付けるようにし、堆積物がより厚く
堆積されるまで割れにくく、剥離を遅らせるようにし
た。
【０００９】上記のようなＣＶＤ装置におけるより好ま
しい構成は、上記バッファ膜は上記処理室内において、
成膜時に堆積された膜の表面に所定範囲の厚さでコーテ
ィングされていることを特徴とする。堆積物の厚さに応
じて膜ストレスを均衡させるべきバッファ膜の厚さが考
慮される。
しい構成は、上記バッファ膜は上記処理室内において、
成膜時に堆積された膜の表面に所定範囲の厚さでコーテ
ィングされていることを特徴とする。堆積物の厚さに応
じて膜ストレスを均衡させるべきバッファ膜の厚さが考
慮される。
【００１０】さらに、好ましくは、上記処理室内には少
なくとも上記成膜時に堆積する膜と上記バッファ膜が交
互に複数積層されていることを特徴とする。これによ
り、堆積膜の全体的なストレスは緩和され、堆積膜は総
合的に強固になる。
なくとも上記成膜時に堆積する膜と上記バッファ膜が交
互に複数積層されていることを特徴とする。これによ
り、堆積膜の全体的なストレスは緩和され、堆積膜は総
合的に強固になる。
【００１１】本発明に係るより好ましい実施態様として
のＣＶＤ装置は、複数のウェハが載置される石英製のボ
ートと、前記ボートと共に複数のウェハが導かれ原料ガ
スの供給によりウェハの成膜処理が行われる石英製のチ
ューブとを具備し、原料ガス雰囲気に晒される前記ボー
トとチューブの各構成表面に、前記ウェハの成膜処理で
派生する堆積物と逆のストレスを有するバッファ膜を被
覆してなることを特徴とする。
のＣＶＤ装置は、複数のウェハが載置される石英製のボ
ートと、前記ボートと共に複数のウェハが導かれ原料ガ
スの供給によりウェハの成膜処理が行われる石英製のチ
ューブとを具備し、原料ガス雰囲気に晒される前記ボー
トとチューブの各構成表面に、前記ウェハの成膜処理で
派生する堆積物と逆のストレスを有するバッファ膜を被
覆してなることを特徴とする。
【００１２】上記本発明に係るＣＶＤ装置によれば、前
記ボートとチューブの各構成表面におけるバッファ膜の
コーティングにより、膜ストレスの均衡を保つように
し、堆積物がより厚く堆積されるまで割れにくく、剥離
を遅らせるようにした。
記ボートとチューブの各構成表面におけるバッファ膜の
コーティングにより、膜ストレスの均衡を保つように
し、堆積物がより厚く堆積されるまで割れにくく、剥離
を遅らせるようにした。
【００１３】なお、上記成膜処理で派生する堆積物の全
体的なストレスの緩和、強度化のため、上記バッファ膜
は前記成膜処理で派生する堆積物を介して複数積層され
ていることを特徴とする。
体的なストレスの緩和、強度化のため、上記バッファ膜
は前記成膜処理で派生する堆積物を介して複数積層され
ていることを特徴とする。
【００１４】本発明に係る半導体装置の製造方法は、成
膜工程のため処理室内に半導体ウェハを収容する前の段
階において、前記半導体ウェハなしに、前記半導体ウェ
ハの載置される支持部が含まれる前記処理室内に成膜時
の原料ガスとは異なる原料ガスを供給して前記処理室内
に前記成膜工程で派生する堆積物と逆のストレスを有す
るバッファ膜をコーティングする工程を具備したことを
特徴とする。
膜工程のため処理室内に半導体ウェハを収容する前の段
階において、前記半導体ウェハなしに、前記半導体ウェ
ハの載置される支持部が含まれる前記処理室内に成膜時
の原料ガスとは異なる原料ガスを供給して前記処理室内
に前記成膜工程で派生する堆積物と逆のストレスを有す
るバッファ膜をコーティングする工程を具備したことを
特徴とする。
【００１５】上記本発明に係る半導体装置の製造方法に
よれば、バッファ膜のコーティングにより、膜ストレス
の均衡を保つようにし、堆積物がより厚く堆積されるま
で割れにくく、剥離を遅らせパーティクルを出し難くし
ている。
よれば、バッファ膜のコーティングにより、膜ストレス
の均衡を保つようにし、堆積物がより厚く堆積されるま
で割れにくく、剥離を遅らせパーティクルを出し難くし
ている。
【００１６】上記半導体装置の製造方法において、より
好ましくは、上記バッファ膜をコーティングする工程は
上記半導体ウェハの成膜工程の所定バッチ数毎に実施す
ることを特徴とする。これにより、信頼性を保ちつつ、
メンテナンス頻度減少に寄与する。
好ましくは、上記バッファ膜をコーティングする工程は
上記半導体ウェハの成膜工程の所定バッチ数毎に実施す
ることを特徴とする。これにより、信頼性を保ちつつ、
メンテナンス頻度減少に寄与する。
【００１７】
【発明の実施の形態】図１（ａ），（ｂ）は、それぞれ
本発明の基本的な実施形態に係るＣＶＤ装置の処理室内
部の一部構成を示す概観図である。図示しない半導体ウ
ェハの載置される支持部が含まれる処理室１１内の壁面
あるいは支持部（ジグ）の石英部材１２において、成膜
時に派生する堆積物の膜種と逆のストレスを有するバッ
ファ膜１３がコーティングされている。
本発明の基本的な実施形態に係るＣＶＤ装置の処理室内
部の一部構成を示す概観図である。図示しない半導体ウ
ェハの載置される支持部が含まれる処理室１１内の壁面
あるいは支持部（ジグ）の石英部材１２において、成膜
時に派生する堆積物の膜種と逆のストレスを有するバッ
ファ膜１３がコーティングされている。
【００１８】図１（ａ）は、石英部材１２に直接バッフ
ァ膜１３がコーティングされているタイプ、図１（ｂ）
は、成膜時に派生する堆積物の膜１４上にバッファ膜１
３がコーティングされているタイプである。
ァ膜１３がコーティングされているタイプ、図１（ｂ）
は、成膜時に派生する堆積物の膜１４上にバッファ膜１
３がコーティングされているタイプである。
【００１９】例えば上記各構成において、半導体ウェハ
上に窒化ケイ素膜（１４）を成膜する場合について考え
る。図１（ａ）では、成膜前の段階で高温熱酸化膜がバ
ッファ膜１３としてコーティングされている。その後、
半導体ウェハ上への窒化ケイ素膜（１４）の成膜工程を
所定回数経る。やがて石英部材１２上に窒化ケイ素膜
（１４）が堆積される。そこで、窒化ケイ素膜（１４）
上に高温熱酸化膜がバッファ膜１３としてコーティング
される。半導体ウェハ上への成膜（１４）とバッファ膜
１３の交互の積層は複数層あってもよい（破線部参
照）。
上に窒化ケイ素膜（１４）を成膜する場合について考え
る。図１（ａ）では、成膜前の段階で高温熱酸化膜がバ
ッファ膜１３としてコーティングされている。その後、
半導体ウェハ上への窒化ケイ素膜（１４）の成膜工程を
所定回数経る。やがて石英部材１２上に窒化ケイ素膜
（１４）が堆積される。そこで、窒化ケイ素膜（１４）
上に高温熱酸化膜がバッファ膜１３としてコーティング
される。半導体ウェハ上への成膜（１４）とバッファ膜
１３の交互の積層は複数層あってもよい（破線部参
照）。
【００２０】図１（ｂ）では、例えば半導体ウェハ上に
窒化ケイ素膜（１４）を成膜する工程を所定回数経る。
やがて石英部材１２上に窒化ケイ素膜（１４）が堆積さ
れる。この段階で窒化ケイ素膜（１４）上に高温熱酸化
膜がバッファ膜１３としてコーティングされる。半導体
ウェハ上への成膜（１４）とバッファ膜１３の交互の積
層は複数層あってもよい（破線部参照）。
窒化ケイ素膜（１４）を成膜する工程を所定回数経る。
やがて石英部材１２上に窒化ケイ素膜（１４）が堆積さ
れる。この段階で窒化ケイ素膜（１４）上に高温熱酸化
膜がバッファ膜１３としてコーティングされる。半導体
ウェハ上への成膜（１４）とバッファ膜１３の交互の積
層は複数層あってもよい（破線部参照）。
【００２１】上記窒化ケイ素膜（１４）は引っ張り応力
（矢印Ｓ１）に富んでおり、バッファ膜１３としての上
記高温熱酸化膜は、圧縮応力（矢印Ｓ２）を有する。両
者の密着性は十分であり、互いの逆ストレスによって応
力を均衡に近付けるようにしている。堆積物（ここでは
窒化ケイ素膜）の厚さに応じて膜ストレスを均衡させる
バッファ膜１３の厚さが考慮されるべきである。
（矢印Ｓ１）に富んでおり、バッファ膜１３としての上
記高温熱酸化膜は、圧縮応力（矢印Ｓ２）を有する。両
者の密着性は十分であり、互いの逆ストレスによって応
力を均衡に近付けるようにしている。堆積物（ここでは
窒化ケイ素膜）の厚さに応じて膜ストレスを均衡させる
バッファ膜１３の厚さが考慮されるべきである。
【００２２】上記構成によれば、堆積物がより厚く堆積
されるまで割れにくく、剥離を遅らせることができる。
成膜時に堆積する膜（１４）とバッファ膜（１３）が交
互に複数積層されれば、堆積膜の全体的なストレスは緩
和され、堆積膜は総合的に強固になり剥離を抑制でき
る。これにより、パーティクルが増大することなくメン
テナンス頻度を少なくするＣＶＤ装置が実現できる。
されるまで割れにくく、剥離を遅らせることができる。
成膜時に堆積する膜（１４）とバッファ膜（１３）が交
互に複数積層されれば、堆積膜の全体的なストレスは緩
和され、堆積膜は総合的に強固になり剥離を抑制でき
る。これにより、パーティクルが増大することなくメン
テナンス頻度を少なくするＣＶＤ装置が実現できる。
【００２３】図２は、本発明の一実施形態に係るＣＶＤ
装置の構成を示す概観図である。減圧ＣＶＤであり、装
置本体１００は、ＣＶＤ炉等に備えられた石英製のチュ
ーブ１０１（アウターチューブ１０１ａ、インナーチュ
ーブ１０１ｂ）を有する。アウターチューブ１０１ａ
は、周囲の加熱体１０２で所定の温度に設定され、原料
ガスの供給によってウェハの成膜処理を行う。成膜処理
時には排気がなされる。
装置の構成を示す概観図である。減圧ＣＶＤであり、装
置本体１００は、ＣＶＤ炉等に備えられた石英製のチュ
ーブ１０１（アウターチューブ１０１ａ、インナーチュ
ーブ１０１ｂ）を有する。アウターチューブ１０１ａ
は、周囲の加熱体１０２で所定の温度に設定され、原料
ガスの供給によってウェハの成膜処理を行う。成膜処理
時には排気がなされる。
【００２４】チューブ１０１の一方端の開口１０３は、
ウェハＷａｆの搬入出口となっている。ボートベース１
０４は、複数のウェハＷａｆが載置される石英製のボー
ト１０５をインナーチューブ１０１ｂの内外に導く（ロ
ード／アンロード）。ボートベース１０４は、チューブ
の開口１０３を密閉する。
ウェハＷａｆの搬入出口となっている。ボートベース１
０４は、複数のウェハＷａｆが載置される石英製のボー
ト１０５をインナーチューブ１０１ｂの内外に導く（ロ
ード／アンロード）。ボートベース１０４は、チューブ
の開口１０３を密閉する。
【００２５】本発明の実施形態では、ウェハＷａｆの成
膜処理で派生する堆積物と逆のストレスを有するバッフ
ァ膜１０６をチューブ１０１（１０１ａ，１０１ｂ）の
構成表面及びボート１０５の構成表面に被覆してなる。
もちろん、チューブ１０１（１０１ａ，１０１ｂ）の構
成表面及びボート１０５の構成表面にはすでにウェハＷ
ａｆの成膜処理で派生する堆積物が付いており、その上
にバッファ膜１０６が被覆されている構成もある。
膜処理で派生する堆積物と逆のストレスを有するバッフ
ァ膜１０６をチューブ１０１（１０１ａ，１０１ｂ）の
構成表面及びボート１０５の構成表面に被覆してなる。
もちろん、チューブ１０１（１０１ａ，１０１ｂ）の構
成表面及びボート１０５の構成表面にはすでにウェハＷ
ａｆの成膜処理で派生する堆積物が付いており、その上
にバッファ膜１０６が被覆されている構成もある。
【００２６】すなわち、上述の図１（ａ）または（ｂ）
に示される構成が処理室内で配備されていることにな
る。このようなバッファ膜１０６を介することで堆積物
の割れ、剥離を遅らせるようにした。これにより、チュ
ーブ１０１、ボート１０５における堆積物除去のメンテ
ナンス回数削減に寄与する。
に示される構成が処理室内で配備されていることにな
る。このようなバッファ膜１０６を介することで堆積物
の割れ、剥離を遅らせるようにした。これにより、チュ
ーブ１０１、ボート１０５における堆積物除去のメンテ
ナンス回数削減に寄与する。
【００２７】図２の構成を参照して、本発明に係る半導
体装置の製造方法を説明する。ここでは製品ウェハＷａ
ｆに対する窒化ケイ素膜（Ｓｉ3Ｎ4）の成膜を例に考え
る。石英製のチューブ１０１及びボート１０５に派生す
る堆積物（Ｓｉ3Ｎ4）の割れ、剥離を抑制するバッファ
膜１０６として、シリコン酸化膜（ＳｉＯ2）を採用し
ている。すなわち、Ｓｉ3Ｎ4膜の引っ張り応力をＳｉＯ
2膜の圧縮応力で相殺するようにバッファ膜１０６とし
てＳｉＯ2膜を処理室内に被覆する。
体装置の製造方法を説明する。ここでは製品ウェハＷａ
ｆに対する窒化ケイ素膜（Ｓｉ3Ｎ4）の成膜を例に考え
る。石英製のチューブ１０１及びボート１０５に派生す
る堆積物（Ｓｉ3Ｎ4）の割れ、剥離を抑制するバッファ
膜１０６として、シリコン酸化膜（ＳｉＯ2）を採用し
ている。すなわち、Ｓｉ3Ｎ4膜の引っ張り応力をＳｉＯ
2膜の圧縮応力で相殺するようにバッファ膜１０６とし
てＳｉＯ2膜を処理室内に被覆する。
【００２８】複数の半導体ウェハＷａｆがボート１０５
に搭載され、インナーチューブ１０１ｂ内にセットされ
る。例えばＳｉＨ2Ｃｌ2、ＮＨ3の混合ガスが処理室内
に導入され、半導体ウェハＷａｆに対するＳｉ3Ｎ4膜の
成膜が行われる。何バッチか処理されると、Ｓｉ3Ｎ4膜
の堆積物が処理室内（チューブ１０１、ボート１０５構
成表面）に被覆される。
に搭載され、インナーチューブ１０１ｂ内にセットされ
る。例えばＳｉＨ2Ｃｌ2、ＮＨ3の混合ガスが処理室内
に導入され、半導体ウェハＷａｆに対するＳｉ3Ｎ4膜の
成膜が行われる。何バッチか処理されると、Ｓｉ3Ｎ4膜
の堆積物が処理室内（チューブ１０１、ボート１０５構
成表面）に被覆される。
【００２９】そこで、半導体ウェハＷａｆのアンロード
後、例えばＳｉＨ4−Ｎ2Ｏ系、またはＳｉＨ2Ｃｌ2−Ｎ
2Ｏ系のガスを用いた酸化法で処理室内すなわちチュー
ブ１０１、ボート１０５構成表面にＳｉＯ2膜が被覆さ
れる。
後、例えばＳｉＨ4−Ｎ2Ｏ系、またはＳｉＨ2Ｃｌ2−Ｎ
2Ｏ系のガスを用いた酸化法で処理室内すなわちチュー
ブ１０１、ボート１０５構成表面にＳｉＯ2膜が被覆さ
れる。
【００３０】Ｓｉ3Ｎ4膜の引っ張り応力とＳｉＯ2膜の
圧縮応力が均衡するように交互に被覆することが好まし
い。このため、処理室内のＳｉ3Ｎ4膜の堆積が例えば
１．０〜１．５μｍ程度の厚さになる半導体ウェハの所
定バッチ数処理終了後、バッファ膜１０６としてのＳｉ
Ｏ2膜を例えば０．５〜１．０μｍ程度の厚さを有する
ように被覆するとよい。全体的な堆積物の厚さが２０μ
ｍ以上になるまでにメンテナンス（洗浄処理）を１回入
れるようにすれば、成膜工程中の剥離は抑えられる。
圧縮応力が均衡するように交互に被覆することが好まし
い。このため、処理室内のＳｉ3Ｎ4膜の堆積が例えば
１．０〜１．５μｍ程度の厚さになる半導体ウェハの所
定バッチ数処理終了後、バッファ膜１０６としてのＳｉ
Ｏ2膜を例えば０．５〜１．０μｍ程度の厚さを有する
ように被覆するとよい。全体的な堆積物の厚さが２０μ
ｍ以上になるまでにメンテナンス（洗浄処理）を１回入
れるようにすれば、成膜工程中の剥離は抑えられる。
【００３１】このように処理室内へのバッファ膜１０６
のコーティングを所定バッチ数毎に適宜導入すれば、堆
積物の膜ストレスを悪化させず、均衡に近付けることが
できる。これにより、堆積物がより厚く堆積されるまで
割れにくく、剥離を遅らせ、メンテナンス頻度を減少し
つつパーティクルを出し難くすることができる。
のコーティングを所定バッチ数毎に適宜導入すれば、堆
積物の膜ストレスを悪化させず、均衡に近付けることが
できる。これにより、堆積物がより厚く堆積されるまで
割れにくく、剥離を遅らせ、メンテナンス頻度を減少し
つつパーティクルを出し難くすることができる。
【００３２】また、チューブ１０１、ボート１０５にお
ける堆積物除去のメンテナンス回数削減が達成されるこ
とから、石英の母材がエッチング液に晒される回数も減
る。これにより、石英寿命、すなわち、石英製のボー
ト、チューブの寿命延長に寄与する。
ける堆積物除去のメンテナンス回数削減が達成されるこ
とから、石英の母材がエッチング液に晒される回数も減
る。これにより、石英寿命、すなわち、石英製のボー
ト、チューブの寿命延長に寄与する。
【００３３】なお、本発明は上記実施形態に限らず、横
型ＣＶＤ炉等、他のあらゆる形態の成膜に関するＣＶＤ
装置に有効である。また、窒化ケイ素膜の成膜に限ら
ず、他の成膜に関しても、原料ガス雰囲気に晒される石
英製のボートとチューブの表面に、成膜処理で派生する
堆積物と逆ストレスを有する膜を適宜コーティングする
ようにすれば、本発明と同様の効果が得られる。
型ＣＶＤ炉等、他のあらゆる形態の成膜に関するＣＶＤ
装置に有効である。また、窒化ケイ素膜の成膜に限ら
ず、他の成膜に関しても、原料ガス雰囲気に晒される石
英製のボートとチューブの表面に、成膜処理で派生する
堆積物と逆ストレスを有する膜を適宜コーティングする
ようにすれば、本発明と同様の効果が得られる。
【００３４】
【発明の効果】以上説明したように本発明によるＣＶＤ
装置によれば、半導体ウェハの載置される支持部が含ま
れる処理室内に、成膜時に派生する堆積物の膜種と逆の
ストレスを有するバッファ膜がコーティングされる。こ
れにより、処理室内の堆積物の膜ストレスを均衡に近付
けるようにし、堆積物がより厚く堆積されるまで割れに
くく、剥離を遅らせるようにした。この結果、パーティ
クルを低減しつつメンテナンス頻度を少なくするＣＶＤ
装置及び半導体装置の製造方法を提供することができ
る。
装置によれば、半導体ウェハの載置される支持部が含ま
れる処理室内に、成膜時に派生する堆積物の膜種と逆の
ストレスを有するバッファ膜がコーティングされる。こ
れにより、処理室内の堆積物の膜ストレスを均衡に近付
けるようにし、堆積物がより厚く堆積されるまで割れに
くく、剥離を遅らせるようにした。この結果、パーティ
クルを低減しつつメンテナンス頻度を少なくするＣＶＤ
装置及び半導体装置の製造方法を提供することができ
る。
【図１】 （ａ），（ｂ）は、それぞれ本発明の基本的
な実施形態に係るＣＶＤ装置の処理室内部の一部構成を
示す概観図である。
な実施形態に係るＣＶＤ装置の処理室内部の一部構成を
示す概観図である。
【図２】 本発明の一実施形態に係るＣＶＤ装置の構成
を示す概観図である。
を示す概観図である。
１１…処理室
１２…石英部材
１３，１０６…バッファ膜
１４…成膜時に派生する堆積物の膜
１００…ＣＶＤ装置本体
１０１…石英製のチューブ
１０２…加熱体
１０３…開口
１０４…ボートベース
１０５…ボート
Ｗａｆ…ウェハ
Claims (7)
- 【請求項１】 半導体ウェハの載置される支持部が含ま
れる処理室内に、成膜時に派生する堆積物の膜種と逆の
ストレスを有するバッファ膜がコーティングされている
ことを特徴とするＣＶＤ装置。 - 【請求項２】 前記バッファ膜は前記処理室内におい
て、成膜時に堆積された膜の表面に所定範囲の厚さでコ
ーティングされていることを特徴とする請求項１記載の
ＣＶＤ装置。 - 【請求項３】 前記処理室内には少なくとも前記成膜時
に堆積する膜と前記バッファ膜が交互に複数積層されて
いることを特徴とする請求項１記載のＣＶＤ装置。 - 【請求項４】 複数のウェハが載置される石英製のボー
トと、 前記ボートと共に複数のウェハが導かれ原料ガスの供給
によりウェハの成膜処理が行われる石英製のチューブと
を具備し、 原料ガス雰囲気に晒される前記ボートとチューブの各構
成表面に、前記ウェハの成膜処理で派生する堆積物と逆
のストレスを有するバッファ膜を被覆してなることを特
徴とするＣＶＤ装置。 - 【請求項５】 前記バッファ膜は前記成膜処理で派生す
る堆積物を介して複数積層されていることを特徴とする
請求項４記載のＣＶＤ装置。 - 【請求項６】 成膜工程のため処理室内に半導体ウェハ
を収容する前の段階において、 前記半導体ウェハなしに、前記半導体ウェハの載置され
る支持部が含まれる前記処理室内に成膜時の原料ガスと
は異なる原料ガスを供給して前記処理室内に前記成膜工
程で派生する堆積物と逆のストレスを有するバッファ膜
をコーティングする工程を具備したことを特徴とする半
導体装置の製造方法。 - 【請求項７】 前記バッファ膜をコーティングする工程
は前記半導体ウェハの成膜工程の所定バッチ数毎に実施
することを特徴とする請求項６記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001386682A JP2003188159A (ja) | 2001-12-19 | 2001-12-19 | Ｃｖｄ装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001386682A JP2003188159A (ja) | 2001-12-19 | 2001-12-19 | Ｃｖｄ装置及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003188159A true JP2003188159A (ja) | 2003-07-04 |
Family
ID=27595767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001386682A Withdrawn JP2003188159A (ja) | 2001-12-19 | 2001-12-19 | Ｃｖｄ装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003188159A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007531304A (ja) * | 2004-03-31 | 2007-11-01 | 東京エレクトロン株式会社 | チャンバー洗浄工程間の時間を延長する方法 |
| JP2008140864A (ja) * | 2006-11-30 | 2008-06-19 | Tokyo Electron Ltd | シリコン窒化膜の形成方法、形成装置、形成装置の処理方法及びプログラム |
| US7964516B2 (en) | 2008-03-14 | 2011-06-21 | Tokyo Electron Limited | Film formation apparatus for semiconductor process and method for using same |
| KR101412621B1 (ko) | 2013-05-29 | 2014-06-27 | (주)티티에스 | 기판 지지대의 처리 방법 |
| CN113684468A (zh) * | 2021-07-14 | 2021-11-23 | 深圳市拉普拉斯能源技术有限公司 | 一种石英件保护层及其制备方法 |
| WO2023162072A1 (ja) * | 2022-02-24 | 2023-08-31 | 株式会社Kokusai Electric | 成膜方法、半導体装置の製造方法、成膜装置、およびプログラム |
| TWI837505B (zh) * | 2020-09-30 | 2024-04-01 | 日商國際電氣股份有限公司 | 基板處理方法、半導體裝置的製造方法、基板處理裝置及程式 |
| US11972934B2 (en) | 2020-06-30 | 2024-04-30 | Kokusai Electric Corporation | Method of manufacturing semiconductor device, substrate processing method, substrate processing apparatus, and recording medium |
-
2001
- 2001-12-19 JP JP2001386682A patent/JP2003188159A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007531304A (ja) * | 2004-03-31 | 2007-11-01 | 東京エレクトロン株式会社 | チャンバー洗浄工程間の時間を延長する方法 |
| JP2008140864A (ja) * | 2006-11-30 | 2008-06-19 | Tokyo Electron Ltd | シリコン窒化膜の形成方法、形成装置、形成装置の処理方法及びプログラム |
| US7964516B2 (en) | 2008-03-14 | 2011-06-21 | Tokyo Electron Limited | Film formation apparatus for semiconductor process and method for using same |
| KR101412621B1 (ko) | 2013-05-29 | 2014-06-27 | (주)티티에스 | 기판 지지대의 처리 방법 |
| US11972934B2 (en) | 2020-06-30 | 2024-04-30 | Kokusai Electric Corporation | Method of manufacturing semiconductor device, substrate processing method, substrate processing apparatus, and recording medium |
| TWI837505B (zh) * | 2020-09-30 | 2024-04-01 | 日商國際電氣股份有限公司 | 基板處理方法、半導體裝置的製造方法、基板處理裝置及程式 |
| CN113684468A (zh) * | 2021-07-14 | 2021-11-23 | 深圳市拉普拉斯能源技术有限公司 | 一种石英件保护层及其制备方法 |
| WO2023162072A1 (ja) * | 2022-02-24 | 2023-08-31 | 株式会社Kokusai Electric | 成膜方法、半導体装置の製造方法、成膜装置、およびプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3476638B2 (ja) | Ｃｖｄ成膜方法 | |
| US8017062B2 (en) | Semiconductor processing components and semiconductor processing utilizing same | |
| JP2010205854A (ja) | 半導体装置の製造方法 | |
| JP4759073B2 (ja) | 基板支持体、基板処理装置、基板処理方法および半導体装置の製造方法 | |
| JP5028755B2 (ja) | 半導体処理装置の表面処理方法 | |
| US20090133713A1 (en) | Multilayer structural body and method for cleaning the same | |
| WO2007105412A1 (ja) | 成膜装置のシーズニング方法 | |
| JP3161394B2 (ja) | プラズマｃｖｄ装置 | |
| JP2017508891A (ja) | 拡散接合されたプラズマ耐性のある化学気相堆積（ｃｖｄ）チャンバヒータ | |
| JP2003188159A (ja) | Ｃｖｄ装置及び半導体装置の製造方法 | |
| US20200370174A1 (en) | Substrate support cover for high-temperature corrosive environment | |
| US20090061651A1 (en) | Substrate processing apparatus and method for manufacturing semiconductor device | |
| JP3112880B2 (ja) | Ｃｖｄ装置のクリーニング方法 | |
| JPH11150073A (ja) | 薄膜作成装置 | |
| EP1154036A1 (en) | Gas reactions to eliminate contaminates in a CVD chamber | |
| JP2008001562A (ja) | イットリウム系セラミックス被覆材およびその製造方法 | |
| US8147909B2 (en) | Method of making and using alloy susceptor with improved properties for film deposition | |
| US20030175426A1 (en) | Heat treatment apparatus and method for processing substrates | |
| WO2003088332A1 (fr) | Procede de formation d'une couche epitaxiale de silicium | |
| JPH0766139A (ja) | 化学気相成長装置 | |
| JPH11131236A (ja) | 耐蝕性部材およびその製造方法 | |
| JP2002313740A (ja) | 半導体製造装置 | |
| JPS5821826A (ja) | 半導体製造装置の堆積物除去方法 | |
| JP4404666B2 (ja) | 基板支持体、基板処理装置および半導体装置の製造方法 | |
| US20050193949A1 (en) | Method for manufacturing integrated circuits and corresponding device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050301 |