JPH11150073A - 薄膜作成装置 - Google Patents

薄膜作成装置

Info

Publication number
JPH11150073A
JPH11150073A JP9332409A JP33240997A JPH11150073A JP H11150073 A JPH11150073 A JP H11150073A JP 9332409 A JP9332409 A JP 9332409A JP 33240997 A JP33240997 A JP 33240997A JP H11150073 A JPH11150073 A JP H11150073A
Authority
JP
Japan
Prior art keywords
silicon
substrate
gas
thin film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9332409A
Other languages
English (en)
Other versions
JP3796030B2 (ja
Inventor
Sumio Sakai
純朗 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anelva Corp filed Critical Anelva Corp
Priority to JP33240997A priority Critical patent/JP3796030B2/ja
Priority to TW087116787A priority patent/TW399262B/zh
Priority to KR1019980047995A priority patent/KR100274944B1/ko
Priority to US09/190,130 priority patent/US6197118B1/en
Publication of JPH11150073A publication Critical patent/JPH11150073A/ja
Priority to US09/573,155 priority patent/US6486076B1/en
Application granted granted Critical
Publication of JP3796030B2 publication Critical patent/JP3796030B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4411Cooling of the reaction chamber walls
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04Coating on selected surface areas, e.g. using masks
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/48Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation
    • C23C16/481Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation by radiant heating of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604Deposition from a gas or vapour
    • H01L21/31608Deposition of SiO2
    • H01L21/31612Deposition of SiO2 on a silicon body

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 処理チャンバー内の露出部位への薄膜の堆積
を抑制して良質な薄膜の選択成長処理を高い生産性で行
えるようにする。 【解決手段】 処理チャンバー1内でヒータ4によって
加熱されている基板9にジシランガスが導入され、熱C
VDによって基板9のシリコン表面にのみシリコン膜が
堆積する。基板9からの輻射熱を反射させて戻すよう処
理チャンバー1内に設けられた熱反射板6は、シリコン
製であって表面にシリコン酸化膜61が形成されてい
る。シリコン酸化膜61の表面にはジシランの分解によ
ってシリコン原子が析出付着するが、各基板9の成膜処
理の合間に酸素ガスを導入した改質オペレーションが行
われ、Si−Si結合が生じていない孤立状態のSi原
子が酸化シリコンに変えられる。従って、熱反射板6の
表面は常に選択成長の条件が維持されてシリコン膜の堆
積が抑制される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本願の発明は、半導体ウェー
ハ等の基板の表面に所定の薄膜を作成する薄膜作成装置
に関し、より具体的には、基板の表面の特定の領域にの
み選択的に薄膜を成長させる選択成長の技術に関するも
のである。
【0002】
【従来の技術】半導体ウェーハ等の基板の表面に所定の
薄膜を作成することは、各種電子デバイスの製作の際に
盛んに行われている。このうち、LSI等の集積回路の
製造工程では、基板の表面の特定の領域にのみ選択的に
薄膜を成長させることが行われている。例えば、シリコ
ン基板上にシリコン酸化膜(SiO2 )又はシリコン窒
化膜(Si34)等の絶縁膜で所定のパターンを形成
し、シリコンが露出した基板の表面領域にのみ選択的に
シリコン膜を堆積させるプロセスが行われることがあ
る。
【0003】図5は、このようなシリコンの選択成長に
使用される従来の薄膜作成装置の概略構成を示した正面
図である。図5に示す薄膜作成装置は、排気系11,1
2を備えた処理チャンバー1と、処理チャンバー1内に
所定のプロセスガスを導入するガス導入手段2と、処理
チャンバー1内の所定位置に基板9を配置するためのサ
セプタ3と、処理チャンバー1内の所定位置に配置され
た基板9を加熱するヒータ4とから主に構成されてい
る。
【0004】この図5に示す装置はコールドウォール型
の装置であり、処理チャンバー1の器壁には不図示の水
冷機構が付設されている。また、処理チャンバー1内全
体を排気する第一の排気系11と、主にヒータ4の周辺
を排気する第二の排気系12とが設けられている。第一
第二の排気系11,12とも、ターボ分子ポンプ等を使
用した超高真空排気システムが採用される。ガス導入手
段2は、プロセスガスとしてジシラン(Si26)等の
シリコン水素化合物ガスを導入するようになっている。
【0005】サセプタ3は、処理チャンバー1の底面に
固定された台状のものであり、上面に基板9が載置され
る。サセプタ3の内部には、昇降可能なリフトピン5が
設けらており、サセプタ3の上面に設けられた穴を通し
てリフトピン5が昇降するようになっている。基板9を
サセプタ3に載置する際には、リフトピン5が上昇して
サセプタ3の上面から突出し、基板9がリフトピン5の
上に載った後にリフトピン5が下降する。この結果、基
板9がサセプタ3の上面に載置される。尚、サセプタ3
は、シリコン、グラファイト、SiC(炭化シリコン)
等の材料で形成されており、熱伝導性よく基板9に接触
するようになっている。
【0006】ヒータ4は、サセプタ3の内部に配置され
ている。ヒータ4は、主に輻射加熱によって基板9を加
熱するものが採用される。具体的には、通電により発熱
するカーボンヒータ等が使用できる。ヒータ4からの輻
射熱は、サセプタ3に与えられ、サセプタ3を経由して
基板9が加熱される。尚、基板9の温度は不図示の熱電
対等によって検出され、不図示のヒータ制御部に送られ
るようになっている。ヒータ制御部は、検出結果に従っ
てヒータ4を負帰還制御し、基板9の温度が設定された
温度になるようにする。
【0007】尚、サセプタ3は、基板9を汚損しないよ
う、基板9と同じシリコン製となっている。また、発熱
したヒータ4からは吸蔵ガス等が放出されることがあ
り、このようなガス放出によって処理チャンバー1内の
雰囲気が汚損されることがないよう、第二の排気系12
がヒータ4の周辺を排気している。また、サセプタ3の
側部にも、不図示の水冷機構が設けられている。これ
は、サセプタ3からの熱が処理チャンバー1に伝わって
処理チャンバー1を加熱しないようにするためである。
【0008】また、サセプタ3に載置された基板9の上
側に位置するようにして、熱反射板6が基板9と平行に
設けられている。熱反射板6は、基板9やサセプタ3か
ら放出される輻射線を反射して基板9に戻すことで基板
9の加熱効率を高めるためのものである。熱反射板6
は、シリコンで形成されている。これは、基板9の表面
に作成する膜と同様の材質で熱反射板6を形成すること
により、熱反射板6に堆積する薄膜の剥がれを防止する
ためである。
【0009】より具体的に説明すると、後述するシリコ
ン水素化合物ガスの熱分解により堆積するシリコン膜
は、基板9の表面のみならず、熱反射板6にも堆積す
る。この場合、熱反射板6がシリコン以外の全く異なる
材料で形成されていると、薄膜の付着性が悪く、内部応
力等によって容易に剥離してしまう。剥離した薄膜は、
パーティクルと呼ばれる塊状の塵埃となって処理チャン
バー1内を浮遊する。このパーティクルが基板9の表面
に付着すると、局所的な膜厚異常等の欠陥を発生させ、
製品不良の原因となる。このため、薄膜が剥離しないよ
う、熱反射板6の材料には作成する薄膜と同じシリコン
が採用されている。
【0010】次に、上記構成に係る従来の装置の動作に
ついて説明する。ゲートバルブ13を通して基板9が処
理チャンバー1内に搬入され、リフトピン5の昇降によ
ってサセプタ3上に載置される。処理チャンバー1内
は、第一第二の排気系11,12によって予め10-8
orr程度まで排気されている。ヒータ4が予め動作し
ており、サセプタ3上に載置された基板9は、ヒータ4
からの熱で加熱され、熱平衡に達して所定の高温に維持
される。この状態でガス導入手段2が動作し、シリコン
水素化合物ガスがプロセスガスとして処理チャンバー1
内に導入される。プロセスガスは処理チャンバー1内を
拡散して、基板9の表面に達する。そして、基板9の表
面の熱でシリコン水素化合物ガスが分解して、表面に多
結晶シリコン膜が堆積する。
【0011】この際、基板9の表面は、シリコン酸化膜
又はシリコン窒化膜等の絶縁膜で所定のパターンが形成
され、基板9の材料であるシリコンが露出した表面領域
と、シリコン酸化膜又はシリコン窒化膜が露出した表面
領域とが存在している。この場合、シリコン表面におけ
る熱分解反応速度はシリコン酸化膜表面又はシリコン窒
化膜表面における熱分解反応速度に比べて極めて大き
い。このため、シリコン膜はシリコン表面にのみ選択的
に堆積する。即ち、シリコンの選択成長が実現される。
【0012】図6は、図5に示す従来の装置を使用して
シリコンの選択成長を行った実験の結果を示す図であ
る。具体的には、図6は、図5の装置を使用し、基板9
の温度を700℃に維持するとともにジシランを6cc
/分導入しながら成膜の状況を反射型高速電子線回折装
置(Reflection High Energy Electron Difraction;R
HEED)で観察した結果の写真を示している。図6中
の(1)はプロセスガスの導入後30秒経過した際の状
況を、(2)は300秒経過した際の状況をそれぞれ示
している。
【0013】図6(1)に示すように、ガス導入開始後
30秒経過した状況では、縦に延びる輝度の高い部分
と、全体にぼんやり明るい部分とが混在している。縦に
延びる輝度の高い部分は、結晶格子からの回折スポット
を示しており、基板9の表面におけるシリコン結晶の存
在を示している。一方、全体にぼんやりと明るい部分
は、ハローと呼ばれるものであり、無秩序な結晶(アモ
ルファス)からの周期性を伴わない電子の反射を示して
いる。この場合には、電子が広い角度に一様に反射する
ので、図6(1)に示すような全体がぼんやりと明るい
状態となる。ハローは、基板9の表面にアモルファスが
存在していることを意味する。このケースでは、基板9
の表面にパターニングされたシリコン酸化膜又はシリコ
ン窒化膜の表面が依然として露出しており、シリコン酸
化膜又はシリコン窒化膜の表面に電子が反射して、図6
(1)に示すようなハローが観察されるものと判断され
る。
【0014】また、図6(2)に示すように、ガス導入
開始後300秒経過した状況では、(1)に示すのと同
様の回折スポットとともに、リング状の回折パターンが
観察される。このリング状の回折パターンは、シリコン
酸化膜又はシリコン窒化膜のアモルファス表面に多結晶
シリコン膜が堆積した兆候を示している。このリング状
の回折パターンは、300秒から330秒までの間に急
激に輝度が増す。従って、ガス導入開始後330秒程度
の時間が経過すると、多結晶シリコン膜はシリコン表面
のみならずシリコン酸化膜表面又はシリコン窒化膜表面
まで完全に覆われると判断される。
【0015】図7は、図6と同様に、図5に示す従来の
装置を使用してシリコンの選択成長を行った実験の結果
を示す図である。具体的には、図7は、図5の装置を使
用し、図6と同様に基板9の温度を700℃に維持する
とともにジシランを6cc/分導入しながら成膜した状
態を走査型電子顕微鏡(Scanning Electron Microscop
e;SEM)で観察した結果の写真を示している。図7
中の(1)は、プロセスガスの導入開始後60秒経過し
た後に基板9を処理チャンバー1から取り出して観察し
た結果を、(2)は導入開始後330秒経過した後に基
板9を処理チャンバー1から取り出して観察した結果を
それぞれ示している。
【0016】図7(1)に示すように、ガス導入開始後
60秒経過した状態では、シリコン表面に70nm程度
の堆積物が観察される。これは、シリコン表面に堆積し
た多結晶シリコン膜である。また、シリコン酸化膜表面
には、堆積物は観察されない。また、図7(2)に示す
ように、ガス開始導入後330秒経過した状態では、シ
リコン酸化膜表面に多結晶シリコン膜が多く堆積してい
るのが分かる。
【0017】上記結果から分かるように、上記条件によ
るシリコンの選択成長では、60秒経過時にはシリコン
の選択成長が持続しており、300秒を経過すると、選
択成長の条件が崩れ始め、シリコン酸化膜表面にもシリ
コン多結晶膜が堆積してしまう。この原因は、反応速度
がシリコン表面に比べて非常に低いとはいっても、ガス
導入時間が長くなると、累積的なガスの供給量が多くな
り、シリコン酸化膜上でもジシランの分解反応が生じて
しまうためである。とはいっても、ガス導入時間を精度
よく管理することで、シリコン表面にのみ多結晶シリコ
ン膜を堆積させることができる。
【0018】
【発明が解決しようとする課題】しかしながら、上述し
た従来の装置において、処理チャンバー1の内部には、
基板9の表面と同じく高温に加熱された露出部位が存在
する。例えば、加熱効率を高めるために基板9に対向さ
せて設けた熱反射板6は、基板9やサセプタ3からの輻
射熱をうけて基板9と同様に高温に加熱される。例え
ば、基板9と熱反射板6との距離が45mm程度、圧力
が<10-3Torr程度で、基板9が600℃程度に加
熱される場合、熱反射板6も265℃程度に加熱され
る。
【0019】プロセスガスは処理チャンバー1内を拡散
していくから、このように高温に加熱される部位の表面
には、基板9に堆積するのと同じ薄膜が堆積していく。
処理チャンバー1内の被加熱部位の材質がシリコン以外
である場合、原理的には基板9の表面の選択成長と同様
なメカニズムによって薄膜の堆積は抑制される。しかし
ながら、成膜処理を繰り返すうちに、被加熱部位へのプ
ロセスガスの累積供給量は、前述した選択成長の条件が
崩れる境界をたちまち越えてしまい、被加熱部位への薄
膜堆積が始まる。このような処理チャンバー1内の被加
熱部位への薄膜堆積は、次のような二つの問題を引き起
こす。
【0020】第一の問題は、薄膜の堆積によって輻射線
の反射条件が変化し、この結果、基板9の加熱条件が変
化してしまうことである。例えば、処理チャンバー1内
に配置される部材はステンレスで形成されることが多い
が、このステンレスの表面にシリコンの薄膜が堆積する
と、輻射線の反射率が変化する。この結果、壁面に反射
して基板9に戻る輻射線の量も変化し、同一電力におけ
る加熱温度の再現性の精度が低下してしまう。通常は薄
膜の堆積によって反射率は低くなるので、ヒータ4への
投入電力を大きくして反射率の低下を補償しなければな
らない。しかしながら、このような投入電力の制御は、
基板9の温度を高い精度で検出してヒータ4にフィード
バックしなければならず、極めて厳しい制御精度が要求
される。
【0021】第二の問題は、堆積する薄膜が剥離してパ
ーティクルを発生させ、基板9の処理の品質を低下させ
ることである。即ち、処理チャンバー1内の被加熱部位
に堆積する薄膜は、その厚さが厚くなると、自重や内部
応力によって剥離する。また、熱反射板6は、前述した
ように基板9と同じ材質のシリコンであるため、ある程
度は薄膜の剥離は抑制されるが、表面の材質が基板9と
同じシリコンであって基板9と同様にシリコン薄膜が成
長することから、累積的な堆積量は他の被加熱部位に比
べて多く、内部応力等が原因で剥離し易い。
【0022】本願の発明者は、シリコン製の熱反射板6
におけるシリコン膜の堆積を抑制するため、熱反射板6
の表面を熱酸化させて熱酸化膜で被覆するように改良し
てみた。表面がシリコン酸化膜であれば、基板9の表面
における選択成長と同じメカニズムによりシリコン膜の
成長が抑制されると考えた訳である。しかしながら、例
えば基板9の温度が600℃でジシランの流量が12c
c/分の条件で成膜を行うと、たかだか5枚の基板につ
いて成膜処理を終了した時点で、熱反射板6の表面にシ
リコン膜が堆積しているのが観察された。そして、約4
000枚の基板について成膜処理を終了した段階では、
熱反射板6の堆積膜が剥離して基板の表面に60個程度
のパーティクルが付着しているのが確認された。この結
果は、シリコン製の部材の表面をシリコン酸化膜で被覆
したとしても、累積的なガス供給量が選択成長の条件を
越えてしまうので、容易にシリコン膜が堆積してしまう
ことを示している。
【0023】このような薄膜の剥離によるパーティクル
の発生の問題を抑制するため、従来の装置では、成膜処
理を所定回数繰り返した後、処理チャンバー1内を大気
に開放して処理チャンバー1内の部材を交換するメンテ
ナンスを行っている。その後、処理チャンバー1内を超
高真空排気してパーティクルが無くなったことを確認し
た後、プロセスの再現性を確認して処理を再開するよう
にしている。このようなメンテナンスのために装置の運
転を中断して再開するまでの間には、3人の作業員が6
時間作業することが必要であり、のべ18時間人の労力
を要していた。このため、装置の生産性が著しく阻害さ
れる要因となっていた。
【0024】本願の発明は、かかる課題を解決するため
になされたものである。即ち、本願の発明は、選択成長
を行う薄膜作成装置であって、処理チャンバー内の露出
部位への薄膜の堆積を抑制することで、良質な成膜処理
が行える生産性の高い薄膜作成装置を提供することを目
的としている。
【0025】
【課題を解決するための手段】上記課題を解決するた
め、本願の請求項1記載の発明は、第一の材料よりなる
第一の表面領域と第一の材料とは異なる第二の材料より
なる第二の表面領域を有する基板を処理チャンバー内に
配置するとともに、この処理チャンバー内に所定の反応
性ガスを導入して、当該第一第二の二つの表面領域にお
ける表面反応の差を利用して当該第一の表面領域にのみ
選択的に薄膜を作成する薄膜作成装置であって、前記処
理チャンバー内の露出部位の表面が前記第二の材料から
なるように改質するか又は第二の材料による場合と同様
の表面反応の差が得られるように改質する改質用ガスを
前記処理チャンバー内に導入する改質用ガス導入系を備
えている。また、上記課題を解決するため、請求項2記
載の発明は、上記請求項1の構成において、前記改質
は、前記露出部位の表面に析出付着する第一の材料の原
子又は分子を前記第二の材料の原子又は分子に変化させ
る反応を生じさせるものであるという構成を有する。ま
た、上記課題を解決するため、請求項3記載の発明は、
上記請求項1又は2の構成において、前記表面反応は熱
分解反応であって熱分解反応速度の差を利用して選択的
に薄膜を作成するものであり、前記露出部位は前記処理
チャンバー内で露出する被加熱部位であるという構成を
有する。また、上記課題を解決するため、請求項4記載
の発明は、上記請求項3の構成において、前記薄膜はシ
リコン薄膜であって前記反応性ガスはシリコンの水素化
物のガスであり、前記第一の材料はシリコンであって前
記第二の材料は酸化シリコン又は窒化シリコンであり、
さらに、前記改質用ガスは酸素ガス又は窒素ガスである
という構成を有する。また、上記課題を解決するため、
請求項5記載の発明は、上記請求項4の構成において、
前記露出部位の表面は、予め酸化処理又は窒化処理され
て酸化膜又は窒化膜で覆われているという構成を有す
る。また、上記課題を解決するため、請求項6記載の発
明は、上記請求項1、2、3、4又は5の構成におい
て、前記基板を前記処理チャンバー内の所定位置で保持
するサセプタが設けられており、前記露出部位の表面は
このサセプタの表面であるという構成を有する。
【0026】
【発明の実施の形態】以下、本願発明の実施の形態につ
いて説明する。図1は、本願発明の実施形態に係る薄膜
作成装置の概略構成を示す正面図である。図1に示す薄
膜作成装置は、排気系11,12を備えた処理チャンバ
ー1と、処理チャンバー1内に所定のプロセスガスを導
入するガス導入手段2と、処理チャンバー1内の所定位
置に基板9を配置するためのサセプタ3と、処理チャン
バー1内の所定位置に配置された基板9を加熱するヒー
タ4とから主に構成されている。
【0027】本実施形態の装置では、熱反射板6及びサ
セプタ3は従来と同様にシリコン製であるが、表面が酸
化処理されてシリコン酸化膜で覆われている。酸化処理
は、圧力10-5Torr程度の酸素ガス雰囲気中に部材
を配置して室温程度で最大1分間程度維持することで行
える。表面のシリコン酸化膜の層の厚みは、原子層程度
以下である。原子層程度以下の厚みという意味は、本質
的に一個又は二個の酸素原子と一個のシリコン原子とよ
りなる厚み以下という意味である。
【0028】また、本実施形態の装置では、ガス導入手
段2の構成が従来の装置と大きく異なっている。即ち、
本実施形態の装置におけるガス導入手段2は、ジシラン
ガス導入系21に加えて、酸素ガス導入系22を備えて
いる。各々のガス導入系21,22には、バルブ21
1,221や流量調整器212,222が独立して設け
られている。
【0029】本実施形態の装置の動作ついて、以下に説
明する。まず、酸素ガス導入系22のバルブ221を閉
め、ジシランガス導入系21のバルブ221を開けてジ
シランを導入しながら、上述した従来の装置の場合と同
様にシリコンの選択成長を行う。精度よくガス導入量及
びガス導入時間を管理しながら、所定時間経過後にジシ
ランガス導入系21のバルブ211を閉めてガス導入を
停止する。
【0030】ゲートバルブ13を通して基板9を処理チ
ャンバー1外に搬出した後、次の基板9を処理チャンバ
ー1内に搬入する前に、以下のようなオペレーションを
行う。即ち、基板9の搬出しゲートバルブ13を閉じ、
処理チャンバー1内を再度排気した後、酸素ガス導入系
22のバルブ221を開けて酸素ガスを導入する。導入
された酸素ガスは、以下のようなメカニズムで、処理チ
ャンバー1内の被加熱部位の表面を改質する。
【0031】図2及び図3を使用して、上記改質のメカ
ニズムについて説明する。図2及び図3は、本実施形態
の装置で行われる改質のメカニズムを説明した図であ
る。図2には、シリコン酸化膜61で被覆された熱反射
板6(サセプタ3でも同様)の表面の状態が、図3に
は、酸化シリコン以外の材料である被加熱部位の表面の
状態がそれぞれ時間を追って示されている。
【0032】まず、図2を使用して熱反射板6の表面の
状態について説明する。プロセスガスが導入されて基板
9への成膜が開始されると、加熱される熱反射板6の表
面にもジシランが供給される。供給されたジシランは、
基板9のシリコン表面に比べて遙かに熱分解反応速度が
低いものの、少しずつジシランが分解し、シリコン原子
がシリコン酸化膜61の表面に析出付着し始める(図2
(1))。基板9への成膜が進行する過程で、熱反射板
6の表面にも少しずつゆっくりとジシランの分解が進
み、表面に析出付着するシリコン原子の数も多くなって
いく(図2(2))。
【0033】尚、ここまでのシリコン原子の状態は、シ
リコン酸化膜61との化学吸着であり、シリコン原子同
士の反応結合は本質的に生じていないものと考えられ
る。つまり、一個一個のシリコン原子はシリコン酸化膜
61上に各々遊離して単独で存在している。言い換えれ
ば、基板9の表面における選択成長と同じメカニズムに
より、シリコン酸化膜61上のシリコン原子は、「膜」
として堆積するに至っていない孤立吸着の状態になって
いる。
【0034】一枚に対する基板9の成膜処理は、熱反射
板6が図2(2)の状態で終了する。しかしながら、次
の基板9が処理チャンバー1内に搬入されると、図2
(2)の状態でさらにジシランが供給されるため、改質
オペレーションを行わないと、熱反射板6は図2(3)
(4)の状態になっていく。即ち、さらにジシランの累
積供給量が多くなると、シリコン同士の反応結合が始ま
る(図2(3))。この時点は、ジシランから分離した
シリコン原子が既に存在している別のシリコン原子と接
触する程度にシリコン原子の密度が高くなった時点であ
る。この時点から、シリコン酸化膜61表面に析出付着
しているシリコン原子の薄膜への成長が始まり、膜堆積
速度が急激に増加する。つまり、選択成長が可能な限度
の累積供給量を越えてジシランが供給され、選択成長の
条件が崩れてしまう。
【0035】そして、基板9を次々に処理チャンバー1
に搬入して成膜処理を繰り返すと、ジシランの累積供給
量がさらに多くなり、ある程度の厚みを持ったシリコン
膜62が形成される(図2(4))。この場合、熱反射
板6の表面はシリコン膜となっているので、基板9にお
ける選択成長と同様に、極めて高い熱分解反応速度でジ
シランが分解する。従って、いったんシリコン膜62が
堆積してしまうと、それから短時間のうちに厚い薄膜に
成長してしまう。そして、このように堆積するシリコン
膜62は、前述したように輻射線の反射率を変化させて
基板9の加熱条件の再現性を低下させるとともに、剥離
によってパーティクルを発生させて基板9の表面欠陥の
原因となる。
【0036】一方、本実施形態の装置では、図2(2)
から図2(3)までの間に、上記酸素ガスを導入した改
質のオペレーションを介在させる。即ち、一枚の基板9
の成膜処理を終了した後、次の基板9の成膜処理を開始
する前に、酸素ガスを熱反射板6に供給する。供給され
た酸素ガスは、熱反射板6の表面に単独で付着している
シリコン原子と反応し、そのシリコン原子を酸化して酸
化シリコンを形成する(図2(2−3’))。そして、
次の基板9の成膜処理の際にさらにジシランガスが供給
されるが、熱反射板6の表面のシリコン原子は殆どが酸
化シリコンに変化しているので、図1(3)に示すよう
なSi−Si結合は生じない。この場合は、図2(1)
に示す状況と同様であり、シリコン酸化膜61の表面に
おける熱分解速度と同様の極めて遅い速度でジシランが
分解し、ジシランからシリコン原子が少しずつゆっくり
析出付着していくのみである(図2(3’))。従っ
て、この基板9の成膜処理が終了した段階でも、熱反射
板6の表面の状態は、酸化シリコン分子と、単独で存在
しているシリコン原子とが混在している状態である。
【0037】そして、さらに次の基板9の処理の前に同
様に酸素ガスを導入した改質を行う。この結果、酸化シ
リコン分子に混在しているシリコン原子は、図2(2−
3’)の場合と同様に酸素と反応して酸化シリコンに変
わる。そして、この過程で、酸化シリコン分子の密度が
高くなり、シリコン酸化膜63が形成されていく(図2
(4’)。
【0038】このように、酸素ガスを導入した改質オペ
レーションを介在させながら基板9への成膜を繰り返す
と、シリコン酸化膜61の表面に付着するシリコン原子
がその度に酸化シリコンに変えられてシリコン酸化膜6
3になっていくので、熱反射板6の表面にシリコン膜6
2が堆積することは本質的に無くなっている。
【0039】そして、堆積するシリコン酸化膜63は、
選択成長の範囲内でゆっくりとした速度で析出付着する
シリコン原子を酸化してできるものなので、基板9への
成膜処理を繰り返す過程での堆積速度は極めて遅い。そ
の上、熱反射板6の表面が予めシリコン酸化膜61で覆
われており、その上に上記シリコン酸化膜63が堆積し
ていくので、薄膜の付着性は良好であり、相当程度厚い
薄膜に成長するまで、薄膜の剥離は無い。このため、堆
積するシリコン酸化膜63のために熱反射板6を交換し
なければならない頻度は、従来のようにシリコン膜62
の堆積のために交換しなければならない頻度に比べて遙
かに低い。
【0040】また、装置に取り付けられる熱反射板6の
当初の表面状態はシリコン酸化膜61が露出した状態で
あって、かつ、上記のようにこのシリコン酸化膜61の
表面に新たに少しずつシリコン酸化膜63が堆積してい
く。つまり、熱反射板6の表面の状態は本質的に酸化シ
リコンのままで変化しない。従って、輻射線の反射率が
変化して基板9の加熱条件の再現性が低下してしまう問
題も、本実施形態では効果的に解決されている。
【0041】次に、図3を使用して、表面が酸化シリコ
ン以外の材料である被加熱部位の状態について説明す
る。以下の説明では、一例として被加熱部位の表面がス
テンレスである場合について説明する。上述したように
基板9の成膜処理の際に、ステンレスである被加熱部位
の表面にジシランが供給されると、ジシランの熱分解に
よって表面にシリコン原子が析出付着する(図3(1)
(2))。このシリコン原子の析出付着は、シリコン表
面ではないので、同様に極めて反応速度が遅く、非常に
ゆっくりとした速度で少しずつ析出付着していく。
【0042】一枚の基板9の成膜処理を終了した後、酸
素ガスによる改質オペレーションを行わないで次の基板
9の成膜処理を行うと、図2(3)(4)と同じよう
に、ステンレス表面でSi−Siの結合が生じ、シリコ
ン膜71が堆積する。そして、このシリコン膜71の表
面にジシランが供給されるので、基板9の表面での選択
成長と同様に高い速度でシリコン膜71が成長してい
く。そして、このシリコン膜71は、内部応力や自重等
によって剥離してパーティクルを発生させ、基板9の表
面欠陥の原因となる。
【0043】一方、基板9の成膜処理の終了後、前述し
た改質オペレーションを行うと、ステンレス表面に析出
付着したシリコン原子が酸素ガスと反応して酸化シリコ
ンに変化する(図3(2−3’))。この状態で次の基
板9の成膜処理が開始され、ステンレス表面にジシラン
が供給される場合、ステンレス表面のシリコン原子は殆
どが酸化シリコン分子に変えられているので、ここでも
Si−Si結合は生じず、シリコン膜71は堆積しな
い。この場合は、図3(1)(2)と同様の非常にゆっ
くりした速度でジシランが分解し、シリコン原子が少し
ずつ析出していく(図3(3’))。この基板9の成膜
処理終了後に再び改質オペレーションを行うと、シリコ
ン原子が酸化シリコン分子に変わり、既に存在している
酸化シリコン分子と結合していく。
【0044】そして、このように改質オペレーションを
介在させながら基板9への成膜処理を繰り返すと、ステ
ンレス製の被加熱部位の表面にはシリコン酸化膜72が
堆積する(図3(4’))。しかしながら、図2
(4’)の場合と同様に、被加熱部位へのシリコン酸化
膜72の堆積は、選択成長の範囲内でゆっくりとした速
度で析出付着するシリコン原子を酸化してできるものな
ので、基板9への成膜処理を繰り返す過程での堆積速度
は極めて遅い。従って、この被加熱部位を持つ部材を交
換したりクリーニングしたりしなければならない頻度
は、改質オペレーションを行わない場合に比べて極めて
低い頻度になる。加えて、ステンレス表面にシリコン膜
71が堆積した場合には、急激な反射率の低下を招き、
基板9の温度を変化させてしまうが、シリコン酸化膜7
2の場合、反射率の低下は極めて小さく、問題の発生は
抑制される。
【0045】このように、本実施形態の装置では、ガス
導入手段2が酸素ガス導入系22を備え、各基板9の成
膜処理の合間に酸素ガスを導入した改質オペレーション
を行うので、処理チャンバー1内の被加熱部位の表面へ
の膜堆積が抑制される。このため、部材の交換等の頻度
が飛躍的に低減され、装置の生産性が大幅に向上する。
【0046】
【実施例】次に、上記実施形態に属する本願発明の実施
例について説明する。上記実施形態の装置は、以下の条
件で動作させることができる。即ち、基板9上のシリコ
ンの選択成長の条件としては、基板9の温度が600
℃、処理チャンバー1内の圧力が10-4Torr、プロ
セスガスとしてのジシランが12cc/分の流量とする
ことができる。そして、この条件で1分間プロセスガス
の導入を行うと、基板9のシリコン表面にのみ10nm
程度の厚さの多結晶シリコン膜を作成することができ
る。
【0047】また、改質オペレーションの条件として
は、成膜処理した基板9を処理チャンバー1から搬出し
た後、処理チャンバー1内を10-8Torr程度に排気
した上で、酸素ガスを2cc/分の流量で導入し、処理
チャンバー1内を圧力を10-5Torr程度に保つ条件
が挙げられる。尚、改質オペレーションの最中にはヒー
タ4が動作しており、サセプタ3や熱反射板6はヒータ
4からの熱によって加熱される。サセプタ3の温度は6
55℃程度、熱反射板6の温度は200から300℃程
度である。その他の被加熱部位も70℃から100℃程
度に加熱される。このような改質オペレーションにおい
て、サセプタ3や熱反射板6等の被加熱部位の表面のシ
リコン原子は上述の通り熱酸化されて酸化シリコン分子
に変わる。
【0048】図4は、上記本実施形態の装置の効果を確
認した実験の結果を示す図である。具体的には、図4
は、各基板の成膜処理の合間に改質オペレーションを行
いながら、6500枚程度の基板の成膜処理を行った結
果を示している。図4の横軸は基板の処理枚数、縦軸は
各回の処理終了後の基板の表面に存在していたパーティ
クルの個数である。参考のため、図4には、従来の装置
のように改質オペレーションを行わないで成膜処理を繰
り返した結果も示されている。
【0049】図4から分かるように、改質オペレーショ
ンを行わない場合には、4000枚の基板の成膜処理を
完了した段階で60個程度のパーティクルが基板の表面
に観察されてしまった。一方、改質オペレーションを行
うと、6500枚の基板の成膜処理を完了してもなお、
パーティクルの個数は20個以下に抑えられている。こ
れは、上述の通り、改質オペレーションによって熱反射
板6等への膜堆積が抑制された結果である。
【0050】次に、本実施形態の装置におけるヒータ投
入電力の安定性について説明する。本実施形態の装置で
は、従来の装置と同様に、基板の温度が検出されてヒー
タ4が負帰還制御される。上記実施例の条件で基板への
成膜処理を繰り返しながら、負帰還制御される際のヒー
タ4の投入電力を調べたところ、本実施形態の装置で
は、10000枚の基板を処理する間、ヒータ4への投
入電力の変動は1%以下に抑えられた。これは、基板の
温度の変動もまた1%以下であったことを意味する。こ
のような結果は、熱反射板6やサセプタ3の表面が常に
シリコン酸化膜のままである結果、輻射線の反射率が変
化せず、基板の加熱条件が長期間変化せず安定していた
ことによるものである。
【0051】上記実施形態及び実施例の説明では、改質
オペレーションに用いるガスとして酸素ガスを採り上げ
たが、窒素ガスを用いても同様に効果がある。窒素ガス
を用いる場合、流量は2cc/分程度、圧力は10-5
orr程度でよい。尚、この場合は、熱反射板6やサセ
プタ3の表面は予め窒化処理され、シリコン窒化膜で覆
われた状態とする。そして、この熱反射板6やサセプタ
3の表面には、シリコン窒化膜が少しずつ堆積する。ま
た、酸素ガスや窒素ガス以外にも、酸化ガスや窒化ガス
を用いても良い。この場合の「酸化ガス」及び「窒化ガ
ス」は、「表面を酸化させるガス」及び「表面を窒化さ
せるガス」という意味である。具体的には、N2 O,N
2 ,NH3等が挙げられる。
【0052】上述したシリコンの選択成長の技術は、メ
モリ素子の電荷蓄積電極の表面上に選択的に凹凸状多結
晶シリコンを形成するHSG(Hemi Spheri
cal Grain)プロセス、MOS−FET(金属
酸化膜電界効果トランジスタ)のソース,ドレインの各
チャンネルへのコンタクト配線用のシリコンエピタキシ
ャル成長等の各種のシリコン膜の作成プロセスに利用す
ることができる。また、前述したシリコンの他、ゲルマ
ニウム(Ge)等の他の材料の選択成長を行うようにし
てもよい。例えば、GeH4 ガスを使用した熱CVD法
によりSi,Ge又はSi1-xGex(x=0〜1)の表
面にのみゲルマニウム薄膜を堆積させる処理を行う場
合、処理の合間に酸素ガスを導入して同様に改質オペレ
ーションを行うと、同様にパーティクル低下等の効果が
得られる。尚、改質オペレーションは、処理チャンバー
1内の露出部位の表面に析出付着する第一の材料の分子
を還元して第一の材料とは異なる原子の状態にしたり、
第一の材料の分子を第一の材料とは異なる第二の材料の
分子に変化させたりする反応を行う場合も有り得る。
【0053】また、上記実施形態の装置はコールドウォ
−ル型の装置であったが、処理チャンバー1の壁面が加
熱されるホットウォール型の装置についても、本願発明
は尚一層効果的に適用できる。ホットウォール型の装置
では、処理チャンバー1の表面は基板9と同程度まで加
熱される。従って、コールウォール型の装置に比べて処
理チャンバー1の壁面にはジシランの分解によってシリ
コン原子が析出付着し易い。この場合にも、上記改質オ
ペレーションを行うことによってシリコン原子を酸化シ
リコン分子に変えることで、シリコン膜の堆積が抑制さ
れ、パーティクルの発生が抑制される。
【0054】さらに、複数の基板を同時に処理チャンバ
ー1内に導入して成膜処理するバッチ処理型の装置や、
基板9を上下に挟んで一対のヒータ4が配置されている
装置等についても、本願発明は同様に適用することがで
きる。尚、上記説明では、選択成長は表面における熱分
解反応速度の差を利用して行うものであったが、熱分解
以外の反応例えばプラズマにより生成された活性種の作
用による反応等についても、本願発明の考え方は適用が
可能である。
【0055】
【発明の効果】以上説明した通り、本願発明によれば、
処理チャンバー内の露出部位の表面への膜堆積が抑制さ
れるので、基板の加熱条件の再現性が向上し、部材の交
換等の頻度が飛躍的に低減されて装置の生産性が大幅に
向上する。
【図面の簡単な説明】
【図1】本願発明の実施形態に係る薄膜作成装置の概略
構成を示す正面図である。
【図2】本実施形態の装置で行われる改質のメカニズム
を説明した図であり、シリコン酸化膜で被覆された熱反
射板6(サセプタ3でも同様)の表面の状態を示した図
である。
【図3】本実施形態の装置で行われる改質のメカニズム
を説明した図であり、酸化シリコン以外の材料である被
加熱部位の表面の状態を示した図である。
【図4】本実施形態の装置の効果を確認した実験の結果
を示す図である。
【図5】シリコンの選択成長に使用される従来の薄膜作
成装置の概略構成を示した正面図である。
【図6】図5に示す従来の装置を使用してシリコンの選
択成長を行った実験の結果を示す図である。
【図7】図5に示す従来の装置を使用してシリコンの選
択成長を行った実験の結果を示す図である。
【符号の説明】
1 処理チャンバー 2 ガス導入手段 21 ジシランガス導入系 22 酸素ガス導入系 3 サセプタ 4 ヒータ 5 リフトピン 6 熱反射板

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 第一の材料よりなる第一の表面領域と第
    一の材料とは異なる第二の材料よりなる第二の表面領域
    を有する基板を処理チャンバー内に配置するとともに、
    この処理チャンバー内に所定の反応性ガスを導入して、
    当該第一第二の二つの表面領域における表面反応の差を
    利用して当該第一の表面領域にのみ選択的に薄膜を作成
    する薄膜作成装置であって、前記処理チャンバー内の露
    出部位の表面が前記第二の材料からなるように改質する
    か又は第二の材料による場合と同様の表面反応の差が得
    られるように改質する改質用ガスを前記処理チャンバー
    内に導入する改質用ガス導入系を備えていることを特徴
    とする薄膜作成装置。
  2. 【請求項2】 前記改質は、前記露出部位の表面に析出
    付着する第一の材料の原子又は分子を前記第二の材料の
    原子又は分子に変化させる反応を生じさせるものである
    ことを特徴とする請求項1記載の薄膜作成装置。
  3. 【請求項3】 前記表面反応は熱分解反応であって熱分
    解反応速度の差を利用して選択的に薄膜を作成するもの
    であり、前記露出部位は前記処理チャンバー内で露出す
    る被加熱部位であることを特徴とする請求項1又は2記
    載の薄膜作成装置。
  4. 【請求項4】 前記薄膜はシリコン薄膜であって前記反
    応性ガスはシリコンの水素化物のガスであり、前記第一
    の材料はシリコンであって前記第二の材料は酸化シリコ
    ン又は窒化シリコンであり、さらに、前記改質用ガスは
    酸素ガス、窒素ガス、酸化ガス又は窒化ガスであること
    を特徴とする請求項3記載の薄膜作成装置。
  5. 【請求項5】 前記露出部位の表面は、予め酸化処理又
    は窒化処理されて酸化膜又は窒化膜で覆われていること
    を特徴とする請求項4記載の薄膜作成装置。
  6. 【請求項6】 前記基板を前記処理チャンバー内の所定
    位置で保持するサセプタが設けられており、前記露出部
    位の表面はこのサセプタの表面であることを特徴とする
    請求項1、2、3、4又は5記載の薄膜作成装置。
JP33240997A 1997-11-16 1997-11-16 薄膜作成装置 Expired - Lifetime JP3796030B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP33240997A JP3796030B2 (ja) 1997-11-16 1997-11-16 薄膜作成装置
TW087116787A TW399262B (en) 1997-11-16 1998-10-09 Thin film deposition apparatus
KR1019980047995A KR100274944B1 (ko) 1997-11-16 1998-11-10 박막작성장치
US09/190,130 US6197118B1 (en) 1997-11-16 1998-11-12 Thin film deposition apparatus
US09/573,155 US6486076B1 (en) 1997-11-16 2000-05-19 Thin film deposition apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33240997A JP3796030B2 (ja) 1997-11-16 1997-11-16 薄膜作成装置

Publications (2)

Publication Number Publication Date
JPH11150073A true JPH11150073A (ja) 1999-06-02
JP3796030B2 JP3796030B2 (ja) 2006-07-12

Family

ID=18254653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33240997A Expired - Lifetime JP3796030B2 (ja) 1997-11-16 1997-11-16 薄膜作成装置

Country Status (4)

Country Link
US (2) US6197118B1 (ja)
JP (1) JP3796030B2 (ja)
KR (1) KR100274944B1 (ja)
TW (1) TW399262B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002310335A (ja) * 2001-04-11 2002-10-23 Shin Meiwa Ind Co Ltd 真空ゲート弁及び真空装置
KR20020080954A (ko) * 2001-04-18 2002-10-26 주성엔지니어링(주) 냉벽 화학기상증착 방법 및 장치
JPWO2004070079A1 (ja) * 2003-02-07 2006-05-25 東京エレクトロン株式会社 被処理基板を処理する半導体処理方法及び装置
JP2008294104A (ja) * 2007-05-23 2008-12-04 Hitachi Kokusai Electric Inc 基板処理装置
JPWO2021193473A1 (ja) * 2020-03-25 2021-09-30

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3796030B2 (ja) * 1997-11-16 2006-07-12 キヤノンアネルバ株式会社 薄膜作成装置
KR100422199B1 (ko) * 2001-05-04 2004-03-12 주성엔지니어링(주) 반도체 소자 제조장치
US6344631B1 (en) 2001-05-11 2002-02-05 Applied Materials, Inc. Substrate support assembly and processing apparatus
US8328945B2 (en) * 2010-03-12 2012-12-11 United Technologies Corporation Coating apparatus and method with indirect thermal stabilization
WO2019099103A1 (en) * 2017-11-15 2019-05-23 Sandisk Technologies Llc Three-dimensional memory device with thickened word lines in terrace region and method of making thereof
JP7325350B2 (ja) * 2020-02-03 2023-08-14 東京エレクトロン株式会社 成膜装置
CN112968084A (zh) * 2021-02-04 2021-06-15 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4002512A (en) * 1974-09-16 1977-01-11 Western Electric Company, Inc. Method of forming silicon dioxide
US4379020A (en) * 1980-06-16 1983-04-05 Massachusetts Institute Of Technology Polycrystalline semiconductor processing
JP2861343B2 (ja) 1990-09-19 1999-02-24 日本電気株式会社 半導体装置およびその製造方法
US5366917A (en) 1990-03-20 1994-11-22 Nec Corporation Method for fabricating polycrystalline silicon having micro roughness on the surface
JPH0719777B2 (ja) * 1990-08-10 1995-03-06 株式会社半導体プロセス研究所 半導体装置の製造方法
JP2983084B2 (ja) 1990-09-21 1999-11-29 アネルバ株式会社 薄膜形成方法および、この方法を用いた真空成膜装置
JP2835891B2 (ja) 1990-09-21 1998-12-14 アネルバ株式会社 薄膜作成方法
TW209253B (ja) 1990-09-21 1993-07-11 Nidden Aneruba Kk
JP2666572B2 (ja) 1991-01-28 1997-10-22 日本電気株式会社 多結晶シリコン膜の形成方法
JP3186077B2 (ja) 1991-03-08 2001-07-11 日本電気株式会社 多結晶シリコン膜の形成方法
JPH04345024A (ja) 1991-05-22 1992-12-01 Fujitsu Ltd 半導体装置の製造方法
JP2508948B2 (ja) 1991-06-21 1996-06-19 日本電気株式会社 半導体装置の製造方法
US5231056A (en) * 1992-01-15 1993-07-27 Micron Technology, Inc. Tungsten silicide (WSix) deposition process for semiconductor manufacture
JP3332257B2 (ja) 1993-01-23 2002-10-07 日本電気株式会社 真空処理装置
JP3590416B2 (ja) 1993-11-29 2004-11-17 アネルバ株式会社 薄膜形成方法および薄膜形成装置
JP3272532B2 (ja) * 1993-12-27 2002-04-08 富士通株式会社 半導体装置の製造方法
JP3489875B2 (ja) 1994-08-09 2004-01-26 アネルバ株式会社 真空処理装置の基板加熱機構
JP3796030B2 (ja) * 1997-11-16 2006-07-12 キヤノンアネルバ株式会社 薄膜作成装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002310335A (ja) * 2001-04-11 2002-10-23 Shin Meiwa Ind Co Ltd 真空ゲート弁及び真空装置
KR20020080954A (ko) * 2001-04-18 2002-10-26 주성엔지니어링(주) 냉벽 화학기상증착 방법 및 장치
US6857388B2 (en) 2001-04-18 2005-02-22 Jusung Engineering Co., Ltd Cold wall chemical vapor deposition apparatus with a heater control unit
JPWO2004070079A1 (ja) * 2003-02-07 2006-05-25 東京エレクトロン株式会社 被処理基板を処理する半導体処理方法及び装置
JP4500258B2 (ja) * 2003-02-07 2010-07-14 東京エレクトロン株式会社 被処理基板を処理する半導体処理方法及び装置
JP2008294104A (ja) * 2007-05-23 2008-12-04 Hitachi Kokusai Electric Inc 基板処理装置
JPWO2021193473A1 (ja) * 2020-03-25 2021-09-30

Also Published As

Publication number Publication date
US6197118B1 (en) 2001-03-06
US6486076B1 (en) 2002-11-26
KR100274944B1 (ko) 2000-12-15
TW399262B (en) 2000-07-21
JP3796030B2 (ja) 2006-07-12
KR19990045169A (ko) 1999-06-25

Similar Documents

Publication Publication Date Title
JP3590416B2 (ja) 薄膜形成方法および薄膜形成装置
JP3386651B2 (ja) 半導体装置の製造方法および半導体製造装置
US5482739A (en) Silicon nitride deposition
US7514120B2 (en) Precoat film forming method
TWI549214B (zh) A substrate processing apparatus, and a method of manufacturing the semiconductor device
KR20130029360A (ko) 클리닝 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 기록매체
JP3796030B2 (ja) 薄膜作成装置
JP3667038B2 (ja) Cvd成膜方法
TWI827770B (zh) RuSi膜之形成方法及成膜裝置
JP3024940B2 (ja) 基板処理方法及びcvd処理方法
JP3469420B2 (ja) Cvd成膜方法
US6387445B1 (en) Tungsten layer forming method and laminate structure of tungsten layer
US20030175426A1 (en) Heat treatment apparatus and method for processing substrates
JP3194256B2 (ja) 膜成長方法と膜成長装置
JP2002289557A (ja) 成膜方法
JP7101204B2 (ja) 半導体装置の製造方法、プログラム、基板処理装置及び基板処理方法
TWI463538B (zh) 用以處理半導體基板的方法、處理矽表面的方法以及系統
US7972961B2 (en) Purge step-controlled sequence of processing semiconductor wafers
JP7440480B2 (ja) 基板処理装置、半導体装置の製造方法、およびプログラム
JP4157508B2 (ja) Cvd成膜方法
US20100203243A1 (en) Method for forming a polysilicon film
JP2017220526A (ja) 半導体装置の製造方法、基板処理装置及びプログラム
JP2024047686A (ja) 成膜方法、成膜装置、および成膜システム
JP2006108595A (ja) 半導体装置の製造方法
JPH0936047A (ja) 半導体処理装置のガス供給制御方法及び半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060414

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090421

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090421

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100421

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100421

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110421

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120421

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120421

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130421

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130421

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140421

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term