TWI463538B - 用以處理半導體基板的方法、處理矽表面的方法以及系統 - Google Patents

用以處理半導體基板的方法、處理矽表面的方法以及系統 Download PDF

Info

Publication number
TWI463538B
TWI463538B TW098114220A TW98114220A TWI463538B TW I463538 B TWI463538 B TW I463538B TW 098114220 A TW098114220 A TW 098114220A TW 98114220 A TW98114220 A TW 98114220A TW I463538 B TWI463538 B TW I463538B
Authority
TW
Taiwan
Prior art keywords
pressure
semiconductor substrate
reaction chamber
temperature
chemical vapor
Prior art date
Application number
TW098114220A
Other languages
English (en)
Other versions
TW201003748A (en
Inventor
Robin Charis Scott
Matt Johnson
Original Assignee
Asm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asm Inc filed Critical Asm Inc
Publication of TW201003748A publication Critical patent/TW201003748A/zh
Application granted granted Critical
Publication of TWI463538B publication Critical patent/TWI463538B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/12—Etching in gas atmosphere or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Description

用以處理半導體基板的方法、處理矽表面的方法以及 系統
本發明是有關於半導體基板，且特別是有關於用以處理半導體基板的方法、處理矽表面的方法以及適合於半導體基板上進行化學氣相沉積的系統。
高溫反應器可用來製作半導體基板上的積體電路等微小的結構。可將一或多個基板(例如矽晶圓，其可選擇性地包括先前於其上或於其中形成的結構)配置於反應腔體中的基板架上。將基板加熱至一期望的溫度。在一典型的處理步驟中，反應氣體會通過加熱基板，而產生化學氣相沉積的薄膜，薄膜的成分是來自於基板上的反應物(即，反應氣體)或是前驅氣體(precursor gas)。需謹慎控制各種製程條件(尤其是溫度均勻性與反應氣體分布)以確保生產的薄膜的高品質。
經過一連串的沉積、摻雜、曝光顯影與蝕刻製程，可使起始(starting)基板與其後形成的膜層轉變為積體電路，其中單一膜層可依基板的尺寸與線路的複雜度而製成數十至數千甚至數百萬個積體元件。
一般而言，半導體製造都是採用批次機台(batch processor)以同時處理多個晶圓，從而減少各晶圓的製作時間與成本。然而，現今小型化的進步以及隨之改變的線路密度對於半導體製程的缺陷容忍度(tolerance for imperfection)較小。因此，發展單晶圓處理反應器(single wafer processing reactor)，以改善對於沉積條件的控制。
在其它的製程參數中，單晶圓處理已大幅改善晶圓上的溫度以及氣流分佈。然而，相較於使用批次系統，獲得較佳的製程控制將導致製程時間變成更重要。由於單晶圓處理腔體(single-wafer processing chamber)一次只能放一個晶圓，因此，若處理單一晶圓的時間增加一秒，則總製程時間將增加一秒乘以處理的晶圓的總個數。相反地，在晶圓之產量上的任何改善都可以大幅減少製作成本。
對於形成磊晶層(epitaxial layer)的製程而言，製程控制相當重要且適於單晶圓處理。若沉積層的結晶結構相同於其下的矽晶圓，則其可稱之為磊晶層。藉由仔細地控制沉積條件，反應氣體通過加熱基板可使沉積物順應下方的晶體結構沉積從而延伸入成長層(growing layer)中。包括電晶體等低階的元件多具有形成在單晶半導體基板上的磊晶層。
對於磊晶層而言，保持純結晶結構而無影響元件運作的污染是相當重要的。磊晶沉積前的下方基板的純淨度與結晶結構強烈影響最終的磊晶層。基板表面的污染(例如自然形成的“原生氧化層(native oxide)”以及碳污染)會干擾每層疊加層(overlying layer)的結晶結構及電性，而導致形成一多晶層。值得注意的是，除了磊晶沉積之外，潔淨且無氧的半導體或是導體表面都適於沉積製程。
一般而言，晶圓在進行沉積之前都會先經過一清洗的步驟，前述清洗步驟是利用氫氧化銨(ammonium hydroxide)以及過氧化氫(hydrogen peroxide)的混合物(也就是熟知的“APM”清洗)來進行。若需要無氧的表面，一般會將矽晶圓浸入氫氟酸(hydrofluoric acid)溶液中或是利用氫氟酸氣體來處理矽晶圓，以蝕刻掉APM清洗所殘留的氧化層，而且理論上會得到末端氫化(hydrogew ermination)。APM清洗與氫氟酸處理有眾多的變化。在清潔之後且在進行下一步的製程之前，晶圓會被存放一段時間。當晶圓接觸到空氣或是濕氣的同時，之前無氧的矽晶圓表面會立即產生原生氧化層。此外，在清潔之後，矽晶圓的表面上常可觀察到矽-氟(silicon-fluorine)鍵結與矽-碳(silicon-carbon)鍵結。表面上的氟及碳的污染將不利於熱預算(thermal budget)及/或於晶圓表面上成長或沉積的膜層的品質。
若是將矽晶圓浸於氫氟酸中是最終的清潔步驟(也就是熟知的“最終氫氟酸(HF last)”處理)，矽表面大部份典型地具有單層的氫，其透過矽-氫鍵結而黏附至基板。相較於末端無任何氫化的表面，此末端氫化的表面較能防止氧化。若是情況需要，可在高於約500℃的溫度下移除末端氫化層。然而，矽晶圓表面在進行最終氫氟酸處理並移除原來的氧化物之後，一般會在約20分鐘內再次氧化，而快速地在矽晶圓表面上形成厚度為5埃至7埃的新氧化層。末端碳化或氟化較能避免再次氧化，然而這會引起其 他的問題，例如，污染或是在後續製程之前難以移除末端。最終氫氟酸處理之後的再次氧化問題不利於許多矽元件的量產。
出現對於在化學氣相沉積之前淨化基板以及於膜層形成之後維持膜層之淨度的方法的需求。在理想上，這些方法應能相容於單晶圓、磊晶矽沉積腔體，且不增加系統成本或是減少晶圓輸出。在一些配置中，這些方法不會消耗之後的磊晶層的熱預算。本發明的多個實施例可滿足這些以及其他需求。
本發明提出一種用以處理一種半導體基板的方法如下所述。首先，裝載半導體基板至一基板架(support)上，基板架位於一化學氣相沉積反應腔體中。接著，減少化學氣相沉積反應腔體中的壓力至一烘烤壓力介於約1×10-6 托爾(Torr)~10托爾。然後，增加反應腔體中的壓力，以從烘烤壓力增加至一沉積壓力。之後，在沉積壓力下以化學氣相沉積法沉積一膜層。
本發明提出一種處理一矽表面的方法如下所述。首先，裝載一基板至一基板架上，基板架位於一反應腔體中。接著，將一還原氣體通入反應腔體中。然後，在通入還原氣體之後，減少反應腔體中的壓力至約1×10-6 托爾~10托爾之間的一種烘烤壓力，同時持續提供該還原氣體至反應腔體中。
本發明提出一種系統，適合於一半導體基板上進行化學氣相沉積，此系統包括一反應腔體、一自動裝置(robot)、多個加熱組件以及一控制器。反應腔體具有小於約100升的一容積，反應腔體包括一強化結構，以承受一小於5托爾的壓力。自動裝置配置來將一基板傳送至該反應腔體中。加熱組件配置來加熱該反應腔體中的基板。控制器於一烘烤壓力下執行一低壓烘烤步驟，烘烤壓力約為1×10-6 托爾~4托爾。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
儘管本發明之較佳的實施例已揭露在下述單基板反應腔體中，本領域中具有通常知識者當可知道此處所教示的原則以及優點亦可應用在其他種類的沉積反應器中。此外，當一系列的製程步驟揭露於此，雖然有些步驟並未揭露，但本領域中具有通常知識者當可由已揭露的步驟知道如何施行。
本實施例是提供一種於原位沉積(in-situ deposition)之前可在低溫下快速烘烤以移除半導體表面的雜質的系統與方法。處理時間短且低溫的製程所需消耗的熱預算較少且可提高產量。雖然本發明之實施例是以化學氣相沉積(chemical vapor deposition；CVD)為例，但是本領域中具有通常知識者當可知道原子層沉積(atomic layer deposition；ALD)也是可以的。此外，儘管下述實施例是以晶圓或半 導體表面為例，但本領域中具有通常知識者當知也可用在其他具有要沉積膜層之含矽表面的基板。本領域中具有通常知識者當知雖然此處揭露的晶圓為未經圖案化的晶圓，然而，此處描述的製程亦可應用在已被圖案化的晶圓。
圖1A繪示本發明之實施例之一製程的流程圖。圖1A繪示一製程，此製程起始於進行最終氫氟酸處理步驟100以藉由氫來終止位於主要表面的矽。然而，最終氫氟酸處理是選擇性的，且在最終氫氟酸處理之前還可進行其他清潔表面的製程。舉例來說，可利用氫氧化銨以及過氧化氫的混合物(APM)來清潔基板，例如，美國專利7,108,748(申請日2006/9/19，標題“LOW TEMPERATURE LOAD AND BAKE”)中所述者。即使施行APM清潔及/或其他的清潔，一般而言，在清潔過後，在基板220的表面221上仍會出現一種氧化物層222(請參照圖5A)。最終氫氟酸處理步驟100移除氧化物層222，雖然是暫時性地，但可在表面221上形成一氫終止層。
用於最終氫氟酸處理步驟100的稀釋(水)的氫氟酸濃度例如為接近0.5wt%~1.0wt%的氫氟酸重量，舉例來說，接近0.5wt%的氫氟酸。將稀釋的氫氟酸用於最終氫氟酸處理(即，蝕刻處理)100可減少矽晶圓表面上的污染物。在一較佳的情況下，可將稀釋的氫氟酸加熱至35°C~60℃，在一更佳的情況下，是加熱到50℃，以縮小顆粒並加強矽晶圓之表面上的末端氫化。加熱稀釋的氫氟酸亦可用以使矽晶圓之整個表面上的氧化層的蝕刻速度相 同。在一示範的步驟中，可以濃度約0.5wt%的氫氟酸在溫度接近50℃下蝕刻矽晶圓約60秒。
在一實施例中，可將基板浸入一水性或濕式氫氟酸槽(HF bath)中，但在另一實施例中，亦可採用氫氟酸蒸汽(HF vapor)。在蝕刻槽中用以形成稀釋氫氟酸的超純水具有高電阻率，這表示金屬的等級(metals levels)是低的。在蝕刻槽中用以形成稀釋之氫氟酸的水在溫度25℃下的電阻值大於約15M-cm(megaohms-cm)。在一實施例中，電阻值至少約為18M-cm。總有機碳(total organic carbon；TOC)與溶解的矽較佳者為減少到小於10ppb(parts per billion)的等級。
在一實施例中，在蝕刻槽中用以形成稀釋的氫氟酸的氫氟酸為十億位元級(gigabit grade)(在每百萬兆溶液等份分之一雜質的規則上)的氫氟酸，其具有低等級的微粒及溶解的金屬，且在市場上可購買到由美國亞利桑那州普市(Tempe)的Alameda Chemical公司(電話為(480)785-4685)所出品的49%的溶液，其產品編號為No.107101(商品名)。
在最終氫氟酸處理步驟100之後，於裝載步驟110中，可將基板置於一反應腔體中，如圖1A所示。在一實施例中，反應腔體包括一單基底水平流動冷牆反應器(single-substrate horizontal flow cold-wall reactor)。如上述，相較於傳統的批次系統，單晶圓處理機具有較佳的製程控制能力以及均勻性。然而，一次只能處理單一或少量的基板，換言之，獲得了均勻性與製程控制但是犧牲了產 量。單基板處理腔體的容積可依要處理的晶圓的尺寸而定。舉例來說，用以處理300毫米之晶圓的單基板處理腔體可具有少於約100升的容量，特別是少於約30升。用以處理200毫米之晶圓的單基板處理腔體可具有少於約30升的容量，特別是少於約10升。值得注意的是，腔體的“有效”容積(製程氣體會流過分壓器(divider)以上的容積)約腔體之總容積之半。單基板製程腔體的尺寸詳述於美國專利6,749,687(2004/6/15公告，標題“IN SITU GROWTH OF OXIDE AND SILICON LAYERS”)，其記載EPSILON®系列的單晶圓磊晶沉積工具，且在市場上可由美國亞利桑那州鳳凰城(Pheonix)的ASM America公司購買到。本領域中具有通常知識者當知道前述容積可依晶圓的尺寸(300毫米~450毫米)而按比例放大。
EPSILON®單程水平流動(single-pass horizontal flow)設計可達成低滯留時間(residence time)的反應氣體的層流(laminar flow of reactant gases)，而這可有助於之後的製程使反應物彼此間的反應以及與腔體表面的反應最小化。前述層流會使後續的流動反應物彼此反應。要避免的反應包括高放熱反應或爆炸性反應以及會產生腔體污染物的反應。此外，在製程之間，腔體需易於快速的清潔，舉例來說，在加熱台(susceptor)上裝載基板之後需清除腔體的空氣與濕氣。
對於此處所揭露的方法，化學氣相沉積(CVD)反應器具有特定的用途，化學氣相沉積反應器包括一石英製程或 反應腔體。前述反應器可在同一腔體中安全地且清潔地相繼進行多種處理。由於此處的製程是為低壓製程，因此，需要結構性地強化該反應腔體。舉例來說，石英腔體可包括多個凸肋(rib)，以於一減壓的化學氣相沉積製程中支撐腔體外的大氣壓力。在一實施例中，該反應腔體的結構可承受小於或等於5托爾(Torr)的內部壓力。另一實施例提供一反應腔體的結構可承受小於或等於1×10-2 托爾(Torr)的內部壓力。強化的反應腔體的結構可承受小於或等於1×10-6 托爾(Torr)的內部壓力。此外，反應腔體必須實質上為不滲透性(impermeable)的，以避免在低壓下洩漏，例如洩漏量小於等於10-9 大氣壓力-立方公分/秒(atm-cc/sec)。本發明之一實施例之一示範性反應器為在市場上是用於美國亞利桑那州鳳凰城(Pheonix)的ASM America公司的EPSILON® 3200產品中。
為有益於裝載步驟110，可利用一自動裝置(robot)來將晶圓從腔體外部移動至腔體內部並置於一基板支撐結構上。在一些實施例中，裝載步驟110包括開啟連接反應腔體的閘閥(gate valve)、將承載晶圓的自動裝置放置於反應腔體中、使自動裝置卸下晶圓並置於支撐結構上、從反應腔體收回自動裝置以及關閉閘閥。支撐結構可包括一承載晶圓的基板座(substrate holder)以及一用以支撐基板座的支撐支架(support spider)。前述支撐支架固定於一軸上，該軸向下延伸並穿過一位於下腔體牆內的開口。
在一實施例中，冷牆反應器(cold wall reactor)具有 一基板座(holder)，其為一加熱台(susceptor)或是輻射熱能吸收器。一般的加熱台的材質為碳化矽(SiC)或是具有碳化矽塗層的石墨，且具有小尺寸以符合200毫米或300毫米的晶圓(或未來的450毫米的晶圓)且與晶圓的外緣的間隔小於約1毫米。在其他的排列方式中，支撐晶圓的加熱台可具有其他的尺寸。在一實施例中，加熱台為一標準的加熱台，其重量大於晶圓的重量，加熱台是作為支撐之用。前述標準加熱台的熱重(thermal mass)約大於要支撐的晶圓的熱重的三倍。在裝載晶圓之後，可使加熱台保持在600℃~800℃之間，尤其是在650℃~750℃之間。
在一些實施例中，在晶圓裝載之後且在反應腔體的門關閉之前，在反應腔體中加入還原劑(reducing agent)。還原劑可移除或減緩晶圓表上的界面氧(interfacial oxygen)的形成。在圖1A的製程中，一提供步驟120包括以1~80標準升每分鐘(standard liters per minute，slm)的流速將氫氣通入反應腔體中。依上述幫浦(pump)的容量以及腔體的強度，極高的流速將提高腔體的壓力。本領域中具有通常知識者可鑑於此處所揭露的內容而知道對於其他最佳排列的設備，可藉由固定一些參數(例如氣壓)並改變其他參數(例如，還原氣體的流速)以判斷其對於界面氧的影響。雖然在本實施例中是以氫氣為例，但是，在其他實施例中，亦可加入其他還原氣體或是以其他還原氣體來取代氫氣。
圖1A繪示於裝載步驟110之後，將氫器通入反應腔 體中的提供步驟120，但此一提供步驟120可以是在腔體的閘閥關閉之前進行，且亦可在裝載步驟110之前進行，以使晶圓裝載入一充滿還原氣體的環境中。其他實施例於反應腔體中可未提供一充滿還原氣體的環境。在未提供充滿還原氣體的環境的實施例中，也許是在製程的其他步驟中提供還原氣體，例如在晶圓裝載之後並在抽降(pump down)開始之前或是在抽降(pump down)之時。通入反應腔體中的氫氣流速可隨不同的製程步驟而有不同的流速。舉例來說，當反應腔體中的總壓力降低，可採用一降低的流速(例如介於約5~20slm)，以利於抽降以及使反應腔體維持在低壓。
在裝載步驟110之後，升溫步驟130可使基板溫度從一裝載溫度(load temperature)升高至一初始烘烤溫度(initial bake temperature)。裝載溫度為當裝載基板時加熱台或是基板架的溫度，而烘烤溫度為基板於低壓烘烤時的溫度。烘烤溫度可隨時間而變化，因此，在低壓烘烤步驟150中基板的溫度可隨之波動。升溫步驟130可於0℃~100℃之間增加基板的溫度，尤其是於25℃~75℃之間。在圖2~圖3的實施例中，裝載溫度為700℃且升溫步驟130可使基板的溫度從50℃升溫至初始烘烤溫度750℃，較佳的升溫時間為20~30秒(升溫速度：1.7~2.5°C/秒)。
在升溫步驟130之後，當進行抽降以減少反應腔體的壓力時，低壓烘烤步驟150開始進行。使反應腔體減壓以 低壓烘烤晶圓，進而有利於以最少的熱預算而從晶圓上快速地清除氧化物。理論上以下揭露的內容並非用來限定本發明，低壓烘烤可減少晶圓上的邊界層(boundary layer)，故可有助於氫氣移動至晶圓的表面。
如圖5A所示，即使於將晶圓裝載至反應腔體之前進行APM清潔、氫氟酸持續存在及/或進行其他的清潔製程，在完成清潔製程到裝載晶圓之間所間隔的時間內又會在表面221上形成一種氧化物層222。如圖5B所示，低壓烘烤實質上會消除基板220的主要表面221上的氧，而使基板220具有一清潔的表面223，基板220例如為一晶圓。在一實施例中，二次質譜儀(secondary mass spectroscopy)無法偵測到清潔的(晶圓)表面223的氧濃度，二次質譜儀的儀器背景位準(instrument background level)小於等於約5 x 1017原子每立方公分。如圖5C所示，在低壓烘烤之後，可進行一磊晶化學氣相沉積製程，以於基板220上形成一磊晶層225。
在一些實施例中，當於大氣壓力的環境下取得晶圓並進行裝載時，在低壓烘烤步驟150開始之前，該反應腔體的壓力實質上為大氣壓力。在其他的實施例中，當於加壓的裝載站(loading station)中取得晶圓並裝載至反應腔體中時，在抽降之前，該反應腔體中的壓力可小於或大於大氣壓力。在抽降之後，該反應腔體中的壓力適於進行低壓烘烤步驟150。在一實施例中，烘烤壓力是介於1×10-6 托爾~10托爾之間。在另一實施例中，烘烤壓力是介於1×10-3 托爾~4托爾之間。在又一實施例中，烘烤壓力是介於0.01托爾~3托爾之間。
可用真空幫浦來進行抽降，特別是可快速降低壓力的高容量真空幫浦，因此，可保存熱預算。真空幫浦可從大氣壓力或大於1托爾或少於60秒來減少反應腔體中的壓力，尤其是從大氣壓力或大於1×10-3 托爾或少於40秒或更少。具有這些性能的真空幫浦在市場上可購買到由英國西薩西克斯郡(West Sussex)的BOC Edwards所出品的1800 Series Semiconductor Drypumps。
圖1A繪示低壓烘烤步驟150可以一開迴路溫度控制模式140或一閉迴路溫度控制模式142來進行。在開迴路溫度控制模式140中，一控制器供應電源來加熱元件，前述元件可加熱反應物並獨立於腔體中的溫度。在一些實施例中，前述控制器在低壓烘烤的步驟150中是利用一設定點(setpoint)來維持足夠的固定電源供應至加熱組件。
開迴路溫度控制模式140在低壓烘烤時提供一固定且相對較低的晶圓溫度。在一實施例中，在低壓烘烤時的開迴路溫度控制模式140中，基板的溫度從低於40℃上升到初始烘烤溫度(在本實施例中為750℃)。在另一實施例中，在低壓烘烤時，基板溫度從低於20℃開始增加。在晶圓處理的製程中，維持基板表面上之溫度均勻性是相當重要的。因此，在一實施例中，開迴路溫度控制模式140中的低壓烘烤維持一小於80℃的基板表面之溫度範圍(△T)。在另一實施例中，開迴路溫度控制模式140中的低壓 烘烤維持一小於60℃的基板表面之溫度範圍(△T)。在另一方面，開迴路溫度控制模式140的烘烤時間短(儘管較某些閉迴路溫度控制模式142的烘烤時間長)。在開迴路溫度控制模式140中，從壓力開始下降至開始沉積的時間間隔為介於90秒~240秒，尤其是介於110秒~190秒。
在閉迴路溫度控制模式142中，前述控制器藉由依據反應腔體中的溫度感測器的反饋(feedback)來供應電源至加熱組件以達到一溫度設定點(temperature setpoint)。將閉迴路溫度控制模式142應用在低壓烘烤中可快速升溫。在一些實施例中，溫度增加到介於約750℃~900℃之間，尤其是介於約800℃~850℃之間。在一些製程中，在低壓烘烤步驟150時控制器的溫度設定點保持大體上跟升溫步驟130之後的溫度相同(例如750℃)，但基板的實際溫度是上升的。在其他製程中，在低壓烘烤時溫度設定點增加，但是實際增加的基板溫度會超過增加的溫度設定點。由於溫度尖點(temperature spike)是發生在低壓烘烤的步驟150中，因此，溫度尖點的整個範圍皆為烘烤溫度。
理論上以下揭露的內容並非用來限定本發明，閉迴路溫度控制模式142之所以可以快速升溫是因為用來對流的氣體減少以致於基板與溫度感測器之間的熱傳送(transfer)量減少。氣體之所以減少是因為氣體已於抽降步驟(升溫步驟)130時被抽走了。因此，控制器以快速增加供應至加熱器的電源的方式來補償感測器錯誤偵測的低溫，因 此，會超過(overshooting)溫度設定點。因此，閉迴路溫度控制模式142中的溫度與壓力的關係為反應腔體中的低壓會造成控制器短暫的升溫。因為對於短暫的氧還原製程而言，快速升溫比精準的溫度控制或是追蹤更加重要，因此，短暫的不準確的溫度控制是可接受的。
閉迴路溫度控制模式142中的低壓烘烤非常有效即使相當短暫，且可保存熱預算。在一實施例中，從開始減少壓力到開始於基板上沉積膜層的時間間隔少於60秒。在另一實施例中，從開始減少壓力到開始於基板上沉積膜層的時間間隔少於40秒。閉迴路溫度控制模式142有助於基板之主要表面的溫度均勻性。在一實施例中，於閉迴路溫度控制模式142的低壓烘烤中，基板之表面的溫度範圍(△T)少於50℃。在另一實施例中，於閉迴路模式的低壓烘烤中，基板之表面的溫度範圍(△T)少於30℃。
在圖1A所示的製程中，於低壓烘烤步驟150中持續供應氫氣，或者是在抽降之前提供足夠的氫氣以滿足整個低壓烘烤步驟150的需求。如上所述，其它實施例可提供不同於氫氣的還原氣體。
在低壓烘烤步驟150之後，圖1A繪示於晶圓上進行一磊晶步驟170。此處揭露的方法特別適合磊晶化學氣相沉積，但也可以使用其他於主要表面上沉積膜層的製程。在低溫烘烤步驟150之後，控制器將降低供應至加熱器的電能，以使晶圓溫度適合期望的製程。在一些實施例中，例如當進行相對低溫的磊晶製程時，溫度降到介於300℃ ~750℃之間，且在一實施例中，溫度是介於500℃~700℃之間。在磊晶化學氣相沉積步驟170之後以及任何其他期望的製程於晶圓上進行之後，進行卸載步驟180，以從反應腔體移除晶圓。從反應腔體移除的晶圓包括一含矽的主要表面，其具有氧化物還原成的矽，並留下一乾淨的半導體表面來作為後續的磊晶沉積之用。
圖1B繪示本發明之實施例之另一製程的流程圖。圖1B繪示清潔具有含矽之主要表面之晶圓的另一製程。在圖1B的製程中，在低壓烘烤步驟150之後，一回填壓力的步驟160可增加反應腔體內的壓力至一沉積壓力，沉積壓力適合後續的沉積製程。當期待的製程為一磊晶步驟170(如圖1B所示)時，回填壓力的步驟160可將壓力增加至一沉積壓力，其介於約1托爾~100托爾之間，尤其是介於約5托爾~50托爾之間。在磊晶步驟170之後，卸載步驟180可用來移除基板。
圖2繪示本發明之一些實施例之基板溫度與反應腔體壓力的示意圖。圖2繪示本發明一實施例之一示範製程的基板溫度與腔體壓力。圖2所示的製程係示範一如圖1B所介紹的閉迴路溫度控制的低壓烘烤製程，在低壓烘烤製程之後會回填反應腔體中的壓力。如圖2所示的第一階段，當在大氣壓力下將晶圓裝載於反應腔體中時，感測器感測到之晶圓架周圍的溫度實質上是維持定值。在裝載晶圓時，裝載溫度約為700℃。當溫度升高至初始烘烤溫度約750℃時，開始加熱晶圓。接著，快速抽降反應腔體至 約1托爾，且使晶圓歷經一溫度尖點(temperature spike)至接近830℃。然後，溫度控制系統開始穩定並降回設定溫度(在本實施例中是750℃)。在抽降開始之後，晶圓溫度以接近22秒的時間降回750℃。在低壓烘烤之後，反應腔體中的壓力以及基板溫度對於期待的製程而言為最佳化。在本實施例中，回填反應腔體壓力至約9托爾且降低晶圓溫度設定。真實的晶圓溫度在穩定至650℃之前會短暫的振盪。
圖3繪示本發明之其他實施例之基板溫度與反應腔體壓力的示意圖。圖3繪示本發明一實施例之另一示範製程之溫度與壓力。圖3是介紹開迴路溫度控制的一示範低溫烘烤製程，如圖1B所介紹的內容，在低壓烘烤之後會回填反應腔體中的壓力。圖3的第一階段為在裝載溫度約為700℃時裝載晶圓，此時溫度保持一定值，之後，溫度升高至一初始烘烤溫度約750℃。然後開始抽降，以降低反應腔體的壓力至約0.1托爾。同時，控制器供應一固定的電源至反應腔體之外部的輻射加熱器(radiant heater)，從而於低壓烘烤的過程中維持一實質上固定的晶圓溫度。在溫度圖中陰影的區域代表在低壓烘烤的過程中，晶圓表面之不同部分的溫度範圍為介於725℃~775℃。低壓烘烤持續約150秒。然後，回填壓力至約10托爾，且在隨後的低溫磊晶化學氣相沉積製程中，可將晶圓溫度降低至約650℃。
圖4繪示本發明之實施例之一烘烤與化學氣相沉積反 應裝置的示意圖。圖4繪示本發明一實施例之化學氣相沉積系統的示意圖。一反應腔體200及其內的一晶圓架201可如上所述。一自動裝置230將晶圓放置到反應腔體200中，一真空幫浦(vacuum pump)240可快速抽出反應腔體200中的氣體。反應腔體200中的溫度可利用反應腔體200中的多個加熱組件202來調整。在其他實施例中，反應腔體200外的多個輻射熱燈(radiant heat lamp)204可加熱基板且不受反應腔體200中的壓力的影響。
一控制器210耦接多個加熱組件202及/或多個輻射熱燈204，如此，控制器可控制多個加熱組件202及/或多個輻射熱燈204以增加或減少其輸出。控制器210可執行前述低壓烘烤步驟，例如一開迴路控制的低壓烘烤或是一閉迴路控制的低壓烘烤。同樣地，控制器210耦接真空幫浦240與一氣體面板(gas panel)260。氣體面板260可儲藏用於還原蒸汽供給線262的閥(valve)以及可儲藏一或多個半導體前驅供應線264的閥，還原蒸汽供給線262與半導體前驅供應線264皆可通入反應腔體200中。因此，控制器210可選擇性地導入一還原劑(例如氫氣)及一矽源氣體進入反應腔體200中。
此處描述的製程為一低溫且快速的氫烘烤製程且同時還提供非常乾淨、無氧的矽表面給後續的沉積製程。此外，結合前述的低壓烘烤以及相對低溫的原位導通(conduct in-situ)沉積可有助於晶圓的產量以及減少整體的製程花費。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、110、120、130、140、142、150、160、170、180‧‧‧步驟
200‧‧‧反應腔體
201‧‧‧晶圓架
202‧‧‧加熱組件
204‧‧‧輻射熱燈
210‧‧‧控制器
220‧‧‧基板
221、223‧‧‧表面
222‧‧‧氧化層
225‧‧‧磊晶層
230‧‧‧自動裝置
240‧‧‧真空幫浦
260‧‧‧氣體面板
262‧‧‧還原蒸汽供給線
264‧‧‧半導體前驅供應線
圖1A繪示本發明之實施例之一製程的流程圖。
圖1B繪示本發明之實施例之另一製程的流程圖。
圖2繪示本發明之一些實施例之基板溫度與反應腔體壓力的示意圖。
圖3繪示本發明之其他實施例之基板溫度與反應腔體壓力的示意圖。
圖4繪示本發明之實施例之一烘烤與化學氣相沉積反應裝置的示意圖。
圖5A繪示本發明之實施例之處理前之晶圓的橫剖面圖。
圖5B繪示本發明之實施例之清潔後之晶圓的示意圖。
圖5C繪示本發明之實施例之磊晶後之晶圓的示意圖。

Claims (32)

  1. 一種用以處理半導體基板的方法，包括：裝載該半導體基板至一基板架上，該基板架位於一化學氣相沉積反應腔體中；減少該化學氣相沉積反應腔體中的壓力至一介於1×10-6 托爾~10托爾之間的烘烤壓力，同時提供一還原氣體至該化學氣相沉積反應腔體中；增加該反應腔體中的壓力，以從該烘烤壓力增加至一沉積壓力；以及在該沉積壓力下以化學氣相沉積法沉積一膜層。
  2. 如申請專利範圍第1項所述之用以處理半導體基板的方法，其中減少壓力包括減少壓力至1×10-3 托爾~4托爾之間。
  3. 如申請專利範圍第1項所述之用以處理半導體基板的方法，其中增加壓力包括增加壓力至1托爾~100托爾之間。
  4. 如申請專利範圍第1項所述之用以處理半導體基板的方法，其中裝載該半導體基板包括在近似於大氣壓力下將該半導體基板裝載入該化學氣相沉積反應腔體中。
  5. 如申請專利範圍第1項所述之用以處理半導體基板的方法，更包括在該烘烤壓力下於該化學氣相沉積反應腔體中提供該還原氣體。
  6. 如申請專利範圍第1項所述之用以處理半導體基板的方法，更包括在減少該化學氣相沉積反應腔體中的壓力時增加基板溫度至750℃~900℃之間。
  7. 如申請專利範圍第6項所述之用以處理半導體基板的方法，其中從開始減少該化學氣相沉積反應腔體中的壓力到開始沉積該膜層之間的時間間隔係少於40秒。
  8. 如申請專利範圍第6項所述之用以處理半導體基板的方法，其中增加該半導體基板的溫度包括以一閉回饋迴路來控制該半導體基板的溫度以及保持一固定的溫度設定點。
  9. 如申請專利範圍第6項所述之用以處理半導體基板的方法，更包括在增加該半導體基板的溫度之後，減少該半導體基板的溫度至300℃~750℃之間。
  10. 如申請專利範圍第9項所述之用以處理半導體基板的方法，其中以化學氣相沉積法沉積該膜層包括磊晶。
  11. 如申請專利範圍第1項所述之用以處理半導體基板的方法，其中增加該半導體基板的溫度包括維持該半導體基板的表面的溫度範圍小於30℃。
  12. 如申請專利範圍第1項所述之用以處理半導體基板的方法，其中減少壓力的方法包括對多個加熱器維持一實質上固定的電源設定點，以加熱該化學氣相沉積反應腔體。
  13. 如申請專利範圍第12項所述之用以處理半導體基板的方法，其中維持一實質上固定的電源設定點包括以開迴路控制模式與一固定的電源來控制該些加熱器。
  14. 如申請專利範圍第13項所述之用以處理半導體基板的方法，其中減少壓力包括增加該半導體基板的溫度且增幅小於40℃。
  15. 如申請專利範圍第13項所述之用以處理半導體基板的方法，其中減少壓力包括維持該半導體基板的表面的溫度範圍使小於60℃。
  16. 如申請專利範圍第1項所述之用以處理半導體基板的方法，更包括在將該半導體基板置於該化學氣相沉積反應腔體內之前，利用氫來終止該半導體基板的表面的矽，其中終止該表面的方法包括使氫氟酸持續存在。
  17. 如申請專利範圍第16項所述之用以處理半導體基板的方法，其中化學氣相沉積包括一磊晶製程。
  18. 一種處理一矽表面的方法，包括：裝載一基板至一基板架上，該基板架位於一反應腔體中；將一還原氣體通入該反應腔體中；以及在通入該還原氣體之後，減少該反應腔體中的壓力至1×10-6 托爾~10托爾之間的烘烤壓力，同時持續提供該還原氣體至該反應腔體中。
  19. 如申請專利範圍第18項所述之處理一矽表面的方法，其中減少該反應腔體中的壓力包括減少壓力至1×10-2 托爾~3托爾之間。
  20. 如申請專利範圍第18項所述之處理一矽表面的方法，其中裝載該基板包括在接近大氣壓力下裝載至該反應腔體中。
  21. 如申請專利範圍第18項所述之處理一矽表面的方法，其中減少壓力包括增加該基板的溫度，以使該基板的溫度從一初始烘烤溫度增加至一增加的烘烤溫度，該初始烘烤溫度為700℃~800℃之間，該增加的烘烤溫度約750℃~900℃之間。
  22. 如申請專利範圍第21項所述之處理一矽表面的方法，更包括：在增加該基板溫度之後，減少該基板溫度至500℃~700℃之間。
  23. 如申請專利範圍第18項所述之處理一矽表面的方法，其中減少壓力包括對多個位於該反應腔體中的加熱器維持一實質上固定的電源設定點。
  24. 如申請專利範圍第23項所述之處理一矽表面的方法，其中減少壓力會導致該基板的溫度增加，且該基板的溫度所增加的幅度大於0℃且小於20℃。
  25. 一種適合於半導體基板上進行化學氣相沉積的系統，該系統包括：一反應腔體，具有小於100升的容積，該反應腔體包 括一強化結構，以承受一小於5托爾的壓力；一自動裝置，配置來將一基板傳送至該反應腔體中；多個加熱組件，配置來加熱該反應腔體中的該基板；以及一控制器，於提供一還原氣體至該反應腔體中的同時，該控制器降低該反應腔體中的壓力至1×10-6 托爾~4托爾之間的一烘烤壓力，且該控制器更於該烘烤壓力下執行一低壓烘烤步驟，之後增加壓力至一沉積壓力。
  26. 如申請專利範圍第25項所述之適合於半導體基板上進行化學氣相沉積的系統，其中該控制器執行該低壓烘烤步驟約90秒~240秒，之後增加壓力至該沉積壓力，該沉積壓力為1托爾~100托爾之間。
  27. 如申請專利範圍第26項所述之適合於半導體基板上進行化學氣相沉積的系統，其中在進行該低壓烘烤製程時，該控制器對該些加熱組件維持實質上固定的電源。
  28. 如申請專利範圍第25項所述之適合於半導體基板上進行化學氣相沉積的系統，其中該控制器具有一閉迴路溫度控制模組，該閉迴路溫度控制模組適於在該控制器進行該低壓烘烤步驟時增加該基板的溫度，以使該基板的溫度從一初始烘烤溫度增加至750℃~900℃。
  29. 如申請專利範圍第25項所述之適合於半導體基板上進行化學氣相沉積的系統，更包括一用來將半導體前驅氣體通入該反應腔體中的半導體前驅供應線。
  30. 如申請專利範圍第25項所述之適合於半導體基板上進行化學氣相沉積的系統，更包括一用以減少反應腔體中的壓力並在60秒以內從大氣壓力減少至小於或等於1托爾的真空幫浦。
  31. 如申請專利範圍第25項所述之適合於半導體基板上進行化學氣相沉積的系統，其中該反應腔體的滲漏率為小於或等於10-9 大氣壓力-立方公分/秒。
  32. 如申請專利範圍第25項所述之適合於半導體基板上進行化學氣相沉積的系統，其中該反應腔體為一單晶圓冷牆化學氣相沉積反應腔體。
TW098114220A 2008-05-16 2009-04-29 用以處理半導體基板的方法、處理矽表面的方法以及系統 TWI463538B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US5377008P 2008-05-16 2008-05-16

Publications (2)

Publication Number Publication Date
TW201003748A TW201003748A (en) 2010-01-16
TWI463538B true TWI463538B (zh) 2014-12-01

Family

ID=41316591

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098114220A TWI463538B (zh) 2008-05-16 2009-04-29 用以處理半導體基板的方法、處理矽表面的方法以及系統

Country Status (4)

Country Link
US (1) US7871937B2 (zh)
JP (1) JP5547425B2 (zh)
KR (1) KR101614422B1 (zh)
TW (1) TWI463538B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI794733B (zh) * 2015-09-09 2023-03-01 紐西蘭商費雪派克保健有限公司 呼吸加濕系統
KR102476797B1 (ko) 2016-10-05 2022-12-09 삼성전자주식회사 반도체 장치 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7112538B2 (en) * 1998-01-09 2006-09-26 Asm America, Inc. In situ growth of oxide and silicon layers

Family Cites Families (121)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3623712A (en) 1969-10-15 1971-11-30 Applied Materials Tech Epitaxial radiation heated reactor and process
US3865072A (en) 1973-10-18 1975-02-11 Hls Ind Apparatus for chemically depositing epitaxial layers on semiconductor substrates
US4047496A (en) 1974-05-31 1977-09-13 Applied Materials, Inc. Epitaxial radiation heated reactor
US4115163A (en) 1976-01-08 1978-09-19 Yulia Ivanovna Gorina Method of growing epitaxial semiconductor films utilizing radiant heating
US4210925A (en) 1978-02-07 1980-07-01 Harris Corporation I2 L Integrated circuit and process of fabrication
JPS601952B2 (ja) 1980-01-25 1985-01-18 三菱電機株式会社 プラズマエツチング装置
US4361461A (en) 1981-03-13 1982-11-30 Bell Telephone Laboratories, Incorporated Hydrogen etching of semiconductors and oxides
JPS5924846A (ja) 1982-07-26 1984-02-08 エスヴィージー・リトグラフィー・システムズ・インコーポレイテッド ホトレジストの乾式現像法
US4615905A (en) 1982-09-24 1986-10-07 Sovonics Solar Systems, Inc. Method of depositing semiconductor films by free radical generation
US4517223A (en) 1982-09-24 1985-05-14 Sovonics Solar Systems Method of making amorphous semiconductor alloys and devices using microwave energy
US4699689A (en) 1985-05-17 1987-10-13 Emergent Technologies Corporation Method and apparatus for dry processing of substrates
US5373806A (en) 1985-05-20 1994-12-20 Applied Materials, Inc. Particulate-free epitaxial process
US4692343A (en) 1985-08-05 1987-09-08 Spectrum Cvd, Inc. Plasma enhanced CVD
US4632057A (en) 1985-08-05 1986-12-30 Spectrum Cvd, Inc. CVD plasma reactor
US4749440A (en) 1985-08-28 1988-06-07 Fsi Corporation Gaseous process and apparatus for removing films from substrates
EP0214690B1 (en) 1985-09-06 1992-03-25 Philips Electronics Uk Limited A method of manufacturing a semiconductor device
US5158644A (en) 1986-12-19 1992-10-27 Applied Materials, Inc. Reactor chamber self-cleaning process
US4913929A (en) 1987-04-21 1990-04-03 The Board Of Trustees Of The Leland Stanford Junior University Thermal/microwave remote plasma multiprocessing reactor and method of use
US4877757A (en) 1987-07-16 1989-10-31 Texas Instruments Incorporated Method of sequential cleaning and passivating a GaAs substrate using remote oxygen plasma
US4904621A (en) 1987-07-16 1990-02-27 Texas Instruments Incorporated Remote plasma generation process using a two-stage showerhead
US5138973A (en) 1987-07-16 1992-08-18 Texas Instruments Incorporated Wafer processing apparatus having independently controllable energy sources
US4820377A (en) 1987-07-16 1989-04-11 Texas Instruments Incorporated Method for cleanup processing chamber and vacuum process module
US5248636A (en) 1987-07-16 1993-09-28 Texas Instruments Incorporated Processing method using both a remotely generated plasma and an in-situ plasma with UV irradiation
US4870030A (en) 1987-09-24 1989-09-26 Research Triangle Institute, Inc. Remote plasma enhanced CVD method for growing an epitaxial semiconductor layer
US5319220A (en) 1988-01-20 1994-06-07 Sharp Kabushiki Kaisha Silicon carbide semiconductor device
JPH0228322A (ja) 1988-04-28 1990-01-30 Mitsubishi Electric Corp 半導体基板の前処理方法
US4940505A (en) 1988-12-02 1990-07-10 Eaton Corporation Method for growing single crystalline silicon with intermediate bonding agent and combined thermal and photolytic activation
US5156820A (en) 1989-05-15 1992-10-20 Rapro Technology, Inc. Reaction chamber with controlled radiant energy heating and distributed reactant flow
US5028973A (en) 1989-06-19 1991-07-02 Harris Corporation Bipolar transistor with high efficient emitter
JPH03130368A (ja) 1989-09-22 1991-06-04 Applied Materials Inc 半導体ウェーハプロセス装置の洗浄方法
US5211796A (en) 1990-01-08 1993-05-18 Lst Logic Corporation Apparatus for performing in-situ etch of CVD chamber
US5198634A (en) 1990-05-21 1993-03-30 Mattson Brad S Plasma contamination removal process
JP2590295B2 (ja) 1990-06-06 1997-03-12 株式会社東芝 半導体装置及びその製造方法
KR930007190B1 (ko) 1990-08-21 1993-07-31 삼성전자 주식회사 화합물 반도체 장치
JPH04177825A (ja) * 1990-11-13 1992-06-25 Clarion Co Ltd エピタキシャル成長方法及び化学気相成長装置
US5252841A (en) 1991-05-09 1993-10-12 Hughes Aircraft Company Heterojunction bipolar transistor structure having low base-collector capacitance, and method of fabricating the same
JPH0562911A (ja) * 1991-09-04 1993-03-12 Fujitsu Ltd 半導体超格子の製造方法
JP2855908B2 (ja) 1991-09-05 1999-02-10 日本電気株式会社 半導体装置及びその製造方法
JPH05175216A (ja) 1991-12-24 1993-07-13 Rohm Co Ltd ヘテロ接合バイポーラトランジスタおよびその製法
US5228206A (en) 1992-01-15 1993-07-20 Submicron Systems, Inc. Cluster tool dry cleaning system
US5352636A (en) 1992-01-16 1994-10-04 Applied Materials, Inc. In situ method for cleaning silicon surface and forming layer thereon in same chamber
JPH05217916A (ja) * 1992-01-31 1993-08-27 Nec Corp 半導体装置の製造方法
US5425842A (en) 1992-06-09 1995-06-20 U.S. Philips Corporation Method of manufacturing a semiconductor device using a chemical vapour deposition process with plasma cleaning of the reactor chamber
US5326992A (en) 1992-07-29 1994-07-05 The United States Of America As Represented By The Secretary Of The Navy Silicon carbide and SiCAlN heterojunction bipolar transistor structures
US5275687A (en) 1992-11-20 1994-01-04 At&T Bell Laboratories Process for removing surface contaminants from III-V semiconductors
US5285089A (en) 1992-12-02 1994-02-08 Kobe Steel U.S.A., Inc. Diamond and silicon carbide heterojunction bipolar transistor
JP2804700B2 (ja) 1993-03-31 1998-09-30 富士通株式会社 半導体装置の製造装置及び半導体装置の製造方法
JP3299807B2 (ja) 1993-04-07 2002-07-08 シャープ株式会社 ヘテロ接合バイポーラトランジスタ
US5380370A (en) 1993-04-30 1995-01-10 Tokyo Electron Limited Method of cleaning reaction tube
JP3292894B2 (ja) 1993-05-12 2002-06-17 日本電信電話株式会社 集積化受光回路
DE69421465T2 (de) 1993-07-30 2000-02-10 Applied Materials Inc Verfahren zur Ablagerung von Silzium-Nitrid auf Siliziumoberflächen
US5421957A (en) 1993-07-30 1995-06-06 Applied Materials, Inc. Low temperature etching in cold-wall CVD systems
US5422502A (en) 1993-12-09 1995-06-06 Northern Telecom Limited Lateral bipolar transistor
JPH07169693A (ja) 1993-12-16 1995-07-04 Mitsubishi Electric Corp 横型減圧ｃｖｄ装置及びそのクリーニング方法
JP2611640B2 (ja) 1993-12-20 1997-05-21 日本電気株式会社 ヘテロ接合バイポーラトランジスタ
US5403434A (en) 1994-01-06 1995-04-04 Texas Instruments Incorporated Low-temperature in-situ dry cleaning process for semiconductor wafer
US5609721A (en) 1994-03-11 1997-03-11 Fujitsu Limited Semiconductor device manufacturing apparatus and its cleaning method
JP3328416B2 (ja) 1994-03-18 2002-09-24 富士通株式会社 半導体装置の製造方法と製造装置
TW406861U (en) 1994-07-28 2000-09-21 Semiconductor Energy Lab Laser processing system
FR2728388A1 (fr) 1994-12-19 1996-06-21 Korea Electronics Telecomm Procede de fabrication d'un transistor bipolaire
DE19503718A1 (de) 1995-02-04 1996-08-08 Leybold Ag UV-Strahler
US5686748A (en) 1995-02-27 1997-11-11 Micron Technology, Inc. Dielectric material and process to create same
JPH08236540A (ja) 1995-03-01 1996-09-13 Mitsubishi Electric Corp 半導体装置の製造方法、及び半導体装置
JPH08306700A (ja) 1995-04-27 1996-11-22 Nec Corp 半導体装置及びその製造方法
US5665614A (en) 1995-06-06 1997-09-09 Hughes Electronics Method for making fully self-aligned submicron heterojunction bipolar transistor
JPH0927457A (ja) * 1995-07-12 1997-01-28 Sony Corp 薄膜堆積方法
US6060397A (en) 1995-07-14 2000-05-09 Applied Materials, Inc. Gas chemistry for improved in-situ cleaning of residue for a CVD apparatus
DE19533313A1 (de) 1995-09-08 1997-03-13 Max Planck Gesellschaft Halbleiterstruktur für einen Transistor
US5693147A (en) 1995-11-03 1997-12-02 Motorola, Inc. Method for cleaning a process chamber
US5783495A (en) 1995-11-13 1998-07-21 Micron Technology, Inc. Method of wafer cleaning, and system and cleaning solution regarding same
US5998305A (en) 1996-03-29 1999-12-07 Praxair Technology, Inc. Removal of carbon from substrate surfaces
JP3400293B2 (ja) 1996-05-01 2003-04-28 株式会社東芝 Ｃｖｄ装置及びそのクリーニング方法
US6058945A (en) 1996-05-28 2000-05-09 Canon Kabushiki Kaisha Cleaning methods of porous surface and semiconductor surface
US6043519A (en) 1996-09-12 2000-03-28 Hughes Electronics Corporation Junction high electron mobility transistor-heterojunction bipolar transistor (JHEMT-HBT) monolithic microwave integrated circuit (MMIC) and single growth method of fabrication
US5788778A (en) 1996-09-16 1998-08-04 Applied Komatsu Technology, Inc. Deposition chamber cleaning technique using a high power remote excitation source
US6347636B1 (en) 1996-11-13 2002-02-19 Applied Materials, Inc. Methods and apparatus for gettering fluorine from chamber material surfaces
JP2950272B2 (ja) 1997-01-24 1999-09-20 日本電気株式会社 半導体薄膜の製造方法
US5849092A (en) 1997-02-25 1998-12-15 Applied Materials, Inc. Process for chlorine trifluoride chamber cleaning
US6110289A (en) 1997-02-25 2000-08-29 Moore Epitaxial, Inc. Rapid thermal processing barrel reactor for processing substrates
US5992429A (en) 1997-03-13 1999-11-30 Itt Manufacturing Enterprises Method for cleaning semiconductor wafers with an external heat source
JPH10321610A (ja) 1997-03-19 1998-12-04 Fujitsu Ltd 半導体装置の製造方法
US5859447A (en) 1997-05-09 1999-01-12 Yang; Edward S. Heterojunction bipolar transistor having heterostructure ballasting emitter
FR2764118B1 (fr) 1997-05-30 2000-08-04 Thomson Csf Transistor bipolaire stabilise avec elements isolants electriques
US5759281A (en) 1997-06-30 1998-06-02 Emcore Corporation CVD reactor for uniform heating with radiant heating filaments
US6079426A (en) 1997-07-02 2000-06-27 Applied Materials, Inc. Method and apparatus for determining the endpoint in a plasma cleaning process
JP3292101B2 (ja) 1997-07-18 2002-06-17 信越半導体株式会社 珪素単結晶基板表面の平滑化方法
US6165273A (en) 1997-10-21 2000-12-26 Fsi International Inc. Equipment for UV wafer heating and photochemistry
US6107192A (en) 1997-12-30 2000-08-22 Applied Materials, Inc. Reactive preclean prior to metallization for sub-quarter micron application
US6095159A (en) 1998-01-22 2000-08-01 Micron Technology, Inc. Method of modifying an RF circuit of a plasma chamber to increase chamber life and process capabilities
US6294466B1 (en) 1998-05-01 2001-09-25 Applied Materials, Inc. HDP-CVD apparatus and process for depositing titanium films for semiconductor devices
US6395192B1 (en) 1998-05-26 2002-05-28 Steag C.V.D. Systems Ltd. Method and apparatus for removing native oxide layers from silicon wafers
US6221168B1 (en) 1998-06-16 2001-04-24 Fsi International, Inc. HF/IPA based process for removing undesired oxides form a substrate
US6095085A (en) 1998-08-20 2000-08-01 Micron Technology, Inc. Photo-assisted remote plasma apparatus and method
US6593211B2 (en) 1998-09-04 2003-07-15 Canon Kabushiki Kaisha Semiconductor substrate and method for producing the same
JP3478141B2 (ja) 1998-09-14 2003-12-15 信越半導体株式会社 シリコンウエーハの熱処理方法及びシリコンウエーハ
US6204120B1 (en) 1998-09-28 2001-03-20 Ag Associates (Israel) Ltd. Semiconductor wafer pretreatment utilizing ultraviolet activated chlorine
EP1043764A4 (en) 1998-10-29 2004-05-26 Shinetsu Handotai Kk SEMICONDUCTOR DISC AND PRODUCTION METHOD
US6374831B1 (en) 1999-02-04 2002-04-23 Applied Materials, Inc. Accelerated plasma clean
US6110836A (en) 1999-04-22 2000-08-29 Applied Materials, Inc. Reactive plasma etch cleaning of high aspect ratio openings
US6339028B2 (en) 1999-04-27 2002-01-15 Stmicroelectronics, Inc. Vacuum loadlock ultra violet bake for plasma etch
US6190453B1 (en) 1999-07-14 2001-02-20 Seh America, Inc. Growth of epitaxial semiconductor material with improved crystallographic properties
US6346489B1 (en) 1999-09-02 2002-02-12 Applied Materials, Inc. Precleaning process for metal plug that minimizes damage to low-κ dielectric
US6313042B1 (en) 1999-09-03 2001-11-06 Applied Materials, Inc. Cleaning contact with successive fluorine and hydrogen plasmas
US6071823A (en) 1999-09-21 2000-06-06 Promos Technology, Inc Deep trench bottle-shaped etch in centura mark II NG
US6457478B1 (en) 1999-11-12 2002-10-01 Michael J. Danese Method for treating an object using ultra-violet light
US6348125B1 (en) 2000-01-17 2002-02-19 Micron Technology, Inc. Removal of copper oxides from integrated interconnects
US6316795B1 (en) 2000-04-03 2001-11-13 Hrl Laboratories, Llc Silicon-carbon emitter for silicon-germanium heterojunction bipolar transistors
US6329297B1 (en) 2000-04-21 2001-12-11 Applied Materials, Inc. Dilute remote plasma clean
US6498107B1 (en) 2000-05-01 2002-12-24 Epion Corporation Interface control for film deposition by gas-cluster ion-beam processing
US6319861B1 (en) 2000-05-02 2001-11-20 United Microelectronics Corp. Method of improving deposition
US6372657B1 (en) 2000-08-31 2002-04-16 Micron Technology, Inc. Method for selective etching of oxides
US6534412B1 (en) 2000-10-11 2003-03-18 United Microelectronics Corp. Method for removing native oxide
US6524936B2 (en) 2000-12-22 2003-02-25 Axcelis Technologies, Inc. Process for removal of photoresist after post ion implantation
US20020124867A1 (en) 2001-01-08 2002-09-12 Apl Co., Ltd. Apparatus and method for surface cleaning using plasma
JP3557457B2 (ja) 2001-02-01 2004-08-25 東北大学長 ＳｉＣ膜の製造方法、及びＳｉＣ多層膜構造の製造方法
KR20040008193A (ko) 2001-05-30 2004-01-28 에이에스엠 아메리카, 인코포레이티드 저온 로딩 및 소성
KR100431657B1 (ko) 2001-09-25 2004-05-17 삼성전자주식회사 웨이퍼의 처리 방법 및 처리 장치, 그리고 웨이퍼의 식각방법 및 식각 장치
JP4215447B2 (ja) * 2002-04-17 2009-01-28 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
US6810168B1 (en) 2002-05-30 2004-10-26 Kotura, Inc. Tunable add/drop node
US20050176252A1 (en) 2004-02-10 2005-08-11 Goodman Matthew G. Two-stage load for processing both sides of a wafer
US20080289650A1 (en) 2007-05-24 2008-11-27 Asm America, Inc. Low-temperature cleaning of native oxide

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7112538B2 (en) * 1998-01-09 2006-09-26 Asm America, Inc. In situ growth of oxide and silicon layers

Also Published As

Publication number Publication date
KR101614422B1 (ko) 2016-04-21
KR20090119724A (ko) 2009-11-19
JP5547425B2 (ja) 2014-07-16
US20090286406A1 (en) 2009-11-19
US7871937B2 (en) 2011-01-18
JP2009278086A (ja) 2009-11-26
TW201003748A (en) 2010-01-16

Similar Documents

Publication Publication Date Title
TWI307912B (en) Low temperature load and bake
JP5393895B2 (ja) 半導体装置の製造方法及び基板処理装置
JP5495847B2 (ja) 半導体装置の製造方法、基板処理装置および基板処理方法
US7524769B2 (en) Method and system for removing an oxide from a substrate
US9885123B2 (en) Rapid bake of semiconductor substrate with upper linear heating elements perpendicular to horizontal gas flow
JP2013243193A (ja) 半導体装置の製造方法
TW202104636A (zh) 成膜方法及成膜裝置
TWI463538B (zh) 用以處理半導體基板的方法、處理矽表面的方法以及系統
JPH1112738A (ja) Ｃｖｄ成膜方法
JP2010109335A (ja) シリコン酸化膜の除去方法及び処理装置
EP1044291A1 (en) In situ growth of oxide and silicon layers
TWI547975B (zh) 用於在處理腔室中處理基板之方法、用於處理基板之方法及裝置、用於製備用於在處理腔室中沈積之基板的方法以及半導體結構
CN115928203A (zh) 外延晶圆生产设备、外延晶圆生产方法和装置
US20080081112A1 (en) Batch reaction chamber employing separate zones for radiant heating and resistive heating
CN113243039B (zh) 生长掺杂iv族材料的方法
JP6630237B2 (ja) 半導体装置の製造方法、基板処理装置及びプログラム
JP2004537855A (ja) 薄いエピタキシャル半導体層の製造方法および装置
JP2006108595A (ja) 半導体装置の製造方法
CN116377413A (zh) 一种生长硅薄膜的工艺方法及半导体设备
JP2011060908A (ja) 半導体装置の製造方法および製造装置
JP2018160516A (ja) 半導体装置の製造方法、基板処理装置およびプログラム