JP5547425B2 - ウェーハを処理するプロセスおよび装置 - Google Patents

ウェーハを処理するプロセスおよび装置 Download PDF

Info

Publication number
JP5547425B2
JP5547425B2 JP2009112415A JP2009112415A JP5547425B2 JP 5547425 B2 JP5547425 B2 JP 5547425B2 JP 2009112415 A JP2009112415 A JP 2009112415A JP 2009112415 A JP2009112415 A JP 2009112415A JP 5547425 B2 JP5547425 B2 JP 5547425B2
Authority
JP
Japan
Prior art keywords
pressure
substrate
reaction chamber
temperature
bake
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009112415A
Other languages
English (en)
Other versions
JP2009278086A5 (ja
JP2009278086A (ja
Inventor
ハーリス スコット ロビン
ジョンソン マット
Original Assignee
エーエスエム アメリカ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エーエスエム アメリカ インコーポレイテッド filed Critical エーエスエム アメリカ インコーポレイテッド
Publication of JP2009278086A publication Critical patent/JP2009278086A/ja
Publication of JP2009278086A5 publication Critical patent/JP2009278086A5/ja
Application granted granted Critical
Publication of JP5547425B2 publication Critical patent/JP5547425B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • H01L21/02661In-situ cleaning
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02Pretreatment of the material to be coated
    • C23C16/0209Pretreatment of the material to be coated by heating
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/186Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08Etching
    • C30B33/12Etching in gas atmosphere or plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Thermal Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)

Description

(関連出願の相互参照)
本出願は、2008年5月16日に出願された米国仮特許出願第61/053,770号明細書の利益を主張し、この出願は本明細書中でその全体において参照することにより援用される。
(発明の分野)
本発明は、半導体基板の処理に関し、より詳細には、低圧でのベークおよびそれに続く、単一ウェーハの化学気相成長法(CVD)のチャンバ内でのインサイチュ(その場で)のエピタキシャル成長に関する。
高温反応室は、半導体基板上の集積回路などの非常に細かい大きさの構造物を製造するために用いられる。シリコンウェーハなどの1つ以上の基板(基板上または基板内に前もって形成された構造物を含んでも、含まなくてもよい)は、反応チャンバ内の基板支持部上に配置される。この基板は所望の温度にまで熱せられる。通常の処理工程において、反応ガスは熱せられた基板を通過して、基板上の反応ガスまたは前駆ガスから生じる材料の薄層のCVDを引き起こさせる。様々なプロセス条件、特に温度の均一性および反応ガスの配分は、生じる高品質の層を保証するために、注意深く制御されなければならない。
堆積、ドーピング、フォトリソグラフィー、およびエッチングの一連の工程を介して、開始時の基板およびその後の層は、基板の大きさや回路の複雑さ具合によるが、数十から数千、または数百万もの集積デバイスから製造する単層を用いて集積回路へと変換される。
バッチプロセッサは、従来から半導体業界において用いられ、多数のウェーハを同時に処理することを可能にし、それゆえウェーハ1個当たりの処理時間およびコストを経済的に下げる。しかしながら、最近の小型化とそれに付随する回路密度における進歩により、半導体処理における欠陥に対する許容性が低くなっている。従って、単一ウェーハ処理の反応器が、堆積条件の制御を改良するために開発されている。
他の処理パラメータの中でも、単一ウェーハ処理は、非常に改良された温度およびウェーハにわたるガス流の分配を有する。しかしながら、優れた処理制御と引き換えに、処理時間はバッチ式を用いるよりもさらに重要になっている。処理時間に加えられる時間(秒)は、同一の単一ウェーハを処理するチャンバを介して一つずつ連続して処理されるウェーハの数により増加しなければならない。逆に言えば、ウェーハのスループットにおけるあらゆる改良により、著しく製造コストを節約することができる。
処理制御が特に重要であり、かつ単一のウェーハ処理が特に有用である1つの処理は、エピタキシャル層の形成である。堆積された層が下地のシリコンウェーハと同一の結晶構造を有する場合、それはエピタキシャル層と呼ばれる。堆積条件を注意深く制御し、反応ガスが熱せられた基板上を通過すると、その結果、堆積粒子は下地の結晶構造と一致して堆積し、このようにして、成長層が拡大する。トランジスタを含む最下位のデバイスは、単一結晶の半導体基板上に形成されたエピタキシャル層をしばしば含む。
重要なことは、エピタキシャル層が、デバイスの操作に影響を及ぼし得る不純物のない、純結晶構造を維持することである。エピタキシャル成長の前に、下地の基板の純度および結晶構造が、得られるエピタキシャル層に強く影響を及ぼす。基板表面における不純物、例えば自然に形成する「自然酸化物」や炭素不純物は、結晶構造およびその結果として形成される各々の上層の電気特性に干渉してしまい、それにより、多結晶の層を形成してしまう。汚れがなく、酸化されていない半導体または導体表面もまた、エピタキシャル成長以外の多くの場面において所望されることに留意されたい。
通常、ウェーハは、「APM」洗浄として公知の、水酸化アンモニウム、過酸化水素の混合物を用いて、堆積の前に洗浄される。酸化されていない表面が必要とされる場合、シリコンウェーハは、通常、フッ化水素酸の水溶液に浸漬されるか、または、APM洗浄によって残された酸化被膜をエッチングするためにHF気相処理され、理論的には、水素終端を得る。様々な種類のAPM洗浄およびフッ化水素酸の処理が存在する。洗浄後、ウェーハは、通常は、さらなる処理の前に、所定時間の間、保存される。自然酸化物は、それまで酸化されていなかったシリコンウェーハ表面上に、それが空気または湿気に曝されたほぼ直後に形成される傾向にある。さらに、シリコン−フッ素およびシリコン−炭素結合が、洗浄後のシリコンウェーハ表面にしばしば見受けられる。その表面上のフッ素および炭素の不純物は、熱履歴(プロセス中にウェーハが受けたトータルの熱量。温度と、その温度にさらされた時間の関数)および/またはウェーハ表面上に成長または堆積される層の品質に支障を来たし得る。
シリコンウェーハが、最終洗浄工程(「HF最終」処理としても公知である)として、フッ化水素酸に浸漬される場合、シリコンの表面は、通常、ほぼ水素の単分子層で終端され、殆どはSi−H結合を介して基板に付着される。水素終端化された表面は、未処理のシリコンよりも耐酸化性に優れている。所望の場合、水素終端は、約500℃より高い温度にて除去可能である。しかしながら、従来のHF最終処理の後のシリコンウェーハの表面は、通常、元の酸化被膜が除去された後、約20分以内に再び酸化が始まり、そのシリコンウェーハの表面上において、新たな5Åから7Å厚の酸化被膜を急速に形成する。炭素またはフッ素終端は再酸化をより良く防ぐことができる。しかし、これは他の問題、例えば、不純物の混入または後の処理の前に終端を除去することにおける困難さを導く。HF最終処理後の再酸化の問題は、多くのシリコンデバイスの高スループットでの製造に対して支障を来たしている。
従って、化学気相成長法の前に基板表面を純化する方法、および形成後の堆積された層の純度を維持する方法についての必要性が存在する。望ましくは、そのような方法は、システムのコストを上昇させることなく、またはウェーハのスループットを減少させることなく、単一ウェーハのエピタキシャルシリコン堆積チャンバに適合されるべきである。一部の構成において、これらの方法は、その後のエピタキシャル層についての熱履歴を消費するべきではない。これらおよび他の必要性は、本発明内のいくつかの実施形態によって満たされる。
本発明の一態様によれば、基板を、化学気相成長法の反応チャンバ内の基板支持部に負荷することと、この反応チャンバ内の圧力を、約1×10-6Torr(約133.32×10-6Pa)から10Torr(約1333.22Pa)の間のベーク圧力にまで低減すること、によって半導体基板を処理する方法が提供される。本方法はさらに、このベーク圧力から堆積圧力にまで、この反応チャンバ内の圧力を上昇させることと、この堆積圧力にて、化学気相成長法によって層を堆積することとを含む。
本発明の別の態様は、シリコン表面を洗浄する方法を提供する。本方法は、さらに、この基板を、反応チャンバ内の基板支持部に負荷することと、還元ガスをこの反応チャンバに導入することとを含む。本方法は、さらに、還元ガスを導入した後、この還元ガスを反応チャンバに供給し続けながら、反応チャンバ内の圧力を、約1×10-6Torr(約133.32×10-6Pa)から10Torr(約1333.22Pa)の間のベーク圧力にまで低減することを含む。
本発明の別の態様によれば、半導体基板上での化学気相成長法のためのシステムが提供される。このシステムは、約100リットル未満の大きさを有し、5Torr(約666.61Pa)未満の圧力に耐えるように構成された強化構造を備える反応チャンバを備える。このシステムは、さらに、基板をこの反応チャンバに搬送するように構成されたロボットと、この反応チャンバ内においてこの基板を加熱するように構成された複数の加熱素子とを備える。このシステムは、さらに、この反応チャンバ内の圧力を低減し、約1×10-6Torr(約133.32×10-6Pa)から4Torr(約533.29Pa)の間のベーク圧力にて、低圧でのベークを実行するように構成された制御器を備える。
本発明のこれらおよび他の態様は、以下の記載および添付の図面から当業者には容易に明らかである。
本発明の実施形態に係る処理を概略的に示すフローチャートである。 本発明の実施形態に係る別の処理を概略的に示すフローチャートである。 本発明の特定の実施形態に係る基板温度および反応チャンバ圧力を示すプロット図である。 本発明の別の実施形態に係る基板温度および反応チャンバ圧力を示すプロット図である 本発明の実施形態に係るベークおよびCVD反応装置の概略図である。 図5Aは、本発明の実施形態に係る処理前のウェーハの概略断面図である。図5Bは、本発明の実施形態に係る洗浄後のウェーハの概略図である。図5Cは、本発明の実施形態に係るエピタキシャル後のウェーハの概略図である。
本発明の好ましい実施形態が、単一基板の反応チャンバに関して記載されるが、当業者は、本明細書において教示される原理および利点が、他の種類の堆積反応器への適用を有することを理解する。さらに、一連の処理工程が本明細書において開示されるが、当業者は、他の開示された工程の一部が欠けた場合であっても、特定の開示された工程の有用性を認識するものである。
インサイチュの堆積の前に半導体表面から不純物を除去するために、低温かつ迅速なベーキングのためのシステムおよび方法を提供する。有利にも、短時間での低温処理は、熱履歴を殆ど消費せず、スループットを改良する。本発明の実施形態は化学気相成長法(CVD)を主に参照して説明するが、当業者は原子層堆積(ALD)にも適していることを理解する。さらに、実施形態はウェーハまたは半導体ウェーハを参照して記載するが、当業者は、層が堆積されるシリコンを含む表面を有する他の基板もまた使用可能であることを理解する。また、当業者は、図面および明細書の記載がパターン化されていないウェーハを示しているが、本明細書において記載される処理はまた、パターン化されているウェーハを用いても実行可能であることを理解する。
図1Aは、シリコンを含む主要な表面を有する基板を処理するプロセスを概略的に示す。図1Aは、HF最終処理100を用いて処理を開始して、水素を用いて主要な表面においてシリコンを終端することを示す。しかしながら、HF最終処理は必須ではなく、表面を洗浄する他の処理が、HF最終の前に実行されてもよい。例えば、「LOW TEMPERATURE LOAD AND BAKE」と題され、2006年9月19日に発行された米国特許第7,108,748号明細書に記載されるように、水酸化アンモニウム/過酸化水素の混合物(APM)を用いて表面を洗浄してもよい。APM洗浄および/または他の洗浄処理などが実行されるとしても、酸化被膜222は通常、図5Aに示すように、基板220の表面221に、後で存在する。HF最終処理100はこの酸化被膜222を除去し(それは一時的なものである)、その表面221上に水素終端を提供する。
HF最終処理100に用いられる例示的な低濃度のフッ化水素酸(水溶液)は、およそ0.5重量%から1.0重量%の濃度のフッ化水素、より特定的には、およそ0.5重量%のHFを有する。このエッチング処理100のための低濃度のフッ化水素酸を使用して、シリコンウェーハの表面上の汚染を最小限にする。この低濃度のフッ化水素酸は、好ましくは、約35℃から60℃の温度、より好ましくは、約50℃にまで熱せられて、粒子を最小限に抑え、シリコンウェーハの表面上の水素終端を向上させる。また、この熱せられた低濃度のフッ化水素酸によるエッチングは、シリコンウェーハの表面全体において、均一な酸化エッチング速度を提供する。例示的な手順において、シリコンウェーハは、およそ60秒間、およそ50℃の温度にて、およそ0.5重量%の濃度のフッ化水素を有する低濃度のフッ化水素酸を用いてエッチングされる。
一実施形態において、基板は水性または湿潤性のHF槽において浸漬されるが、HF気相もまた、他の構成において用いることができる。エッチング槽内の低濃度のフッ化水素酸を形成するために用いられる超高純度の水は高抵抗性を有し、これは金属レベルが低いことを示している。エッチング槽内の低濃度のフッ化水素酸を形成するために用いられる水は、25℃の温度にて、約15メガオーム−cm(MΩ−cm)より高い抵抗性を有する。一実施形態において、その抵抗性は、少なくとも約18MΩ−cmである。また、全有機体炭素(TOC)および溶解シリカは、好ましくは、10ppb(10億分の1)未満のレベルに最小限に抑えられる。
一実施形態において、エッチング槽内の低濃度のフッ化水素酸を形成するために用いられるフッ化水素酸は、ギガビット等級(1兆分の1程度の不純物)の、低レベルの粒子および溶解性金属を有するフッ化水素酸であり、Alameda Chemical of Tempe(アリゾナ州、(480)785−4685)からの49%溶液中の分類番号107101として市販されている。
HF最終処理100の後、図1Aに示すように、基板を負荷する(110)ことによって、反応チャンバに搬送する。一実施形態において、反応チャンバは単一基板の、水平流(horizontal flow)、冷壁(cold−wall)反応器を備える。上述のように、単一ウェーハ処理ツールは、通常、従来のバッチ式よりも、処理制御および均一性により優れていることが実証されている。しかしながら、1つのみ、または多くても少数の基板が一度に処理可能であり、均一性および処理制御における利点はスループットを犠牲にして成立する。単一基板処理チャンバの大きさは様々であり、その中で処理されるウェーハの大きさに依存する。例えば、300mmのウェーハのための単一基板処理チャンバは、約100リットル未満、特に、約30リットル未満の容量を有してもよい。200mmのウェーハを処理するために設計された単一ウェーハ処理チャンバの総容量は、約30リットル未満、特に、約10リットル未満であってもよい。これらのチャンバの「効果的な」量(処理ガスが流れる分配器より上の量)は、およそ、チャンバの総量の半分であることが理解されている。これらの大きさの単一基板処理チャンバは、単一ウェーハのエピタキシャル成長ツールの一群のEPSILON(登録商標)を記載した「IN SITU GROWTH OF OXIDE AND SILICON LAYERS」と題された、2004年6月15日に発行された米国特許第6,749,687号に十分に記載され、これは、アリゾナ州、フェニックスの、ASM America,Inc.から市販されている。当業者は、量が300mmから450mmのウェーハの変化に応じて増減することを理解する。
また、EPSILON(登録商標)の単一経路の水平流設計は、低い滞留時間で、反応ガスの層が流れることを可能にし、次いで、連続した処理を容易にし、その一方で、相互の反応作用、およびチャンバ表面の反応作用を最小限に抑える。そのような層の流れにより、相互に反応し得る反応物を連続して流すことを可能にする。回避すべき反応は、高度に発熱する反応または爆発性の反応、およびチャンバの粒子状汚染物を生成する反応を含む。さらに、チャンバは、処理の間、チャンバを迅速にパージすること、例えば、サセプタに基板を負荷した後に、チャンバから、空気および湿気をパージすることを容易にする。
石英処理チャンバまたは反応チャンバを含むCVD反応器は、本明細書に開示される方法に対して特有の有用性を有する。そのような反応器は、同一のチャンバ内において、安全にかつきれいに、連続して複数の処理を成し遂げる。本明細書に記載された処理は低圧であるため、反応チャンバは構造的に強化される必要があってもよい。例えば石英チャンバは、複数の肋材を備えてもよく、低減された圧力でのCVD処理の間、チャンバの外側の周囲空気によって与えられる圧力を支持する。一実施形態において、反応チャンバは5Torr(約666.61Pa)以下の内圧に耐えるように構成される。他の実施形態は、1×10-2Torr(約133.32×10-2Pa)以下の内圧に耐えるように構成される反応チャンバを提供する。さらに重く強化された反応チャンバは、約1×10-6Torr(約133.32×10-6Pa)にまで低下した内圧に耐えるように構成できる。さらに、反応チャンバはそのような低圧での漏れ、例えば10-9atm−cc/秒以下での漏れに対して実質的に不浸透性であるべきである。本発明の実施形態に係る例示的な反応器は、アリゾナ州、フェニックスのASM America,IncからのEPSILON(登録商標)3200の製品にて商業的に使用されている。
負荷(110)を容易にするために、ロボットを、チャンバの外側からチャンバ内に、そして基板支持構造へとウェーハを移送するために使用してもよい。一部の実施形態において、負荷(110)は、ゲートバルブを反応チャンバに対して開け、ウェーハを搬送するロボットを反応チャンバへと挿入し、そのロボットがウェーハを支持構造に落下させることを可能にし、そのロボットを反応チャンバから回収し、ゲートバルブを閉じることを含む。支持構造は、基板ホルダ(ウェーハがその上で静止する)およびその基板ホルダを支持する支持スパイダを備えてもよい。スパイダは、下位チャンバ壁内で開口部から下方に延在するシャフトに取り付けられる。
一実施形態において、冷壁反応器は、放射熱エネルギーの「サセプタ」または吸収器である基板ホルダを有する。典型的なサセプタは、SicまたはSicコーティングを施されたグラファイトで形成され、ウェーハエッジの周囲に約1mm未満のクリアランスを有する、200mmまたは300mmに適合するポケットサイズのウェーハ(あるいは、将来的に450mmのウェーハ)を備えてもよい。他の構成において、サセプタは他の大きさのウェーハを支持するように設計可能である。一実施形態において、サセプタは標準的なサセプタであってもよく、その質量は、支持するように設計されたウェーハよりも大きい。そのような標準的なサセプタは、支持されるべきウェーハの熱質量の約3倍より大きい熱質量を有することができる。サセプタは、ウェーハが負荷された場合に、600℃から800℃の間の温度、特に、650℃から750℃の間にて維持されてよい。
一部の実施形態において、ウェーハが負荷されている間であって、反応チャンバのドアが閉じる前に、還元剤が反応チャンバに供給される。還元剤はウェーハの表面上の界面酸素の形成を除去または遅滞させる。図1Aに示す処理において、供給(120)は、1slm(standard liters per minute)から80slmの間の速度にて、水素ガスを反応チャンバに供給することを含む。ポンプ容量およびチャンバの強度に依存して、極端に高い流量はチャンバの圧力を上昇させる傾向を有する。当業者は、本明細書の開示に鑑みて、他のハードウェア構成のために、適切な範囲が、界面酸素に影響を及ぼすことを決定するために、1つの変量(例えば圧力)を設定して、他の変量を変更する(例えばガスの流量を減少させる)ことが決定可能であることを容易に理解する。説明された実施形態が水素ガスを用いる一方で、他の還元ガスが、水素ガスに追加して、またはその代替として用いられてもよい。
図1Aは、負荷(110)の後に、水素ガスを反応チャンバに供給(120)を示すが、その供給(120)は、チャンバに対してゲートバルブが閉じる前に開始されてよく、かつ負荷(110)の前に開始されてよく、その結果、ウェーハは還元ガス環境に負荷される。他の実施形態は反応チャンバ内に還元ガス環境を提供しなくてもよい。還元ガス環境を提供するこれらの実施形態において、還元ガスは、処理の他の段階(例えば、ウェーハが負荷された後であって、ポンプ動作が始まる前、またはポンプ動作が生じている間など)にて供給されてもよい。反応チャンバに供給されている水素ガスの流量は、処理の異なる段階において可変であってよい。例えば、反応チャンバ内の総圧力が低減される場合、例えば5slmから20slmの間などの低減された流量が、ポンプ動作および反応チャンバの低圧維持を支援するために供給されてもよい。
負荷(110)の後、温度遷移130により、負荷時の温度から初期のベーク時の温度へと基板の温度が増加する。負荷時の温度は、基板が負荷されている間の、サセプタの温度または基板支持部の温度であり、ベーク時の温度は、低圧でのベークが行われている間の、基板の温度である。低圧でのベーク(150)の間、基板の温度が変動可能であるように、ベーク時の温度は時間と共に可変である。温度遷移130は、約0℃から100℃の間で、より特定的には、約25℃から75℃の間で、基板の温度を上昇させてもよい。図2および図3に示す実施形態において、負荷時の温度は700℃であり、温度遷移130は、50℃から初期のベーク時の温度750℃で、好ましくは、約20秒から30秒(1.7−2.5℃/秒の遷移)の間の遷移時間の間、基板の温度を上昇させてもよい。
温度遷移130の後、低圧でのベーク150が開始し、このとき、ポンプ動作により反応チャンバ内の圧力が低減する。反応チャンバ内の圧力を低減することで、ウェーハの低圧でのベークが可能となり、このベークは、有利にも、迅速に、かつ熱履歴に対しては最小限のコストにて、ウェーハから酸化成長を除去する。理論によって本開示を限定することなく、低圧でのベークはウェーハ上にわたる境界層を低減させ、それにより、ウェーハ表面への水素の移動を容易にすると考えられる。
APM洗浄、HF最終、および/または他の洗浄処理がウェーハを反応チャンバに負荷する前に実行される場合であっても、酸化皮膜222は、典型的には、図5Aに示すように、洗浄処理の完了とウェーハの負荷との間の時間間隔内に、表面221上に再び成長する。低圧でのベークは、ウェーハの主要な表面221上の酸化物を実質的に除去し、その結果、図5Bに示すように、ウェーハ220は、その後に、きれいな表面223を有する。一実施形態において、きれいなウェーハ表面221は、二次質量分析を用いて検出可能でない酸素のレベルを有し、その装置のバックグラウンドレベルは、1cm3あたり約5×1017アトム以下である。低圧でのベークの後に、エピタキシャルCVD処理が実行されてよく、それにより、図5Cに示すように、ウェーハ220上にエピタキシャル層225が形成する。
一部の実施形態において、例えば、ウェーハが大気圧での環境から負荷される場合、低圧でのベーク150が開始する前の反応チャンバの圧力は実質的に大気圧である。他の構成において、例えば、ウェーハが、加圧された負荷ステーションから、反応チャンバへと負荷される場合、ポンプ動作前の反応チャンバ内の圧力は、大気圧未満でもよく、または大気圧より高くてもよい。ポンプ動作後、反応チャンバ内の圧力は、低圧でのベーク150を実行するのに適した圧力である。一実施形態において、ベーク圧力は、約1×10-6Torr(約133.32×10-6Pa)から10Torr(約1333.22Pa)の間である。別の実施形態において、ベーク圧力は、約1×10-3Torr(約133.32×10-3Pa)から4Torr(約533.29Pa)の間である。さらに別の実施形態において、ベーク圧力は、約0.01Torr(約1.33Pa)から3Torr(約399.96Pa)の間である。
ポンプ動作は、真空ポンプによって、特に、圧力を迅速に低減して熱履歴を保全することができる大容量真空ポンプによって実施されてもよい。真空ポンプは、60秒未満で大気圧または1Torr(約133.32Pa)より大きい圧力から、より特定的には、40秒以下で大気圧または1×10-3Torr(約133.32×10-3Pa)より大きい圧力から、反応チャンバ内の圧力を低減可能であってもよい。これらの性能を有する市販の真空ポンプの例は、英国、ウェストサセックスのBOC Edwardsから利用可能な1800シリーズ半導体Drypumpsである。
図1Aは、低圧でのベーク150が、開ループ温度制御モード140または閉ループ温度制御モード142において実行可能であることを示す。開ループモード140において、制御器は電力を加熱素子に供給し、この加熱素子は、チャンバ内の温度測定値とは独立して、反応器を加熱する。一部の実施形態において、制御器は、低圧でのベーク150の間、加熱素子に、実質的に一定の電力供給を維持する設定点を用いる。
開ループ制御モード140は、低圧でのベークの間、一定かつ比較的低いウェーハ温度を提供する。一部の実施形態において、開ループモード140における低圧でのベークの間、基板温度は、初期ベーク温度(図示の実施形態においては750℃)から、40℃未満で上昇する。別の実施形態において、基板温度は、低圧でのベークの間、20℃未満で上昇する。基板表面にわたる温度均一性を維持することは、ウェーハ処理においてもまた重要である。従って、一実施形態において、開ループモード140における低圧でのベークは、80℃未満の基板表面にわたる温度範囲(ΔT)を維持する。別の実施形態において、開ループモード140における低圧でのベークは60℃未満のΔTを維持する。開ループモード140の別の態様は、短いベーク時間(しかし、閉ループモード142の一部のベーク時間よりも長い)を提供する。開ループモード140において、圧力が低減し始めるときから堆積が開始されるまでの時間間隔は、90秒から240秒の間であってもよく、より特定的には、110秒から190秒の間であってもよい。
閉ループモード142において、制御器は、反応チャンバ内の温度センサからのフィードバックに基づいて、電力を加熱素子に供給することによって、温度設定点を達成しようとする。閉ループモード142において低圧でのベークを実行することは、急速な温度上昇を提供する。一部の実施形態において、温度は約750℃から900℃の間まで、より特定的には約800℃から850℃の間まで上昇する。一部の処理において、低圧でのベーク150の間の制御器の温度の設定点は、温度遷移130後の温度と実質的に同じまま(例えば750℃)であるが、基板の実際の温度は上昇する。他の処理において、温度の設定点は低圧でのベークの間に上昇するが、基板の温度の実際の上昇は、その上昇した温度の設定点を越える。この温度の急上昇が低圧でのベーク150の間に生じるため、この全範囲は、本開示の目的のためのベーク温度とみなされる。
理論によって本開示を限定することなく、閉ループモード142における急速な温度上昇は、基板と温度センサとの間の熱移動が低減したことに起因し、これにより、次に、対流のための低減されたガス供給が引き起こされると考えられる。ガスがポンプ動作130の間に排出されているため、ガス供給は低減される。従って、制御器は、急速に電力供給を加熱器に遷移することにより、センサによって誤って検出された低い温度を補正しようとし、それによって温度の設定点を超過する。このように、閉ループモード142における温度と圧力との間の関係により、反応チャンバ内の低い圧力によって制御器が一時的に温度を上昇させると考えられる。急速な温度上昇が、精密な温度制御または簡単な酸化物還元処理の目的のための追跡よりもさらに重要であるので、温度制御における一時的な誤りは許容可能な条件である。
閉ループモード142における低圧でのベークは、たとえ非常に短い時間であっても効果的であり得、熱履歴を保全する。一実施形態において、圧力が減少し始めるときから基板上に層を堆積し始めるまでの時間間隔は60秒未満である。別の実施形態において、圧力が減少し始めるときから基板上に層を堆積し始めるまでの時間間隔は40秒未満である。また、閉ループモード142は基板の主要な表面にわたって温度の均一性を促進する。一実施形態において、閉ループモード142における低圧でのベークの間の基板表面にわたる温度の範囲(ΔT)は50℃未満である。別の実施形態において、閉ループモードにおける低圧でのベークの間の基板表面にわたるΔTは30℃未満である。
図1Aに示す処理において、水素ガスが低圧でのベーク150の間に供給され続けてもよく、または、十分な水素が、ポンプ動作の前に、低圧でのベーク150全体に十分に提供されてもよい。上述のように、他の実施形態は、水素ガス以外の還元ガスを提供してもよい。
低圧でのベーク150の後に、図1Aは、ウェーハ上においてエピタキシャル170を実行することを示す。本明細書に記載された方法は、特に、エピタキシャルCVDに適しているが、主要な表面上の層を堆積する他の処理もまた利用可能である。低圧でのベーク150の後、制御器は、所望される処理に適しているウェーハ温度を提供するために、加熱器に対する電力供給を減少させる。一部の実施形態において、例えば、比較的低い温度のエピタキシャルが実行された場合、その温度は、300℃から750℃の間まで減少され、一実施形態においては、500℃から700℃の間まで減少される。エピタキシャルCVD170および任意の他の所望される処理がウェーハ上において実行された後、アンロード180により反応チャンバからウェーハが除去される。反応チャンバから除去されたウェーハは、シリコン含有の主要な表面を含み、シリコンに対して酸化物を減少させてあり、その後のエピタキシャル成長のためのきれいな半導体表面を残す。
図1Bは、シリコン含有の主要な表面を有するウェーハを洗浄する別の処理を示す。図1Bに示す処理において、低圧でのベーク150の後に、バックフィル圧力(埋め戻し圧力(pressure backfill))160が、反応チャンバ内で堆積圧力にまで増加し、この堆積圧力は所望のその後の堆積処理に適している圧力である。図1Bに示すように、所望の処理がエピタキシャル170である場合、バックフィル圧力160は、約1Torr(約133.32Pa)から100Torr(約13332Pa)の間、特に、約5Torr(約666.61Pa)から50Torr(約6666.10Pa)の間の堆積圧力にまで圧力を増加させてもよい。エピタキシャル170の後、基板はアンロード180によって除去できる。
図2は、本発明の実施形態に係る例示的な処理における基板温度およびチャンバ圧力のプロット図を示す。図2に示す処理は、図1Bに示されるように、閉ループ温度制御下での低圧でのベークを例示しており、ここで反応チャンバ内の圧力は低圧でのベークの後にバックフィルされる。図2の第1段階において見ることができるように、ウェーハ支持部を囲むセンサによって測定された温度は、大気圧にてウェーハが反応チャンバに負荷されたときと同じように、実質的に一定のままである。ウェーハが負荷される場合、その負荷時の温度は約700℃である。次に、ウェーハが、温度遷移の間に、約750℃の初期のベーク温度にまで加熱される。次に、反応チャンバは、約1Torr(約133.32Pa)にまで急速にポンプ動作が行われ、そのウェーハは約830℃にまで急速な温度上昇を受ける。次いで、温度制御システムは安定化し始め、設定点温度(例示の実施形態においては750℃)にまで戻る。ウェーハの温度は、ポンプ動作が始まった後、約22秒で、約750℃にまで戻る。低圧でのベークの後、反応チャンバ内の圧力および基板温度は所望の処理のために最適化される。例示の実施形態において、反応チャンバの圧力は、約9Torr(約1199.88Pa)にまでバックフィルされ、ウェーハ温度の設定点は低減される。実際のウェーハ温度は、約650℃において安定化する前に、一時的に揺れることが示されている。
図3は別の例示的な処理における温度および圧力を示す。図3は、図1Bに示されるように、再び、開ループ温度制御下での例示的な低圧でのベーク処理を示し、ここで、反応チャンバ内の圧力は低圧でのベーク後にバックフィルされる。図3の第1の段階は、ウェーハが約700℃の負荷時の温度にて負荷される間、温度は実質的に一定のままであり、次いで、温度は、約750℃の初期のベーク温度にまで遷移することを示す。次いでポンプ動作が始まり、反応チャンバ内の圧力を約0.1Torr(約13.33Pa)にまで低減させる。その一方で、制御器は、一定の電力を、反応チャンバの外側の放射加熱器に供給し、それにより、低圧でのベークの間、ウェーハ温度を実質的に一定に維持する。温度プロット図における影付きの領域は、低圧でのベークの間、ウェーハ表面の異なる部分において、温度の範囲がおよそ725℃から775℃の間にあることを示す。低圧でのベークは、約150秒間続く。次いで、その圧力は、約10Torr(約1333.22)にまでバックフィルされ、そのウェーハ温度は、その後の低い温度でのエピタキシャルCVD処理の間、約650℃にまで減少される。
図4は、本発明の実施形態に係るCVDシステムについての略図である。反応チャンバ200およびその内部にあるウェーハ支持部201は上述と同様であり得る。ロボット230はウェーハを反応チャンバ200に搬送し、真空ポンプ240は、反応チャンバ200から、ガスを迅速に排出するように構成される。反応チャンバ200内の温度は、反応チャンバ200内の加熱素子202によって調節可能である。他の実施形態において、チャンバ200の外側の放射熱ランプ204は、チャンバ200内の圧力とは殆ど独立して、基板を加熱することができる。
制御器210は、加熱素子202および/または熱ランプ204と通信するので、制御器210は加熱素子202および/または熱ランプ204に、それらの出力を増加または減少させるように命令することができる。制御器210は、上述のように、例えば、開ループ制御低圧でのベークまたは閉ループ制御低圧でのベークなど、低圧でのベークを実行するようにプログラミングされていてもよい。従って、制御器210はまた、真空ポンプ240およびガスパネル260と通信してもよい。ガスパネルは、還元気相供給ライン262および1つ以上の半導体前駆供給ライン264のためのバルブを収容してもよく、各々は、反応チャンバ200に送り出される。従って、制御器210は、例えば、水素ガスなどの還元剤およびシリコンソースガスを反応チャンバ200に選択的に導入することができる。
本明細書に記載された処理は、その後の堆積のために、非常にきれいで、酸化されていないシリコン表面を提供する一方で、低い温度でかつ迅速な水素のベークを可能とする。さらに、上述の低圧でのベークと、インサイチュで行われる比較的低い温度での堆積との組み合わせにより、ウェーハのスループットにおける他の十分な改良を可能にし、運用全体のコストを下げる。
様々な改変および変更が本発明の範囲から逸脱することなくなされ得ることは当業者によって理解される。かような改変および変更は、添付の特許請求の範囲によって規定されるように、本発明の範囲内であることが意図されている。

Claims (11)

  1. 半導体基板の処理方法であって、
    基板を、化学気相成長法の反応チャンバ内の基板支持部に配置することと、
    前記反応チャンバ内に還元ガス環境を提供することと、
    前記反応チャンバ内の圧力を、1×10−3Torr(約133.32×10 −3 Pa)から4Torr(約533.29Pa)の間のベーク圧力にまで低減することと、
    前記ベーク圧力から堆積圧力にまで、前記反応チャンバ内の圧力を上昇させることと、
    前記堆積圧力にて、エピタキシャル化学気相成長法によって層を堆積することと、
    を含む、半導体基板の処理方法。
  2. 前記圧力を上昇させることは、1Torr(約133.32Pa)から100Torr(約13332Pa)の間まで圧力を上昇させることを含む、請求項1に記載の半導体基板の処理方法。
  3. 前記基板を配置することは、大気圧にて前記基板を前記チャンバに配置することを含む、請求項1に記載の半導体基板の処理方法。
  4. 前記反応チャンバ内において圧力を低減しながら、750℃から900℃の間まで前記基板の温度を上昇させることをさらに含む、請求項1に記載の半導体基板の処理方法。
  5. 前記基板の温度を上昇させることは、30℃未満の前記基板表面にわたる温度範囲を維持することを含む、請求項4に記載の半導体基板の処理方法。
  6. 前記反応チャンバ内において圧力を低減し始めるときから前記層を堆積し始めるまでの時間間隔は40秒未満である、請求項4に記載の半導体基板の処理方法。
  7. 前記チャンバに前記基板を配置する前に、水素を用いて前記基板の表面においてシリコンを終端させることをさらに含み、前記表面を終端させることがHF最終を含む、請求項1に記載の半導体基板の処理方法。
  8. 半導体基板上でのエピタキシャル化学気相成長法のためのシステムであって、
    100リットル未満の大きさを有し、5Torr(約666.61Pa)未満の圧力に耐えるように構成された強化構造を備える反応チャンバと、
    基板を前記反応チャンバに搬送するように構成されたロボットと、
    前記反応チャンバ内において前記基板を加熱するように構成された複数の加熱素子と、
    前記反応チャンバ内に還元ガス環境を提供し、次いで、1×10−6Torr(約133.32×10−6Pa)から4Torr(約533.29Pa)の間のベーク圧力にて、低圧でのベークを実行し、その後、圧力をエピタキシャル堆積圧力にまで上昇させるようにプログラミングされた制御器と、
    を備える、システム。
  9. 前記制御器は、90秒から240秒の間、前記低圧でのベークを実行し、その後、圧力を、1Torr(約133.32Pa)から100Torr(約13332Pa)の間の堆積圧力にまで上昇させるようにプログラミングされている、請求項8に記載のシステム。
  10. 前記制御器は、前記低圧でのベークを実行しながら、前記加熱素子に対して実質的に一定の電力を維持するようにプログラミングされている、請求項9に記載のシステム。
  11. 前記制御器は、前記低圧でのベークを実行しながら、初期のベーク温度から、750℃から900℃の間まで、前記基板の温度を上昇させることが可能な閉ループ温度制御モードを有する、請求項8に記載のシステム。
JP2009112415A 2008-05-16 2009-05-07 ウェーハを処理するプロセスおよび装置 Active JP5547425B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US5377008P 2008-05-16 2008-05-16
US61/053,770 2008-05-16

Publications (3)

Publication Number Publication Date
JP2009278086A JP2009278086A (ja) 2009-11-26
JP2009278086A5 JP2009278086A5 (ja) 2012-06-21
JP5547425B2 true JP5547425B2 (ja) 2014-07-16

Family

ID=41316591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009112415A Active JP5547425B2 (ja) 2008-05-16 2009-05-07 ウェーハを処理するプロセスおよび装置

Country Status (4)

Country Link
US (1) US7871937B2 (ja)
JP (1) JP5547425B2 (ja)
KR (1) KR101614422B1 (ja)
TW (1) TWI463538B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA3177078A1 (en) * 2015-09-09 2017-03-16 Fisher & Paykel Healthcare Limited Zone heating for respiratory circuits
KR102476797B1 (ko) 2016-10-05 2022-12-09 삼성전자주식회사 반도체 장치 제조 방법

Family Cites Families (122)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3623712A (en) 1969-10-15 1971-11-30 Applied Materials Tech Epitaxial radiation heated reactor and process
US3865072A (en) 1973-10-18 1975-02-11 Hls Ind Apparatus for chemically depositing epitaxial layers on semiconductor substrates
US4047496A (en) 1974-05-31 1977-09-13 Applied Materials, Inc. Epitaxial radiation heated reactor
US4115163A (en) 1976-01-08 1978-09-19 Yulia Ivanovna Gorina Method of growing epitaxial semiconductor films utilizing radiant heating
US4210925A (en) 1978-02-07 1980-07-01 Harris Corporation I2 L Integrated circuit and process of fabrication
JPS601952B2 (ja) 1980-01-25 1985-01-18 三菱電機株式会社 プラズマエツチング装置
US4361461A (en) 1981-03-13 1982-11-30 Bell Telephone Laboratories, Incorporated Hydrogen etching of semiconductors and oxides
JPS5924846A (ja) 1982-07-26 1984-02-08 エスヴィージー・リトグラフィー・システムズ・インコーポレイテッド ホトレジストの乾式現像法
US4615905A (en) 1982-09-24 1986-10-07 Sovonics Solar Systems, Inc. Method of depositing semiconductor films by free radical generation
US4517223A (en) 1982-09-24 1985-05-14 Sovonics Solar Systems Method of making amorphous semiconductor alloys and devices using microwave energy
US4699689A (en) 1985-05-17 1987-10-13 Emergent Technologies Corporation Method and apparatus for dry processing of substrates
US5373806A (en) 1985-05-20 1994-12-20 Applied Materials, Inc. Particulate-free epitaxial process
US4632057A (en) 1985-08-05 1986-12-30 Spectrum Cvd, Inc. CVD plasma reactor
US4692343A (en) 1985-08-05 1987-09-08 Spectrum Cvd, Inc. Plasma enhanced CVD
US4749440A (en) 1985-08-28 1988-06-07 Fsi Corporation Gaseous process and apparatus for removing films from substrates
EP0214690B1 (en) 1985-09-06 1992-03-25 Philips Electronics Uk Limited A method of manufacturing a semiconductor device
US5158644A (en) 1986-12-19 1992-10-27 Applied Materials, Inc. Reactor chamber self-cleaning process
US4913929A (en) 1987-04-21 1990-04-03 The Board Of Trustees Of The Leland Stanford Junior University Thermal/microwave remote plasma multiprocessing reactor and method of use
US4904621A (en) 1987-07-16 1990-02-27 Texas Instruments Incorporated Remote plasma generation process using a two-stage showerhead
US5138973A (en) 1987-07-16 1992-08-18 Texas Instruments Incorporated Wafer processing apparatus having independently controllable energy sources
US4877757A (en) 1987-07-16 1989-10-31 Texas Instruments Incorporated Method of sequential cleaning and passivating a GaAs substrate using remote oxygen plasma
US4820377A (en) 1987-07-16 1989-04-11 Texas Instruments Incorporated Method for cleanup processing chamber and vacuum process module
US5248636A (en) 1987-07-16 1993-09-28 Texas Instruments Incorporated Processing method using both a remotely generated plasma and an in-situ plasma with UV irradiation
US4870030A (en) 1987-09-24 1989-09-26 Research Triangle Institute, Inc. Remote plasma enhanced CVD method for growing an epitaxial semiconductor layer
US5319220A (en) 1988-01-20 1994-06-07 Sharp Kabushiki Kaisha Silicon carbide semiconductor device
JPH0228322A (ja) 1988-04-28 1990-01-30 Mitsubishi Electric Corp 半導体基板の前処理方法
US4940505A (en) 1988-12-02 1990-07-10 Eaton Corporation Method for growing single crystalline silicon with intermediate bonding agent and combined thermal and photolytic activation
US5156820A (en) 1989-05-15 1992-10-20 Rapro Technology, Inc. Reaction chamber with controlled radiant energy heating and distributed reactant flow
US5028973A (en) 1989-06-19 1991-07-02 Harris Corporation Bipolar transistor with high efficient emitter
JPH03130368A (ja) 1989-09-22 1991-06-04 Applied Materials Inc 半導体ウェーハプロセス装置の洗浄方法
US5211796A (en) 1990-01-08 1993-05-18 Lst Logic Corporation Apparatus for performing in-situ etch of CVD chamber
US5198634A (en) 1990-05-21 1993-03-30 Mattson Brad S Plasma contamination removal process
JP2590295B2 (ja) 1990-06-06 1997-03-12 株式会社東芝 半導体装置及びその製造方法
KR930007190B1 (ko) 1990-08-21 1993-07-31 삼성전자 주식회사 화합물 반도체 장치
JPH04177825A (ja) * 1990-11-13 1992-06-25 Clarion Co Ltd エピタキシャル成長方法及び化学気相成長装置
US5252841A (en) 1991-05-09 1993-10-12 Hughes Aircraft Company Heterojunction bipolar transistor structure having low base-collector capacitance, and method of fabricating the same
JPH0562911A (ja) * 1991-09-04 1993-03-12 Fujitsu Ltd 半導体超格子の製造方法
JP2855908B2 (ja) 1991-09-05 1999-02-10 日本電気株式会社 半導体装置及びその製造方法
JPH05175216A (ja) 1991-12-24 1993-07-13 Rohm Co Ltd ヘテロ接合バイポーラトランジスタおよびその製法
US5228206A (en) 1992-01-15 1993-07-20 Submicron Systems, Inc. Cluster tool dry cleaning system
US5352636A (en) 1992-01-16 1994-10-04 Applied Materials, Inc. In situ method for cleaning silicon surface and forming layer thereon in same chamber
JPH05217916A (ja) * 1992-01-31 1993-08-27 Nec Corp 半導体装置の製造方法
US5425842A (en) 1992-06-09 1995-06-20 U.S. Philips Corporation Method of manufacturing a semiconductor device using a chemical vapour deposition process with plasma cleaning of the reactor chamber
US5326992A (en) 1992-07-29 1994-07-05 The United States Of America As Represented By The Secretary Of The Navy Silicon carbide and SiCAlN heterojunction bipolar transistor structures
US5275687A (en) 1992-11-20 1994-01-04 At&T Bell Laboratories Process for removing surface contaminants from III-V semiconductors
US5285089A (en) 1992-12-02 1994-02-08 Kobe Steel U.S.A., Inc. Diamond and silicon carbide heterojunction bipolar transistor
JP2804700B2 (ja) 1993-03-31 1998-09-30 富士通株式会社 半導体装置の製造装置及び半導体装置の製造方法
JP3299807B2 (ja) 1993-04-07 2002-07-08 シャープ株式会社 ヘテロ接合バイポーラトランジスタ
US5380370A (en) 1993-04-30 1995-01-10 Tokyo Electron Limited Method of cleaning reaction tube
JP3292894B2 (ja) 1993-05-12 2002-06-17 日本電信電話株式会社 集積化受光回路
EP0637063B1 (en) 1993-07-30 1999-11-03 Applied Materials, Inc. Method for depositing silicon nitride on silicium surfaces
US5421957A (en) 1993-07-30 1995-06-06 Applied Materials, Inc. Low temperature etching in cold-wall CVD systems
US5422502A (en) 1993-12-09 1995-06-06 Northern Telecom Limited Lateral bipolar transistor
JPH07169693A (ja) 1993-12-16 1995-07-04 Mitsubishi Electric Corp 横型減圧cvd装置及びそのクリーニング方法
JP2611640B2 (ja) 1993-12-20 1997-05-21 日本電気株式会社 ヘテロ接合バイポーラトランジスタ
US5403434A (en) 1994-01-06 1995-04-04 Texas Instruments Incorporated Low-temperature in-situ dry cleaning process for semiconductor wafer
US5609721A (en) 1994-03-11 1997-03-11 Fujitsu Limited Semiconductor device manufacturing apparatus and its cleaning method
JP3328416B2 (ja) 1994-03-18 2002-09-24 富士通株式会社 半導体装置の製造方法と製造装置
TW406861U (en) 1994-07-28 2000-09-21 Semiconductor Energy Lab Laser processing system
FR2728388A1 (fr) 1994-12-19 1996-06-21 Korea Electronics Telecomm Procede de fabrication d'un transistor bipolaire
DE19503718A1 (de) 1995-02-04 1996-08-08 Leybold Ag UV-Strahler
US5686748A (en) 1995-02-27 1997-11-11 Micron Technology, Inc. Dielectric material and process to create same
JPH08236540A (ja) 1995-03-01 1996-09-13 Mitsubishi Electric Corp 半導体装置の製造方法、及び半導体装置
JPH08306700A (ja) 1995-04-27 1996-11-22 Nec Corp 半導体装置及びその製造方法
US5665614A (en) 1995-06-06 1997-09-09 Hughes Electronics Method for making fully self-aligned submicron heterojunction bipolar transistor
JPH0927457A (ja) * 1995-07-12 1997-01-28 Sony Corp 薄膜堆積方法
US6060397A (en) 1995-07-14 2000-05-09 Applied Materials, Inc. Gas chemistry for improved in-situ cleaning of residue for a CVD apparatus
DE19533313A1 (de) 1995-09-08 1997-03-13 Max Planck Gesellschaft Halbleiterstruktur für einen Transistor
US5693147A (en) 1995-11-03 1997-12-02 Motorola, Inc. Method for cleaning a process chamber
US5783495A (en) 1995-11-13 1998-07-21 Micron Technology, Inc. Method of wafer cleaning, and system and cleaning solution regarding same
US5998305A (en) 1996-03-29 1999-12-07 Praxair Technology, Inc. Removal of carbon from substrate surfaces
JP3400293B2 (ja) 1996-05-01 2003-04-28 株式会社東芝 Cvd装置及びそのクリーニング方法
US6058945A (en) 1996-05-28 2000-05-09 Canon Kabushiki Kaisha Cleaning methods of porous surface and semiconductor surface
US6043519A (en) 1996-09-12 2000-03-28 Hughes Electronics Corporation Junction high electron mobility transistor-heterojunction bipolar transistor (JHEMT-HBT) monolithic microwave integrated circuit (MMIC) and single growth method of fabrication
US5788778A (en) 1996-09-16 1998-08-04 Applied Komatsu Technology, Inc. Deposition chamber cleaning technique using a high power remote excitation source
US6347636B1 (en) 1996-11-13 2002-02-19 Applied Materials, Inc. Methods and apparatus for gettering fluorine from chamber material surfaces
JP2950272B2 (ja) 1997-01-24 1999-09-20 日本電気株式会社 半導体薄膜の製造方法
US6110289A (en) 1997-02-25 2000-08-29 Moore Epitaxial, Inc. Rapid thermal processing barrel reactor for processing substrates
US5849092A (en) 1997-02-25 1998-12-15 Applied Materials, Inc. Process for chlorine trifluoride chamber cleaning
US5992429A (en) 1997-03-13 1999-11-30 Itt Manufacturing Enterprises Method for cleaning semiconductor wafers with an external heat source
JPH10321610A (ja) 1997-03-19 1998-12-04 Fujitsu Ltd 半導体装置の製造方法
US5859447A (en) 1997-05-09 1999-01-12 Yang; Edward S. Heterojunction bipolar transistor having heterostructure ballasting emitter
FR2764118B1 (fr) 1997-05-30 2000-08-04 Thomson Csf Transistor bipolaire stabilise avec elements isolants electriques
US5759281A (en) 1997-06-30 1998-06-02 Emcore Corporation CVD reactor for uniform heating with radiant heating filaments
US6079426A (en) 1997-07-02 2000-06-27 Applied Materials, Inc. Method and apparatus for determining the endpoint in a plasma cleaning process
JP3292101B2 (ja) 1997-07-18 2002-06-17 信越半導体株式会社 珪素単結晶基板表面の平滑化方法
US6165273A (en) 1997-10-21 2000-12-26 Fsi International Inc. Equipment for UV wafer heating and photochemistry
US6107192A (en) 1997-12-30 2000-08-22 Applied Materials, Inc. Reactive preclean prior to metallization for sub-quarter micron application
US6749687B1 (en) * 1998-01-09 2004-06-15 Asm America, Inc. In situ growth of oxide and silicon layers
US6095159A (en) 1998-01-22 2000-08-01 Micron Technology, Inc. Method of modifying an RF circuit of a plasma chamber to increase chamber life and process capabilities
US6294466B1 (en) 1998-05-01 2001-09-25 Applied Materials, Inc. HDP-CVD apparatus and process for depositing titanium films for semiconductor devices
US6395192B1 (en) 1998-05-26 2002-05-28 Steag C.V.D. Systems Ltd. Method and apparatus for removing native oxide layers from silicon wafers
US6221168B1 (en) 1998-06-16 2001-04-24 Fsi International, Inc. HF/IPA based process for removing undesired oxides form a substrate
US6095085A (en) 1998-08-20 2000-08-01 Micron Technology, Inc. Photo-assisted remote plasma apparatus and method
KR100352368B1 (ko) 1998-09-04 2002-09-11 캐논 가부시끼가이샤 반도체기판 및 이것의 제조방법
JP3478141B2 (ja) 1998-09-14 2003-12-15 信越半導体株式会社 シリコンウエーハの熱処理方法及びシリコンウエーハ
US6204120B1 (en) 1998-09-28 2001-03-20 Ag Associates (Israel) Ltd. Semiconductor wafer pretreatment utilizing ultraviolet activated chlorine
US6454854B1 (en) 1998-10-29 2002-09-24 Shin-Etsu Handotai Co., Ltd. Semiconductor wafer and production method therefor
US6374831B1 (en) 1999-02-04 2002-04-23 Applied Materials, Inc. Accelerated plasma clean
US6110836A (en) 1999-04-22 2000-08-29 Applied Materials, Inc. Reactive plasma etch cleaning of high aspect ratio openings
US6339028B2 (en) 1999-04-27 2002-01-15 Stmicroelectronics, Inc. Vacuum loadlock ultra violet bake for plasma etch
US6190453B1 (en) 1999-07-14 2001-02-20 Seh America, Inc. Growth of epitaxial semiconductor material with improved crystallographic properties
US6346489B1 (en) 1999-09-02 2002-02-12 Applied Materials, Inc. Precleaning process for metal plug that minimizes damage to low-κ dielectric
US6313042B1 (en) 1999-09-03 2001-11-06 Applied Materials, Inc. Cleaning contact with successive fluorine and hydrogen plasmas
US6071823A (en) 1999-09-21 2000-06-06 Promos Technology, Inc Deep trench bottle-shaped etch in centura mark II NG
US6457478B1 (en) 1999-11-12 2002-10-01 Michael J. Danese Method for treating an object using ultra-violet light
US6348125B1 (en) 2000-01-17 2002-02-19 Micron Technology, Inc. Removal of copper oxides from integrated interconnects
US6316795B1 (en) 2000-04-03 2001-11-13 Hrl Laboratories, Llc Silicon-carbon emitter for silicon-germanium heterojunction bipolar transistors
US6329297B1 (en) 2000-04-21 2001-12-11 Applied Materials, Inc. Dilute remote plasma clean
US6498107B1 (en) 2000-05-01 2002-12-24 Epion Corporation Interface control for film deposition by gas-cluster ion-beam processing
US6319861B1 (en) 2000-05-02 2001-11-20 United Microelectronics Corp. Method of improving deposition
US6372657B1 (en) 2000-08-31 2002-04-16 Micron Technology, Inc. Method for selective etching of oxides
US6534412B1 (en) 2000-10-11 2003-03-18 United Microelectronics Corp. Method for removing native oxide
US6524936B2 (en) 2000-12-22 2003-02-25 Axcelis Technologies, Inc. Process for removal of photoresist after post ion implantation
US20020124867A1 (en) 2001-01-08 2002-09-12 Apl Co., Ltd. Apparatus and method for surface cleaning using plasma
JP3557457B2 (ja) 2001-02-01 2004-08-25 東北大学長 SiC膜の製造方法、及びSiC多層膜構造の製造方法
KR20040008193A (ko) 2001-05-30 2004-01-28 에이에스엠 아메리카, 인코포레이티드 저온 로딩 및 소성
KR100431657B1 (ko) 2001-09-25 2004-05-17 삼성전자주식회사 웨이퍼의 처리 방법 및 처리 장치, 그리고 웨이퍼의 식각방법 및 식각 장치
JP4215447B2 (ja) * 2002-04-17 2009-01-28 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
US6810168B1 (en) 2002-05-30 2004-10-26 Kotura, Inc. Tunable add/drop node
US20050176252A1 (en) 2004-02-10 2005-08-11 Goodman Matthew G. Two-stage load for processing both sides of a wafer
US20080289650A1 (en) 2007-05-24 2008-11-27 Asm America, Inc. Low-temperature cleaning of native oxide

Also Published As

Publication number Publication date
TWI463538B (zh) 2014-12-01
US7871937B2 (en) 2011-01-18
KR20090119724A (ko) 2009-11-19
JP2009278086A (ja) 2009-11-26
US20090286406A1 (en) 2009-11-19
KR101614422B1 (ko) 2016-04-21
TW201003748A (en) 2010-01-16

Similar Documents

Publication Publication Date Title
US20240301584A1 (en) Method and apparatus for precleaning a substrate surface prior to epitaxial growth
US8008166B2 (en) Method and apparatus for cleaning a substrate surface
US7501349B2 (en) Sequential oxide removal using fluorine and hydrogen
US20190378724A1 (en) Etching method and etching apparatus
US20160126337A1 (en) Substrate processing apparatus, semiconductor device manufacturing method, and substrate processing method
TW202104636A (zh) 成膜方法及成膜裝置
US20220186362A1 (en) Film formation method and film formation device
US20110272279A1 (en) Apparatus for manufacturing semiconductor device and method for manufacturing semiconductor device by using the same
JP3667038B2 (ja) Cvd成膜方法
JP5547425B2 (ja) ウェーハを処理するプロセスおよび装置
KR101763363B1 (ko) 에피택시 전의 인 시츄 프리 클린
JP2010109335A (ja) シリコン酸化膜の除去方法及び処理装置
US20080081112A1 (en) Batch reaction chamber employing separate zones for radiant heating and resistive heating
JPH05326477A (ja) 半導体基板表面のハロゲン除去方法
JP2001308085A (ja) 熱処理方法
JP2006059858A (ja) 半導体装置の製造方法
KR100351453B1 (ko) 반도체장치의 seg 형성방법
JPH03280536A (ja) 表面処理方法
JP4157508B2 (ja) Cvd成膜方法
JPH07283205A (ja) エッチング方法
JP2002334840A (ja) 反応性ガス処理用ウェーハの製造方法、これを用いたウェーハの反応性ガス処理方法及び反応性ガス処理装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120507

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130917

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140422

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140515

R150 Certificate of patent or registration of utility model

Ref document number: 5547425

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250