JP4157508B2 - Cvd成膜方法 - Google Patents

Cvd成膜方法 Download PDF

Info

Publication number
JP4157508B2
JP4157508B2 JP2004236728A JP2004236728A JP4157508B2 JP 4157508 B2 JP4157508 B2 JP 4157508B2 JP 2004236728 A JP2004236728 A JP 2004236728A JP 2004236728 A JP2004236728 A JP 2004236728A JP 4157508 B2 JP4157508 B2 JP 4157508B2
Authority
JP
Japan
Prior art keywords
substrate
processed
processing chamber
chamber
mounting table
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004236728A
Other languages
English (en)
Other versions
JP2004332118A (ja
Inventor
誠志 村上
達夫 波多野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2004236728A priority Critical patent/JP4157508B2/ja
Publication of JP2004332118A publication Critical patent/JP2004332118A/ja
Application granted granted Critical
Publication of JP4157508B2 publication Critical patent/JP4157508B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)

Description

本発明は、例えばTi膜、TiN膜などの薄膜をCVDで成膜するCVD成膜方法に関する。
半導体デバイスにおいては、金属配線層や、下層のデバイスと上層の配線層との接続部であるコンタクトホール、上下の配線層同士の接続部であるビアホールなどの層間の電気的接続のための埋め込み層、さらには埋め込み層形成に先立って拡散防止のために形成される、Ti(チタン)膜およびTiN(窒化チタン)膜の2層構造のバリア層など金属系の薄膜が用いられる。
このような金属系の薄膜は物理的蒸着(PVD)を用いて成膜されていたが、最近のようにデバイスの微細化および高集積化が特に要求され、デザインルールが特に厳しくなって、それにともなって線幅やホールの開口径が一層小さくなり、しかも高アスペクト比化されるにつれ、特に、バリア層を構成するTi膜やTiN膜においてはPVD膜ではホール底に成膜することが困難となってきた。
そこで、バリア層を構成するTi膜およびTiN膜を、より良質の膜を形成することが期待できる化学的蒸着(CVD)で成膜することが行われている。そして、CVDによりTi膜を成膜する場合には、反応ガスとしてTiCl4(四塩化チタン)およびH2(水素)が用いられ、TiN膜を成膜する場合には、反応ガスとしてTiCl4とNH3(アンモニア)またはMMH(モノメチルヒドラジン)とが用いられる。
しかしながら、CVDによって上記のような薄膜を成膜する場合、従来のレシピでは膜に高いストレスが生じ、このストレスに起因して成膜後の半導体ウエハに結晶欠陥や反りが生じてしまう。ウエハに反りが生じると、膜にクラックが発生したり、フォトリソグラフィー工程において中央部と周辺部とで露光装置の焦点深度が異なる等の問題が生じる。膜にクラックが生じた場合には、導通不良が生じたり、下地の膜をオーバーエッチングするなどの不都合が生じる。本発明は、かかる事情に鑑みてなされたものであって、成膜された膜に生じるストレスが小さいCVD成膜方法を提供することを目的とする。
発明は、処理チャンバー内で被処理基板を載置台に載置し、載置台内に設けられた加熱手段で被処理基板を450〜600℃の温度に加熱しつつ被処理基板にCVDにより薄膜を形成するにあたり、被処理基板を処理チャンバー内に搬入して載置台の上に載置するまでの間、および被処理基板に対して減圧状態で成膜工程を含む一連のプロセスが終了してから被処理基板を処理チャンバーから搬出するまでの間、被処理基板に急激な温度変動が生じないように搬送シーケンスを調整するCVD成膜方法であって、被処理基板を処理チャンバー内に搬入して載置台の上に載置するまでの間の前記搬送シーケンスは、トランスファーチャンバーから被処理基板を処理チャンバー内に搬入し、載置台に昇降可能に設けられた被処理基板支持ピンを載置台の上方へ上昇させて被処理基板を該支持ピン上に保持した状態で、トランスファーチャンバーと処理チャンバーとの間のゲートバルブを閉じ、被処理基板を該支持ピン上に所定時間保持後に前記被処理基板支持ピンを下降させて被処理基板を載置台に載置することを含み、被処理基板に対して減圧状態で成膜工程を含む一連のプロセスが終了してから被処理基板を処理チャンバーから搬出するまでの前記搬送シーケンスは、前記一連のプロセス終了後に、前記被処理基板支持ピンを前記載置台の上方へ上昇させて被処理基板を該支持ピン上に所定時間保持後、前記ゲートバルブを開けて被処理基板を前記トランスファーチャンバーへ搬出することを含むことを特徴とするCVD成膜方法を提供する。
また、上記CVD成膜方法においては、被処理基板を処理チャンバー内に装入し、減圧状態で成膜工程を含む一連のプロセスを実施する間、被処理基板に急激な温度変動が生じないように圧力を調整することもできる。
なお、処理チャンバー内で被処理基板にCVDにより薄膜を形成するCVD成膜方法において、被処理基板を処理チャンバー内に装入し、減圧状態で成膜工程を含む一連のプロセスを実施するにあたり、プロセス開始時点で処理チャンバー内圧力を成膜圧力に調整し、次いで成膜ガスを流して成膜を行い、成膜終了時点で、成膜ガスを停止するとともに、成膜ガス以外のガスを徐々に停止するようにしてもよい。
また、処理チャンバー内で被処理基板を載置台に載置し、載置台内に設けられた加熱手段で被処理基板を加熱しつつ被処理基板にCVDにより薄膜を形成するCVD成膜方法において、トランスファーチャンバーから被処理基板を処理チャンバー内に搬入し、載置台の被処理基板支持ピンを上昇させて被処理基板を該支持ピン上に保持した状態で、トランスファーチャンバーと処理チャンバーとの間のゲートバルブを閉じ、所定時間保持後に前記被処理基板支持ピンを下降させて被処理基板を載置台に載置し、減圧状態で成膜工程を含む一連のプロセスを実施するにあたり、プロセス開始時点で処理チャンバー内圧力を成膜圧力に調整し、次いで成膜ガスを流して成膜を行い、成膜終了時点で、成膜ガスを停止するとともに、成膜ガス以外のガスを徐々に停止し、プロセス終了後、前記被処理基板支持ピンを上昇させて被処理基板を該支持ピン上に所定時間保持後、前記ゲートバルブを開いて被処理基板を前記トランスファーチャンバーへ搬出するようにしてもよい。
本発明者らは、CVDで成膜した膜のストレスが高い原因を検討した結果、被チャンバー内における成膜工程を含む一連の工程、および被処理基板の搬送過程で温度変動が大きいことが原因であることを見出した。
すなわち、成膜の際の被処理基板の加熱は、基板載置台であるサセプター中のヒーターにより行われるが、チャンバー内の圧力が変動すると、それにともなってチャンバー内の気体の密度が変化するため、サセプターから基板へ供給される熱量が変化し、結果として基板温度が変動する。したがって、チャンバー内圧力が急激に変化した場合、基板とその上に形成された膜とには熱膨張係数の差が存在するため、上記圧力変動にともなう急激な温度変動により膜にストレスが生じるのである。特に、基板がSiで形成された薄膜がTi膜、TiN膜のような金属系の膜の場合には、基板と膜との間の熱膨張係数が大きく異なり、極めて大きなストレスが生じる。
一方、被処理基板の搬送過程においては、基板載置台であるサセプターが加熱手段により加熱されている関係上、被処理基板をサセプターに載置する際およびチャンバーから搬出する際に大きな温度変動が生じ、結果として被処理基板に極めて大きなストレスが生じることとなる。
そこで、被処理基板を処理チャンバー内に搬入して載置台の上に載置するまでの間、および被処理基板に対して減圧状態で成膜工程を含む一連のプロセスが終了してから被処理基板を処理チャンバーから搬出するまでの間、被処理基板に急激な温度変動が生じないように搬送シーケンスを調整するので、被処理基板搬送に際しての基板へのストレスが低減される。具体的には、トランスファーチャンバーから被処理基板を処理チャンバー内に搬入し、載置台の被処理基板支持ピンを上昇させて被処理基板を該支持ピン上に保持した状態で、トランスファーチャンバーと処理チャンバーとの間のゲートバルブを閉じ、所定時間保持後に被処理基板支持ピンを下降させて被処理基板を載置台に載置し、被処理基板に対して減圧状態で成膜工程を含む一連のプロセスを行い、プロセス終了後、被処理基板支持ピンを上昇させて被処理基板を該支持ピン上に所定時間保持後、ゲートバルブを開いて被処理基板をトランスファーチャンバーへ搬出することにより、被処理基板を載置台に載置する際および処理チャンバーから搬出する際に急激な温度変動が生じることが防止され、被処理基板のストレスを低減することができる。
なお、被処理基板を処理チャンバー内に装入し、減圧状態で成膜工程を含む一連のプロセスを実施する間、被処理基板に急激な温度変動が生じないように処理チャンバー内の圧力を調整することにより、プロセス中に被処理基板に生じるストレスを低減することもできる。具体的には、プロセス開始時点で処理チャンバー内圧力を成膜圧力に調整し、次いで成膜ガスを流して成膜を行い、成膜終了時点で、成膜ガスを停止するとともに、成膜ガス以外のガスを徐々に停止することにより、プロセス中の急激な圧力変動が防止され、結果として急激な温度変動が防止され、温度変動による被処理基板のストレスが低減される。
さらに、プロセス中における温度変動および搬送中の温度変動の両方を低減することにより、被処理基板に生じるストレスを一層有効に低減することができる。
本発明によれば、被処理基板を処理チャンバー内に搬入して載置台の上に載置するまでの間、および被処理基板に対して減圧状態で成膜工程を含む一連のプロセスが終了してから被処理基板を処理チャンバーから搬出するまでの間、被処理基板に急激な温度変動が生じないように搬送シーケンスを調整するので、被処理基板搬送に際しての基板へのストレスが低減される。
さらに、載置台の被処理基板支持ピンを上昇させて被処理基板を該支持ピン上に保持した状態で、トランスファーチャンバーと処理チャンバーとの間のゲートバルブを閉じ、所定時間保持後に被処理基板支持ピンを下降させて被処理基板を載置台に載置し、プロセス終了後、支持ピンを上昇させて被処理基板を該支持ピン上に所定時間保持後、ゲートバルブを開いて被処理基板をトランスファーチャンバーへ搬出するので、被処理基板を載置台に載置する際および処理チャンバーから搬出する際に急激な温度変動が生じることが防止され、被処理基板のストレスを低減することができる。
なお、被処理基板を処理チャンバー内に装入し、減圧状態で成膜工程を含む一連のプロセスを実施する間、被処理基板に急激な温度変動が生じないように処理チャンバー内の圧力を調整することにより、プロセス中に被処理基板に生じるストレスが低減される。
また、プロセス開始時点で処理チャンバー内圧力を成膜圧力に調整し、次いで成膜ガスを流して成膜を行い、成膜終了時点で、成膜ガスを停止するとともに、成膜ガス以外のガスを徐々に停止することにより、プロセス中の急激な圧力変動が防止され、結果として急激な温度変動が防止され、温度変動による被処理基板のストレスが低減される。
さらにまた、プロセス中における温度変動および搬送中の温度変動の両方を低減することにより、被処理基板に生じるストレスを一層有効に低減することができる。
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。図1は、本発明に係るCVD成膜方法を実施するためのTiN成膜装置を示す断面図である。この成膜装置は、気密に構成された略円筒状の処理チャンバー1を有しており、その中には被処理体である半導体ウエハWを水平に支持するためのサセプター2が円筒状の支持部材3により支持された状態で配置されている。サセプター2の外縁部には半導体ウエハWをガイドするためのガイドリング4が設けられている。また、サセプター2にはヒーター5が埋め込まれており、このヒーター5は電源6から給電されることにより被処理体である半導体ウエハWを所定の温度に加熱する。電源6にはコントローラー7が接続されており、これにより図示しない温度センサーの信号に応じてヒーター5の出力が制御される。
処理チャンバー1の側壁には、半導体ウエハWの搬入出口1cが形成されており、この搬入出口1cを介してトランスファーチャンバー30が接続されている。そして、これらの間はゲートバルブVにより開閉可能となっており、半導体ウエハWは、トランスファーチャンバー30から処理チャンバー1内に搬入され、処理終了後トランスファーチャンバー30へ搬出される。
サセプター2には、半導体ウエハWをサセプター2の上方で支持するための複数のウエハ支持ピン31が昇降可能に設けられており、半導体ウエハWの搬入出の際にこのウエハ支持ピン31が上昇し、半導体ウエハWの受け渡しが行われる。
チャンバー1の天壁1aには、シャワーヘッド10が設けられている。このシャワーヘッドには多数のガス吐出孔10aおよび10bが交互に形成されている。ガス吐出孔10aにはTiCl4源21が配管13およびそこから分岐した配管11を介して接続されており、ガス吐出孔10bにはNH3源19が配管14およびそこから分岐した配管12を介して接続されている。すなわち、シャワーヘッド10は、マトリックスタイプであり、反応ガスであるTiCl4ガスおよびNH3ガスが交互に形成された異なる吐出孔から吐出し、吐出後に混合されるポストミックス方式が採用されている。
また、配管13には、クリーニングガスであるClF3源12に接続された配管15が接続されており、バルブ23を切り替えることにより、配管11および吐出孔10aを介してクリーニングガスであるClF3ガスがチャンバー1内に供給される。一方、配管14には、N2源20に接続された配管16が接続されており、バルブ24を切り替えることにより、配管12および吐出孔10bを介してN2ガスがチャンバー1内に供給される。また、N2ガスの配管16はバルブ25を介して配管13にも接続されている。また、配管14には、MMH源18から延びる配管17が接続されており、配管14,12を介してガス吐出孔10bからチャンバー1内にMMHガスも供給可能となっている。なお、各ガス源からの配管には、いずれもバルブ26およびマスフローコントローラー27が設けられている。
チャンバー1の底壁1bには、排気ポート8が形成されており、この排気ポート8には排気系9が接続されている。この排気系9に設けられたポンプ9を作動させることによりチャンバー1内を所定の真空度まで減圧することができる。
次に、このような装置によりTiN膜を成膜する際の成膜方法について図2を参照しながら説明する。まず、半導体ウエハWをカセットチャンバー(図示せず)からロードロック室(図示せず)を介して真空排気されたトランスファーチャンバー30へ搬送し、処理チャンバー1内を排気系9により排気して真空に維持した状態で、トランスファーチャンバー30との間のゲートバルブVを開き(ST1)、トランスファーチャンバー30の搬送アーム(図示せず)により、半導体ウエハWを処理チャンバー1内へ搬入する(ST2)。次に、支持ピン31をサセプター2の上方へ上昇させた状態で半導体ウエハWを支持ピン31上に載せる(ST3)。この状態で所定時間保持した後、ゲートバルブVを閉じ(ST4)、支持ピン31を下降させ、半導体ウエハWをサセプター2上へ載置する(ST5)。このとき、サセプター2はヒーター5により加熱されており、サセプター2に載置された半導体ウエハWは例えば450〜600℃の温度に加熱される。
この状態でプロセスを開始する。まず、N2ガスおよびNH3ガスを所定の流量比、例えばN2ガス:50〜500SCCM、NH3ガス:200〜400SCCMでチャンバー1内に導入してチャンバー31内を成膜圧力、例えば1Torrに調整してプリアニールを行う(ST6)。次に、N2ガスおよびNH3ガスの流量を維持したまま、連続してTiCl4を例えば5〜20SCCMの流量で5〜20秒間程度プリフローし、引き続き同じ条件でTiN膜の成膜を所定時間行う(ST7)。この際にNH3ガスとMMHガスを併用しても構わない。
所定時間経過後、TiCl4の供給を停止し、他のガスを徐々に停止する(ST8)。そして、所定時間経過後、全てのガスを停止する(ST9)。以上で成膜プロセスを終了する。
その後、支持ピン31を上昇させて半導体ウエハWを上昇させ、この状態で所定時間保持し(ST10)、その後ゲートバルブVを開く(ST10)。そして、支持ピンを下降させて半導体ウエハWをトランスファーチャンバー31のアーム上に載せ、トランスファーチャンバー30へ搬出する(ST12)。トランスファーチャンバー30へ搬出された半導体ウエハWはロードロック室を介してカセット室へ搬送される。
以上のプロセスにおける半導体ウエハWの温度変動を、従来のプロセスと比較して説明する。まず、半導体ウエハWが処理チャンバー1に搬入された後のプロセス時における半導体ウエハWの温度変動を図3に示す。上記プロセスの場合、成膜ガスを流し始める前のプロセス開始時点で成膜チャンバー1内を成膜圧力に調整するので、図3(a)のAに示すように、成膜ガス導入時点では圧力変動に伴う温度変動が生じない。これに対して従来は、図3(b)のCに示すように、成膜ガスを流す際にチャンバー内圧力を調整するので、その際の圧力変動により、急激な温度変動が生じる。
また、上記プロセスの場合、図3(a)のBに示すように、成膜ガスを停止する時点で、他のガスを徐々に停止して圧力変動が極力少なくなるようにしているが、従来は、各ガスを段階的に停止するようにしているため、図3(b)のDに示すように、他のガスを停止する際の圧力変動により急激な温度変動を生じる。
次に、半導体ウエハWを処理チャンバー1へ搬入する際、およびチャンバー1から搬出する際における半導体ウエハWの温度変動を図4に示す。上記プロセスの場合、半導体ウエハWをサセプター2上に載置する際に、トランスファーチャンバー30のアームから、支持ピン31を上昇させた状態で半導体ウエハWを支持ピン31上に載せ、この状態でゲートバルブVを閉じ、その後支持ピン31を下降させるので、半導体ウエハWはゲートバルブVを閉じる前後の所定時間支持ピン31上に保持され、図4(a)のEに示すように、トランスファーチャンバー30から搬入された温度の低い半導体ウエハWがサセプター2上で急激に加熱されることが防止される。これに対して従来は、図4(b)のGに示すように、半導体ウエハWをサセプター2上に載置する際に、支持ピン31を上昇させた状態で半導体ウエハWを支持ピン31上に載せ、直ちに支持ピン31を下降させ、その後ゲートバルブVを閉じるので、温度の低い半導体ウエハWがサセプター2上で急激に加熱されることとなる。
また、上記プロセスの場合、プロセス終了後、支持ピン31を上昇させて半導体ウエハWを上昇させ、この状態で所定時間保持した後、ゲートバルブVを開き、支持ピンを下降させて半導体ウエハをトランスファーチャンバー31のアーム上に載せ、半導体ウエハWをトランスファーチャンバー30へ搬出するので、図4(a)のFに示すように、半導体ウエハWが温度の低いトランスファーチャンバー30の雰囲気により急激に冷却されることが防止される。これに対し従来は、図4(b)のHに示すように、プロセス終了後、支持ピンを上昇させて半導体ウエハを上昇させると同時にゲートバルブVを開き、半導体ウエハをトランスファーチャンバー30へ搬送するので、半導体ウエハWが温度の低いトランスファーチャンバー30の雰囲気により急激に冷却される。
以上のように、本実施の形態のプロセスによれば、プロセス開始時点で処理チャンバー1内圧力を成膜圧力に調整し、次いで成膜ガスを流して成膜を行い、成膜終了時点で、成膜ガスを停止するとともに、成膜ガス以外のガスを徐々に停止するので、プロセス中の急激な圧力変動が防止され、結果として急激に温度が変動することが防止される。
また、半導体ウエハWを処理チャンバー1内に搬入してサセプター2の上に載置するまでの間、および半導体ウエハWに対してプロセスが終了してから半導体ウエハWを処理チャンバー1から搬出するまでの間、半導体ウエハWに急激な温度変動が生じないように搬送シーケンスを調整するので、半導体ウエハWの搬送に際してのウエハWへのストレスが低減される。具体的には、トランスファーチャンバー30から半導体ウエハWを処理チャンバー1内に搬入し、支持ピン31を上昇させて半導体ウエハWを支持ピン31上に保持した状態で、トランスファーチャンバー30と処理チャンバー1との間のゲートバルブVを閉じ、所定時間保持した後に支持ピン31を下降させて半導体ウエハをサセプター2上に載置し、プロセス終了後、支持ピン31を上昇させて半導体ウエハWを支持ピン31上に所定時間保持後、ゲートバルブVを開いて被処理基板を前記トランスファーチャンバーへ搬出するので、半導体ウエハWをサセプター2上に載置する際および処理チャンバー1から搬出する際に急激な温度変動が生じることが防止される。
このように、成膜処理を含むプロセス中における温度変動、および半導体ウエハWの搬入出の際の温度変動が緩和されるので、半導体ウエハWのストレスを有効に低減することができる。
すなわち、半導体ウエハを構成するSiの熱膨張係数は2.6×10-6/℃で、TiN膜は熱膨張係数が7.1×10-6/℃であるから両者間の熱膨張係数の差は極めて大きく、したがって、従来のように急激な温度変動が生じると半導体ウエハに大きなストレスが生じるが、本実施の形態のように温度変動を緩和することにより、半導体ウエハのストレスを低減することができる。
なお、本発明は、上記実施の形態に限定されることなく種々変形可能である。上記実施の形態では、TiN膜を成膜する場合について示したが、TiやAl膜等の他の金属系材料の膜を形成する場合にも有効である。一般に、金属系の材料はSiに比較して熱膨張係数が高く、例えば、Tiの熱膨張係数は9.95×10-6/℃であり、また、Alの熱膨張係数およびWの熱膨張係数はそれぞれ2.55×10-5/℃、4.76×10-6/℃であって、Siの熱膨張係数よりもはるかに大きいため、温度変動にともなうストレスが大きい傾向にあり、本発明によるストレス低減効果が大きい。また、本発明は、上述したように、TiN膜、Ti膜、Al膜のような金属系材料の薄膜を形成する場合に特に有効であるが、これに限らず、下地の基板との間に熱膨張係数の差がある薄膜であれば一定の効果を得ることができる。さらに、被処理基板としては、半導体ウエハに限らず他のものであってもよく、また、基板上に他の層を形成したものであってもよい。
本発明に係るCVD成膜方法を実施するためのTiN成膜装置を示す断面図。 本発明の一実施形態に係る方法の各工程のフローを示すフローチャート。 半導体ウエハが処理チャンバーに搬入された後のプロセス時における半導体ウエハの温度変動を、実施形態と従来とで比較して示す図。 半導体ウエハを処理チャンバーへ搬入する際、およびチャンバーから搬出する際における半導体ウエハの温度変動を、実施形態と従来とで比較して示す図。
符号の説明
1……チャンバー
2……サセプター
5……ヒーター
8……排気ポート
9……排気系
10……シャワーヘッド
10a,10b……ガス吐出孔
19……NH3
20……N2
21……TiCl4
22……ClF3
30……トランスファーチャンバー
31……支持ピン
W……半導体ウエハ

Claims (1)

  1. 処理チャンバー内で被処理基板を載置台に載置し、載置台内に設けられた加熱手段で被処理基板を450〜600℃の温度に加熱しつつ被処理基板にCVDにより薄膜を形成するにあたり、
    被処理基板を処理チャンバー内に搬入して載置台の上に載置するまでの間、および被処理基板に対して減圧状態で成膜工程を含む一連のプロセスが終了してから被処理基板を処理チャンバーから搬出するまでの間、被処理基板に急激な温度変動が生じないように搬送シーケンスを調整するCVD成膜方法であって、
    被処理基板を処理チャンバー内に搬入して載置台の上に載置するまでの間の前記搬送シーケンスは、トランスファーチャンバーから被処理基板を処理チャンバー内に搬入し、載置台に昇降可能に設けられた被処理基板支持ピンを載置台の上方へ上昇させて被処理基板を該支持ピン上に保持した状態で、トランスファーチャンバーと処理チャンバーとの間のゲートバルブを閉じ、被処理基板を該支持ピン上に所定時間保持後に前記被処理基板支持ピンを下降させて被処理基板を載置台に載置することを含み、
    被処理基板に対して減圧状態で成膜工程を含む一連のプロセスが終了してから被処理基板を処理チャンバーから搬出するまでの前記搬送シーケンスは、前記一連のプロセス終了後に、前記被処理基板支持ピンを前記載置台の上方へ上昇させて被処理基板を該支持ピン上に所定時間保持後、前記ゲートバルブを開けて被処理基板を前記トランスファーチャンバーへ搬出することを含むことを特徴とするCVD成膜方法。
JP2004236728A 2004-08-16 2004-08-16 Cvd成膜方法 Expired - Lifetime JP4157508B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004236728A JP4157508B2 (ja) 2004-08-16 2004-08-16 Cvd成膜方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004236728A JP4157508B2 (ja) 2004-08-16 2004-08-16 Cvd成膜方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP18024897A Division JP3667038B2 (ja) 1997-06-23 1997-06-23 Cvd成膜方法

Publications (2)

Publication Number Publication Date
JP2004332118A JP2004332118A (ja) 2004-11-25
JP4157508B2 true JP4157508B2 (ja) 2008-10-01

Family

ID=33509482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004236728A Expired - Lifetime JP4157508B2 (ja) 2004-08-16 2004-08-16 Cvd成膜方法

Country Status (1)

Country Link
JP (1) JP4157508B2 (ja)

Also Published As

Publication number Publication date
JP2004332118A (ja) 2004-11-25

Similar Documents

Publication Publication Date Title
JP3341619B2 (ja) 成膜装置
JP6437324B2 (ja) タングステン膜の成膜方法および半導体装置の製造方法
JP6554418B2 (ja) タングステン膜の成膜方法および成膜装置
TWI469242B (zh) 清洗方法、半導體裝置之製造方法、基板處理裝置及記錄媒體
TWI549214B (zh) A substrate processing apparatus, and a method of manufacturing the semiconductor device
US10546761B2 (en) Substrate processing apparatus
JP2017069313A (ja) 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
KR102029538B1 (ko) 성막 장치 및 성막 방법
JP2016098406A (ja) モリブデン膜の成膜方法
JPH09275076A (ja) 半導体装置の製造方法、半導体製造装置およびそのクリーニング方法
JP3667038B2 (ja) Cvd成膜方法
WO2010087362A1 (ja) 成膜方法及びプラズマ成膜装置
JP2008085198A (ja) 半導体装置の製造方法
KR101678266B1 (ko) 반도체 장치의 제조 방법 및 제조 장치
JP5208756B2 (ja) Ti系膜の成膜方法および記憶媒体
JP2006332139A (ja) 成膜方法およびコンピュータにより読み取り可能な記憶媒体
JP2010280945A (ja) 半導体装置の製造方法
JP3469420B2 (ja) Cvd成膜方法
JP2009263764A (ja) 半導体製造装置及び半導体装置の製造方法
JPH11150073A (ja) 薄膜作成装置
WO2018179354A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2003077863A (ja) Cvd成膜方法
WO2001061736A1 (fr) Procede de traitement d'une plaquette
JP2008192835A (ja) 成膜方法,基板処理装置,および半導体装置
JP4157508B2 (ja) Cvd成膜方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080325

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080523

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080708

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080711

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140718

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term