JP2004537855A - 薄いエピタキシャル半導体層の製造方法および装置 - Google Patents
薄いエピタキシャル半導体層の製造方法および装置 Download PDFInfo
- Publication number
- JP2004537855A JP2004537855A JP2003517922A JP2003517922A JP2004537855A JP 2004537855 A JP2004537855 A JP 2004537855A JP 2003517922 A JP2003517922 A JP 2003517922A JP 2003517922 A JP2003517922 A JP 2003517922A JP 2004537855 A JP2004537855 A JP 2004537855A
- Authority
- JP
- Japan
- Prior art keywords
- low
- pressure
- batch reactor
- diffusion
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02529—Silicon carbide
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/02—Pretreatment of the material to be coated
- C23C16/0209—Pretreatment of the material to be coated by heating
- C23C16/0218—Pretreatment of the material to be coated by heating in a reactive atmosphere
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/54—Apparatus specially adapted for continuous coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
Abstract
本発明は、半導体技術において通例の大きな半導体基板に拡散を抑制する薄いエピタキシャル半導体層を工業的な製造に適している、典型的なＨＢＴスタックに対する高いスループットにおいて製造可能であるようにする方法および装置を提供することである。
本発明によれば、この課題はまず、半導体基板のコーティングすべき表面が洗浄されることによって解決される。洗浄された半導体基板は低圧バッチ・リアクタにおいて後続の工程に比べて高い第１の温度（プリベーク温度）に加熱されかつコーティングすべき表面に対して、空気酸化物およびその他の不純物を除去するために、後続の工程に比べて低い、同じまたは高いリアクタ圧力で水素プリベークが行われる。後続の工程においてこのようにして前処理された半導体基板が低圧のホットまたはウォームウォールバッチ・リアクタにおいて先行する工程に比べて低い第２の温度（デポジット温度）に加熱されかつコーティングすべき表面が熱力学的な平衡状態に達した後化学的な気相成長法（ＣＶＤ）で先行する工程に比べて高い、同じまたは低いリアクタ圧力において拡散を抑制する半導体層がデポジットされる。
本発明によれば、この課題はまず、半導体基板のコーティングすべき表面が洗浄されることによって解決される。洗浄された半導体基板は低圧バッチ・リアクタにおいて後続の工程に比べて高い第１の温度（プリベーク温度）に加熱されかつコーティングすべき表面に対して、空気酸化物およびその他の不純物を除去するために、後続の工程に比べて低い、同じまたは高いリアクタ圧力で水素プリベークが行われる。後続の工程においてこのようにして前処理された半導体基板が低圧のホットまたはウォームウォールバッチ・リアクタにおいて先行する工程に比べて低い第２の温度（デポジット温度）に加熱されかつコーティングすべき表面が熱力学的な平衡状態に達した後化学的な気相成長法（ＣＶＤ）で先行する工程に比べて高い、同じまたは低いリアクタ圧力において拡散を抑制する半導体層がデポジットされる。
Description
【技術分野】
【０００１】
本発明は薄い、有利には拡散を抑制するエピタキシャル半導体層の製造方法および装置に関する。
【０００２】
高度でしかも鮮鋭に制限されたドーピングが行われる、有利にはＳｉＧｅまたはＳｉから成るエピタキシャル成長される半導体層は、例えば１−ヘテロバイポーラトランジスタ（Heterobipolartransistor＝ＨＢＴ）のような高周波モジュールの製造の際およびＣＭＯＳ回路においてますます多く使用されるようになっている。このような高ドーピングされた層では後続の工程（プロセスステップ）の間に外部拡散（Ausdiffusion）という問題が生じる。つまり後続の工程では技術的なシーケンス内で温度が高められ、ひいてはこの層の電子的な特性の劣化を伴うからである。このような拡散プロセスを最小限にするために。温度は低減されかつ拡散を抑制する付加的な材料が使用されなければならない。
【０００３】
ＷＯ９８／２６４５７に、電気的に活性でない付加的な材料、有利には第４主族の元素、殊に濃度１０１８ｃｍ−３ないし１０２１ｃｍ−３の炭素を使用することによって、ＳｉＧｅにホウ素が拡散するのをどうようにして有意に抑えるのかが記載されている。有利にはＳｉＧｅＣまたはＳｉＣから成る、このようなエピタキシャル拡散抑制層の製造は分子線エピタキシ−（ＭＢＥ）法および主には化学的気相成長法（ＣＶＤ）によって行われる。T.I. Kamins, D.J. Meyer, Appl. Phys. Lett., 59,(1991)178；W.B.de Boer, D.J. Meyer, Appl. Phys. Lett. 58, (1991)1286 および B.S.Meyerson, Appl. Phys. Lett. 48,(1986)797 に記載されているように、ＣＶＤ法と関連してシングル・ウェハおよび超高真空室（Ultra-High-Vacuum＝ＵＨＶ）バッチ処理方式のリアクタ（バッチ・リアクタ）が使用される。シングル・ウェハ・リアクタで不都合だと認められることは、この装置はホットウォール（過熱壁式）リアクタではないこと、すなわちシングル・ウェハリアクタにおいてウェハがビームまたは誘導ホットを用いて非常に迅速に加熱され、その際ウェハもリアクタも熱力学的な平衡状態に達しないということである。
【０００４】
Ｓｉ，ＳｉＣ，ＳｉＧｅおよびＳｉＧｅＣ低温エピタキシーの場合の必然的に小さなデポジットレートのために、シングル・ウェハリアクタによっては僅かなスループットしか実現されない。典型的なＨＢＴスタックに対してスループットは例えば約５ウェハ／時間である。それは工業プロセスに対しては経済的に不都合である。
【０００５】
これまで公知になっている唯一のバッチ・リアクタは４００℃ないし８００℃の温度領域で、典型的には６００℃で動作するＵＨＶホットウォールリアクタである。この種のホットウォールリアクタにおいてウェハは小さなバッチにおいて熱力学な平衡状態に加熱され、これにより熱均一性は大幅に改善されるが、ＵＨＶ法と関連した高いコストがスループットに対して不都合に作用する。すなわち、すべての周辺プロセス時間（例えばポンピングおよび洗浄シーケンス、ディスクの処理など）は通例の低圧（ＬＰＣＶＤ）装置の場合より著しく長い。それ故に典型的なＨＢＴスタックに対するスループットはこのＵＨＶバッチ・リアクタの場合シングル・ウェハリアクタの領域、すなわち約５ウェハ／時間である。更に、ＵＨＶシステムのため、非常に高い温度（１０００℃およびそれ以上）を使用することができず、すなわち例えばＵＨＶバッチ・リアクタにおいてエッチングおよびベークプロセスは低い温度でしか行うことができないことは不都合に作用する。ＵＨＶ装置に対して実現されかつ低温エピタキシーに対して必要と示されている僅かなＨ２Ｏ／Ｏ２残留含有量は適当な措置によってＵＨＶ装置以外の装置に対しても実現される。
【０００６】
低圧（ＬＰ）バッチ・リアクタはこれまで、拡散抑制半導体層の生成のために、殊にＳｉＧｅＣまたはＳｉＣから成る半導体層の生成のために使用されなかった。その理由は１つには、低温エピタキシーに対する専門分野で必要とされる、この種装置における僅かな酸素および湿気成分含有量が実現可能とは認められなかったという事実である。他方において、バッチ・リアクタにおける高温エピタキシーでは気相中にデプレッション効果が発生し、このために基板にデポジットされる層の均一性が不十分なものになる。それ故に高温エピタキシー（Ｔ≧１０００℃）に対してシングル・ウェハ・リアクタが専ら使用されてきた。しかし温度が低い場合には運動学的な効果が優性であり、搬送に規定されるデプレッションは、温度均一性の、層均一性に対する影響と比べて下位の意味を有している。
【０００７】
本発明の課題は、半導体技術において通例の大きな半導体基板に薄い、殊に拡散を抑制する薄いエピタキシャル半導体層が工業的な製作に適している、典型的なＨＢＴスタックに対する高いスループットにおいて製造可能であるようにする方法および装置を提供することである。方法および装置は更に、適当な作動温度における均一な温度分布のような必要な技術的な条件並びに必要な低い残留酸素および湿気成分含有量が保証されるべきである。
【０００８】
本発明によればこの課題は、まず、半導体基板のコーティング（成膜）すべき表面をそれ自体公知のプロシージャによって湿式化学的におよび／または気相において洗浄することによって解決される。このために例えばPiranha/SC1/SC2/HF-dip/DI-Rins プロシージャ、Piranha/SC1/SC2 プロシージャおよび／またはＨＦ蒸気洗浄プロシージャが適している。
【０００９】
引き続いて、洗浄された半導体基板が低圧バッチ・リアクタにおいて後続の工程に比べて高い第１の温度（プリベーク温度）に加熱されかつコーティングすべき表面に対して空気酸化物および別の不純物を除去するために、後続の工程と同じまたはそれより高いリアクタ圧力において水素プリベークが行われる。
【００１０】
後続の工程において、このようにして前処理された半導体基板が低圧ホットまたはウォームウォール・バッチ・リアクタにおいて先行する工程より低い第２の温度（デポジットもしくは成長温度）に加熱されかつコーティングすべき表面が熱力学的な平衡状態に達した後、化学的な気相成長法（ＣＶＤ）において先行する工程と同じ、またはそれより低いリアクタ圧力で薄い、有利には拡散抑制半導体層がデポジットされる。その際ＣＤＶプロセスは基板での表面反応によるデポジットがコントロールされ、ひいては低圧ホットまたはウォームウォールバッチ・リアクタにおけるガス搬送が従属的な意味しか持っていないような条件下で行なわれる。これらの条件は殊に僅かな温度および／または低いリアクタ圧力である。
【００１１】
水素プリベークは有利には７５０ないし１１００℃の領域にある温度および０．１ないし７６０Ｔｏｒｒの領域にあるガス圧において実施されかつ有利には拡散抑制する半導体層のエピタキシャル成長は有利には４５０ないし８００℃の領域にある温度および０．１ないし１００Ｔｏｒｒの領域にあるガス圧において実施される。特別有利なプロセスパラメータは従属請求項から明らかである。
【００１２】
示された工程および殊に示された工程パラメータを用いて十分均一な薄い層が得られることが分かった。本発明は、層の十分な均一性は薄い層ではまさに扱いにくく、つまり高いスループットおよび高い均一性に対する要求は互いに相反しているという認識に基づいている。ドーパンドのような外部原子の、薄い層への拡散は比較的厚い層の場合よりも大きな意味を有しているので、複数の層を生成し、そのうちの少なくとも１つの薄い層を拡散抑制するものとして形成する方法が賞用される。
【００１３】
薄い、拡散抑制層を生成するためにどのような方法を採用するかと言えば、それは有利には次のように行われる：炭素のような電気的に不活性の、拡散抑制元素がエピタキシャル層成長によって相応の半導体層に実質的に置換導入されるようにする。このようにして得られた、有利には置換型炭素の濃度は有利には、１原子％より小さいないし５＊１０２０ｃｍ−３より小さい。特別有利な濃度領域は１＊１０２０および５＊１０２０ｃｍ−３の間にある。
【００１４】
有利にはＳｉＧｅＣまたはＳｉをベースとした拡散抑制エピタキシャル半導体層の製造のために炭素源として例えばメチルシランが適している。
【００１５】
本発明の方法によって、拡散抑制半導体層のエピタキシャル成長のために、化学的な気相成長のための変形されたホットウォール低圧バッチリアクタ（ＬＰＣＶＤバッチ・リアクタ）を使用して、これを用いて典型的なＨＢＴスタックに対して毎時間当たり約７５のウェハまでスループットが高められるようにすることができる。ＬＰＣＶＤバッチ・リアクタを低温エピタキシーのために使用するにあたって重要なのは、水素プリベークの形の先行する高温工程であり、これにより空気酸化物および別の不純物が除去されるのである。続く低温の工程において、拡散抑制半導体層の気相からのエピタキシャル成長が行われる。本発明の解決法は、高温および低温工程がこのために実現されている唯一のＬＰＣＶＤバッチ・リアクタにおいて実施されるようにしてもよいし、このために２つの別個のバッチ・リアクタを使用するようにしてもよい。後者の場合、２つのバッチ・リアクタは不活性ガスパージ部および／または真空発生部が収容されているトランスファチャンバを介して接続されている。従って存在している条件に応じて、テクノロジー面での損失を甘受することなくスループットを一層高めることが可能である。本発明の方法によって、高すぎる酸素および湿気成分含有量のため並びにデプレッション効果の発生のために生じる可能性がある不都合な影響が回避される。更に、このようにして装置の内部で、リアクタエッチングおよびベークプロセスのような別の高温処理も可能である。
【００１６】
方法を実施するために示される装置はその主要コンポーネント、殊に、自動的なハンドリングシステム、抵抗加熱式ホットカセットのクオーツリアクタ、ガス供給部、真空システムなどにおいて今日のＬＰＣＶＤバッチ・リアクタに相応している。付加的に、収容されているガスパージ部を備えおよび／または収容されている真空システムを備えているトランスファチャンバシステムが必要であり、この場合不活性ガスないし真空形成の維持は有利には（不活性ガス洗浄もしくはパージの場合）低い残留酸素含有量（＜２０ｐｐｍ）を有する窒素を使用して可能になる。その際トランスファチャンバは１つの形態においては半導体基板の供給および取り出しのために用いられかつ別の形態では付加的に１つのリアクタから別のリアクタへ半導体基板を移送するために用いられる。従って半導体基板のハンドリングは不活性の雰囲気においておよび／または真空において行われる。全体の装置は本来のデポジットプロセスの実施の他に、７５０℃ないし１１００℃の温度、０．１ないし７６０Ｔｏｒｒの圧力および１ないし２００の毎分当たり１ないし２００標準リットルの水素流における水素処理に対しても適している。択一選択的に、主システムに収容されている、この機能を果たす第２のリアクタシステムが設けられている。２つのリアクタは不活性ガスパージ部が収容されているおよび／または真空システムが収容されている上で説明したトランスファチャンバシステムを介して接続されている。
【００１７】
本発明の特徴は特許請求の範囲の他に、説明および図面からも明らかであり、その際個々の特徴はそれぞれそれ自体でまたはそれぞれを互いに組み合わせた形における保護権のある複数の形態に対して示されている。本発明の実施例は図面に示されておりかつ以下に詳細に説明する。所属の図面において、
図１はトランスファ・チャンバを備えている低圧バッチ・リアクタの略図である。
図２はトランスファ・チャンバによって接続されている２つのリアクタの略図である。
【００１８】
例１：
図１には、薄い、殊に拡散抑制半導体層のデポジットのための、化学的な気相成長用低圧バッチ・リアクタが示されている。本発明の装置はこの実施例において、低圧バッチ・リアクタ２を含んでいるメインチャンバ１と、メインチャンバ１に配置されているトランスファチャンバ３と、その間にある、気密封鎖するドア４と、トランスファチャンバ３を装着するための別の気密封鎖するドア４とから成っている。メインチャンバ１は不活性ガスパージおよび／または真空の形成のための装置並びに低圧バッチ・リアクタ２にガスを送入するための装置を有している。この種装置は１つまたは複数のガス源９を有している。これは制御可能な弁８を介してメインチャンバ１に接続されている。更に、真空ポンプ１０がメインチャンバ１に接続されている。不活性ガスパージ、ガスの送入並びに真空の生成の制御のために、弁８（そのうちの１つだけが例示されている）および真空ポンプ１０は制御装置７に接続されている。本発明によれば、気相から半導体層をデポジットするための低圧リアクタは、殊に１１００℃までの高温工程の実施を可能にする従来の装置によって補充される。この実施例において低圧バッチ・リアクタ２は殊に抵抗加熱式ホットカセット（Heizkasette）におけるクオーツリアクタである。相応の加熱部１１も制御装置７に接続されている。
【００１９】
このために例えば Piranha/SC1/SC2/HF-dip/D1 プロシージャが使用されるのだが、半導体基板の湿式化学技術による前洗浄後ただちに、半導体基板はＬＰＣＶＤ装置の窒素が流れているトランスファチャンバ３に供給される。半導体基板は、トランスファチャンバ３の雰囲気中の酸素および湿気成分の残留含有量が十分低くなるまではここに留まる。基板は搬送容器からリアクタボートに移し替えられて、低圧バッチ・リアクタ２に送り込まれる。。
【００２０】
その際低圧バッチ・リアクタ２には例えば４００℃のレベルまで下げられた温度が生じている。主として温度、圧力および総雰囲気に関して相異している工程から成るＣＶＤに典型的なシーケンスが続く。
【００２１】
安定化フェーズの後、低圧バッチ・リアクタ２は温度および圧力に関してここから続けられる水素プリベークの条件に相応している値（例えば８５０℃および５０Ｔｏｒｒ）にもってこられる。プリベークは、毎分１および２００標準リットルの間、この実施例では毎分約２００標準リットルの水素流下でウェハを相応のプリベーク温度に加熱することによってスタートされる。
【００２２】
熱力学的な平衡状態を実現するために必要な安定化時間を含めて、温度を第２の低温値、例えば２００ｍＴｏｒｒで６００℃に下げた後、相応のプロセスガスを低圧バッチ・リアクタ２に導入することによって拡散抑制半導体層の本来のデポジットが行われる。有利にはこのために水素と、例えばＳｉＨ４ないしＳｉＨ２Ｃｌ２およびＧｅＨ４とから成る混合ガスが使用される。炭素源として有利には、メチルシランが使用される。半導体層はこの実施例においてＳｉＧｅおよび／またはＳｉと、ドープ剤の、Ｓｉおよび／またはＳｉＧｅへの拡散を著しく抑制する拡散抑制材料として、有利には第４主族または第６主族の電気的に活性ではない元素、この実施例では炭素とを含んでいる。炭素は殊に、ホウ素の、ＳｉＧｅへの過渡的な増速拡散（transient enhanced diffusin＝ＴＥＤ）を著しく抑圧する。酸素または炭素および酸素の組み合わせも拡散抑制材料として適している。
【００２３】
個々の層のデポジット間にも、種々異なっているプロセスに規定される温度および圧力交番過程が経過していくようにすることができる。
【００２４】
すべてのデポジットプロセスの終了後、低圧バッチ・リアクタ２は再パージされる。温度は下げられかつ低圧バッチ・リアクタ２およびトランスファチャンバ３における圧力は合わせられる。基板の取り出しによってプロセスは終了する。
【００２５】
この本発明の方法では、典型的なＨＢＴスタックに対して時間当たり２５以上のウェハのスループットが可能である。
【００２６】
例２：
図２には本発明のリアクタシステムの変形形態が示されている。２つのメインチャンバ１とメインチャンバ１間に配置されているトランスファチャンバ３とから成っており、その際メインチャンバ１およびトランスファチャンバ３は気密気密封鎖されているドア４によって接続されておりかつトランスファチャンバ３はこの形式のドア４によって装着可能である。トランスファチャンバ３は更に入口のロック室３ａを有しており、これを介してトランスファチャンバ３を装着することができる。２つのメインチャンバ１間のトランスファは後にトランスファチャンバ３のトランスファ領域３ｂにおいて行われる。その場合この領域は気密気密封鎖ドア４によって入口のロック室３ａに対してシールされている。更に、低圧バッチ・リアクタ５および低圧ホットまたはウォームウォールバッチ・リアクタ６が異なったメインチャンバ１に配置されている。メインチャンバ１は不活性ガスパージおよび／または真空生成のための装置並びにガスを低圧バッチ・リアクタ５および低圧ホットまたはウォームウォールバッチ・リアクタ６に送入するための装置を有している。この装置はガス源９を有している。ガス源は制御可能な弁８を介してそれぞれのメインチャンバ１に接続されている。更にそれぞれに加熱部１１と真空ポンプ１０が設けられている。制御可能な弁８、真空ポンプ１０および加熱部１１はそれぞれプロセス制御部７に接続されている。プロセス制御部はここに説明する方法を実施するのに適するように構成されている。本発明によれば、気相から半導体層をデポジットするための低圧リアクタ５は、殊に１１００℃までの高温工程の実施を可能にする従来の装置によって補充される。この実施例において低圧バッチ・リアクタ５および／または低圧ホットまたはウォームウォールバッチ・リアクタ６はそれぞれ殊に抵抗加熱式高温カセットにおけるクオーツリアクタである。
【００２７】
水素プリベークおよび拡散抑制半導体層のエピタキシャル成長はこの実施例において図２に示す別個のリアクタにおいて実施される。このために、水素プリベークの終了後、半導体基板は第１の低圧バッチ・リアクタ５から不活性ガスパージが組み込まれているトランスファチャンバ３のトランスファ領域３ｂを介して第２の低圧ホットまたはウォームウォールバッチ・リアクタ６に移送される。これにより高められたスループットを実現することができる。２つのバッチ・リアクタ５，６に関してこの動作法では比較的僅かな技術要求しか課せられない。説明してきた本発明の方法に相応して、この場合もトランスファチャンバ３および第２の低圧ホットまたはウォームウォールバッチ・リアクタ６における環境雰囲気を安定化させるために必要な時間は厳守されるべきである。更に、低圧バッチ・リアクタ５、低圧ホットまたはウォームウォールバッチ・リアクタ６およびトランスファチャンバ３のトランスファ領域３ｂでの湿り気成分の分圧は僅かでなければならない。
【００２８】
２つの実施例に対して、詳細に示していない制御部７が設けられているが、これはそれぞれの半導体層に対して１０および１０００ｎｍという前以て決められている層厚が実現されるときにそれぞれのデポジットプロセスを終了する。薄い、拡散抑制半導体層の生成のために、リアクタ２ないし５は更に、ガスを低圧バッチ・リアクタ２または５に送入するための装置８および９並びにこれらに接続されている、前以て決められている量のメチルシランを送入するように構成されている制御装置７を有している。
【００２９】
制御装置７は更にリアクタ２または５を真空化するための真空ポンプ１０並びに必要なプロセス温度を生成するための加熱部１１に接続されている。真空ポンプ１０およびガスを送入するための装置８および９を用いて更に制御装置７により所望のプロセス圧力が調整設定可能である。ガスを送入するための装置８および９は例えば、１つまたは複数のガスボンベ９並びに相応の数の制御可能な弁８を有していることができる。
【００３０】
この明細書では具体的な実施例に基づいて拡散抑制半導体層を製造するための方法並びにこの方法を実施するための装置について説明してきた。しかし本発明は実施例の説明の詳細に制限されるものではないことを述べておく。特許請求の範囲の枠内での変更および変形も本発明の権利範囲に入るからである。
【図面の簡単な説明】
【００３１】
【図１】トランスファチャンバを備えている低圧バッチ・リアクタの略図
【図２】トランスファチャンバを介して接続されている２つの低圧リアクタの略図
【０００１】
本発明は薄い、有利には拡散を抑制するエピタキシャル半導体層の製造方法および装置に関する。
【０００２】
高度でしかも鮮鋭に制限されたドーピングが行われる、有利にはＳｉＧｅまたはＳｉから成るエピタキシャル成長される半導体層は、例えば１−ヘテロバイポーラトランジスタ（Heterobipolartransistor＝ＨＢＴ）のような高周波モジュールの製造の際およびＣＭＯＳ回路においてますます多く使用されるようになっている。このような高ドーピングされた層では後続の工程（プロセスステップ）の間に外部拡散（Ausdiffusion）という問題が生じる。つまり後続の工程では技術的なシーケンス内で温度が高められ、ひいてはこの層の電子的な特性の劣化を伴うからである。このような拡散プロセスを最小限にするために。温度は低減されかつ拡散を抑制する付加的な材料が使用されなければならない。
【０００３】
ＷＯ９８／２６４５７に、電気的に活性でない付加的な材料、有利には第４主族の元素、殊に濃度１０１８ｃｍ−３ないし１０２１ｃｍ−３の炭素を使用することによって、ＳｉＧｅにホウ素が拡散するのをどうようにして有意に抑えるのかが記載されている。有利にはＳｉＧｅＣまたはＳｉＣから成る、このようなエピタキシャル拡散抑制層の製造は分子線エピタキシ−（ＭＢＥ）法および主には化学的気相成長法（ＣＶＤ）によって行われる。T.I. Kamins, D.J. Meyer, Appl. Phys. Lett., 59,(1991)178；W.B.de Boer, D.J. Meyer, Appl. Phys. Lett. 58, (1991)1286 および B.S.Meyerson, Appl. Phys. Lett. 48,(1986)797 に記載されているように、ＣＶＤ法と関連してシングル・ウェハおよび超高真空室（Ultra-High-Vacuum＝ＵＨＶ）バッチ処理方式のリアクタ（バッチ・リアクタ）が使用される。シングル・ウェハ・リアクタで不都合だと認められることは、この装置はホットウォール（過熱壁式）リアクタではないこと、すなわちシングル・ウェハリアクタにおいてウェハがビームまたは誘導ホットを用いて非常に迅速に加熱され、その際ウェハもリアクタも熱力学的な平衡状態に達しないということである。
【０００４】
Ｓｉ，ＳｉＣ，ＳｉＧｅおよびＳｉＧｅＣ低温エピタキシーの場合の必然的に小さなデポジットレートのために、シングル・ウェハリアクタによっては僅かなスループットしか実現されない。典型的なＨＢＴスタックに対してスループットは例えば約５ウェハ／時間である。それは工業プロセスに対しては経済的に不都合である。
【０００５】
これまで公知になっている唯一のバッチ・リアクタは４００℃ないし８００℃の温度領域で、典型的には６００℃で動作するＵＨＶホットウォールリアクタである。この種のホットウォールリアクタにおいてウェハは小さなバッチにおいて熱力学な平衡状態に加熱され、これにより熱均一性は大幅に改善されるが、ＵＨＶ法と関連した高いコストがスループットに対して不都合に作用する。すなわち、すべての周辺プロセス時間（例えばポンピングおよび洗浄シーケンス、ディスクの処理など）は通例の低圧（ＬＰＣＶＤ）装置の場合より著しく長い。それ故に典型的なＨＢＴスタックに対するスループットはこのＵＨＶバッチ・リアクタの場合シングル・ウェハリアクタの領域、すなわち約５ウェハ／時間である。更に、ＵＨＶシステムのため、非常に高い温度（１０００℃およびそれ以上）を使用することができず、すなわち例えばＵＨＶバッチ・リアクタにおいてエッチングおよびベークプロセスは低い温度でしか行うことができないことは不都合に作用する。ＵＨＶ装置に対して実現されかつ低温エピタキシーに対して必要と示されている僅かなＨ２Ｏ／Ｏ２残留含有量は適当な措置によってＵＨＶ装置以外の装置に対しても実現される。
【０００６】
低圧（ＬＰ）バッチ・リアクタはこれまで、拡散抑制半導体層の生成のために、殊にＳｉＧｅＣまたはＳｉＣから成る半導体層の生成のために使用されなかった。その理由は１つには、低温エピタキシーに対する専門分野で必要とされる、この種装置における僅かな酸素および湿気成分含有量が実現可能とは認められなかったという事実である。他方において、バッチ・リアクタにおける高温エピタキシーでは気相中にデプレッション効果が発生し、このために基板にデポジットされる層の均一性が不十分なものになる。それ故に高温エピタキシー（Ｔ≧１０００℃）に対してシングル・ウェハ・リアクタが専ら使用されてきた。しかし温度が低い場合には運動学的な効果が優性であり、搬送に規定されるデプレッションは、温度均一性の、層均一性に対する影響と比べて下位の意味を有している。
【０００７】
本発明の課題は、半導体技術において通例の大きな半導体基板に薄い、殊に拡散を抑制する薄いエピタキシャル半導体層が工業的な製作に適している、典型的なＨＢＴスタックに対する高いスループットにおいて製造可能であるようにする方法および装置を提供することである。方法および装置は更に、適当な作動温度における均一な温度分布のような必要な技術的な条件並びに必要な低い残留酸素および湿気成分含有量が保証されるべきである。
【０００８】
本発明によればこの課題は、まず、半導体基板のコーティング（成膜）すべき表面をそれ自体公知のプロシージャによって湿式化学的におよび／または気相において洗浄することによって解決される。このために例えばPiranha/SC1/SC2/HF-dip/DI-Rins プロシージャ、Piranha/SC1/SC2 プロシージャおよび／またはＨＦ蒸気洗浄プロシージャが適している。
【０００９】
引き続いて、洗浄された半導体基板が低圧バッチ・リアクタにおいて後続の工程に比べて高い第１の温度（プリベーク温度）に加熱されかつコーティングすべき表面に対して空気酸化物および別の不純物を除去するために、後続の工程と同じまたはそれより高いリアクタ圧力において水素プリベークが行われる。
【００１０】
後続の工程において、このようにして前処理された半導体基板が低圧ホットまたはウォームウォール・バッチ・リアクタにおいて先行する工程より低い第２の温度（デポジットもしくは成長温度）に加熱されかつコーティングすべき表面が熱力学的な平衡状態に達した後、化学的な気相成長法（ＣＶＤ）において先行する工程と同じ、またはそれより低いリアクタ圧力で薄い、有利には拡散抑制半導体層がデポジットされる。その際ＣＤＶプロセスは基板での表面反応によるデポジットがコントロールされ、ひいては低圧ホットまたはウォームウォールバッチ・リアクタにおけるガス搬送が従属的な意味しか持っていないような条件下で行なわれる。これらの条件は殊に僅かな温度および／または低いリアクタ圧力である。
【００１１】
水素プリベークは有利には７５０ないし１１００℃の領域にある温度および０．１ないし７６０Ｔｏｒｒの領域にあるガス圧において実施されかつ有利には拡散抑制する半導体層のエピタキシャル成長は有利には４５０ないし８００℃の領域にある温度および０．１ないし１００Ｔｏｒｒの領域にあるガス圧において実施される。特別有利なプロセスパラメータは従属請求項から明らかである。
【００１２】
示された工程および殊に示された工程パラメータを用いて十分均一な薄い層が得られることが分かった。本発明は、層の十分な均一性は薄い層ではまさに扱いにくく、つまり高いスループットおよび高い均一性に対する要求は互いに相反しているという認識に基づいている。ドーパンドのような外部原子の、薄い層への拡散は比較的厚い層の場合よりも大きな意味を有しているので、複数の層を生成し、そのうちの少なくとも１つの薄い層を拡散抑制するものとして形成する方法が賞用される。
【００１３】
薄い、拡散抑制層を生成するためにどのような方法を採用するかと言えば、それは有利には次のように行われる：炭素のような電気的に不活性の、拡散抑制元素がエピタキシャル層成長によって相応の半導体層に実質的に置換導入されるようにする。このようにして得られた、有利には置換型炭素の濃度は有利には、１原子％より小さいないし５＊１０２０ｃｍ−３より小さい。特別有利な濃度領域は１＊１０２０および５＊１０２０ｃｍ−３の間にある。
【００１４】
有利にはＳｉＧｅＣまたはＳｉをベースとした拡散抑制エピタキシャル半導体層の製造のために炭素源として例えばメチルシランが適している。
【００１５】
本発明の方法によって、拡散抑制半導体層のエピタキシャル成長のために、化学的な気相成長のための変形されたホットウォール低圧バッチリアクタ（ＬＰＣＶＤバッチ・リアクタ）を使用して、これを用いて典型的なＨＢＴスタックに対して毎時間当たり約７５のウェハまでスループットが高められるようにすることができる。ＬＰＣＶＤバッチ・リアクタを低温エピタキシーのために使用するにあたって重要なのは、水素プリベークの形の先行する高温工程であり、これにより空気酸化物および別の不純物が除去されるのである。続く低温の工程において、拡散抑制半導体層の気相からのエピタキシャル成長が行われる。本発明の解決法は、高温および低温工程がこのために実現されている唯一のＬＰＣＶＤバッチ・リアクタにおいて実施されるようにしてもよいし、このために２つの別個のバッチ・リアクタを使用するようにしてもよい。後者の場合、２つのバッチ・リアクタは不活性ガスパージ部および／または真空発生部が収容されているトランスファチャンバを介して接続されている。従って存在している条件に応じて、テクノロジー面での損失を甘受することなくスループットを一層高めることが可能である。本発明の方法によって、高すぎる酸素および湿気成分含有量のため並びにデプレッション効果の発生のために生じる可能性がある不都合な影響が回避される。更に、このようにして装置の内部で、リアクタエッチングおよびベークプロセスのような別の高温処理も可能である。
【００１６】
方法を実施するために示される装置はその主要コンポーネント、殊に、自動的なハンドリングシステム、抵抗加熱式ホットカセットのクオーツリアクタ、ガス供給部、真空システムなどにおいて今日のＬＰＣＶＤバッチ・リアクタに相応している。付加的に、収容されているガスパージ部を備えおよび／または収容されている真空システムを備えているトランスファチャンバシステムが必要であり、この場合不活性ガスないし真空形成の維持は有利には（不活性ガス洗浄もしくはパージの場合）低い残留酸素含有量（＜２０ｐｐｍ）を有する窒素を使用して可能になる。その際トランスファチャンバは１つの形態においては半導体基板の供給および取り出しのために用いられかつ別の形態では付加的に１つのリアクタから別のリアクタへ半導体基板を移送するために用いられる。従って半導体基板のハンドリングは不活性の雰囲気においておよび／または真空において行われる。全体の装置は本来のデポジットプロセスの実施の他に、７５０℃ないし１１００℃の温度、０．１ないし７６０Ｔｏｒｒの圧力および１ないし２００の毎分当たり１ないし２００標準リットルの水素流における水素処理に対しても適している。択一選択的に、主システムに収容されている、この機能を果たす第２のリアクタシステムが設けられている。２つのリアクタは不活性ガスパージ部が収容されているおよび／または真空システムが収容されている上で説明したトランスファチャンバシステムを介して接続されている。
【００１７】
本発明の特徴は特許請求の範囲の他に、説明および図面からも明らかであり、その際個々の特徴はそれぞれそれ自体でまたはそれぞれを互いに組み合わせた形における保護権のある複数の形態に対して示されている。本発明の実施例は図面に示されておりかつ以下に詳細に説明する。所属の図面において、
図１はトランスファ・チャンバを備えている低圧バッチ・リアクタの略図である。
図２はトランスファ・チャンバによって接続されている２つのリアクタの略図である。
【００１８】
例１：
図１には、薄い、殊に拡散抑制半導体層のデポジットのための、化学的な気相成長用低圧バッチ・リアクタが示されている。本発明の装置はこの実施例において、低圧バッチ・リアクタ２を含んでいるメインチャンバ１と、メインチャンバ１に配置されているトランスファチャンバ３と、その間にある、気密封鎖するドア４と、トランスファチャンバ３を装着するための別の気密封鎖するドア４とから成っている。メインチャンバ１は不活性ガスパージおよび／または真空の形成のための装置並びに低圧バッチ・リアクタ２にガスを送入するための装置を有している。この種装置は１つまたは複数のガス源９を有している。これは制御可能な弁８を介してメインチャンバ１に接続されている。更に、真空ポンプ１０がメインチャンバ１に接続されている。不活性ガスパージ、ガスの送入並びに真空の生成の制御のために、弁８（そのうちの１つだけが例示されている）および真空ポンプ１０は制御装置７に接続されている。本発明によれば、気相から半導体層をデポジットするための低圧リアクタは、殊に１１００℃までの高温工程の実施を可能にする従来の装置によって補充される。この実施例において低圧バッチ・リアクタ２は殊に抵抗加熱式ホットカセット（Heizkasette）におけるクオーツリアクタである。相応の加熱部１１も制御装置７に接続されている。
【００１９】
このために例えば Piranha/SC1/SC2/HF-dip/D1 プロシージャが使用されるのだが、半導体基板の湿式化学技術による前洗浄後ただちに、半導体基板はＬＰＣＶＤ装置の窒素が流れているトランスファチャンバ３に供給される。半導体基板は、トランスファチャンバ３の雰囲気中の酸素および湿気成分の残留含有量が十分低くなるまではここに留まる。基板は搬送容器からリアクタボートに移し替えられて、低圧バッチ・リアクタ２に送り込まれる。。
【００２０】
その際低圧バッチ・リアクタ２には例えば４００℃のレベルまで下げられた温度が生じている。主として温度、圧力および総雰囲気に関して相異している工程から成るＣＶＤに典型的なシーケンスが続く。
【００２１】
安定化フェーズの後、低圧バッチ・リアクタ２は温度および圧力に関してここから続けられる水素プリベークの条件に相応している値（例えば８５０℃および５０Ｔｏｒｒ）にもってこられる。プリベークは、毎分１および２００標準リットルの間、この実施例では毎分約２００標準リットルの水素流下でウェハを相応のプリベーク温度に加熱することによってスタートされる。
【００２２】
熱力学的な平衡状態を実現するために必要な安定化時間を含めて、温度を第２の低温値、例えば２００ｍＴｏｒｒで６００℃に下げた後、相応のプロセスガスを低圧バッチ・リアクタ２に導入することによって拡散抑制半導体層の本来のデポジットが行われる。有利にはこのために水素と、例えばＳｉＨ４ないしＳｉＨ２Ｃｌ２およびＧｅＨ４とから成る混合ガスが使用される。炭素源として有利には、メチルシランが使用される。半導体層はこの実施例においてＳｉＧｅおよび／またはＳｉと、ドープ剤の、Ｓｉおよび／またはＳｉＧｅへの拡散を著しく抑制する拡散抑制材料として、有利には第４主族または第６主族の電気的に活性ではない元素、この実施例では炭素とを含んでいる。炭素は殊に、ホウ素の、ＳｉＧｅへの過渡的な増速拡散（transient enhanced diffusin＝ＴＥＤ）を著しく抑圧する。酸素または炭素および酸素の組み合わせも拡散抑制材料として適している。
【００２３】
個々の層のデポジット間にも、種々異なっているプロセスに規定される温度および圧力交番過程が経過していくようにすることができる。
【００２４】
すべてのデポジットプロセスの終了後、低圧バッチ・リアクタ２は再パージされる。温度は下げられかつ低圧バッチ・リアクタ２およびトランスファチャンバ３における圧力は合わせられる。基板の取り出しによってプロセスは終了する。
【００２５】
この本発明の方法では、典型的なＨＢＴスタックに対して時間当たり２５以上のウェハのスループットが可能である。
【００２６】
例２：
図２には本発明のリアクタシステムの変形形態が示されている。２つのメインチャンバ１とメインチャンバ１間に配置されているトランスファチャンバ３とから成っており、その際メインチャンバ１およびトランスファチャンバ３は気密気密封鎖されているドア４によって接続されておりかつトランスファチャンバ３はこの形式のドア４によって装着可能である。トランスファチャンバ３は更に入口のロック室３ａを有しており、これを介してトランスファチャンバ３を装着することができる。２つのメインチャンバ１間のトランスファは後にトランスファチャンバ３のトランスファ領域３ｂにおいて行われる。その場合この領域は気密気密封鎖ドア４によって入口のロック室３ａに対してシールされている。更に、低圧バッチ・リアクタ５および低圧ホットまたはウォームウォールバッチ・リアクタ６が異なったメインチャンバ１に配置されている。メインチャンバ１は不活性ガスパージおよび／または真空生成のための装置並びにガスを低圧バッチ・リアクタ５および低圧ホットまたはウォームウォールバッチ・リアクタ６に送入するための装置を有している。この装置はガス源９を有している。ガス源は制御可能な弁８を介してそれぞれのメインチャンバ１に接続されている。更にそれぞれに加熱部１１と真空ポンプ１０が設けられている。制御可能な弁８、真空ポンプ１０および加熱部１１はそれぞれプロセス制御部７に接続されている。プロセス制御部はここに説明する方法を実施するのに適するように構成されている。本発明によれば、気相から半導体層をデポジットするための低圧リアクタ５は、殊に１１００℃までの高温工程の実施を可能にする従来の装置によって補充される。この実施例において低圧バッチ・リアクタ５および／または低圧ホットまたはウォームウォールバッチ・リアクタ６はそれぞれ殊に抵抗加熱式高温カセットにおけるクオーツリアクタである。
【００２７】
水素プリベークおよび拡散抑制半導体層のエピタキシャル成長はこの実施例において図２に示す別個のリアクタにおいて実施される。このために、水素プリベークの終了後、半導体基板は第１の低圧バッチ・リアクタ５から不活性ガスパージが組み込まれているトランスファチャンバ３のトランスファ領域３ｂを介して第２の低圧ホットまたはウォームウォールバッチ・リアクタ６に移送される。これにより高められたスループットを実現することができる。２つのバッチ・リアクタ５，６に関してこの動作法では比較的僅かな技術要求しか課せられない。説明してきた本発明の方法に相応して、この場合もトランスファチャンバ３および第２の低圧ホットまたはウォームウォールバッチ・リアクタ６における環境雰囲気を安定化させるために必要な時間は厳守されるべきである。更に、低圧バッチ・リアクタ５、低圧ホットまたはウォームウォールバッチ・リアクタ６およびトランスファチャンバ３のトランスファ領域３ｂでの湿り気成分の分圧は僅かでなければならない。
【００２８】
２つの実施例に対して、詳細に示していない制御部７が設けられているが、これはそれぞれの半導体層に対して１０および１０００ｎｍという前以て決められている層厚が実現されるときにそれぞれのデポジットプロセスを終了する。薄い、拡散抑制半導体層の生成のために、リアクタ２ないし５は更に、ガスを低圧バッチ・リアクタ２または５に送入するための装置８および９並びにこれらに接続されている、前以て決められている量のメチルシランを送入するように構成されている制御装置７を有している。
【００２９】
制御装置７は更にリアクタ２または５を真空化するための真空ポンプ１０並びに必要なプロセス温度を生成するための加熱部１１に接続されている。真空ポンプ１０およびガスを送入するための装置８および９を用いて更に制御装置７により所望のプロセス圧力が調整設定可能である。ガスを送入するための装置８および９は例えば、１つまたは複数のガスボンベ９並びに相応の数の制御可能な弁８を有していることができる。
【００３０】
この明細書では具体的な実施例に基づいて拡散抑制半導体層を製造するための方法並びにこの方法を実施するための装置について説明してきた。しかし本発明は実施例の説明の詳細に制限されるものではないことを述べておく。特許請求の範囲の枠内での変更および変形も本発明の権利範囲に入るからである。
【図面の簡単な説明】
【００３１】
【図１】トランスファチャンバを備えている低圧バッチ・リアクタの略図
【図２】トランスファチャンバを介して接続されている２つの低圧リアクタの略図
Claims (27)
- 有利にはＳｉＧｅＣまたはＳｉＧのベースに、薄い、有利には拡散抑制エピタキシャル半導体層を製造するための方法において、
ａ） 少なくとも１５０ｍｍの直径を有する有利には７５個より多くの数の基板を低圧バッチ・リアクタ（２，５）において同時に処理するために用意し、
ｂ） 半導体基板のコーティングすべき表面を湿式化学的におよび／または気相中で洗浄し、
ｃ） 洗浄された半導体基板を低圧バッチ・リアクタ（２，５）において後続の工程に比べて高い第１の温度（プリベーク温度）に加熱しかつ
コーティングすべき表面に対して空気酸化物および別の不純物を除去するために、後続の工程と同じまたはそれより高いリアクタ圧力において水素プリベークを行い、
ｄ） このようにして前処理された半導体基板を低圧ホットまたはウォームウォールバッチ・リアクタ（２，６）において先行する工程より低い第２の温度（デポジット温度）に加熱しかつ
コーティングすべき表面が熱力学的な平衡状態に達した後、化学的な気相成長法（ＣＶＤ）において先行する工程と同じ、またはそれより低いリアクタ圧力で半導体層をデポジットしかつ
ｅ） ＣＶＤプロセスを、基板での表面反応によるデポジットがコントロールされ、ひいては低圧ホットまたはウォームウォールバッチ・リアクタ（２，６）におけるガス搬送が下位の意味を有しているような条件下で行い、
ｆ） ここで半導体層のデポジットは、薄いエピタキシャル半導体層が１０ｎｍと１０００ｎｍとの間の前以て決められている厚さに達したときに該薄いエピタキシャル半導体層のデポジットが終了するように制御される
ことを特徴とする方法。 - プロセス全体内で、同じまたは異なった材料から成る複数の半導体層を基板に順次デポジットし、ここでそれぞれの半導体層は請求項１記載の工程に従って生成される
請求項１記載の方法。 - 製造される半導体層の少なくとも１つは、該半導体層または別の層での外部原子の拡散を抑制する拡散抑制半導体層である
請求項１および２記載の方法。 - 薄い、拡散抑制層に、Ｓｉおよび／またはＳｉＧｅにおけるドープ剤の拡散を著しく抑圧する拡散抑制材料を供給しかつ
拡散抑制材料として、電気的に活性ではなくかつ有利には第４または第６主族の元素である材料を使用する
請求項３記載の方法。 - 拡散抑制材料は炭素である
請求項４記載の方法。 - 拡散を抑制する炭素を請求項１の工程ｄ）に従って気相成長させかつ
炭素源として有利にはメチルシランを使用する
請求項５記載の方法。 - 拡散抑制材料は酸素である
請求項４記載の方法。 - ＣＶＤプロセスを行う条件は僅かな温度および／または低いリアクタ圧力である
請求項１から７までのいずれか１項記載の方法。 - 半導体層中の拡散を抑制する元素が１＊１０２０および５＊１０２０ｃｍ−３の間の濃度に置換存在するようにするプロセスを導入する
請求項３から８までのいずれか１項記載の方法。 - 水素プリベークおよび薄い半導体層のエピタキシャル成長を同一の低圧バッチ・リアクタ（２）で実施する
請求項１から９までのいずれか１項記載の方法。 - 水素プリベークを高温プロセスに対する第１の低圧バッチ・リアクタ（５）において実施しかつ薄い半導体層のエピタキシャル成長を低温プロセスに対する第２の低圧ホットまたはウォームウォールバッチ・リアクタ（６）において実施しかつ
半導体基板の、第１の低圧バッチ・リアクタ（５）から第２の低圧ホットまたはウォームウォールバッチ・リアクタ（６）への移送を不活性雰囲気および／または真空において行う
請求項１から９までのいずれか１項記載の方法。 - 水素プリベークを７５０ないし１１００℃の領域にある温度および０．１ないし７６０Ｔｏｒｒの領域にあるガス圧において実施しかつ
拡散抑制半導体層のエピタキシャル成長を４５０ないし８００℃の領域にある温度および０．１ないし１００Ｔｏｒｒの領域にあるガス圧において実施する
請求項１から１１までのいずれか１項記載の方法。 - 水素プリベークを９００ないし１０００℃の領域にある温度、有利には９４０および９７０℃の間の温度において実施する
請求項１２記載の方法。 - 水素プリベークを０．５ないし１Ｔｏｒｒ、有利には０．８ないし０．９Ｔｏｒｒの領域にあるガス圧において実施する
請求項１２または１３記載の方法。 - 拡散抑制半導体層のエピタキシャル成長を６００ないし７００℃の領域、有利には６２０および６７０℃の間にある温度および０．３ないし１Ｔｏｒｒの領域、有利には０．４５および０．８５Ｔｏｒｒの間にあるガス圧において実施する
請求項１２から１４までのいずれか１項記載の方法。 - ＣＶＤプロセスにおいて水素ベースの混合ガスとして、ＳｉＨ４ないしＳｉＨ２Ｃｌ２およびＧｅＨ４を使用する
請求項１から１５までのいずれか１項記載の方法。 - 水素プリベークを１ないし２００標準リットル／分のガス流において実施する
請求項１から１６までのいずれか１項記載の方法。 - コーティングすべき表面の湿式化学的な洗浄を Piranha/SC1/SC2/HF-dip/DI-Rins プロシージャに従っておよび／またはPiranha/SC1/SC2 プロシージャに従って実施する
請求項１から１７までのいずれか１項記載の方法。 - コーティングすべき表面の湿式化学的な洗浄をＨＦ蒸気洗浄（HF-Vapor-Clean）プロシージャに従って実施する
請求項１から１７までのいずれか１項記載の方法。 - 半導体層はＳｉＧｅおよび／またはＳｉを含んでいる
請求項１から１９までのいずれか１項記載の方法。 - 請求項１から２０までのいずれか１項記載の方法を実施するための装置において、
低圧バッチ・リアクタ（２）を含んでいるメインチャンバ（１）と、該メインチャンバ（１）に配置されているトランスファチャンバ（３）と、その間に位置している気密封鎖ドア（４）と、該トランスファチャンバ（３）を装着するための別の気密封鎖ドア（４）とを備えて成る
ことを特徴とする装置。 - メインチャンバ（１）は不活性ガスパージおよび／または真空を生成するための装置並びにガスを低圧バッチ・リアクタ（２）に送入するための装置を有している
請求項２１記載の装置。 - 低圧バッチ・リアクタ（２）は例えば抵抗ホット式の加熱カセットにおけるクオーツリアクタである
請求項２１または２２記載の装置。 - 請求項１から２０までのいずれか１項記載の方法を実施するための装置において、
２つのメインチャンバ（１）および該メインチャンバ（１）間に配置されているトランスファチャンバ（３）を備えており、ここで
メインチャンバ（１）およびトランスファチャンバ（３）は気密封鎖ドア（４）によって接続されておりかつトランスファチャンバ（３）はこの形式のドア（４）によって装着できるようになっており、かつ
低圧バッチ・リアクタ（５）および低圧ホットまたはウォームウォールバッチ・リアクタ（６）は異なっているメインチャンバ（１）に配置されている
ことを特徴とする装置。 - メインチャンバ（１）は不活性ガスパージおよび／または真空を生成するための装置並びにガスを低圧バッチ・リアクタ（５）および低圧ホットまたはウォームウォールバッチ・リアクタ（６）に送入するための装置を有している
請求項２４記載の装置。 - 低圧バッチ・リアクタ（５）および／または低圧ホットまたはウォームウォールバッチ・リアクタ（６）はそれぞえ例えば抵抗ホット式の加熱カセットにおけるクオーツリアクタである
請求項２４または２５記載の装置。 - ガスを送入するための装置は、気相のメチルシラン源に対するポートを有しておりかつ該装置は制御装置によって制御され、該制御装置は、薄い、拡散抑制エピタキシャル半導体層の生成が、該半導体層が１＊１０１８ｃｍ−３および１＊１０２１ｃｍ−３の間、有利には１＊１０２０ｃｍ−３および５＊１０２０ｃｍ−３の間にある拡散抑制元素、有利には炭素の濃度を有しているように行われる
請求項２２または２５記載の装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10137441 | 2001-07-27 | ||
| DE10144431A DE10144431A1 (de) | 2001-07-27 | 2001-09-06 | Verfahren und Vorrichtung zum Herstellen dünner epitaktischer Halbleiterschichten |
| PCT/EP2002/008296 WO2003012840A2 (de) | 2001-07-27 | 2002-07-25 | Verfahren und vorrichtung zum herstellen dünner epitaktischer halbleiterschichten |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004537855A true JP2004537855A (ja) | 2004-12-16 |
Family
ID=26009835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003517922A Pending JP2004537855A (ja) | 2001-07-27 | 2002-07-25 | 薄いエピタキシャル半導体層の製造方法および装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7244667B2 (ja) |
| EP (1) | EP1415332B1 (ja) |
| JP (1) | JP2004537855A (ja) |
| WO (1) | WO2003012840A2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4158607B2 (ja) * | 2003-06-09 | 2008-10-01 | 株式会社Ｓｕｍｃｏ | 半導体基板の製造方法 |
| DE102004024207B4 (de) * | 2004-05-10 | 2016-03-24 | Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik | Verfahren und Vorrichtung zur Niedertemperaturepitaxie auf einer Vielzahl von Halbleitersubstraten |
| DE102007010563A1 (de) * | 2007-02-22 | 2008-08-28 | IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik | Selektives Wachstum von polykristallinem siliziumhaltigen Halbleitermaterial auf siliziumhaltiger Halbleiteroberfläche |
| JP2010103142A (ja) * | 2008-10-21 | 2010-05-06 | Toshiba Corp | 半導体装置の製造方法 |
| DE112011101625B4 (de) * | 2010-05-10 | 2016-03-10 | Mitsubishi Electric Corporation | Epitaktische Siliciumcarbid-Wafer und Herstellungsverfahren für diese, Siliciumcarbid-Massensubstrat für epitaktisches Wachstum und Herstellungsverfahren für dieses |
| DE102015101966B4 (de) * | 2015-02-11 | 2021-07-08 | Infineon Technologies Austria Ag | Verfahren zum Herstellen eines Halbleiterbauelements mit Schottkykontakt und Halbleiterbauelement |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5259881A (en) * | 1991-05-17 | 1993-11-09 | Materials Research Corporation | Wafer processing cluster tool batch preheating and degassing apparatus |
| JPH0752718B2 (ja) | 1984-11-26 | 1995-06-05 | 株式会社半導体エネルギー研究所 | 薄膜形成方法 |
| US5298452A (en) | 1986-09-12 | 1994-03-29 | International Business Machines Corporation | Method and apparatus for low temperature, low pressure chemical vapor deposition of epitaxial silicon layers |
| KR900007686B1 (ko) | 1986-10-08 | 1990-10-18 | 후지쓰 가부시끼가이샤 | 선택적으로 산화된 실리콘 기판상에 에피택셜 실리콘층과 다결정 실리콘층을 동시에 성장시키는 기상 증착방법 |
| NL8900544A (nl) | 1989-03-06 | 1990-10-01 | Asm Europ | Behandelingsstelsel, behandelingsvat en werkwijze voor het behandelen van een substraat. |
| US5324360A (en) | 1991-05-21 | 1994-06-28 | Canon Kabushiki Kaisha | Method for producing non-monocrystalline semiconductor device and apparatus therefor |
| US5303671A (en) | 1992-02-07 | 1994-04-19 | Tokyo Electron Limited | System for continuously washing and film-forming a semiconductor wafer |
| US5492860A (en) | 1992-04-17 | 1996-02-20 | Fujitsu Limited | Method for growing compound semiconductor layers |
| EP0717435A1 (en) | 1994-12-01 | 1996-06-19 | AT&T Corp. | Process for controlling dopant diffusion in a semiconductor layer and semiconductor layer formed thereby |
| KR0183912B1 (ko) | 1996-08-08 | 1999-05-01 | 김광호 | 다중 반응 챔버에 연결된 펌핑 설비 및 이를 사용하는 방법 |
| DE19652423A1 (de) | 1996-12-09 | 1998-06-10 | Inst Halbleiterphysik Gmbh | Silizium-Germanium-Heterobipolartransistor und Verfahren zur Herstellung der epitaktischen Einzelschichten eines derartigen Transistors |
| DE19755979A1 (de) * | 1996-12-09 | 1999-06-10 | Inst Halbleiterphysik Gmbh | Silizium-Germanium-Heterobipolartransistor |
| JPH10199870A (ja) * | 1997-01-08 | 1998-07-31 | Sony Corp | Ｃｖｄ膜の成膜方法及びホットウォール型枚葉式減圧ｃｖｄ装置 |
| US6013134A (en) * | 1998-02-18 | 2000-01-11 | International Business Machines Corporation | Advance integrated chemical vapor deposition (AICVD) for semiconductor devices |
| FR2779005B1 (fr) | 1998-05-19 | 2000-07-13 | Sgs Thomson Microelectronics | Procede de depot par epitaxie d'une couche de silicium sur un substrat de silicium fortement dope |
| JP2002523908A (ja) * | 1998-08-26 | 2002-07-30 | セミトゥール・インコーポレイテッド | 半導体基板にエピタキシャル層を形成する低温プロセス |
| US6306211B1 (en) | 1999-03-23 | 2001-10-23 | Matsushita Electric Industrial Co., Ltd. | Method for growing semiconductor film and method for fabricating semiconductor device |
| US6488778B1 (en) * | 2000-03-16 | 2002-12-03 | International Business Machines Corporation | Apparatus and method for controlling wafer environment between thermal clean and thermal processing |
| DE10033940A1 (de) * | 2000-07-05 | 2002-01-24 | Ihp Gmbh | Verfahren und Vorrichtung zur Herstellung diffusionshemmender epitaktischer Halbleiterschichten |
| US6410975B1 (en) * | 2000-09-01 | 2002-06-25 | Newport Fab, Llc | Bipolar transistor with reduced base resistance |
| US6426265B1 (en) * | 2001-01-30 | 2002-07-30 | International Business Machines Corporation | Incorporation of carbon in silicon/silicon germanium epitaxial layer to enhance yield for Si-Ge bipolar technology |
-
2002
- 2002-07-25 EP EP02779254A patent/EP1415332B1/de not_active Expired - Lifetime
- 2002-07-25 JP JP2003517922A patent/JP2004537855A/ja active Pending
- 2002-07-25 WO PCT/EP2002/008296 patent/WO2003012840A2/de active Application Filing
- 2002-07-25 US US10/484,975 patent/US7244667B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| WO2003012840A3 (de) | 2003-11-20 |
| US20040266142A1 (en) | 2004-12-30 |
| EP1415332A2 (de) | 2004-05-06 |
| US7244667B2 (en) | 2007-07-17 |
| WO2003012840A2 (de) | 2003-02-13 |
| EP1415332B1 (de) | 2012-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI508181B (zh) | 高遷移率單塊ｐ-ｉ-ｎ二極體 | |
| US7837795B2 (en) | Low temperature load and bake | |
| US6544900B2 (en) | In situ dielectric stacks | |
| US10480095B2 (en) | System for rapid bake of semiconductor substrate with upper linear heating elements perpendicular to horizontal gas flow | |
| JP2004529489A (ja) | 高誘電率ゲート絶縁層の形成方法 | |
| JP2007516599A (ja) | ゲルマニウム上の堆積前の表面調製 | |
| KR100777321B1 (ko) | 동일 챔버에서의 산화물층 및 실리콘층의 성장 | |
| JPWO2012029661A1 (ja) | 半導体装置の製造方法及び基板処理装置 | |
| KR20080002855A (ko) | 기판으로부터 산화물을 제거하기 위한 방법 및 시스템 | |
| US20160126337A1 (en) | Substrate processing apparatus, semiconductor device manufacturing method, and substrate processing method | |
| US7919397B2 (en) | Method for reducing agglomeration of Si layer, method for manufacturing semiconductor device and vacuum treatment apparatus | |
| WO2007021403A2 (en) | Low-temperature oxide removal using fluorine | |
| JP2004537855A (ja) | 薄いエピタキシャル半導体層の製造方法および装置 | |
| CN113243039B (zh) | 生长掺杂iv族材料的方法 | |
| JP3667535B2 (ja) | 成膜方法 | |
| US7871937B2 (en) | Process and apparatus for treating wafers | |
| JP2004186376A (ja) | シリコンウェーハの製造装置及び製造方法 | |
| KR100942146B1 (ko) | 펄스 가스 유동 증착방법, 그 장치 및 이를 이용한에피택셜 웨이퍼의 제작 방법 |