TWI547975B - 用於在處理腔室中處理基板之方法、用於處理基板之方法及裝置、用於製備用於在處理腔室中沈積之基板的方法以及半導體結構 - Google Patents

用於在處理腔室中處理基板之方法、用於處理基板之方法及裝置、用於製備用於在處理腔室中沈積之基板的方法以及半導體結構 Download PDF

Info

Publication number
TWI547975B
TWI547975B TW101148792A TW101148792A TWI547975B TW I547975 B TWI547975 B TW I547975B TW 101148792 A TW101148792 A TW 101148792A TW 101148792 A TW101148792 A TW 101148792A TW I547975 B TWI547975 B TW I547975B
Authority
TW
Taiwan
Prior art keywords
substrate
exposing
geo
temperature
layer
Prior art date
Application number
TW101148792A
Other languages
English (en)
Other versions
TW201327637A (zh
Inventor
奈爾W 寇帝
蕭恩 湯瑪斯
皮爾瑞 托馬西尼
Original Assignee
Asm美國股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asm美國股份有限公司 filed Critical Asm美國股份有限公司
Publication of TW201327637A publication Critical patent/TW201327637A/zh
Application granted granted Critical
Publication of TWI547975B publication Critical patent/TWI547975B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • H01L21/02661In-situ cleaning
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Description

用於在處理腔室中處理基板之方法、用於處理基板之方法及裝置、用於製備用於在處理腔室中沈積之基板的方法以及半導體結構
本發明通常係關於用於清潔一半導體表面之方法,且更明確言之,係關於一種用於在一沈積工具中進行低溫、現場半導體清潔之方法。
稱作反應器之高溫烘箱用於產生具有非常精細之尺寸之結構,諸如半導體基板上之積體電路。一或多個基板(諸如矽晶圓)放置於反應腔室內部之晶圓支撐結構上。將晶圓及支撐結構兩者加熱至所需溫度。在典型晶圓處理步驟中,反應氣體在加熱之晶圓上通過而引起晶圓上之反應材料之薄層之化學汽相沈積(CVD)。必須仔細地控制多種程序條件(尤其係溫度均勻性及反應氣體分佈)以確保所得層之高品質。
透過一系列沈積、摻雜、光微影及蝕刻步驟,將開始基板及隨後層轉換為積體電路,其中取決於晶圓大小及電路複雜性,單個層由幾十至數千或甚至數百萬個積體器件產生。
傳統言之,已在半導體行業中採用批次處理器以容許同時處理多個晶圓,如此經濟地呈現每晶圓之低處理時間及成本。但是,在小型化及伴隨電路密度方面之新發展對半導體處理中之缺陷之容許度降低。因此,已為沈積條件之改良控制開發單個晶圓處理反應器。
在其他程序參數之中,單個晶圓處理已大幅改良溫 度及跨晶圓之氣流分佈。但是,作為較大程序控制之交換,相比於利用批次系統時之問題,處理時間已變得甚至更為關鍵。處理時間所增加之每一秒必須乘以透過相同單個晶圓處理腔室一次一個連續地處理之晶圓數量。相反地,晶圓產量之任何改良可轉變為明顯節省製造成本。
對於程序控制特別關鍵之一程序係磊晶層之形成。若沈積層具有與下伏矽晶圓相同之結晶結構,則其稱作磊晶層。透過仔細地控制沈積條件,反應氣體在加熱之基板上通過,使得沈積種類依照下伏晶體結構沈澱,如此該下伏晶體結構延伸至生長層中。如此項技術中所知,磊晶層可由純質或摻雜矽、矽鍺(SiGe)、摻雜碳之矽(Si:C)、摻雜碳之矽鍺(SiGe:C)或其他半導體材料形成。包括電晶體之最低級別之器件經常形成於半導體基板上形成之磊晶層內。
重要的是磊晶層維持純晶體結構且無可能影響器件操作之污染。磊晶沈積之前之下伏基板之純度及結晶結構強烈影響所得磊晶層。基板表面處之污染物(諸如自然地形成「原生氧化物」及碳污染物)與晶體結構界接且結果與各上覆層在其形成時之電性質界接而導致多晶層。應注意,清潔、無氧化物之表面亦為除了磊晶沈積之外之許多背景內容所需。
通常,在沈積之前利用稱作「APM」清潔之氫氧化銨、過氧化氫混合物清潔晶圓。最普遍之清潔方法涉及 一或多個形式之RCA清潔程序。RCA標準清潔-1(SC-1)程序使用加熱至約70℃溫度之APM溶液及水。SC-1程序溶解膜且移除族I及族II金屬。透過與SC-1溶液中之試劑絡合移除族I及族II金屬。RCA標準清潔-2(SC-2)程序利用加熱至約70℃溫度之過氧化氫、鹽酸及水之混合物。SC-2程序移除未由SC-1程序移除之金屬。
若如通常係磊晶沈積之前之情況需要無氧化物表面,則通常將矽晶圓浸漬至經處理以蝕刻掉由APM清潔剩下之氧化物層且理論上獲得氫終止之氫氟酸或HF蒸汽之水溶液。對於在RCA清潔及氫氟酸處理及替代之「預清潔」程序,存在大量變動。在清潔之後,通常在進一步處理之前,將晶圓儲存一段時間。原生氧化物趨於在暴露於空氣或水分之後幾乎立即形成於先前無氧化物之矽晶圓表面上。
若矽晶圓浸漬於氫氟酸中作為最後清潔步驟(亦稱作「HF最後」步驟),則無論在處理前是否儲存,在處理之前矽之表面通常主要利用氫之單層來終止,透過Si-H鍵附接至基板。氫終止表面比未處理之矽更能抵抗氧化。然而,總是存在至少一些氧化之風險。習知HF最後處理之後之矽晶圓之表面通常開始於在移除原始氧化物層之後的約20分鐘內再氧化而在矽晶圓之表面上快速形成新的5 Å至7 Å厚之氧化物層。甚至在HF最後之後立即處理時,尤其在低溫下,基板上之殘餘氧對於隨後磊晶沈積而言可能過高。
因此,大多數磊晶程序開始於高溫「烘焙」程序(諸如氫烘焙)以確保在磊晶沈積之前從半導體表面移除任何剩餘之氧。從晶圓產量及熱預算觀點兩者而言,此等烘焙步驟可為昂貴的。HF最後步驟之後之再氧化問題已對許多矽器件之高產量製造不利,並且已成為磊晶層之沈積中之特定障礙。
因此,需要在磊晶沈積之前淨化基板表面及在形成之後維持沈積層之純度之方法。期望的是,在不增加系統成本、降低晶圓差量或增加熱預算下,此等方法應與單個晶圓、磊晶矽沈積腔室相容。在一些配置中,此等方法不應耗盡SiGe合金及隨後磊晶層之熱預算。進一步而言,需要在沈積之前減少基板表面之淨化期間到達之最大程序溫度以容許處理不能在習知清潔方法期間到達之高溫下處理之晶圓。藉由本文揭示之若干實施例滿足此等及其他需求。
根據本發明之一態樣,提供一種用於在處理腔室中處理半導體基板之方法。該方法包括提供具有一半導體表面之一基板。該半導體基板暴露於一Ge源蒸汽,藉此在該表面上剩下一層Ge。使用一蝕刻劑從該基板之該表面移除該層Ge。
根據本發明之另一態樣,提供一種用於處理一基板之方法。該方法包括將具有一矽表面之一基板裝載於一處理腔室中。該方法包括一清潔步驟,該清潔步驟包括 一循環,該循環包括:在該處理腔室中於該基板表面之該矽表面上形成GeOx;及隨後藉由將一蝕刻氣體提供至該處理腔室移除該GeOx
根據本發明之另一態樣,提供一種用於製備用於在一處理腔室中沈積之一基板的方法。該方法包括提供具有一矽表面之一基板。該基板暴露於一Ge源蒸汽。接著在使該基板暴露於該Ge源蒸汽與使該基板暴露於Cl2氣體之間不使該基板暴露於其他反應性氣體流下使該基板暴露於該Cl2氣體。
根據本發明之另一態樣,提供一種用於處理一基板之裝置。該裝置包括:一處理腔室,其經組態以保持該基板;一加熱源,其經組態以加熱該腔室內之該基板;及一氣體源,其經組態以給該處理腔室供應一Ge源蒸汽及一蝕刻源蒸汽。該裝置亦包括至少一控制器,該控制器包括一記憶體及一處理器,該控制器經組態以控制該基板之溫度且循序供應經選擇以在該基板上形成GeOx之條件下之該Ge源蒸汽,經選擇以大體上移除所有GeOx之條件下之該蝕刻源蒸汽及磊晶沈積蒸汽。
根據本發明之另一態樣,提供一種半導體結構。該半導體結構包括:一底部區域,其包括不具有鍺之矽;該底部區域之頂部上之一第二區域,其包括具有小於約10 Å之一厚度之一第一Ge濃度;及該第二區域之頂部上之一第三區域,其具有小於該第一Ge濃度之一第二Ge濃度。
Ge引入及蝕刻步驟之低處理溫度導致清潔程序中消耗之熱負荷之明顯減少。因為對於清潔步驟,加熱及程序時間減少,所以反應器產量增加。此外,在移除氧化物之後,為晶圓準備下一個現場沈積。對於執行350℃與615℃之間執行之低溫磊晶程序(例如,當使用Cl2作為蝕刻劑時,約350℃至500℃且當使用HCl作為蝕刻劑時,約500℃至600℃),低溫蝕刻步驟特別有利。低溫磊晶程序及蝕刻步驟之處理溫度之處理溫度的重疊減少在習知氫烘焙步驟中加熱及冷卻基板及處理腔室之時間、能量及熱預算消耗。
雖然在單個基板反應腔室之背景內容中討論本發明之實施例,但是熟悉此項技術者將瞭解本文教示之原理及優點將應用於其他類型之沈積反應器。此外,雖然本文揭示一系列程序步驟,但是熟悉此項技術者將在甚至缺乏一些其他揭示之步驟下認識到某些揭示之步驟之效用,且類似地認識到可添加隨後、介入或先前步驟。
如上文「先前技術」段中所提及,特別對於磊晶沈積層而言,基板表面之純度可關鍵性影響沈積於其上之層之品質。半導體基板之常見污染源可為原生氧化物,其在裸矽或SiGe表面暴露於空氣(例如,清潔室)後自然地形成於該等表面上。在從晶圓供應商購得半導體晶圓時,亦趨於在半導體晶圓之表面處找到其他污染物(諸如碳)。
在將晶圓從商家運輸至製造設施及在設施內之處理設備或工具之間運輸晶圓中,此暴露及污染係不可避免的。例如,通常由獨立之供應商提供拋光之矽晶圓。另一組供應商經常獲得晶圓、施加磊晶層且將此等晶圓提供至製造設施。甚至當在相同設施處執行磊晶層及稍後製造步驟時,晶圓經常在設施之不同部分中之處理步驟之間暴露於大氣污染物及塑膠處理設備。
甚至隨著HF最後處理或其他預清潔處理,含矽結構上之磊晶及其他沈積通常採用預沈積烘焙步驟以移除任何原生氧化物。通常將氫用作還原劑且因此稱作「氫烘焙」步驟之此等烘焙步驟通常在較高溫度下,在延長之時間段內進行。非常高之溫度(900℃至1200℃)經常用於連同隨後之高溫磊晶程序一起烘焙。HF最後處理之後之甚至非常低之熱預算烘焙程序趨於採用700℃與900℃之間的烘焙溫度。例如,參見採用GeH4、HCl及H2之美國專利案第6,235,568號來移除原生氧化物。
現在參考第1圖,描述一種用於清潔基於矽之基板之習知方法100。在涉及氫氧化銨/過氧化氫混合物(APM)之APM清潔步驟110中清潔基於矽之基板。APM清潔步驟110從矽晶圓移除生長化學氧化物之過程中之粒子、表面缺陷及族I與族II金屬。
在APM步驟110之後,氧化物層通常存在於矽晶圓之表面上。HF蝕刻120從矽晶圓移除氧化物層。接著用超純水沖洗130晶圓以移除來自HF蝕刻120之所有 HF酸及粒子。在水沖洗130之後,使水乾燥。水沖洗130亦利用幫助減少水之表面上之氧化物形成的氫終止使水之表面鈍化。在水沖洗及乾燥130之後,在晶圓運輸至處理腔室及放置於處理腔室中之前,有時將晶圓儲存140一段時間。密封及清洗處理腔室。接著在氫烘焙150中加熱晶圓。習知氫烘焙150程序通常在900℃至1200℃下操作,其中一些較低溫度程序低至700℃至900℃。最有效之晶圓氫終止要求600℃至750℃之間之氫烘焙溫度。可在氫烘焙150之後進行下一層之沈積160。若沈積160係低溫磊晶程序,則經常首先需要將晶圓從烘焙溫度冷卻至所需程序溫度。
但是,由於烘焙步驟自身或溫度循環所需之時間,此等烘焙步驟減少晶圓產量。此外,對於具有淺接面之器件,此等延長、高溫烘焙消耗不可接受之熱預算量而引起半導體基板中摻雜物之不受控制之遷移。因此,熱預算消耗不利於烘焙步驟。此外,特別在隨後磊晶沈積係低溫程序而需要大量時間來冷卻至沈積溫度之情況下,加熱基板所需之時間會降低晶圓產量。
結果,需要在最小化熱預算消耗之同時,容許從基板之表面移除污染物之低溫程序。較低程序溫度及熱預算之減少亦可藉由減少或消除加熱及冷卻時間來增加產量。亦需要在清潔步驟之後容許現場磊晶沈積以減少或消除基板於空氣之暴露之程序
提供用於在現場沈積之前低溫清潔半導體表面之 系統及方法。較短、低溫程序消耗非常少之熱預算,使得程序適於具有預製造、淺接面、磊晶SiGe合金及/或其他先進之積體電路特徵之先進、高密度電路。此外,藉由低溫清潔程序,特別在與低溫磊晶沈積組合下大幅改良產量。雖然主要參考磊晶沈積描述實施例,但是熟悉此項技術者將理解,在非磊晶原子層沈積(ALD)、化學汽相沈積(CVD)、物理汽相沈積(PVD)及其他程序之前,本文描述之清潔亦為有利。
在該方法之一實施例中,基板裝載於在500℃至600℃,較佳地小於550℃,且特別在小於或等於約500℃下閒置之單個基板支撐結構上。除了產量及熱預算優點之外,低溫裝載之另一優點係可甚至在裝載於熱承座之後直至在已清洗腔室之後維持保護性終止(諸如由HF最後程序剩下之氫終止)。接著裝載基板之表面暴露於Ge源蒸汽。通常,Ge源蒸汽在低於550℃(諸如對於Cl2,在350℃至500°)之基板溫度下與基板之表面上之任何原生氧化物反應以形成含Ge之化合物(諸如GeOx,例如GeO、GeO2等等)。較佳的是,當HCl用作蝕刻劑時,承座在約500℃至600°之範圍內閒置。程序亦可沈積超薄Ge層。可隨後使用在非常低之基板溫度下亦有效之蝕刻氣體(諸如Cl2)或在較高溫度(但仍低於無先前Ge源暴露下之蝕刻步驟)有效之HCl移除形成之Ge及任何GeOx。接著使基板無原生氧化物且在最小或無加熱或冷卻下為基板準備低溫磊晶沈積。降低移 除污染物(諸如氧化物)且執行沈積所處之溫度可減少熱預算消耗及程序循環時間。
該方法之實施例存在於單個基板、水平流動、冷壁反應器之背景內容中。通常,「單個晶圓」處理工具證實比傳統批次系統更大之程序控制及均勻性,但是因為一次僅處理一個或至多少量基板,所以如此係以產量為代價。反應器之基本組態係來自亞利桑那州費尼克斯之ASM America公司的商品名EpsilonTM之市售物。如在Brabant等人,名為「LOW TEMPERATURE LOAD AND BAKE」,參考’748專利案之第1圖至第3圖之美國專利案第7,108,748號中揭示反應器組態。
第2圖繪示根據一實施例之通常展示清潔程序200之流程圖。如在第1圖之背景及描述中討論,基板經歷第一APM清潔步驟210。接下來,藉由HF最後步驟220處理晶圓以移除矽晶圓上之氧化物層。接著用水沖洗晶圓且使晶圓乾燥230。熟悉此項技術者將瞭解,可採用(若干)任何其他適當之預清潔操作來代替繪示之APM清潔210、HF最後220及沖洗/乾燥230。由此等或類似步驟移除之化學氧化物係技術中所習知的,但是許多其他非現場基板清潔程序為技術中所熟知。
在採用濕式清潔之實施例中,較佳的是,用於蝕刻及沖洗之水及反應物具有低量之溶解氧。在一些實施例中,用於蝕刻及沖洗之水及其他反應物經脫氣以降低溶解氧濃度。可由Robert Pagliaro等人,名為「Silicon Surface Preparation」之美國專利案第7,479,460號中揭示之方法製備用於蝕刻及沖洗之化學品。例如,用於蝕刻及沖洗之水可暴露於紫外線輻射、經過濾、經脫氣及被氫氣化。較佳的是,使用超純水。
較佳的是,用於濕式清潔之化學品中之氧之溶解濃度係低於5 ppb。更佳的是,濕式清潔化學品中之溶解氧濃度係低於0 ppb之較低偵測極限。
在濕式清潔之後,基板理想地具有氫終止。較佳的是,將暴露於氫終止基板表面之氧保持於最小值。在一些實施例中,蝕刻及沖洗之後之氧之表面密度係約1-2*1013 at/cm2或約單層之1/50。
接下來,將基板運輸240至沈積工具。雖然亦可在批次工具中採用程序,但是較佳的是,工具係如下文描述之單個晶圓工具。較佳的是,基板具有鈍化表面終止,例如氫終止。在一些實施例中,原生氧化物存在於基板表面上。密封、清洗及抽空處理腔室。接下來,基板之表面暴露250於包括繪示之實施例中之GeH4之Ge源蒸汽。取決於選擇之蝕刻劑,Ge源暴露250期間晶圓之溫度係低於約600℃,且較佳的是等於或低於500℃。作為一個增加之優點,此等溫度可低於氧從晶圓之表面解吸之溫度。對於Cl2,例示性溫度範圍係350℃至500℃。對於HCl,例示性溫度範圍係500℃至600℃。低程序溫度減少程序之熱負荷且允許處理更多敏感型及複雜基板結構。在一些實施例中,於Ge源蒸汽之暴露250可 包括在所需溫度下與表面上之任何氧反應以形成GeOx之任何鍺化合物。雖然通常小於氧之單層,但是甚至最有效之HF最後220趨於在晶圓之表面上剩下或再形成一些原生氧化物。Ge源蒸汽通常與存在於基板表面上之任何原生氧化物反應而在晶圓之表面上剩下含Ge之化合物,諸如GeOx。在方法之一些實施例中,亦可由任何惰性載氣(諸如氮氣或氫氣)促進Ge源蒸汽之引入。Ge源蒸汽暴露250亦趨於在基板表面上剩下除了任何GeOx之外的Ge之超薄層。暴露可取決於溫度、流速及反應器組態持續約1秒與1分鐘之間而在各處剩下從約1單層到至多約100 nm之Ge。但是,最小暴露250足以與任何表面氧或原生氧化物反應。
接下來,基板之表面暴露260於蝕刻氣體。在方法之一些實施例中,可在Ge源蒸汽暴露250與蝕刻劑暴露260之間清洗及抽空處理腔室。任何適當之蝕刻氣體可用於從基板之表面移除Ge及任何GeOx。較佳的是,含Cl之蝕刻劑用於蝕刻步驟260。例如,Cl2、HCl、氯原子或氯之受激種類亦可用作蝕刻氣體。蝕刻氣體暴露250期間基板溫度較佳地保持低於約600℃,特別在約350℃至約600℃之間。甚至在如此低之溫度下(例如當Cl2用作蝕刻劑時,甚至在低至350℃至400℃之溫度下),HCl及Cl2氣體足以反應以移除沈積之Ge及任何形成之GeOx。可在大約相同之程序溫度下執行Ge源蒸汽暴露250及蝕刻氣體暴露260以最小化或消除步驟 之間之加熱或冷卻。較佳的是,蝕刻劑暴露從基板表面大體上移除所有Ge及任何GeOx
在一些實施例中,HCl用作蝕刻氣體。較佳的是,當HCl用作蝕刻氣體時,基板溫度係低於約615℃。較佳的是,基板溫度在HCl氣體暴露期間保持於500℃與600℃之間,且甚至更佳的是在約500℃與約590℃之間。
在一些實施例中,可使用形成GeOx及提供蝕刻氣體之多個清潔循環。較佳的是,每個清潔循環包括使基板暴露於Ge源且使基板暴露於蝕刻劑。例如,清潔循環可包括步驟250及260。較佳的是,蝕刻劑包括移除Ge及GeOx之含Cl之蝕刻劑,諸如HCl或Cl2。較佳的是,Ge源包括GeH4
Ge源及蝕刻劑可被提供且以汽相脈衝之形式被施加脈衝至腔室中且與基板之表面接觸。將汽化前驅體「以脈衝施加」至基板上意味著在有限之時間段內將前驅體蒸汽引導至腔室中。通常,施加脈衝時間係從約0.05秒至10秒。但是,取決於基板類型及其表面區域,施加脈衝時間可甚至高於10秒。在一些情況下,施加脈衝時間可大約為若干分鐘。最佳施加脈衝時間可由熟悉此項技術者基於特定環境決定。
較佳的是,脈衝時間及流速經最佳化或調諧,使得大體上所有原生氧化物從矽基板表面移除。雖然一些殘餘Ge可擴散至基板之前幾埃,但是程序參數可經選擇, 使得大體上所有沈積之Ge及任何GeOx從表面移除。
在一些實施例中,本文描述之清潔方法從大體上整個處理之基板表面大體上移除包括形成於基板表面上之不同材料上之任何化物之所有原生氧化物GeOx及Ge。
較佳的是,Ge源之施加脈衝時間小於10秒。較佳的是,Ge源施加脈衝時間經選擇,使得最小暴露足以與大體上所有表面氧及原生氧化物反應。通常,以脈衝施加Ge源形成約1單層到至多100 nm之Ge。
較佳的是,蝕刻劑之脈衝施加時間小於約10秒。蝕刻劑之脈衝施加時間可經選擇,使得可移除大體上所有GeOx及任何沈積之Ge。
較佳的是,對於單個晶圓反應腔室,Ge源之流速係約500 sccm。
較佳的是,蝕刻氣體之流速係約500 sccm或更小。更明確言之,蝕刻劑流速係在約75 sccm與225 sccm之間。
最佳流速及脈衝長度可由熟悉此項技術者基於鑒於本文之本發明之特定環境來決定。
在一些實施例中,可在Ge源蒸汽暴露與蝕刻劑暴露之間及清潔循環之間(例如,在Ge源暴露250與蝕刻劑暴露260之循環之後)清洗及抽空處理腔室。在一些實施例中,多於一個清潔循環可用於從基板表面移除氧化物。更佳的是,約五個清潔循環或更少清潔循環用於從基板表面移除氧化物。最佳的是,約兩個至三個清 潔循環用於從基板表面移除氧化物。在一些實施例中,使用多於五個清潔循環。
在一些實施例中,清潔循環可包括使基板暴露於Ge源,之後係將多個蝕刻劑之脈衝提供至基板。可在Ge源蒸汽暴露與蝕刻劑暴露之間及/或蝕刻劑脈衝之間清洗及抽空處理腔室。
因為相較於磊晶沈積之前之習知氫烘焙及現場蝕刻程序,在較低溫度下需要較少加熱來處理基板,所以低溫氧化物移除減少由程序消耗之熱。有利的是,當處理具有敏感型特徵或結構之基板時,低溫程序消耗較少熱預算。
在一些實施例中,用於移除原生氧化物之本文描述之方法可消除對清潔之矽表面上進行磊晶沈積之前的烘焙步驟之需要,如此節省熱預算。
在使表面無污染物之後,為晶圓準備下一層之現場沈積270,此在繪示之實施例中係含矽層之磊晶沈積。因為晶圓並不因程序步驟之間暴露於空氣或氧而受污染,所以現場沈積係有利的。對於現場處理較佳的是,在可選循環地重複步驟250及260及不使基板暴露於空氣下循序進行步驟250、260及270。在低基板溫度(特別在約350℃及約600℃之間)操作之清潔方法之實施例在低溫磊晶程序於相同溫度範圍中操作時特別有效。最有效的是,取決於蝕刻劑之選擇,清潔程序250、260及磊晶沈積270之所有在350℃至600℃溫度窗內之相 同溫度下進行。減少之加熱及冷卻循環時間大幅增加產量且減少熱負荷及熱預算消耗。
第3圖繪示單個基板反應腔室之示意性截面圖。單個晶圓反應器300經組態以在處理腔室310中一次保持及處理一個晶圓。處理腔室310經組態以在晶圓支撐結構330之頂部上保持晶圓320,該晶圓支撐結構330通常具有針對單個基板調整大小之凹穴。晶圓從負載鎖定室335透過閘閥340進入。
處理腔室310中之基板之溫度由溫度控制器350控制。溫度控制器350控制從熱源(諸如繪示之上輻射熱源360及/或繪示之電阻加熱之基板平台熱源370)供應至基板及處理腔室之熱。包括Ge源、蝕刻源及沈積氣體之程序氣體透過氣體供應線380從氣體供應源390引入至處理腔室310。從氣體供應源390之流動由氣體控制器400控制。在真空泵420之協助下,透過氣體出口410從處理腔室310抽空及移除氣體。溫度控制器350及氣體控制器400經程式化以引導上文針對第3圖之250、260及270描述之Ge源蒸汽、蝕刻源蒸汽及磊晶沈積氣體之序列。氣體控制器400亦可經程式化以執行包括循環重複步驟250及260之上文描述之清潔循環。較佳的是,氣體控制器經程式化,使得從基板表面移除大體上所有原生氧化物、GeOx及Ge。
溫度控制器350經程式化以將溫度維持於本文針對多種蝕刻劑描述之低溫範圍內。在一實施例中,對所有 三個循序步驟之現場執行採用恆定溫度設定點。對於此現場處理,在可選循環地重複第三步驟之前之前兩個步驟及不使基板暴露於空氣下循序進行三個步驟。
本文描述之清潔方法亦可產生包括矽之半導體表面,其中鍺原子正好擴散至暴露於Ge蒸汽之原始基板表面之下。熟悉此項技術者將瞭解,「原始」基板僅指稱Ge源暴露250之前之基板,且可包括先前形成之磊晶層。通常,Ge原子擴散至經由本文描述之方法清潔之基板表面之下之小於10 Å。可在包括在Ge於半導體表面之延長之暴露之後及較高溫度下(例如,500℃至600℃)之不同程序條件下發生暴露於Ge源蒸汽之半導體表面之下之Ge原子之擴散。擴散至半導體表面之頂部之下之一些Ge原子並非由蝕刻氣體移除。此等Ge原子保持於半導體基板之晶格結構中。此理論上繪示於第4圖及第5圖中,該等第4圖及第5圖繪製Ge濃度相對半導體之頂部表面之下之深度。
第4圖係經由本文描述之方法清潔之半導體表面之頂部上的矽磊晶層之理論繪示。除了正好在經由本文描述之方法清潔且其上形成矽磊晶層之原始表面之下之深度處的少許尖峰之外,Ge濃度之圖係較平坦。第4圖繪示兩個濃度尖峰,一個具有利用實線繪製之較大尖峰且另一者具有利用虛線繪製之較平坦之凸起狀。具有較平坦之凸起狀之濃度尖峰繪示矽表面之下包含之Ge,其稍後擴散通過磊晶層及矽半導體表面,藉此平坦化Ge濃 度尖峰。
一些實施例包括一種半導體結構,該半導體結構包括:一底部區域,其包括不具有鍺之矽;底部區域之頂部上之一第二區域或界面Ge擴散層,其包括具有小於約10 Å之厚度之第一Ge濃度;及第二區域上之第三區域,其具有小於第一Ge濃度之一第二Ge濃度。第二區域通常包括矽及少許Ge濃度。第二區域之頂部表面通常經由本文描述之方法來清潔。在清潔期間,Ge原子擴散至正好表面之下之第二區域中,通常係第二區域之頂部之下之小於10 Å。第二區域由第4圖及第5圖中之「尖峰」表示。第三區域通常包括矽、矽及鍺或鍺。第三區域之組合物可變化。在第4圖中,第三區域係矽。在第5圖中,第三區域可具有第二區域附近之低Ge濃度及進一步遠離第二區域之較高Ge濃度。較佳的是,所有三個區域可具有相同之結晶結構。
第5圖係經由本文描述之方法清潔之半導體表面之頂部上的矽鍺磊晶層之理論繪示。矽鍺層經分級而包括更接近於半導體表面之頂部之較高Ge濃度及更接近於下伏矽基板表面之較低Ge濃度。此圖亦展示正好在由本文描述之方法清潔之表面之下之深度處的Ge濃度之少許尖峰。除了在正好於尖峰之上之Ge濃度中浸漬之後Ge濃度增加之外,第5圖與上文相同。Ge尖峰亦存在於具有磊晶地形成於經由本文描述之方法清潔之表面之頂部上的材料之其他組合物之半導體表面中。
本文描述之方法實現用於從矽表面移除氧化物,為隨後現場沈積提供非常清潔之矽表面之低溫方法。因此,淺接面可維持其等完整性。同樣,對比於習知較高溫度氫烘焙方法,可利用此方法清潔溫度敏感型部分製造之器件。此外,利用較低溫度磊晶沈積,現場進行之所描述之低溫清潔程序之組合容許在晶圓產量、降低操作之總成本方面進行其他相當大之改良。以上方法在仍維持最先進的半導體製造之所需純度之同時,在低溫下提供包括增加之產量之良好結果且不會因低溫電漿腔室清潔受損。
以下非限制性實例繪示本發明之某些較佳實施例。
實例1
第6圖繪示基板上之清潔之矽膜之次級離子質譜法(SIMS)影像。在左側y軸上以每立方厘米原子數繪示氧及碳之濃度且以原子百分比繪示鍺濃度。相對實例基板之深度繪製濃度。為了促進SIMS測試,在關注之表面或膜上沈積磊晶矽包覆層以密封該表面或膜來進行測試。通常,矽包覆層係約25 nm或更厚。
藉由提供GeH4以與存在於基板表面上之原生氧化物反應來清潔基板之矽表面,藉此形成一些GeOx。隨後藉由提供HCl移除一些GeOx化合物。並未最佳化用於清潔第6圖中之界面之程序。然而,儘管缺少最佳化,但是方法僅剩下大約每cm2 8*1011個氧原子。
用於第6圖中分析之樣品之矽包覆層係約38 nm 厚。如此,在約38 nm之深度下繪示第6圖中測試之樣品之清潔之矽表面。第6圖展示約38 nm之深度下之氧濃度之尖峰。氧濃度之尖峰指示在清潔之矽表面上剩下的一些殘餘氧。可藉由根據濃度曲線測量關注之深度範圍下之區域來以原子數/cm2計算表面上剩下之氧量。藉由根據氧濃度曲線計算清潔之矽界面周圍之區域來計算存在於第6圖中繪示之清潔之矽界面處之氧量大約為每cm2 8*1011個原子。
SIMS影像亦展示一些鍺存在於清潔之界面周圍且尖峰簡要地正好在晶圓表面之下。
實例2
第7圖繪示由包括提供GeH4及HCl之最佳化程序清潔之基板上之矽膜的SIMS影像。
用於第7圖中分析之樣品之矽包覆層係約65 nm厚。如此,在約65 nm之深度下繪示第7圖中測試之樣品之清潔之矽表面。在第7圖中之清潔之界面處未觀察到氧濃度之尖峰。清潔之矽表面處之氧之SIMS測量值係低於氧之較低SIMS偵測極限。如此,第7圖中所示之SIMS資料指示藉由包括提供GeH4以形成GeOx化合物及隨後使用HCl以移除GeOx化合物之最佳化清潔程序移除大體上所有氧。
有利的是,第7圖中使用之清潔程序在濕式清潔之後並不要求磊晶前溫度烘焙來移除或消除存在於基板之表面上之氧。
熟悉此項技術者將瞭解,可在不脫離本發明之範疇下進行多種修改及改變。預期類似之其他修改及改變係在由隨附請求項定義之本發明之範疇內。
100‧‧‧用於清潔基於矽之基板之習知方法
110‧‧‧APM清潔步驟
120‧‧‧HF蝕刻
130‧‧‧水沖洗及乾燥
140‧‧‧晶圓儲存
150‧‧‧氫烘焙
160‧‧‧沈積
200‧‧‧通常展示清潔程序
210‧‧‧APM清潔步驟
220‧‧‧HF最後
230‧‧‧沖洗/乾燥
240‧‧‧基板運輸
250‧‧‧暴露
260‧‧‧暴露
270‧‧‧沈積
300‧‧‧單個晶圓反應器
310‧‧‧處理腔室
330‧‧‧晶圓支撐結構
320‧‧‧晶圓
335‧‧‧負載鎖定室
340‧‧‧閘閥
350‧‧‧溫度控制器
360‧‧‧上輻射熱源
370‧‧‧電阻加熱之基板平台熱源
380‧‧‧氣體供應線
390‧‧‧氣體供應源
400‧‧‧氣體控制器
420‧‧‧真空泵
410‧‧‧氣體出口
第1圖係通常展示習知晶圓清潔程序之流程圖;第2圖係通常繪示根據一個實施例之用於清潔晶圓之表面之方法的流程圖;第3圖係單個基板反應腔室之示意性截面圖;第4圖係展示鍺含量對照至矽磊晶層及下伏基板之深度之理論圖,其中在根據一實施例清潔基板之後沈積該層;及第5圖係展示鍺含量對照至分級之SiGe磊晶層及下伏基板之深度之理論圖,其中在根據一實施例清潔基板之後沈積該層。
第6圖繪示基板上之矽膜之次級離子質譜法(SIMS)影像。
第7圖繪示由根據一實施例之方法清潔之基板上之矽膜的SIMS影像。
300‧‧‧單個晶圓反應器
310‧‧‧處理腔室
330‧‧‧晶圓支撐結構
320‧‧‧晶圓
335‧‧‧負載鎖定室
340‧‧‧閘閥
350‧‧‧溫度控制器
360‧‧‧上輻射熱源
370‧‧‧電阻加熱之基板平台熱源
380‧‧‧氣體供應線
390‧‧‧氣體供應源
400‧‧‧氣體控制器
420‧‧‧真空泵
410‧‧‧氣體出口

Claims (37)

  1. 一種用於在一處理腔室中處理一基板之方法,該方法包括:提供具有暴露半導體表面之一基板;使所有該暴露半導體表面暴露於一Ge源蒸汽,藉此在該基板的所有該暴露半導體表面上沈積剩下一層Ge;及藉由從該基板之該暴露半導體表面暴露以移除實質上地所有該層Ge,其中使用一蝕刻劑以移除。
  2. 如請求項1之方法,其中使該暴露半導體表面暴露於該Ge源蒸汽包括將GeH4供應至該處理腔室。
  3. 如請求項1之方法,其中在該相同處理腔室中執行暴露及移除Ge。
  4. 如請求項1之方法,其中在不使該暴露半導體表面暴露於空氣下執行暴露及移除。
  5. 如請求項1之方法,其中在一單個晶圓腔室中執行暴露及移除。
  6. 如請求項1之方法,其進一步包括在暴露與移除之間清洗該處理腔室。
  7. 如請求項1之方法,其中暴露包括將該半導體表面上之氧轉換為GeOx;且其中移除進一步包括移除該GeOx
  8. 如請求項1之方法,其中該蝕刻劑包括氯。
  9. 如請求項8之方法,其中該蝕刻劑係Cl2
  10. 如請求項9之方法,其中當暴露及移除時,該基板具有小於約550℃之一溫度。
  11. 如請求項9之方法,其中在暴露及移除期間,該基板具有在約350℃與約500℃之間之一溫度。
  12. 如請求項9之方法,其中在暴露及移除期間,該基板具有在約350℃與約400℃之間之一溫度。
  13. 如請求項8之方法,其中該蝕刻劑係HCl。
  14. 如請求項13之方法,其中在暴露及移除期間,該基板具有在約500℃與約600℃之間之一溫度。
  15. 如請求項1之方法,其中該暴露表面上之該層Ge係約1單層至約5單層厚。
  16. 如請求項1之方法,其中該表面上之該層Ge係約3Å至約15Å厚。
  17. 如請求項1之方法,其中該表面上之該層Ge係至多100nm。
  18. 如請求項1之方法,其中在約1秒至約60秒中執行暴露。
  19. 如請求項1之方法,其中在約1秒至約60秒中執行移除。
  20. 如請求項1之方法,其中使用原子氯執行移除。
  21. 如請求項1之方法,其進一步包括在移除之後於該基板之頂部上磊晶地形成一含矽層。
  22. 如請求項21之方法,其中在暴露、移除及磊 晶形成期間該基板溫度係大約恆定。
  23. 如請求項21之方法,其中在形成、移除及磊晶形成期間該基板具有約350℃與約500℃之間之一溫度。
  24. 如請求項21之方法,其中在不使該基板暴露於空氣下執行暴露、移除及磊晶形成。
  25. 一種用於處理一基板之方法,該方法包括:將具有暴露矽表面之一基板裝載於一處理腔室中;及一清潔步驟,其包括一循環,該循環包括:在該處理腔室中於該基板之所有該暴露矽表面上形成GeOx;及隨後藉由將一蝕刻氣體提供至該處理腔室移除在該基板之所有該暴露矽表面上形成的實質地所有該GeOx
  26. 如請求項25之方法,其中該蝕刻氣體係原子氯。
  27. 如請求項25之方法,其中該蝕刻氣體係Cl2
  28. 如請求項27之方法,其中當在該矽表面上形成該GeOx及使用該蝕刻氣體移除該GeOx時,該基板之溫度係在約350℃與500℃之間。
  29. 如請求項25之方法,其進一步包括在移除該GeOx之後,在該基板之頂部上磊晶地沈積一含矽層。
  30. 如請求項25之方法,其中該蝕刻氣體係HCl。
  31. 如請求項30之方法,其中在形成及移除該GeOx時,該基板之該溫度係在約500℃與約600℃之間。
  32. 如請求項25之方法,其中該清潔步驟包括重複請求項25之循環。
  33. 如請求項32之方法,其中該清潔步驟包括使請求項25之該循環重複小於約5次。
  34. 如請求項30之方法,其中藉由提供一蝕刻氣體移除該GeOx包括將該蝕刻氣體之多個脈衝提供至該處理腔室。
  35. 如請求項25之方法,其中形成GeOx包括在該表面上形成一層Ge,其中該層Ge係約1單層至約5單層厚。
  36. 如請求項1之方法,其中Ge在其上形成的該暴露半導體表面包括實質地整個該基板表面。
  37. 如請求項1之方法,其中Ge在其上形成的該暴露半導體表面包括在圖案化晶圓上的絕緣表面中的半導體窗。
TW101148792A 2011-12-20 2012-12-20 用於在處理腔室中處理基板之方法、用於處理基板之方法及裝置、用於製備用於在處理腔室中沈積之基板的方法以及半導體結構 TWI547975B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/332,211 US9093269B2 (en) 2011-12-20 2011-12-20 In-situ pre-clean prior to epitaxy

Publications (2)

Publication Number Publication Date
TW201327637A TW201327637A (zh) 2013-07-01
TWI547975B true TWI547975B (zh) 2016-09-01

Family

ID=48609232

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101148792A TWI547975B (zh) 2011-12-20 2012-12-20 用於在處理腔室中處理基板之方法、用於處理基板之方法及裝置、用於製備用於在處理腔室中沈積之基板的方法以及半導體結構

Country Status (3)

Country Link
US (1) US9093269B2 (zh)
KR (1) KR101763363B1 (zh)
TW (1) TWI547975B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2014192870A1 (ja) * 2013-05-31 2017-02-23 株式会社日立国際電気 基板処理装置、半導体装置の製造方法および基板処理方法
KR101701629B1 (ko) * 2015-07-28 2017-02-01 주식회사 엘지실트론 에피택셜 웨이퍼를 제조하기 위한 리액터의 재가동 준비 방법
US10692724B2 (en) * 2016-12-23 2020-06-23 Lam Research Corporation Atomic layer etching methods and apparatus

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6475865B1 (en) * 1997-08-21 2002-11-05 United Microelectronics Corp. Method of fabricating semiconductor device
US20030036268A1 (en) * 2001-05-30 2003-02-20 Brabant Paul D. Low temperature load and bake
US20030080394A1 (en) * 2001-10-31 2003-05-01 Babcock Jeffrey A. Control of dopant diffusion from polysilicon emitters in bipolar integrated circuits
TW200715397A (en) * 2005-08-18 2007-04-16 Tokyo Electron Ltd Low-temperature oxide removal using fluorine
US20070117335A1 (en) * 2004-09-02 2007-05-24 Micron Technology, Inc. Double-sided container capacitors using a sacrificial layer
TW200807550A (en) * 2006-06-30 2008-02-01 Applied Materials Inc Pre-cleaning of substrates in epitaxy chambers

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2914213B2 (ja) 1995-03-28 1999-06-28 日本電気株式会社 半導体装置及びその製造方法
US6749687B1 (en) 1998-01-09 2004-06-15 Asm America, Inc. In situ growth of oxide and silicon layers
FR2783254B1 (fr) 1998-09-10 2000-11-10 France Telecom Procede d'obtention d'une couche de germanium monocristallin sur un substrat de silicium monocristallin,et produits obtenus
US6235568B1 (en) 1999-01-22 2001-05-22 Intel Corporation Semiconductor device having deposited silicon regions and a method of fabrication
US6620743B2 (en) 2001-03-26 2003-09-16 Asm America, Inc. Stable, oxide-free silicon surface preparation
US6960537B2 (en) 2001-10-02 2005-11-01 Asm America, Inc. Incorporation of nitrogen into high k dielectric film
US7238595B2 (en) 2003-03-13 2007-07-03 Asm America, Inc. Epitaxial semiconductor deposition methods and structures
WO2005084231A2 (en) 2004-02-27 2005-09-15 Asm Aemrica, Inc. Germanium deposition
US20070155138A1 (en) * 2005-05-24 2007-07-05 Pierre Tomasini Apparatus and method for depositing silicon germanium films
US8278176B2 (en) 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
JP2010045254A (ja) * 2008-08-15 2010-02-25 Toshiba Corp 半導体装置の製造方法
US8367528B2 (en) * 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6475865B1 (en) * 1997-08-21 2002-11-05 United Microelectronics Corp. Method of fabricating semiconductor device
US20030036268A1 (en) * 2001-05-30 2003-02-20 Brabant Paul D. Low temperature load and bake
US20030080394A1 (en) * 2001-10-31 2003-05-01 Babcock Jeffrey A. Control of dopant diffusion from polysilicon emitters in bipolar integrated circuits
US20070117335A1 (en) * 2004-09-02 2007-05-24 Micron Technology, Inc. Double-sided container capacitors using a sacrificial layer
TW200715397A (en) * 2005-08-18 2007-04-16 Tokyo Electron Ltd Low-temperature oxide removal using fluorine
TW200807550A (en) * 2006-06-30 2008-02-01 Applied Materials Inc Pre-cleaning of substrates in epitaxy chambers

Also Published As

Publication number Publication date
US20130153961A1 (en) 2013-06-20
US9093269B2 (en) 2015-07-28
KR20130071374A (ko) 2013-06-28
KR101763363B1 (ko) 2017-07-31
TW201327637A (zh) 2013-07-01

Similar Documents

Publication Publication Date Title
US5403434A (en) Low-temperature in-situ dry cleaning process for semiconductor wafer
TWI669996B (zh) 用於積體電路製造之方法
US10480095B2 (en) System for rapid bake of semiconductor substrate with upper linear heating elements perpendicular to horizontal gas flow
US7501349B2 (en) Sequential oxide removal using fluorine and hydrogen
US5599735A (en) Method for doped shallow junction formation using direct gas-phase doping
EP1393361A2 (en) Low temperature load and bake
US7994066B1 (en) Si surface cleaning for semiconductor circuits
JP3324455B2 (ja) 珪素系半導体基板の清浄化方法
TWI547975B (zh) 用於在處理腔室中處理基板之方法、用於處理基板之方法及裝置、用於製備用於在處理腔室中沈積之基板的方法以及半導體結構
KR101157938B1 (ko) 반도체 소자 제조 방법
TW201522697A (zh) 基板處理裝置、半導體裝置的製造方法及基板處理方法
JPH1140506A (ja) エピタキシャルウェーハの製造方法
CN110189983B (zh) 对硅膜或锗膜或硅锗膜进行成膜的方法和装置
TWI463538B (zh) 用以處理半導體基板的方法、處理矽表面的方法以及系統
US20080081112A1 (en) Batch reaction chamber employing separate zones for radiant heating and resistive heating
JP4490760B2 (ja) 半導体装置の製造方法及び基板処理装置
CN113348532A (zh) 金属硅化物的选择性沉积和选择性氧化物移除
TWI836499B (zh) 用於磊晶生長的整合濕式清潔
JP7485729B2 (ja) エピタキシャル成長のための統合湿式洗浄
Murota (Invited, Digital Presentation) Langmuir-Type Formulation for Atomic-Order Surface Reactions of Reactant Gases on Si (100) and Ge (100) Surfaces
TW202405899A (zh) 磊晶晶圓的製造方法
TW202314802A (zh) 用於磊晶生長的整合濕式清潔
JP2011060908A (ja) 半導体装置の製造方法および製造装置
JP2008078179A (ja) 部材のクリーニング方法
Jeong et al. Si Epitaxial Growth on the Atomic-Order Nitrided Si (lOO) Surface in SiH4 Reaction