JP4490760B2 - 半導体装置の製造方法及び基板処理装置 - Google Patents

半導体装置の製造方法及び基板処理装置 Download PDF

Info

Publication number
JP4490760B2
JP4490760B2 JP2004237303A JP2004237303A JP4490760B2 JP 4490760 B2 JP4490760 B2 JP 4490760B2 JP 2004237303 A JP2004237303 A JP 2004237303A JP 2004237303 A JP2004237303 A JP 2004237303A JP 4490760 B2 JP4490760 B2 JP 4490760B2
Authority
JP
Japan
Prior art keywords
gas
based gas
substrate
processing
supply step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004237303A
Other languages
English (en)
Other versions
JP2006059858A (ja
Inventor
有人 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2004237303A priority Critical patent/JP4490760B2/ja
Publication of JP2006059858A publication Critical patent/JP2006059858A/ja
Application granted granted Critical
Publication of JP4490760B2 publication Critical patent/JP4490760B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

本発明は半導体装置の製造方法に係り、特に基板表面上に付着した不純物を除去するものに関する。
半導体装置、例えばMOSFET(Metal Oxide Semicoductor Field Effect Transistor)の高集積化および高性能化にともない、ソース/ドレインにリーク電流の低減および低抵抗化などが要請されている。
これらの要請に応える方法の一つとして、ソース/ドレイン上にエピタキシャル膜を選択成長させる方法がある。例えば、表面の一部に絶縁層を有すると共にシリコン層が露出したウェハの前記シリコン層上に、エピタキシャル膜を成長させる方法として、シラン系ガスまたはゲルマン系ガスの少なくとも一方のガスと、塩素系ガスもしくはフッ素系ガスとを交互にウェハに照射し、選択エピタキシャル成長を行うようにしたものが知られている(例えば、特許文献1参照)。
この方法では、界面における不純物を限りなく低減するために、エピタキシャル成長前にシリコン層上に形成されている酸化膜や酸素などを含む不純物を除去している。不純物は、通常、希フッ酸水(DHF)液による洗浄などにて除去されるが、ウェハ洗浄からウェハを反応管内に搬送して選択エピタキシャル膜を成長させるまでの間、ウェハは大気に触れるため、ウェハ表面に酸素などの不純物が再付着する。
従来、この再付着した不純物を、NF3などの反応性ガスを用いずに、750℃以上の高温下で水素を用いて除去する方法(以下、高温水素パージともいう)がある(例えば、特許文献2参照)。
特開平04−139819号公報 特開2001−298010号公報
しかし、特許文献2記載の不純物の除去方法は、750℃以上の高温プロセスであるため、半導体装置によってはその高温に耐えられない。また、ウェハが大口径化すると、高温により、ウェハ強度の低下によるスリップ発生の危険性がある。
本発明の課題は、上述した従来の問題点を解消して、基板表面上に付着した不純物を700℃以下の低温にて除去することが可能な半導体装置の製造方法を提供することにある。
第1の発明は、表面の一部に絶縁層を有すると共にシリコン層が露出した基板を処理室内に搬入するステップと、処理室内の基板にシラン系ガスまたはゲルマン系ガスを供給する第1ガス供給ステップと、処理室内の基板に塩素系ガスもしくはフッ素系ガスを供給する第2ガス供給ステップと、処理室内の基板に水素系ガスを供給する第3ガス供給ステップと、第1ガス供給ステップと第2ガス供給ステップと第3ガス供給ステップとを順次1回もしくは複数回繰り返すことにより、基板表面上に付着した不純物を除去するクリーニングプロセスと、を有することを特徴とする半導体装置の製造方法である。
本発明によれば、第1ガス供給ステップで処理室内の基板にシラン系ガスまたはゲルマン系ガスを供給するので、基板表面に露出したシリコン層上に付着した不純物を700℃以下の低温で除去することができる。また、シラン系ガスまたはゲルマン系ガスを用いてクリーニングプロセスを行う場合に、特に絶縁層上へのシリコンまたはゲルマンの付着が問題となるが、第2ガス供給ステップで塩素系ガスもしくはフッ素系ガスを供給して、絶縁層上に付着したシリコンまたはゲルマンを除去するので、そのような問題も解決できる。また、絶縁層上に付着したシリコンまたはゲルマンを除去するために、塩素系ガスもしくはフッ素系ガスを用いると、特に基板表面に露出したシリコン表面上への塩素やフッ素の付着が問題となるが、第3ガス供給ステップで、水素系ガスを供給して、シリコン表面上に付着している塩素やフッ素を除去するので、そのような問題も解決できる。このようにシリコンまたはゲルマン及び塩素やフッ素も700℃以下の低温で除去できるので、基板表面上に付着した不純物を700℃以下の低温で有効に除去することができる。
特に、第1の発明において、第1ガス供給ステップのシラン系ガスまたはゲルマン系ガスの供給時間を、基板上にシリコンもしくはゲルマン原子が膜として成長しない時間以下とするのが好ましい。
第2の発明は、第1の発明において、前記クリーニングプロセスの後に、第1ガス供給ステップと第2ガス供給ステップと第3ガス供給ステップとを順次1回もしくは複数回繰り返すことにより、基板表面に露出したシリコン層上に膜を成長させる成長プロセスを有することを特徴とする半導体装置の製造方法である。
成長プロセス、特にエピタキシャル成長プロセスを行う場合に、シリコン層上との界面における残存不純物が問題となるが、本発明によれば、シリコン層上の不純物を有効に除去した後に成長させるので、そのような問題を解決でき、高品質な膜成長を行うことができる。
また、成長プロセスで使用するガスと同一系のガス用いて同一の流し方でクリーニングプロセスを行うので、クリーニングプロセスにおける汚染物質の発生を効率的に抑制できる。また、ガス供給系、および全体のプロセスを単純化することができる。
第3の発明は、第2の発明において、クリーニングプロセスにおける第1ガス供給ステップと、成長プロセスにおける第1ガス供給ステップとでは、使用するガスを異ならせることを特徴とする半導体装置の製造方法である。
クリーニングプロセスおよび成長プロセスでそれぞれ使用するガスを、プロセスの目的に合わせて異ならせるとよい。具体的には、クリーニングプロセスでは、シラン系ガスまたはゲルマン系ガスの中から、還元性ガス(エッチングガス)として作用しやすい方のガスを用いる。成長プロセスでは、成長用ガスとして作用しやすい方のガスを用いる。このようにすると、クリーニングと成長の両方を効率的に行うことができる。
第4の発明は、第3の発明において、クリーニングプロセスにおける第1ガス供給ステップではモノシラン(SiH4)を用い、成長プロセスにおける第1ガス供給ステップではジシラン(Si26)を用いることを特徴とする半導体装置の製造方法である。
クリーニングプロセスでは、還元性ガス(エッチングガス)として作用しやすいSiH4を用い、成長プロセスでは、成長用ガスとして作用しやすいSi26を用いると、クリーニングと成長の両方を効率的に行うことができる。
第5の発明は、第2の発明において、クリーニングプロセスと成長プロセスとでは、処理条件を異ならせることを特徴とする半導体装置の製造方法である。
クリーニングプロセスおよび成長プロセスにおいて、それぞれの処理条件をプロセスの目的に合わせて異ならせるとよい。具体的には、クリーニングプロセスでは、シラン系ガスまたはゲルマン系ガスが還元性ガス(エッチングガス)として作用するような処理条件とする。成長プロセスでは、同一のシラン系ガスまたはゲルマン系ガスが成長用ガスとして作用するような処理条件とする。このようにガス種を異ならせることなく、処理条件を異ならせるだけで、クリーニングと成長の両方を効率的に行うことができる。
第6の発明は、第5の発明において、クリーニングプロセスと成長プロセスとでは、少なくとも処理温度または/および処理圧力を異ならせることを特徴とする半導体装置の製造方法である。
クリーニングプロセスでは、シラン系ガスまたはゲルマン系ガスが還元性ガス(エッチングガス)として作用するような処理温度や処理圧力とする。成長プロセスでは、同一のシラン系ガスまたはゲルマン系ガスが成長用ガスとして作用するような処理温度や処理圧力とする。このように処理温度や処理圧力を異ならせるだけで、クリーニングと成長の両方を効率的に行うことができる。
第7の発明は、第6の発明において、クリーニングプロセスの方が成長プロセスよりも処理温度が小さくなるようにすることを特徴とする半導体装置の製造方法である。
クリーニングプロセスでは、シラン系ガスまたはゲルマン系ガスが還元性ガスとして作用するよう成長プロセスよりも処理温度が小さくなるようにする。成長プロセスでは、シラン系ガスまたはゲルマン系ガスが成長用ガスとして作用するようクリーニングプロセスよりも処理温度が大きくなるようにする。このように処理温度を設定するだけで、クリーニングと成長の両方を効率的に行うことができる。
第8の発明は、第6の発明において、クリーニングプロセスにおける温度を400〜500℃、圧力を10Pa以下とし、成長プロセスにおける温度を500〜700℃、圧力を10Pa以下とすることを特徴とする半導体装置の製造方法である。
クリーニングプロセスでは、シラン系ガスまたはゲルマン系ガスが還元性ガスとして作用するよう処理温度を400〜500℃、圧力を10Pa以下とし、成長プロセスでは、シラン系ガスまたはゲルマン系ガスが成長用ガスとして作用するよう処理温度を500〜700℃、圧力を10Pa以下とする。このように処理温度と処理圧力を設定することにより、クリーニングと成長の両方を効率的に行うことができる。
第9の発明は、第1の発明において、第1ガス供給ステップで供給するガスはSiH4、Si26、GeH4からなる群から選択される少なくとも一つのガスであり、第2ガス供給ステップで供給するガスはCl2、HCl、F2からなる群から選択される少なくとも一つのガスであり、第3ガス供給ステップで供給するガスはH2であることを特徴とする半導体装置の製造方法である。
第1ガス供給ステップで処理室内の基板にSiH4、Si26、GeH4からなる群から選択される少なくとも一つのガスを供給するので、基板表面に露出したシリコン層上に付着した不純物を500℃以下の低温で有効に除去することができる。また、SiH4、Si26、GeH4からなる群から選択される少なくとも一つのガスを用いてクリーニングプロセスを行う場合に、特に絶縁層上へのシリコンの付着が問題となるが、第2ガス供給ステップでCl2、HCl、F2からなる群から選択される少なくとも一つのガスを供給して、絶縁層上に付着したシリコンを有効に除去するので、そのような問題も解決できる。また、絶縁層上に付着したシリコンを除去するために、Cl2、HCl、F2からなる群から選択される少なくとも一つのガスを用いると、特に基板表面に露出したシリコン表面上への塩素やフッ素の付着が問題となるが、第3ガス供給ステップで、H2を供給して、シリコン表面上に付着している塩素やフッ素を有効に除去するので、そのような問題も解決できる。このようにシリコン及び塩素やフッ素も500℃以下の低温で除去できるので、基板表面上に付着した不純物を500℃以下の低温で有効に除去することができる。
第10の発明は、基板を処理室内に搬入するステップと、処理室内の基板にガスを供給して基板表面上に付着した不純物を除去するクリーニングプロセスとを有し、
クリーニングプロセスで供給するガスは、少なくともシラン系ガスまたはゲルマン系ガスを含むことを特徴とする半導体装置の製造方法である。
クリーニングプロセスで処理室内の基板にシラン系ガスまたはゲルマン系ガスを供給するので、基板表面上に付着した不純物を500℃以下の低温で除去することができる。
第11の発明は、第10の発明において、クリーニングプロセスで供給するガスは、さらに塩素系ガスもしくはフッ素系ガスを含むことを特徴とする半導体装置の製造方法である。
シラン系ガスまたはゲルマン系ガスを使用してクリーニングプロセスを行う場合に、特に基板表面上へのシリコンの付着が問題となるが、本発明によれば、さらに塩素系ガスもしくはフッ素系ガスを供給して基板表面上に付着したシリコンを除去するので、そのような問題を解決できる。
第12の発明は、第11の発明において、クリーニングプロセスで供給するガスは、さらに水素系ガスを含むことを特徴とする半導体装置の製造方法である。
塩素系ガスもしくはフッ素系ガスを使用してクリーニングプロセスを行う場合に、特に基板表面上への塩素もしくはフッ素の付着が問題となるが、本発明によれば、さらに水素系ガスを供給して基板表面上に付着した塩素もしくはフッ素を除去するので、そのような問題を解決できる。
第13の発明は、基板を処理する処理容器と、処理容器内で基板を保持する基板保持手段と、処理容器内にシラン系ガスまたはゲルマン系ガスを供給する供給手段と、処理容器内に塩素系ガスもしくはフッ素系ガスを供給する供給手段と、処理容器内に水素系ガスを供給する供給手段と、基板表面上に付着した不純物を除去するために処理容器内にシラン系ガスまたはゲルマン系ガスと、塩素系ガスもしくはフッ素系ガスと、水素系ガスとを、順次1回もしくは複数回繰り返し供給するよう制御する制御手段と、を有することを特徴とする基板処理装置である。
制御手段が、処理容器内にシラン系ガスまたはゲルマン系ガスと、塩素系ガスもしくはフッ素系ガスと、水素系ガスとを、順次1回もしくは複数回繰り返し供給するよう制御する機能を有するので、第1の発明の半導体装置の製造方法を容易に実施できる。
本発明によれば、基板表面上に付着した不純物を500℃以下の低温で取り除くことができる。
まず、本発明の基礎となる予備的実験を説明し、つぎに本発明の実施の形態を説明する。
[予備的実験]
MOSFETなどの半導体装置の製造工程の一工程には、種々の成膜プロセスがあるが、その成膜プロセスの前処理として、ウェハ表面上をより高清浄度にするために、ウェハ表面上に付着した酸素などの不純物を除去するクリーニングプロセスを行う場合がある。
例えばDRAM(Dynamic Random Access Memory)のコンタクト部を形成する場合では、リンドープトポリシリコン膜を成膜するステップがある。その成膜ステップ前に、成膜の下地表面に反応性ガスを供給して、下地表面に形成された自然酸化膜や酸素などを含む不純物を除去するクリーニングプロセスが必要となる。
本発明者は、このリンドープトポリシリコン膜の成膜シーケンスに対して予備的実験を行った。この予備的実験は、図4に示すように、シリコンウェハ上に形成されたリンドープトポリシリコン膜の表面をDHF洗浄し(ステップ41)、表面洗浄したシリコンウェハに、例えば反応性ガスとしてSiH4を供給して、リンドープトポリシリコン膜表面の酸素を取り除き(ステップ42)、その後、連続でリンドープトポリシリコン膜を成膜するものである(ステップ43)。
ここで、反応性ガスとしては、SiH4の他にSi26、GeH4などのシラン系ガスまたはゲルマン系ガスを含むガスを用いることができる。これらのガスを用いると、高温水素パージを行う場合と異なり、クリーニングプロセス温度は500℃以下の低温とすることが可能である。
図3は、そのように成膜されたリンドープトポリシリコン膜の界面濃度を、二次イオン質量分析計(SIMS)にて調べた結果であり、リンドープトポリシリコン膜に上述したクリーニングプロセスを行わなかった場合(only wet)と、クリーニングプロセスを行った場合(wet+SiH4パージ)のシリコン膜上の酸素、炭素濃度の比較図である。ここでwetとは前述したDHF洗浄を意味する。
同図から、SiH4にて酸素をパージすると、低温にて酸素(O)の濃度が約30%低減できると同時に、炭素(C)についても約80%低減できることが分かる。
本発明者は、鋭意研究の結果、この予備的実験にて得た知見をエピタキシャル成長プロセスに適用する方法を見い出し、本発明を完成した。以下、本発明の実施の形態について説明する。
[実施の形態]
本発明の半導体装置の製造方法を実施するための基板処理装置の実施の形態を図面を参照して説明する。図5は、基板処理装置としての2枚葉装置の処理炉の概略縦断面図である。
石英製、炭化シリコン製、またはアルミナ製の処理容器としての反応管203は、水平方向に扁平な空間を有しており、内部の処理室に基板としての半導体ウェハ(以下シリコンウェハ)200を収容する。反応管203内部にはシリコンウェハ200を支持する基板保持手段としてのウェハ支持台217が設けられ、反応管203には気密にマニホールドとしてのガス導入フランジ209が設けられ、ガス導入フランジ209にはさらに仕切弁としてのゲートバルブ244を介して搬送室(図示せず)が連接されている。
ガス導入フランジ209にはガス供給系としてのガス導入ライン232、バックフランジ210には排気管としての排気ライン231がそれぞれ接続されている。なお、ガス導入ライン232は、反応管203内に異なる処理ガスを導入する場合には、ガス導入フランジ209に複数本接続されている。排気ライン231には反応管203内の圧力を所定の圧力に制御する圧力制御手段(以下APC)242が設けられている。さらに排気ライン231には圧力ターボ分子ポンプ233が接続され、ターボ分子ポンプにより反応管203内を高真空に保つ。ガス導入ライン232には、反応管203内に導入するガスの流量を制御する流量制御手段241が設けられている。
反応管203の上下にはそれぞれ加熱手段としての上ヒータ207a、下ヒータ207bが設けられ、反応管203内部を均一にもしくは所定の温度勾配を生じさせて加熱するようになっている。また、上ヒータ207a、下ヒータ207bには、それぞれのヒータ温度を制御する温度制御手段247が接続されている。また上ヒータ207a、下ヒータ207bおよび反応管203を覆うように断熱部材としての断熱材208が設けられている。
なお、反応管203内の温度は温度制御手段247により所定の温度となるように制御される。また、反応管203内に供給するガスの流量は流量制御手段241により所定の流量となるよう制御される。さらに、反応管203内の圧力は、APC242により所定の圧力となるように制御される。これらの温度制御手段247、流量制御手段241およびAPC242は、主制御部249により制御される。
次に、半導体装置の製造工程の一工程として、上述した基板処理装置の処理炉を用いてシリコン基板上にシリコンエピタキシャル膜を選択成長させる方法について説明する。
図1に、本実施の形態におけるエピタキシャルプロセスシーケンス例を示す。このエピタキシャルプロセスシーケンスは、クリーニングプロセスAとエピタキシャル成長プロセスBとを含む。クリーニングプロセスAでは、不純物を除去するためのSiH4を、前述した予備的実験で行ったように、ウェハに単独で照射するのではなく、SiH4、Cl2、H2をウェハに順次照射するシーケンスを採用している。このエピタキシャルプロセスシーケンスは、図5の構成を備えた枚葉ホットウォールタイプの処理炉を用いて行われる。また、このシーケンスが適用されるシリコンウェハ200は、図2に示すように、ウェハ表面の一部に絶縁層13を有すると共に、ソース/ドレインとなるべきシリコン層11が絶縁層13間に露出して構成されている。絶縁層13は、Si34膜もしくはSiO2膜で形成されている。
(ステップ101:ウェハロード)上述したようなシリコンウェハ200を、図示しないウェハ搬送ロボットにより反応管203内にロードする。このとき反応管203内の温度は、ヒータ207a、207bにより所定の温度に維持された状態にある。
(ステップ102:プレヒート)シリコンウェハ200が反応管203内に搬入されると、主制御部249下で制御される温度制御手段247によって上ヒータ207a、下ヒータ207bが制御されて、搬入と同時にウェハ200をクリーニング温度までプレヒートする。またAPC249によって反応管203内の圧力をクリーニング圧力とする。このときの好ましいクリーニング温度は400〜500℃、クリーニング圧力は10Pa以下、望ましくは1Pa以下である。
本エピタキシャルプロセスシーケンスは、このプレヒート(ステップ102)と後述するウェハアンロード(ステップ109)との間に、クリーニングプロセスAとエピタキシャル成長プロセスBとが挿入される。クリーニングプロセスAも、エピタキシャル成長プロセスBも、それぞれ同一系のガスを用いる第1ガス供給ステップ(ステップ103、106)と、第2ガス供給ステップ(ステップ104、107)と、第3ガス供給ステップ(ステップ105、108)とを有し、これらを順次1回もしくは複数回繰り返すようになっている。
(ステップ103:モノシランガス照射)ウェハ200の温度がクリーニング温度まで加熱された後、クリーニングプロセスAの第1ガス供給ステップとしての本ステップでは、ガス導入ライン232より、反応管203内のシリコンウェハ200に処理ガスとしてモノシランガス(SiH4)が供給(以下照射)される。SiH4流量は流量制御手段241により流量制御され、このときの好ましい流量は1〜300sccmである。
シリコンウェハ200に照射されたSiH4は分解し、シリコンウェハ200のシリコン層11上に付着している自然酸化膜(SiO2)を除去する。このときの酸化膜は以下のような反応にて取り除かれると考えられる。
SiH4(g)→SiH3(g)or(s)+H*(g) (1)
4H*(g)+SiO2(s)→Si(s)+2H2O(g) (2)
2H*(g)+SiO(s)→Si(s)+H2O(g) (3)
ここで*印が付いた化学記号はその活性種を意味し、SiOは自然酸化膜のような弱い結合もしくは不完全な結合状態のものを意味する。このようにシリコンウェハ200にSiH4を照射することにより、シリコン層11上に形成しているSiO2を除去することができる。
しかし、ステップ103ではシリコン膜表面に付着している酸素を全て取り除くことは困難であると考えられる。同ステップではH*による酸素の除去が行われるが、同時に、酸素上にシリコンが付着することも考えられる。このような場合にはシリコン表面に付着した酸素はシリコンに覆われるため、式(2)もしくは式(3)にしたがった反応により酸素を除去できなくなる。
また、ステップ103でのSiH4照射によりSi34膜もしくはSiO2膜上にもシリコン原子等が吸着する可能性があり、選択性を必要とするエピタキシャル成長プロセスにおけるクリーニングには不適となる。
(ステップ104:塩素ガス照射)このため、SiH4照射後の第2ガス供給ステップとしての本ステップでは、反応管203内のシリコンウェハ200に塩素ガス(Cl2)を照射する。Cl2流量は流量制御手段241により流量制御され、このときの好ましい流量は1〜500sccmである。
これにより、酸素上に付着しているシリコン原子等およびSi34膜もしくはSiO2膜上に付着しているシリコン原子等は
Cl2(g)+Si(s)→SiCl2(g) (4)
のような反応を経て取り除かれる。また、シリコン表面に付着している金属類も
Cl2(g)+M(s)→MCl2(g) (5)
のような反応を経て取り除かれる。
ここで、Mは金属原子を意味する。このように、第2ガス供給ステップ(104)を行うことにより、SiO2膜もしくはSi34膜上のシリコン原子等を取り除くことができると同時に、露出したシリコン層11の表面に存在する酸素に付着したシリコン原子等も取り除くことができる。したがって、再度、ステップ103でSiH4をシリコンウェハ200に照射することにより、式(2)もしくは式(3)による反応にてシリコン層11上に残っている酸素を取り除くことができる。
ただし、第2ガス供給ステップ(ステップ104)時には、シリコン層上およびSi34膜もしくはSiO2膜上には塩素原子が吸着する場合もあり、SiH4を照射したときに、シリコンまたは水素が塩素原子と結合し、エピタキシャル成長もしくはH*による酸素除去効果を阻害することが考えられる。
(ステップ105:水素ガス照射)そこで、第3ガス供給ステップとして、反応管203内のシリコンウェハ200に水素ガス(H2)を照射する。H2は流量制御手段241により流量制御され、このときの好ましい流量は10〜50000sccmである。これにより、シリコン層11上および絶縁層13上(Si34膜もしくはSiO2膜上)に付着している塩素原子は
2(g)+2Cl(s)→2HCl(g) (6)
のような反応を経て取り除かれる。
以上のように第1ガス供給ステップ103と、第2ガス供給ステップ104と、第3ガス供給ステップ105とを順次1回もしくは複数回繰り返すクリーニングプロセスAを行うことにより、Si34膜もしくはSiO2膜などの絶縁層13上にシリコン原子等を形成することなく、露出したシリコン層11の表面をクリーニングすることができ、ウェハ表面上を清浄化できる。
上述したSiH4、Cl2、およびH2の繰り返し照射は、主制御部249が、ガス導入ライン232の流量制御手段241よりも上流側に設けた開閉弁(図示せず)を開閉制御することにより行われる。
ウェハ表面をクリーニングした後、Si26、Cl2、H2などのガスを用いてエピタキシャル成長プロセスBを行う。
エピタキシャル成長プロセスBを行うに際して、まず、温度制御手段247によって上ヒータ207a、下ヒータ207bを制御して、ウェハ200を成長温度まで加熱すると共に、APC249によって反応管203内の圧力を成長圧力とする。このときの好ましい成長温度は500〜700℃、成長圧力は10Pa以下である。すなわち、エピタキシャル成長プロセスBの方がクリーニングプロセスAよりも処理温度が大きくなるように制御する。
(ステップ106:ジシランガス照射)温度および圧力が安定したら、エピタキシャル成長プロセスBの第1ガス供給ステップとして、反応管203内のウェハにジシランガス(Si26)を照射する。このときの好ましいSi26流量は5〜300sccmである。
これより分かるように、エピタキシャル成長プロセスBにおける第1ガス供給ステップ(ステップ106)と、クリーニングプロセスAにおける第1ガス供給ステップ(ステップ103)とでは、使用するガスをSi26とSiH4というように異ならせている。
Si26の照射により、露出したシリコン層11の表面にシリコンエピタキシャル膜12(図2参照)が選択成長する。絶縁層13上にはシリコンエピタキシャル膜は形成されないが、シリコン原子等が付着する。シリコン原子等が付着すると、エピタキシャル選択性を保持することができなくなる。
(ステップ107:塩素ガス照射)そこで、Si26照射後、第2ガス供給ステップとして、反応管203内のウェハにCl2を照射する。このときの好ましいCl2流量1〜500sccmである。
Cl2の照射を行うことにより、クリーニングプロセスAで述べたように、反応式(4)、(5)により、SiO2膜もしくはSi34膜上に付着したシリコン原子等を取り除くことができると同時に、シリコン表面に存在する酸素に付着したシリコン原子等、およびシリコン表面に付着している金属類も取り除くことができる。
(ステップ108:水素ガス照射)Cl2照射後、第3ガス供給ステップとして、反応管203内のウェハに所定流量のH2を照射する。このときのH2流量10〜50000sccmである。
このH2の照射により、前述した反応式(6)により、エピタキシャル膜12上および絶縁層13(Si34膜もしくはSiO2膜)上に付着している塩素原子が取り除かれる。
そして、主制御部249によりステップ106とステップ107とステップ108とを順に複数回繰り返すエピタキシャル成長プロセスBを行うことにより、露出したシリコン層11の表面にエピタキシャル膜12を成長させる。これにより、Si34膜もしくはSiO2膜にシリコンを堆積することなく、シリコン層11の表面上のみにシリコン膜のエピタキシャル成長を行うことができる。
なお、上述したSi26、Cl2、およびH2の繰り返し照射は、主制御部249が、ガス導入ライン232の流量制御手段241よりも上流側に設けた開閉弁(図示せず)を開閉制御することにより行われる。
(ステップ109:ウェハアンロード)シリコン層11にエピタキシャル膜12を選択成長した後、図示しないウェハ搬送ロボットにより反応管203内からウェハ200をアンロードする。
上述したように、SiH4、Cl2、H2を順次照射するクリーニングプロセスAを導入したので、500℃以下の低温にて、酸化膜や酸素、酸素を覆うシリコンや、絶縁層上に吸着されたシリコン原子等、および残存する塩素を除去でき、ウェハ表面上に付着した不純物を有効に除去することができる。
また、エピタキシャル成長プロセスBで使用するガスと同系のガスを用いてクリーニングプロセスAを行うので、クリーニングプロセスAにおける汚染物質の発生を有効に抑制できる。また、ガス供給系、および全体のプロセスを単純化することができる。
また、クリーニングプロセスAの後、直ちにSi26、Cl2、およびH2を用いたエピタキシャル成長プロセスBを、同一反応管で行うことにより、絶縁層上にシリコンを堆積させることなく、シリコン層11の表面上に、界面における不純物を限りなく低減した状態で高品質なエピタキシャル膜12を形成することができる。
したがって、MOSFETにおけるソース/ドレイン上に、界面における不純物を限りなく低減した状態で高品質な選択エピタキシャル層を成長させることができ、リーク電流低減および低抵抗化などの要請に十分応えることができる。
また、クリーニングプロセスは、500℃以下の低温で行うことができるため、半導体装置はその温度に十分耐えられることになり、ウェハが大口径化しても、ウェハ強度の低下によるスリップ発生の危険性がなくなり、半導体装置の特性の向上と微細化を両立させることが可能となる。
また、実施の形態では、酸化膜(SiO2)を除去するために、SiH4を用いた場合について述べたが、ゲルマン(GeH4)を用いてもよい。そのときの酸化膜は以下のような反応にて取り除かれると考えられる。
GeH4(g)→GeH3(g)or(s)+H*(g) (7)
4H*(g)+SiO2(s)→Si(s)+2H2O(g) (8)
2H*(g)+SiO(s)→Si(s)+H2O(g) (9)
また、実施の形態では、Cl2を用いてシリコン原子等を除去するようにしたが、F2を用いてもよい。そのときの反応式は次の通りである。
2F2(g)+Si(s)→SiF4(g) (10)
2F2(g)+M(s)→MF4(g) (11)
また、F2を用いた場合に、SiO2膜上に付着しているF元素は、次の反応式により取り除かれる。
2(g)+2F(s)→2HF(g) (12)
なお、HClを用いた場合も、同様にしてシリコン原子等を除去することが可能である。
また、実施の形態では、クリーニングプロセスAの第1ガス供給ステップ103でSiH4を照射し、エピタキシャル成長プロセスBの第1ガス供給ステップ106でSi26を照射するようにしたが、本発明はこれに限定されない。例えば、SiH4やSi26は、処理条件を変えると、同一のガスでありながら、還元作用を発揮したり成膜作用を発揮したりする。したがって、この種のガスを異なる条件で使用すれば、同一のガスであっても、クリーニングプロセスAとエピタキシャル成長プロセスBとで、ウェハ表面上を清浄化して、高品質なエピタキシャル膜成長を行うことができる。特に、クリーニングプロセスAで、成長プロセスBと共通の成長ガスを使用すると、クリーニングプロセスAでの汚染物質の発生をより有効に抑制できる。また、ガス供給系、および全体のプロセスを単純化することができる。
処理条件を異ならせる場合に、処理温度だけを異ならせるようにしてもよい。また、処理圧力だけを異ならせるようにしてもよい。さらに処理温度および処理圧力の双方を異ならせるようにしてもよい。なお、処理条件のうち、SiH4やSi26の流量ないし濃度を異ならせることも可能であるが、その場合、SiH4やSi26などによるエピタキシャル膜の膜厚コントロールが困難になる。この点で、ウェハ温度または反応管内圧力を異ならせると、そのような問題がない。
処理温度または/および処理圧力を異ならせる場合、クリーニングプロセスAの方がエピタキシャル成長プロセスBよりも処理温度が小さくなるようにすることができる。また、クリーニングプロセスAの方がエピタキシャル成長プロセスBよりも処理圧力が大きくなるようにすることもできる。さらに、クリーニングプロセスAの方がエピタキシャル成長プロセスBよりも処理温度が小さくなるようにし、かつ処理圧力が大きくなるようにすることもできる。これにより、ウェハ表面上を清浄化して、清浄化されたウェハ表面上に高品質なエピタキシャル膜成長を行うことができる。
なお、上記実施の形態では、クリーニングプロセスAを500℃以下の温度で行う場合について説明したが、より高い温度を含む温度範囲、例えば400〜700℃で行うことも可能である。その場合、第1ガス供給ステップのシラン系ガスまたはゲルマン系ガスの供給時間を、基板上にシリコンもしくはゲルマン原子が膜として成長しない時間以下とするようにすればよい。このようにすれば、基板上にシリコンもしくはゲルマン原子が膜として成長しないので、クリーニングプロセスAと成長プロセスBとを同一温度で行うこともできる。
また、上記実施形態では枚葉ホットウォールタイプの装置を用いる場合について説明したが、本発明はこれに限らず、基板処理装置全般、例えば枚葉コールドウォール装置やバッチタイプの装置にも適用することができる。また、上記実施形態では選択エピタキシャル成長時の前処理クリーニングについて説明したが、本発明はこれに限らず、シリコン表面におけるクリーニング処理を行うもの全般に適用することができる。また、堆積する膜はシリコン膜に限らず、Si34膜など、基板表面にて化学反応を用いて膜を堆積させるもの全般に適用できる。
実施の形態によるエピタキシャルプロセスシーケンス例を示すフロー図である。 実施の形態によるエピタキシャルプロセスシーケンスが行われるシリコンウェハの断面図である。 予備的実験結果を示し、リンドープトポリシリコン膜にクリーニングプロセスを行わなかった場合(only wet)と、行った場合(wet+SiH4パージ)のシリコン膜上の酸素、炭素濃度の比較図である。 予備的実験のクリーニングプロセスを行った場合のリンドープトポリシリコン膜の成膜シーケンス図である。 実施の形態の基板処理装置としての2枚葉装置の処理炉の概略構成図である。
符号の説明
シリコンウェハ(基板)
203 反応管(処理容器)
217 ウェハ支持台(基板保持手段)
232 ガス導入ライン(供給手段)
249 主制御部(制御手段)

Claims (15)

  1. 表面の一部に絶縁層を有すると共にシリコン層が露出した基板を処理室内に搬入するステップと、
    前記処理室内の前記基板にシラン系ガスまたはゲルマン系ガスを供給する第1ガス供給ステップと、前記処理室内の前記基板に塩素系ガスもしくはフッ素系ガスを供給する第2ガス供給ステップと、前記処理室内の前記基板に水素系ガスを供給する第3ガス供給ステップと、を順次1回もしくは複数回行うことにより、前記基板表面上に付着した不純物を除去するクリーニングプロセスと、
    を有する
    ことを特徴とする半導体装置の製造方法。
  2. 前記クリーニングプロセスにおける前記第1ガス供給ステップで供給するガスはSiH 4 、Si 2 6 、GeH 4 からなる群から選択される少なくとも一つのガスであり、前記第2ガス供給ステップで供給するガスはCl 2 、HCl、F 2 からなる群から選択される少なくとも一つのガスであり、前記第3ガス供給ステップで供給するガスはH 2 である
    ことを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記クリーニングプロセスにおける処理温度を400〜500℃、処理圧力を10Pa以下とする
    ことを特徴とする請求項1または2に記載の半導体装置の製造方法。
  4. 前記第1ガス供給ステップのシラン系ガスまたはゲルマン系ガスの供給時間を、前記基板上にシリコンもしくはゲルマン原子が膜として成長しない時間とする
    ことを特徴とする請求項1乃至3のいずれかに記載の半導体装置の製造方法。
  5. 表面の一部に絶縁層を有すると共にシリコン層が露出した基板を処理室内に搬入するステップと、
    前記処理室内の前記基板にシラン系ガスまたはゲルマン系ガスを供給する第1ガス供給ステップと、前記処理室内の前記基板に塩素系ガスもしくはフッ素系ガスを供給する第2ガス供給ステップと、前記処理室内の前記基板に水素系ガスを供給する第3ガス供給ステ
    ップと、を順次1回もしくは複数回行うことにより、前記基板表面上に付着した不純物を除去するクリーニングプロセスと、
    前記第1ガス供給ステップと前記第2ガス供給ステップと前記第3ガス供給ステップとを順次1回もしくは複数回行うことにより、前記クリーニングプロセス後の前記基板表面に露出したシリコン層上に膜を成長させる成長プロセスと、
    を有し、
    前記クリーニングプロセスにおける第1ガス供給ステップと、前記成長プロセスにおける第1ガス供給ステップとでは、使用するガスを異ならせる
    ことを特徴とする半導体装置の製造方法。
  6. 前記クリーニングプロセスにおける第1ガス供給ステップでは、シラン系ガスまたはゲルマン系ガスの中から還元性ガスとして作用するガスを用い、前記成長プロセスにおける第1ガス供給ステップでは、シラン系ガスまたはゲルマン系ガスの中から成長用ガスとして作用するガスを用いる
    ことを特徴とする請求項5に記載の半導体装置の製造方法。
  7. 前記クリーニングプロセスにおける第1ガス供給ステップではSiH 4 を用い、前記成
    長プロセスにおける第1ガス供給ステップではSi 2 6 を用いる
    ことを特徴とする請求項5に記載の半導体装置の製造方法。
  8. 表面の一部に絶縁層を有すると共にシリコン層が露出した基板を処理室内に搬入するステップと、
    前記処理室内の前記基板にシラン系ガスまたはゲルマン系ガスを供給する第1ガス供給ステップと、前記処理室内の前記基板に塩素系ガスもしくはフッ素系ガスを供給する第2ガス供給ステップと、前記処理室内の前記基板に水素系ガスを供給する第3ガス供給ステップと、を順次1回もしくは複数回行うことにより、前記基板表面上に付着した不純物を除去するクリーニングプロセスと、
    前記第1ガス供給ステップと前記第2ガス供給ステップと前記第3ガス供給ステップとを順次1回もしくは複数回行うことにより、前記クリーニングプロセス後の前記基板表面に露出したシリコン層上に膜を成長させる成長プロセスと、
    を有し、
    前記クリーニングプロセスと前記成長プロセスとでは、処理条件を異ならせる
    ことを特徴とする半導体装置の製造方法。
  9. 前記クリーニングプロセスにおける第1ガス供給ステップでは、シラン系ガスまたはゲルマン系ガスが還元性ガスとして作用するような処理条件とし、前記成長プロセスにおける第1ガス供給ステップでは、シラン系ガスまたはゲルマン系ガスが成長用ガスとして作用するような処理条件とする
    ことを特徴とする請求項8に記載の半導体装置の製造方法。
  10. 前記クリーニングプロセスと前記成長プロセスとでは、少なくとも処理温度または/および処理圧力を異ならせる
    ことを特徴とする請求項8に記載の半導体装置の製造方法。
  11. 前記クリーニングプロセスの方が前記成長プロセスよりも処理温度が小さくなるようにする
    ことを特徴とする請求項8に記載の半導体装置の製造方法。
  12. 前記クリーニングプロセスにおける処理温度を400〜500℃、処理圧力を10Pa以下とし、前記成長プロセスにおける処理温度を500〜700℃、処理圧力を10Pa
    以下とする
    ことを特徴とする請求項8に記載の半導体装置の製造方法。
  13. 基板を処理する処理容器と、
    前記処理容器内で基板を保持する基板保持手段と、
    前記処理容器内にシラン系ガスまたはゲルマン系ガスを供給する供給手段と、
    前記処理容器内に塩素系ガスもしくはフッ素系ガスを供給する供給手段と、
    前記処理容器内に水素系ガスを供給する供給手段と、
    表面の一部に絶縁層を有すると共にシリコン層が露出した基板を収容した前記処理容器内へのシラン系ガスまたはゲルマン系ガスの供給と、塩素系ガスもしくはフッ素系ガスの供給と、水素系ガスの供給とを、順次1回もしくは複数回行うことにより、前記基板表面上に付着した不純物を除去するクリーニングプロセスを行うように前記各供給手段を制御する制御手段と、
    を有する
    ことを特徴とする基板処理装置。
  14. 基板を処理する処理容器と、
    前記処理容器内で基板を保持する基板保持手段と、
    前記処理容器内にシラン系ガスまたはゲルマン系ガスを供給する供給手段と、
    前記処理容器内に塩素系ガスもしくはフッ素系ガスを供給する供給手段と、
    前記処理容器内に水素系ガスを供給する供給手段と、
    表面の一部に絶縁層を有すると共にシリコン層が露出した基板を収容した前記処理容器内へのシラン系ガスまたはゲルマン系ガスの供給と、塩素系ガスもしくはフッ素系ガスの供給と、水素系ガスの供給とを、順次1回もしくは複数回行うことにより、前記基板表面上に付着した不純物を除去するクリーニングプロセスを行い、前記処理容器内へのシラン系ガスまたはゲルマン系ガスの供給と、塩素系ガスもしくはフッ素系ガスの供給と、水素系ガスの供給とを、順次1回もしくは複数回行うことにより、前記クリーニングプロセス後の前記基板表面に露出したシリコン層上に膜を成長させる成長プロセスを行い、前記クリーニングプロセスと前記成長プロセスとで、使用するシラン系ガスまたはゲルマン系ガスを異ならせるように前記各供給手段を制御する制御手段と、
    を有する
    ことを特徴とする基板処理装置。
  15. 基板を処理する処理容器と、
    前記処理容器内で基板を保持する基板保持手段と、
    前記処理容器内を加熱する加熱手段と、
    前記加熱手段の温度を制御する温度制御手段と、
    前記処理容器内の圧力を制御する圧力制御手段と、
    前記処理容器内にシラン系ガスまたはゲルマン系ガスを供給する供給手段と、
    前記処理容器内に塩素系ガスもしくはフッ素系ガスを供給する供給手段と、
    前記処理容器内に水素系ガスを供給する供給手段と、
    表面の一部に絶縁層を有すると共にシリコン層が露出した基板を収容した前記処理容器内へのシラン系ガスまたはゲルマン系ガスの供給と、塩素系ガスもしくはフッ素系ガスの供給と、水素系ガスの供給とを、順次1回もしくは複数回行うことにより、前記基板表面上に付着した不純物を除去するクリーニングプロセスを行い、前記処理容器内へのシラン系ガスまたはゲルマン系ガスの供給と、塩素系ガスもしくはフッ素系ガスの供給と、水素系ガスの供給とを、順次1回もしくは複数回行うことにより、前記クリーニングプロセス後の前記基板表面に露出したシリコン層上に膜を成長させる成長プロセスを行い、前記クリーニングプロセスと前記成長プロセスとで、処理条件を異ならせるように前記温度制御手段、前記圧力制御手段および前記各供給手段を制御する制御手段と、
    を有する
    ことを特徴とする基板処理装置。
JP2004237303A 2004-08-17 2004-08-17 半導体装置の製造方法及び基板処理装置 Expired - Lifetime JP4490760B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004237303A JP4490760B2 (ja) 2004-08-17 2004-08-17 半導体装置の製造方法及び基板処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004237303A JP4490760B2 (ja) 2004-08-17 2004-08-17 半導体装置の製造方法及び基板処理装置

Publications (2)

Publication Number Publication Date
JP2006059858A JP2006059858A (ja) 2006-03-02
JP4490760B2 true JP4490760B2 (ja) 2010-06-30

Family

ID=36107103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004237303A Expired - Lifetime JP4490760B2 (ja) 2004-08-17 2004-08-17 半導体装置の製造方法及び基板処理装置

Country Status (1)

Country Link
JP (1) JP4490760B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305730A (ja) * 2006-05-10 2007-11-22 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP5032059B2 (ja) * 2006-05-11 2012-09-26 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、及び基板処理装置
JP4809175B2 (ja) 2006-09-28 2011-11-09 株式会社日立国際電気 半導体装置の製造方法
KR101852342B1 (ko) 2011-03-23 2018-04-27 삼성전자주식회사 반도체 소자 및 그의 제조방법
JP5931780B2 (ja) 2013-03-06 2016-06-08 東京エレクトロン株式会社 選択エピタキシャル成長法および成膜装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001126989A (ja) * 1999-10-22 2001-05-11 Hitachi Ltd 半導体薄膜の形成方法
JP2002008994A (ja) * 2000-06-22 2002-01-11 Ulvac Japan Ltd 薄膜製造方法
JP2002057115A (ja) * 2000-08-11 2002-02-22 Samsung Electronics Co Ltd 選択的エピタキシャル成長方法
JP2003086511A (ja) * 2001-09-05 2003-03-20 Hynix Semiconductor Inc 半導体素子の選択エピタキシャル成長法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6348817A (ja) * 1986-08-19 1988-03-01 Fujitsu Ltd エピタキシヤル成長方法
JPH0715888B2 (ja) * 1990-10-01 1995-02-22 日本電気株式会社 シリコンエピタキシャル膜の選択成長方法及びその装置
JP2987926B2 (ja) * 1990-11-20 1999-12-06 富士通株式会社 気相成長方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001126989A (ja) * 1999-10-22 2001-05-11 Hitachi Ltd 半導体薄膜の形成方法
JP2002008994A (ja) * 2000-06-22 2002-01-11 Ulvac Japan Ltd 薄膜製造方法
JP2002057115A (ja) * 2000-08-11 2002-02-22 Samsung Electronics Co Ltd 選択的エピタキシャル成長方法
JP2003086511A (ja) * 2001-09-05 2003-03-20 Hynix Semiconductor Inc 半導体素子の選択エピタキシャル成長法

Also Published As

Publication number Publication date
JP2006059858A (ja) 2006-03-02

Similar Documents

Publication Publication Date Title
KR101630748B1 (ko) 박막의 형성 방법 및 성막 장치
JP4595702B2 (ja) 成膜方法、成膜装置及び記憶媒体
TWI446409B (zh) 用以形成磊晶膜層的群集工具
KR101233031B1 (ko) 반도체 장치의 제조 방법과 기판 처리 방법 및 기판 처리 장치
TWI791160B (zh) 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式
JP6573578B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
TWI821626B (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
KR101321424B1 (ko) 반도체 소자의 표면 처리 및 박막 성장 방법, 그리고 이를 구현하는 표면 처리 및 박막 성장 장치
JP4366183B2 (ja) 半導体装置の製造方法
TW201522697A (zh) 基板處理裝置、半導體裝置的製造方法及基板處理方法
JP2004006699A (ja) 半導体装置の製造方法及び基板処理装置
TW202104636A (zh) 成膜方法及成膜裝置
JP4039385B2 (ja) ケミカル酸化膜の除去方法
JP4490760B2 (ja) 半導体装置の製造方法及び基板処理装置
JP4854591B2 (ja) 半導体装置の製造方法及び基板処理装置
KR100984668B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
CN109891555B (zh) 低温外延层形成方法
JP7398493B2 (ja) 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置
JP2001068468A (ja) 成膜方法
JP2001168038A (ja) 単結晶シリコン層およびそのエピタキシャル成長方法ならびに半導体装置
JP2018160516A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2007234891A (ja) 基板処理装置
JP2006294953A (ja) 半導体装置の製造方法及び製造装置
JP2011060908A (ja) 半導体装置の製造方法および製造装置
JP2022023076A (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100323

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100402

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4490760

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140409

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350