KR101630748B1 - 박막의 형성 방법 및 성막 장치 - Google Patents

박막의 형성 방법 및 성막 장치 Download PDF

Info

Publication number
KR101630748B1
KR101630748B1 KR1020150081222A KR20150081222A KR101630748B1 KR 101630748 B1 KR101630748 B1 KR 101630748B1 KR 1020150081222 A KR1020150081222 A KR 1020150081222A KR 20150081222 A KR20150081222 A KR 20150081222A KR 101630748 B1 KR101630748 B1 KR 101630748B1
Authority
KR
South Korea
Prior art keywords
gas
film
impurity
supplying
silane
Prior art date
Application number
KR1020150081222A
Other languages
English (en)
Other versions
KR20150075066A (ko
Inventor
아키노부 가키모토
아츠시 엔도
타카히로 미야하라
시게루 나카지마
사토시 다카기
카즈마사 이가라시
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20150075066A publication Critical patent/KR20150075066A/ko
Application granted granted Critical
Publication of KR101630748B1 publication Critical patent/KR101630748B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H01L21/205—
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(과제) 비교적 저온에서도 매입 특성이 양호하고, 또한 표면 러프니스의 정밀도도 향상하는 어모퍼스 상태의 불순물 함유의 실리콘막과 같은 박막을 형성하는 것이 가능한 박막의 형성 방법을 제공한다.
(해결 수단) 진공 배기가 가능하게 이루어진 처리 용기(14) 내에서 피(被)처리체(W)의 표면에 시드막(88)과 불순물 함유의 실리콘막(90)을 형성하는 박막의 형성 방법에 있어서, 처리 용기 내로 아미노실란계 가스와 고차 실란 중 적어도 어느 한쪽의 가스로 이루어지는 시드막용 원료 가스를 공급하여 시드막을 형성하는 제1 스텝과, 처리 용기 내로 실란계 가스와 불순물 함유 가스를 공급하여 어모퍼스 상태의 상기 불순물 함유의 실리콘막을 형성하는 제2 스텝을 갖는다.

Description

박막의 형성 방법 및 성막 장치{THIN FILM FORMING METHOD AND FILM FORMING APPARATUS}
본 발명은, 반도체 웨이퍼 등의 피(被)처리체의 표면에 시드막과 박막을 형성하는 성막 방법 및 성막 장치에 관한 것이다.
일반적으로, 반도체 집적 회로를 제조하기 위해서는 실리콘 기판 등으로 이루어지는 반도체 웨이퍼에 대하여, 성막 처리, 에칭 처리, 산화 처리, 확산 처리, 개질 처리, 자연 산화막의 제거 처리 등의 각종의 처리가 행해진다. 상기 각종의 처리 중, 예를 들면 성막 처리를 예로 들어 설명하면, 예를 들면 DRAM 등의 반도체 집적 회로의 제조 과정의 도중에는, 반도체 웨이퍼의 표면에 형성된 절연막에 콘택트홀이나 스루홀이나 배선홈이나 실린더 구조의 커패시터의 실린더홈 등의 오목부를 형성하고, 이 오목부를 도전성의 박막으로 매입하도록 성막하는 성막 공정을 행하는 경우가 있다.
이러한 오목부의 매입용의 박막으로서는, 스텝 커버리지가 비교적 양호하고, 게다가 비용도 비교적 낮은 점에서, 예를 들면 불순물이 함유된 실리콘막이 종래로부터 이용되고 있다. 도 19를 참조하여 상기 오목부의 매입에 대해서 설명한다. 도 19는 반도체 웨이퍼의 표면에 형성된 오목부를 매입할 때의 일 예를 나타내는 도면이다.
도 19(A)에 나타내는 바와 같이, 피처리체로서, 예를 들면 실리콘 기판 등으로 이루어지는 반도체 웨이퍼(W)(이하, '웨이퍼(W)'라고도 함)의 표면에는, 예를 들면 SiO2 등으로 이루어지는 하지(base)로서의 절연막(2)이 얇게 형성되어 있고, 이 절연막(2)에 오목부(4)가 형성되어 있다. 이 오목부(4)는, 하층이나 기판 자체와의 콘택트를 도모하는 콘택트홀이나 스루홀이나 배선홈이나 실린더 구조의 커패시터의 실린더홈 등에 상당한다. 도 19(A)에서는 기판 자체와의 콘택트를 도모하는 콘택트홀이 일 예로서 나타나 있다. 그리고, 도 19(B)에 나타내는 바와 같이 이 반도체 웨이퍼(W)의 표면에 상기 오목부(4)를 매입하기 위해 도전성의 박막(6)이 형성된다. 이 박막(6)으로서, 전술한 바와 같이 불순물이 함유된 실리콘막이 다용되고 있다.
이러한 박막(6)을 형성하는 성막 방법으로서는, 예를 들면 SiCl4 등의 반도체인 실리콘의 성분 원소를 포함하는 가스와 BCl3 등의 불순물 원소를 포함하는 가스를 교대로 처리 용기 내로 공급하여 1∼10-6㎩ 정도의 낮은 압력의 범위 내에서 불순물을 포함하는 단결정 박막을 형성하는 성막 방법(특허문헌 1)이나, 예를 들면 모노실란(SiH4) 가스의 공급에 의한 폴리실리콘층의 형성과 포스핀 가스의 공급에 의한 인의 흡착층의 형성을 교대로 행하는 성막 방법(특허문헌 2)이나, 모노실란과 3염화 붕소(BCl3)를 동시 공급하여 CVD(Chemical Vapor Deposition)에 의해 성막하는 방법(특허문헌 3) 등이 알려져 있다.
일본공개특허공보 소61-034928호 일본공개특허공보 평05-251357호 일본공개특허공보 평08-153688호
그런데, 전술한 바와 같은 각 성막 방법은, 미세화의 요청이 그다지 엄격하지 않아 설계 룰이 비교적 느슨한 경우에는, 상기한 바와 같은 오목부의 매입은 양호하게 행해져, 스텝 커버리지도 양호하고 높은 매입 특성을 얻을 수 있었다. 그러나, 최근과 같이 더욱 미세화의 요청이 높아져 설계 룰이 더욱 엄격해지면, 충분한 매입 특성을 얻을 수 없게 된다. 또한, 예를 들면 도 19(B)에 나타내는 바와 같이, 막 중에 발생하는 보이드(8)의 존재를 무시할 수 없게 되고 있다. 이것은, 콘택트 저항의 증대를 일으키는 요인이 된다.
특히, 최근에 있어서는, 상기한 바와 같은 오목부(4)의 홀 지름이 40㎚ 이하이고, 또한 애스펙트비(aspect ratio)가 10 이상인 엄격한 설계 룰도 요청되고 있어, 상기한 바와 같은 문제점의 조기의 해결이 요구되고 있다. 또한, 상기 보이드(8)의 발생 외에, 표면 러프니스의 정밀도도 저하된다는 문제도 있었다.
본 발명은, 이상과 같은 문제점에 착안하여, 이것을 유효하게 해결하기 위해 창안된 것이다. 본 발명은, 비교적 저온에서도 매입 특성이 양호하고, 또한 표면 러프니스의 정밀도도 향상하는 실리콘막이나 실리콘 게르마늄막과 같은 박막을 형성하는 것이 가능한 박막의 형성 방법 및 성막 장치이다.
본원 발명자들은, 어모퍼스 상태의 불순물 함유의 실리콘막의 표면 러프니스가, 어모퍼스 상태의 불순물 함유의 실리콘막의 인큐베이션 시간에 관계되는 것은 아닌지로 추측했다. 인큐베이션 시간이 길어지면 길어질수록, 핵의 사이즈가 불균일해져, 핵의 발생 후에 퇴적이 시작되는 어모퍼스 상태의 불순물 함유의 실리콘막의 표면 러프니스의 정밀도에 영향을 준다는 가정이다.
본원 발명자들은, 이하 설명하는 바와 같이, 어모퍼스 상태의 불순물 함유의 실리콘막의 인큐베이션 시간의 단축에 성공하고, 그 결과, 어모퍼스 상태의 불순물 함유의 실리콘막의 표면 러프니스의 정밀도를 더욱 개선함과 함께 매입 특성의 향상에 성공했다.
청구항 1에 따른 발명은, 진공 배기가 가능하게 이루어진 처리 용기 내에서 피처리체의 표면에 실리콘과 카본과 질소를 함유하는 화합물로 이루어진 시드막과 불순물 함유의 실리콘막을 형성하는 박막의 형성 방법에 있어서, 상기 처리 용기 내로 아미노실란계 가스로 이루어지는 시드막용 원료 가스를 공급하여 상기 피처리체의 표면에 상기 시드막을 형성하는 제1 스텝과, 상기 처리 용기 내로 실란계 가스와 불순물 함유 가스를 공급하여 어모퍼스 상태의 상기 불순물 함유의 실리콘막을 형성하는 제2 스텝을 갖도록 한 것을 특징으로 하는 박막의 형성 방법이다.
청구항 5에 따른 발명은, 진공 배기가 가능하게 이루어진 처리 용기 내에서 피처리체의 표면에 실리콘과 카본과 질소를 함유하는 화합물로 이루어진 시드막과 실리콘 게르마늄막을 형성하는 박막의 형성 방법에 있어서, 상기 처리 용기 내로 아미노실란계 가스로 이루어지는 시드막용 원료 가스를 공급하여 상기 피처리체의 표면에 상기 시드막을 형성하는 제1 스텝과, 상기 처리 용기 내로 실란계 가스와 게르마늄 함유 가스를 공급하여 상기 실리콘 게르마늄막을 형성하는 제2 스텝을 갖도록 한 것을 특징으로 하는 박막의 형성 방법이다.
청구항 23에 따른 발명은, 피처리체의 표면에 불순물 함유의 박막을 형성하는 성막 장치에 있어서, 상기 피처리체를 수용할 수 있는 처리 용기와, 상기 처리 용기 내에서 상기 피처리체를 보유지지(保持; holding)하는 보유지지 수단과, 상기 피처리체를 가열하는 가열 수단과, 상기 처리 용기 내로 필요한 가스를 공급하는 가스 공급 수단과, 상기 처리 용기 내의 분위기를 배기하는 진공 배기계와, 청구항 1 내지 청구항 10 중 어느 한 항에 기재된 박막의 형성 방법을 실행하도록 장치 전체의 동작을 제어하는 제어 수단을 구비한 것을 특징으로 하는 성막 장치이다.
본 발명에 따른 박막의 형성 방법 및 성막 장치에 의하면, 다음과 같이 우수한 작용 효과를 발휘할 수 있다.
청구항 1 및 이것을 인용하는 청구항에 따른 발명에 의하면, 진공 배기가 가능하게 이루어진 처리 용기 내에서 피처리체의 표면에 시드막과 불순물 함유의 실리콘막을 형성하는 박막의 형성 방법에 있어서, 처리 용기 내로 아미노실란계 가스로 이루어지는 시드막용 원료 가스를 공급하여 피처리체의 표면에 상기 시드막을 형성하는 제1 스텝과, 처리 용기 내로 실란계 가스와 불순물 함유 가스를 공급하여 어모퍼스 상태의 불순물 함유의 실리콘막을 형성하는 제2 스텝을 갖도록 했기 때문에, 비교적 저온에서도 매입 특성이 양호하고, 또한 표면 러프니스의 정밀도를 향상하는 어모퍼스 상태의 불순물 함유의 실리콘막을 형성할 수 있다.
청구항 5 및 이것을 인용하는 청구항에 따른 발명에 의하면, 진공 배기가 가능하게 이루어진 처리 용기 내에서 피처리체의 표면에 시드막과 실리콘 게르마늄막을 형성하는 박막의 형성 방법에 있어서, 상기 처리 용기 내로 아미노실란계 가스로 이루어지는 시드막용 원료 가스를 공급하여 상기 피처리체의 표면에 상기 시드막을 형성하는 제1 스텝과, 상기 처리 용기 내로 실란계 가스와 게르마늄 함유 가스를 공급하여 상기 실리콘 게르마늄막을 형성하는 제2 스텝을 갖도록 했기 때문에, 비교적 저온에서도 매입 특성이 양호하고, 또한 표면 러프니스의 정밀도를 향상하는 실리콘 게르마늄막을 형성할 수 있다.
도 1은 본 발명 방법을 실시하기 위한 성막 장치의 제1 실시예의 일 예를 나타내는 구성도이다.
도 2는 본 발명 방법의 제1 실시예의 제2 스텝에 있어서의 각 가스의 공급 태양(態樣)의 일 예를 나타내는 타이밍 차트이다.
도 3은 본 발명 방법의 제1 실시예의 각 공정의 일 예를 나타내는 플로우 차트이다.
도 4는 본 발명 방법의 제1 실시예에 의해 박막이 형성되는 피처리체의 일 예를 나타내는 단면도이다.
도 5는 SiH4(모노실란)와 BCl3와의 반응 과정을 개략적으로 나타내는 도면이다.
도 6은 보론 도프의 어모퍼스 상태의 불순물 함유의 실리콘막을 오목부에 형성했을 때의 전자 현미경 사진의 개략도이다.
도 7은 퇴적 시간과 어모퍼스 상태의 불순물 함유의 실리콘막의 막두께와의 관계를 나타내는 도면이다.
도 8은 퇴적 시간과 어모퍼스 상태의 불순물 함유의 실리콘막의 막두께와의 관계를 나타내는 도면이다.
도 9는 도 7 중 파선틀A 내를 확대한 확대도이다.
도 10은 도 8 중 파선틀B 내를 확대한 확대도이다.
도 11은 어모퍼스 상태의 불순물 함유의 실리콘막의 막두께와 어모퍼스 상태의 불순물 함유의 실리콘막 표면의 평균선 거칠기(Ra)와의 관계를 나타내는 도면이다.
도 12는 어모퍼스 상태의 불순물 함유의 실리콘막의 막두께와 어모퍼스 상태의 불순물 함유의 실리콘막 표면의 헤이즈(Haze)와의 관계를 나타내는 도면이다.
도 13은 본 발명의 성막 장치의 제2 실시예의 일부인 게르마늄 함유 가스 공급 수단을 나타내는 도면이다.
도 14는 본 발명의 제2 실시예의 제2 스텝에 있어서의 각 가스의 공급 태양의 일 예를 나타내는 타이밍 차트이다.
도 15는 본 발명 방법의 제2 실시예의 각 공정의 예를 나타내는 플로우 차트이다.
도 16은 본 발명 방법의 제2 실시예에 의해 박막이 형성되는 피처리체의 일 예를 나타내는 단면도이다.
도 17은 본 발명 방법의 제2 실시예의 평가를 행하기 위한 표면 러프니스의 결과를 나타내는 그래프이다.
도 18은 본 발명 방법의 제2 실시예를 행했을 때에 퇴적한 실리콘 게르마늄막의 표면을 나타내는 도면 대용 사진이다.
도 19는 반도체 웨이퍼의 표면에 형성된 오목부를 매입할 때의 일 예를 나타내는 도면이다.
(발명을 실시하기 위한 형태)
이하에, 본 발명에 따른 박막의 형성 방법 및 성막 장치의 일 실시예를 첨부 도면에 기초하여 상술한다. 또한, 본 명세서에 있어서는, 어모퍼스 상태의 불순물 함유의 실리콘을, 어모퍼스 상태의 불순물 함유의 실리콘만을 가리키는 용어가 아니라, 어모퍼스 상태의 불순물 함유의 실리콘, 본 명세서에 있어서 개시하는 표면 러프니스의 정밀도를 달성할 수 있는 어모퍼스∼나노 사이즈의 결정립이 모인 나노 결정 실리콘 및, 상기 어모퍼스 상태의 불순물 함유의 실리콘과 상기 나노 결정 실리콘이 혼재한 실리콘의 모두를 포함하는 용어라고 정의한다.
＜제1 실시예＞
도 1은 본 발명 방법을 실시하기 위한 성막 장치의 제1 실시예의 일 예를 나타내는 구성도이다. 또한, 전체 도면에 걸쳐, 공통의 부분에는 공통의 참조 부호를 붙인다. 도시하는 바와 같이, 이 성막 장치(12)는 하단이 개방된 통체 형상으로 이루어진 배치식의 종형(vertical)의 처리 용기(14)를 갖고 있다. 이 처리 용기(14)는, 예를 들면 내열성이 높은 석영을 이용할 수 있다.
이 처리 용기(14)의 천정부에는, 개구된 배기구(16)가 설치됨과 함께, 이 배기구(16)에, 예를 들면 직각으로 횡방향으로 굴곡된 배기 노즐(18)이 연설(連設)되어 있다. 그리고, 이 배기 노즐(18)에는, 도중에 압력 제어 밸브(20)나 진공 펌프(22) 등이 개설된 진공 배기계(24)가 접속되어 있어, 상기 처리 용기(14) 내의 분위기를 진공 흡인하여 배기할 수 있게 되어 있다.
상기 처리 용기(14)의 하단은, 예를 들면 스테인리스 스틸제의 통체 형상의 매니폴드(26)에 의해 지지되어 있으며, 이 매니폴드(26)의 하방으로부터 복수매의 피처리체로서의 반도체 웨이퍼(W)를 다단으로, 소정의 피치로 올려놓은 보유지지 수단으로서의 석영제의 웨이퍼 보트(28)가 승강 가능하게 삽입 이탈이 자유롭게 이루어져 있다. 상기 처리 용기(14)의 하단과 상기 매니폴드(26)의 상단과의 사이에는, O링 등의 시일 부재(30)가 개재되어, 이 부분의 기밀성을 유지하고 있다. 본 실시예의 경우에 있어서, 이 웨이퍼 보트(28)에는, 예를 들면 50∼100매 정도의 직경이 300㎜인 웨이퍼(W)를 대략 등(等)피치로, 다단으로 지지할 수 있게 되어 있다. 또한, 상기 매니폴드(26)의 부분을 석영에 의해 상기 처리 용기(14)측과 일체 성형하는 장치예도 있다.
이 웨이퍼 보트(28)는, 석영제의 보온통(32)을 개재하여 테이블(34) 상에 올려놓여져 있고, 이 테이블(34)은, 매니폴드(26)의 하단 개구부를 개폐하는 덮개부(36)를 관통하는 회전축(38)의 상단부에 지지된다. 그리고, 이 회전축(38)의 상기 덮개부(36)에 대한 관통부에는, 예를 들면 자성 유체 시일(40)이 개설되어, 이 회전축(38)을 기밀하게 시일하면서 회전 가능하게 지지하고 있다. 또한, 덮개부(36)의 주변부와 매니폴드(26)의 하단부에는, 예를 들면 O링 등으로 이루어지는 시일 부재(42)가 개설되어 있어, 처리 용기(14) 내의 시일성을 보유지지하고 있다.
상기한 회전축(38)은, 예를 들면 보트 엘리베이터 등의 승강 기구(44)에 지지된 아암(46)의 선단에 부착되어 있어, 웨이퍼 보트(28) 및 덮개부(36) 등을 일체적으로 승강할 수 있도록 이루어져 있다. 또한, 상기 테이블(34)을 상기 덮개부(36)측으로 고정하여 설치하여, 웨이퍼 보트(28)를 회전시키는 일 없이 웨이퍼(W)의 처리를 행하도록 해도 좋다.
상기 처리 용기(14)의 측부에는, 이것을 둘러싸도록 하여 카본 와이어제의 히터로 이루어지는 가열 수단(48)이 설치되어 있어, 이 내측에 위치하는 상기 반도체 웨이퍼(W)를 가열할 수 있게 되어 있다. 또한 이 가열 수단(48)의 외주에는, 단열재(50)가 설치되어 있어, 이 열적 안정성을 확보하게 되어 있다. 그리고, 상기 매니폴드(26)에는, 각종의 가스를 이 처리 용기(14) 내로 도입하여 공급하기 위한 각종의 가스 공급 수단이 설치되어 있다.
구체적으로는, 이 매니폴드(26)에는, 상기 처리 용기(14) 내로 성막용의 실란계 가스를 공급하는 실란계 가스 공급 수단(52)과, 처리 용기(14) 내로 불순물 함유 가스를 공급하는 불순물 함유 가스 공급 수단(54)과, 처리 용기(14) 내로 아미노실란계 가스와 고차 실란 중 적어도 어느 한쪽의 가스로 이루어지는 시드막용 원료 가스를 공급하는 시드막용 원료 가스 공급 수단(80)이 각각 설치되어 있다. 또한, 여기에서는, 필요에 따라서 퍼지 가스나 압력 조정용 가스를 처리 용기(14) 내로 공급하는 지원 가스 공급 수단(56)도 설치되어 있다. 여기에서는 퍼지 가스나 압력 조정용 가스로서 N2 가스를 이용한다. 또한, 이 N2 가스를 대신하여 Ar이나 He 등의 희(希)가스를 이용할 수 있다. 또한, 여기에서는 상기 시드막용 원료 가스로서 아미노실란계 가스를 이용한 경우를 예로 들어 설명한다.
상기 실란계 가스 공급 수단(52), 불순물 함유 가스 공급 수단(54), 지원 가스 공급 수단(56) 및 시드막용 원료 가스 공급 수단(80)은, 상기 매니폴드(26)의 측벽을 관통시켜 그의 선단부를 처리 용기(14) 내에 임하게 하여 설치한 가스 노즐(52A, 54A, 56A 및 80A)을 각각 갖고 있다. 상기 각 가스 노즐(52A, 54A, 56A, 80A)에는, 각각 가스 통로(62, 64, 66, 82)가 접속됨과 함께, 각 가스 통로(62, 64, 66, 82)에는, 각각 개폐 밸브(62A, 64A, 66A, 82A) 및 매스플로우 컨트롤러와 같은 유량 제어기(62B, 64B, 66B, 82B)가 순차 개설되어 있어, 실란계 가스나 불순물 함유 가스나 N2 가스나 아미노실란계 가스를 각각 유량 제어하면서 흘리게 되어 있다.
여기에서 실란계 가스로서는, 예를 들면 실리콘과 수소만으로 이루어지는 실란계 가스를 이용할 수 있고, 여기에서는, 예를 들면 모노실란을 이용하고, 불순물 함유 가스로서는 BCl3 가스를 이용하고, 퍼지 가스나 압력 조정용 가스로서는 N2 가스를 이용하고, 아미노실란계 가스로서는 DIPAS(디이소프로필아미노실란)를 이용하고 있다. 또한, 실란계 가스로서는, 전술한 바와 같이 실리콘과 수소만으로 이루어지는 실란계 가스를 이용하는 것이 바람직하지만, 이것으로 한정되지 않고, 적어도 실리콘과 수소를 포함하는 실란계 가스라면 모두 적용할 수 있다.
그리고, 이 성막 장치에는, 각 가스의 공급 개시나 공급 정지, 프로세스 온도, 프로세스 압력 등을 제어하거나, 이 성막 장치의 전체의 동작을 제어하기 위해, 예를 들면 마이크로 컴퓨터 등으로 이루어지는 제어 수단(70)이 설치되어 있다. 이 제어 수단(70)은, 이 성막 장치(12)의 동작을 제어할 때에 이용하는 프로그램을 기억하기 위해 기억 매체(72)를 갖고 있다. 이 기억 매체(72)는, 예를 들면 플렉시블 디스크, CD(Compact Disc), 하드 디스크, 플래시 메모리 혹은 DVD 등으로 이루어진다. 또한 도시되어 있지 않지만, 전용 회선을 이용하여 유저 인터페이스를 개재하여 각종 지시, 프로그램 등을 제어 수단(70)으로 입력하도록 해도 좋다.
＜성막 방법의 제1 실시예＞
다음으로, 전술한 바와 같이 구성된 제1 실시예의 성막 장치(12)를 이용하여 행해지는 본 발명의 성막 방법의 제1 실시예에 대해서 설명한다. 이하에 설명하는 각 동작은, 전술한 바와 같이 컴퓨터로 이루어지는 제어 수단(70)의 제어하에 행해진다.
도 2는 본 발명 방법의 제1 실시예의 제2 스텝에 있어서의 각 가스의 공급 태양의 일 예를 나타내는 타이밍 차트, 도 3은 본 발명 방법의 제1 실시예의 각 공정의 일 예를 나타내는 플로우 차트, 도 4는 본 발명 방법의 제1 실시예에 의해 박막이 형성되는 피처리체의 일 예를 나타내는 단면도, 도 5는 SiH4(모노실란)와 BCl3와의 반응 과정을 개략적으로 나타내는 도면이다.
본 발명 방법의 제1 실시예에서는, 상기 처리 용기(14) 내로 아미노실란계 가스와 고차 실란 중 적어도 어느 한쪽의 가스로 이루어지는 시드막용 원료 가스를 공급하여 상기 피처리체(W)의 표면에 상기 시드막을 형성하는 제1 스텝과, 상기 처리 용기(14) 내로 실란계 가스와 불순물 함유 가스를 공급하여 어모퍼스 상태의 상기 불순물 함유의 실리콘막을 형성하는 제2 스텝을 갖도록 하고 있다. 그리고, 상기 제2 스텝에서는, 실란계 가스와 불순물 함유 가스를 교대로 공급하는 성막 방법과, 상기 양(兩) 가스를 동시에 공급하는 성막 방법이 있지만, 우선, 여기에서는 양 가스를 교대로 공급하는 성막 방법에 대해서 설명한다. 즉, 이 제2 스텝에서는, 상기 처리 용기(14) 내로 실란계 가스를 이 실란계 가스가 상기 피처리체(W)의 표면에 흡착하는 바와 같은 상태에서 공급하는 제1 가스 공급 공정과 상기 처리 용기(14) 내로 불순물 함유 가스를 공급하는 제2 가스 공급 공정을 교대로 반복하여 행하도록 한 경우에 대해서 설명한다.
제1 스텝(84)에 있어서는, 시드막용 원료 가스인 아미노실란계 가스로서, 예를 들면 DIPAS를 처리 용기(14) 내로 공급함으로써 피처리체인 반도체 웨이퍼(W)의 표면에 시드막을 형성하는 시드막 형성 공정을 행한다(S0). 그리고, 다음으로, 제2 스텝(86)으로 이행한다. 또한, 제2 스텝(86)으로 이행하기 전에 처리 용기(14) 내의 잔류 가스를 배제하는 퍼지 공정을 행하는 것이 바람직하다.
제2 스텝(86)에 있어서의 가스의 공급 태양을 나타내는 도 2의 타이밍 차트에 있어서 펄스가 솟아있는 부분은 가스를 공급하고 있는 상태를 나타내고 있다. 구체적으로는, 이 제2 스텝(86)에서는, 우선 실란계 가스로서, 예를 들면 SiH4(모노실란) 가스를 처리 용기(14) 내로 공급함으로써 제1 가스 공급 공정(S1)을 행한다(도 2(A) 참조). 이 제1 가스 공급 공정에서는, 피처리체인 반도체 웨이퍼(W)의 표면에 모노실란 가스가 흡착하는 바와 같은 상태에서 상기 모노실란 가스를 공급한다. 다음으로, 처리 용기(14) 내에 잔류하는 가스를 배제하는 퍼지 공정(S2)을 행한다(도 2(C) 참조). 또한, 이 퍼지 공정은 생략해도 좋다.
다음으로, 불순물 함유 가스로서, 예를 들면 BCl3 가스를 처리 용기(14) 내로 공급함으로써 제2 가스 공급 공정(S3)을 행한다(도 2(B) 참조). 이에 따라, BCl3 가스가 상기 웨이퍼(W)의 표면에 흡착하고 있었던 SiH4(모노실란)와 반응하여 매우 얇은, 예를 들면 1원자 레벨의 두께의 보론(B)이 도프된 실리콘막이 형성된다.
다음으로 재차, 처리 용기(14) 내에 잔류하는 가스를 배제하는 퍼지 공정(S4)을 행한다(도 2(C) 참조). 또한, 이 퍼지 공정은 생략해도 좋다. 그리고, 상기한 각 공정 S1∼S4로 이루어지는 1사이클을 소정의 사이클수만큼 반복했는지 아닌지가 판단된다(S5). 여기에서, 1사이클이란, 제1 가스 공급 공정(S1)을 행한 후에 다음의 제1 가스 공급 공정(S1)을 행할 때까지의 기간으로서 정의된다.
상기 스텝 S5에서 소정의 사이클수에 도달하지 않는 경우에는(S5의 NO), 스텝 S1로 되돌아가 소정의 사이클수에 도달할 때까지 스텝 S1∼S4가 반복하여 행해지게 되며, 보론이 도프된 어모퍼스 상태의 불순물 함유의 실리콘막이 적층되어 간다. 그리고, 상기 반복이 소정의 사이클수에 도달한 경우에는(S5의 YES), 성막 처리가 종료되게 된다.
실제의 처리에서는, 우선, 웨이퍼 보트(28)에 미처리의 반도체 웨이퍼(W)가 다단(多段)으로 지지되어 있으며, 이 상태에서 미리 가열되어 있는 처리 용기(14) 내에 그의 하방으로부터 반입되어 밀폐 상태로 수용되어 있다. 이 반도체 웨이퍼(W)의 직경은, 예를 들면 300㎜이며, 여기에서는 50∼100매 정도 수용된다. 이 반도체 웨이퍼(W)의 표면에는, 전(前) 공정에 있어서, 예를 들면 앞서 도 19를 참조하여 설명한 바와 같이, 하지가 되는 절연막(2)이 형성되고, 이 절연막(2)에 콘택트홀이나 배선홈과 같은 오목부(4)가 형성되어 있다. 상기 하지가 되는 절연막(2)으로서는, 예를 들면 실리콘 산화막이나 실리콘 질화막 등이 이용된다.
상기 처리 용기(14) 내의 분위기는, 이 성막 처리 중은 진공 배기계(24)에 의해 상시 진공 흡인되어 압력 조정되고 있다. 또한, 반도체 웨이퍼(W)는, 웨이퍼 보트(28)를 회전함으로써 성막 처리 중은 소정의 회전수로 회전되고 있다. 그리고, 전술한 바와 같이 각종의 가스가 처리 용기(14) 내로 공급되어 성막 처리가 행해진다.
제1 스텝(84)에서는, 반도체 웨이퍼(W)를 가열한 상태에서 처리 용기(14) 내에 아미노실란계 가스를 흘림으로써, 도 4(A)에 나타내는 바와 같이 하지인 절연막(2)의 표면 및 오목부(4) 내의 측면이나 저면을 포함하는 전체면에 시드막(88)을 형성한다(S0). 이 시드막(88)은, 주로 실리콘과 카본과 질소와의 화합물로 이루어진다.
상기 아미노실란계 가스의 예로서는, BAS(부틸아미노실란), BTBAS(비스터셔리부틸아미노실란), DMAS(디메틸아미노실란), BDMAS(비스디메틸아미노실란), TDMAS(트리디메틸아미노실란), DEAS(디에틸아미노실란), BDEAS(비스디에틸아미노실란), DPAS(디프로필아미노실란), DIPAS(디이소프로필아미노실란), HEAD(헥사에틸아미노디실란)로 이루어지는 군으로부터 선택되는 1 이상의 가스를 포함할 수 있다.
또한, 상기 아미노실란계 가스로서는, 분자식 중 실리콘(Si)이 1개가 되는 것으로 한정되는 것이 아니라, 분자식 중의 실리콘이 2개가 되는 것, 예를 들면, 헥사키스에틸아미노디실란(C12H36N6Si2) 등도 이용할 수 있다.
또한, 헥사키스에틸아미노디실란의 외에, 하기식 (1)∼(4)에 의해 표시되는 물질도 이용할 수 있다.
(1) ((R1R2)N)nSi2H6－n－m(R3)m…n: 아미노기의 수, m: 알킬기의 수
(2) ((R1)NH)nSi2H6－n－m(R3)m…n: 아미노기의 수, m: 알킬기의 수
(1), (2) 식에 있어서,
R1, R2, R3＝CH3, C2H5, C3H7
R1＝R2＝R3, 또는 동일하지 않아도 좋다.
n＝1∼6의 정수
m＝0, 1∼5의 정수
(3) ((R1R2)N)nSi2H6－n－m(Cl)m…n: 아미노기의 수, m: 염소의 수
(4) ((R1)NH)nSi2H6－n－m(Cl)m…n: 아미노기의 수, m：염소의 수
(3), (4) 식에 있어서
R1, R2＝CH3, C2H5, C3H7
R1＝R2, 또는 동일하지 않아도 좋다.
n＝1∼6의 정수
m＝0, 1∼5의 정수
본 예에서는, 전술한 바와 같이 DIPAS를 이용했다.
이 제1 스텝(84)에 있어서의 처리 조건의 일 예는,
DIPAS 유량: 500sccm
처리 시간: 5분
처리 온도: 400℃
처리 압력: 53.2㎩(0.4Torr)이다.
상기 처리 온도(프로세스 온도)는, 바람직하게는 25℃(실온)∼550℃의 온도 범위가 좋고, 25℃보다도 낮은 경우에는 실리콘막 형성 온도와의 온도차가 커져 스루풋을 저하시켜 버리고, 또한 550℃보다도 높은 경우에는 DIPAS의 흡착량이 1분자층 이상이 되어 흡착 모드로부터 CVD 모드로 바뀌기 때문에 적절하지 않다.
이 제1 스텝(84)의 공정을, 본 명세서에서는 이하 「프리플로우」라고도 칭한다. 상기와 같이 제1 스텝(84)(시드막 형성 공정(S0))이 종료되었다면, 다음으로 제2 스텝(86)으로 이행한다. 이 제2 스텝(86)에 있어서, 제1 가스 공급 공정(S1)에서는, 상기 모노실란 가스는 실란계 가스 공급 수단(52)의 가스 노즐(52A)로부터 유량 제어되면서 공급된다. 이 모노실란 가스는 처리 용기(14) 내를 상승하면서 회전되고 있는 웨이퍼(W)의 표면에 흡착하게 되고, 또한 여분의 가스는 상부의 배기구(16) 및 배기 노즐(18)을 통하여 진공 배기계(24)에 의해 배기되어 간다.
이때의 프로세스 조건은, 모노실란 가스의 유량은, 예를 들면 100∼4000sccm의 범위 내에서, 예를 들면 1200sccm 정도, 프로세스 압력은 27∼6665㎩(0.2∼50Torr)의 범위 내에서, 예를 들면 533㎩(4Torr) 정도, 프로세스 온도는 350∼600℃의 범위 내에서, 예를 들면 400℃ 정도, 가스의 공급 기간(T1)은 1∼300초의 범위 내에서, 예를 들면 60초 정도이다.
여기에서, 프로세스 온도가 350℃보다도 낮으면, 웨이퍼(W)의 표면에 모노실란이 흡착하기 어려워지기 때문에 바람직하지 않고, 또한 600℃보다도 온도가 높은 경우에는 모노실란이 열분해하여 실리콘막이 퇴적해 버리기 때문에 바람직하지 않다. 또한, 프로세스 압력이 27㎩보다도 낮으면, 압력이 지나치게 낮아 모노실란의 흡착이 발생하기 어려워져 바람직하지 않다. 또한 6665㎩보다도 높으면, 복수층의 모노실란이 흡착하여 막 중 보론의 농도 제어가 어려워지기 때문에 바람직하지 않다.
이 제1 가스 공급 공정의 직후의 퍼지 공정(S2)에서는, 지원 가스 공급 수단(56)의 가스 노즐(56A)로부터 N2 가스가 유량 제어되면서 공급된다. 여기에서는 N2 가스는 퍼지 가스로서 이용되고, 처리 용기(14) 내에 잔류하는 모노실란 가스를 배제하기 위해 이용된다. 여기에서는, 이 N2 가스는 퍼지 공정의 전체 기간에 걸쳐 공급하는 것이 아니라, 일부의 기간, 예를 들면 전반의 절반의 기간만 공급하고 후반의 절반의 기간에는 공급하지 않고 진공 흡인만을 계속적으로 행하도록 하고 있다.
이때의 프로세스 조건에 관해서는, N2 가스의 유량은, 예를 들면 최대 5slm 정도이다. 프로세스 압력은 27∼6665㎩의 범위 내, 프로세스 온도는 350∼600℃의 범위 내, 퍼지 기간(T2)은 0∼300초의 범위 내에서, 예를 들면 30초 정도이다.
이 퍼지 공정 후의 제2 가스 공급 공정(S3)에서는, 상기 BCl3 가스는 불순물 함유 가스 공급 수단(54)의 가스 노즐(54A)로부터 유량 제어되면서 공급된다. 이것과 동시에 압력 조정용 가스로서 N2 가스가 지원 가스 공급 수단(56)의 가스 노즐(56A)로부터 유량 제어되면서 공급된다(도 2(C) 참조). 이 BCl3 가스와 N2 가스는 처리 용기(14) 내를 상승하고, BCl3 가스는 웨이퍼(W)의 표면에 흡착하고 있는 모노실란과 반응하여 보론이 함유된 어모퍼스의 실리콘막이 형성되게 된다. 그리고, 여분의 가스는 상부의 배기구(16) 및 배기 노즐(18)을 통하여 진공 배기계(24)에 의해 배기되어 간다.
이때의 프로세스 조건은, BCl3 가스의 유량은, 예를 들면 1∼500sccm의 범위 내에서, 예를 들면 100sccm 정도, N2 가스의 유량은 최대 5slm 정도, 프로세스 압력은 27∼6665㎩(0.2∼50Torr)의 범위 내에서, 예를 들면 533㎩(4Torr) 정도, 프로세스 온도는 350∼600℃의 범위 내에서, 예를 들면 400℃ 정도, 가스의 공급 기간(T3)은 1∼300초의 범위 내에서, 예를 들면 60초 정도이다.
여기에서, 프로세스 온도가 350℃보다도 낮으면, 웨이퍼(W)의 표면에 흡착하고 있는 모노실란과 BCl3과의 반응이 발생하기 어려워지기 때문에 바람직하지 않고, 또한 600℃보다도 온도가 높은 경우에는 온도 상승에 시간을 필요로 하기 때문에 바람직하지 않다. 또한, 성막 시간의 단축을 위해서는, 제1 스텝과 제2 스텝을 통하여 동일한 프로세스 온도로 설정하는 것이 좋다.
이 제2 가스 공급 공정 직후의 퍼지 공정(S4)에서는, 스텝 S2의 퍼지 공정과 동일하게 지원 가스 공급 수단(56)의 가스 노즐(56A)로부터 N2 가스가 유량 제어되면서 공급된다. 실제로는, N2 가스는 제2 가스 공급 공정으로부터 연속하여 공급되고 있다. 여기에서는 N2 가스는 퍼지 가스로서 이용되고, 처리 용기(14) 내에 잔류하는 BCl3 가스를 배제하기 위해 이용된다. 여기에서는, 이 N2 가스는 퍼지 공정의 전체 기간에 걸쳐 공급하는 것이 아니라, 일부의 기간, 예를 들면 전반의 절반의 기간만 공급하고 후반의 절반의 기간에는 공급하지 않고 진공 흡인만을 계속적으로 행하도록 하고 있다.
이때의 프로세스 조건에 관해서는, 앞선 스텝 S2의 퍼지 공정과 동일하다. 즉, N2 가스의 유량은, 예를 들면 최대 5slm 정도이다. 프로세스 압력은 27∼6665㎩의 범위 내, 프로세스 온도는 350∼600℃의 범위 내, 퍼지 기간(T4)은 0∼300초의 범위 내이고, 예를 들면 30초 정도이다.
이상과 같은 스텝 S1∼S4의 각 공정으로 이루어지는 1사이클이, 소정의 횟수만큼 반복하여 행해진다. 이 사이클수는, 성막해야 할 목표의 막두께에 의존하지만, 1사이클로, 예를 들면 0.2∼0.7㎚ 정도의 막두께의 성막이 행해지기 때문에, 예를 들면 60㎚ 정도의 막두께를 필요로 한다면, 100사이클 정도 실행되게 된다. 이상과 같이 하여, 상기 시드막(88) 상에 불순물로서 B(보론)가 도프된 매우 얇은 원자 레벨의 두께의, 어모퍼스 상태의 불순물 함유의 실리콘막(90)(도 4(B) 참조)으로 이루어지는 박막이 적층 형성되게 되어, 반도체 웨이퍼(W)의 표면에 형성되어 있는 오목부(4)(도 4 참조) 내를 매입성이 양호한 상태로 매입할 수 있다.
여기에서 상기 성막에서 발생하고 있는 보론 도프의 어모퍼스 상태의 불순물 함유의 실리콘막의 성막 과정을 도 5에 나타내는 개략도를 참조하여 설명한다. 도 5는 보론 도프의 어모퍼스 상태의 불순물 함유의 실리콘막의 성막 과정을 양자화학 계산을 이용하여 시뮬레이션했을 때의 결과를 나타내는 개략도이다. 각 도면의 아래에는 활성화 에너지(eV)가 기재되어 있다. 여기에서는 특히 SiH4(모노실란)와 BCl3을 이용한 교대 공급에 의한 저온 성막의 가능성을 시뮬레이션에 의해 검증했다.
우선, 외부로부터 도입된 SiH4(모노실란)가, 반도체 웨이퍼의 표면에 이미 형성되어 있는 Si-B 결합에 접근하면(도 5(A) 참조), B원자에 의한 촉매 작용이 작용하여, 도 5(B)에 나타내는 바와 같이 SiH4(모노실란)로부터 H2가 제거됨으로써 SiH2가 발생하고, 이 SiH2가 B흡착 사이트에 용이하게 취입되게 된다. 구체적으로는, SiH2의 B흡착 사이트로의 활성화 에너지는 1.2eV 정도로 저하된다. 또한, B(보론)가 없는 경우에는 활성화 에너지는 ＋2.4eV 정도이다. 그 후에는, 도 5(C)에 나타내는 바와 같이, Si-Si 결합이 연쇄적으로 형성되어 가게 된다.
이상의 점에서, 종래 행해지고 있었던 바와 같은 SiH4(모노실란)만의 단독 공급에서는 실용적인 성막이 불가능했었던 350℃ 정도의 저온하에 있어서도 성막이 가능해지고, 또한 가스를 교대로 공급함으로써 스텝 커버리지의 양호한 박막이 얻어지는 것이라고 생각된다.
한편, SiH4(모노실란)만을 이용하여 행하는 통상의 CVD법에서는, 실용적인 성막을 행하는 것은 거의 불가능했다. 또한 Si2H6만을 이용한 CVD법에서는 프로세스 온도가 400℃에서도 성막은 가능했지만, 그의 스텝 커버리지는 약 80％ 정도에 지나지 않아, 양호한 결과가 얻어지지 않았다.
이와 같이, 진공 배기가 가능하게 이루어진 처리 용기 내에서 피처리체의 표면에 시드막과 불순물 함유의 실리콘막을 형성하는 박막의 형성 방법에 있어서, 처리 용기 내로 아미노실란계 가스와 고차 실란 중 적어도 어느 한쪽의 가스로 이루어지는 시드막용 원료 가스를 공급하여 피처리체의 표면에 상기 시드막을 형성하는 제1 스텝과, 처리 용기 내로 실란계 가스와 불순물 함유 가스를 공급하여 어모퍼스 상태의 불순물 함유의 실리콘막을 형성하는 제2 스텝을 갖도록 했기 때문에, 비교적 저온에서도 매입 특성이 양호하고, 또한 표면 러프니스의 정밀도를 향상하는 어모퍼스 상태의 불순물 함유의 실리콘막을 형성할 수 있다.
＜본 발명 방법의 평가＞
여기에서 본 발명 방법을 실제로 실시하여, 시드막 상에 보론이 도프된 어모퍼스의 실리콘막을 형성했기 때문에, 그 평가 결과에 대해서 설명한다. 여기에서 반도체 웨이퍼로서 실리콘 기판을 이용하여, 이 표면에 하지층으로서 실리콘 산화막을 형성하고, 이 실리콘 산화막에 홀 지름이 50㎚이고, 애스펙트비가 7인 오목부를 형성했다. 그리고, 이 실리콘 산화막 상에 시드막(88)을 형성하고, 추가로 그 위에 불순물로서 보론이 도프된, 어모퍼스 상태의 불순물 함유의 실리콘막(90)을 형성했다.
성막 방법으로서는, 도 3에 나타내는 제1 스텝(84) 및 제2 스텝(86)에 따라서 처리를 행하고, 제2 스텝(86)에서는 앞서 도 2(A)∼도 2(C)를 참조하여 설명한 성막 방법을 이용했다. 시드막용 원료 가스로서 아미노실란계 가스의 일종인 DIPAS를 이용하고, 실란계 가스로서 SiH4(모노실란)를 이용하고, 불순물 함유 가스로서 BCl3을 이용했다. 프로세스 조건은, DIPAS 가스의 유량은 500sccm, SiH4(모노실란) 가스의 유량은 2000sccm, BCl3 가스의 유량은 200sccm, N2 가스의 유량은 퍼지 가스로서 이용했을 때에는 2slm, 압력 조정용 가스로서 이용했을 때에는 1slm이다. 프로세스 온도는 전체를 통하여 400℃로 설정하고, 제1 가스 공급 공정 및 제2 가스 공급 공정에 있어서의 프로세스 압력은 모두 533㎩(4Torr)이다. 제1 스텝의 시드막 형성 공정(S0)의 시간은 5분이며, 제2 스텝(86)에 있어서의 각 공정의 시간은, T1이 30초, T2가 30초, T3이 30초, T4가 30초이다.
이와 같이 하여, 표면이 트렌치 구조로 이루어진 웨이퍼에 대하여 성막한 결과, 60사이클로 180Å의 보론 도프의 어모퍼스 상태의 불순물 함유의 실리콘막이 얻어졌다. 이때의 결과를 도 6에 나타낸다. 도 6은 보론 도프의 어모퍼스 상태의 불순물 함유의 실리콘막을 오목부에 형성했을 때의 전자 현미경 사진의 개략도를 나타낸다. 여기에서는 오목부의 직경은 50㎚이며, 또한, 오목부의 애스펙트비(A/R)는 "7"이다. 도면 중에는, 오목부 내를 따라서 막두께의 치수가 기재되어 있다. 이 도 6으로부터 판단하면, 스텝 커버리지는 95％ 이상으로서 우수한 결과가 얻어졌다.
또한, 상기 성막 방법의 제1 실시예에서는, 도 2(C)에 나타내는 바와 같이 N2 가스를, 퍼지 공정(T2, T4)에서는 퍼지 가스로서 공급하고, 제2 가스 공급 공정에서는 압력 조정용 가스로서 공급했지만, 이것으로 한정되지 않고, 이하에 설명하는 바와 같이 공급하도록 해도 좋다. 도 2(D)∼도 2(F)는 N2 가스의 공급 형태의 변형 실시예를 나타낸다. 도 2(D)에 나타내는 경우는, 도 2(C)에 나타내는 경우와는 상이하게, 제2 가스 공급 공정의 전후에 있어서의 양 퍼지 공정에 있어서 전반의 부분에서 N2 가스를 공급하지 않고, 후반의 부분에서 N2 가스를 공급하도록 하고 있다. 그리고, 제2 가스 공급 공정에서는 도 2(C)의 경우와 동일하게 N2 가스를 압력 조정용 가스로서 공급하고 있다.
도 2(E)에 나타내는 경우는, 제2 가스 공급 공정의 전후의 양 퍼지 공정에 있어서의 N2 가스의 공급 형태는 도 2(C)에 나타내는 경우와 동일하고, 제2 가스 공급 공정에서는 N2 가스(압력 조정용 가스)를 공급하지 않도록 하고 있다. 또한, 도 2(D)에 나타내는 경우에 있어서, 제2 가스 공급 공정에서 N2 가스를 공급하지 않도록 해도 좋다.
도 2(F)에 나타내는 경우는, 상기와는 상이하게, 제2 가스 공급 공정의 전후의 양 퍼지 공정에서는 전부의 기간에 걸쳐 N2 가스(퍼지 가스)를 공급하지 않도록 하고, 제2 가스 공급 공정에서는 N2 가스(압력 조정용 가스)를 도 2(C)에 나타내는 경우와 동일하게 공급하도록 하고 있다. 이와 같이, 퍼지 가스나 압력 조정용 가스의 공급은 여러 가지의 태양을 취할 수 있다. 전술한 바와 같이 제2 가스 공급 공정에 있어서 압력 조정용 가스를 공급하는 이유는, 제1 및 제2 가스 공급 공정 간에 있어서 압력이 대폭으로 변화하면 실리콘의 마이그레이션이 발생하기 쉬워지기 때문이다. 또한, 상기 제1 스텝(84) 및 제2 스텝(86)을 종료한 후에, 반도체 웨이퍼(W)를 가열함으로써 어닐 처리해도 좋다.
＜변형예＞
상기 실시예에서는, 제2 스텝에 있어서 실란계 가스와 불순물 함유 가스를 교대로 공급했지만, 이것으로 한정되지 않고, 상기 실란계 가스와 불순물 함유 가스를 동시에 공급하도록 하여 CVD(Chemical Vapor Deposition)법에 의해, 불순물 함유의 실리콘막을 형성하도록 해도 좋다. 이 경우, 프로세스 조건은, 실란계 가스(예를 들면 모노실란)의 유량은, 100∼2000sccm의 범위 내, 불순물 함유 가스(예를 들면 BCl3)의 유량은, 50∼2000sccm의 범위 내이다. 또한 프로세스 압력은, 0.1∼10Torr의 범위 내, 프로세스 온도는, 350∼600℃의 범위 내이다. 또한, 프로세스 시간은, 필요로 하는 막두께에 의존하여 길이를 결정한다. 이 경우에도, 앞선 실시예와 동일한 작용 효과를 발휘할 수 있다.
＜하지(절연막(2))의 종류와 시드막의 유무의 평가＞
다음으로, 하지(절연막(2))의 종류와 시드막의 유무에 관한 평가 실험을 행했기 때문에, 그 평가 결과에 대해서 설명한다. 여기에서는, 앞선 성막 방법에 따라서, 하지인 절연막(2)의 표면에 시드막용 원료 가스로서 아미노실란계 가스를 프리플로우하여 시드막(88)을 형성한 후, 시드막(88) 상에 불순물이 도프된 어모퍼스 상태의 불순물 함유의 실리콘막(90)을 형성했다.
도 7 및 도 8에, 퇴적 시간과 어모퍼스 상태의 불순물 함유의 실리콘막(90)의 막두께와의 관계를 나타낸다. 도 7은 하지인 절연막(2)을 실리콘 산화막(SiO2)으로 한 경우이고, 도 8은 하지인 절연막(2)을 실리콘 질화막(SiN)으로 한 경우이다. 어모퍼스 상태의 불순물 함유의 실리콘막(90)의 막두께는, 퇴적 시간을 30분으로 했을 때, 45분으로 했을 때 및, 60분으로 했을 때의 3점에서 측정했다.
도 7 및 도 8 중 선 I, Ⅲ은 프리플로우 있음의 경우, 선 Ⅱ, Ⅳ는 프리플로우 없음(시드막(88) 없음)의 경우의 결과를 나타내고 있다. 선 I∼Ⅳ는, 측정된 3개의 막두께를 최소 이승법으로 직선 근사한 직선이며, 식은 다음과 같다.
선 I: y＝17.572x－20.855…(1)
선 Ⅱ: y＝17.605x－34.929…(2)
선 Ⅲ: y＝18.011x－27.739…(3)
선 Ⅳ: y＝18.091x－41.277…(4)
도 7 및 도 8에 나타내는 바와 같이, 프리플로우 있음의 경우, 프리플로우 없음에 비교하여 어모퍼스 상태의 불순물 함유의 실리콘막(90)의 막두께가 증가하는 경향이 분명해졌다.
상기 (1)∼(4)식을 y＝0, 즉 어모퍼스 상태의 불순물 함유의 실리콘막의 막두께를 "0"으로 했을 때, 선 I∼Ⅳ와 퇴적 시간과의 교점을 구한 것을 도 9 및 도 10에 나타낸다. 또한, 도 9는 도 7 중 파선틀A 내를 확대한 확대도, 도 10은 도 8 중 파선틀B 내를 확대한 확대도에 상당한다.
도 9에 나타내는 바와 같이, 하지인 절연막(2)이 프리플로우 있음의 실리콘 산화막일 때, 어모퍼스 상태의 불순물 함유의 실리콘막(90)의 퇴적이, 처리 개시로부터 약 1.2분(x≒1.189)으로부터 시작된다. 이에 대하여, 프리플로우 없음의 실리콘 산화막일 때에는, 어모퍼스 상태의 불순물 함유의 실리콘막(90)의 퇴적이, 처리 개시로부터 약 2.0분(x≒1.984)으로부터 시작된다.
또한, 도 10에 나타내는 바와 같이, 하지인 절연막(2)이 프리플로우 있음의 실리콘 질화막일 때, 어모퍼스 상태의 불순물 함유의 실리콘막(90)의 퇴적이, 처리 개시로부터 약 1.5분(x≒1.540)으로부터 시작되는 것에 대하여, 프리플로우 없음의 실리콘 질화막일 때에는, 어모퍼스 상태의 불순물 함유의 실리콘막(90)의 퇴적이, 처리 개시로부터 약 2.3분(x≒2.282)으로부터 시작된다.
이와 같이, 하지인 절연막(2)에 대하여 아미노실란계 가스의 프리플로우를 행하여 시드막(88)을 형성함으로써, 인큐베이션 시간을, 하지인 절연막(2)이 실리콘 산화막인 경우에는 약 2.0분으로부터 약 1.2분으로, 하지인 절연막(2)이 실리콘 질화막인 경우에는 약 2.3분으로부터 약 1.5분으로 단축할 수 있었다.
또한, 주사형 전자 현미경(SEM)에 의한 어모퍼스 상태의 불순물 함유의 실리콘막의 표면을 관찰한 결과(하지는 실리콘 산화막), 아미노실란계 가스의 프리플로우 있음의 경우는, 프리플로우 없음에 비교하여 어모퍼스 상태의 불순물 함유의 실리콘막의 표면이 매끄러워져, 표면 러프니스가 개선되어 있는 것이 분명해졌다.
도 11에, 원자간력 현미경(AFM)을 이용하여 측정한 어모퍼스 상태의 불순물 함유의 실리콘막 표면의 평균선 거칠기(표면 러프니스)(Ra)를 나타낸다. 도 11에 나타내는 결과에 있어서는, AFM의 스캔 사이즈를 1㎛, 스캔 레이트를 1.993㎐로 설정했다.
도 11에 나타내는 바와 같이, 아미노실란계 가스의 프리플로우 있음의 경우에는, 프리플로우 없음에 비교하여, 평균선 거칠기(표면 러프니스)(Ra)가 0.101∼0.157㎚ 개선되어 있는 것을 알 수 있었다. 이 AFM에 의한 측정 결과로부터, 본 발명에 따른 어모퍼스 상태의 불순물 함유의 실리콘막의 성막 방법은, 특히, 어모퍼스 상태의 불순물 함유의 실리콘막의 막두께가 얇은 경우에, 프리플로우 없음에 비교하여 평균선 거칠기(표면 러프니스)(Ra)의 개선 효과가 높은 것이 판명되었다.
예를 들면, 막두께가 약 50㎚인 어모퍼스 상태의 불순물 함유의 실리콘막에 있어서는, 프리플로우 없음의 경우는, Ra＝0.411였던 것에 대하여, 프리플로우 있음의 경우에는 Ra＝0.254로, Ra가 0.157㎚ 개선되어 있다. 이 결과는, 본 발명에 따른 어모퍼스 상태의 불순물 함유의 실리콘막의 성막 방법이, 예를 들면, 반도체 장치의 미세화가 진전되면 진전될수록, 유효한 것을 나타내고 있다.
도 12에, 표면 검사 장치를 이용하여 측정한 어모퍼스 상태의 불순물 함유의 실리콘막 표면의 헤이즈와의 관계를 나타낸다. 도 12에 나타내는 헤이즈는, DWO 모드(Dark Field Wide Oblique)로의 헤이즈이다. 도 12에 나타내는 바와 같이, 아미노실란계 가스의 프리플로우 있음의 경우는, 프리플로우 없음에 비교하여, 막두께 50㎚ 이상 막두께 100㎚ 이하의 범위에 있어서 헤이즈가 약 2.1ppm 개선되어 있는 것을 알 수 있었다.
이상, 주사형 전자 현미경, 원자간력 현미경 및, 표면 검사 장치를 이용한 관찰, 또한 측정 결과로부터, 본 발명에 따른 어모퍼스 상태의 불순물 함유의 실리콘막의 성막 방법은, 시드막용 원료 가스로서 아미노실란계 가스를 이용하여 반도체 웨이퍼의 하지의 표면을 프리플로우하여 시드막(88)을 형성한 후, 아미노실란계 가스를 시드막(88) 상에 공급하여 열분해시킴으로써, 표면 러프니스의 정밀도가 높은, 즉, 표면 러프니스가 작은 어모퍼스 상태의 불순물 함유의 실리콘막(90)을 형성할 수 있다.
이러한 어모퍼스 상태의 불순물 함유의 실리콘막(90)은, 예를 들면, 실리콘 산화막 또는 실리콘 질화막을 포함하는 층간 절연막 중에 형성된 콘택트홀의 매입이나, 층간 절연막 중에 형성된 라인, 예를 들면, 내부 배선용의 홈의 매입에 유용하다.
＜제2 실시예＞
다음으로, 본 발명의 제2 실시예에 대해서 설명한다. 앞선 제1 실시예에 있어서는, 제2 스텝에서 어모퍼스 상태의 불순물 함유의 실리콘막(90)을 형성하는 경우에 대해서 설명했지만, 이 제2 실시예에서는 상기 어모퍼스 상태의 불순물 함유의 실리콘막(90)을 대신하여 실리콘 게르마늄막(SiGe막)을 형성하도록 하고 있다. 제1 스텝에서 시드막(88)을 형성하는 점은, 앞선 제1 실시예의 경우와 동일하다.
도 13은 본 발명의 성막 장치의 제2 실시예의 일부인 게르마늄 함유 가스 공급 수단을 나타내는 도면, 도 14는 본 발명의 제2 실시예의 제2 스텝에 있어서의 각 가스의 공급 태양의 일 예를 나타내는 타이밍 차트, 도 15는 본 발명 방법의 제2 실시예의 각 공정의 예를 나타내는 플로우 차트, 도 16은 본 발명 방법의 제2 실시예에 의해 박막이 형성되는 피처리체의 일 예를 나타내는 단면도이다.
여기에서는 실리콘 게르마늄막을 형성하기 위해, 앞서 도 1을 참조하여 설명한 성막 장치(12)에, 도 13에 나타내는 바와 같은 게르마늄 함유 가스 공급 수단(130)을 추가로 설치하도록 하면 좋다. 이 게르마늄 함유 가스 공급 수단(130)은, 매니폴드(26)를 관통시켜 설치한 가스 노즐(130A)을 갖고, 이 가스 노즐(130A)에는 가스 통로(132)가 접속됨과 함께, 이 가스 통로(132)에는, 개폐 밸브(132A) 및 매스플로우 컨트롤러와 같은 유량 제어기(132B)가 순차 개설 되어 있어, 게르마늄 함유 가스를 유량 제어하면서 흘리게 되어 있다. 이 게르마늄 함유 가스로서는, 예를 들면 모노게르만(GeH4)을 이용할 수 있지만, 이것으로 한정되지 않고, 모노게르만, Ge2H6으로 이루어지는 군으로부터 선택되는 1 이상의 가스를 이용할 수 있다.
상기 실리콘 게르마늄막 중의 게르마늄의 농도는, 0％보다도 크고, 100％보다도 작으면, 어떠한 값이라도 좋고, 바람직하게는 10∼90％의 범위 내이다. 또한, 이 실리콘 게르마늄막 중에는, 불순물을 포함해도 좋고, 혹은 포함하지 않아도 좋다. 이 실리콘 게르마늄막 중에 불순물을 포함하지 않는 경우에는, 전술한 바와 같은 성막 장치예에 있어서 불순물 함유 가스 공급 수단(54)(도 1 참조)은 불필요해지는 것은 물론이다.
＜성막 방법의 제2 실시예＞
도 1에 나타내는 성막 장치(12)에 상기 게르마늄 함유 가스 공급 수단(130)을 추가하여 설치한 성막 장치에 의해 행해지는 성막 방법의 제2 실시예에서는, 상기 처리 용기(14) 내로 아미노실란계 가스와 고차 실란 중 적어도 어느 한쪽의 가스로 이루어지는 시드막용 원료 가스를 공급하여 상기 피처리체의 표면에 상기 시드막을 형성하는 제1 스텝(84)과, 상기 처리 용기(14) 내로 실란계 가스와 게르마늄 함유 가스를 공급하여 상기 실리콘 게르마늄막을 형성하는 제2 스텝(134)을 갖도록 하고 있다.
이 경우, 전술한 바와 같이 상기 실리콘 게르마늄막 중에는 불순물을 포함하도록 해도 좋고, 포함하지 않아도 좋다. 상기 실리콘 게르마늄막 중에 불순물을 포함하는 경우에는, 실란계 가스와 게르마늄 함유 가스의 양 가스의 공급과 불순물 함유 가스의 공급을 교대로 행하도록 해도 좋고, 상기 실란계 가스와 게르마늄 함유 가스와 불순물 함유 가스를 동시에 공급하도록 해도 좋다.
여기에서는, 우선 일 예로서, 실란계 가스와 게르마늄 함유 가스의 양 가스의 공급과 불순물 함유 가스의 공급을 교대로 행하도록 한 경우에 대해서 설명한다. 즉, 제2 스텝에서는, 도 15에 나타내는 바와 같이, 상기 처리 용기(14) 내로 실란계 가스와 게르마늄 함유 가스를, 상기 실란계 가스와 상기 게르마늄 함유 가스가 상기 피처리체(W)의 표면에 흡착하는 바와 같은 상태에서 공급하는 제1 가스 공급 공정과 상기 처리 용기(14) 내로 불순물 함유 가스를 공급하는 제2 가스 공급 공정을 교대로 반복하여 행함으로써 불순물이 함유된 실리콘 게르마늄막을 형성하도록 하고 있다.
제1 스텝(84)에서는, 도 3에 나타내는 제1 실시예의 제1 스텝(84)과 완전히 동일하게 하여 시드막(88)(도 16 참조)을 형성한다. 제2 스텝(134)에서는, 제1 가스 공급 공정(S1)에서 실란계 가스를 흘리고 있었던 것에 더하여 게르마늄 함유 가스도 흘리도록 한 점이 상이한 것 외에는, 다른 각 공정 S2∼S5에 관해서는 모두 도 3에 나타내는 제1 실시예의 경우와 동일하다.
즉, 이 제2 스텝(134)에서는, 도 14에 나타내는 바와 같이, 게르마늄 함유 가스(도 14(D) 참조)를, 도 14(A)의 실란계 가스와 동기(同期)시켜 동시에 흘리도록 하고 있다. 또한, 불순물 함유 가스(도 14(B)) 및 퍼지 가스, 압력 조정용 가스(도 14(C))의 공급 태양은, 도 2를 참조하여 설명한 경우와 모두 동일하고, 또한 그의 변형의 태양도 적용된다.
전술한 바와 같이, 제2 스텝(134)의 제1 가스 공급 공정(S1)에서 모노실란 가스와 모노게르만 가스를 동시에 공급하여 반도체 웨이퍼(W)의 표면에 양 가스가 흡착하는 바와 같은 상태로 한다. 이에 따라, 최종적으로는, 도 16(B)에 나타내는 바와 같이 보론이 도프된 불순물 함유의 실리콘 게르마늄막(136)이 적층되어 형성되게 된다. 이 실리콘 게르마늄막(136)은, 어모퍼스 상태라도 좋고, 단결정 혹은 다결정 상태라도 좋다.
상기 제2 스텝(134)의 제1 가스 공급 공정(S1)의 모노게르만 가스의 유량은, 10∼2000sccm의 범위 내이다. 프로세스 온도, 프로세스 압력, 가스 공급 시간(T1)도 제1 실시예의 경우와 동일하다. 예를 들면 모노실란 가스의 유량은, 예를 들면 100∼4000sccm의 범위 내에서, 예를 들면 1200sccm 정도, 프로세스 압력은 27∼6665㎩(0.2∼50Torr)의 범위 내에서, 예를 들면 533㎩(4Torr) 정도, 프로세스 온도는 350∼600℃의 범위 내에서, 예를 들면 400℃ 정도, 가스의 공급 기간(T1)은 1∼300초의 범위 내에서, 예를 들면 60초 정도이다. 또한, 도 2(D)∼도 2(F)에 나타내는 바와 같은 N2 가스의 공급 형태의 변형 실시예도, 이 제2 실시예에 있어서 적용할 수 있는 것은 물론이다.
이와 같이 하여, 상기 시드막(88) 상에 매우 얇은 원자 레벨 두께의 실리콘 게르마늄막(136)(도 16(B) 참조)으로 이루어지는 박막이 적층 형성되게 되어, 반도체 웨이퍼(W)의 표면에 형성되어 있는 오목부(4)(도 16 참조) 내를 매입성이 양호한 상태로 매입할 수 있다. 여기에서는, 전술한 바와 같이, 실리콘 게르마늄막(136) 중에는 불순물로서 B(보론)가 도프되어 있다.
이와 같이, 진공 배기가 가능하게 이루어진 처리 용기(14) 내에서 피처리체의 표면에 시드막(88)과 실리콘 게르마늄막(136)을 형성하는 박막의 형성 방법에 있어서, 처리 용기(14) 내로 아미노실란계 가스와 고차 실란 중 적어도 어느 한쪽의 가스로 이루어지는 시드막용 원료 가스를 공급하여 피처리체의 표면에 상기 시드막(88)을 형성하는 제1 스텝(84)과, 처리 용기(14) 내로 실란계 가스와 게르마늄 함유 가스를 공급하여 실리콘 게르마늄막(136)을 형성하는 제2 스텝을 갖도록 했기 때문에, 비교적 저온에서도 매입 특성이 양호하고, 또한 표면 러프니스의 정밀도를 향상하는 실리콘 게르마늄막을 형성할 수 있다.
＜변형예 1＞
상기 실시예에서는, 제2 스텝에 있어서 실란계 가스 및 게르마늄 함유 가스와 불순물 함유 가스를 교대로 공급했지만, 이것으로 한정되지 않고, 상기 실란계 가스와 게르마늄 함유 가스와 불순물 함유 가스를 동시에 공급하도록 하여 CVD법에 의해, 불순물이 함유된 실리콘 게르마늄막을 형성하도록 해도 좋다. 이 경우, 프로세스 조건은, 실란계 가스(예를 들면 모노실란)의 유량은, 100∼2000sccm의 범위 내, 게르마늄 함유 가스(예를 들면 모노게르만)의 유량은, 100∼2000sccm의 범위 내, 불순물 함유 가스(예를 들면 BCl3))의 유량은, 50∼500sccm의 범위 내이다. 또한 프로세스 압력은, 0.1∼10Torr의 범위 내, 프로세스 온도는, 350∼600℃의 범위 내이다. 또한, 프로세스 시간은, 필요로 하는 막두께에 의존하여 길이를 결정한다. 이 경우에도, 앞선 실시예와 동일한 작용 효과를 발휘할 수 있다.
＜변형예 2＞
상기 변형예 1에서는, 제2 스텝에 있어서 상기 실란계 가스와 게르마늄 함유 가스와 불순물 함유 가스를 동시에 공급하도록 했지만, 이것으로 한정되지 않고, 앞서 설명한 바와 같이 불순물 함유 가스를 공급하지 않고 상기 실란계 가스와 게르마늄 함유 가스를 동시에 공급하여 CVD법에 의해, 불순물을 포함하지 않는 실리콘 게르마늄막을 형성하도록 해도 좋다. 이 경우, 프로세스 조건은, 실란계 가스(예를 들면 모노실란)의 유량은, 100∼2000sccm의 범위 내, 게르마늄 함유 가스(예를 들면 모노게르만)의 유량은, 100∼2000sccm의 범위 내이다. 또한 프로세스 압력은, 0.1∼10Torr의 범위 내, 프로세스 온도는, 350∼600℃의 범위 내이다. 또한, 프로세스 시간은, 필요로 하는 막두께에 의존하여 길이를 결정한다. 이 변형예 2에서는, 전술한 바와 같이 불순물 함유 가스 공급 수단(54)(도 1 참조)은 불필요하게 되는 것은 물론이다. 이 경우에도, 앞선 실시예와 동일한 작용 효과를 발휘할 수 있다.
＜본 발명 방법의 제2 실시예의 평가＞
여기에서, 전술한 바와 같은 본 발명 방법의 제2 실시예에 대해서 실험을 행했기 때문에, 그 평가 결과에 대해서 설명한다. 도 17은 본 발명 방법의 제2 실시예의 평가를 행하기 위한 표면 러프니스의 결과를 나타내는 그래프, 도 18은 본 발명 방법의 제2 실시예를 행했을 때에 퇴적한 실리콘 게르마늄막의 표면을 나타내는 도면 대용 사진이다. 여기에서는, 실리콘 산화막 상에 시드막을 형성하고, 이 시드막 상에 상기 변형예 2와 같이 하여 CVD 성막에 의해 불순물을 포함하지 않는 실리콘 게르마늄막을 형성했다. 프로세스 조건은, 앞선 본 발명 방법의 제2 실시예에서 설명한 프로세스 조건을 이용했다. 프로세스 온도에 대해서는, 400℃, 430℃, 450℃의 3점에 대해서 행했다.
또한, 비교를 위해 실리콘 산화막 상에, 시드막을 형성하는 일 없이 실리콘 게르마늄막을 직접적으로 성막한 비교 실험에 대해서도 행하여, 비교예로 했다. 이때의 프로세스 온도는 430℃와 450℃의 2점에 대해서 행했다. 도 17 중 "as depo"는 실리콘 게르마늄막을 성막한 직후 상태를 나타내고, "PDA"(Post Deposition Anneal)는, 포스트디포지션 어닐을 나타낸다.
또한 도 18의 사진은 전자 현미경에 의해 구했다. 도 17에 나타내는 바와 같이, 시드막 없음의 비교예의 경우에는, 실리콘 게르마늄막의 표면 러프니스는 8㎚ 이상으로서 표면 러프니스가 크고, 도 18에 나타내는 사진으로부터도 분명한 바와 같이, 표면에 큰 요철이 보여 바람직하지 않다.
이에 대하여, 본 발명 방법의 제2 실시예의 시드막 있음의 경우에는, 400∼450℃의 전체 범위에 걸쳐 표면 러프니스는 1㎚ 이하로서 매우 작고, 도 18에 나타내는 사진으로부터도 분명한 바와 같이, 표면이 매우 평활하게 되어 있어, 바람직한 상황이 되어 있는 것을 이해할 수 있다.
또한, 상기 성막 방법의 각 실시예에서는, N2 가스를 간헐적으로 공급하도록 하고 있지만, 이것으로 한정되지 않고, 성막 처리의 전체에 걸쳐 N2 가스를 연속적으로 공급하여 압력이 크게 변동하지 않도록 해도 좋다.
또한, 상기 성막 방법의 각 실시예에서는, 각 퍼지 공정의 퍼지 가스나 제2 가스 공급 공정의 압력 조정용 가스로서 N2 가스를 이용하도록 했지만, 이에 대신하여 Ar이나 He 등의 희가스를 이용해도 좋다. 나아가서는, 상기 각 실시예에서는, 각 퍼지 공정의 퍼지 가스나 제2 가스 공급 공정의 압력 조정용 가스로서 N2 가스를 이용하도록 했지만, 상기 N2 가스나 희가스를 대신하여, 혹은 이들 가스와 함께 혼합시켜 H2(수소) 가스를 이용하도록 해도 좋다. 특히 H2 가스를 이용하면, 이 H2가스는 실리콘에 대하여 마이그레이션을 억제하도록 작용하기 때문에, 실리콘막이나 실리콘 게르마늄막이 미립화되어 부착되는 것을 방지하고, 매입 특성을 한층 향상시키는 것이 가능해진다.
또한, 상기 성막 방법의 각 실시예에서는, 주로 제2 가스 공급 공정에 있어서 압력 조정용 가스를 공급하도록 했지만, 이를 대신하여, 혹은 이와 함께 제1 가스 공급 공정에 있어서도 압력 조정용 가스를 공급하도록 해도 좋다. 또한, 상기 성막 방법의 각 실시예에서는, 실란계 가스로서 모노실란을 이용한 경우를 예로 들어 설명했지만, 이것으로 한정되지 않고, 모노실란 및 고차 실란으로 이루어지는 군으로부터 선택되는 1 이상의 가스종을 이용할 수 있다.
또한, 상기 성막 방법의 각 실시예에서는, 불순물(도펀트)을 함유시키기 위해 BCl3 가스를 이용했지만, 이것으로 한정되지 않고, 상기 불순물 함유 가스는, BCl3, PH3, PF3, AsH3, PCl3, B2H6으로 이루어지는 군으로부터 선택되는 1 이상의 가스종을 이용할 수 있어, 여러 가지의 불순물을 도프시키도록 해도 좋다.
또한, 시드막(88)은, 두껍게 하면 어모퍼스 상태의 불순물 함유의 실리콘막(90)이나 실리콘 게르마늄막(136)의 막두께를 증가시켜, 반도체 장치의 미세화를 손상시키게 된다. 또한, 시드막(88)은, 어모퍼스 상태의 불순물 함유의 실리콘의 핵이나 실리콘 게르마늄의 핵을 균일하게 발생시키는 것이다. 이 때문에, 시드막(88)의 두께는 얇은 것이 바람직하고, 바람직하게는 단원자층 레벨의 두께 정도인 것이 좋다. 구체적인 시드막(88)의 두께를 언급하면, 0.1㎚ 이상 5.0㎚ 이하인 것이 좋다.
또한, 아미노실란계 가스로서는 1가의 아미노실란계 가스, 예를 들면, DIPAS(디이소프로필아미노실란)가 좋다. 또한, 아미노실란은 분해시키지 않고, 예를 들면, 하지인 절연막(2) 상에, 흡착시키도록 하는 것이 좋다. 예를 들면, DIPAS는 450℃ 이상에서 열분해한다. 아미노실란이 열분해되면, 성막되는 막 중에 탄소(C), 질소(N) 등의 불순물이 권입되어 버리는 경우가 있다. 아미노실란은 분해시키지 않고, 예를 들면, 하지인 절연막(2) 상에 흡착시키도록 함으로써, 성막되는 막 중에 불순물이 권입되어 버리는 사정을 억제할 수 있다는 이점을 얻을 수 있다.
또한, 어모퍼스 상태의 불순물 함유의 실리콘막(90) 및 실리콘 게르마늄막(136)의 두께는, 1㎚ 이상 100㎚ 이하인 것이 바람직하지만, 예를 들면, 50㎚ 이하 1㎚ 이상의 범위의 두께로 하는 것도 가능하다. 상기 성막 방법으로서는, 전술한 바와 같이 2종류의 가스의 단순한 교대 공급이라도 좋고, 원자 레벨 혹은 분자 레벨의 두께의 박막을 적층시키는, 소위 ALD(Atomic Layer Deposition) 방법이라도 좋다. 나아가서는, 실란계 가스의 공급은, 비포화 흡착이고, 또한 불순물 함유 가스의 공급은 포화 흡착이라도 좋다.
또한, 상기 각 실시예에서는, 제1 스텝에 있어서는, 시드막용 원료 가스로서 아미노실란계 가스를 이용한 경우를 예로 들어 설명했지만, 전술한 바와 같이 시드막용 원료 가스로서 아미노실란계 가스와 고차 실란 중 적어도 어느 한쪽의 가스를 이용할 수 있다. 예를 들면 시드막용 원료 가스로서 고차 실란을 이용한 경우에는(아미노실란계 가스는 이용하지 않고), 시드막의 형성시의 프로세스 온도는, 예를 들면 400℃ 정도에서 행하고, 시드막은 약 1∼2㎚의 두께로 형성한다. 이 경우, 시드막의 표면 러프니스도 비교적 양호하여 연속막 상태로 되어 있다.
또한, 시드막용 원료 가스로서 아미노실란계 가스를 이용한 경우에는(고차 실란은 이용하지 않고), 아미노실란계 가스는 공급 시간에 대하여 막두께가 증가하지 않는 범위에서 이용하기 때문에, 1분자층(약 0.1∼0.5㎚) 정도의 시드막의 막두께로서 사용할 수 있다. 이 경우의 프로세스 온도는, 예를 들면 25∼550℃ 정도이며, 상기 고차 실란을 이용한 시드막 형성시의 경우보다도 저온에서의 시드막의 형성도 가능해진다.
또한, 제1 스텝에서는, 전술한 바와 같이, 시드막용 원료 가스로서 아미노실란계 가스와 고차 실란을 이용할 수 있다. 구체적으로는, 최초로 상기 아미노실란계 가스를 흘리고, 다음으로 상기 고차 실란을 흘리도록 한 제1 태양, 최초로 상기 아미노실란계 가스를 흘리는 공정과, 다음으로 상기 고차 실란을 흘리도록 한 공정으로 이루어지는 1시퀀스를 복수 시퀀스 행하도록 한 제2 태양 및, 상기 아미노실란계 가스와 상기 고차 실란을 동시에 흘리도록 한 제3 태양이 있다.
상기 제1 태양, 즉 상기 아미노실란계 가스와 상기 고차 실란을 교대로 1회씩 흘리도록 한 태양의 경우에는, 고차 실란의 단독 플로우에서 형성한 시드막보다도 표면 러프니스가 양호한 연속막으로서의 시드막을 얻을 수 있다. 또한, 상기 제2 태양, 즉 상기 아미노실란계 가스와 상기 고차 실란을 교대로 복수회 반복하여 흘리는 태양의 경우에는, 상기 제1 태양보다도 두꺼운 연속막으로서의 시드막을 얻을 수 있다.
또한, 상기 제3 태양의 경우에는, 단시간에서의 시드막의 형성이 가능하여, 생산성에 있어서 유리하다.
또한, 상기 본 발명에 있어서는, 제1 스텝 및 제2 스텝에서 이용할 수 있는 상기 고차 실란으로서는, 예를 들면, SimH2m＋2(단, m은 2 이상의 자연수)의 식으로 나타나는 실리콘의 수소화물이,
디실란(Si2H6)
트리실란(Si3H8)
테트라실란(Si4H10)
펜타실란(Si5H12)
헥사실란(Si6H14)
헵타실란(Si7H16) 중 적어도 하나로부터 선택되는 것이 좋다.
또한 고차 실란으로서는, 예를 들면, SinH2n(단, n은 3 이상의 자연수)의 식으로 나타나는 실리콘의 수소화물이,
사이클로트리실란(Si3H6)
사이클로테트라실란(Si4H8)
사이클로펜타실란(Si5H10)
사이클로헥사실란(Si6H12)
사이클로헵타실란(Si7H14) 중 적어도 하나로부터 선택되는 것이 좋다.
여기에서, 제1 스텝에서 시드막용 원료 가스로서, 고차 실란을 이용하는 경우에는, 아미노실란계 가스의 공급계를 대신하여, 혹은 이와 함께 고차 실란 가스의 공급계를 설치하도록 한다. 또한, 제1 스텝 및 제2 스텝에서, 각각 고차 실란을 이용하는 경우에는, 예를 들면 1개의 실란계 가스 공급 수단(52)에서 겸용할 수 있는 것은 물론이다.
또한, 여기에서는 도 1에 나타내는 바와 같이, 처리 용기(14)가 한겹으로 되어 있는 단관식의 배치형(batch type)의 성막 장치를 예로 들어 설명했지만, 이것으로 한정되지 않고, 처리 용기(14)가 내통과 외통으로 이루어지는 이중관식의 배치형의 성막 장치에도 본 발명을 적용할 수 있다. 나아가서는, 가스 노즐(52A, 54A, 56A, 80A)은 그의 선단만으로부터 가스를 방출하는 직관식의 가스 노즐을 이용하고 있지만, 이것으로 한정되지 않고, 처리 용기(14)의 길이 방향을 따라서 배치한 가스관에 대하여 소정의 피치로 복수의 가스 분사공을 설치하여 각 가스 분사공으로부터 가스를 분사하도록 한, 소위 분산형의 가스 노즐을 이용해도 좋다.
나아가서는, 여기에서는 전술한 바와 같이 한 번에 복수매의 반도체 웨이퍼(W)를 처리하는 배치식의 성막 장치를 예로 들어 설명했지만, 이것으로 한정되지 않고, 반도체 웨이퍼(W)를 1매씩 처리하는, 소위 매엽식(single wafer type)의 성막 장치에도 본 발명을 적용할 수 있는 것은 물론이다.
또한, 여기에서는 피처리체로서 반도체 웨이퍼를 예로 들어 설명했지만, 이 반도체 웨이퍼에는 실리콘 기판이나 GaAs, SiC, GaN 등의 화합물 반도체 기판도 포함되고, 나아가서는 이들 기판으로 한정되지 않고, 액정 표시 장치에 이용하는 유리 기판이나 세라믹 기판 등에도 본 발명을 적용할 수 있다.
12 : 성막 장치
14 : 처리 용기
28 : 웨이퍼 보트(보유지지 수단)
48 : 가열 수단
52 : 실란계 가스 공급 수단
54 : 불순물 함유 가스 공급 수단
56 : 지원 가스 공급 수단
70 : 제어 수단
80 : 시드막용 원료 가스 공급 수단
84 : 제1 스텝
86 : 제2 스텝
88 : 시드막
90 : 어모퍼스 상태의 불순물 함유의 실리콘막
130 : 게르마늄 함유 가스 공급 수단
134 : 제2 스텝
136 : 실리콘 게르마늄막
W : 반도체 웨이퍼(피처리체)

Claims (23)

  1. 진공 배기가 가능하게 이루어진 처리 용기 내에서 피(被)처리체의 표면에 실리콘과 카본과 질소를 함유하는 화합물로 이루어진 시드막과 불순물 함유의 실리콘막을 형성하는 박막의 형성 방법에 있어서,
    상기 처리 용기 내로 아미노실란계 가스로 이루어지는 시드막용 원료 가스를 공급하여 상기 피처리체의 표면에 상기 시드막을 형성하는 제1 스텝과,
    상기 처리 용기 내로 실란계 가스와 불순물 함유 가스를 공급하여 어모퍼스 상태의 상기 불순물 함유의 실리콘막을 형성하는 제2 스텝을 갖도록 한 것을 특징으로 하는 박막의 형성 방법.
  2. 제1항에 있어서,
    상기 제2 스텝에서는, 상기 처리 용기 내로 실란계 가스를 당해 실란계 가스가 상기 피처리체의 표면에 흡착하는 바와 같은 상태에서 공급하는 제1 가스 공급 공정과 상기 처리 용기 내로 불순물 함유 가스를 공급하는 제2 가스 공급 공정을 교대로 반복하여 행하도록 한 것을 특징으로 하는 박막의 형성 방법.
  3. 제1항에 있어서,
    상기 제2 스텝에서는, 상기 처리 용기 내로 상기 실란계 가스와 상기 불순물 함유 가스를 동시에 공급하도록 한 것을 특징으로 하는 박막의 형성 방법.
  4. 제1항에 있어서,
    상기 실리콘막의 두께는, 1㎚ 이상 100㎚ 이하인 것을 특징으로 하는 박막의 형성 방법.
  5. 진공 배기가 가능하게 이루어진 처리 용기 내에서 피처리체의 표면에 실리콘과 카본과 질소를 함유하는 화합물로 이루어진 시드막과 실리콘 게르마늄막을 형성하는 박막의 형성 방법에 있어서,
    상기 처리 용기 내로 아미노실란계 가스로 이루어지는 시드막용 원료 가스를 공급하여 상기 피처리체의 표면에 상기 시드막을 형성하는 제1 스텝과,
    상기 처리 용기 내로 실란계 가스와 게르마늄 함유 가스를 공급하여 상기 실리콘 게르마늄막을 형성하는 제2 스텝을 갖도록 한 것을 특징으로 하는 박막의 형성 방법.
  6. 제5항에 있어서,
    상기 제2 스텝에서는, 상기 실리콘 게르마늄막에 불순물을 포함하기 위해 불순물 함유 가스가 이용되는 것을 특징으로 하는 박막의 형성 방법.
  7. 제6항에 있어서,
    상기 제2 스텝에서는, 상기 처리 용기 내로 실란계 가스와 게르마늄 함유 가스를, 상기 실란계 가스와 상기 게르마늄 함유 가스가 상기 피처리체의 표면에 흡착하는 바와 같은 상태에서 공급하는 제1 가스 공급 공정과 상기 처리 용기 내로 불순물 함유 가스를 공급하는 제2 가스 공급 공정을 교대로 반복하여 행하도록 한 것을 특징으로 하는 박막의 형성 방법.
  8. 제6항에 있어서,
    상기 제2 스텝에서는, 상기 처리 용기 내로 상기 실란계 가스와 상기 게르마늄 함유 가스와 상기 불순물 함유 가스를 동시에 공급하도록 한 것을 특징으로 하는 박막의 형성 방법.
  9. 제5항에 있어서,
    상기 게르마늄 함유 가스는, 모노게르마늄, Ge2H6으로 이루어지는 군으로부터 선택되는 1 이상의 가스로 이루어지는 것을 특징으로 하는 박막의 형성 방법.
  10. 제5항에 있어서,
    상기 실리콘 게르마늄막의 두께는, 1㎚ 이상 100㎚ 이하인 것을 특징으로 하는 박막의 형성 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 제1 스텝의 프로세스 온도는, 25∼550℃의 범위 내인 것을 특징으로 하는 박막의 형성 방법.
  12. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 제1 스텝과 상기 제2 스텝의 프로세스 온도는, 동일하게 설정되어 있는 것을 특징으로 하는 박막의 형성 방법.
  13. 제2항 또는 제7항에 있어서,
    상기 제1 및 제2 가스 공급 공정에 있어서의 프로세스 온도는, 각각 350∼600℃의 범위 내인 것을 특징으로 하는 박막의 형성 방법.
  14. 제2항 또는 제7항에 있어서,
    상기 제1 및 제2 가스 공급 공정에 있어서의 프로세스 압력은, 각각 27∼6665㎩(0.2∼50Torr)의 범위 내인 것을 특징으로 하는 박막의 형성 방법.
  15. 제2항 또는 제7항에 있어서,
    상기 제1 가스 공급 공정과 상기 제2 가스 공급 공정과의 사이에는, 상기 처리 용기 내의 잔류 가스를 배제하기 위한 퍼지 공정이 행해지는 것을 특징으로 하는 박막의 형성 방법.
  16. 제15항에 있어서,
    상기 퍼지 공정의 전체 기간 또는 일부의 기간에서는, 잔류 가스의 배제를 촉진하기 위한 퍼지 가스를 공급하도록 하고 있는 것을 특징으로 하는 박막의 형성 방법.
  17. 제2항 또는 제7항에 있어서,
    상기 제1 가스 공급 공정 및 상기 제2 가스 공급 공정 중 적어도 어느 한쪽의 가스 공급 공정에서는, 압력 조정용 가스가 공급되는 것을 특징으로 하는 박막의 형성 방법.
  18. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 실란계 가스는, 모노실란 및 고차 실란으로 이루어지는 군으로부터 선택되는 1 이상의 가스종으로 이루어지는 것을 특징으로 하는 박막의 형성 방법.
  19. 제1항 내지 제4항, 제6항 내지 제8항 중 어느 한 항에 있어서,
    상기 불순물 함유 가스는, BCl3, PH3, PF3, AsH3, PCl3, B2H6으로 이루어지는 군으로부터 선택되는 1 이상의 가스종으로 이루어지는 것을 특징으로 하는 박막의 형성 방법.
  20. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 시드막의 두께는, 0.1㎚ 이상 5.0㎚ 이하인 것을 특징으로 하는 박막의 형성 방법.
  21. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 아미노실란계 가스는, BAS(부틸아미노실란), BTBAS(비스터셔리부틸아미노실란), DMAS(디메틸아미노실란), BDMAS(비스디메틸아미노실란), TDMAS(트리디메틸아미노실란), DEAS(디에틸아미노실란), BDEAS(비스디에틸아미노실란), DPAS(디프로필아미노실란), DIPAS(디이소프로필아미노실란), HEAD(헥사에틸아미노디실란)로 이루어지는 군으로부터 선택되는 1 이상의 가스를 포함하는 것을 특징으로 하는 박막의 형성 방법.
  22. 제1항 내지 제10항 중 어느 한 항에 있어서,
    모든 상기 박막이 형성된 후에, 어닐 공정을 행하는 것을 특징으로 하는 박막의 형성 방법.
  23. 피처리체의 표면에 불순물 함유의 박막을 형성하는 성막 장치에 있어서,
    상기 피처리체를 수용할 수 있는 처리 용기와,
    상기 처리 용기 내에서 상기 피처리체를 보유지지(保持; holding)하는 보유지지 수단과,
    상기 피처리체를 가열하는 가열 수단과,
    상기 처리 용기 내로 필요한 가스를 공급하는 가스 공급 수단과,
    상기 처리 용기 내의 분위기를 배기하는 진공 배기계와,
    제1항 내지 제10항 중 어느 한 항에 기재된 박막의 형성 방법을 실행하도록 장치 전체의 동작을 제어하는 제어 수단을 구비한 것을 특징으로 하는 성막 장치.
KR1020150081222A 2011-09-30 2015-06-09 박막의 형성 방법 및 성막 장치 KR101630748B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011217390 2011-09-30
JPJP-P-2011-217390 2011-09-30
JP2011240840A JP5741382B2 (ja) 2011-09-30 2011-11-02 薄膜の形成方法及び成膜装置
JPJP-P-2011-240840 2011-11-02

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020120107180A Division KR101536226B1 (ko) 2011-09-30 2012-09-26 박막의 형성 방법 및 성막 장치

Publications (2)

Publication Number Publication Date
KR20150075066A KR20150075066A (ko) 2015-07-02
KR101630748B1 true KR101630748B1 (ko) 2016-06-15

Family

ID=47992949

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020120107180A KR101536226B1 (ko) 2011-09-30 2012-09-26 박막의 형성 방법 및 성막 장치
KR1020150081222A KR101630748B1 (ko) 2011-09-30 2015-06-09 박막의 형성 방법 및 성막 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020120107180A KR101536226B1 (ko) 2011-09-30 2012-09-26 박막의 형성 방법 및 성막 장치

Country Status (5)

Country Link
US (2) US9145604B2 (ko)
JP (1) JP5741382B2 (ko)
KR (2) KR101536226B1 (ko)
CN (1) CN103031530B (ko)
TW (1) TWI517215B (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5544343B2 (ja) * 2010-10-29 2014-07-09 東京エレクトロン株式会社 成膜装置
US9353442B2 (en) 2011-10-28 2016-05-31 Tokyo Electron Limited Apparatus for forming silicon-containing thin film
JP5793398B2 (ja) * 2011-10-28 2015-10-14 東京エレクトロン株式会社 シード層の形成方法及びシリコン含有薄膜の成膜方法
US9337018B2 (en) 2012-06-01 2016-05-10 Air Products And Chemicals, Inc. Methods for depositing films with organoaminodisilane precursors
JP5925673B2 (ja) 2012-12-27 2016-05-25 東京エレクトロン株式会社 シリコン膜の成膜方法および成膜装置
JP5947710B2 (ja) 2012-12-27 2016-07-06 東京エレクトロン株式会社 シード層の形成方法、シリコン膜の成膜方法および成膜装置
JP6059085B2 (ja) * 2013-05-27 2017-01-11 東京エレクトロン株式会社 トレンチを充填する方法及び処理装置
JP6082712B2 (ja) 2013-07-31 2017-02-15 東京エレクトロン株式会社 シリコン膜の成膜方法および薄膜の成膜方法
JP6322305B2 (ja) * 2013-07-31 2018-05-09 東京エレクトロン株式会社 薄膜の成膜方法
JP6092040B2 (ja) * 2013-08-02 2017-03-08 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP6174943B2 (ja) * 2013-08-22 2017-08-02 東京エレクトロン株式会社 凹部を充填する方法
JP6267080B2 (ja) * 2013-10-07 2018-01-24 東京エレクトロン株式会社 シリコン窒化物膜の成膜方法および成膜装置
JP6150724B2 (ja) * 2013-12-27 2017-06-21 東京エレクトロン株式会社 凹部を充填する方法
US20150303060A1 (en) 2014-04-16 2015-10-22 Samsung Electronics Co., Ltd. Silicon precursor, method of forming a layer using the same, and method of fabricating semiconductor device using the same
JP6258813B2 (ja) * 2014-08-12 2018-01-10 東京エレクトロン株式会社 ゲルマニウム膜の成膜方法および成膜装置
TWI564419B (zh) * 2014-09-30 2017-01-01 Film forming apparatus and film forming method
JP6456185B2 (ja) * 2015-02-26 2019-01-23 東京エレクトロン株式会社 シリコン含有膜の成膜方法
KR101706747B1 (ko) * 2015-05-08 2017-02-15 주식회사 유진테크 비정질 박막의 형성방법
JP6584348B2 (ja) * 2016-03-07 2019-10-02 東京エレクトロン株式会社 凹部の埋め込み方法および処理装置
JP6690496B2 (ja) * 2016-03-17 2020-04-28 東京エレクトロン株式会社 成膜方法及び成膜装置
JP6624998B2 (ja) * 2016-03-30 2019-12-25 東京エレクトロン株式会社 ボロンドープシリコンゲルマニウム膜の形成方法および形成装置
JP6585551B2 (ja) * 2016-06-15 2019-10-02 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP6902958B2 (ja) * 2017-08-02 2021-07-14 東京エレクトロン株式会社 シリコン膜の形成方法および形成装置
US10403504B2 (en) * 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
CN109750274B (zh) * 2017-11-01 2021-10-22 长鑫存储技术有限公司 半导体生产设备及半导体工艺方法
JP6777624B2 (ja) * 2017-12-28 2020-10-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP7072399B2 (ja) 2018-02-21 2022-05-20 東京エレクトロン株式会社 タングステン膜の成膜方法、成膜システム及び記憶媒体
KR102540252B1 (ko) * 2018-07-10 2023-06-07 주식회사 원익아이피에스 반도체 소자의 제조 방법
JP7058575B2 (ja) 2018-09-12 2022-04-22 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7190880B2 (ja) * 2018-11-26 2022-12-16 東京エレクトロン株式会社 半導体膜の形成方法及び成膜装置
JP7203670B2 (ja) * 2019-04-01 2023-01-13 東京エレクトロン株式会社 成膜方法及び成膜装置
KR20210152743A (ko) 2020-06-09 2021-12-16 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
CN116783685A (zh) * 2021-02-19 2023-09-19 株式会社国际电气 半导体装置的制造方法、基板处理装置以及程序
JP7560214B2 (ja) * 2021-03-11 2024-10-02 東京エレクトロン株式会社 着火方法及びプラズマ処理装置
JP7549556B2 (ja) * 2021-03-18 2024-09-11 キオクシア株式会社 半導体製造方法および半導体製造装置
TW202324637A (zh) * 2021-10-27 2023-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成摻雜聚矽層的方法、及晶圓處理爐

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004529489A (ja) * 2001-02-12 2004-09-24 エーエスエム アメリカ インコーポレイテッド 高誘電率ゲート絶縁層の形成方法
JP2008053605A (ja) * 2006-08-28 2008-03-06 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び層生成制御方法
JP2009170823A (ja) * 2008-01-19 2009-07-30 Tokyo Electron Ltd 成膜方法及び成膜装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766909B2 (ja) 1984-07-26 1995-07-19 新技術事業団 元素半導体単結晶薄膜の成長法
US4582696A (en) * 1985-04-15 1986-04-15 Ford Motor Company Method of making a special purity silicon nitride powder
JP3158259B2 (ja) * 1992-01-29 2001-04-23 株式会社東芝 成膜方法
JP3156878B2 (ja) * 1992-04-30 2001-04-16 株式会社東芝 半導体装置およびその製造方法
JP3761918B2 (ja) 1994-09-13 2006-03-29 株式会社東芝 半導体装置の製造方法
US7034353B2 (en) * 1998-02-27 2006-04-25 Micron Technology, Inc. Methods for enhancing capacitors having roughened features to increase charge-storage capacity
EP1421607A2 (en) 2001-02-12 2004-05-26 ASM America, Inc. Improved process for deposition of semiconductor films
KR100681274B1 (ko) * 2004-11-25 2007-02-09 삼성전자주식회사 커패시터 및 그 제조 방법
JP4258518B2 (ja) * 2005-03-09 2009-04-30 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
KR100655691B1 (ko) * 2005-09-21 2006-12-08 삼성전자주식회사 커패시터 및 이의 제조 방법.
US8440268B2 (en) 2006-03-30 2013-05-14 Mitsui Engineering & Shipbuilding Co., Ltd. Method and apparatus for growing plasma atomic layer
CN103981568A (zh) * 2006-07-31 2014-08-13 应用材料公司 形成含碳外延硅层的方法
US20080067568A1 (en) * 2006-09-15 2008-03-20 Qimonda Ag Capacitor with hemispherical silicon-germanium grains and a method for making the same
KR20100019414A (ko) 2007-03-06 2010-02-18 베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크. 원자층 증착을 위한 기술
US7655556B2 (en) * 2007-03-23 2010-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures for semiconductor devices
US8454928B2 (en) * 2007-09-17 2013-06-04 L'air Liquide Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Tellurium precursors for GST deposition
WO2009099191A1 (ja) * 2008-02-07 2009-08-13 Sumitomo Bakelite Company Limited 半導体用フィルム、半導体装置の製造方法および半導体装置
JP2011014872A (ja) * 2009-06-04 2011-01-20 Tokyo Electron Ltd アモルファスカーボン膜の形成方法および形成装置
US8471731B2 (en) * 2009-07-07 2013-06-25 Honeywell International Inc. Near end-of-life indication for light emitting diode (LED) aircraft navigation light
JP5495847B2 (ja) * 2010-02-24 2014-05-21 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および基板処理方法
JP2011216784A (ja) * 2010-04-01 2011-10-27 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
KR101728135B1 (ko) * 2010-06-11 2017-04-18 삼성전자 주식회사 반도체 소자의 제조방법
JP5573772B2 (ja) * 2010-06-22 2014-08-20 東京エレクトロン株式会社 成膜方法及び成膜装置
JP5977002B2 (ja) * 2011-08-25 2016-08-24 東京エレクトロン株式会社 トレンチの埋め込み方法および半導体集積回路装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004529489A (ja) * 2001-02-12 2004-09-24 エーエスエム アメリカ インコーポレイテッド 高誘電率ゲート絶縁層の形成方法
JP2008053605A (ja) * 2006-08-28 2008-03-06 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び層生成制御方法
JP2009170823A (ja) * 2008-01-19 2009-07-30 Tokyo Electron Ltd 成膜方法及び成膜装置

Also Published As

Publication number Publication date
CN103031530A (zh) 2013-04-10
KR101536226B1 (ko) 2015-07-13
US9145604B2 (en) 2015-09-29
KR20130035913A (ko) 2013-04-09
TWI517215B (zh) 2016-01-11
US20130084693A1 (en) 2013-04-04
JP2013082986A (ja) 2013-05-09
JP5741382B2 (ja) 2015-07-01
KR20150075066A (ko) 2015-07-02
CN103031530B (zh) 2016-06-15
US20150270126A1 (en) 2015-09-24
TW201318039A (zh) 2013-05-01
US9777366B2 (en) 2017-10-03

Similar Documents

Publication Publication Date Title
KR101630748B1 (ko) 박막의 형성 방법 및 성막 장치
US11830730B2 (en) Layer forming method and apparatus
KR101498960B1 (ko) 박막의 형성 방법 및 성막 장치
KR101527465B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
US7297641B2 (en) Method to form ultra high quality silicon-containing compound layers
JP4595702B2 (ja) 成膜方法、成膜装置及び記憶媒体
KR102158406B1 (ko) 실리콘막의 형성 방법 및 형성 장치, 및 기억 매체
CN111370296B (zh) 半导体器件的制造方法及衬底处理装置
US20120178264A1 (en) Method and apparatus for forming silicon nitride film
JP6953480B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
KR101682747B1 (ko) 시드층의 형성 방법, 실리콘막의 성막 방법 및 성막 장치
KR101952493B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 가스 공급 시스템 및 프로그램
JP2009521801A (ja) ドープされた半導体物質のエピタキシャル堆積
TWI841056B (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
JP5854112B2 (ja) 薄膜の形成方法及び成膜装置
TW202213513A (zh) 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式
US20240162036A1 (en) Selective deposition of material comprising silicon and nitrogen
US20220406595A1 (en) Novel oxidants and strained-ring precursors
KR101176668B1 (ko) Ｕｖ 방사를 이용한 실리콘-함유 막들의 저온 에피택셜 성장
TW202314025A (zh) 基板處理方法、半導體裝置的製造方法、基板處理裝置、及程式

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190516

Year of fee payment: 4