CN103031530B - 薄膜的形成方法和成膜装置 - Google Patents

薄膜的形成方法和成膜装置 Download PDF

Info

Publication number
CN103031530B
CN103031530B CN201210371168.4A CN201210371168A CN103031530B CN 103031530 B CN103031530 B CN 103031530B CN 201210371168 A CN201210371168 A CN 201210371168A CN 103031530 B CN103031530 B CN 103031530B
Authority
CN
China
Prior art keywords
gas
mentioned
thin film
forming method
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210371168.4A
Other languages
English (en)
Other versions
CN103031530A (zh
Inventor
柿本明修
远藤笃史
宫原孝广
中岛滋
高木聪
五十岚一将
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN103031530A publication Critical patent/CN103031530A/zh
Application granted granted Critical
Publication of CN103031530B publication Critical patent/CN103031530B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供薄膜的形成方法和成膜装置。在能够进行真空排气的处理容器内在被处理体的表面上形成晶种膜和含杂质的硅膜的薄膜的形成方法具有以下步骤：第1步骤，向处理容器内供给由氨基硅烷类气体和高级硅烷之中的至少任一种气体构成的晶种膜用原料气体而形成晶种膜；以及第2步骤，向处理容器内供给硅烷类气体和含杂质气体而形成非晶态的上述含杂质的硅膜。

Description

薄膜的形成方法和成膜装置
技术领域
本发明涉及一种在半导体晶圆等被处理体的表面上形成晶种膜和薄膜的成膜方法和成膜装置。
背景技术
通常，为了制造半导体集成电路而对由硅基板等构成的半导体晶圆进行成膜处理、蚀刻处理、氧化处理、扩散处理、改性处理以及自然氧化膜的去除处理等各种处理。上述各种处理之中，例如举出成膜处理为例来进行说明，例如在DRAM等半导体集成电路的制造过程的中途，有时进行如下这样的成膜工序：在形成于半导体晶圆的表面上的绝缘膜上形成接触孔、通孔、布线槽、圆柱体结构的电容器的圆柱体（cylinder）槽等凹部，并利用导电性的薄膜嵌入该凹部的方式进行成膜。
作为这种嵌入凹部用的薄膜，从台阶覆盖率（stepcoverage）比较良好、而且成本也比较低的方面来考虑，一直以来在使用例如含杂质的硅膜。参照图19A和图19B来说明上述凹部的嵌入。图19A和图19B是表示对形成在半导体晶圆的表面上的凹部进行嵌入时的一个例子的图。
如图19A所示，在作为被处理体的例如由硅基板等构成的半导体晶圆W（以下，也称作“晶圆W”）的表面上较薄地形成有由例如SiO2等构成的作为基底的绝缘膜2，在该绝缘膜2上形成有凹部4。该凹部4相当于谋求与下层、基板本身接触的接触孔、通孔、布线槽以及圆柱体结构的电容器的圆柱体槽等。在图19A和图19B中，作为一个例子示出了谋求与基板本身接触的接触孔。而且，如图19B所示，为了嵌入上述凹部4而在该半导体晶圆W的表面上形成导电性的薄膜6。作为该薄膜6，如上所述那样多使用含杂质的硅膜。
作为形成这种薄膜6的成膜方法，公知有例如向处理容器内交替地供给SiCl4等包含作为半导体的硅的成分元素的气体和BCl3等包含杂质元素的气体而在1Pa～10－6Pa左右的较低的压力范围内形成含杂质的单晶薄膜的成膜方法（专利文献1）、例如通过交替地供给甲硅烷（SiH4）气体和磷化氢气体而交替地形成多晶硅层和磷的吸附层的成膜方法（专利文献2）、以及同时供给甲硅烷和三氯化硼（BCl3）并利用CVD（ChemicalVaporDeposition：化学气相沉积法）来进行成膜的方法（专利文献3）等。
专利文献1：日本特开昭61－034928号公报
专利文献2：日本特开平05－251357号公报
专利文献3：日本特开平08－153688号公报
另外，在微细化的要求并不很严格而设计规则比较宽松的情况下，上述那样的各个成膜方法能够良好地进行相对于上述那样的凹部的嵌入，台阶覆盖率也良好而得到了较高的嵌入特性。但是，若像最近这样微细化要求进一步提高而设计规则变得更加严格，则开始不能得到充分的嵌入特性。另外，例如，如图19B所示，开始不能够忽视膜中所产生的空隙8的存在。该空隙8将成为引起接触阻抗增大的主要原因。
尤其是在最近，还要求有上述那样的凹部4的孔径为40nm以下、并且深径比（aspectratio）为10以上的严格的设计规则，希望尽快解决上述那样的问题点。另外，除了产生上述空隙8，还存在表面粗糙度的精度也降低这样的问题。
发明内容
本发明着眼于以上那样的问题点，为了有效地解决该问题而发明的。本发明是一种即使在较低的温度下也能够形成嵌入特性良好且也提高了表面粗糙度的精度的硅膜、硅锗膜那样的薄膜的、薄膜的形成方法和成膜装置。
本申请的发明人推测了非晶态的含杂质的硅膜的表面粗糙度是不是与非晶态的含杂质的硅膜的孵育（incubation）时间有关。假设为：孵育时间越长，核的尺寸越易于出现偏差，对在核产生后开始沉积的非晶态的含杂质的硅膜的表面粗糙度的精度带来影响。
本申请的发明人如下说明的那样成功地缩短了非晶态的含杂质的硅膜的孵育时间，其结果，成功地进一步改进了非晶态的含杂质的硅膜的表面粗糙度的精度并且提高了嵌入特性。
本发明的一技术方案的发明是一种薄膜的形成方法，其用于在能够进行真空排气的处理容器内在被处理体的表面上形成晶种膜和含杂质的硅膜，其特征在于，该薄膜的形成方法具有以下步骤：第1步骤，向上述处理容器内供给由氨基硅烷类气体和高级硅烷之中的至少任一种气体构成的晶种膜用原料气体而在上述被处理体的表面上形成上述晶种膜；以及第2步骤，向上述处理容器内供给硅烷类气体和含杂质气体而形成非晶态的上述含杂质的硅膜。
本发明的另一个技术方案的发明是一种薄膜的形成方法，其用于在能够进行真空排气的处理容器内在被处理体的表面上形成晶种膜和硅锗膜，其特征在于，该薄膜的形成方法具有以下步骤：第1步骤，向上述处理容器内供给由氨基硅烷类气体和高级硅烷之中的至少任一种气体构成的晶种膜用原料气体而在上述被处理体的表面上形成上述晶种膜；以及第2步骤，向上述处理容器内供给硅烷类气体和含锗气体而形成上述硅锗膜。
本发明的又一个技术方案的发明是一种成膜装置，其用于在被处理体的表面上形成含杂质的薄膜，其特征在于，该成膜装置包括：处理容器，其能够容纳上述被处理体；保持部件，其用于在上述处理容器内保持上述被处理体；加热部件，其用于加热上述被处理体；气体供给部件，其用于向上述处理容器内供给所需的气体；真空排气系统，其用于排出上述处理容器内的气氛气体；控制部件，其用于控制装置整体的动作，从而执行上述本发明的一个技术方案的薄膜的形成方法。
将在下面的说明中阐述本发明的其它目的和优点，其部分地从下面的说明中显现或者可以通过实施本发明而了解。
本发明的目的和优点可以借助于在下文中特别指示的手段和组合实现及获得。
附图说明
被并入本说明书中并且构成本说明书的一部分的附图图示出本发明的实施方式，并且与上述概略说明及下面给出的对实施方式的详细说明一起，用于解释本发明的原理。
图1是表示用于实施本发明方法的成膜装置的第1实施例的一个例子的结构图。
图2是表示本发明方法的第1实施例的第2步骤中的各气体的供给方式的一个例子的时序图。
图3是表示本发明方法的第1实施例的各工序的一个例子的流程图。
图4A和图4B是表示根据本发明方法的第1实施例被形成薄膜的被处理体的一个例子的剖视图。
图5A至图5C是示意性地表示SiH4（甲硅烷）与BCl3反应的反应过程的图。
图6是将掺硼的非晶态的含杂质的硅膜形成在凹部时的电子显微镜照片的示意图。
图7是表示沉积时间与非晶态的含杂质的硅膜的膜厚之间的关系的图。
图8是表示沉积时间与非晶态的含杂质的硅膜的膜厚之间的关系的图。
图9是放大了图7中的虚线框A内的放大图。
图10是放大了图8中的虚线框B内的放大图。
图11是表示非晶态的含杂质的硅膜的膜厚与非晶态的含杂质的硅膜表面的平均线粗糙度Ra之间的关系的图。
图12是表示非晶态的含杂质的硅膜的膜厚与非晶态的含杂质的硅膜表面的雾度（haze）之间的关系的图。
图13是表示作为本发明的成膜装置的第2实施例的一部分的含锗气体供给部件的图。
图14是表示本发明的第2实施例的第2步骤中的各气体的供给方式的一个例子的时序图。
图15是表示本发明方法的第2实施例的各工序的例子的流程图。
图16A和图16B是表示根据本发明方法的第2实施例被形成薄膜的被处理体的一个例子的剖视图。
图17是表示用于进行本发明方法的第2实施例的评价的表面粗糙度的结果的图表。
图18是表示进行本发明方法的第2实施例时沉积的硅锗膜的表面的附图代用照片。
图19A和图19B是表示对形成在半导体晶圆的表面上的凹部进行嵌入时的一个例子的图。
具体实施方式
现在，将参照附图说明基于上面给出的发现而实现的本发明的实施方式。在下面的说明中，用相同的附图标记指示具有实质相同的功能和结构的构成元件，并且仅在必需时才进行重复说明。
以下，根据附图详细说明本发明的薄膜的形成方法和成膜装置的一实施例。另外，在本说明书中，将非晶态的含杂质的硅定义为不仅是指非晶态的含杂质的硅的用语，还包括所有非晶态的含杂质的硅、能够实现本说明书中所公开的表面粗糙度的精度的由非晶态～纳米尺寸的晶粒聚集而成的纳米晶硅、以及混有上述非晶态的含杂质的硅和上述纳米晶硅的硅在内的用语。
第1实施例
图1是表示用于实施本发明方法的成膜装置的第1实施例的一个例子的结构图。另外，在所有附图中，对通用的部分标注通用的参照附图标记。如图所示，该成膜装置12具有形成为下端开放的筒体状的批量式立式的处理容器14。该处理容器14能够使用例如耐热性较高的石英。
在该处理容器14的顶部设有开口的排气口16，并且在该排气口16上与该排气口16连接地设有例如呈直角向横向弯曲的排气喷嘴18。并且，在该排气喷嘴18上连接有在中途夹设有压力控制阀20、真空泵22等的真空排气系统24，从而能够对上述处理容器14内的气氛气体进行抽真空来排气。
上述处理容器14的下端被例如不锈钢制的筒体状的歧管26支承，以规定的间距多层地载置有多张作为被处理体的半导体晶圆W的、作为保持部件的石英制的晶圆舟皿28能够升降地从该歧管26的下方自由插入和退出。在上述处理容器14的下端与上述歧管26的上端之间夹设有O型环等密封构件30，维持该部分的气密性。在本实施例的情况下，该晶圆舟皿28能够以大致相等的间距多层地支承例如50张～100张左右的直径为300mm的晶圆W。另外，还存在利用石英将上述歧管26这一部分与上述处理容器14侧一体成形的装置例。
该晶圆舟皿28隔着石英制的保温筒32载置在工作台34上，该工作台34被支承在旋转轴38的上端部，该旋转轴38贯穿用于开闭歧管26的下端开口部的盖部36。并且，在该旋转轴38贯穿上述盖部36的贯穿部夹设有例如磁性流体密封件40，气密地密封该旋转轴38并将该旋转轴38支承为能够旋转。另外，在盖部36的周边部与歧管26的下端部夹设有例如由O型环等构成的密封构件42，保持处理容器14内的密封性。
上述的旋转轴38安装在例如支承于舟皿升降机等升降机构44的臂46的顶端，能够使晶圆舟皿28和盖部36等一体地升降。另外，也可以将上述工作台34固定地设在上述盖部36侧，并且不使晶圆舟皿28旋转就进行晶圆W的处理。
在上述处理容器14的侧部以围绕该处理容器14的方式设有由碳线制的加热器构成的加热部件48，能够对位于该处理容器14的内侧的上述半导体晶圆W进行加热。另外在该加热部件48的外周设有绝热件50，能够确保该加热部件48的热的稳定性。而且，在上述歧管26上设有用于向该处理容器14内导入各种气体来进行供给的各种气体供给部件。
具体来说，在该歧管26上分别设有：硅烷类气体供给部件52，其用于向上述处理容器14内供给成膜用的硅烷类气体；含杂质气体供给部件54，其用于向处理容器14内供给含杂质气体；以及晶种膜用原料气体供给部件80，其用于向处理容器14内供给由氨基硅烷类气体和高级硅烷之中的至少任一种气体构成的晶种膜用原料气体。另外，在此，根据需要还设有用于向处理容器14内供给吹扫气体、压力调整用气体的辅助气体供给部件56。在此，将N2气体用作吹扫气体、压力调整用气体。另外，能够取代该N2气体，而使用Ar、He等稀有气体。另外，在此，以将氨基硅烷类气体用作上述晶种膜用原料气体的情况为例进行说明。
上述硅烷类气体供给部件52、含杂质气体供给部件54、辅助气体供给部件56以及晶种膜用原料气体供给部件80分别具有贯穿上述歧管26的侧壁而使其顶端部面对处理容器14内地设置的气体喷嘴52A、54A、56A、80A。在上述各气体喷嘴52A、54A、56A、80A上分别连接有气体通路62、64、66、82，并且在各气体通路62、64、66、82上分别依次夹设有开闭阀62A、64A、66A、82A和质量流量控制器那样的流量控制器62B、64B、66B、82B，分别对硅烷类气体、含杂质气体、N2气体、氨基硅烷类气体进行流量控制并使各气体流动。
在此，作为硅烷类气体，能够使用例如只由硅和氢构成的硅烷类气体，在此使用例如甲硅烷，作为含杂质气体，使用BCl3气体，作为吹扫气体、压力调整用气体，使用N2气体，作为氨基硅烷类气体，使用DIPAS（二异丙基氨基硅烷）。另外，作为硅烷类气体，优选使用如上所述地只由硅和氢构成的硅烷类气体，但是并不限定于此，若是至少包括硅和氢的硅烷类气体，则都能够应用。
并且，在该成膜装置上为了控制各气体的供给开始、供给停止、工艺温度、以及工艺压力等，或者为了控制该成膜装置的整体的动作而设有由例如微型计算机等构成的控制部件70。该控制部件70为了储存在对该成膜装置12的动作进行控制时所使用的程序而具有存储介质72。该存储介质72由例如软盘、CD（CompactDisc：光盘）、硬盘、闪存器或DVD等构成。另外，虽未图示，但也可以使用专用线路经由用户界面向控制部件70输入各种指示、程序等。
成膜方法的第1实施例
接着，说明使用上述那样构成的第1实施例的成膜装置12进行的本发明的成膜方法的第1实施例。以下说明的各个动作如上所述在由计算机构成的控制部件70的控制下进行。
图2是表示在本发明方法的第1实施例的第2步骤中的各气体的供给方式的一个例子的时序图，图3是表示本发明方法的第1实施例的各工序的一个例子的流程图，图4A和图4B是表示根据本发明方法的第1实施例被形成薄膜的被处理体的一个例子的剖视图，图5A至图5C是示意性地表示SiH4（甲硅烷）与BCl3反应的反应过程的图。
在本发明方法的第1实施例中具有以下步骤：第1步骤，向上述处理容器14内供给由氨基硅烷类气体和高级硅烷之中的至少任一种气体构成的晶种膜用原料气体而在作为上述被处理体的半导体晶圆W的表面上形成上述晶种膜；以及第2步骤，向上述处理容器14内供给硅烷类气体和含杂质气体而形成非晶态的上述含杂质的硅膜。并且，在上述第2步骤中，存在交替地供给硅烷类气体和含杂质气体的成膜方法、同时供给上述两种气体的成膜方法，首先，在此说明交替地供给两种气体的成膜方法。即，在该第2步骤中，说明交替地重复进行第1气体供给工序和第2气体供给工序的情况，在该第1气体供给工序中以硅烷类气体吸附在作为上述被处理体的半导体晶圆W的表面上的状态向上述处理容器14内供给该硅烷类气体，在该第2气体供给工序中向上述处理容器14内供给含杂质气体。
在第1步骤84中，进行晶种膜形成工序（S0），该晶种膜形成工序（S0）通过向处理容器14内供给作为晶种膜用原料气体的氨基硅烷类气体、例如DIPAS而在作为被处理体的半导体晶圆W的表面上形成晶种膜。并且，接着，过渡到第2步骤86。另外，优选在过渡到第2步骤86之前进行将处理容器14内的残留气体排除的吹扫工序。
在表示第2步骤86中的气体的供给方式的图2的时序图中，有脉冲的部分表示供给气体的状态。具体来说，在该第2步骤86中，首先，通过向处理容器14内供给作为硅烷类气体的例如SiH4（甲硅烷）气体来进行第1气体供给工序（S1）（参照图2的（A））。在该第1气体供给工序中，以甲硅烷气体吸附在作为被处理体的半导体晶圆W的表面上的状态供给上述甲硅烷气体。接着，进行将残留在处理容器14内的气体排除的吹扫工序（S2）（参照图2的（C））。另外，也可以省略该吹扫工序。
接着，通过向处理容器14内供给作为含杂质气体的例如BCl3气体来进行第2气体供给工序（S3）（参照图2的（B））。由此，BCl3气体与吸附在上述晶圆W的表面上的SiH4（甲硅烷）反应而形成非常薄的、例如1原子级别的厚度的、掺有硼（B）的硅膜。
接着，再进行将残留在处理容器14内的气体排除的吹扫工序（S4）（参照图2的（C））。另外，也可以省略该吹扫工序。并且，判断是否将由上述的各工序S1～S4构成的1个循环重复了规定的循环数（S5）。在此，1个循环定义为进行了第1气体供给工序S1之后至进行下一次的第1气体供给工序S1为止的期间。
在上述步骤S5中未达到规定的循环数的情况下（S5的NO），回到步骤S1将重复进行步骤S1～S4至达到规定的循环数，层叠掺硼的非晶态的含杂质的硅膜。并且，在上述重复达到了规定的循环数的情况下（S5的YES），成膜处理将会结束。
在实际的处理中，首先，未处理的半导体晶圆W多层地支承于晶圆舟皿28，将该晶圆W以该状态从已预先加热的处理容器14的下方输入到该处理容器14内并以密封状态容纳在该处理容器14内。该半导体晶圆W的直径为例如300mm，在此容纳50张～100张左右。在该半导体晶圆W的表面上，在前工序中，例如像之前参照图19A和图19B说明的那样，形成成为基底的绝缘膜2，在该绝缘膜2上形成接触孔、布线槽那样的凹部4。作为成为上述基底的绝缘膜2，使用例如氧化硅膜、氮化硅膜等。
在该成膜处理过程中，始终利用真空排气系统24对上述处理容器14内的气氛气体进行抽真空来进行压力调整。另外，在成膜处理过程中，通过旋转晶圆舟皿28而使半导体晶圆W以规定的转速旋转。并且，如上所述，向处理容器14内供给各种气体来进行成膜处理。
在第1步骤84中，通过在将半导体晶圆W加热了的状态下使氨基硅烷类气体向处理容器14内流动，如图4A所示，在包含作为基底的绝缘膜2的表面和凹部4内的侧面、底面在内的整个面上形成晶种膜88（S0）。该晶种膜88主要由硅、碳以及氮的化合物构成。
作为上述氨基硅烷类气体的例子，能够包括从由BAS（丁基氨基硅烷）、BTBAS（双叔丁基氨基硅烷）、DMAS（二甲氨基硅烷）、BDMAS（双（二甲氨基）硅烷）、TDMAS（三（二甲氨基）硅烷）、DEAS（二乙基氨基硅烷）、BDEAS（双（二乙基氨基）硅烷）、DPAS（二丙基氨基硅烷）、DIPAS（二异丙基氨基硅烷）、以及HEAD（六乙基氨基二硅烷）组成的组中选择的1种以上的气体。
另外，作为上述氨基硅烷类气体，并不限于分子式中的硅（Si）为1个的气体，也能够使用分子式中的硅为两个的气体、例如六乙基氨基二硅烷（C12H36N6Si2）等。
而且，除了六乙基氨基二硅烷之外，也能够使用利用下述的式（1）～（4）表示的物质。
（1）((R1R2)N)nSi2H6－n－m(R3)m…n：氨基的数量m：烷基的数量
（2）((R1)NH)nSi2H6－n－m(R3)m…n：氨基的数量m：烷基的数量
在（1）、（2）式中，
R1、R2、R3=CH3、C2H5、C3H7
R1=R2=R3，或也可以不相同。
n=1～6的整数
m=0、1～5的整数
（3）((R1R2)N)nSi2H6-n-m(Cl)m…n：氨基的数量m：氯的数量
（4）((R1)NH)nSi2H6－n－m(Cl)m…n：氨基的数量m：氯的数量
在（3）、（4）式中，
R1、R2=CH3、C2H5、C3H7
R1=R2，或也可以不相同。
n=1～6的整数
m=0、1～5的整数
在本例中，如上所述地使用了DIPAS。
该第1步骤84中的处理条件的一个例子如下：
DIPAS流量：500sccm
处理时间：5分钟
处理温度：400℃
处理压力：53.2Pa（0.4Torr）。
上述处理温度（工艺温度）优选为25（室温）℃～550℃的温度范围，在低于25℃的情况下，与硅膜形成温度的温度差变大而降低生产率，另外，在高于550℃的情况下，DIPAS的吸附量成为1分子层以上而从吸附模式变成CVD模式，因此不是优选。
在本说明书中以下将该第1步骤84的工序称作“预流动（preflow）”。如上所述，若第1步骤84（晶种膜形成工序S0）结束，则接着过渡到第2步骤86。在该第2步骤86中，在第1气体供给工序（S1）中，对上述甲硅烷气体进行流量控制并从硅烷类气体供给部件52的气体喷嘴52A供给上述甲硅烷气体。该甲硅烷气体在处理容器14内上升并吸附在旋转的晶圆W的表面上，并且，多余的气体经由上部的排气口16和排气喷嘴18被真空排气系统24排出。
此时的工艺条件是，甲硅烷气体的流量在例如100sccm～4000sccm的范围内、例如1200sccm左右，工艺压力在27Pa～6665Pa（0.2Torr～50Torr）的范围内、例如533Pa（4Torr）左右，工艺温度在350℃～600℃的范围内、例如400℃左右，气体的供给期间T1在1秒～300秒的范围内、例如60秒左右。
在此，若工艺温度低于350℃，则甲硅烷难以吸附在晶圆W的表面上，因此不是优选，另外，在温度高于600℃的情况下，甲硅烷发生热分解而硅膜沉积，因此不是优选。另外，若工艺压力低于27Pa，则压力过低而变得难以吸附甲硅烷，因此不是优选。另外，若工艺压力高于6665Pa，则吸附多层甲硅烷而变得难以控制膜中的硼的浓度，因此不是优选。
在紧接着该第1气体供给工序之后的吹扫工序（S2）中，对N2气体进行流量控制并从辅助气体供给部件56的气体喷嘴56A供给N2气体。在此，将N2气体用作吹扫气体，为了将残留在处理容器14内的甲硅烷气体排除而使用N2气体。在此，并不是在吹扫工序的整个期间内供给该N2气体，而是仅在一部分期间、例如前一半期间内供给该N2气体，在后一半期间内不供给该N2气体而只继续进行抽真空。
关于此时的工艺条件，N2气体的流量为例如最大为5slm左右。工艺压力在27Pa～6665Pa的范围内，工艺温度在350℃～600℃的范围内，吹扫期间T2在0秒～300秒的范围内、例如30秒左右。
在该吹扫工序之后的第2气体供给工序（S3）中，对上述BCl3气体进行流量控制并从含杂质气体供给部件54的气体喷嘴54A供给上述BCl3气体。与此同时，作为压力调整用气体，对N2气体进行流量控制并从辅助气体供给部件56的气体喷嘴56A供给N2气体（参照图2的（C））。该BCl3气体和N2气体在处理容器14内上升，BCl3气体与吸附在晶圆W的表面上的甲硅烷反应而形成含硼的非晶态的硅膜。并且，多余的气体经由上部的排气口16和排气喷嘴18被真空排气系统24排出。
此时的工艺条件如下：BCl3气体的流量在例如1sccm～500sccm的范围内、例如100sccm左右，N2气体的流量最大为5slm左右，工艺压力在27Pa～6665Pa（0.2Torr～50Torr）的范围内、例如533Pa（4Torr）左右，工艺温度在350℃～600℃的范围内、例如400℃左右，气体的供给期间T3在1秒～300秒的范围内、例如60秒左右。
在此，若工艺温度低于350℃，则吸附在晶圆W的表面上的甲硅烷与BCl3的反应变得难以产生，因此不是优选，另外，在温度高于600℃的情况下，升温需要时间，因此不是优选。另外，为了缩短成膜时间，在第1步骤和第2步骤中设定为相同的工艺温度好。
在紧接着该第2气体供给工序的之后的吹扫工序（S4）中，与步骤S2的吹扫工序同样地对N2气体进行流量控制并从辅助气体供给部件56的气体喷嘴56A供给N2气体。实际上，自第2气体供给工序连续地供给N2气体。在此，将N2气体用作吹扫气体，为了将残留在处理容器14内的BCl3气体排除而使用该N2气体。在此，并不是在吹扫工序的整个期间供给该N2气体，只在一部分期间、例如前一半期间内供给该N2气体，而在后一半期间内不供给该N2气体而只继续进行抽真空。
关于此时的工艺条件，与之前的步骤S2的吹扫工序相同。即，N2气体的流量例如最大为5slm左右。工艺压力在27Pa～6665Pa的范围内，工艺温度在350℃～600℃的范围内，吹扫期间T4在0秒～300秒的范围内、例如30秒左右。
由以上那样的步骤S1～S4的各工序构成的1个循环被重复进行规定的次数。该循环数取决于想要成膜的目标膜厚，在1个循环内进行例如0.2nm～0.7nm左右的膜厚的成膜，因此，例如若需要60nm左右的膜厚，则执行100循环左右。如上这样，在上述晶种膜88上层叠形成由掺有作为杂质的B（硼）的非常薄的原子级别的厚度的非晶态的含杂质的硅膜90（参照图4B）构成的薄膜，能够以嵌入性良好的状态对形成在半导体晶圆W的表面上的凹部4（参照图4A和图4B）内进行嵌入。
在此参照图5A至图5C所示的示意图说明通过上述成膜产生的掺硼的非晶态的含杂质的硅膜的成膜过程。图5A至图5C是表示利用量子化学计算对掺硼的非晶态的含杂质的硅膜的成膜过程进行模拟时的结果的示意图。在各图的下面记载有活化能（eV）。在此，利用模拟验证了特别是通过使用SiH4（甲硅烷）和BCl3进行的交替供给来进行低温成膜的可能性。
首先，若从外部导入的SiH4（甲硅烷）靠近已形成在半导体晶圆的表面上的Si－B键（参照图5A），则B原子的催化作用起作用，如图5B所示，通过从SiH4（甲硅烷）中去除H2而产生SiH2，该SiH2容易被B吸附点捕获。具体来说，SiH2向B的吸附点吸附的活化能降低到1.2eV左右。另外，在没有B（硼）的情况下活化能为+2.4eV左右。之后，如图5C所示，链状地形成Si－Si键。
根据以上所述认为，在以往所进行的那样的仅通过单独供给SiH4（甲硅烷）而不能实用性地成膜的350℃左右的低温下也能够实现成膜，并且通过交替地供给气体来获得台阶覆盖率良好的薄膜。
另一方面，在仅使用SiH4（甲硅烷）进行的通常的CVD法中，几乎不可能进行实用性的成膜。另外，在仅使用了Si2H6的CVD法中，即使工艺温度为400℃也能够进行成膜，但是其台阶覆盖率只有约80％左右，未能够得到良好的结果。
如此，在能够进行真空排气的处理容器内在被处理体的表面上形成晶种膜和含杂质的硅膜的薄膜的形成方法具有以下步骤：第1步骤，向处理容器内供给由氨基硅烷类气体和高级硅烷之中的至少任一种气体构成的晶种膜用原料气体而在被处理体的表面上形成上述晶种膜；以及第2步骤，向处理容器内供给硅烷类气体和含杂质气体而形成非晶态的含杂质的硅膜，因此，即使在较低的温度下也能够形成嵌入特性良好且提高了表面粗糙度的精度的非晶态的含杂质的硅膜。
本发明方法的评价
在此，实际实施了本发明方法，在晶种膜上形成了掺硼的非晶态的硅膜，因此说明其评价结果。在此，将硅基板用作半导体晶圆，在该硅基板的表面上将氧化硅膜形成为基底层，在该氧化硅膜上形成了孔径为50nm、深径比为7的凹部。并且，在该氧化硅膜上形成了晶种膜88，进一步在该晶种膜88之上形成了以硼为杂质的掺硼的非晶态的含杂质的硅膜90。
作为成膜方法，根据图3所示的第1步骤84和第2步骤86进行处理，在第2步骤86中使用了之前参照图2的（A）～图2的（C）说明的成膜方法。作为晶种膜用原料气体，使用了作为氨基硅烷类气体的一种的DIPAS，作为硅烷类气体，使用了SiH4（甲硅烷），作为含杂质气体，使用了BCl3。工艺条件如下：DIPAS气体的流量为500sccm，SiH4（甲硅烷）气体的流量为2000sccm，BCl3气体的流量为200sccm，在将N2气体用作吹扫气体时，N2气体的流量为2slm，在将N2气体用作压力调整用气体时，N2气体的流量为1slm。工艺温度整体统一地设定为400℃，第1气体供给工序和第2气体供给工序中的工艺压力都是533Pa（4Torr）。第1步骤的晶种膜形成工序S0的时间为5分钟，对于第2步骤86中的各工序的时间，T1为30秒、时间T2为30秒、时间T3为30秒、时间T4为30秒。
这样，对表面形成为沟道结构的晶圆进行了成膜，结果，以60循环获得了的掺硼的非晶态的含杂质的硅膜。图6表示此时的结果。图6表示将掺硼的非晶态的含杂质的硅膜形成在凹部时的电子显微镜照片的示意图。在此，凹部的直径为50nm，另外，凹部的深径比（A/R）为“7”。在图中，沿着凹部内记载有膜厚的尺寸。若根据该图6进行判断，则台阶覆盖率为95％以上，获得了优异的结果。
另外，在上述成膜方法的第1实施例中，如图2的（C）所示，在吹扫工序T2、T4中，将N2气体作为吹扫气体进行了供给，在第2气体供给工序中，将N2气体作为压力调整用气体进行了供给，但是并不限定于此，可以如以下说明的那样进行供给。图2的（D）～图2的（F）表示N2气体的供给方式的变形实施例。图2的（D）所示的情况与图2的（C）所示的情况不相同，在第2气体供给工序的前后的两个吹扫工序中，在前半部分不供给N2气体，而在后半部分供给N2气体。并且，在第2气体供给工序中，与图2的（C）的情况同样地将N2气体作为压力调整用气体进行供给。
在图2的（E）所示的情况下，在第2气体供给工序的前后的两个吹扫工序中的N2气体的供给方式与图2的（C）所示的情况相同，在第2气体供给工序中不供给N2气体（压力调整用气体）。另外，在图2的（D）所示的情况下，也可以在第2气体供给工序中不供给N2气体。
图2的（F）所示的情况与上述不相同，在第2气体供给工序的前后的两个吹扫工序中，在全部的整个期间内不供给N2气体（吹扫气体），在第2气体供给工序中，与图2的（C）所示的情况同样地供给N2气体（压力调整用气体）。如此，吹扫气体、压力调整用气体的供给能够采用各种方式。如上所述地在第2气体供给工序中供给压力调整用气体理由在于，若压力在第1气体供给工序与第2气体供给工序之间大幅度地变化，则易于产生硅的迁移。另外，也可以通过在上述第1步骤84和第2步骤86结束之后对半导体晶圆W进行加热来进行退火（anneal）处理。
变形例
在上述实施例中，在第2步骤中交替地供给了硅烷类气体和含杂质气体，但是并不限定于此，也可以同时供给上述硅烷类气体和含杂质气体并利用CVD（ChemicalVaporDeposition）法形成含杂质的硅膜。在该情况下，工艺条件如下：硅烷类气体（例如甲硅烷）的流量在100sccm～2000sccm的范围内，含杂质气体（例如BCl3）的流量在50sccm～2000sccm的范围内。另外，工艺压力在0.1Torr～10Torr的范围内，工艺温度在350℃～600℃的范围内。而且，根据所需的膜厚来确定工艺时间的长短。在该情况下，也能够发挥与之前的实施例相同的作用效果。
基底（绝缘膜2）的种类和有无晶种膜的评价
接着，进行了与基底（绝缘膜2）的种类和有无晶种膜相关的评价实验，因此说明该评价结果。在此，根据之前的成膜方法，使作为晶种膜用原料气体的氨基硅烷类气体向作为基底的绝缘膜2的表面预流动而形成了晶种膜88，之后在晶种膜88上形成了掺杂质的非晶态的含杂质的硅膜90。
图7和图8中表示沉积时间与非晶态的含杂质的硅膜90的膜厚之间的关系。图7是将作为基底的绝缘膜2设为氧化硅膜（SiO2）的情况，图8是将作为基底的绝缘膜2设为氮化硅膜（SiN）的情况。在将沉积时间设为30分钟时、45分钟时以及60分钟时这3点上测量了非晶态的含杂质的硅膜90的膜厚。
图7和图8中的线I、III示出了有预流动的情况的结果，线II、IV示出了无预流动（无晶种膜88）的情况的结果。线I～IV是利用最小二乘法对所测量的3个膜厚进行了直线近似而成的直线，计算式如下所示。
线I：y=17.572x－20.855…（1）
线II：y=17.605x－34.929…（2）
线III：y=18.011x－27.739…（3）
线IV：y=18.091x－41.277…（4）
如图7和图8所示，有预流动的情况与无预流动的情况相比，非晶态的含杂质的硅膜90的膜厚增加的倾向显而易见。
图9和图10示出了在将上述（1）～（4）式设为y=0、即将非晶态的含杂质的硅膜的膜厚设为“0”时求出了线I～IV与沉积时间的交点而得到的结果。另外，图9相当于放大了图7中的虚线框A内的放大图，图10相当于放大了图8中的虚线框B内的放大图。
如图9所示，当作为基底的绝缘膜2为有预流动的氧化硅膜时，非晶态的含杂质的硅膜90自处理开始经过约1.2分钟（x≈1.189）后开始沉积。而当作为基底的绝缘膜2为无预流动的氧化硅膜时，非晶态的含杂质的硅膜90自处理开始经过约2.0分钟（x≈1.984）后开始沉积。
另外，如图10所示，当作为基底的绝缘膜2为有预流动的氮化硅膜时，非晶态的含杂质的硅膜90自处理开始经过约1.5分钟（x≈1.540）后开始沉积，而当作为基底的绝缘膜2为无预流动的氮化硅膜时，非晶态的含杂质的硅膜90自处理开始经过约2.3分钟（x≈2.282）后开始沉积。
如此，通过对作为基底的绝缘膜2进行氨基硅烷类气体的预流动来形成晶种膜88，在作为基底的绝缘膜2为氧化硅膜的情况下，能够将孵育时间从约2.0分钟缩短到约1.2分钟，在作为基底的绝缘膜2为氮化硅膜的情况下，能够将孵育时间从约2.3分钟缩短到约1.5分钟。
另外，当利用扫描式电子显微镜（SEM）观察非晶态的含杂质的硅膜的表面（基底为氧化硅膜）时，有氨基硅烷类气体的预流动的情况与无氨基硅烷类气体的预流动的情况相比，非晶态的含杂质的硅膜的表面变得平滑且表面粗糙度被改进的情况显而易见。
图11表示使用原子力显微镜（AFM）测量的非晶态的含杂质的硅膜表面的平均线粗糙度（表面粗糙度）Ra。在图11所示的结果中，AFM的扫描尺寸设定为1μm，扫描频率设定为1.993Hz。
如图11所示，可知与无氨基硅烷类气体的预流动相比，在有氨基硅烷类气体的预流动的情况下，平均线粗糙度（表面粗糙度）Ra改进了0.101nm～0.157nm。根据该AFM的测量结果，明确了本发明的非晶态的含杂质的硅膜的成膜方法特别是在非晶态的含杂质的硅膜的膜厚较薄的情况下，与无预流动的情况相比平均线粗糙度（表面粗糙度）Ra的改进效果较高。
例如，对于在膜厚为约50nm的非晶态的含杂质的硅膜，在无预流动的情况下，Ra=0.411，而在有预流动的情况下，Ra=0.254，Ra改进了0.157nm。该结果显示了例如半导体装置的微细化越进展，本发明的非晶态的含杂质的硅膜的成膜方法越有效。
图12表示使用表面检查装置测量的非晶态的含杂质的硅膜的膜厚与非晶态的含杂质的硅膜表面的雾度（Haze）之间的关系。图12所示的雾度是DWO模式（DarkFieldWideOblique）下的雾度。如图12所示，了解到在有氨基硅烷类气体的预流动情况下，与无氨基硅烷类气体的预流动的情况相比，在膜厚为50nm～100nm的范围内雾度改进了约2.1ppm。
以上，根据使用扫描式电子显微镜、原子力显微镜及表面检查装置进行的观察及测量结果，本发明的非晶态的含杂质的硅膜的成膜方法在将氨基硅烷类气体用作晶种膜用原料气体来对半导体晶圆的基底的表面进行预流动而形成了晶种膜88之后，将氨基硅烷类气体供给到晶种膜88上并使该进行氨基硅烷类气体热分解，从而能够形成表面粗糙度的精度较高、即表面粗糙度较小的非晶态的含杂质的硅膜90。
这种非晶态的含杂质的硅膜90对于例如嵌入被形成在包括氧化硅膜或氮化硅膜的层间绝缘膜中的接触孔、嵌入被形成在层间绝缘膜中的线、例如内部布线用槽是有用的。
第2实施例
接着，说明本发明的第2实施例。在之前的第1实施例中，说明了在第2步骤中形成非晶态的含杂质的硅膜90的情况，但是在该第2实施例中取代上述非晶态的含杂质的硅膜90而形成硅锗膜（SiGe膜）。在第1步骤中形成晶种膜88这一点与之前的第1实施例的情况相同。
图13是表示作为本发明的成膜装置的第2实施例的一部分的含锗气体供给部件的图，图14是表示在本发明的第2实施例的第2步骤中的各气体的供给方式的一个例子的时序图，图15是表示本发明方法的第2实施例的各工序的例子的流程图，图16A和图16B是表示根据本发明方法的第2实施例被形成薄膜的被处理体的一个例子的剖视图。
在此，为了形成硅锗膜，在之前参照图1说明的成膜装置12上追加设置图13所示的含锗气体供给部件130即可。该含锗气体供给部件130具有贯穿歧管26地设置的气体喷嘴130A，在该气体喷嘴130A上连接有气体通路132，并且在该气体通路132上依次夹设有开闭阀132A和质量流量控制器那样的流量控制器132B，对含锗气体进行流量控制并使含锗气体流动。作为该含锗气体，能够使用例如甲锗烷（氢化锗（GeH4）），但是并不限定于此，能够使用由从甲锗烷、Ge2H6组成的组中选择的1种以上的气体。
上述硅锗膜中的锗的浓度只要大于0％且小于100％就可以是任何值，优选在10％～90％的范围内。另外，在该硅锗膜中，既可以含杂质，或也可以不含杂质。在该硅锗膜中不含杂质的情况下，在上述那样的成膜装置例子中当然就不需要含杂质气体供给部件54（参照图1）。
成膜方法的第2实施例
在利用在图1所示的成膜装置12上追加设置上述含锗气体供给部件130而成的成膜装置进行的成膜方法的第2实施例中，具有以下步骤：第1步骤84，向上述处理容器14内供给由氨基硅烷类气体和高级硅烷之中的至少任一种气体构成的晶种膜用原料气体而在上述被处理体的表面上形成上述晶种膜；以及第2步骤134，向上述处理容器14内供给硅烷类气体和含锗气体而形成上述硅锗膜。
在该情况下，如上述那样既可以使上述硅锗膜中含杂质，也可以使上述硅锗膜中不含杂质。在上述硅锗膜中含杂质的情况下，既可以交替地进行硅烷类气体和含锗气体这两种气体的供给、含杂质气体的供给，也可以同时供给上述硅烷类气体、含锗气体以及含杂质气体。
在此，首先，作为一个例子，说明交替地进行硅烷类气体和含锗气体这两种气体的供给、含杂质气体的供给的情况。即，在第2步骤中，如图15所示，通过交替地重复进行第1气体供给工序和第2气体供给工序来形成含杂质的硅锗膜，在该第1气体供给工序中以硅烷类气体和含锗气体吸附在作为上述被处理体的半导体晶圆W的表面上那样的状态向上述处理容器14内供给上述硅烷类气体和上述含锗气体，在该第2气体供给工序中向上述处理容器14内供给含杂质气体。
在第1步骤84中，与图3所示的第1实施例的第1步骤84完全相同地形成晶种膜88（参照图16A和图16B）。在第2步骤134中，除了在第1气体供给工序S1中不仅使硅烷类气体流动还使含锗气体流动这一点不相同之外，关于其他各工序S2～S5全部与图3所示的第1实施例的情况相同。
即，在该第2步骤134中，如图14所示，使含锗气体（参照图14的（D））与图14的（A）的硅烷类气体同步而使两者同时流动。另外，含杂质气体（图14的（B））、吹扫气体以及压力调整用气体（图14的（C））的供给方式与参照图2说明的情况完全相同，另外，也可应用其变形的方式。
如上所述，在第2步骤134的第1气体供给工序S1中同时供给甲硅烷气体和甲锗烷气体而形成为在半导体晶圆W的表面上吸附两种气体的状态。由此，最终，如图16B所示，层叠而形成掺硼的含杂质的硅锗膜136。该硅锗膜136既可以是非晶态的状态，也可以是单晶的状态或多晶的状态。
上述第2步骤134的第1气体供给工序S1的甲锗烷气体的流量在10sccm～2000sccm的范围内。工艺温度、工艺压力以及气体供给时间T1也与第1实施例的情况相同。例如甲硅烷气体的流量在例如100sccm～4000sccm的范围内、例如1200sccm左右，工艺压力在27Pa～6665Pa（0.2Torr～50Torr）的范围内、例如533Pa（4Torr）左右，工艺温度在350℃～600℃的范围内、例如400℃左右，气体的供给期间T1在1秒～300秒的范围内、例如60秒左右。另外，图2的（D）～图2的（F）所示那样的N2气体的供给方式的变形实施例当然也能够应用于该第2实施例。
这样，在上述晶种膜88上层叠形成由非常薄的原子级别的厚度的硅锗膜136（参照图16B）构成的薄膜，能够对形成在半导体晶圆W的表面上的凹部4（参照图16A和图16B）内以嵌入性良好的状态进行嵌入。在此，如上所述，在硅锗膜136中掺有B（硼）作为杂质。
如此，在能够进行真空排气的处理容器14内在被处理体的表面上形成晶种膜88和硅锗膜136的薄膜的形成方法具有以下步骤：第1步骤84，向处理容器14内供给由氨基硅烷类气体和高级硅烷之中的至少任一种气体构成的晶种膜用原料气体而在被处理体的表面上形成上述晶种膜88；以及第2步骤，向处理容器14内供给硅烷类气体和含锗气体而形成硅锗膜136，因此，即使在较低的温度下也能够形成嵌入特性良好且提高了表面粗糙度的精度的硅锗膜。
变形例1
在上述实施例中，在第2步骤中交替地供给了硅烷类气体及含锗气体、含杂质气体，但是并不限定于此，也可以同时供给上述硅烷类气体、含锗气体以及含杂质气体并利用CVD法形成含杂质的硅锗膜。在该情况下，工艺条件如下：硅烷类气体（例如甲硅烷）的流量在100sccm～2000sccm的范围内，含锗气体（例如甲锗烷）的流量在100sccm～2000sccm的范围内，含杂质气体（例如BCl3）的流量在50sccm～500sccm的范围内。另外，工艺压力在0.1Torr～10Torr的范围内，工艺温度在350℃～600℃的范围内。而且，根据所需的膜厚来确定工艺时间的长短。在该情况下，也能够发挥与之前的实施例相同的作用效果。
变形例2
在上述变形例1中，在第2步骤中同时供给了上述硅烷类气体、含锗气体以及含杂质气体，但是并不限定于此，如之前说明的那样，可以不供给含杂质气体而同时供给上述硅烷类气体和含锗气体并利用CVD法形成不含杂质的硅锗膜。在该情况下，工艺条件如下：硅烷类气体（例如甲硅烷）的流量在100sccm～2000sccm的范围内，含锗气体（例如甲锗烷）的流量在100sccm～2000sccm的范围内。另外，工艺压力在0.1Torr～10Torr的范围内，工艺温度在350℃～600℃的范围内。而且，根据所需的膜厚来确定工艺时间的长短。在该变形例2中，如上所述，当然变得不需要含杂质气体供给部件54（参照图1）。在该情况下，也能够发挥与之前的实施例相同的作用效果。
本发明方法的第2实施例的评价
在此，对上述那样的本发明方法的第2实施例进行了实验，因此说明其评价结果。图17是表示用于对本发明方法的第2实施例进行评价的表面粗糙度的结果的图表，图18是表示进行本发明方法的第2实施例时所沉积的硅锗膜的表面的附图代用照片。在此，在氧化硅膜上形成晶种膜，在该晶种膜上如上述变形例2那样进行并通过CVD成膜形成了不含杂质的硅锗膜。工艺条件使用了在之前的本发明方法的第2实施例中说明的工艺条件。对于工艺温度，进行了400℃、430℃以及450℃这3个点。
另外，为了进行比较，还进行了在氧化硅膜上不形成晶种膜就直接形成硅锗膜的比较实验，当作比较例。此时的工艺温度进行430℃和450℃这两个点。图17中的“asdep”表示刚形成了硅锗膜之后的状态，“PDA”（PostDepositionAnneal）表示沉积后退火。
另外，图18的照片是利用电子显微镜获得的。如图17所示，在无晶种膜的比较例的情况下，硅锗膜的表面粗糙度在8nm以上，表面粗糙度较大，也由图18所示的照片显而易见，表面上出现较大的凹凸，不是优选。
而在本发明方法的第2实施例的有晶种膜的情况下，在400℃～450℃的整个范围内，表面粗糙度在1nm以下，非常小，也由图18所示的照片显而易见，表面非常平滑，能够理解到处于优选的状况。
另外，在上述成膜方法的各个实施例中，间歇性地供给N2气体，但是并不限定于此，也可以在成膜处理的整个过程中连续供给N2气体而使压力没有太大的变化。
另外，在上述成膜方法的各实施例中，将N2气体用作各吹扫工序的吹扫气体、第2气体供给工序的压力调整用气体，但是也可以取代该N2气体而使用Ar、He等稀有气体。而且，在上述各个实施例中，将N2气体用作各吹扫工序的吹扫气体、第2气体供给工序的压力调整用气体，但是可以取代上述N2气体，而使用稀有气体、H2（氢）气体，或者将H2（氢）气体与该N2气体、稀有气体混合到一起使用。特别是若使用H2气体，则该H2气体发挥对硅的迁移进行抑制的作用，因此能够防止硅膜、硅锗膜微粒化而附着的情况，能够进一步提高嵌入特性。
另外，在上述成膜方法的各实施例中，主要在第2气体供给工序中供给压力调整用气体，但是也可以取代在第2气体供给工序中供给压力调整用气体而在第1气体供给工序中也供给压力调整用气体，或者在第2气体供给工序中供给压力调整用气体并且在第1气体供给工序中也供给压力调整用气体。另外，在上述成膜方法的各实施例中，以将甲硅烷用作硅烷类气体的情况为例进行了说明，但是并不限定于此，能够使用从由甲硅烷和高级硅烷组成的组中选择的1种以上的气体种类。
另外，在上述成膜方法的各实施例中，为了使膜含有杂质（掺杂物）而使用了BCl3气体，但是并不限定于此，上述含杂质气体能够使用从由BCl3、PH3、PF3、AsH3、PCl3、B2H6组成的组中选择的1种以上的气体种类，也可以使膜掺有各种杂质。
另外，若使晶种膜88变厚，则会使非晶态的含杂质的硅膜90、硅锗膜136的膜厚增加，会损害半导体装置的微细化。另外，晶种膜88用于均匀地产生非晶态的含杂质的硅的核、硅锗的核的膜。因此，晶种膜88的厚度最好较薄，优选为单原子层级别的厚度左右。若提到具体的晶种膜88的厚度，则优选为0.1nm～5.0nm。
另外，作为氨基硅烷类气体，优选1价氨基硅烷类气体、例如DIPAS（二异丙基氨基硅烷）。而且，优选不使氨基硅烷分解，而例如使氨基硅烷吸附在作为基底的绝缘膜2上。例如，DIPAS在450℃以上发生热分解。若氨基硅烷发生热分解，则有时在所形成的膜中带入碳（C）、氮（N）等杂质。通过使氨基硅烷不发生分解就例如吸附在作为基底的绝缘膜2上，能够获得能够抑制在所形成的膜中带入杂质的情况这样的优点。
另外，非晶态的含杂质的硅膜90和硅锗膜136的厚度优选为1nm～100nm，但是例如也可以形成为1nm～50nm的范围的厚度。作为上述成膜方法，既可以是如上所述地简单地交替供给两种气体，也可以是层叠原子级别或分子级别的厚度的薄膜的、所谓的ALD（AtomicLayerDeposition：原子层沉积）方法。而且，也可以使硅烷类气体的供给是非饱和吸附并且使含杂质气体的供给是饱和吸附。
另外，在上述各实施例中，在第1步骤中，以将氨基硅烷类气体用作晶种膜用原料气体的情况为例进行了说明，但是也能够如上所述地将在氨基硅烷类气体和高级硅烷之中的至少任一种气体用作晶种膜用原料气体。例如在将高级硅烷用作晶种膜用原料气体的情况下（不使用氨基硅烷类气体），形成晶种膜时的工艺温度在例如为400℃左右，晶种膜形成为约1nm～2nm的厚度。在该情况下，晶种膜的表面粗糙度也比较良好并成为连续膜的状态。
另外，在将氨基硅烷类气体用作晶种膜用原料气体的情况下（不使用高级硅烷），由于在膜厚不会相对于供给时间增加的范围内使用氨基硅烷类气体，因此能够作为1个分子层（约0.1nm～0.5nm）左右的晶种膜的膜厚来使用。在该情况下的工艺温度在例如25℃～550℃左右，也能够实现比使用了上述高级硅烷来形成晶种膜时的情况更低的温度下的晶种膜的形成。
另外，在第1步骤中，如上所述，能够将氨基硅烷类气体和高级硅烷用作晶种膜用原料气体。具体来说，存在以下方式：第1方式，最先使上述氨基硅烷类气体流动，接着使上述高级硅烷流动；第2方式，将由最先使上述氨基硅烷类气体流动的工序和接着使上述高级硅烷流动的工序构成的1个序列（sequence）进行多次；以及第3方式，其同时使上述氨基硅烷类气体和上述高级硅烷流动。
在上述第1方式、即交替地将上述氨基硅烷类气体和上述高级硅烷流动各1次方式的情况下，能够获得表面粗糙度比通过使高级硅烷单独流动而形成的晶种膜的表面粗糙度良好的、作为连续膜的晶种膜。另外，在上述第2方式、即交替地使上述氨基硅烷类气体和上述高级硅烷多次重复流动的方式的情况下，能够获得比上述第1技术方案厚的、作为连续膜的晶种膜。
另外，在上述第3方式的情况下，能够在短时间内形成晶种膜，在生产率方面有利。
另外，在上述本发明中，作为能够在第1步骤和第2步骤中使用的上述高级硅烷，例如用SimH2m+2（其中，m为2以上的自然数）式表示的硅的氢化物优选从以下高级硅烷中的至少一种中选择。
乙硅烷（Si2H6）
丙硅烷（Si3H8）
丁硅烷（Si4H10）
戊硅烷（Si5H12）
己硅烷（Si6H14）
庚硅烷（Si7H16）
而且作为高级硅烷，例如用SinH2n（其中，n为3以上的自然数）式表示的硅的氢化物优选从以下高级硅烷中的至少一种中选择。
环丙硅烷（Si3H6）
环丁硅烷（Si4H8）
环戊硅烷（Si5H10）
环己硅烷（Si6H12）
环庚硅烷（Si7H14）
在此，在第1步骤中将高级硅烷用作晶种膜用原料气体的情况下，取代氨基硅烷类气体的供给系统而设置高级硅烷气体的供给系统，或者与氨基硅烷类气体的供给系统一同设置高级硅烷气体的供给系统。另外，在第1步骤和第2步骤中分别使用高级硅烷的情况下，例如当然能够兼用1个硅烷类气体供给部件52。
另外，在此，如图1所示，以处理容器14为单层的单管式的批量型的成膜装置为例进行了说明，但是并不限定于此，也能够将本发明应用于处理容器14是由内筒和外筒构成的双重管式的批量型的成膜装置。而且，气体喷嘴52A、54A、56A、80A使用了只从其顶端喷出气体的直管式气体喷嘴，但是并不限定于此，也可以使用在沿着处理容器14的长度方向配置的气体管上以规定的间距设置多个气体喷射孔并从各气体喷射孔喷射气体的、所谓的分散型气体喷嘴。
而且，在此，以如上所述地一次处理多张半导体晶圆W的批量式成膜装置为例进行了说明，但是并不限定于此，当然也能够将本发明应用于1张1张地处理半导体晶圆W的、所谓的单张式的成膜装置。
另外，在此，作为被处理体，以半导体晶圆为例进行了说明，但是该半导体晶圆还包括硅基板、GaAs、SiC、GaN等化合物半导体基板，而且并不限定于上述的基板，也能够将本发明应用于液晶显示装置所使用的玻璃基板、陶瓷基板等。
采用本发明的薄膜的形成方法和成膜装置，能够发挥如下的优异的作用效果。
采用上述本发明的一技术方案的发明，在能够进行真空排气的处理容器内在被处理体的表面上形成晶种膜和含杂质的硅膜的薄膜的形成方法具有以下步骤：第1步骤，向处理容器内供给由氨基硅烷类气体和高级硅烷之中的至少任一种气体构成的晶种膜用原料气体而在被处理体的表面上形成上述晶种膜；以及第2步骤，向处理容器内供给硅烷类气体和含杂质气体而形成非晶态的含杂质的硅膜，因此，即使在较低的温度下，也能够形成嵌入特性良好并且提高了表面粗糙度的精度的非晶态的含杂质的硅膜。
采用上述本发明的另一技术方案的发明，在能够进行真空排气的处理容器内在被处理体的表面上形成晶种膜和硅锗膜的薄膜的形成方法具有以下步骤：第1步骤，向上述处理容器内供给由氨基硅烷类气体和高级硅烷之中的至少任一种气体构成的晶种膜用原料气体而在上述被处理体的表面形成上述晶种膜；以及第2步骤，向上述处理容器内供给硅烷类气体和含锗气体而形成上述硅锗膜，因此，即使在较低的温度下，也能够形成嵌入特性良好并且提高了表面粗糙度的精度的硅锗膜。
本申请基于2011年9月30日向日本特许厅提交的日本专利申请第2011－217390号和2011年11月2日提交的日本专利申请第2011－240840号要求优先权，其全部公开内容作为参照包括在本说明书中。

Claims (27)

1.一种薄膜的形成方法，其用于在能够进行真空排气的处理容器内在半导体基板的表面上的凹部形成晶种膜和含杂质的硅膜，其特征在于，
该薄膜的形成方法具有以下步骤：
第1步骤，向上述处理容器内供给由氨基硅烷类气体构成的或者由氨基硅烷类气体和高级硅烷构成的晶种膜用原料气体而在上述半导体基板的表面上的凹部形成上述晶种膜；以及
第2步骤，向上述处理容器内供给硅烷类气体和含杂质气体而在形成有上述晶种膜的半导体基板的表面上的凹部形成非晶态的上述含杂质的硅膜。
2.根据权利要求1所述的薄膜的形成方法，其特征在于，
在上述第2步骤中，交替地重复进行第1气体供给工序和第2气体供给工序，在该第1气体供给工序中以硅烷类气体吸附在上述半导体基板的表面上的凹部的状态向上述处理容器内供给该硅烷类气体，在该第2气体供给工序中向上述处理容器内供给含杂质气体。
3.根据权利要求1所述的薄膜的形成方法，其特征在于，
在上述第2步骤中，向上述处理容器内同时供给上述硅烷类气体和上述含杂质气体。
4.根据权利要求1所述的薄膜的形成方法，其特征在于，
上述硅膜的厚度为1nm～100nm。
5.根据权利要求1所述的薄膜的形成方法，其特征在于，
上述第1步骤的工艺温度在25℃～550℃的范围内。
6.根据权利要求1所述的薄膜的形成方法，其特征在于，
上述第1步骤的工艺温度和上述第2步骤的工艺温度设定得相同。
7.根据权利要求1所述的薄膜的形成方法，其特征在于，
将上述氨基硅烷类气体和上述高级硅烷用作上述第1步骤中的晶种膜用原料气体。
8.根据权利要求7所述的薄膜的形成方法，其特征在于，
在上述第1步骤中，最先使上述氨基硅烷类气体流动，接着使上述高级硅烷流动。
9.根据权利要求7所述的薄膜的形成方法，其特征在于，
在上述第1步骤中，将由最先使上述氨基硅烷类气体流动的工序和接着使上述高级硅烷流动的工序构成的1个序列进行多次。
10.根据权利要求7所述的薄膜的形成方法，其特征在于，
在上述第1步骤中，同时使上述氨基硅烷类气体和上述高级硅烷流动。
11.根据权利要求2所述的薄膜的形成方法，其特征在于，
上述第1气体供给工序的工艺温度和第2气体供给工序的工艺温度分别在350℃～600℃的范围内。
12.根据权利要求2所述的薄膜的形成方法，其特征在于，
上述第1气体供给工序和第2气体供给工序中的工艺压力分别在27Pa～6665Pa、即0.2Torr～50Torr的范围内。
13.根据权利要求2所述的薄膜的形成方法，其特征在于，
在上述第1气体供给工序与上述第2气体供给工序之间进行用于排除上述处理容器内的残留气体的吹扫工序。
14.根据权利要求13所述的薄膜的形成方法，其特征在于，
在上述吹扫工序的整个期间或部分期间中供给用于促进残留气体的排除的吹扫气体。
15.根据权利要求2所述的薄膜的形成方法，其特征在于，
在上述第1气体供给工序和上述第2气体供给工序之中的至少任一个气体供给工序中供给压力调整用气体。
16.根据权利要求1所述的薄膜的形成方法，其特征在于，
上述硅烷类气体由从甲硅烷和高级硅烷组成的组中选择的1种以上的气体种类构成。
17.根据权利要求1所述的薄膜的形成方法，其特征在于，
上述含杂质气体由从BCl3、PH3、PF3、AsH3、PCl3、B2H6组成的组中选择的1种以上的气体种类构成。
18.根据权利要求1所述的薄膜的形成方法，其特征在于，
上述晶种膜的厚度为0.1nm～5.0nm。
19.根据权利要求1所述的薄膜的形成方法，其特征在于，
上述氨基硅烷类气体包括从BAS(丁基氨基硅烷)、BTBAS(双叔丁基氨基硅烷)、DMAS(二甲氨基硅烷)、BDMAS(双(二甲氨基)硅烷)、TDMAS(三(二甲氨基)硅烷)、DEAS(二乙基氨基硅烷)、BDEAS(双(二乙基氨基)硅烷)、DPAS(二丙基氨基硅烷)、DIPAS(二异丙基氨基硅烷)、以及HEAD(六乙基氨基二硅烷)组成的组中选择的1种以上的气体。
20.根据权利要求1所述的薄膜的形成方法，其特征在于，
在形成了所有的上述薄膜之后，进行退火工序。
21.一种薄膜的形成方法，其用于在能够进行真空排气的处理容器内在半导体基板的表面上的凹部形成晶种膜和硅锗膜，其特征在于，
该薄膜的形成方法具有以下步骤：
第1步骤，向上述处理容器内供给由氨基硅烷类气体构成的或者由氨基硅烷类气体和高级硅烷构成的晶种膜用原料气体而在上述半导体基板的表面上的凹部形成上述晶种膜；以及
第2步骤，向上述处理容器内供给硅烷类气体和含锗气体而在形成有上述晶种膜的半导体基板的表面上的凹部形成上述硅锗膜。
22.根据权利要求21所述的薄膜的形成方法，其特征在于，
在上述第2步骤中，为了使上述硅锗膜含有杂质而使用含杂质气体。
23.根据权利要求22所述的薄膜的形成方法，其特征在于，
在上述第2步骤中，交替地重复进行第1气体供给工序和第2气体供给工序，在该第1气体供给工序中以上述硅烷类气体和上述含锗气体吸附在上述半导体基板的表面上的凹部的状态向上述处理容器内供给上述硅烷类气体和上述含锗气体，在该第2气体供给工序中向上述处理容器内供给含杂质气体。
24.根据权利要求22所述的薄膜的形成方法，其特征在于，
在上述第2步骤中，向上述处理容器内同时供给上述硅烷类气体、上述含锗气体以及上述含杂质气体。
25.根据权利要求21所述的薄膜的形成方法，其特征在于，
上述含锗气体由从甲锗烷和Ge2H6组成的组中选择的1种以上的气体构成。
26.根据权利要求21所述的薄膜的形成方法，其特征在于，
上述硅锗膜的厚度为1nm～100nm。
27.一种成膜装置，其用于在半导体基板的表面上的凹部形成含杂质的薄膜，其特征在于，
该成膜装置包括：
处理容器，其能够容纳上述半导体基板；
保持部件，其用于在上述处理容器内保持上述半导体基板；
加热部件，其用于加热上述半导体基板；
气体供给部件，其用于向上述处理容器内供给所需的气体；
真空排气系统，其用于排出上述处理容器内的气氛气体；
控制部件，其用于控制装置整体的动作，从而执行权利要求1所述的薄膜的形成方法。
CN201210371168.4A 2011-09-30 2012-09-28 薄膜的形成方法和成膜装置 Active CN103031530B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011-217390 2011-09-30
JP2011217390 2011-09-30
JP2011240840A JP5741382B2 (ja) 2011-09-30 2011-11-02 薄膜の形成方法及び成膜装置
JP2011-240840 2011-11-02

Publications (2)

Publication Number Publication Date
CN103031530A CN103031530A (zh) 2013-04-10
CN103031530B true CN103031530B (zh) 2016-06-15

Family

ID=47992949

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210371168.4A Active CN103031530B (zh) 2011-09-30 2012-09-28 薄膜的形成方法和成膜装置

Country Status (5)

Country Link
US (2) US9145604B2 (zh)
JP (1) JP5741382B2 (zh)
KR (2) KR101536226B1 (zh)
CN (1) CN103031530B (zh)
TW (1) TWI517215B (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5544343B2 (ja) * 2010-10-29 2014-07-09 東京エレクトロン株式会社 成膜装置
US9353442B2 (en) 2011-10-28 2016-05-31 Tokyo Electron Limited Apparatus for forming silicon-containing thin film
JP5793398B2 (ja) * 2011-10-28 2015-10-14 東京エレクトロン株式会社 シード層の形成方法及びシリコン含有薄膜の成膜方法
US9337018B2 (en) 2012-06-01 2016-05-10 Air Products And Chemicals, Inc. Methods for depositing films with organoaminodisilane precursors
JP5925673B2 (ja) * 2012-12-27 2016-05-25 東京エレクトロン株式会社 シリコン膜の成膜方法および成膜装置
JP5947710B2 (ja) 2012-12-27 2016-07-06 東京エレクトロン株式会社 シード層の形成方法、シリコン膜の成膜方法および成膜装置
JP6059085B2 (ja) * 2013-05-27 2017-01-11 東京エレクトロン株式会社 トレンチを充填する方法及び処理装置
JP6082712B2 (ja) 2013-07-31 2017-02-15 東京エレクトロン株式会社 シリコン膜の成膜方法および薄膜の成膜方法
JP6267374B2 (ja) * 2013-07-31 2018-01-24 東京エレクトロン株式会社 シリコン膜の成膜方法
JP6092040B2 (ja) * 2013-08-02 2017-03-08 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP6174943B2 (ja) * 2013-08-22 2017-08-02 東京エレクトロン株式会社 凹部を充填する方法
JP6267080B2 (ja) * 2013-10-07 2018-01-24 東京エレクトロン株式会社 シリコン窒化物膜の成膜方法および成膜装置
JP6150724B2 (ja) * 2013-12-27 2017-06-21 東京エレクトロン株式会社 凹部を充填する方法
US20150303060A1 (en) 2014-04-16 2015-10-22 Samsung Electronics Co., Ltd. Silicon precursor, method of forming a layer using the same, and method of fabricating semiconductor device using the same
JP6258813B2 (ja) * 2014-08-12 2018-01-10 東京エレクトロン株式会社 ゲルマニウム膜の成膜方法および成膜装置
TWI564419B (zh) * 2014-09-30 2017-01-01 Film forming apparatus and film forming method
JP6456185B2 (ja) * 2015-02-26 2019-01-23 東京エレクトロン株式会社 シリコン含有膜の成膜方法
KR101706747B1 (ko) * 2015-05-08 2017-02-15 주식회사 유진테크 비정질 박막의 형성방법
JP6584348B2 (ja) * 2016-03-07 2019-10-02 東京エレクトロン株式会社 凹部の埋め込み方法および処理装置
JP6690496B2 (ja) 2016-03-17 2020-04-28 東京エレクトロン株式会社 成膜方法及び成膜装置
JP6624998B2 (ja) * 2016-03-30 2019-12-25 東京エレクトロン株式会社 ボロンドープシリコンゲルマニウム膜の形成方法および形成装置
JP6585551B2 (ja) * 2016-06-15 2019-10-02 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP6902958B2 (ja) * 2017-08-02 2021-07-14 東京エレクトロン株式会社 シリコン膜の形成方法および形成装置
CN109750274B (zh) * 2017-11-01 2021-10-22 长鑫存储技术有限公司 半导体生产设备及半导体工艺方法
JP6777624B2 (ja) * 2017-12-28 2020-10-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP7072399B2 (ja) * 2018-02-21 2022-05-20 東京エレクトロン株式会社 タングステン膜の成膜方法、成膜システム及び記憶媒体
KR102540252B1 (ko) * 2018-07-10 2023-06-07 주식회사 원익아이피에스 반도체 소자의 제조 방법
JP7058575B2 (ja) 2018-09-12 2022-04-22 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7190880B2 (ja) * 2018-11-26 2022-12-16 東京エレクトロン株式会社 半導体膜の形成方法及び成膜装置
JP7203670B2 (ja) * 2019-04-01 2023-01-13 東京エレクトロン株式会社 成膜方法及び成膜装置
KR20210152743A (ko) 2020-06-09 2021-12-16 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR20230085207A (ko) * 2021-02-19 2023-06-13 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 방법, 기판 처리 장치, 프로그램 및 반도체 장치의 제조 방법
JP2022143997A (ja) * 2021-03-18 2022-10-03 キオクシア株式会社 半導体製造方法および半導体製造装置
TW202324637A (zh) * 2021-10-27 2023-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成摻雜聚矽層的方法、及晶圓處理爐

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101908481A (zh) * 2009-06-04 2010-12-08 东京毅力科创株式会社 用于形成含有非晶碳膜的构造的分批处理方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766909B2 (ja) 1984-07-26 1995-07-19 新技術事業団 元素半導体単結晶薄膜の成長法
US4582696A (en) * 1985-04-15 1986-04-15 Ford Motor Company Method of making a special purity silicon nitride powder
JP3158259B2 (ja) * 1992-01-29 2001-04-23 株式会社東芝 成膜方法
JP3156878B2 (ja) * 1992-04-30 2001-04-16 株式会社東芝 半導体装置およびその製造方法
JP3761918B2 (ja) 1994-09-13 2006-03-29 株式会社東芝 半導体装置の製造方法
US7034353B2 (en) * 1998-02-27 2006-04-25 Micron Technology, Inc. Methods for enhancing capacitors having roughened features to increase charge-storage capacity
KR101027485B1 (ko) * 2001-02-12 2011-04-06 에이에스엠 아메리카, 인코포레이티드 반도체 박막 증착을 위한 개선된 공정
US7026219B2 (en) * 2001-02-12 2006-04-11 Asm America, Inc. Integration of high k gate dielectric
KR100681274B1 (ko) * 2004-11-25 2007-02-09 삼성전자주식회사 커패시터 및 그 제조 방법
JP4258518B2 (ja) * 2005-03-09 2009-04-30 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
KR100655691B1 (ko) * 2005-09-21 2006-12-08 삼성전자주식회사 커패시터 및 이의 제조 방법.
JP4820864B2 (ja) 2006-03-30 2011-11-24 三井造船株式会社 プラズマ原子層成長方法及び装置
WO2008016650A2 (en) * 2006-07-31 2008-02-07 Applied Materials, Inc. Methods of forming carbon-containing silicon epitaxial layers
JP2008053605A (ja) * 2006-08-28 2008-03-06 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び層生成制御方法
US20080067568A1 (en) * 2006-09-15 2008-03-20 Qimonda Ag Capacitor with hemispherical silicon-germanium grains and a method for making the same
KR20100019414A (ko) * 2007-03-06 2010-02-18 베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크. 원자층 증착을 위한 기술
US7655556B2 (en) * 2007-03-23 2010-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures for semiconductor devices
US8454928B2 (en) * 2007-09-17 2013-06-04 L'air Liquide Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Tellurium precursors for GST deposition
JP4935687B2 (ja) * 2008-01-19 2012-05-23 東京エレクトロン株式会社 成膜方法及び成膜装置
CN101939825B (zh) * 2008-02-07 2013-04-03 住友电木株式会社 半导体用膜、半导体装置的制造方法以及半导体装置
US8471731B2 (en) * 2009-07-07 2013-06-25 Honeywell International Inc. Near end-of-life indication for light emitting diode (LED) aircraft navigation light
JP5495847B2 (ja) * 2010-02-24 2014-05-21 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および基板処理方法
JP2011216784A (ja) * 2010-04-01 2011-10-27 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
KR101728135B1 (ko) * 2010-06-11 2017-04-18 삼성전자 주식회사 반도체 소자의 제조방법
JP5573772B2 (ja) * 2010-06-22 2014-08-20 東京エレクトロン株式会社 成膜方法及び成膜装置
JP5977002B2 (ja) * 2011-08-25 2016-08-24 東京エレクトロン株式会社 トレンチの埋め込み方法および半導体集積回路装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101908481A (zh) * 2009-06-04 2010-12-08 东京毅力科创株式会社 用于形成含有非晶碳膜的构造的分批处理方法

Also Published As

Publication number Publication date
TWI517215B (zh) 2016-01-11
CN103031530A (zh) 2013-04-10
JP5741382B2 (ja) 2015-07-01
US9145604B2 (en) 2015-09-29
US20150270126A1 (en) 2015-09-24
KR20130035913A (ko) 2013-04-09
US20130084693A1 (en) 2013-04-04
TW201318039A (zh) 2013-05-01
KR101630748B1 (ko) 2016-06-15
KR20150075066A (ko) 2015-07-02
JP2013082986A (ja) 2013-05-09
US9777366B2 (en) 2017-10-03
KR101536226B1 (ko) 2015-07-13

Similar Documents

Publication Publication Date Title
CN103031530B (zh) 薄膜的形成方法和成膜装置
US8753984B2 (en) Method and apparatus for forming silicon nitride film
KR101813312B1 (ko) 실리콘막의 성막 방법, 박막의 성막 방법 및 단면 형상 제어 방법
KR101498960B1 (ko) 박막의 형성 방법 및 성막 장치
US20140199839A1 (en) Film-forming method for forming silicon oxide film on tungsten film or tungsten oxide film
CN106920737B (zh) 半导体器件的制造方法及衬底处理装置
KR101446002B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체
US9263256B2 (en) Method of forming seed layer, method of forming silicon film, and film forming apparatus
JP5925673B2 (ja) シリコン膜の成膜方法および成膜装置
CN107026077B (zh) 半导体器件的制造方法及衬底处理装置
CN107180749B (zh) 半导体器件的制造方法、衬底处理装置及气体供给系统
US10840094B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP5854112B2 (ja) 薄膜の形成方法及び成膜装置
JP2018160516A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
CN113053725A (zh) 膜形成方法和膜形成装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant