JP6322305B2 - 薄膜の成膜方法 - Google Patents

薄膜の成膜方法 Download PDF

Info

Publication number
JP6322305B2
JP6322305B2 JP2017009275A JP2017009275A JP6322305B2 JP 6322305 B2 JP6322305 B2 JP 6322305B2 JP 2017009275 A JP2017009275 A JP 2017009275A JP 2017009275 A JP2017009275 A JP 2017009275A JP 6322305 B2 JP6322305 B2 JP 6322305B2
Authority
JP
Japan
Prior art keywords
seed layer
silicon
thin film
silicon film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017009275A
Other languages
English (en)
Other versions
JP2017085164A (ja
Inventor
長谷部 一秀
一秀 長谷部
高橋 和也
和也 高橋
克彦 小森
克彦 小森
純和 古澤
純和 古澤
岡田 充弘
充弘 岡田
寛之 林
寛之 林
柿本 明修
明修 柿本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2017085164A publication Critical patent/JP2017085164A/ja
Application granted granted Critical
Publication of JP6322305B2 publication Critical patent/JP6322305B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

この発明は、薄膜の成膜方法に関する。
半導体集積回路装置のコンタクトホールやラインの埋め込み、素子や構造を形成するための薄膜にはシリコン、例えば、アモルファスシリコンが使用されている。アモルファスシリコンの成膜方法は、例えば、特許文献1、2に記載されている。特許文献1には、モノシランを400〜600℃にて熱分解してアモルファスシリコン膜を成膜する方法が記載され、特許文献2には、ジシランなら400〜500℃にて分解、トリシランなら350〜450℃にて分解、テトラシランなら300〜400℃にて分解して、アモルファスシリコン膜を成膜する方法が記載されている。
しかし、アモルファスシリコンで、微細化が進んだコンタクトホールやラインを埋め込もうとすると、成膜後のアモルファスシリコンはコンタクトホール部でのカバレッジが悪く、大きなボイド(Void)が発生してしまう。大きなボイドがコンタクトホールやライン内に発生すると、例えば、抵抗値の増大を引き起こす要因の一つとなる。これは、アモルファスシリコン膜の表面ラフネスの精度が悪いこともその要因にある。
そこで、アモルファスシリコン膜の表面ラフネスの精度を改善するために、アモルファスシリコン膜を成膜する前に下地表面上にアミノシラン系ガスを供給し、下地表面上にシード層を予め形成しておく、というアモルファスシリコン膜の成膜方法が、特許文献3、4に記載されている。
特開昭63−29954号公報 特開平1−217956号公報 特開2011−249764号公報 特開2013−95945号公報
しかし、近時、シリコン膜、例えば、アモルファスシリコン膜の、表面ラフネスの精度の改善要求とともに、更なる薄膜化の要求が厳しさを増してきている。
特許文献3、4においては、表面ラフネスの精度の改善という目的を達成できるが、更なる薄膜化の要求を考慮した場合、2nmオーダー付近でピンホールを生じやすくなり、2nmオーダー以下の薄膜化が難しくなってくる、という事情がある。
また、特許文献4においては、シード層の形成に、アミノシラン系ガスの他、分子式中のシリコンが2つとなるもの、例えば、ヘキサキスエチルアミノジシランなどを用いることができることについての記載があるが、ヘキサキスエチルアミノジシランを用いた、具体的な例については記載がない。
この発明は、上記事情に鑑みて為されたもので、更なる薄膜化の要求に対しても対応可能であり、かつ、表面ラフネスの精度をも改善することも可能な、被処理面に孔又は溝を有する被処理体上に、薄膜を成膜する技術を提供する。
この発明に係る薄膜の成膜方法は、被処理面に孔又は溝を有する被処理体上に、薄膜を成膜する薄膜の成膜方法であって、(1)前記被処理面上に、分子式中にシリコンを2つ以上含む高次アミノシラン系ガスを供給し、前記被処理面上にシリコンを吸着させて第1シード層を形成する工程と、(2)前記第1シード層上に、分子式中にシリコンを2つ以上含み、アミノ基を含まない高次シラン系ガスを供給し、前記第1シード層上にシリコンを堆積させて第2シード層を形成する工程と、(3)前記第2シード層上に、アミノ基を含まないシラン系ガスを供給し、前記第2シード層上にシリコンを堆積させ、前記孔又は溝を塞がない膜厚で、前記孔又は溝に対応した開口部を残しつつ、シリコン膜を形成する工程と、(4)前記シリコン膜を、前記孔又は溝に沿って残しつつエッチングし、前記シリコン膜の前記孔又は溝に対応した開口部を広げる工程と、(5)前記開口部が広げられた前記シリコン膜上に、前記開口部を埋め込む薄膜を形成する工程と、を備え、前記(1)工程における処理温度を350℃以下室温(25℃)以上の範囲とする。
この発明によれば、更なる薄膜化の要求に対しても対応可能であり、かつ、表面ラフネスの精度をも改善することも可能な、被処理面に孔又は溝を有する被処理体上に、薄膜を成膜する薄膜の成膜方法を提供することができる。
この発明の第1の実施形態に係るシリコン膜の成膜方法のシーケンスの一例を示す流れ図 (A)図〜(C)図は図1中に示すシーケンス中の被処理体の状態を概略的に示す断面図 処理時間と膜厚との関係を示す図 処理温度と膜厚との関係を示す図 図4に示した関係をアレニウスプロットとして示した図 シード層3の処理温度とシード層3上に形成されるシリコン膜4の膜厚との関係を示す図 シード層3の処理圧力とシード層3上に形成されるシリコン膜4の膜厚との関係を示す図 シード層3の処理圧力とシード層3上に形成されるシリコン膜4の表面のヘイズとの関係を示す図 (A)図はシリコンの吸着密度が高い場合を示す断面図、(B)図はシリコンの吸着密度が低い場合を示す断面図 シード層3の処理時間とシード層3上に形成されるシリコン膜4の膜厚との関係を示す図 シード層3の処理時間とシード層3上に形成されるシリコン膜4の表面のヘイズとの関係を示す図 原料ガスをモノシランとした場合のシリコン膜4の表面の二次電子像を示す図面代用写真 原料ガスを高次シランとした場合のシリコン膜4の表面の二次電子像を示す図面代用写真 この発明の第2の実施形態に係るシリコン膜の成膜方法の応用例1に係るシーケンスの一例を示す流れ図 (A)図〜(D)図は図14中に示すシーケンス中の被処理体の状態を概略的に示す断面図 (A)図〜(F)図はこの発明の第2の実施形態に係るシリコン膜の成膜方法の応用例2に係るシーケンスの一例における被処理体の状態を概略的に示す断面図 シード層3および第2シード層3aに対し、不純物を拡散させている状態を示す断面図 エッチング後のシリコン膜4に対し、不純物を拡散させている状態を示す断面図 (A)図〜(C)図は“エッチングカバレージ”の定義を説明するための断面図 (A)図は孔又は溝5の初期状態を示す断面図、(B)図は開口部6のアスペクト比が“37.5”である場合を示す断面図、(C)図は開口部6のアスペクト比が“12”である場合を示す断面図 アスペクト比とエッチングカバレージとの関係を示す図 (A)図〜(I)図はこの発明の第2の実施形態に係るシリコン膜の成膜方法の応用例3に係るシーケンスの一例における被処理体の状態を概略的に示す断面図 シード層3および第2シード層3aに対し、不純物を拡散させている状態を示す断面図 エッチング後のシリコン膜4に対し、不純物を拡散させている状態を示す断面図 (A)図〜(D)図はこの発明の第2の実施形態に係るシリコン膜の成膜方法の応用例3に係るシーケンスの他の例における被処理体の状態を概略的に示す断面図 (A)図および(B)図は第2シード層へのドープ例を示す断面図 (A)図および(B)図はシリコン膜へのドープ例を示す断面図 第2シード層への他のドープ例を示す断面図 シリコン膜への他のドープ例を示す断面図 (A)図〜(C)図はシリコン膜の最終形状を示す断面図 この発明の第3の実施形態に係る成膜装置の一例を概略的に示す断面図 処理ガス供給機構の変形例を示す図
以下、この発明の実施形態を、図面を参照して説明する。なお、全図にわたり、共通の部分には共通の参照符号を付す。
(第1の実施形態)
<明細書中の定義>
本明細書においてはアモルファスシリコンと記載した場合、アモルファスシリコンのみを指す用語ではなく、本明細書において開示する表面ラフネスの精度を達成できるアモルファス〜ナノサイズの結晶粒が集まったナノ結晶シリコン、及び上記アモルファスシリコンと上記ナノ結晶シリコンとが混在したシリコンの全てを含む用語と定義する。
また、本明細書においては1Torrを133Paと定義する。
<成膜方法>
図1はこの発明の第1の実施形態に係るシリコン膜の成膜方法のシーケンスの一例を示す流れ図、図2(A)〜図2(C)は図1中に示すシーケンス中の被処理体の状態を概略的に示す断面図である。
まず、図2(A)に示す被処理体、例えば、シリコン基板1を、成膜装置の処理室に搬入する。シリコン基板1上にはシリコン酸化物膜2が形成されている。本例においては、シリコン酸化物膜2の表面が、シリコン膜が成膜される被処理面となる。シリコン酸化物膜2は、自然酸化膜、熱酸化膜およびCVD膜のいずれであってもよい。
また、被処理面は、シリコン酸化物膜2に限られることはない。例えば、シリコン基板1自体を被処理面としてもよいし、シリコンを含む物質、例えば、シリコン膜、シリコン窒化物膜、シリコン酸窒化膜、シリコン炭化物膜、シリコン酸炭窒化膜であってもよい。また、低誘電率絶縁膜であっても、金属膜であってもよい。
次に、図1及び図2(B)に示すように、シリコン酸化物膜2の表面(被処理面)上に、シリコンを吸着させてシード層3を形成する。シード層3は、処理ガスとして、シリコン酸化物膜2の表面上に、分子式中にシリコンを2つ以上含む高次アミノシラン系ガス(以下、高次アミノシラン系ガスと略記する)を供給することで形成される。また、シード層3を形成する際の処理温度は、350℃以下室温(25℃)以上とされる(ステップ1)。
高次アミノシラン系ガスの例としては、
((R1R2)N)Si2X+2-n-m(R3) …(A)、又は
((R1R2)N)Si2X-n-m(R3) …(B)
ただし、(A)および(B)式において、
nはアミノ基の数で1〜6の自然数
mはアルキル基の数で0および1〜5の自然数
R1、R2、R3=CH、C、C
R1=R2=R3、又は同じでなくてもよい
R3=Clでもよい
Xは2以上の自然数
の式で表わされるシリコンのアミノ化合物を挙げることができる。そして、上記(A)式、および上記(B)式で表わされるシリコンのアミノ化合物を少なくとも一種類含むガスを、ステップ1において使用される処理ガスとして選ぶことができる。
上記(A)式で表わされる高次アミノシラン系ガスの例としては、
ジイソプロピルアミノジシラン(SiN(iPr)
ジイソプロピルアミノトリシラン(SiN(iPr)
ジイソプロピルアミノクロロジシラン(SiClN(iPr)
ジイソプロピルアミノクロロトリシラン(SiClN(iPr)
等を挙げることができる。処理ガスは、これらのガスの中から、少なくとも一つを選ぶことができる。
また、上記(B)式で表わされる高次アミノシラン系ガスの例としては、
ジイソプロピルアミノシクロトリシラン(SiN(iPr)
ジイソプロピルアミノクロロシクロトリシラン(SiClN(iPr)
等を挙げることができる。処理ガスは、これらのガスの中から、少なくとも一つを選ぶことができる。
本例では、上記(A)式で表わされるジイソプロピルアミノジシラン(以下DIPADSという)を用いた。
ステップ1における処理条件の一例は、
DIPADS流量: 200sccm
処 理 時 間 : 1min
処 理 温 度 : 250℃
処 理 圧 力 : 133Pa(1Torr)
である。
次に、図1及び図2(C)に示すように、シード層3上に、シリコンを堆積させてシリコン膜4を形成する(ステップ2)。シリコン膜4は、処理ガスとして、シード層3の表面上に、アミノ基を含まないシラン系ガスを供給することで形成される。形成されるシリコン膜4は、例えばアモルファスシリコンである。
アミノ基を含まないシラン系ガスの例としては、
Si2X+2(ただし、Xは1以上の自然数) …(C)、又は
Si2X(ただし、Xは1以上の自然数) …(D)
の式で表されるシリコンの水素化物を挙げることができる。そして、上記(C)式、および上記(D)式で表わされるシリコンの水素化物を、少なくとも一種類含むガスを、ステップ2における処理ガス(シリコン原料ガス)として選ぶことができる。
上記(C)式で表わされるシリコンの水素化物の例としては、
モノシラン(SiH
ジシラン(Si
トリシラン(Si
テトラシラン(Si10
ペンタシラン(Si12
ヘキサシラン(Si14
ヘプタシラン(Si16
を挙げることができる。ステップ2において使用される処理ガスは、これらのガスの中から、少なくとも一つを選ぶことができる。
また、上記(D)式で表わされるシリコンの水素化物の例としては、
シクロトリシラン(Si
シクロテトラシラン(Si
シクロペンタシラン(Si10
シクロヘキサシラン(Si12
シクロヘプタシラン(Si14
を挙げることができる。ステップ2において使用される処理ガスは、これらのガスの中から、少なくとも一つを選ぶことができる。
本例では、上記(C)式で表わされるモノシラン(SiH)を用いた。
ステップ2における処理条件の一例は、
SiH流量 : 500sccm
堆 積 時 間 : 10min
堆 積 温 度 : 510℃
堆 積 圧 力 : 53.2Pa(0.4Torr)
である。
このように、第1の実施形態に係るシリコン膜の成膜方法によれば、シリコン酸化物膜2の表面(被処理面)上に高次アミノシラン系ガスを供給し、シリコン酸化物膜2の表面上にシリコンを吸着させてシード層3を形成した後(ステップ1)、シード層3上にアミノ基を含まないシラン系ガスを供給し、シード層3上にシリコンを堆積させてシリコン膜4を形成する(ステップ2)。
さらに、第1の実施形態に係るシリコン膜の成膜方法によれば、ステップ1における処理温度を、350℃以下室温(25℃)以上とする。これによる利点について、以下、説明する。
<処理温度と反応モードとの関係>
まず、処理温度と、高次アミノシラン系ガスにより形成されるシリコン膜の反応モードとの関係について説明する。
図3は、処理時間と膜厚との関係を示す図である。図3の縦軸は高次アミノシラン系ガスにより形成されるシリコン膜の膜厚を示し、横軸は処理時間を示している。図3に示す関係は、以下の処理条件において求められたものである。
処 理 ガ ス : DIPADS
処理ガス流 量 : 200sccm
処 理 温 度 : 300℃、350℃、375℃、400℃
処 理 時 間 : 1min、又は10min
処 理 圧 力 : 133Pa(1Torr)
図3に示すように、処理時間を1minから10minへと長くすると、形成されるシリコン膜の膜厚は厚くなる。しかし、処理温度が350℃の場合と375℃の場合との間で、僅か25℃の違いにも関わらず、成長レートが極端に大きくなる傾向が判明した。これは、処理温度が350℃以下であると、反応モードは堆積反応(CVD反応)ではなく吸着反応となり、処理温度が350℃を超えると、反応モードが吸着反応から堆積反応に変化するのではないか、と推測される。そこで、本願発明者らは、DIPADSの流量を絞り、反応モードの変化に関してより精細な分析を進めた。
図4は、処理温度と膜厚との関係を示す図である。図4に示す関係は、以下の処理条件において求められたものである。
処 理 ガ ス : DIPADS
処理ガス流 量 : 50sccm
処 理 温 度 : 200℃、250℃、300℃、350℃
375℃、400℃、425℃、450℃
処 理 時 間 : 10min
処 理 圧 力 : 133Pa(1Torr)
図4に示すように、DIPADSの流量を50sccmへ下げた場合においても、DIPADSの流量が200sccmの場合と同様に、処理温度が350℃の場合と375℃の場合との間で、シリコン膜の膜厚が厚くなりだす傾向があることがわかった。
図5は、図4に示した関係をアレニウスプロットとして示した図である。
図5にも示されているように、処理温度が350℃以下の領域においては、アレニウスプロットに傾きがほとんどみられない。つまり、DIPADSは活性化していない。また、処理温度が350℃を超えると、アレニウスプロットに傾きが現れる。つまり、DIPADSは活性化している。
図5に示す関係から、処理温度が350℃以下の領域では、DIPADSの反応モードは吸着反応となり、処理温度が350℃を超えた領域では、DIPADSの反応モードは堆積反応となることが確認された。本願は、シード層3の形成に有効な発明である。シード層3には、厚い膜厚は求めない。このため、シード層3は、被処理面上にシリコンが吸着されることで形成されればよい。したがって、高次アミノシラン系ガスを用いてシード層3をシリコンの吸着反応により形成する、という観点から、処理温度は350℃以下室温(25℃)以上がよい。
このように、高次アミノシラン系ガスを用いてシード層3を形成する際、その処理温度を350℃以下室温(25℃)以上とすることで、形成されるシード層3をシリコンが被処理面上に吸着させることで形成でき、シード層3の厚さを薄くできる、という利点を得ることができる。
<処理温度350℃以下の領域でのシード効果>
次に、処理温度350℃以下の領域でのシード効果について説明する。
[1.シード層3の処理温度とシリコン膜4の膜厚との関係]
処理条件を以下のように設定した上で処理温度をパラメータとしてシード層3を形成し(ステップ1)、処理条件を固定してシード層3上にシリコン膜4を形成し(ステップ2)、形成されるシリコン膜4の膜厚を比較してみた。
・ステップ1
DIPADS流量: 200sccm
処 理 時 間 : 1min
処 理 温 度 : 350℃→300℃→250℃→200℃
処 理 圧 力 : 133Pa(1Torr)
・ステップ2
SiH流量 : 500sccm
堆 積 時 間 : 10min
堆 積 温 度 : 510℃
堆 積 圧 力 : 53.2Pa(0.4Torr)
その結果を図6に示す。図6は、シード層の処理温度とシード層上に形成されるシリコン膜の膜厚との関係を示す図である。
通常ならば、シード層3を形成する際の処理温度を下げると、シード層3による効果が薄れる、と予想されたのであるが、図6に示すように、予想に反した結果が得られた。
図6に示すように、シード層3上に形成されるシリコン膜4の膜厚は、シード層3の処理温度を350℃から300℃に下げると、シリコン膜4の膜厚は約6.43nmから約6.34nmへと下がる。しかし、シード層3の処理温度を300℃から250℃に下げると、シリコン膜4の膜厚は、反対に上がったのである。しかも、その膜厚は、処理温度350℃での膜厚約6.43nmを超え、約6.61nmに達した。シード層3の処理温度を250℃から200℃に下げると、膜厚は約6.03nmへと下がる。なお、膜厚の面内均一性は、処理温度200℃の場合で8.7%とばらつきがやや大きいが、総じて実用に供し得る範囲に収まっている。
上記知見から、高次アミノシラン系ガスを用いたシード層3の形成においては、被処理面上にシリコンを効率良く吸着させることが可能となる最適な温度帯が、処理温度300℃未満200℃超の間に存在することが確認された。この確認を進めるため、シリコン膜4の膜厚の圧力依存性を調べることにした。もしも、最適な温度帯であれば、処理圧力に依存することなく、被処理面上にシリコンが高密度に並んだ、ほぼ完全吸着であるシード層3が形成されるはずである。ほぼ完全吸着であるシード層3が形成されれば、シード層3上に形成されるシリコン膜4の膜厚には大きな変化が見られない、つまり、圧力依存性はないはずである、という仮定である。
[2.シード層3の処理圧力とシリコン膜4の膜厚との関係]
処理条件を以下のように設定した上で、処理圧力をパラメータとしてシード層3を形成し(ステップ1)、処理条件を固定してシード層3上にシリコン膜4を形成し(ステップ2)、形成されるシリコン膜4の膜厚を比較してみた。
・ステップ1
DIPADS流量: 200sccm
処 理 時 間 : 1min
処 理 温 度 : 300℃又は250℃
処 理 圧 力 : 133Pa→66.5Pa→13.3Pa
(1Torr→0.5Torr→0.1Torr)
・ステップ2(条件の変更無し)
その結果を図7に示す。図7は、シード層3の処理圧力とシード層3上に形成されるシリコン膜4の膜厚との関係を示す図である。
(a) シード層3の処理時間が1minで処理温度が300℃の場合
図7に示すように、シリコン膜4の膜厚は、処理圧力が下がるにつれて減少する傾向が確認された。処理時間1minで処理温度が300℃の場合には、被処理面上に並んだシリコンの密度は低めであり、シード層3は、完全吸着により形成はされていないであろう、と推測される。なお、膜厚の面内均一性は、実用に供し得る範囲に収まっている。
(b) シード層3の処理時間が1minで処理温度が250℃の場合
図7に示すように、シリコン膜4の膜厚は、処理圧力が下がると若干減少するが、処理温度が300℃の場合に比較すれば、その減少量は小さく、しかも、ほぼフラットに近いことが確認された。この結果から、シード層3の処理時間が1minの場合には、処理温度は300℃よりも250℃の方が、被処理面上にはシリコンが高密度で並び、シード層3は、より完全吸着に近い状態で形成されているであろう、と推測される。なお、膜厚の面内均一性についても、実用に供し得る範囲に収まっている。
[3.シード層3の処理圧力とシリコン膜4のヘイズとの関係]
シード層3が、より完全吸着に近い状態で形成されているか否かを検証するために、上記6つのサンプルにおけるシリコン膜4の表面のヘイズを調べてみた。被処理面上にシリコンが高密度で並び、シード層3がより完全吸着に近い状態で形成されていれば、その上に形成されるシリコン膜4の表面の微小凹凸が小さくなり、良好なヘイズが観測されるであろう、との仮定からである。
図8は、シード層3の処理圧力とシード層3上に形成されるシリコン膜4の表面のヘイズとの関係を示す図である。
図8に示すように、シード層3の処理時間が1minの場合には、処理温度は300℃よりも250℃の方が、良好なヘイズが観測された。これは、処理温度が250℃の場合においては、図9(A)に示すように、単位時間(本例では1min)当たりの被処理面上におけるシリコンの吸着密度が高まってシード層3がより完全吸着に近い状態となり得る。この結果、シード層3の上に形成されるシリコン膜4の表面の微小凹凸が小さくなり、シリコン膜4の表面ラフネスが改善されているもの、と推測できる。
これに対して、処理温度が300℃の場合においては、シリコン膜4の膜厚の減少とともに、ヘイズの悪化が観測されている。これは、処理圧力が低くなるにつれて、図9(B)に示すように、単位時間(本例では1min)当たりの被処理面上におけるシリコンの吸着密度が、処理温度が250℃の場合に比較して低くなり、ピンホールや隙間が比較的多いシード層3が形成されているもの、と推測される。
このように、高次アミノシラン系ガスを用いた処理において、反応モードが吸着反応となる処理温度が350℃以下の領域では、被処理面上にシリコンを効率良く吸着させることが可能となる最適な温度帯が存在する。本例においては、処理温度300℃未満200℃超の間である。
したがって、高次アミノシラン系ガスを用いた処理を、上記最適な温度帯にて行うことで、効率的な層の形成、例えば、低温かつ短時間で良質のシード層3の形成を行うことができる。また、上記最適な温度帯のうち、特に、好ましい温度範囲は、処理温度250℃±25℃未満の範囲である。
[4.シード層3の処理時間とシリコン膜4の膜厚との関係]
ここまで説明したように、高次アミノシラン系ガスを用いてシード層3を形成した場合、処理温度350℃以下の領域での被処理面上へのシリコンの吸着には、最適な温度帯があることがわかった。最適な温度帯を使えば、短い処理時間であっても、シリコンの吸着密度が高い良質なシード層3を得ることができる。しかも、処理圧力に大きく左右されることもない。その最適な温度帯とは、処理温度300℃未満200℃超の範囲である。中でも、処理温度250℃付近が良好であり、250℃±25℃未満の範囲内であれば、処理温度250℃と同様な利点を得ることができるであろう。
しかしながら、プロセスによっては、プロセスの低温化の観点から、処理温度250℃±25℃未満の範囲よりもシード層3の処理温度をもっと低くしたい要求もある。
反対に、スループット向上の観点から、処理温度250℃±25℃未満の範囲よりもシード層3の処理温度をもっと高くし、成膜処理時における処理温度に近づけたい、という要求もある。処理温度の制御範囲を小さくすることで、昇温、高温に要する時間を短縮したい、という観点からである。
そこで、シード層3の処理時間とシリコン膜4の膜厚との関係を、さらに調べてみた。
・ステップ1
DIPADS流量: 200sccm
処 理 時 間 : 1min→3min→5min→10min
処 理 温 度 : 300℃又は250℃又は200℃
処 理 圧 力 : 133Pa(1Torr)
・ステップ2(条件の変更無し)
その結果を図10に示す。図10は、シード層3の処理時間とシード層3上に形成されるシリコン膜4の膜厚との関係を示す図である。
<処理温度300℃の場合>
図10に示すように、シード層3の処理時間を1minから5min、10minへと長くするにつれて、シリコン膜4の膜厚は増加する傾向を示す。
<処理温度250℃の場合>
図10に示すように、シード層3の処理時間を1minから3min、5min、10minへと長くしても、シリコン膜4の膜厚は、ほぼフラットなままである。
<処理温度200℃の場合>
図10に示すように、シード層3の処理時間を1minから、3min、10minへと長くすると、シリコン膜4の膜厚は増加する傾向を示す。
さらに、上記図10のサンプルにおけるシリコン膜4の表面のヘイズを調べてみた。
図11は、シード層3の処理時間とシード層3上に形成されるシリコン膜4の表面のヘイズとの関係を示す図である。
<処理温度300℃の場合>
図11に示すように、シード層3の処理時間を1minから5min、10minへと長くすると、シリコン膜4の表面のヘイズは改善する傾向を示す。
<処理温度250℃の場合>
図11に示すように、シード層3の処理時間を1minから3min、5min、10minへと長くすると、処理時間が1minから3minになるときには、シリコン膜4の表面のヘイズは改善する傾向を示すが、3min、5min、10minでは、ほぼフラットなままである。
<処理温度200℃の場合>
図11に示すように、シード層3の処理時間を1minから、3min、10minへと長くすると、シリコン膜4の表面のヘイズは改善する傾向を示す。なお、処理時間が1min、3minにおいては、実用的には困難かもしれない値がでているが、処理時間を3minを超える時間とすると、実用的に充分である値に回復している。
これらの結果から、処理温度を、300℃以上350℃以下としたい場合には、シード層3の処理時間を5min以上の有限値とすると、実用的に充分なレベルのシード層3を得ることができる。
また、処理温度を、200℃以下室温(25℃)以上としたい場合には、シード層3の処理時間を3min以上の有限値とすると、実用的に充分なレベルのシード層3を得ることができる。
[シリコン膜4の原料ガスについて]
次に、シード層3上に形成されるシリコン膜4の原料ガスについて説明する。
シード層3上にはシリコン膜4が形成される。シリコン膜4の膜厚には、実用可能な最小膜厚が存在する。実用可能な最小膜厚は、膜厚を薄くしても、ピンホールが発生することがない膜厚である。最小膜厚は、シリコン膜4の原料ガスに依存する。例えば、原料ガスがアミノ基を含まないモノシランガスか、アミノ基を含まないジシラン以上の高次シラン系ガスかである。
<シリコン膜4の原料ガスがモノシランガスの場合>
図12は、原料ガスをモノシランとした場合のシリコン膜4の表面の二次電子像を示す図面代用写真である。図12には、シード層3を形成しなかった場合(シード層なし)、シード層3を分子式中にシリコンを1つだけ含むアミノシラン系ガスを用いて形成した場合(アミノシランシード)、高次アミノシラン系ガスを用いて形成した場合(高次アミノシランシード)についてそれぞれ示されている。
図12に示すように、シリコン膜の4の原料ガスがモノシランガスの場合、シリコン膜4のピンホールなしで実用可能な最小膜厚は、
・シード層なし :15nmオーダー
・アミノシランシード : 8nmオーダー
・高次アミノシランシード: 6nmオーダー
である。
<シリコン膜4の原料ガスが高次シラン系ガスの場合>
図13は、原料ガスを高次シラン系ガスとした場合のシリコン膜4の表面の二次電子像を示す図面代用写真である。
図13に示すように、シリコン膜の4の原料ガスが高次シラン系ガス、例えば、ジシランの場合、シリコン膜4のピンホールなしで実用可能な最小膜厚は、
・シード層なし : 4nmオーダー
・アミノシランシード : 3nmオーダー
・高次アミノシランシード: 2nmオーダー
である。
図12、および図13に示されるように、シリコン膜4の膜厚を薄くしたい場合には、シリコン膜4の原料ガスを、ジシラン以上の高次シラン系ガスとするとよい。もちろん、シリコン膜4に厚い膜厚が要求される場合には、モノシランガスを用いることが可能である。なお、プロセス上、例えば、ピンホールを許容可能な場合には、シリコン膜4の原料ガスを高次シラン系ガスとした場合、シリコン膜4の膜厚を2nm未満の有限値に、また、シリコン膜4の原料ガスをモノシランガスとした場合、シリコン膜4の膜厚を6nm未満の有限値に、それぞれ設定することも可能である。これらの場合、ピンホールは発生するであろうが、シード層がない場合に比較すれば、表面ラフネスを改善できる利点は得られる。
このようにシリコン膜4の原料ガスは、シリコン膜4に要求される膜厚に応じて、アミノ基を含まないモノシランガスとするか、アミノ基を含まないジシラン以上の高次シラン系ガスとするかが選択されることがよい。
アミノ基を含まないジシラン以上の高次シラン系ガスとしては、
ジシラン(Si)、
Si2m+2(ただし、mは3以上の自然数)の式で表されるシリコンの水素化物
Si2n(ただし、nは3以上の自然数)の式で表されるシリコンの水素化物
の少なくとも一つを含むガスから選択することができる。
また、上記Si2m+2(ただし、mは3以上の自然数)の式で表されるシリコンの水素化物が、
Si
Si10
Si12
Si14
Si16
の少なくとも一つから選ぶことができる。
また、上記Si2n(ただし、nは3以上の自然数)の式で表されるシリコンの水素化物が、
Si
Si
Si10
Si12
Si14
の少なくともいずれか一つから選ぶことができる。
また、図12および図13に示す結果からは、シリコン膜4の成膜に際し、シード層3は形成しないよりも、形成することが好ましいことが理解できる。シリコン膜4へのピンホールの発生を抑制することができるためである。さらに、シード層3の形成に使用される処理ガスとしては、分子式中にシリコンを1つだけ含むアミノシラン系ガスよりも、分子式中にシリコンを2つ以上含む高次アミノシラン系ガスを使用することが好ましいことも理解できる。シリコン膜4へのピンホールの発生を、さらに抑制することができるためである。
(第2の実施形態)
上記第1の実施形態において、シード層3上に形成されるシリコン膜の膜厚を薄くしたい場合には、原料ガスを、アミノ基を含まないジシラン以上の高次シラン系ガスが選択されることがよいことを説明した。
第2の実施形態は、シード層3上に形成されるシリコン膜の原料ガスを、アミノ基を含まないジシラン以上の高次シラン系ガス(以下高次シラン系ガスと略記する)を選択した場合に好適となる応用例に関する。
<応用例1:多重シード層>
シード層3上に形成されるシリコン膜の原料ガスを高次シラン系ガスとした場合、ピンホールの発生が抑制されたシリコン膜を薄く形成することができる。これは、シード層3を多重シード層とする場合に有効である。
図14はこの発明の第2の実施形態に係るシリコン膜の成膜方法の応用例1に係るシーケンスの一例を示す流れ図、図15(A)〜図15(D)は図14中に示すシーケンス中の被処理体の状態を概略的に示す断面図である。
まず、図15(A)に示す被処理体、例えば、シリコン基板1を、成膜装置の処理室に搬入する。図15(A)に示す被処理体は図2(A)に示した被処理体と同様のものであり、シリコン基板1上にはシリコン酸化物膜2が形成されたものである。シリコン酸化物膜2の表面は、シリコン膜が成膜される被処理面となる。なお、被処理面を構成する物質は、第1の実施形態と同様、シリコン酸化物膜2に限られるものではない。
次に、図14及び図15(B)に示すように、シリコン酸化物膜2の表面(被処理面)上に、シリコンを吸着させてシード層3を形成する。シード層3は、第1の実施形態と同様に、処理ガスとして、シリコン酸化物膜2の表面上に、高次アミノシラン系ガスを供給することで形成され、シード層3を形成する際の処理温度は、350℃以下室温(25℃)以上とされる(ステップ1)。高次アミノシラン系ガスとしては、第1の実施形態のステップ1において説明したものを選択することができる。本例ではDIPADSを用いた。処理条件も第1の実施形態のステップ1において説明した条件でよい。
次に、図14及び図15(C)に示すように、シード層3上に、シリコンを堆積させて第2シード層3aを形成する(ステップ3)。第2シード層3aは、処理ガスとして、シード層3の表面上に、アミノ基を含まないジシラン以上の高次シラン系ガスを供給することで形成される。本例では、第2シード層3aの処理ガスとしてジシランを用いた。第2シード層3aの膜厚は、図13に示したように、ピンホールの発生が抑制される最小膜厚付近、例えば2nmオーダーから4nmオーダーの範囲がよいであろう。本例では、2nmオーダー(2nm以上3nm未満)の膜厚とした。処理条件は、第2シード層3aの膜厚が2nmオーダーとなるように、例えば、堆積時間が調節されればよい。ステップ3における処理条件の一例は、
Si流量 : 300sccm
堆 積 時 間 : 16min
堆 積 温 度 : 400℃
堆 積 圧 力 : 133Pa(1Torr)
である。ただし、プロセス上、例えば、ピンホールを許容可能な場合には、第2シード層3aの膜厚を2nm以上4nm以下に設定する必要はなく、4nm以下の有限値とすることも可能である。
次に、図14及び図15(D)に示すように、第2シード層3a上に、シリコンを堆積させてシリコン膜4を形成する(ステップ4)。シリコン膜4は、処理ガスとして、第2シード層3aの表面上に、アミノ基を含まないシラン系ガスを供給することで形成される。アミノ基を含まないシラン系ガスとしては、第1の実施形態のステップ2において説明したものを選択することができる。本例ではモノシランを用いた。処理条件も第1の実施形態のステップ2において説明した条件でよい。形成されるシリコン膜4は、例えばアモルファスシリコンである。もちろん、シリコン膜4の処理ガスには、アミノ基を含まないジシラン以上の高次シラン系ガスを用いることもできる。この場合、アミノ基を含まないジシラン以上の高次シラン系ガスとしては、第2シード層3aの処理ガスとして用いたアミノ基を含まないジシラン以上の高次シラン系ガスに対して同次以下のシラン系ガスを用いることが好ましい。例えば、第2シード層3aの処理ガスとしてジシラン(Si)を用いた場合には、シリコン膜4の処理ガスにはジシラン(Si)、又はモノシラン(SiH)を用いることが好ましい。また、例えば、第2シード層3aの処理ガスとしてトリシラン(Si)を用いた場合には、シリコン膜4の処理ガスにはトリシラン(Si)、又はジシラン(Si)、又はモノシラン(SiH)を用いることが好ましい。
このように、シード層3上に、アミノ基を含まない高次シラン系ガスを用いてシリコン膜を、堆積(気相成長)又は吸着により形成する場合には、シリコン膜を多重シード層のうちの一層、本例では第2シード層3aとして応用することが可能である。これは、形成されるシリコン膜の膜厚が薄くても、ピンホールの発生を抑制することができることによる。
このような第2の実施形態によれば、シード層3上に、膜厚が薄く、ピンホールもなく平坦性にも優れた薄い第2シード層3aを、堆積又は吸着により形成することができる。このため、第2シード層3a上には、平坦性に優れたシリコン膜4を、同じく堆積により形成できる、という利点を得ることができる。
<応用例2:多重シード層+孔又は溝の埋め込みの一例>
応用例2は、応用例1に示した多重シード層上にシリコン膜を形成し、シリコン膜によって孔又は溝の埋め込むシーケンスに関する。
図16(A)〜図16(F)はこの発明の第2の実施形態に係るシリコン膜の成膜方法の応用例2に係るシーケンスの一例中の被処理体の状態を概略的に示す断面図である。
まず、図16(A)に示すように、シリコン基板1上にはシリコン酸化物膜2が形成されている。シリコン酸化物膜2には、その表面からシリコン基板1に達する孔又は溝5が形成されている。本例では、このような構造を持つ被処理体に対し、シード層3を形成する。
次に、図16(B)に示すように、孔又は溝5を持つシリコン酸化物膜2の表面(被処理面)上に、第1、第2の実施形態にて説明した方法に従ってシード層3を形成する。
次に、図16(C)に示すように、シード層3上に、第2の実施形態にて説明した方法に従って第2シード層3aを形成する。これにより多重シード層が形成される。シード層3および第2シード層3aはそれぞれ、ノンドープで形成されることが好ましい。これは、シード層3および第2シード層3aを含む多重シード層の表面の平坦性を維持する観点からである。つまり、シード層3および第2シード層3aを、ドナー又はアクセプタとなる不純物、例えば、ヒ素、リン、ボロンをドープしながら形成すると、多重シード層の表面の平坦性が損なわれる可能性がある。この可能性は、シード層3および第2シード層3aをノンドープで形成することによって解消できる。
また、シード層3および第2シード層3aをノンドープで形成した場合には、図17に示すように、シード層3および第2シード層3aを形成した後、例えば、気相拡散法によってドナー又はアクセプタとなる不純物をドープするようにしてもよい。このようにシード層3および第2シード層3aをノンドープで形成した後、ドナー又はアクセプタとなる不純物、例えば、ヒ素、リン、ボロンを気相拡散法によってドープすることで、多重シード層の表面に良好な平坦性を保ったまま、多重シード層の抵抗値を下げることができる。
次に、図16(D)に示すように、シード層3および第2シード層3aを含む多重シード層上に、アミノ基を含まないシラン系ガスを供給し、多重シード層上にシリコンを堆積させ、シリコン膜4を形成する。このとき、シリコン膜4は、孔又は溝5を塞がない膜厚で、孔又は溝5に対応した開口部6を残しつつ形成する。このときのアミノ基を含まないシラン系ガスであるが、モノシランガスでも、ジシラン以上の高次シランガスでもどちらでも選択することが可能であるが、ステップカバレージの良さを考慮すると、モノシランガスを選択することがよい。モノシランガスを原料ガスとして形成されたシリコン膜は、例えば、ジシランガスを原料ガスとして形成されたシリコン膜に比較して、孔又は溝5を被覆する際の、ステップカバレージを良好にしやすいためである。
次に、図16(E)に示すように、シリコン膜4を、孔又は溝5に沿って残しつつエッチングし、シリコン膜4の孔又は溝5に対応した開口部6を広げる。本例では、断面がV字型となるようにシリコン膜4をエッチングする。本明細書では、これをV字型エッチングという。
なお、シリコン膜4についても、シード層3および第2シード層3aと同様に、ノンドープで形成されることが好ましい。シリコン膜4の表面の平坦性を維持する観点からである。シリコン膜4をノンドープで形成した場合には、図18に示すように、シリコン膜4を図16(E)に示したようにエッチングした後、例えば、気相拡散法によってドナー又はアクセプタとなる不純物をドープするようにしてもよい。このようにシリコン膜4をノンドープで形成し、エッチングした後、ドナー又はアクセプタとなる不純物、例えば、ヒ素、リン、ボロンを気相拡散法によってドープすることで、シリコン膜4の抵抗値を下げることができる。
次に、図16(F)に示すように、開口部6が広げられたシリコン膜4上に、開口部6を埋め込む薄膜7を形成する。薄膜7は、シリコン膜でも、シリコン膜以外の薄膜、例えば、金属膜であってもよい。
このように、第2の実施形態は、被処理面に形成された孔又は溝、本例ではシリコン酸化物膜2に形成された孔又は溝5を埋め込む埋め込みシーケンスに応用することが可能である。
<V字型エッチング:アスペクト比依存性>
ところで、図16(E)に示したV字型エッチング後におけるシリコン膜4の、孔又は溝5内における断面形状には、図16(D)に示した堆積工程後におけるシリコン膜4の、孔又は溝5に対応した開口部6のアスペクト比と関係があることが確認された。
この関係を説明するために、“エッチングカバレージ”という言葉を定義する。
図19(A)〜図19(C)は“エッチングカバレージ”の定義を説明するための断面図である。
図19(A)は初期状態の断面図である。初期状態において、例えば、トップ膜厚が25nm、ボトム膜厚が25nmのシリコン膜4が形成されていたとする。これをエッチングした後、図19(B)に示すように、トップ膜厚が5nm、ボトム膜厚が5nmにそれぞれコンフォーマルにエッチングされたとする。この状態を、エッチングカバレージ=0%とする。また、図19(C)に示すように、エッチングした後、トップ膜厚が5nmにエッチングされ、ボトム膜厚が25nmのままであったとする。この状態をエッチングカバレージ=100%とする。
図20(A)は孔又は溝5の初期状態を示す断面図、図20(B)はシリコン膜4の孔又は溝5に対応した開口部6のアスペクト比が“37.5”である場合を示す断面図、図20(C)は同アスペクト比が“12”である場合を示す断面図、図21は、アスペクト比とエッチングカバレージとの関係を示す図である。
図21に示すように、開口部6のアスペクト比が“12”のとき、エッチングカバレージは約27%程度となる。これに対し、開口部6のアスペクト比が“37.5”のとき、エッチングカバレージは約89%程度となる。これらの点を直線に乗せると、アスペクト比が0(つまり平面)では、エッチングカバレージは約0%に近づく。
このように、図16(D)に示した堆積工程後におけるシリコン膜4の、孔又は溝5に対応した開口部6のアスペクト比は、図16(E)に示したV字型エッチング後におけるシリコン膜4の、孔又は溝5内における断面形状と関係がある。
つまり、V字型エッチング後の孔又は溝5内におけるシリコン膜4の断面形状を、孔又は溝5の底に向かって狭くなるように制御したい場合(エッチングカバレージを100%に近づけたい)、開口部6のアスペクト比を大きくするとよい。これは開口部6のアスペクト比が大きくなるにしたがって、エッチングガスが開口部6の奥へ入りにくくなり、その結果、シリコン膜4の断面形状が、エッチングカバレージ100%に近づくようになるためである。
このように、シリコン膜4を形成した後の開口部6のアスペクト比を制御することによって、V字型エッチング後の孔又は溝5内におけるシリコン膜4の断面形状を制御することが可能となる。このように断面形状を制御できる結果、V字型エッチング後のエッチングカバレージが100%に近く、薄膜7によって、より埋め込みやすくなる開口部6が得られる、という利点を得ることができる。
<応用例3:多重シード層+孔又は溝の埋め込みの他例>
応用例3は、応用例1に示した多重シード層上にシリコン膜を形成し、シリコン膜によって孔又は溝の埋め込む別のシーケンスに関する。
図22(A)〜図22(I)はこの発明の第2の実施形態に係るシリコン膜の成膜方法の応用例3に係るシーケンスの一例中の被処理体の状態を概略的に示す断面図である。
まず、図22(A)〜図22(C)に示すように、応用例2にて、図16(A)〜図16(C)を参照して説明した方法にしたがって、第2シード層3aを形成する。本例においても、シード層3および第2シード層3aはそれぞれノンドープで形成されることが好ましく、ノンドープで形成した場合には、図23に示すように、例えば、気相拡散法によってドナー又はアクセプタとなる不純物をシード層3および第2シード層3aにドープしてもよい。
次に、図22(D)に示すように、シード層3および第2シード層3aを含む多重シード層上に、アミノ基を含まないシラン系ガスを供給し、多重シード層上にシリコンを堆積させ、シリコン膜4を形成する。本例においては、シリコン膜4のステップカバレージは、さほど問わない。よって、途中で孔又は溝5が塞がれてしまってもよい。
次に、図22(E)に示すように、シリコン膜4、シード層3および第2シード層3aをエッチングし、孔又は溝5の底に、シリコン膜4を残す。
本例においても、シリコン膜4はノンドープで形成されることが好ましく、ノンドープで形成した場合には、図24に示すように、例えば、気相拡散法によってドナー又はアクセプタとなる不純物を、エッチング後のシリコン膜4にドープしてもよい。
次に、図22(F)に示すように、図22(B)および図22(C)に示した工程を繰り返し、シード層3および第2シード層3aを再度形成する。
次に、図22(G)に示すように、図22(D)に示した工程を繰り返し、シリコン膜4を再度形成する。この後、図22(H)に示すように、図22(E)に示した工程を繰り返し、シリコン膜4、シード層3および第2シード層3aをエッチングし、孔又は溝5の底に、シリコン膜4を残す。
以下、図22(B)〜図22(E)に示した工程を、設計された回数繰り返すことで、図22(I)に示すように、孔又は溝5を、シリコン膜4によって埋め込む。
このように、第2の実施形態は、被処理面に形成された孔又は溝、本例ではシリコン酸化物膜2に形成された孔又は溝5を、多重シード層の形成、シリコン膜4の堆積そしてエッチングを繰り返して埋め込んでいく、埋め込みシーケンスにも応用することが可能である。
なお、図22(A)〜図22(I)に示した例においては、
・シード層3および第2シード層3aを含む多重シード層の形成
・シリコン膜4の形成
・シリコン膜4、及び多重シード層のエッチング
の3つの工程を、設計された回数繰り返した。
しかし、図25(A)〜図25(D)に示すように、“シード層3および第2シード層3aを含む多重シード層の形成”は、最初の1層目のみとし、2層目以降は、
・シリコン膜4の形成
・シリコン膜4のエッチング
の2つの工程を、設計された回数繰り返すようにすることも可能である。
<応用例4:第2シード層およびシリコン膜へのドープの例>
本第2実施形態において、第2シード層3aおよびシリコン膜4へドナー又はアクセプタとなる不純物をドープする場合には、図26(A)および図27(A)に示すように、原料ガス(処理ガス)を用いて、ノンドープの第2シード層3aおよびシリコン膜4を形成した後、図26(B)および図27(B)に示すように、ノンドープの第2シード層3aおよびシリコン膜4に対して、ドナー又はアクセプタとなる不純物、例えば、ヒ素、リン、ボロンを含むドーピングガスを供給し、これらの不純物を気相拡散法によってノンドープの第2シード層3aおよびシリコン膜4中にドープすることが好ましいとした。これは、第2シード層3a(多重シード層)、並びにシリコン膜4の表面それぞれに、良好な平坦性を保ったまま抵抗値を下げることができる、という利点が得られるためである。
しかしながら、プロセスによっては、ある程度の表面ラフネスについては許容される場合がある。この場合には、図28および図29に示すように、原料ガス(処理ガス)および上記ドーピングガスを同時に供給し、上記不純物がドープされた第2シード層3aおよびシリコン膜4を形成することも可能である。なお、シード層3の形成中においては、原料ガス(処理ガス)と上記ドーピングガスとを同時に供給しても、供給しなくてもどちらでも構わない。即ち、シード層3および第2シード層3aを含む多重シード層を形成する工程において、少なくとも第2シード層3aの形成中に、原料ガス(処理ガス)と上記ドーピングガスとが同時に供給されればよい。
このような図28および図29に示すドープ例は、例えば、図16(A)〜図16(F)、図22(A)〜図22(I)、および図25(A)〜図25(D)を参照して説明した孔又は溝5をシリコン膜4によって埋め込むプロセスにおいて有効である。このようなプロセスにおいては、堆積時の表面が、例えば、エッチング又は研磨によって最終的には後退される場合があるからである。このため、厳密な表面ラフネスの精度が要求されない場合がありうる。図16(A)〜図16(F)に示したプロセスにおけるシリコン膜4の最終形状の一例を図30(A)に、図22(A)〜図22(I)に示したプロセスにおけるシリコン膜4の最終形状の一例を図30(B)に、図25(A)〜図25(D)に示したプロセスにおけるシリコン膜4の最終形状の一例を図30(C)に示しておく。
(第3の実施形態)
次に、この発明の第1、第2の実施形態に係るシリコン膜の成膜方法を実行することが可能な成膜装置の一例を、この発明の第3の実施形態として説明する。
<成膜装置>
図31はこの発明の第3の実施形態に係る成膜装置の一例を概略的に示す断面図である。
図31に示すように、成膜装置100は、下端が開口された有天井の円筒体状の処理室101を有している。処理室101の全体は、例えば、石英により形成されている。処理室101内の天井には、石英製の天井板102が設けられている。処理室101の下端開口部には、例えば、ステンレススチールにより円筒体状に成形されたマニホールド103がOリング等のシール部材104を介して連結されている。
マニホールド103は処理室101の下端を支持している。マニホールド103の下方からは、被処理体として複数枚、例えば、50〜100枚の半導体基板、本例では、シリコン基板1を多段に載置可能な石英製のウエハボート105が処理室101内に挿入可能となっている。これにより、処理室101内にシリコン基板1が収容される。ウエハボート105は複数本の支柱106を有し、支柱106に形成された溝により複数枚のシリコン基板1が支持されるようになっている。
ウエハボート105は、石英製の保温筒107を介してテーブル108上に載置されている。テーブル108は、マニホールド103の下端開口部を開閉する、例えば、ステンレススチール製の蓋部109を貫通する回転軸110上に支持される。回転軸110の貫通部には、例えば、磁性流体シール111が設けられ、回転軸110を気密にシールしつつ回転可能に支持している。蓋部109の周辺部とマニホールド103の下端部との間には、例えば、Oリングよりなるシール部材112が介設されている。これにより処理室101内のシール性が保持されている。回転軸110は、例えば、ボートエレベータ等の昇降機構(図示せず)に支持されたアーム113の先端に取り付けられている。これにより、ウエハボート105および蓋部109等は、一体的に昇降されて処理室101内に対して挿脱される。
成膜装置100は、処理室101内に、処理に使用するガスを供給する処理ガス供給機構114、及び処理室101内に、不活性ガスを供給する不活性ガス供給機構115を有している。
本例の処理ガス供給機構114は、分子式中にシリコンを2つ以上含むアミノシラン系ガス供給源117a(以下、アミノシラン系ガス供給源117aと略す)、およびアミノ基を含まないシラン系ガス供給源117b(以下、シラン系ガス供給源117bと略す)を含んでいる。また、不活性ガス供給機構115は、不活性ガス供給源120を含んでいる。分子式中にシリコンを2つ以上含むアミノシラン系ガスの一例はDIPADS、アミノ基を含まないシラン系ガスの一例はSiである。不活性ガスの一例は窒素ガスである。不活性ガスはパージガス等に利用される。
アミノシラン系ガス供給源117aは、流量制御器121aおよび開閉弁122aを介して、分散ノズル123aに接続されている。同様に、シラン系ガス供給源117bは、流量制御器121bおよび開閉弁122bを介して分散ノズル123bに接続されている。
なお、アミノ基を含まないシラン系ガスと一緒に、ドーパントガスを供給する場合には、図32に示すように、処理ガス供給機構114に、さらにドーパントガス供給源117cを設ければよい。ドーパントガス供給源117cは、流量制御器121dおよび開閉弁122dを介して、分散ノズル123aに接続される。
分散ノズル123a、123bは石英管よりなり、マニホールド103の側壁を内側へ貫通して上方向へ屈曲されて垂直に延びる。分散ノズル123a、123bの垂直部分には、複数のガス吐出孔124が所定の間隔を隔てて形成されている。これにより、各ガスは、ガス吐出孔124から水平方向に処理室101内に向けて略均一に吐出される。
不活性ガス供給源120は、流量制御器121cおよび開閉弁122cを介して、ノズル128に接続されている。ノズル128は、マニホールド103の側壁を貫通し、その先端から不活性ガスを、水平方向に処理室101内に向けて吐出させる。
処理室101内の、分散ノズル123a、123bに対して反対側の部分には、処理室101内を排気するための排気口129が設けられている。排気口129は処理室101の側壁を上下方向へ削りとることによって細長く形成されている。処理室101の排気口129に対応する部分には、排気口129を覆うように断面がコの字状に成形された排気口カバー部材130が溶接により取り付けられている。排気口カバー部材130は、処理室101の側壁に沿って上方に延びており、処理室101の上方にガス出口131を規定している。ガス出口131には、真空ポンプ等を含む排気機構132が接続される。排気機構132は、処理室101内を排気することで処理に使用した処理ガスの排気、及び処理室101内の圧力を処理に応じた処理圧力とする。
処理室101の外周には筒体状の加熱装置133が設けられている。加熱装置133は、処理室101内に供給されたガスを活性化するとともに、処理室101内に収容された被処理体、本例ではシリコン基板1を加熱する。
成膜装置100の各部の制御は、例えばマイクロプロセッサ(コンピュータ)からなるコントローラ150により行われる。コントローラ150には、オペレータが成膜装置100を管理するためにコマンドの入力操作等を行うタッチパネルや、成膜装置100の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース151が接続されている。
コントローラ150には記憶部152が接続されている。記憶部152は、成膜装置100で実行される各種処理をコントローラ150の制御にて実現するための制御プログラムや、処理条件に応じて成膜装置100の各構成部に処理を実行させるためのプログラムすなわちレシピが格納される。レシピは、例えば、記憶部152の中の記憶媒体に記憶される。記憶媒体は、ハードディスクや半導体メモリであってもよいし、CD-ROM、DVD、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。レシピは、必要に応じて、ユーザーインターフェース151からの指示等にて記憶部152から読み出され、読み出されたレシピに従った処理をコントローラ150が実行することで、成膜装置100は、コントローラ150の制御のもと、所望の処理が実施される。
本例では、コントローラ150の制御のもと、上記第1の実施形態に係るシリコン膜の成膜方法、又は上記第2の実施形態に係るシリコン膜の成膜方法にしたがった成膜処理が順次実施される。
上記第1、第2の実施形態に係るシリコン膜の成膜方法は、図31に示すような成膜装置100を用いることによって、1台の成膜装置で実施することができる。
また、成膜装置としては図31に示すようなバッチ式に限らず、枚葉式の成膜装置であっても良い。
以上、この発明を実施形態に従って説明したが、この発明は、上記実施形態に限定されることは無く、種々変形可能である。
上記実施形態においては、被処理体をシリコン基板1としたが、被処理体はシリコン基板1に限られることはなく、微細化の進展が進んでいる電子製品の製造方法、例えば、半導体装置の製造プロセスの他、フラットパネルディスプレイの製造プロセスに好適に用いることができる。
その他、この発明はその要旨を逸脱しない範囲で様々に変形することができる。
1…シリコン基板、2…シリコン酸化物膜、3…シード層、3a…第2シード層、4…シリコン膜、5…孔又は溝、6…開口部、7…薄膜。

Claims (16)

  1. 被処理面に孔又は溝を有する被処理体上に、薄膜を成膜する薄膜の成膜方法であって、
    (1) 前記被処理面上に、分子式中にシリコンを2つ以上含む高次アミノシラン系ガスを供給し、前記被処理面上にシリコンを吸着させて第1シード層を形成する工程と、
    (2) 前記第1シード層上に、分子式中にシリコンを2つ以上含み、アミノ基を含まない高次シラン系ガスを供給し、前記第1シード層上にシリコンを堆積させて第2シード層を形成する工程と、
    (3) 前記第2シード層上に、アミノ基を含まないシラン系ガスを供給し、前記第2シード層上にシリコンを堆積させ、前記孔又は溝を塞がない膜厚で、前記孔又は溝に対応した開口部を残しつつ、シリコン膜を形成する工程と、
    (4) 前記シリコン膜を、前記孔又は溝に沿って残しつつエッチングし、前記シリコン膜の前記孔又は溝に対応した開口部を広げる工程と、
    (5) 前記開口部が広げられた前記シリコン膜上に、前記開口部を埋め込む薄膜を形成する工程と、
    を備え、
    前記(1)工程における処理温度を350℃以下室温(25℃)以上の範囲とすることを特徴とする薄膜の成膜方法。
  2. 前記第1シード層は、前記被処理面上にシリコンを気相成長させずに、前記被処理面上にシリコンを吸着させることで形成し、
    前記シリコンの吸着密度を、前記(1)工程における処理温度を調節することによって、制御することを特徴とする請求項1に記載の薄膜の成膜方法。
  3. 前記(1)工程における処理温度を300℃未満200℃超の範囲とすることを特徴とする請求項1又は請求項2に記載の薄膜の成膜方法。
  4. 前記(1)工程における処理温度を250℃±25℃未満の範囲とすることを特徴とする請求項1又は請求項2に記載の薄膜の成膜方法。
  5. 前記(1)工程を温度200℃未満室温(25℃)以上の範囲とする場合、前記(1)工程における処理時間は、3minを超える有限値の時間とすることを特徴とする請求項1又は請求項2に記載の薄膜の成膜方法。
  6. 前記第2シード層は、前記シード層上にシリコンを気相成長させることで形成されることを特徴とする請求項1から請求項5のいずれか一項に記載の薄膜の成膜方法。
  7. 前記第2シード層の膜厚は、4nm以下の有限値とすることを特徴とする請求項1から請求項6のいずれか一項に記載の薄膜の成膜方法。
  8. 前記(3)工程において使用される前記アミノ基を含まないシラン系ガスは、
    前記(2)工程おいて使用されるアミノ基を含まない高次シラン系ガスに対して同次以下のシラン系ガスであることを特徴とする請求項1から請求項7のいずれか一項に記載の薄膜の成膜方法。
  9. 前記同次以下のシラン系ガスが、
    SiH、又はSi
    であることを特徴とする請求項8に記載の薄膜の成膜方法。
  10. 前記第1シード層および前記第2シード層を形成する際に、少なくとも前記第2シード層の形成中に、原料ガスと、ドナー又はアクセプタとなる不純物を含むドーピングガスとを同時に供給することを特徴とする請求項1から請求項9のいずれか一項に記載の薄膜の成膜方法。
  11. 前記(2)工程の後、
    (6) 前記第1シード層および/または前記第2シード層に、ドナー又はアクセプタとなる不純物をドープする工程を備えていることを特徴とする請求項1から請求項9のいずれか一項に記載の薄膜の成膜方法。
  12. 前記(3)工程において、前記アミノ基を含まないシラン系ガスと、ドナー又はアクセプタとなる不純物を含むドーピングガスとを同時に供給することを特徴とする請求項1から請求項11のいずれか一項に記載の薄膜の成膜方法。
  13. 前記(4)工程の後、
    (7) 前記開口部が広げられた前記シリコン膜に、ドナー又はアクセプタとなる不純物をドープする工程を備えていることを特徴とする請求項1から請求項11のいずれか一項に記載の薄膜の成膜方法。
  14. 前記不純物のドープは、気相拡散法を用いて行われることを特徴とする請求項11又は請求項13に記載の薄膜の成膜方法。
  15. 前記(2)工程後における前記シリコン膜の、前記孔又は溝内における断面形状を制御する場合、
    前記(3)工程後における前記シリコン膜の、前記孔又は溝に対応した開口部のアスペクト比を変えることで制御することを特徴とする請求項1から請求項14のいずれか一項に記載の薄膜の成膜方法。
  16. 前記孔又は溝内における前記シリコン膜の断面形状を、前記孔又は溝の底に向かって狭くなるように制御する場合、前記開口部のアスペクト比を大きくしていくことを特徴とする請求項13に記載の薄膜の成膜方法。
JP2017009275A 2013-07-31 2017-01-23 薄膜の成膜方法 Active JP6322305B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013159604 2013-07-31
JP2013159604 2013-07-31

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014104835A Division JP6082712B2 (ja) 2013-07-31 2014-05-21 シリコン膜の成膜方法および薄膜の成膜方法

Publications (2)

Publication Number Publication Date
JP2017085164A JP2017085164A (ja) 2017-05-18
JP6322305B2 true JP6322305B2 (ja) 2018-05-09

Family

ID=58713317

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017009276A Active JP6267374B2 (ja) 2013-07-31 2017-01-23 シリコン膜の成膜方法
JP2017009275A Active JP6322305B2 (ja) 2013-07-31 2017-01-23 薄膜の成膜方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017009276A Active JP6267374B2 (ja) 2013-07-31 2017-01-23 シリコン膜の成膜方法

Country Status (1)

Country Link
JP (2) JP6267374B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6956592B2 (ja) * 2017-10-31 2021-11-02 東京エレクトロン株式会社 シリコン酸化膜を形成する方法および装置
US10607832B2 (en) 2018-01-15 2020-03-31 Samsung Electronics Co., Ltd. Method and apparatus for forming a thin layer
CN112335032A (zh) 2018-03-09 2021-02-05 应用材料公司 用于通过PECVD进行Si间隙填充的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186169A (ja) * 1997-12-22 1999-07-09 Mitsubishi Heavy Ind Ltd シリコン原子堆積方法
JP2000243930A (ja) * 1999-02-22 2000-09-08 Toshiba Corp 半導体装置の製造方法
JP2003218037A (ja) * 2002-01-21 2003-07-31 Denso Corp 半導体基板の製造方法
CN101288162B (zh) * 2005-10-14 2010-06-09 日本电气株式会社 半导体装置的制造方法及其制造装置
JP5544343B2 (ja) * 2010-10-29 2014-07-09 東京エレクトロン株式会社 成膜装置
US8771807B2 (en) * 2011-05-24 2014-07-08 Air Products And Chemicals, Inc. Organoaminosilane precursors and methods for making and using same
JP5864360B2 (ja) * 2011-06-30 2016-02-17 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP5741382B2 (ja) * 2011-09-30 2015-07-01 東京エレクトロン株式会社 薄膜の形成方法及び成膜装置
JP2013105812A (ja) * 2011-11-11 2013-05-30 Toshiba Corp シリコン膜の形成方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP6267374B2 (ja) 2018-01-24
JP2017085164A (ja) 2017-05-18
JP2017085165A (ja) 2017-05-18

Similar Documents

Publication Publication Date Title
JP6082712B2 (ja) シリコン膜の成膜方法および薄膜の成膜方法
US8895414B1 (en) Method and apparatus for forming amorphous silicon film
JP4967066B2 (ja) アモルファスシリコン膜の成膜方法および成膜装置
JP5947710B2 (ja) シード層の形成方法、シリコン膜の成膜方法および成膜装置
KR102072270B1 (ko) 오목부 내의 결정 성장 방법 및 처리 장치
JP6554438B2 (ja) シリコン膜の形成方法および形成装置
JP5158068B2 (ja) 縦型熱処理装置及び熱処理方法
KR101993043B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP5925673B2 (ja) シリコン膜の成膜方法および成膜装置
CN107026077B (zh) 半导体器件的制造方法及衬底处理装置
CN107180749B (zh) 半导体器件的制造方法、衬底处理装置及气体供给系统
JP5635164B2 (ja) 成膜方法および成膜装置
JP6322305B2 (ja) 薄膜の成膜方法
JP6175541B2 (ja) シード層の形成方法、シリコン膜の成膜方法および成膜装置
KR102165125B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180406

R150 Certificate of patent or registration of utility model

Ref document number: 6322305

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250