JP6175541B2 - シード層の形成方法、シリコン膜の成膜方法および成膜装置 - Google Patents

シード層の形成方法、シリコン膜の成膜方法および成膜装置 Download PDF

Info

Publication number
JP6175541B2
JP6175541B2 JP2016111435A JP2016111435A JP6175541B2 JP 6175541 B2 JP6175541 B2 JP 6175541B2 JP 2016111435 A JP2016111435 A JP 2016111435A JP 2016111435 A JP2016111435 A JP 2016111435A JP 6175541 B2 JP6175541 B2 JP 6175541B2
Authority
JP
Japan
Prior art keywords
seed layer
silicon
forming
film
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016111435A
Other languages
English (en)
Other versions
JP2016184754A (ja
Inventor
智行 大部
智行 大部
孝広 宮原
孝広 宮原
朋幸 永田
朋幸 永田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2016111435A priority Critical patent/JP6175541B2/ja
Publication of JP2016184754A publication Critical patent/JP2016184754A/ja
Application granted granted Critical
Publication of JP6175541B2 publication Critical patent/JP6175541B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)

Description

この発明は、シード層の形成方法、シリコン膜の成膜方法および成膜装置に関する。
半導体集積回路装置のコンタクトホールやラインの埋め込み、素子や構造を形成するための薄膜にはシリコン、例えば、アモルファスシリコンが使用されている。アモルファスシリコンの成膜方法は、例えば、特許文献1に記載されている。特許文献1には、ジシランなら400〜500℃にて分解、トリシランなら350〜450℃にて分解、テトラシランなら300〜400℃にて分解して、アモルファスシリコン膜を成膜する方法が記載されている。
しかし、アモルファスシリコンで、微細化が進んだコンタクトホールやラインを埋め込もうとすると、成膜後のアモルファスシリコンはコンタクトホール部でのカバレッジが悪く、大きなボイド(Void)が発生してしまう。大きなボイドがコンタクトホールやライン内に発生すると、例えば、抵抗値の増大を引き起こす要因の一つとなる。これは、アモルファスシリコン膜の表面ラフネスの精度が悪いこともその要因にある。
そこで、アモルファスシリコン膜の表面ラフネスの精度を改善するために、アモルファスシリコン膜を成膜する前に下地表面上にアミノシラン系ガスを供給し、下地表面上にシード層を予め形成しておく、というアモルファスシリコン膜の成膜方法が、特許文献2に記載されている。
特開平1−217956号公報 特開2011−249764号公報
近時、シリコン膜、例えば、アモルファスシリコン膜の、表面ラフネスの精度の改善要求とともに、成膜プロセスの低温化の要求が厳しさを増してきている。
特許文献2においては、表面ラフネスの精度の改善という目的を達成できるが、成膜プロセスの温度が400℃以上の場合に、特に好ましい。例えば、成膜プロセスの温度を400℃未満、例えば、350℃を上限とした成膜プロセスに適用すると、シード層上に形成される、例えば、アモルファスシリコン膜のインキュベーション時間が、わずかではあるが増大する。
インキュベーション時間のわずかな増大は、表面ラフネスの精度をわずかに低下させる可能性がある。現状では影響のない範囲であるとしても、今後の電子デバイスの進展を考えると、シード層上に形成される薄膜のわずかな表面ラフネスの精度の低下も、許容できないレベルに発展してくることも十分に考えられる。
このように、更なる成膜プロセスの低温化の要求を考慮した場合には、シード層上に形成される薄膜の表面ラフネスの精度の維持向上、並びに更なる面内均一性の向上が難しくなってくる、という事情がある。
この発明は、上記事情に鑑みて為されたもので、更なる成膜プロセスの低温化の要求に対しても対応可能であり、また、シード層上に形成される薄膜の表面ラフネスの精度の維持向上、並びに更なる面内均一性の向上を達成することも可能なシード層の形成方法、そのシード層の形成方法を用いたシリコン膜の成膜方法およびその成膜方法を実施することが可能な成膜装置を提供する。
この発明の第1の態様に係るシード層の形成方法は、下地上に、シリコン膜を形成する際のシードとなるシード層を形成するシード層の形成方法であって、(1) 前記下地を加熱し、前記加熱した下地表面上にアミノシラン系ガスを供給し、前記下地表面上に第1シード層を形成する工程と、(2) 前記下地を加熱し、前記加熱した下地表面上にジシラン以上の高次シラン系ガスを供給し、前記第1シード層が形成された前記下地表面上に第2シード層を形成する工程と、を具備し、前記(1)工程における処理温度を、400℃未満、前記アミノシラン系ガスに含まれている少なくともシリコンが、前記下地表面上に吸着可能な温度以上とし、前記(2)工程における処理温度を、400℃未満、前記ジシラン以上の高次シラン系ガスに含まれている少なくともシリコンが、前記第1シード層が形成された前記下地表面上に吸着可能な温度以上とし、前記(1)工程および前記(2)工程における処理圧力を133.3Paを超え、1333Pa以下とする。
この発明の第2の態様に係るシリコン膜の成膜方法は、被処理体の下地上にシード層を形成し、前記シード層上にシリコン膜を成膜するシリコン膜の成膜方法であって、(1)前記被処理体の下地表面上に、前記シード層を形成する工程と、(2)前記シード層上に、前記シリコン膜を形成する工程と、を備え、前記(1)工程を、上記第1の態様に係るシード層の形成方法を用いて行う。
この発明の第3の態様に係る成膜装置は、下地上にシリコン膜を成膜する成膜装置であって、前記シリコン膜が形成される下地を有した被処理体を収容する処理室と、前記処理室内に、処理に使用するガスを供給する処理ガス供給機構と、前記処理室内に収容された前記被処理体を加熱する加熱装置と、前記処理室内を排気する排気機構と、前記処理ガス供給機構、前記加熱装置、及び前記排気機構を制御するコントローラと、を具備し、前記コントローラが、第2の態様に係るシリコン膜の成膜方法の(1)工程及び(2)工程が実施されるように前記処理ガス供給機構、前記加熱装置、及び前記排気機構を制御する。
この発明によれば、更なる成膜プロセスの低温化の要求に対しても対応可能であり、また、シード層上に形成される薄膜の表面ラフネスの精度の維持向上、並びに更なる面内均一性の向上を達成することも可能なシード層の形成方法、そのシード層の形成方法を用いたシリコン膜の成膜方法およびその成膜方法を実施することが可能な成膜装置を提供できる。
この発明の第1の実施形態に係るシード層の形成方法を用いたシリコン膜の成膜方法のシーケンスの一例を示す流れ図 (A)図〜(D)図はシーケンス中の半導体基板の状態を概略的に示す断面図 堆積時間と膜厚との関係を示す図 (A)図は縦型ウエハボートの縦断面図、(B)図は縦型ウエハボートの水平断面図 シード層形成時の処理温度/処理圧力とシリコン膜5の面内均一性との関係を示す図 (A)図は面内全域を示す平面図、(B)図はロッド周辺部分を除いた領域を示す平面図 (A)図〜(C)図は処理温度/処理圧力の変化とシリコン膜5の膜厚の変化との関係を概略的に示す水平断面図 (A)図〜(B)図は処理温度/処理圧力の変化と支持溝内における処理ガスの流速の変化との関係を概略的に示す縦断面図 ボート位置とシリコン膜5の面内均一性との関係を示す図 この発明の第2の実施形態に係る成膜装置の一例を概略的に示す断面図
以下、この発明の実施形態を、図面を参照して説明する。なお、全図にわたり、共通の部分には共通の参照符号を付す。
(第1の実施形態)
図1はこの発明の第1の実施形態に係るシード層の形成方法を用いたシリコン膜の成膜方法のシーケンスの一例を示す流れ図、図2A〜図2Dはシーケンス中の半導体基板の状態を概略的に示す断面図である。
まず、図2Aに示すように、被処理体として、本例ではシリコン基板(シリコンウエハ)1を準備する。本例ではシリコン基板1を例示し、シリコン膜が形成される下地がシリコン基板、即ち単結晶シリコンとなる例を示しているが、下地としては単結晶シリコンに限らず、その表面が酸化されていても良いし、シリコン酸化物膜、シリコン窒化物膜、金属膜、金属酸化物膜、金属窒化物膜などの薄膜が堆積されていても良い。
次に、図1のステップ1に示すように、下地、本例ではシリコン基板1上にシード層を形成する。本例ではシード層を2段階に分けて形成する。その形成方法の一例は次の通りである。
<第1シード層の形成>
図1のステップ11、および図2Bに示すように、下地であるシリコン基板1を加熱し、加熱したシリコン基板1の表面上にアミノシラン系ガスを供給し、このアミノシラン系ガスに含まれた少なくともシリコンをシリコン基板1の表面上に吸着させる。また、ステップ11における処理温度を、400℃未満、アミノシラン系ガスに含まれた少なくともシリコンが下地表面、本例ではシリコン基板1の表面上に吸着可能な温度以上とする。これにより、シリコン基板(下地)1の表面上には第1シード層2が形成される。
アミノシラン系ガスの例としては、
ブチルアミノシラン(BAS)
ビスターシャリブチルアミノシラン(BTBAS)
ジメチルアミノシラン(DMAS)
ビスジメチルアミノシラン(BDMAS)
トリジメチルアミノシラン(TDMAS)
ジエチルアミノシラン(DEAS)
ビスジエチルアミノシラン(BDEAS)
ジプロピルアミノシラン(DPAS)
ジイソプロピルアミノシラン(DIPAS)
ヘキサキスエチルアミノジシラン
(1) ((R1R2)N)Si2X+2-n-m(R3)
(2) ((R1R2)N)Si2X-n-m(R3)
の少なくとも一つを含むガスから選ぶことができる。
ただし、上記(1)、(2)式において、
nはアミノ基の数で1〜6の自然数
mはアルキル基の数で0および1〜5の自然数
R1、R2、R3=CH、C、C
R1=R2=R3、又は同じでなくても良い。
R3=Cl、又はFでも良い。
Xは1以上の自然数
である。
本例においては、アミノシラン系ガスとしてDIPASを用いた。第1シード層2を形成する際の処理条件の一例は、
DIPAS流量: 200sccm
処 理 時 間: 1min
処 理 温 度: 350℃
処 理 圧 力: 133.3Pa(1Torr)
である。なお、本明細書においては1Torrを133.3Paと定義する。
このような条件で処理することで、シリコン基板1の表面上には、DIPASに含まれた少なくともシリコンを含む成分が吸着され、原子層レベル、例えば、原子が1層ほどのレベル(単原子層オーダー)で吸着した第1シード層2が形成される。第1シード層2は極めて薄い層であり、例えば、CVD反応を伴わずに形成される。
<第2シード層の形成>
図1のステップ12、および図2Cに示すように、下地であるシリコン基板1を加熱し、加熱したシリコン基板1の表面上にアミノ基を含まないジシラン以上の高次シラン系ガスを供給し、この高次シラン系ガスに含まれた少なくともシリコンを、第1シード層2が形成されたシリコン基板1の表面上に吸着させる。また、ステップ12における処理温度を、400℃未満、ジシラン以上の高次シラン系ガスに含まれた少なくともシリコンが、第1シード層2が形成されたシリコン基板(下地)表面1上に吸着可能な温度以上とする。これにより、第1シード層2が形成されたシリコン基板(下地)1の表面上には第2シード層3が形成される。
アミノ基を含まないジシラン以上の高次シラン系ガスの例としては、
Si2m+2(ただし、mは2以上の自然数)の式で表されるシリコンの水素化物、及びSi2n(ただし、nは3以上の自然数)の式で表されるシリコンの水素化物の少なくとも一つを含むガスから選ぶことができる。
また、上記Si2m+2の式で表されるシリコンの水素化物としては、
ジシラン(Si
トリシラン(Si
テトラシラン(Si10
ペンタシラン(Si12
ヘキサシラン(Si14
ヘプタシラン(Si16
の少なくとも一つから選ばれることが好ましい。
また、上記Si2nの式で表されるシリコンの水素化物としては、
シクロトリシラン(Si
シクロテトラシラン(Si
シクロペンタシラン(Si10
シクロヘキサシラン(Si12
シクロヘプタシラン(Si14
の少なくともいずれか一つから選ばれることが好ましい。
本例においては、アミノ基を含まないジシラン以上の高次シラン系ガスとしてSiを用いた。第2シード層3を形成する際の処理条件の一例は、
Si流量: 300sccm
処 理 時 間: 60min
処 理 温 度: 350℃
処 理 圧 力: 399.9Pa(3Torr)
である。
このような条件で処理することで、第1シード層2が形成されたシリコン基板1の表面上には、Siに含まれた少なくともシリコンを含む成分が吸着され、第1シード層2と同様に、原子層レベル、例えば、原子が1層ほどのレベル(単原子層オーダー)で吸着された、あるいは1nm程度の厚みに吸着された第2シード層3が形成される。この第2シード層3もまた、第1シード層2と同様に、例えば、CVD反応を伴わずに形成される。
このようにして、本例では、シード層として、第1シード層2と、第1シード層2上に形成された第2シード層3とを含む二重シード層4が形成する。二重シード層4の状態は、例えば、アモルファス状態である。二重シード層4上には薄膜が形成される。このため、二重シード層4の厚さとしては、例えば、二重シード層4の厚さと薄膜本膜の厚さとを合計した膜厚を考慮し、0nmを超え1nm以下の範囲とされることが良い。
<薄膜の形成>
次に、図1のステップ2、および図2Dに示すように、第1シード層2と第2シード層3とを含む二重シード層4上に薄膜を形成する。薄膜をシリコン膜5とする場合には、シリコン膜5の原料ガスとして、アミノ基を含まないシラン系ガスが用いられる。アミノ基を含まないシラン系ガスの例としては、Si2m+2(ただし、mは1以上の自然数)の式で表されるシリコンの水素化物、及びSi2n(ただし、nは3以上の自然数)の式で表されるシリコンの水素化物の少なくとも一つを含むガスから選ぶことができる。
また、上記Si2m+2の式で表されるシリコンの水素化物としては、モノシラン(SiH)や、第2シード層3の形成に用いられたシリコンの水素化物を挙げることができる。
また、Si2n(ただし、nは3以上の自然数)の式で表されるシリコンの水素化物についても、第2シード層3の形成に用いられたシリコンの水素化物を挙げることができる。
本例においては、アミノ基を含まないシラン系ガスとしてジシラン(Si)を用いた。シリコン膜5を形成する際の処理条件の一例は、
Si流量: 100sccm
処 理 時 間: 90min
処 理 温 度: 350℃
処 理 圧 力: 133.3Pa(1Torr)
である。
上記処理条件においては、例えば、膜厚が約15nmのシリコン膜5が、二重シード層4のうち、第2シード層3上に形成される。
また、シリコン膜5の形成に際してはCVD法を採用してもよいし、ALD法を採用してもよい。
また、シリコン膜5には、ドーパントをドープすることもできる。シリコン膜5にドーパントをドープする際には、図1のステップ2、および図2Dに示す工程において、アミノ基を含まないシラン系ガスとともに、ドーパントを含むガスを供給すれば良い。
ドーパントの例としては、
ボロン(B)
リン(P)
ヒ素(As)
酸素(O)
炭素(C)
窒素(N)
を挙げることができる。
これらのドーパントについては混合されても良い。即ち、上記6種類のドーパントから選ばれる少なくとも一つのドーパントを含むガスを、アミノ基を含まないシラン系ガスとともに供給することで、シリコン膜5にドーパントドープすることができる。
シリコン膜5の成膜後の状態は、
アモルファス状態
アモルファス状態とナノ結晶状態とが混在した状態
ナノ結晶状態
多結晶状態
のいずれか一つとされる。これらのシリコン膜5の成膜後の状態は、シリコン膜5の成膜中に決定される、又はシリコン膜5の成膜後の処理により決定することができる。例えば、シリコン膜5の成膜中に状態を決定する場合には、処理温度、処理圧力、原料ガス流量などを調節すれば良い。また、シリコン膜5の成膜後に状態を決定する場合には、シリコン膜5が形成されたシリコン基板1にアニール処理を施せば良い。アニール処理の際の処理温度、処理圧力、処理時間などを調節することで、シリコン膜5の状態を、上記4つの状態のいずれかに制御することができる。
シリコン膜5は、本来、形成しようとする薄膜本膜である。このため、シリコン膜5の厚さはユーザーの要求により決定されるが、実用的な観点を考慮すると、シリコン膜5の厚さは、0nmを超え100nm以下の範囲とされることが良いであろう。
このようにして、シリコン基板1上には、第1シード層2と第2シード層3とを含んだ二重シード層4を介して、シリコン膜5が形成される。
このような第1の実施形態に係るシード層の形成方法を用いたシリコン膜の成膜方法によれば、次のような利点を得ることができる。
(インキュベーション時間)
まず、成膜プロセス温度の上限を400℃未満とした場合の、シリコン膜5のインキュベーション時間について説明する。
図3は、堆積時間とシリコン膜5の膜厚との関係を示す図である。
図3には、参考例として、成膜プロセスの上限温度を350℃とし、DIPASを用いて単一シード層を形成し、この単一シード層上にシリコン膜を成膜した例が“●”にて示されている。参考例におけるシード層形成の際の処理条件は以下の通りである。
<シード層形成(参考例)>
DIPAS流量: 500sccm
処 理 時 間: 0.5min
処 理 温 度: 350℃
処 理 圧 力: 53.3Pa(0.4Torr)
参考例においては、約90minの成膜で約11nm、約143minの成膜で約18nmのシリコン膜が成膜された。測定された2つの膜厚を最小二乗法で直線近似した直線の式は次の通りである。
線I:y=1.565x−34.593
上記式をy=0、即ちシリコン膜の膜厚を“0”としたとき、線Iと堆積時間との交点を求めたところ、約22minとなった。よって、参考例におけるシリコン膜のインキュベーション時間Tinc1は、約22minである。
次に、図1に示したステップ11、およびステップ12の処理条件によって、第1シード層2と第2シード層3とを含む二重シード層4上にシリコン膜5を形成した場合には、約63minの成膜で約11nm、約90minの成膜で約15nmのシリコン膜5が成膜された。測定された2つの膜厚を最小二乗法で直線近似した直線の式は次の通りである。
線II:y=1.6784x−1.9063
上記式をy=0、即ちシリコン膜の膜厚を“0”としたとき、線IIと堆積時間との交点を求めたところ、約1.1minとなった。よって、第1の実施形態におけるシリコン膜5のインキュベーション時間Tinc2は、約1.1minである。
このように第1の実施形態によれば、成膜プロセス温度を400℃未満とした場合、例えば、350℃とした場合、DAIPASを用いて単一のシード層を形成するのみの場合に比較して、シリコン膜5のインキュベーション時間を短縮することができる。このため、更なる成膜プロセスの低温化の要求に対しても対応可能である、という利点を得ることができる。
さらに、第1の実施形態によれば、上述のようにインキュベーション時間を短縮できる結果、上述したDAIPASを用いて単一のシード層を形成するのみの場合に比較して、上記二重シード層4上に形成される薄膜、本例ではシリコン膜5の表面ラフネスの精度の維持、並びに更なる向上を達成することも可能である。
(面内均一性)
次に、成膜プロセス温度の上限を400℃未満とした場合の、シリコン膜5の面内均一性について説明する。
図4Aは縦型ウエハボートの縦断面図、図4Bは図4A中の4B−4B線に沿う水平断面図である。なお、図4Aの縦断面図は、図4B中の4A−4A線に沿ったものである。
図4Aに示すように、縦型ウエハボート105は、例えば、石英製であり、複数本のボートロッド106、例えば、3本のボートロッド106を有している。ボートロッド106のそれぞれには複数本の支持溝106aが形成されている。これらの支持溝106aのそれぞれに、シリコン基板1を一枚ずつ、その周縁部の一部を支持させることで、縦型ウエハボート105にはシリコン基板1が多段に載置される。縦型ウエハボート105は、シリコン基板1を多段に載置した状態で、後述する成膜装置の処理室内に挿入され、処理室内において、第1の実施形態に係るシード層の形成方法を用いたシリコン膜の成膜が行なわれる。
このようにシリコン基板1を縦型ウエハボート105に載置した際には、その周縁部の一部が支持溝106aに支持される。支持溝106aに支持されているシリコン基板1の部分(以下ロッド周辺部分20という)は、シリコン基板1の中央部分とは異なり、その上面上方にボートロッド106が存在することになる。このため、シリコン基板1のロッド周辺部分20と、ロッド周辺部分20を除いたシリコン基板1の中央部分とでは、成膜処理に際し、処理ガスの流れが異なることになる。
そこで、二重シード層4を形成時の処理温度/処理圧力と面内均一性との関係を調べてみた。図5は二重シード層4形成時の処理温度/処理圧力とシリコン膜5の面内均一性との関係を示す図である。図5において、“●”は面内全域におけるシリコン膜5の面内均一性を示し(図6A参照)、“○”はシリコン基板1の、ロッド周辺部分20を除いたシリコン膜5の面内均一性を示している(図6B参照)。
<第1例:処理温度400℃/処理圧力133.3Pa>
第1例は、基本的に、処理温度400℃、処理圧力を133.3Pa(1Torr)とした場合である。具体的な処理条件は以下の通りである。なお、シリコン膜5は成膜温度を400℃として成膜した。
<第1シード層2の形成>
処 理 ガ ス: DIPAS
処理ガス流 量: 200sccm
処 理 時 間: 1min
処 理 温 度: 400℃
処 理 圧 力: 133.3Pa(1Torr)
<第2シード層3(=シリコン膜5)の形成>
この工程は、第1の実施形態における第2シード層3の形成に対応する工程であるが、処理温度が400℃の場合にはジシラン(Si)は熱分解される。このため、第1例においてはシリコンがCVD成長し、シリコン膜5が形成されることとなる。
処 理 ガ ス: Si
処理ガス流 量: 300sccm
処 理 時 間: 30min
処 理 温 度: 400℃
処 理 圧 力: 133.3Pa(1Torr)
図5に示すように、第1例においては、図6Aに示す面内全域におけるシリコン膜5の膜厚の面内均一性は約2.8%である。また、図6Bに示すロッド周辺部分20を除いた領域におけるシリコン膜5の膜厚の面内均一性は約1.2%である。その差は約Δ1.6%である。これは、シリコン膜5のロッド周辺部分20における膜厚は、ロッド周辺部分20を除いた領域における膜厚との差が大きいことを示している。ちなみに、シリコン膜5のロッド周辺部分20における膜厚は、ロッド周辺部分20を除いた領域における膜厚に比較して薄くなる傾向を示す。
<第2例:処理温度350℃/処理圧力133.3Pa>
第2例は、処理圧力は第1例と同じとしたまま、処理温度を400℃から350℃へ下げた場合である。具体的な処理条件は以下の通りである。なお、シリコン膜5は成膜温度を350℃として成膜した。
<第1シード層2の形成>
処 理 ガ ス: DIPAS
処理ガス流 量: 200sccm
処 理 時 間: 1min
処 理 温 度: 350℃
処 理 圧 力: 133.3Pa(1Torr)
<第2シード層3の形成>
処 理 ガ ス: Si
処理ガス流 量: 300sccm
処 理 時 間: 30min
処 理 温 度: 350℃
処 理 圧 力: 133.3Pa(1Torr)
図5に示すように、第2例においては、面内全域におけるシリコン膜5の膜厚の面内均一性は約1.9%である。また、ロッド周辺部分20を除いた領域におけるシリコン膜5の膜厚の面内均一性は約1.4%である。その差は約Δ0.5%である。これは、シリコン膜5のロッド周辺部分20における膜厚とロッド周辺部分20を除いた領域における膜厚との差が、処理温度400℃/処理圧力133.3Paとした第1例に比較して、小さくなり、改善されていることを示している。つまり、処理温度を400℃未満に下げることで、シリコン膜5の膜厚の面内均一性を向上させることができる。
<第3例:処理温度350℃/処理圧力399.9Pa>
第3例は、処理温度は第2例と同じとしたまま、処理圧力を133.3Pa(1Torr)から399.9Pa(3Torr)に上げた場合である。具体的な処理条件は以下の通りである。なお、シリコン膜5は成膜温度を350℃として成膜した。
<第1シード層2の形成>
処 理 ガ ス: DIPAS
処理ガス流 量: 200sccm
処 理 時 間: 1min
処 理 温 度: 350℃
処 理 圧 力: 399.9Pa(3Torr)
<第2シード層3の形成>
処 理 ガ ス: Si
処理ガス流 量: 300sccm
処 理 時 間: 30min
処 理 温 度: 350℃
処 理 圧 力: 399.9Pa(3Torr)
図5に示すように、第3例においては、面内全域におけるシリコン膜5の膜厚の面内均一性は約0.8%である。また、ロッド周辺部分20を除いた領域におけるシリコン膜5の膜厚の面内均一性は約0.7%である。その差は約Δ0.1%である。これは、シリコン膜5のロッド周辺部分20における膜厚とロッド周辺部分20を除いた領域における膜厚との差が、処理温度350℃/処理圧力133.3Paとした第2例に比較して、さらに小さくなり、より改善されていることを示している。つまり、処理温度を400℃未満に下げ、かつ、処理圧力を133.3Paを超える圧力とすることで、シリコン膜5の膜厚の面内均一性は、さらに向上する。処理温度350℃/処理圧力399.9Paの本第3例においては、膜厚の差がΔ0.1%である。これは、シリコン膜5のロッド周辺部分20における膜厚とロッド周辺部分20を除いた領域における膜厚とがほとんど変わらない、ということを示している。
上記考察をまとめると、図7Aに示す処理温度400℃/処理圧力133.3Pa(第1例)の処理条件よりは、処理温度を400℃未満、例えば、図7Bに示す処理温度350℃/処理圧力133.3Pa(第2例)とした方が、ロッド周辺部分20におけるシリコン膜5の膜厚を、ロッド周辺部分20を除く領域におけるシリコン膜5の膜厚に対して相対的に厚くすることができ、シリコン膜5の面内均一性が向上する、という利点を得ることができる。これは、処理温度400℃ではジシラン(Si)が熱分解するため、第2シード層3がCVD反応により成長し、ロッド周辺部分20を除く領域において、特に厚く形成されてしまうことが原因であろう、と推測される。
この点、処理温度を400℃未満の、例えば、350℃とすると、ジシランが熱分解することが防がれるため、第2シード層3はCVD反応を伴うことなく、ジシランに含まれるシリコンの吸着でのみ堆積される。このため、CVD反応による成長に比較して、ロッド周辺部分20を除く領域において、第2シード層3が特に厚く形成されてしまうことを抑制できる。
また、400℃未満、例えば、350℃のシリコン膜5の成膜では、シリコン膜5のCVD反応による成長が、成膜温度400℃の場合に比較して、例えば、CVD成長を低く抑えることができ、ロッド周辺部分20を除く領域におけるCVD成長速度を抑制することができる。これらの点から、ロッド周辺部分20におけるシリコン膜5の膜厚を、ロッド周辺部分20を除く領域におけるシリコン膜5の膜厚に対して相対的に厚くすることができる、ものと推測される。
さらに、図7Bに示す処理温度350℃/処理圧力133.3Pa(第2例)よりは、処理圧力を133.3Pa超、例えば、図7Cに示す処理温度350℃/処理圧力399.9Pa(第3例)とした方が、ロッド周辺部分20におけるシリコン膜5の膜厚を、さらに厚く形成でき、シリコン膜5のシリコン基板1の面内均一性が、さらに向上する、という利点を得ることができる。これは、処理圧力が高い方が、図8Aおよび図8Bに示すように、支持溝106a内における処理ガスの流速を遅くすることができるため、と推測される。処理ガスの流速が遅くなることで、支持溝106a内やその周辺の領域には、処理ガス、例えば、第2シード層3の形成に使用されるジシランを長い時間留めておくことができる。ジシランが、長い時間留めておくことができる分、ジシランに含まれたシリコンが第1シード層2上に吸着される確率を高めることができる。この結果、ロッド周辺部分20におけるシリコン膜5の膜厚を、ロッド周辺部分20を除く領域におけるシリコン膜5の膜厚に対して相対的により厚く、例えば、ほぼ同等の膜厚まで厚くできるもの、と推測される。
(面内均一性のボート位置依存性)
図5に示した結果は、図4に示した縦型ウエハボート105の中段に載置されたシリコン基板1から得られたものであった。縦型ウエハボート105では、縦型ウエハボート105内のシリコン基板1の載置位置によって面内均一性が変化する、という面内均一性のボート位置依存性がある。次に、この面内均一性のボート位置依存性を調べてみた。
図9は、ボート位置とシリコン膜5の面内均一性との関係を示す図である。図9においては、図5を参照して説明した第1例(“▲”および”△”参照)および第3例(“●”および“○”参照)についてのボート位置とシリコン膜5の面内均一性との関係が示されている。
<第1例:処理温度400℃/処理圧力133.3Pa>
<上段>
図9に示すように、第1例においては面内全域におけるシリコン膜5の膜厚の面内均一性は約2.9%、ロッド周辺部分20を除いた領域におけるシリコン膜5の膜厚の面内均一性は約1.5%、その差は約Δ1.4%である。
<中段>
図5を参照して説明した通りであるが、面内全域におけるシリコン膜5の膜厚の面内均一性は約2.8%、ロッド周辺部分20を除いた領域におけるシリコン膜5の膜厚の面内均一性は約1.2%、その差は約Δ1.6%である。
<下段>
面内全域におけるシリコン膜5の膜厚の面内均一性は約3.4%、ロッド周辺部分20を除いた領域におけるシリコン膜5の膜厚の面内均一性は約2.5%、その差は約Δ0.9%である。
このような結果から、処理温度400℃/処理圧力133.3Paとする第1例においては、ボート位置によっても、シリコン膜5の膜厚の面内均一性は改善されるとは言い難く、ボート位置に関わらず、シリコン膜5のロッド周辺部分20における膜厚は、ロッド周辺部分20を除いた領域における膜厚との差が大きい。
また、シリコン膜5のロッド周辺部分20を除いた領域においては、膜厚の面内均一性は、面内全域に比較すれば良好であるが、それでも、約1.2〜2.5%の範囲にとどまっている。
<第3例:処理温度350℃/処理圧力399.9Pa>
<上段>
第3例においては面内全域におけるシリコン膜5の膜厚の面内均一性は約1.2%、ロッド周辺部分20を除いた領域におけるシリコン膜5の膜厚の面内均一性もまた約1.2%、その差は約Δ0%である。ほぼ同等の膜厚である。
<中段>
図5を参照して説明した通りである。面内全域におけるシリコン膜5の膜厚の面内均一性は約0.8%、ロッド周辺部分20を除いた領域におけるシリコン膜5の膜厚の面内均一性は約0.7%、その差は約Δ0.1%である。ほぼ同等の膜厚である。
<下段>
面内全域におけるシリコン膜5の膜厚の面内均一性は約2.3%、ロッド周辺部分20を除いた領域におけるシリコン膜5の膜厚の面内均一性もまた約2.3%、その差は約Δ0%である。ほぼ同等の膜厚である。
このような結果から、処理温度350℃/処理圧力399.9Paとする第3例においては、ボート位置によっても、面内全域における面内均一性と、ロッド周辺部分20を除いた領域における面内均一性との差は、ほとんど変化しない。すなわち、ボート位置に関わらず、シリコン膜5のロッド周辺部分20における膜厚は、ロッド周辺部分20を除いた領域における膜厚との差をほとんど無くすことが可能である。
しかも、シリコン膜5のロッド周辺部分20を除いた領域における膜厚の面内均一性についても、第1例に比較して、約0.7〜2.3%の範囲にまで改善されている。
このように第1の実施形態に係るシード層の形成方法を用いたシリコン膜の成膜方法によれば、更なる成膜プロセスの低温化の要求に対しても対応することが可能である、という利点を得ることができる。
また、第1の実施形態に係るシード層の形成方法を用いたシリコン膜の成膜方法によれば、二重シード層4上に形成される薄膜の表面ラフネスの精度の維持、並びに更なる向上を達成することも可能である、という利点を得ることができる。
(第2の実施形態)
次に、この発明の第1の実施形態に係るシード層の形成方法を用いたシリコン膜の成膜方法を実施することが可能な成膜装置の例を、この発明の第2の実施形態として説明する。
<成膜装置>
図10はこの発明の第2の実施形態に係る成膜装置の一例を概略的に示す断面図である。
図10に示すように、成膜装置100は、下端が開口された有天井の円筒体状の処理室101を有している。処理室101の全体は、例えば、石英により形成されている。処理室101内の天井には、石英製の天井板102が設けられている。処理室101の下端開口部には、例えば、ステンレススチールにより円筒体状に成形されたマニホールド103がOリング等のシール部材104を介して連結されている。
マニホールド103は処理室101の下端を支持している。マニホールド103の下方からは、図4を参照して説明した縦型ウエハボート105が処理室101内に挿入される。縦型ウエハボート105は、複数本の図示せぬ支持溝が形成されたロッド106を複数本有しており、上記支持溝に被処理体として複数枚、例えば、50〜100枚の半導体基板、本例では、シリコン基板1の周縁部の一部を支持させる。これにより、縦型ウエハボート105には、シリコン基板1が多段に載置される。
縦型ウエハボート105は、石英製の保温筒107を介してテーブル108上に載置される。テーブル108は、マニホールド103の下端開口部を開閉する、例えば、ステンレススチール製の蓋部109を貫通する回転軸110上に支持される。回転軸110の貫通部には、例えば、磁性流体シール111が設けられ、回転軸110を気密にシールしつつ回転可能に支持している。蓋部109の周辺部とマニホールド103の下端部との間には、例えば、Oリングよりなるシール部材112が介設されている。これにより処理室101内のシール性が保持されている。回転軸110は、例えば、ボートエレベータ等の昇降機構(図示せず)に支持されたアーム113の先端に取り付けられている。これにより、ウエハボート105および蓋部109等は、一体的に昇降されて処理室101内に対して挿脱される。
成膜装置100は、処理室101内に、処理に使用するガスを供給する処理ガス供給機構114、及び処理室101内に、不活性ガスを供給する不活性ガス供給機構115を有している。
本例の処理ガス供給機構114は、アミノシラン系ガス供給源117a、ジシラン以上の高次シラン系ガス供給源117b(以下、高次シラン系ガス供給源と略す)、およびアミノ基を含まないシラン系ガス供給源117c(以下、シラン系ガス供給源117cと略す)を含んでいる。
また、不活性ガス供給機構115は、不活性ガス供給源120を含んでいる。アミノシラン系ガスは第1シード層2の形成に利用され、その一例はDIPASである。ジシラン以上の高次シラン系ガスは第2シード層3の形成に利用され、その一例はジシラン(Si)である。アミノ基を含まないシラン系ガスはシリコン膜5の成膜に利用され、その一例はジシラン(Si)である。不活性ガスの一例は窒素ガスである。不活性ガスはパージガス等に利用される。
アミノシラン系ガス供給源117aは、流量制御器121aおよび開閉弁122aを介して、分散ノズル123aに接続されている。同様に、高次シラン系ガス供給源117bは、流量制御器121bおよび開閉弁122bを介して分散ノズル123b(図10には図示されていない)に接続されている。同様に、シラン系ガス供給源117cは、流量制御器121cおよび開閉弁122cを介して分散ノズル123cに接続されている。
分散ノズル123a〜123cは石英管よりなり、マニホールド103の側壁を内側へ貫通して上方向へ屈曲されて垂直に延びる。分散ノズル123a〜123cの垂直部分には、複数のガス吐出孔124が所定の間隔を隔てて形成されている。これにより、各ガスは、ガス吐出孔124から水平方向に処理室101内に向けて略均一に吐出される。
不活性ガス供給源120は、流量制御器121dおよび開閉弁122dを介して、ノズル128に接続されている。ノズル128は、マニホールド103の側壁を貫通し、その先端から不活性ガスを、水平方向に処理室101内に向けて吐出させる。
処理室101内の、分散ノズル123a〜123cに対して反対側の部分には、処理室101内を排気するための排気口129が設けられている。排気口129は処理室101の側壁を上下方向へ削りとることによって細長く形成されている。処理室101の排気口129に対応する部分には、排気口129を覆うように断面がコの字状に成形された排気口カバー部材130が溶接により取り付けられている。排気口カバー部材130は、処理室101の側壁に沿って上方に延びており、処理室101の上方にガス出口131を規定している。ガス出口131には、真空ポンプ等を含む排気機構132が接続される。排気機構132は、処理室101内を排気することで処理に使用した処理ガスの排気、及び処理室101内の圧力を処理に応じた処理圧力とする。
処理室101の外周には筒体状の加熱装置133が設けられている。加熱装置133は、処理室101内に供給されたガスを活性化するとともに、処理室101内に収容された被処理体、本例ではシリコン基板1を加熱する。
成膜装置100の各部の制御は、例えばマイクロプロセッサ(コンピュータ)からなるコントローラ150により行われる。コントローラ150には、オペレータが成膜装置100を管理するためにコマンドの入力操作等を行うタッチパネルや、成膜装置100の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース151が接続されている。
コントローラ150には記憶部152が接続されている。記憶部152は、成膜装置100で実行される各種処理をコントローラ150の制御にて実現するための制御プログラムや、処理条件に応じて成膜装置100の各構成部に処理を実行させるためのプログラムすなわちレシピが格納される。レシピは、例えば、記憶部152の中の記憶媒体に記憶される。記憶媒体は、ハードディスクや半導体メモリであってもよいし、CD-ROM、DVD、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。レシピは、必要に応じて、ユーザーインターフェース151からの指示等にて記憶部152から読み出され、読み出されたレシピに従った処理をコントローラ150が実行することで、成膜装置100は、コントローラ150の制御のもと、所望の処理が実施される。
本例では、コントローラ150の制御のもと、上記第1の実施形態に係る金属化合物膜の成膜方法にしたがった成膜処理が順次実施される。
上記第1の実施形態に係るシード層の形成方法を用いたシリコン膜の成膜方法は、図10に示すような成膜装置100を用いることによって、1台の成膜装置で実施することができる。
また、成膜装置としては図10に示すようなバッチ式に限らず、枚葉式の成膜装置であっても良い。
以上、この発明を実施形態に従って説明したが、この発明は、上記実施形態に限定されることは無く、種々変形可能である。
例えば、上記実施形態においては、処理条件を具体的に例示したが、上記実施形態に記載した具体的な例示に限られるものではなく、シリコン基板1の大きさ、処理室の容積変化等に応じて、上記利点を損なわない範囲で変更できることはもちろんである。
また、上記実施形態に記載した成膜方法は、成膜プロセスの低温下、例えば、上限温度を400℃未満とした成膜プロセスであっても、シリコン膜5の膜厚の面内均一性の向上、並びにインキュベーション時間の短縮によるシリコン膜5の表面ラフネスの更なる改善を達成できるものである。このため、上記実施形態に記載した成膜方法は、微細化の進展が進んでいる電子製品の製造方法、例えば、半導体装置の製造プロセスや、フラットパネルディスプレイの製造プロセスに好適に用いることができる。
また、第1シード層2と第2シード層3とを含む二重シード層4の膜厚を厚くしてしまうと、二重シード層4を含めたシリコン膜5の膜厚を増加させてしまう。シリコン膜5の薄膜化の観点からは、第1シード層2の厚さは薄いことが望ましい。好ましくは単原子層レベルの厚さ程度であることが良い。具体的な二重シード層4の厚さを言及すれば、0nmを超え1.0nm以下の有限値の厚さとすることが好ましい。
しかし、上述したように、第1の実施形態に係るシリコン膜の成膜方法によれば、インキュベーション時間を更に改善できる結果、表面ラフネスの精度を更に向上できる利点がある。このことから、シリコン膜5を厚い膜とする場合にも好適に用いることができる。例えば、半導体装置で一般的に使用されている50nm以上100nm以下のシリコン膜5にも、それよりも膜厚が薄い、例えば、2nmを超え50nm未満の範囲の厚さとすることも可能である。
また、アミノシラン系ガスは分解させないで、例えば、シリコン基板(下地)1上に吸着させるようにすることが良い。例えば、DIPASは450℃以上で熱分解する。アミノシランが熱分解されると、成膜される膜中に炭素(C)、窒素(N)などの不純物が巻き込まれてしまうことがある。アミノシランは分解させずに、例えば、シリコン基板(下地)1上に吸着させるようにすることで、成膜される膜中に不純物が巻き込まれてしまう事情を抑制できる、という利点を得ることができる。
また、上記実施形態においては、第1シード層2、および第2シード層3を形成する際の処理圧力としては、シリコン膜5の面内均一性を改善する、という観点から、133.3Pa(1Torr)を超える圧力とすることがよい、とした。具体的な圧力の一例としては、399.9Pa(3Torr)を例示した。第1シード層2、および第2シード層3を形成する際の処理圧力の上限としては、実用上の観点から1333Pa(10Torr)以下が適切な値であろう。
その他、この発明はその要旨を逸脱しない範囲で様々に変形することができる。
1…シリコン基板、2…第1シード層、3…第2シード層、4…二重シード層、5…シリコン膜。

Claims (11)

  1. 下地上に、シリコン膜を形成する際のシードとなるシード層を形成するシード層の形成方法であって、
    (1) 前記下地を加熱し、前記加熱した下地表面上にアミノシラン系ガスを供給し、前記下地表面上に第1シード層を形成する工程と、
    (2) 前記下地を加熱し、前記加熱した下地表面上にジシラン以上の高次シラン系ガスを供給し、前記第1シード層が形成された前記下地表面上に第2シード層を形成する工程と、を具備し、
    前記(1)工程における処理温度を、400℃未満、前記アミノシラン系ガスに含まれている少なくともシリコンが、前記下地表面上に吸着可能な温度以上とし、
    前記(2)工程における処理温度を、400℃未満、前記ジシラン以上の高次シラン系ガスに含まれている少なくともシリコンが、前記第1シード層が形成された前記下地表面上に吸着可能な温度以上とし、
    前記(1)工程および前記(2)工程における処理圧力を133.3Paを超え、1333Pa以下とすることを特徴とするシード層の形成方法。
  2. 前記(1)工程および前記(2)工程における処理圧力を399.9Pa以上、1333Pa以下とすることを特徴とする請求項1に記載のシード層の形成方法。
  3. 前記(1)工程において、前記第1シード層は、前記下地表面上に、前記アミノシラン系ガスに含まれている少なくともシリコンを吸着させることで形成され、
    前記(2)工程において、前記第2シード層は、前記第1シード層が形成された下地表面上に、前記ジシラン以上の高次シラン系ガスに含まれている少なくともシリコンを吸着させることで形成されることを特徴とする請求項1または請求項2に記載のシード層の形成方法。
  4. 前記(1)工程における少なくともシリコンの吸着、および前記(2)工程における少なくともシリコンの吸着のそれぞれを、CVD反応を伴わずに行うことを特徴とする請求項3に記載のシード層の形成方法。
  5. 前記(1)工程における少なくともシリコンの吸着、および前記(2)工程における少なくともシリコンの吸着のそれぞれを、単原子層オーダーの厚さの範囲にて行うことを特徴とする請求項4に記載のシード層の形成方法。
  6. 前記第1シード層と前記第2シード層とを含むシード層は、アモルファスであることを特徴とする請求項1から請求項5のいずれか一項に記載のシード層の形成方法。
  7. 前記アミノシラン系ガスが、
    ブチルアミノシラン
    ビスターシャリブチルアミノシラン
    ジメチルアミノシラン
    ビスジメチルアミノシラン
    トリジメチルアミノシラン
    ジエチルアミノシラン
    ビスジエチルアミノシラン
    ジプロピルアミノシラン
    ジイソプロピルアミノシラン
    ヘキサキスエチルアミノジシラン
    (1) ((R1R2)N)Si2X+2-n-m(R3)
    (2) ((R1R2)N)Si2X-n-m(R3)
    の少なくとも一つを含むガスから選ばれることを特徴とする請求項1から請求項7のいずれか一項に記載のシード層の形成方法。
    (ただし、(1)、(2)式において、
    nはアミノ基の数で1〜6の自然数
    mはアルキル基の数で0および1〜5の自然数
    R1、R2、R3=CH、C、C
    R1=R2=R3、又は同じでなくても良い。
    R3=Cl、又はFでも良い。
    Xは1以上の自然数)
  8. 前記ジシラン以上の高次シラン系ガスが、
    Si2m+2(ただし、mは2以上の自然数)の式で表されるシリコンの水素化物、及び
    Si2n(ただし、nは3以上の自然数)の式で表されるシリコンの水素化物
    の少なくとも一つを含むガスから選ばれることを特徴とする請求項1から請求項7のいずれか一項に記載のシード層の形成方法。
  9. 前記Si2m+2(ただし、mは2以上の自然数)の式で表されるシリコンの水素化物が、
    ジシラン(Si
    トリシラン(Si
    テトラシラン(Si10
    ペンタシラン(Si12
    ヘキサシラン(Si14
    ヘプタシラン(Si16
    の少なくとも一つから選ばれ、
    前記Si2n(ただし、nは3以上の自然数)の式で表されるシリコンの水素化物が、
    シクロトリシラン(Si
    シクロテトラシラン(Si
    シクロペンタシラン(Si10
    シクロヘキサシラン(Si12
    シクロヘプタシラン(Si14
    の少なくともいずれか一つから選ばれることを特徴とする請求項8に記載のシード層の形成方法。
  10. 被処理体の下地上にシード層を形成し、前記シード層上にシリコン膜を成膜するシリコン膜の成膜方法であって、
    (1) 前記被処理体の下地表面上に、前記シード層を形成する工程と、
    (2) 前記シード層上に、前記シリコン膜を形成する工程と、を備え、
    前記(1)工程を、請求項1から請求項9のいずれか一項に記載のシード層の形成方法を用いて行うことを特徴とするシリコン膜の成膜方法。
  11. 下地上にシリコン膜を成膜する成膜装置であって、
    前記シリコン膜が形成される下地を有した被処理体を収容する処理室と、
    前記処理室内に、処理に使用するガスを供給する処理ガス供給機構と、
    前記処理室内に収容された前記被処理体を加熱する加熱装置と、
    前記処理室内を排気する排気機構と、
    前記処理ガス供給機構、前記加熱装置、及び前記排気機構を制御するコントローラと、を具備し、
    前記コントローラが、請求項10に記載された(1)工程及び(2)工程が実施されるように前記処理ガス供給機構、前記加熱装置、及び前記排気機構を制御することを特徴とする成膜装置。
JP2016111435A 2016-06-03 2016-06-03 シード層の形成方法、シリコン膜の成膜方法および成膜装置 Active JP6175541B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016111435A JP6175541B2 (ja) 2016-06-03 2016-06-03 シード層の形成方法、シリコン膜の成膜方法および成膜装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016111435A JP6175541B2 (ja) 2016-06-03 2016-06-03 シード層の形成方法、シリコン膜の成膜方法および成膜装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012285701A Division JP5947710B2 (ja) 2012-12-27 2012-12-27 シード層の形成方法、シリコン膜の成膜方法および成膜装置

Publications (2)

Publication Number Publication Date
JP2016184754A JP2016184754A (ja) 2016-10-20
JP6175541B2 true JP6175541B2 (ja) 2017-08-02

Family

ID=57241892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016111435A Active JP6175541B2 (ja) 2016-06-03 2016-06-03 シード層の形成方法、シリコン膜の成膜方法および成膜装置

Country Status (1)

Country Link
JP (1) JP6175541B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6902958B2 (ja) * 2017-08-02 2021-07-14 東京エレクトロン株式会社 シリコン膜の形成方法および形成装置
CN109087902B (zh) * 2018-08-15 2021-01-26 京东方科技集团股份有限公司 一种走线结构及其制备方法、显示装置
JP7058575B2 (ja) 2018-09-12 2022-04-22 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7386732B2 (ja) * 2020-03-06 2023-11-27 東京エレクトロン株式会社 成膜方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4929932B2 (ja) * 2006-09-01 2012-05-09 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP2011216784A (ja) * 2010-04-01 2011-10-27 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP5490753B2 (ja) * 2010-07-29 2014-05-14 東京エレクトロン株式会社 トレンチの埋め込み方法および成膜システム
JP5625624B2 (ja) * 2010-08-27 2014-11-19 東京エレクトロン株式会社 成膜装置、成膜方法及び記憶媒体
JP2012138500A (ja) * 2010-12-27 2012-07-19 Tokyo Electron Ltd タングステン膜又は酸化タングステン膜上への酸化シリコン膜の成膜方法及び成膜装置

Also Published As

Publication number Publication date
JP2016184754A (ja) 2016-10-20

Similar Documents

Publication Publication Date Title
JP5947710B2 (ja) シード層の形成方法、シリコン膜の成膜方法および成膜装置
JP6082712B2 (ja) シリコン膜の成膜方法および薄膜の成膜方法
US8431494B2 (en) Film formation method and film formation apparatus
JP5689398B2 (ja) 窒化シリコン膜の成膜方法及び成膜装置
JP6068130B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
CN103031530B (zh) 薄膜的形成方法和成膜装置
JP5925673B2 (ja) シリコン膜の成膜方法および成膜装置
KR102072270B1 (ko) 오목부 내의 결정 성장 방법 및 처리 장치
JP2012138500A (ja) タングステン膜又は酸化タングステン膜上への酸化シリコン膜の成膜方法及び成膜装置
JP5158068B2 (ja) 縦型熱処理装置及び熱処理方法
JP6175541B2 (ja) シード層の形成方法、シリコン膜の成膜方法および成膜装置
JP6606476B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP5588856B2 (ja) カーボン膜上への酸化物膜の成膜方法及び成膜装置
JP2012178572A (ja) アモルファスシリコン膜の成膜方法および成膜装置
JP5792101B2 (ja) 積層半導体膜の成膜方法
US9353442B2 (en) Apparatus for forming silicon-containing thin film
JP6258813B2 (ja) ゲルマニウム膜の成膜方法および成膜装置
JP6267374B2 (ja) シリコン膜の成膜方法
JP6247181B2 (ja) シリコン又はゲルマニウム又はシリコンゲルマニウム膜の成膜方法および成膜装置
US9460913B2 (en) Film-forming method for forming silicon oxide film on tungsten film or tungsten oxide film
CN113053725A (zh) 膜形成方法和膜形成装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170710

R150 Certificate of patent or registration of utility model

Ref document number: 6175541

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250