CN109087902B - 一种走线结构及其制备方法、显示装置 - Google Patents

一种走线结构及其制备方法、显示装置 Download PDF

Info

Publication number
CN109087902B
CN109087902B CN201810928918.0A CN201810928918A CN109087902B CN 109087902 B CN109087902 B CN 109087902B CN 201810928918 A CN201810928918 A CN 201810928918A CN 109087902 B CN109087902 B CN 109087902B
Authority
CN
China
Prior art keywords
layer
substrate
electrode
trace
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810928918.0A
Other languages
English (en)
Other versions
CN109087902A (zh
Inventor
李海旭
曹占锋
王珂
汪建国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810928918.0A priority Critical patent/CN109087902B/zh
Publication of CN109087902A publication Critical patent/CN109087902A/zh
Priority to PCT/CN2019/100659 priority patent/WO2020035008A1/zh
Priority to US16/643,919 priority patent/US11650637B2/en
Application granted granted Critical
Publication of CN109087902B publication Critical patent/CN109087902B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/189—Power distribution
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H01L21/4889—Connection or disconnection of other leads to or from wire-like parts, e.g. wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种走线结构及其制备方法、显示装置，该走线结构包括基体，还包括形成于所述基体上的预布置层，形成于所述基体和所述预布置层上的种子层，以及形成于所述种子层上的电极走线，所述电极走线覆盖所述预布置层，以使所述预布置层引导所述电极走线的形成；走线结构可在基体上形成致密且无缺陷的电极走线，避免电极走线中出现孔洞。

Description

一种走线结构及其制备方法、显示装置
技术领域
本发明涉及显示领域，尤指一种走线结构及其制备方法、显示装置。
背景技术
基体上的走线结构一般是采用电镀工艺制备而成，电镀工艺具有淀积速率快、费用较低、淀积温度较低(室温即可)等优点。特别是电镀铜层具有良好的导电性、导热性和机械延展性等优点，因此电镀铜技术己成为现代微电子制造中必不可少的关键技术之一。电镀铜原理是法拉第电解定律：电解时，在电极上析出或溶解的物质质量与通过电极的电量成正比。在阳极铜块上铜原子失去电子变成铜离子，相反在阴极晶片上，铜离子得到电子变成铜原子。由于低电阻的需求，目前需要在基体上采用电镀工艺形成较厚的铜走线。如图1和图2所示，现有的电极走线1在电镀过程中，直接在基体3上形成种子层4，然后采用电镀工艺，在种子层4上形成电极走线1，然而由于电流的波动性以及溶液的不均匀性，在基体3上的某些位置容易发生电镀后的走线不良，即在电极走线1的内部形成孔洞2。具体形成原因为，当铜离子在基体3上两端优先沉积后，容易在基体3的中心位置未完成电镀前，电极走线1已封口，造成了电极走线1内部形成孔洞2。
发明内容
本发明实施例提供了一种走线结构及其制备方法、显示装置，可在基体上形成致密且无缺陷的电极走线，避免电极走线中出现孔洞。
为了达到本发明目的，本发明采用如下技术方案：
第一方面，提供一种走线结构，包括基体，还包括形成于所述基体上的预布置层，形成于所述基体和所述预布置层上的种子层，以及形成于所述种子层上的电极走线，所述电极走线覆盖所述预布置层，以使所述预布置层引导所述电极走线的形成。
可选地，所述预布置层的宽度不大于所述电极走线的宽度。
可选地，所述预布置层的横截面为梯形。
可选地，所述预布置层的材料为金属、有机材料或无机材料。
可选地，所述预布置层的两侧与所述基体的夹角为15-60°。
可选地，所述预布置层的厚度大于0.01um，并小于所述种子层厚度的1/2。
可选地，所述电极走线为金属电极走线。
第二方面，提供一种显示装置，包括上述走线结构。
第三方面，提供一种走线结构的制备方法，包括：
确定在基体上形成电极走线的走线位置；
在基体的走线位置上形成预布置层；
在基体和预布置层上形成种子层；
在走线位置外围的种子层上涂覆胶膜；
采用电镀工艺，在预布置层的引导下，走线位置的种子层上形成电极走线，然后将胶膜去除。
可选地，采用电镀工艺，在走线位置的种子层上形成电极走线的方法包括：
将基体放入含有镀层离子的溶液内；
将基体上的种子层作为阴极，将含有镀层离子的溶液作为阳极，通电，在走线位置的种子层上形成电极走线。
与现有技术相比，本发明的有益效果是：
1、本发明提供的走线结构，通过在基体上形成预布置层，使电极走线在形成时，预布置层能够引导上方的电极走线的生长方向，使电极走线在形成时是由电极走线内部向电极走线外部形成，从而形成致密且无缺陷的电极走线，避免电极走线出现孔洞。
2、本发明提供的走线结构中，预布置层的两侧与基体的夹角为15-60°，使电极走线能够在预布置层的引导下由电极走线的内部向电极走线的外部形成。当预布置层的两侧与基体的夹角大于60°时，会使预布置层引导生长方向过大，造成电极走线的外侧生长不良；当预布置层的两侧与基体的夹角小于15°时，会使预布置层引导生长方向过小，失去预布置层的引导作用。
3、本发明提供的走线结构中，预布置层的厚度大于0.01um，并小于种子层厚度的1/2，以使预布置层能够引导电极走线的形成；当预布置层的厚度小于0.01um时，预布置层过薄，一方面在生产工艺中难以在基体上形成；另一方面预布置层无法有效的引导电极走线的形成；当预布置层的厚度大于种子层厚度的1/2时，预布置层过厚，不便于种子层的形成，容易导致种子层在预布置层上搭接不良，使种子层4出现断裂等不良现象。
4、本发明提供的走线结构的制备方法，通过在基体上形成预布置层，在采用电镀工艺形成电极走线时，使电极走线能够在预布置层的引导下，由电极走线的内部向电极走线外部形成，从而优先在电极走线的内部形成，避免在靠近胶膜边部的位置优先结晶，导致电极走线中部出现孔洞的风险。
5、本发明提供的走线结构的制备方法中，在走线位置外围的种子层上涂覆胶膜，胶膜能够定义电极走线的形貌以及规定电极走线的厚度。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。
图1为现有技术中电极走线的结构示意图；
图2为现有技术中基体电镀前的剖视图；
图3为本发明实施例提供的一种走线结构的剖视图；
图4为本发明实施例提供的一种走线结构的制备方法中基体形成预布置层后的剖视图；
图5本发明实施例提供的一种走线结构的制备方法中基体形成种子层后的剖视图；
图6为本发明实施例提供的一种走线结构的制备方法中基体涂覆胶膜后的剖视图；
图7为本发明实施例提供的一种走线结构的制备方法中形成电极走线后的剖视图；
图8为本发明实施例提供的一种走线结构的制备方法中形成电极走线前的平面图；
图9为本发明实施例提供的一种走线结构的制备方法中形成电极走线后的平面图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
第一方面，本发明实施例提供一种走线结构，如图3所示，该走线结构包括基体3，该走线结构还包括形成于基体3表面上的预布置层5，形成于基体3表面和预布置层5表面上的种子层4，形成于种子层4表面上的电极走线1，且电极走线1覆盖预布置层5。本发明实施例提供的走线结构，通过在基体3上形成预布置层5，使电极走线1在形成时，预布置层5能够引导上方的电极走线1的生长方向，使电极走线1在形成时是由电极走线1内部向电极走线1外部形成，从而形成致密且无缺陷的电极走线1，避免电极走线1出现孔洞。
需要说明的是，第一，基体3的材料不进行限定，基体3可以为无机材料基体，例如基体3为玻璃基体。第二，种子层4的材料不进行限定，只要能进行导电即可，例如种子层4可以为导电的金属材料，例如钼、铜或者铜合金等金属材料。当种子层4为金属材料时，种子层4采用磁控溅射工艺形成于基体3的表面和预布置层5的表面。第三，电极走线1可以为金属电极走线，例如铜电极走线。电极走线1是采用电镀工艺形成于基体3上的种子层4。
在本实施例中，预布置层5的材料不进行限定，预布置层5的材料可以为无机材料，例如氮硅化合物或一氧化硅等；或者预布置层5的材料可以为金属材料，例如钼、铜、铝等；或者预布置层5的材料可以为有机材料，例如树脂等。预布置层5是在形成种子层4之前，在需要电镀电极走线1的种子层4下方的基体3上形成。
在本实施例中，预布置层5的宽度不大于电极走线1的宽度，以使电极走线1能够覆盖预布置层5，使电极走线1能够在预布置层5的引导下形成。
在本实施例中，预布置层5的形状不进行限定，只要预布置层5的两侧与基体3形成一定角度，使预布置层5能够引导电极走线1的生长方向即可。例如预布置层5的两侧与基体3的夹角为15-60°，且预布置层5的截面为梯形。使电极走线1能够在预布置层5的引导下由电极走线1的内部向电极走线1的外部形成。当预布置层5的两侧与基体3的夹角大于60°时，会使预布置层5引导生长方向过大，造成电极走线1的外侧生长不良；当预布置层5的两侧与基体3的夹角小于15°时，会使预布置层5引导生长方向过小，失去预布置层5的引导作用。
在本实施例中，预布置层5的厚度大于0.01um，并小于所述种子层厚度的1/2，以使预布置层5能够引导电极走线1的形成；当预布置层5的厚度小于0.01um时，预布置层5过薄，一方面在生产工艺中难以在基体3上形成；另一方面预布置层5无法有效的引导电极走线1的形成；当预布置层5的厚度大于种子层4厚度的1/2时，预布置层5过厚，不便于种子层4的形成，容易导致种子层4在预布置层5上搭接不良，使种子层4出现断裂等不良现象。
在本实施例中，预布置层5的长度与电极走线1的长度可以相同，也可以大于电极走线1的长度。
第二方面，本发明实施例提供一种显示装置，包括上述的走线结构。
第三方面，如图4-图9所示，本发明实施例提供一种走线结构的制备方法，包括：
确定在基体3上形成电极走线1的走线位置，该走线位置为电极走线1形成的位置；
如图4所示，在基体3的走线位置的表面形成预布置层5，且预布置层5的长度等于走线位置的长度，预布置层5的宽度不大于走线位置的宽度，即形成后的电极走线1覆盖预布置层5，使电极走线1能够在预布置层5的引导下形成；并且预布置层5的宽度能够依据具体电镀中的电流密度以及溶解质浓度做相应调整，以引导电极走线1的形成；当预布置层5的材料为无机材料时，例如氮硅化合物或一氧化硅等，预布置层5采用化学气相沉积工艺在走线位置上形成；当预布置层5的材料为金属材料，例如钼、铜、铝等，预布置层5采用磁控溅射工艺艺在走线位置上形成；
如图5所示，在基体3的表面和预布置层5的表面上形成种子层4，种子层4可以为钼、铜或者铜合金等金属材料，种子层4可以采用磁控溅射工艺形成于基体3表面和预布置层5表面；
如图6和图8所示，在走线位置外围的种子层4上涂覆胶膜6，胶膜6可以为PR胶，即光刻胶；胶膜6与走线位置的种子层4表面形成槽沟7；胶膜6能够限制电镀时电极走线1生长的位置，使电极走线1形成于槽沟7内；并且胶膜6能够定义电极走线1的形貌以及规定电极走线1的厚度；
如图7和图9所示，采用电镀工艺，在走线位置的种子层4上形成电极走线1；具体地，以电极走线1为铜电极走线为例，将上述具有槽沟7的基体3放入含有铜离子的溶液内，将基体3上的种子层4作为阴极，将含有铜离子的溶液作为阳极，通电；由于基板3槽沟7以外的地方涂覆有胶膜6，使铜离子只能在基板3的槽沟7处得到电子被还原，逐渐沉积在基板3的槽沟7内，也就是走线位置上方的种子层4上；在形成铜电极走线的过程中，预布置层5能够引导铜离子沉积的方向，使铜离子由电极走线1的内部向电极走线1外部沉积，从而避免电极走线1内部电镀的不完全；
电极走线1形成后，将胶膜6去除，完成本发明的走线结构的制备。
本发明提供的走线结构的制备方法，通过在基体3上形成预布置层5，在采用电镀工艺形成电极走线1时，使电极走线1能够在预布置层5的引导下，由电极走线1的内部向电极走线1外部形成，从而优先在电极走线1的内部形成，避免在靠近胶膜6边部的位置优先结晶，导致电极走线中部出现孔洞的风险。
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (9)

1.一种走线结构，包括基体，其特征在于，还包括形成于所述基体上的预布置层，形成于所述基体和所述预布置层上的种子层，以及形成于所述种子层上的电极走线，所述电极走线覆盖所述预布置层，所述预布置层的两侧与所述基体的夹角为15-60°，以使所述预布置层引导所述电极走线的形成。
2.根据权利要求1所述的走线结构，其特征在于，所述预布置层的宽度不大于所述电极走线的宽度。
3.根据权利要求1所述的走线结构，其特征在于，所述预布置层的横截面为梯形。
4.根据权利要求1-3任一所述的走线结构，其特征在于，所述预布置层的材料为金属材料、有机材料或无机材料。
5.根据权利要求1-3任一所述的走线结构，其特征在于，所述预布置层的厚度大于0.01um，并小于所述种子层厚度的1/2。
6.根据权利要求1-3任一所述的走线结构，其特征在于，所述电极走线为金属电极走线。
7.一种显示装置，其特征在于，包括如权利要求1-6任一所述的走线结构。
8.一种走线结构的制备方法，其特征在于，包括：
确定在基体上形成电极走线的走线位置；
在基体的走线位置上形成预布置层，所述预布置层的两侧与所述基体的夹角为15-60°，以使所述预布置层引导所述电极走线的形成；
在基体和预布置层上形成种子层；
在走线位置外围的种子层上涂覆胶膜；
采用电镀工艺，在预布置层的引导下，在走线位置的种子层上形成电极走线，然后将胶膜去除。
9.根据权利要求8所述的走线结构的制备方法，其特征在于，采用电镀工艺，在走线位置的种子层上形成电极走线的方法包括：
将基体放入含有镀层离子的溶液内；
将基体上的种子层作为阴极，将含有镀层离子的溶液作为阳极，通电，在走线位置的种子层上形成电极走线。
CN201810928918.0A 2018-08-15 2018-08-15 一种走线结构及其制备方法、显示装置 Active CN109087902B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810928918.0A CN109087902B (zh) 2018-08-15 2018-08-15 一种走线结构及其制备方法、显示装置
PCT/CN2019/100659 WO2020035008A1 (zh) 2018-08-15 2019-08-14 一种走线结构及其制备方法、显示装置
US16/643,919 US11650637B2 (en) 2018-08-15 2019-08-14 Wiring structure, preparation method thereof, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810928918.0A CN109087902B (zh) 2018-08-15 2018-08-15 一种走线结构及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN109087902A CN109087902A (zh) 2018-12-25
CN109087902B true CN109087902B (zh) 2021-01-26

Family

ID=64793545

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810928918.0A Active CN109087902B (zh) 2018-08-15 2018-08-15 一种走线结构及其制备方法、显示装置

Country Status (3)

Country Link
US (1) US11650637B2 (zh)
CN (1) CN109087902B (zh)
WO (1) WO2020035008A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109087902B (zh) * 2018-08-15 2021-01-26 京东方科技集团股份有限公司 一种走线结构及其制备方法、显示装置
CN111862886A (zh) * 2020-08-03 2020-10-30 京东方科技集团股份有限公司 驱动基板及其制作方法和显示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100929675B1 (ko) * 2003-03-24 2009-12-03 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판
KR20050001707A (ko) * 2003-06-26 2005-01-07 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
JP3678239B2 (ja) * 2003-06-30 2005-08-03 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005166910A (ja) * 2003-12-02 2005-06-23 Fujikura Ltd プリント配線板およびその製造方法
DE102005035589A1 (de) * 2005-07-29 2007-02-01 Polyic Gmbh & Co. Kg Verfahren zur Herstellung eines elektronischen Bauelements
CN101016639A (zh) * 2006-12-29 2007-08-15 浙江工业大学 一种钛基体电镀铂镀层的工艺
TWI429339B (zh) * 2008-12-31 2014-03-01 Taiwan Tft Lcd Ass 電路板用之基材、電路板以及電路板的製造方法
KR101865799B1 (ko) * 2011-11-07 2018-06-08 삼성전기주식회사 인쇄회로기판 및 그의 제조방법
CN105451455A (zh) * 2014-08-06 2016-03-30 上海量子绘景电子股份有限公司 利用选择性电镀填充沟槽制备微细线条线路板的方法
CN105407648B (zh) * 2014-09-16 2018-08-03 常州欣盛微结构电子有限公司 极细的金属线路的制造方法及其结构
US9990940B1 (en) * 2014-12-30 2018-06-05 WD Media, LLC Seed structure for perpendicular magnetic recording media
WO2017079417A1 (en) * 2015-11-05 2017-05-11 Massachusetts Institute Of Technology Interconnect structures for assembly of semiconductor structures including superconducting integrated circuits
JP6175541B2 (ja) * 2016-06-03 2017-08-02 東京エレクトロン株式会社 シード層の形成方法、シリコン膜の成膜方法および成膜装置
US10541218B2 (en) * 2016-11-29 2020-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layer structure and fabrication method therefor
CN106783120B (zh) * 2016-12-13 2018-03-27 深圳顺络电子股份有限公司 一种电子元件电极的制作方法及电子元件
JP7033905B2 (ja) * 2017-02-07 2022-03-11 Ｊｘ金属株式会社 表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
CN109087902B (zh) * 2018-08-15 2021-01-26 京东方科技集团股份有限公司 一种走线结构及其制备方法、显示装置
KR20210091823A (ko) * 2018-12-10 2021-07-22 램 리써치 코포레이션 저온 구리-구리 직접 본딩

Also Published As

Publication number Publication date
US20210064104A1 (en) 2021-03-04
CN109087902A (zh) 2018-12-25
US11650637B2 (en) 2023-05-16
WO2020035008A1 (zh) 2020-02-20

Similar Documents

Publication Publication Date Title
JP4642229B2 (ja) 半導体作業部材の上に銅を電解により沈着させる装置および方法
TWI418667B (zh) 用於以金屬塗覆基材表面之電鍍組合物
TWI434963B (zh) 藉由電鍍用金屬塗覆基材表面之方法
CN101743639B (zh) 用于半导体部件的接触结构及其制造方法
US6294467B1 (en) Process for forming fine wiring
CN102263192B (zh) 发光二极管次基板、发光二极管封装及其制造方法
CN109087902B (zh) 一种走线结构及其制备方法、显示装置
JPH07504785A (ja) 組み合わせ金属被覆を有する太陽電池及びその製造方法
TW200529328A (en) Electroplating apparatus
TWI486492B (zh) 用於太陽能電池之金屬電極之光鍍技術
KR20120097344A (ko) 나노쌍정 구조가 형성된 구리재료의 형성방법 및 이에 의해 제조된 구리재료
US6384484B1 (en) Semiconductor device
JP2013524019A (ja) ミクロスケール構造中でのシード層堆積
TWI304225B (en) Method and process for improved uniformity of electrochemical plating films produced in semiconductor device processing
CN112831821A (zh) 晶圆的电镀装置及电镀方法
DE69942669D1 (de) Submikrone metallisierung unter verwendung elektrochemischer beschichtung
US20230374689A1 (en) Method for manufacturing a package
JP5377478B6 (ja) 半導体素子のためのコンタクト構造
TWI646215B (zh) 無電極電鍍金屬的裝置及其方法
JPS60228697A (ja) 金属メツキ装置
KR100698063B1 (ko) 전기화학 도금 장치 및 방법
KR100454634B1 (ko) 구리막 형성방법
JP2005171317A (ja) めっき装置及びめっき方法
CN101442022A (zh) 一种可改善质量的铜导线制造方法
JPH03202499A (ja) メッキ膜厚の制御方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant