KR100698063B1 - 전기화학 도금 장치 및 방법 - Google Patents

전기화학 도금 장치 및 방법 Download PDF

Info

Publication number
KR100698063B1
KR100698063B1 KR1020040111156A KR20040111156A KR100698063B1 KR 100698063 B1 KR100698063 B1 KR 100698063B1 KR 1020040111156 A KR1020040111156 A KR 1020040111156A KR 20040111156 A KR20040111156 A KR 20040111156A KR 100698063 B1 KR100698063 B1 KR 100698063B1
Authority
KR
South Korea
Prior art keywords
anode
seed layer
distance
substrate
metal film
Prior art date
Application number
KR1020040111156A
Other languages
English (en)
Other versions
KR20060072497A (ko
Inventor
홍지호
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040111156A priority Critical patent/KR100698063B1/ko
Priority to US11/317,715 priority patent/US20060137989A1/en
Publication of KR20060072497A publication Critical patent/KR20060072497A/ko
Application granted granted Critical
Publication of KR100698063B1 publication Critical patent/KR100698063B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10Electrodes, e.g. composition, counter electrode
    • C25D17/12Shape or form
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10Electrodes, e.g. composition, counter electrode
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00Processes for servicing or operating cells for electrolytic coating
    • C25D21/12Process control or regulation
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • C25D7/123Semiconductors first coated with a seed layer or a conductive layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76871Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 기판과의 거리를 독립적으로 조절할 수 있는 복수의 몸체를 가지는 애노드를 이용하여 기판 상에 형성되는 금속막의 균일도를 크게 향상시킬 수 있도록 한 전기화학 도금 장치 및 방법에 관한 것이다.
본 발명에 따른 전기화학 도금 장치는 프로세스 베스와, 상기 프로세스 베스에 채워지는 전해질 용액을 포함하는 전해셀과, 상기 전해셀의 바닥에 설치되며 금속재질을 가지는 복수의 몸체를 포함하는 애노드와, 상기 애노드와 대향되도록 설치되고 시드층이 형성된 기판과, 복수의 몸체 중 어느 하나를 독립적으로 구동시켜 상기 애노드와 상기 시드층간의 거리를 조절하기 위한 거리 조절장치를 구비하는 것을 특징으로 한다.
이러한 구성에 의하여 본 발명은 복수의 몸체를 가지는 애노드를 이용하여 각 몸체와 시드층간의 거리를 독립적으로 조절하여 기판에 형성되는 금속막의 균일도를 제어할 수 있다. 이에 따라, 본 발명은 대형화된 기판에 대한 금속막 형성시 피춰 사이즈(Feature Size)가 작은 소자 제조 시에 요구되는 전기화학 금속막의 균일도 제어에 더욱 유리하다는 특징을 가지고 있다.
ECP, 애노드, 거리, 시드층, 전해셀

Description

전기화학 도금 장치 및 방법{Apparatus and Method for Electro Chemical Plating}
도 1은 종래의 전기화학 도금 장치를 개략적으로 나타내는 도면.
도 2는 도 1에 도시된 애노드를 나타내는 평면도와 단면도.
도 3은 도 1에 도시된 애노드의 다른 형태를 평면도와 단면도.
도 4a 내지 도 4c는 도 1에 도시된 애노드와 시드층간의 거리에 따라 기판 상에 형성되는 금속막을 나타내는 도면.
도 5는 본 발명의 실시 예에 따른 전기화학 도금 장치를 나타내는 도면.
도 6은 도 5에 도시된 애노드를 나타내는 평면도와 단면도.
도 7은 도 5에 도시된 거리 조절장치를 이용한 애노드와 시드층간의 거리를 조절하여 기판 상에 금속막을 형성하는 방법을 나타내는 도면.
〈도면의 주요 부분에 대한 부호의 설명〉
10, 110 : 프로세스 베스 12, 112 : 전해셀
14, 114 : 전해질 용액 20, 120 : 기판
30, 130 : 애노드 40, 140 : 시드층
42, 142 : 금속막 132, 134 : 애노드의 제 1 몸체
134 : 애노드의 제 2 몸체 150 : 거리 조절장치.
본 발명은 전기화학 도금 장치에 관한 것으로, 특히 기판과의 거리를 독립적으로 조절할 수 있는 복수의 몸체를 가지는 애노드를 이용하여 기판 상에 형성되는 금속막의 균일도를 크게 향상시킬 수 있도록 한 전기화학 도금 장치 및 방법에 관한 것이다.
회로보드 상에 라인을 제조하기 위해 집적회로 설계에 앞서 제한되는 전기화학 도금(Electro Chemical Plating : 이하, 'ECP'라 함)은 기판 내에 비아 및 콘택과 같은 피춰(Feature)를 채우는데 사용된다. 일반적으로 ECP는 다양한 프로세스로 이용될 수 있다. ECP를 포함하는 프로세스로는 화학적 기상 증착(CVD) 또는 물리적 기상 증착(PVD)과 같은 프로세스에 의해 웨이퍼의 피춰 표면 위에 배리어 확산층 증착을 포함한다. 다음 전도성 금속 시드층이 화학적 기상 증착(CVD) 또는 물리적 기상 증착(PVD)과 같은 프로세스에 의해 배리어 확산층 위에 증착된다. 다음 구조물/피춰를 채우기 위해 ECP에 의해 시드층 상에 전도성 금속막(예를 들어, 구리)이 증착된다. 마지막으로, 증착된 금속막은 전도성 배선 피춰를 한정하기 위해 화학적 기계적 연마(CMP)와 같은 프로세스에 의해 평탄화 처리된다.
전기도금을 하는 동안 시드층 상에 금속막의 증착은 애노드를 기준으로 기판 상의 시드층에 전압을 바이어스함으로써 달성된다. ECP 프로세싱 동안 시드층 및 애노드는 전해셀(Electrolyte Cell)에 있는 전해질 용액에 포함한다. 시드층은 전 해질 용액 내에서 시드층 상에 증착되는 금속이온을 유인하도록 전기적으로 바이어스된다.
도 1은 종래의 ECP 장치를 개략적으로 나타내는 단면도이다.
도 1을 참조하면, 종래의 ECP 장치는 프로세스 베스(10)와, 프로세스 베스(10)에 채워지는 전해질 용액(14)을 포함하는 전해셀(12)과, 전해셀(12)의 바닥에 설치되며 금속(예를 들어 구리)재질의 애노드(Anode)(30)와, 애노드(30)와 대향되도록 설치되는 기판(또는 웨이퍼)(20)과, 기판(20) 상에 형성되는 시드층(40)과, 애노드(30)와 시드층(40)에 전압을 인가하기 위한 전압원(V)을 구비한다.
전압원(V)은 기판(20) 상의 시드층(40)에 금속막을 증착하는 동안 시드층(40)과 애노드(30) 사이에 전계를 형성시킨다.
애노드(30)는 전압원(V)으로부터 인가되는 전압과 전해질 용액(14) 사이의 화학반응에 의해 금속이온을 시드층(40)으로 공급한다.
전해셀(12)의 전해질 용액(14)은 애노드(30)로부터 공급되는 금속이온을 기판(20) 상의 시드층(40)으로 운반하는 역할을 한다. 이때, 시드층(40) 상에 금속막 증착을 강화시키기 위하여 전해질 용액(14)의 유체 흐름은 애노드(30)에서 기판(20)을 향하도록 설정된다. 예를 들어, 전해질 용액(14)의 유체 흐름은 애노드(30)의 아래로부터 애노드(30)를 통해, 또는 애노드(30) 부근에서 기판(20)을 향하게 설정될 수 있다.
이러한, 종래의 ECP 장치는 시드층(40)에 금속막을 증착하는 동안 기판(20) 상의 시드층(40)과 애노드(30) 사이에 전계를 형성한다. 이때, 애노드(30)와 전해 질 용액(14) 사이의 화학반응은 애노드(30)에 인가된 전력 부가에 의해 강화된다. 이렇게 강화된 화학반응은 애노드(30)를 형성하는 금속으로부터 전해질 용액(14) 속으로 금속이온을 공급하게 된다. 전해 셀(12)에서의 유체 흐름과 조합하여 애노드(30)로부터 시드층(40)으로 설정된 전계의 조합은 금속이온을 애노드(30)로부터 시드층(40)을 향하게 운반하게 된다. 이에 따라, 시드층(40)으로 운반된 애노드(30)로부터의 금속이온은 시드층(40)에 증착되어 금속막을 형성하게 된다.
이와 같은, 종래의 ECP 장치는 ECP 프로세스에 의해 시드층(40)에 금속이온을 증착하여 금속막을 형성하게 된다. 이때, 시드층(40)에 형성되는 금속막을 균일하게 형성하기 위해서는 전해질 용액(14)의 저항(Rb), 기판(20)과 애노드(30)간의 거리(D), 시드층(40)의 저항(Rs), 시드층(40)의 두께 및 시드층(40)의 균일도 등의 인자들을 최적화시켜야 한다. 즉, 금속막의 균일도를 높이기 위해서는 큰 전해질 용액(14)의 저항(Rb)과, 최적화된 기판(20)과 애노드(30)간의 거리(D)와, 낮은 시드층(40)의 저항(Rs), 두꺼운 시드층(40)의 두께 및 높은 시드층(40)의 균일도가 요구된다.
금속막의 균일도를 높이기 위한 인자들 중에서 애노드(30)는 금속이온을 시드층(40)으로 공급하기 때문에 애노드(30)의 형태도 금속막의 형성에 큰 영향을 미치게 된다. 이에 따라, 애노드(30)는 도 2에 도시된 바와 같이 단일 몸체로 이루어진 원 형태의 구조를 가지거나 도 3에 도시된 바와 같이 단일 몸체로 이루어진 원 형태의 표면에 서로 다른 원주를 가지며 V자 형태의 단면을 가지는 복수의 그로브(Groove)(32)가 형성된 구조를 가지게 된다. 이러한, 구도를 가지는 평면(2D) 형태의 애노드(300는 금속막의 균일도를 높이는 인자 중 애노드(30)와 기판(20)간의 거리(D)가 고려되지 않은 형태가 된다. 즉, 애노드(30)와 기판(20)간의 거리(D)에 따라 전해질 용액(14)의 저항(Rb)이 변화되기 때문에 애노드(30)와 시드층(40)간의 전류밀도 변화로 인하여 시드층(40)에 형성되는 금속막이 불균일하게 된다.
구체적으로, 도 4a에 도시된 바와 같이 애노드(30)와 기판(20)이 제 1 거리(D1)를 가지도록 대향되어 전해질 용액(14)의 저항(Rb)이 최소일 경우, 기판(20) 상에는 기판(20)의 중심부에서 두껍고 기판(20)의 가장자리 부분에서 얇아지는 형태를 가지는 금속막(42)이 형성된다.
또한, 도 4b에 도시된 바와 같이 애노드(30)와 기판(20)이 최적화된 제 2 거리(D2)를 가지도록 대향되어 최적화된 전해질 용액(14)의 저항(Rb)을 가질 경우, 기판(20) 상에는 균일한 두께를 가지는 금속막(42)이 형성된다.
반면에, 도 4c에 도시된 바와 같이 애노드(30)와 기판(20)이 최적화된 제 2 거리(D2)보다 긴 제 3 거리(D3)를 가지도록 대향되어 전해질 용액(14)의 저항(Rb)이 최대일 경우, 기판(20) 상에는 기판(20)의 가장자리 부분에서 두껍고 기판(20)의 중심부에서 얇아지는 형태를 가지는 금속막(42)이 형성된다.
따라서, 종래의 ECP 장치는 애노드(30)와 기판(20)간의 거리(D)에 따라 전해질 용액(14)의 저항(Rb)이 변화되기 때문에 애노드(30)와 시드층(40)간의 전류밀도 변화로 인하여 기판(20) 상에 금속막이 불균일하게 형성되는 문제점이 있다.
따라서, 본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위해 안출한 것으로서, 기판과의 거리를 독립적으로 조절할 수 있는 복수의 몸체를 가지는 애노드를 이용하여 기판 상에 형성되는 금속막의 균일도를 크게 향상시킬 수 있도록 한 전기화학 도금 장치 및 방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 전기화학 도금 장치는 프로세스 베스와, 상기 프로세스 베스에 채워지는 전해질 용액을 포함하는 전해셀과, 상기 전해셀의 바닥에 설치되며 금속재질을 가지는 복수의 몸체를 포함하는 애노드와, 상기 애노드와 대향되도록 설치되고 시드층이 형성된 기판과, 복수의 몸체 중 어느 하나를 독립적으로 구동시켜 상기 애노드와 상기 시드층간의 거리를 조절하기 위한 거리 조절장치를 구비하는 것을 특징으로 한다.
상기 전기화학 도금 장치에서 상기 애노드는 원형 띠 형태를 가지며 중심부에 원형의 개구부가 형성된 제 1 몸체와, 상기 제 1 몸체의 개구부에 설치되어 상기 거리 조절장치에 의해 상기 제 1 몸체의 개구부를 관통하여 상기 시드층 쪽으로 수직운동하는 제 2 몸체를 구비한다. 그리고, 상기 금속재질은 구리 재질인 것을 특징으로 한다.
본 발명의 실시 예에 따른 전기화학 도금 방법은 전해질 용액 사이에 대향되도록 설치된 애노드와 시드층간의 전계를 이용하여 금속막을 기판 상에 형성하는 전기화학 도금 방법에 있어서, 복수의 몸체를 가지는 상기 애노드의 상기 복수의 몸체 중 어느 하나를 독립적으로 구동시켜 상기 애노드와 상기 시드층간의 거리를 조절하는 단계와, 상기 각 몸체와 상기 시드층간에 전계를 형성하여 상기 기판에 상기 금속막을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 전기화학 도금 방법에서 상기 애노드와 상기 시드층간의 거리를 조절하는 단계는 상기 복수의 몸체 중 제 1 몸체와 상기 시드층간을 제 1 거리로 유지시키는 단계와, 상기 복수의 몸체 중 제 2 몸체와 상기 시드층간을 상기 제 1 거리와 다른 제 2 거리로 조절하는 단계를 포함한다. 또한, 상기 제 2 몸체는 상기 제 1 몸체의 중심부를 관통하여 상기 시드층간의 거리가 조절된다. 그리고, 상기 금속막은 구리재질인 것을 특징으로 한다.
이하 발명의 바람직한 실시 예에 따른 구성 및 작용을 첨부한 도면을 참조하여 설명한다.
도 5는 본 발명의 실시 예에 따른 전기화학 도금(Electro Chemical Plating : 이하, "ECP"라 함) 장치를 나타내는 도면이고, 제 6은 도 5에 도시된 애노드(130)를 나타내는 평면도와 단면도이다.
도 5 및 도 6을 참조하면, 본 발명의 실시 예에 따른 ECP 장치는 프로세스 베스(110)와, 프로세스 베스(110)에 채워지는 전해질 용액(114)을 포함하는 전해셀(112)과, 전해셀(112)의 바닥에 설치되며 금속(예를 들어 구리)재질을 가지는 제 1 및 제 2 몸체(132, 134)를 포함하는 애노드(Anode)(130)와, 애노드(130)와 대향되도록 설치되는 기판(또는 웨이퍼)(120)과, 기판(120) 상에 형성되는 시드층(140)과, 애노드(130)와 시드층(140)에 전압을 인가하기 위한 전압원(V)과, 제 1 및 제 2 몸체(132, 134) 중 어느 하나를 독립적으로 구동시켜 시드층(140)과의 거리(D)를 조절하기 위한 거리 조절장치(150)를 구비한다.
전압원(V)은 기판(120) 상의 시드층(140)에 금속막을 증착하는 동안 시드층(140)과 애노드(130) 사이에 전계를 형성시킨다.
애노드(130)는 전압원(V)으로부터 인가되는 전압과 전해질 용액(114) 사이의 화학반응에 의해 금속이온을 시드층(140)으로 공급한다. 이를 위해, 애노드(130)는 도 6에 도시된 바와 같이 원형띠 가지는 제 1 몸체(132)와, 거리 조절장치(150)에 의해 제 1 몸체(132)의 내부를 관통하는 원 형태의 제 2 몸체(134)를 구비한다.
제 1 몸체(132)는 제 2 몸체(134)가 관통하도록 중심부에 원 형태의 개구부가 형성된 원형띠 형태를 가지며, 기판(120)상의 시드층(140)과 고정된 거리(D1)를 가지도록 프로세스 베스(110)에 설치된다. 이러한, 제 1 몸체(132)는 전압원(V)으로부터 인가되는 전압과 전해질 용액(114) 사이의 화학반응에 의해 금속이온을 시드층(140)으로 공급한다.
제 2 몸체(134)는 제 1 몸체(132)의 원 형태의 개구부에 삽입되며, 거리 조절장치(150)의 구동에 연동되어 제 1 몸체(132)의 원 형태의 개구부를 관통하게 된다. 이러한 제 2 몸체(134)는 전압원(V)으로부터 인가되는 전압과 전해질 용액(114) 사이의 화학반응에 의해 금속이온을 시드층(140)으로 공급한다.
거리 조절장치(150)는 도시하지 않은 제어부로부터의 제어하에 제 2 몸체(134)를 수직운동시킴으로써 제 2 몸체(134)와 시드층(140)간의 거리(D2)를 조절하게 된다. 이러한, 거리 조절장치(150)는 제 2 몸체(134)와 시드층(140)간의 거리(D2)를 조절하여 기판(120) 상에 형성되는 금속막의 균일도 제어를 가능하게 한다.
전해셀(112)의 전해질 용액(114)은 애노드(130)로부터 공급되는 금속이온을 기판(120) 상의 시드층(140)으로 운반하는 역할을 한다. 이때, 시드층(140) 상에 금속막 증착을 강화시키기 위하여 전해질 용액(114)의 유체 흐름은 애노드(310)에서 기판(120)을 향하도록 설정된다. 예를 들어, 전해질 용액(114)의 유체 흐름은 애노드(130)의 아래로부터 애노드(130)를 통해, 또는 애노드(130) 부근에서 기판(120)을 향하게 설정될 수 있다.
이러한, 전해셀(12)은 애노드(130)의 제 1 몸체(132)와 시드층(140)간의 거리(D1)에 따른 전해질 용액(114)의 제 1 저항(Rb1)에 의해 전해질 용액(114)의 유체 흐름을 형성하여 제 1 몸체(132)로부터의 금속이온을 시드층(140) 쪽으로 운반함과 동시에 제 2 몸체(134)와 시드층(140)간의 거리(D2)에 따른 전해질 용액(114)의 제 2 저항(Rb2)에 의해 전해질 용액(114)의 유체 흐름을 형성하여 제 2 몸체(134)로부터의 금속이온을 시드층(140) 쪽으로 운반하게 된다.
이러한, 본 발명의 실시 예에 따른 ECP 장치는 시드층(140)에 금속막을 증착하는 동안 기판(120) 상의 시드층(140)과 애노드(130) 사이에 전계를 형성한다. 이때, 애노드(130)와 전해질 용액(114) 사이의 화학반응은 애노드(130)에 인가된 전력 부가에 의해 강화된다. 이렇게 강화된 화학반응은 애노드(130)를 형성하는 금속으로부터 전해질 용액(114) 속으로 금속이온을 공급하게 된다. 전해 셀(112)에서의 유체 흐름과 조합하여 애노드(130)로부터 시드층(140)으로 설정된 전계의 조합은 금속이온을 애노드(130)로부터 시드층(140)을 향하게 운반하게 된다. 이에 따라, 시드층(140)으로 운반된 애노드(130)로부터의 금속이온은 시드층(140)에 증 착되어 금속막을 형성하게 된다.
이와 같은, 본 발명의 실시 예에 따른 ECP 장치 및 방법은 ECP 프로세스에 의해 시드층(140)에 금속이온을 증착하여 금속막을 형성하게 된다. 이때, 시드층(140)에 형성되는 금속막을 균일하게 형성하기 위하여, 도 7에 도시된 바와 같이 애노드(130)의 제 1 몸체(132)와 시드층(140)간을 제 1 거리(D1)를 유지시킨 상태에서 거리 조절장치(150)의 제어하여 애노드(130)의 제 2 몸체(134)가 제 1 몸체(132)를 관통하도록 수직운동시켜 제 2 몸체(134)와 시드층(140)간을 제 1 거리(D1)와 다른 제 2 거리(D2)로 조절하여 애노드(130)와 시드층(140)간의 거리를 최적화시키게 된다. 이에 따라, 본 발명의 실시 예에 따른 ECP 장치는 제 1 및 제 2 몸체(132, 134)를 포함하는 애노드(130)와 시드층(140)간의 거리를 최적화시킴으로써 전해질 용액(114)의 저항(Rb1, Rb2)이 최적화되어 기판(120) 상에 금속막(142)을 균일하게 형성할 수 있게 된다.
이상의 설명에서와 같이 본 발명의 실시 예에 따른 전기화학 도금 장치 및 방법은 복수의 몸체를 가지는 애노드를 이용하여 각 몸체와 시드층간의 거리를 독립적으로 조절하여 기판에 형성되는 금속막의 균일도를 제어할 수 있다. 이에 따라, 본 발명은 대형화된 기판에 대한 금속막 형성시 피춰 사이즈(Feature Size)가 작은 소자 제조 시에 요구되는 전기화학 금속막의 균일도 제어에 더욱 유리하다는 특징을 가지고 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니 하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 실시 예에 기재된 내용으로 한정하는 것이 아니라 특허 청구 범위에 의해서 정해져야 한다.

Claims (7)

  1. 프로세스 베스와,
    상기 프로세스 베스에 채워지는 전해질 용액을 포함하는 전해셀과,
    상기 전해셀의 바닥에 설치되며 금속재질을 가지는 복수의 몸체를 포함하는 애노드와,
    상기 애노드와 대향되도록 설치되고 시드층이 형성된 기판과,
    복수의 몸체 중 어느 하나를 독립적으로 구동시켜 상기 애노드와 상기 시드층간의 거리를 조절하기 위한 거리 조절장치를 구비하는 것을 특징으로 하는 전기화학 도금 장치.
  2. 제 1 항에 있어서, 상기 애노드는,
    원형 띠 형태를 가지며 중심부에 원형의 개구부가 형성된 제 1 몸체와,
    상기 제 1 몸체의 개구부에 설치되어 상기 거리 조절장치에 의해 상기 제 1 몸체의 개구부를 관통하여 상기 시드층 쪽으로 수직운동하는 제 2 몸체를 구비하는 것을 특징으로 하는 전기화학 도금 장치.
  3. 제 2 항에 있어서, 상기 제 1 및 제 2 몸체는 구리 재질인 것을 특징으로 하는 전기화학 도금 장치.
  4. 전해질 용액 사이에 대향되도록 설치된 애노드와 시드층간의 전계를 이용하여 금속막을 기판 상에 형성하는 전기화학 도금 방법에 있어서,
    복수의 몸체를 가지는 상기 애노드의 상기 복수의 몸체 중 어느 하나를 독립적으로 구동시켜 상기 애노드와 상기 시드층간의 거리를 조절하는 단계와,
    상기 각 몸체와 상기 시드층간에 전계를 형성하여 상기 기판에 상기 금속막을 형성하는 단계를 포함하는 것을 특징으로 하는 전기화학 도금 방법.
  5. 제 4 항에 있어서, 상기 애노드와 상기 시드층간의 거리를 조절하는 단계는,
    상기 복수의 몸체 중 제 1 몸체와 상기 시드층간을 제 1 거리로 유지시키는 단계와,
    상기 복수의 몸체 중 제 2 몸체와 상기 시드층간을 상기 제 1 거리와 다른 제 2 거리로 조절하는 단계를 포함하는 것을 특징으로 하는 전기화학 도금 방법.
  6. 제 5 항에 있어서, 상기 제 2 몸체는 상기 제 1 몸체의 중심부를 관통하여 상기 시드층간의 거리가 조절되는 것을 특징으로 하는 전기화학 도금 방법.
  7. 제 4 항에 있어서, 상기 금속막은 구리재질인 것을 특징으로 하는 전기화학 도금 방법.
KR1020040111156A 2004-12-23 2004-12-23 전기화학 도금 장치 및 방법 KR100698063B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040111156A KR100698063B1 (ko) 2004-12-23 2004-12-23 전기화학 도금 장치 및 방법
US11/317,715 US20060137989A1 (en) 2004-12-23 2005-12-22 Electrochemical plating apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040111156A KR100698063B1 (ko) 2004-12-23 2004-12-23 전기화학 도금 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20060072497A KR20060072497A (ko) 2006-06-28
KR100698063B1 true KR100698063B1 (ko) 2007-03-23

Family

ID=36610124

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040111156A KR100698063B1 (ko) 2004-12-23 2004-12-23 전기화학 도금 장치 및 방법

Country Status (2)

Country Link
US (1) US20060137989A1 (ko)
KR (1) KR100698063B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8101052B2 (en) * 2006-11-27 2012-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. Adjustable anode assembly for a substrate wet processing apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06158379A (ja) * 1992-03-26 1994-06-07 Mitsubishi Materials Corp 金属薄膜の製造方法
KR20010057966A (ko) * 1999-12-23 2001-07-05 신현준 도금전극이 균일하게 소모되는 전기도금방법
KR20010067397A (ko) * 1999-12-28 2001-07-12 포만 제프리 엘 압축가능한 부재를 이용한 전기도금 장치 및 방법
KR20020022633A (ko) * 2000-09-20 2002-03-27 마에다 시게루 도금방법 및 도금장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4011336B2 (ja) * 2001-12-07 2007-11-21 日鉱金属株式会社 電気銅めっき方法、電気銅めっき用純銅アノード及びこれらを用いてめっきされたパーティクル付着の少ない半導体ウエハ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06158379A (ja) * 1992-03-26 1994-06-07 Mitsubishi Materials Corp 金属薄膜の製造方法
KR20010057966A (ko) * 1999-12-23 2001-07-05 신현준 도금전극이 균일하게 소모되는 전기도금방법
KR20010067397A (ko) * 1999-12-28 2001-07-12 포만 제프리 엘 압축가능한 부재를 이용한 전기도금 장치 및 방법
KR20020022633A (ko) * 2000-09-20 2002-03-27 마에다 시게루 도금방법 및 도금장치

Also Published As

Publication number Publication date
US20060137989A1 (en) 2006-06-29
KR20060072497A (ko) 2006-06-28

Similar Documents

Publication Publication Date Title
US6942780B2 (en) Method and apparatus for processing a substrate with minimal edge exclusion
US7416975B2 (en) Method of forming contact layers on substrates
US9752246B2 (en) Film formation apparatus and film formation method forming metal film
US6773570B2 (en) Integrated plating and planarization process and apparatus therefor
US9714474B2 (en) Seed layer deposition in microscale features
US20070141818A1 (en) Method of depositing materials on full face of a wafer
TWI607118B (zh) 用於電鍍槽的高電阻虛擬陽極、電鍍槽及處理基板表面的方法
KR20070027753A (ko) 절연된 애노드 전극액 구획 내에 보조 전극을 구비한전기화학 도금 셀
CN100449710C (zh) 电化学电镀半导体晶圆的方法及其电镀装置
US20130213816A1 (en) Incorporating High-Purity Copper Deposit As Smoothing Step After Direct On-Barrier Plating To Improve Quality Of Deposited Nucleation Metal In Microscale Features
KR100698063B1 (ko) 전기화학 도금 장치 및 방법
EP1323186B1 (en) Plating system with remote secondary anode for semiconductor manufacturing
JP2014098183A (ja) 金属被膜の成膜装置および成膜方法
US6638840B1 (en) Electrode for electroplating planar structures
JPH11293493A (ja) 電解めっき装置
KR100865448B1 (ko) 전기화학적 도금 장치 및 그 방법
CN108330518A (zh) 用于填充互连结构的方法及设备
TWI221862B (en) Apparatus and method for plating a substrate, and method and apparatus for electrolytic treatment
US6652726B1 (en) Method for reducing wafer edge defects in an electrodeposition process
US6797144B2 (en) Method for reducing surface defects in an electrodeposition process
US20050101138A1 (en) System and method for applying constant pressure during electroplating and electropolishing
US6649034B1 (en) Electro-chemical metal alloying for semiconductor manufacturing
US7312149B2 (en) Copper plating of semiconductor devices using single intermediate low power immersion step
US20030168344A1 (en) Selective metal deposition for electrochemical plating
KR100660343B1 (ko) 전기화학 도금 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110221

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee