KR20070027753A - 절연된 애노드 전극액 구획 내에 보조 전극을 구비한전기화학 도금 셀 - Google Patents

절연된 애노드 전극액 구획 내에 보조 전극을 구비한전기화학 도금 셀 Download PDF

Info

Publication number
KR20070027753A
KR20070027753A KR1020077002269A KR20077002269A KR20070027753A KR 20070027753 A KR20070027753 A KR 20070027753A KR 1020077002269 A KR1020077002269 A KR 1020077002269A KR 20077002269 A KR20077002269 A KR 20077002269A KR 20070027753 A KR20070027753 A KR 20070027753A
Authority
KR
South Korea
Prior art keywords
substrate
plating
anode
metal layer
electrode
Prior art date
Application number
KR1020077002269A
Other languages
English (en)
Other versions
KR101248179B1 (ko
Inventor
니콜라이 코바르스키
안총 창
사라브지트 싱그
유 왕
존 오. 두코빅
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20070027753A publication Critical patent/KR20070027753A/ko
Application granted granted Critical
Publication of KR101248179B1 publication Critical patent/KR101248179B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/002—Cell separation, e.g. membranes, diaphragms
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/16—Regeneration of process solutions
    • C25D21/22—Regeneration of process solutions by ion-exchange
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

기판 위에 금속층을 도금하기 위한 장치 및 방법이 제공된다. 캐소오드 전극액 부피는 도금을 위해 기판을 수용하도록 위치한다. 그 안에 위치한 하나 이상의 애노드 세그먼트를 갖는 애노드 전극액 부피는 캐소오드 전극액 부피와 이온적으로 분리된다. 그 안에 위치한 보조 전극을 갖는 보조 부피는 캐소오드 전극액 부피와 이온 소통하고 애노드 전극액 부피로부터 전기적으로 절연되도록 제공된다. 도금의 방법은 기판의 에지 근처 및 중심에서 균일하게 얇은 금속 씨드를 도금하는 제 1 단계를 포함하고, 이는 보조 전극 및 하나의 애노드 세그먼트와 반대의 전기적 극성인 두 전원으로부터 전류 펄스를 제공함에 의해 이루어진다. 이후, 벌크 금속 도금 및 피처의 갭 채움이, 제 2 전류 펄스를 모든 애노드 세그먼트에 가함에 의해 수행된다.

Description

절연된 애노드 전극액 구획 내에 보조 전극을 구비한 전기화학 도금 셀 {ELECTROCHEMICAL PLATING CELL WITH AN AUXILIARY ELECTRODE IN AN ISOLATED ANOLYTE COMPARTMENT}
본 발명의 실시예는 일반적으로 기판 위로 금속층을 증착하는 것에 관한 것이다. 특히, 본 발명은 기판 위에 금속층의 전기화학적 증착에 대한 방법 및 시스템에 관한 것이다.
서브마이크론(submicron), 다중-레벨 금속화는 초고밀도 직접회로(VLSI) 및 극초대규모 직접회로(ULSI) 반도체 기구를 위한 중요한 기술의 하나이다. 이러한 기술의 중심에 있는 다중레벨 상호연결은 높은 종횡비 구멍에 형성된 접촉, 비아(vias), 라인, 및 기타 피처(feature)를 채우는 것을 필요로 한다. 이러한 피처의 신뢰성 있는 형성은 VLSI 및 ULSI 모두의 성공에 매우 중요하고, 또한 개별적인 기판 및 다이 상의 품질 및 회로 밀도를 증가시키기 위한 연속된 노력에 매우 중요하다.
회로 밀도가 증가함에 따라, 접촉, 비아, 라인 및 기타 피처의 폭 뿐만 아니라 이들 사이의 유전 물질이 감소될 수 있다. 유전 물질의 두께는 변하지 않게 남아있기 때문에, 그 결과 대부분의 반도체 피처에 대한 종횡비(즉, 폭에 의해 나눠 진 높이)는 거의 증가해야만 한다. 다수의 종래 증착 공정은 반도체 구조를 일관적으로 채우지 못하고, 이 경우 종횡비는 6:1을 넘으며, 특히 종횡비가 10:1을 넘는 경우도 있다. 이와 같이, 6:1 또는 그 이상의 종횡비를 갖는 보이드(void)가 없고 나노미터 크기의 구조의 형성을 위해 계속되는 노력이 있다.
다른 산업에서 최초로 사용된, 전기화학 도금(ECP)과 같은 전기화학 증착(ECD)은, 전도성 표면 상에 구리와 같은 증착된 물질을 성장시키고 보이드가 거의 없는 높은 종횡비 피처를 채우는 능력 때문에 작은 피처를 채우기 위해 증착으로서 반도체 산업에서 이용되었다. 일반적으로, 금속 확산 배리어 층은 피처의 표면 위에 증착되고, 이후 전도성 금속 씨드층의 증착이 일어난다. 이후, 전도성 금속은 전도성 금속 씨드층 위로 전기 화학적으로 도금되고, 이에 의해 구조/피처를 채운다. 화학 기계적 폴리싱(CMP)에 의해, 피처의 표면이 평면화되고, 이에 의해 전도성 상호 연결 피처를 형성한다.
구리는, 좋은 열 전도성 및 알루미늄과 비교하여 매우 높은 전기이동 저항성 및 낮은 비저항 때문에, 반도체 기구 제조를 위한 바람직한 금속이 되었다. 구리 전기화학 도금 시스템은 향상된 상호연결 구조의 반도체 제조를 위해 개발되었다. 일반적으로 구리 ECP는, 전자의 소스로서 네거티브 전하를 띤 기판과 접촉하는 포지티브 전하를 띤 구리 이온을 포함하는 도금 배스/전극을 이용하고, 이에 의해 전하를 띤 기판 상에 구리를 도금한다.
모든 ECP 전해질은 낮은 농도에서 무기 및 유기 화합물을 가진다. 일반적인 무기 화합물은 구리 설페이트(CuSO4), 설퍼릭 산(H2SO4), 클로라이드(Cl-) 이온의 미량을 포함한다. 일반적인 유기 화합물은 가속제, 억제제, 및 레벨러를 포함한다. 가속제는 때때로 발광제(brightener), 반-억제제라고 불린다. 억제제는 계면 활성제 또는 침윤제(wetting agent)일 수 있고, 때때로 캐리어라고 불린다. 또한, 레벨러는 그레인 정제제(grain refiner) 또는 과도금 방지제라고 불린다.
대부분의 ECP 공정은 일반적으로 두 공정을 요구하고, 이 경우 씨드층은 기판 상의 피처의 표면 위로 먼저 형성되고(이 공정은 분리된 시스템에서 수행될 수 있음), 이후 피처의 표면은 전해질 용액에 노출되며, 전기적 바이어스는 기판 표면(캐소오드로 작용함) 및 전해질 용액 내에 위치한 애노드 사이에 동시에 가해진다.
종래의 도금 수행은 물리 기상 증착(PVD), 화학 기상 증착(CVD), 또는 원자층 증착(ALD)에 의해 구리 씨드층을 확산 배리어 층(예를 들어 탄탈륨 또는 탄탈륨 니트리드)을 증착하는 단계를 포함한다. 피처 크기가 작아짐에 따라, PVD 기술로 적절한 씨드 단계 적용 범위(coverage)를 가지기 어렵게 되고, 구리 덩어리의 불연속적인 섬(island)이 피처 바닥에 가까운 피처 측벽에서 종종 얻어진다. 높은 종횡비 피처의 깊이를 통해 연속적인 측벽층을 증착하기 위해 PVD 대신에 CVD 또는 ALD 증착 공정을 사용할 때, 두꺼운 구리층이 필드(field)에 걸쳐 형성된다. 필드 상의 두꺼운 구리층은 피처 측벽이 완전히 덮이기 전에 피처의 스로트(throat)가 닫히도록 할 수 있다. 필드 상의 증착 두께가 스로트 닫힘을 막도록 감소될 때, ALD 및 CVD 기술은 씨드층에서 불연속성을 생성하기 쉽다. 씨드층에서의 이러한 불연속성은 씨드층에 걸쳐 도금된 층에서 도금 결함을 일으킨다고 나타나 있다. 또한, 구리는 이러한 환경에서 쉽게 산화되고 구리 산화물은 도금 용액에서 쉽게 용해되는 경향이 있다. 피처에서 구리의 완전한 용해를 막기 위해, 구리 씨드층은 보통 상당히 두껍게 만들어지고(800Å 정도), 이는 도금 공정이 피처를 채우는 것을 막을 수 있다. 따라서, 구리 씨드층 없이 적절한 배리어 층 상에 구리의 직접적 전기도금을 가능하게 하는 구리 도금 공정을 갖는 것이 바람직하다.
적절한 배리어 금속층 상의 직접적인 구리 도금에 있어서 다른 문제는 배리어 금속층의 저항이 높다는 것(낮은 비저항)이고 높은 에지 도금을 일으키는 것으로 알려져 있는데, 즉 기판의 에지에서 두꺼운 구리 도금이 이루어지고 기판의 중앙부에는 구리 도금이 없다. 또한, 구리는 핵생성 국부 위치(local site) 상에서 도금을 하는 경향이 있으며, 그 결과 구리 핵의 클러스터, 구리 클러스터/크리스탈을 초래하고, 증착은 기판의 전체 표면 상에서 균일하지 아니하다.
또한, 직접 회로 기구의 100나노미터 이하의 피처의 금속화는, 씨드층이 증착된 후 전기화학 도금 공정과 함께 일반적으로 수행된다. 피처 개구의 작은 크기 및 피처 바디의 높은 종횡비는 피처의 주요 바디의 연속적인 꽉 채움(bottom up fill)을 어렵게 하고, 이 경우 피처의 개구를 닫지 아니하고 피처에서 이후의 도금을 막지 않아야하며, 이에 의해 피처에서 채워지지 않은 보이드 또는 포켓을 생성한다.
따라서, 높은 에지 도금 효과를 최소화하고 100나노미터 이하의 직접 회로를 금속화하기 위한 장치 및 방법에 대한 요구가 있고, 벌크 구리층의 도금 전에 피처 를 채우고 전체 기판 표면에 걸쳐 구리를 균일하게 증착하기 위해 적절한 배리어 금속 상에 직접 얇은 구리 씨드층을 도금할 수 있는 구리 도금 공정에 대한 요구가 있다.
본 발명의 실시예는 직접 회로 기구 상의 100 나노미터 이하의 피처를 금속화하도록 구성된 전기화학 도금 셀을 제공한다. 이 도금 셀은 애노드 전극 용액(anolyte solution) 구획 및 캐소오드 전극 용액 구획을 갖는 유체 베이신(basin), 상기 애노드 전극 용액 구획 및 상기 캐소오드 전극 용액 구획 사이에 위치한 이온성 멤브레인, 상기 애노드 전극 용액 구획에 위치한 애노드, 및 상기 유체 베이신에서 처리를 위해 기판을 지지하고 전기적으로 접촉하도록 위치한 캐소오드 전극을 포함한다.
일 실시예에서, 상기 애노드 전극액 구획은 제 1 및 제 2 전해질 구획으로 나눠지고, 이에 의해 상기 애노드는 상기 제 1 구획에 위치하고 보조 전극은 상기 제 2 구획에 위치한다. 제 1 및 제 2 구획은 모두 이를 통하는 애노드 전극액 유체 유동을 가지고, 제 1 및 제 2 구획은 서로로부터 전기적으로 절연된다.
다른 실시예에서, 도금 셀은 애노드 전극 용액 구획 및 캐소오드 전극 용액 구획을 갖는 유체 베이신, 상기 애노드 전극 용액 구획 및 상기 캐소오드 전극 용액 구획 사이에 위치한 이온성 멤브레인, 상기 애노드 전극 용액 구획에 위치한 둘 이상의 애노드 세그먼트, 보조 전극, 상기 보조 전극 및 둘 이상의 애노드 세그먼트에 연결된 둘 이상의 전원, 및 상기 유체 베이신에서 처리를 위해 기판을 지지하고 전기적으로 접촉하도록 위치한 기판 접촉 요소/지점(element/point)을 포함한다.
본 발명의 실시예는 방법을 위해 이루어진 장치 및 배리어 층 상에 직접 또는 간접으로 얇은 구리층을 도금하기 위한 전기화학 증착 방법을 추가로 제공한다. 일 실시예에서, 본 발명은 보조 전극 및 애노드의 둘 이상의 세그먼트를 갖는 도금 장치에서 기판 위에 금속층을 도금하는 방법을 제공한다. 이 방법은 상기 기판의 넓은 부분을 적어도 덮기 위해 제 1 공정 조건 하에서 상기 기판 표면 상에 상기 금속층의 제 1 부분을 도금하는 단계를 포함하고, 상기 제 1 공정 조건은 상기 기판 및 상기 애노드의 중심 세그먼트에 제 1 전원을 전기적으로 연결하는 단계를 포함한다.
다른 실시예에서, 본 발명은 제 1 및 제 2 전극을 갖는 도금 셀에서 기판 위에 금속층을 도금하는 방법을 추가로 제공한다. 이 방법은 상기 기판 및 상기 제 1 전극의 중심 세그먼트에 제 1 전원을 연결하는 단계, 상기 기판 및 상기 제 2 전극에 제 2 전원을 연결하는 단계, 및 상기 제 1 및 제 2 전극의 반대 극성에서 상기 기판 표면 상에 상기 금속층의 제 1 부분을 도금하는 단계를 포함한다.
또 다른 실시예에서, 본 발명은 제 2 전극 및 애노드의 둘 이상의 세그먼트를 갖는 도금 셀에서 기판 위에 금속층을 도금하는 방법을 제공한다. 이 방법은 상기 기판의 표면 상에 상기 금속층의 제 1 부분을 증착하도록 제 1 전류 펄스를 상기 기판에 가하는 단계를 포함하고, 상기 제 1 전류 펄스는 각각 상기 제 2 전극 및 상기 애노드의 하나의 세그먼트와 반대 극성으로 전기 소통하는 제 2 전원 및 제 1 전원에 의해 제공된다. 또한, 이 방법은 상기 기판 표면 상에 상기 금속층의 제 2 부분을 증착하도록 제 2 전류 펄스를 상기 기판에 가하는 단계를 포함하고, 상기 제 2 전류 펄스는 상기 애노드의 모든 세그먼트에 제공되는 전류를 포함한다.
또 다른 실시예에서, 본 발명은 도금 셀에서 기판 위에 금속층을 도금하는 방법을 제공하고, 이는 기판이 기판의 표면 위에 금속층을 도금하는 단계와 기판이 도금 셀 내부에 위치하기 전에 도금셀의 접촉 지점 상의 금속 코팅을 도금하는 단계를 포함한다.
본 발명의 상기 언급된 특성 및 상기에서 간략하게 언급된 본 발명의 특성은 실시예를 참고로 하여 상세하게 이해될 수 있고, 실시예의 일부는 첨부된 도면에서 도시된다. 첨부된 도면은 본 발명의 전형적인 실시예를 도시할 뿐이며 본 발명의 범위를 제한하려는 의도가 아니고, 본 발명은 다른 동등한 실시예를 수용한다.
도 1A-1C는 직접회로 제조 순서의 개략 단면도를 도시한다.
도 2A는 금속 도금의 최초 단계 동안 비균일 증착을 도시한다.
도 2B는 도금된 구리가 소모된 것을 도시하는 흐린 구역을 구비한, 접촉 위치 근처의 열등한 에지 도금을 갖는 기판 표면을 도시한다.
도 3은 본 발명의 일 실시예에 따른 방법의 흐름도를 도시한다.
도 4는 본 발명의 예시적 전기화학 도금 시스템의 일 실시예의 개략 단면도를 도시한다.
도 5는 본 발명의 예시적 전극 구성의 일 실시예의 개략 단면도를 도시한다.
도 6A는 본 발명의 예시적 전기화학 도금 시스템의 일 실시예의 수평 단면을 도시하고 이는 애노드 유체 유동 패턴을 도시한다.
도 6B는 본 발명의 예시적 전극 및 멤브레인 구성의 개략 단면도를 도시한다.
도 6C는 본 발명의 예시적 도금 셀의 유체 전달 도관의 상세 단면도를 도시한다.
도 6D는 본 발명의 예시적 도금 셀의 유체 복귀 도관의 상세 단면도를 도시한다.
도 6E는 도금 작업 동안 발생되는 대표적인 전기적 다발선 및 본 발명의 예시적 도금 셀의 개략도를 도시한다.
도 7A-7E는 본 발명이 실시예에 따른 본 발명의 전기화학 도금 시스템에서 사용될 수 있는 예시적 전극 구성을 도시한다.
도 8은 본 발명의 본 발명의 예시적 전기화학 도금 방법의 일 실시예를 도시하는 흐름도이다.
도 9A-9B는 본 발명의 실시예에 따른 본 발명의 예시적 전기화학 도금 시스템의 다양한 전극에 대한 전원의 예시적 연결을 도시한다.
도 10은 본 발명의 일 실시예에 따른 본 발명의 전기화학 도금 시스템 내부의 예시적 전류 경로를 도시한다.
도 11A-11B는 본 발명의 실시예에 따른 본 발명의 전기화학 도금 시스템의 다양한 전극에 연결되는 전원 상의 예시적인 제어된 전류 변화도를 도시한다.
도 12는 본 발명의 방법 및 장치를 이용하여 얇은 금속층을 도금한 예시적 결과를 도시하고, 이는 기판의 표면에 걸쳐 균일한 증착을 초래한다.
본 발명의 실시예는 그 위에 전도성 배리어 금속을 갖는 기판 위에 벌크 금속층 및/또는 얇은 금속 씨드층의 전기화학 증착을 위해 이루어진 방법 및 장치를 제공한다. 본 발명의 도금 셀은 100 나노미터 이하의 직접 회로에 대한 금속화 공정을 지지하도록 구성된다. 도금 셀은 일반적으로 분할된 유체 베이신(basin), 즉 도금 셀에서의 유체 부피를 포함하고, 유체 베이신은 캐소드액 부피 및 애노드 전극액 부피로 분리된다. 도금 셀의 애노드 전극액 부피는 적어도 하나의 애노드 전극 및 적어도 하나의 반대 전극 또는 보조 전극을 포함하고, 반대 전극은 애노드 전극으로부터 전기적으로 절연되도록 구성되고 위치한다.
벌크 금속층에 적절한 금속 물질은 기판 표면 위에 도금될 수 있는 어떤 금속 물질일 수 있는데, 예를 들어 구리, 니켈 등이 있다. 예를 들면, 본 발명은 직접 또는 간접 구리 도금 공정 동안 구리 씨드층 또는 배리어 물질의 표면 위에 금속 물질의 도금을 제공하고, 이에 의해 반도체 상호연결 형성 동안 서브마이크론 피처를 채운다. 일 실시예에서, 본 발명은 전도성 금속 물질의 전기화학 증착 동안 적어도 셋 이상의 단계(여기서 상세하게 설명될 것임)를 포함할 수 있고, 이에 의해 기판의 전체 표면에 걸쳐 균일한 도금을 얻는다. 셋 이상의 도금 단계는 동일한 전기화학 증착 장치로 또는 서로 다른 도금 도구로 수행될 수 있다. 특히, 본 발명은 그 위에 낮은 비저항(즉 높은 저항성)의 물질을 갖는 기판 표면 위에 하 나 이상의 금속층의 균일한 도금을 가능하게 한다. 또한, 본 발명은 높은 기판 표면 저항 문제를 해결하도록 제공되고, 기판이 에지에서 전류 분포 및 접촉 저항을 향상하도록 제공된다.
기판의 표면은, Ⅷ 족 금속 또는 귀금속 배리어 층과 같이, 도금을 위한 적절한 씨드 또는 전도성 물질로서 사용될 수 있는 어떠한 물질일 수 있다. 기판 표면 물질은 구리(Cu), 루테늄(Ru), 크롬(Cr), 탄탈륨(Ta), 이리듐(Ir), 오스뮴(Os), 텅스텐(W), 팔라듐(Pd), 플래티늄(Pt), 및 이의 합금을 포함하지만 이에 제한되지는 아니한다. 예를 들면, 루테늄(Ru)은 낮은 비저항의 금속이고, 직접적인 금속 도금을 위한 배리어 층으로서 기판 위에 피처를 입히도록 사용될 수 있고 이 경우 도금 외의 다른 증착 방법에 의해 증착되는 구리 씨드층은 필요하지 아니하다.
도 1A 내지 1C는 금속 상호연결 제조 순서의 서로 다른 단계에서 기판의 단면도를 도시한다. 도 1A에서, 금속 접촉(104) 및 유전체 층(102)은 예를 들어 실리콘, 게르마늄, 도는 갈륨 아세나이드와 같은 반도체 물질을 포함하는 기판(100)의 표면 위에 형성된다. 유전체 층(102)은 SiOxCy와 같은 탄소 도핑된 실리콘 옥사이드 또는 실리콘 다이옥사이드, 실리콘 니트리드, 실리콘 옥시니트리드와 같은 절연 물질을 포함할 수 있고, 예를 들어 캘리포니아 산타 클라라에 위치한 어플라이드 머티어리얼스사로부터 구입 가능한 블랙 다이아몬드TM low-k 유전체 물질이다. 금속 접촉(104)은 무엇보다 예를 들어 구리를 포함할 수 있다. 구멍(120)은 유전체 층(102)에 형성되고 이에 의해 금속 접촉(104) 위에 개구를 제공한다. 구멍 (120)은 종래의 리소그래피 및 에칭 기술을 이용하여 유전체 층(102)에 형성될 수 있다.
도 1B에서, 선택적으로, 배리어 층(106)은 유전체 층(102) 위에 형성될 수 있다. 배리어 층(106)은 구리-배리어 물질로서 이용되는 하나 이상의 난융 금속-함유(refractory metal-containing) 층을 포함할 수 있는데, 예를 들어 티타늄, 티타늄 니트리드, 티타늄 실리콘 니트리드, 탄탈륨, 탄탈륨 니트리드, 탄탈륨 실리콘 니트리드, 텅스텐 및 텅스텐 니트리드이다. 배리어 층(106)은 원자층 증착(ALD), 화학 기상 증착(CVD), 또는 물리 기상 증착(PVD)와 같은 적절한 증착 공정을 이용하여 형성될 수 있다. 예를 들면, 티타늄 니트리드는 예를 들어 티타늄 테트라클로라이드 및 암모니아를 이용하여 ALD 공정 또는 CVD 공정에 의해 증착될 수 있다. 일 실시예에서, 탄탈륨 니트리드 및/또는 탄탈륨은, 여기서 참조로 인용된 2003년 7월 3일 발행된 미국 특허 공보 2003/0121608호에서 설명된 ALD 공정에 의해 배리어 층으로서 증착된다. 선택적인 배리어 층의 두께는 약 5Å 내지 약 150Å이고 바람직하게는 100Å 미만이다.
본 발명의 일 실시예는 Ⅷ 족 금속 물질, 예를 들어 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 오스뮴(Os), 이리듐(Ir), 및 플래티늄(Pt)과 같은 전도성 물질의 하부층 상에 균일한 구리층의 도금을 제공하고, 이들 물질은 낮은 전기 비저항 때문에 도금을 시작하고/핵을 형성하는데 매우 저항성이 있다. 예로서, 약 100Å의 얇은 루테늄 층은 약 1000Å의 구리 씨드층보다 100배나 더 저항성이 있고, 이는 하부층을 형성하는데 사용되는 증착 공정과 무관하게, 그 위에 구리가 도금되는 것에 수 동적(passive)이다.
Ⅷ 족 금속 물질은 구리 상호연결 피처, 예를 들어 비아(vias), 트렌치(trenches), 및 라인(lines)을 위한 하부층 또는 배리어 층으로서 사용될 수 있고, 이는 3:1 보다 큰 종횡비를 가지는데, 이는 대부분의 Ⅷ 족 금속 물질이 낮은 전기 비저항 및 높은 열 안정성을 제공하고 부식 및 산화에 저항성이 있기 때문이다. 예를 들면, 루테늄의 비저항은 약 ~7μΩ-cm이고 녹는점은 약 2300℃이다. 또한, 루테늄의 열 및 전기 전도성은 탄탈륨(Ta)의 두 배이고, 따라서 루테늄은 구리에 대한 좋은 배리어 층이다. 또한, 루테늄은 900℃ 이하의 온도에서 구리와 합금을 형성하지 못하고 구리에 대해 좋은 점착성을 나타낸다. 따라서, Ⅷ 족 금속 또는 귀금속 물질은 Ta(탄탈륨) 및/또는 TaN(탄탈륨 니트리드)와 같은 종래의 배리어 층 위에 증착될 수 있고, 이는 종래의 배리어 층 및 구리 사이에 접착층으로서 작용한다. 또한, 루테늄(Ru)의 낮은 비저항은, 구리 PVD 또는 CVD 씨드층에 대한 필요 없이, 구리 상호연결 동안 루테늄 코팅된 피처를 채우도록 시도할 때 유리할 수 있다. 특히, 루테늄은 40nm 이하의 구리 상호연결에 대해 금속간 유전체(intermetal dielectrics, IMD) 사이의 좋은 씨드 없는 확산 배리어 물질이 될 수 있다.
도 1B를 참고하면, 루테늄(Ru)과 같은 Ⅷ 족 배리어 금속층(108)은, 기판 위에, 예를 들어 배리어 층(106) 위에 형성된다. Ⅷ 족 금속층(108)의 두께는 제조되는 기구 구조에 의존한다. 일반적으로, 루테늄(Ru)과 같은 Ⅷ 족 금속층(108)의 두께는 약 1000Å 이하이고, 바람직하게는 약 5Å 내지 약 20Å이다. 일 실시예에서, Ⅷ 족 금속층(108)은 약 100Å 이하, 예를 들어 약 50Å의 두께를 갖는 루테늄 층이다.
도 1C를 참고하면, 구멍(120)은 구리와 같은 금속 물질(110)로 채워질 수 있고, 이에 의해 상호연결을 완성시킨다. 일 실시예에서, 루테늄 층과 같은 귀금속 층 또는 전이 금속층은 씨드층으로서 작용하고, 구리는 전기화학 도금 도는 다른 구리 도금 기술에 의해 직접 증착된다. 구멍(120)의 폭은, 예를 들어, 약 900Å 이하 또는 이와 동일할 수 있다. 유전체 층(102)의 두께는 약 1000Å 내지 약 10000Å 사이의 범위일 수 있으나 이에 제한되지는 아니한다.
ECP 구리 도금에 대한 전기화학 도금 용액은 일반적으로 구리 소스, 산 소스, 염소 이온 소스, 및 적어도 하나의 도금 용액 첨가제, 즉 레벨러(leveler), 억압제(suppressor), 가속제(accelerator), 거품방지제 등을 포함한다. 예를 들면, 도금 용액은 약 30 내지 60 g/L의 구리, 약 10 내지 약 50 g/L의 산, 약 20 내지 약 100ppm의 염소 이온, 약 5 내지 약 30ppm의 첨가 가속제, 약 100 내지 약 1000ppm의 첨가 억제제, 및 약 1 내지 약 6ml/L의 첨가 레벨러를 포함할 수 있다. 도금 전류는 서브마이크론 트렌치 및/또는 비아 구조 안으로 구리를 채우기 위해 약 2mA/cm2 내지 약 10mA/cm2의 범위일 수 있다. 구리 도금 화학작용 및 공정의 예는 2003년 7월 8일에 출원된 "배리어 금속 위의 직접 구리 도금을 위한 다중 단계 전착 공정"이란 제목의 미국 특허출원 제 10/616,097호와 2003년 10월 10일에 출원된 "서브 마이크론 피처에서 구리의 초기의 등각 전기화학 증착을 위한 방법 및 화학작용"이란 제목의 미국 특허출원 제 60/510,190호에서 발견될 수 있다. 전기화 학 도금(ECP) 시스템의 예 및 예시적 도금 셀은 이하의 도 4 내지 7에서 설명된다.
구리 도금을 위한 높은 저항성 얇은 배리어 층으로서 루테늄(Ru)과 같은 Ⅷ 족 배리어 물질의 문제는 균일한 도금이 기판의 전체 표면 위에 일어날 수 없다는 것인데, 특히 그 위에 작은 피처를 갖는 기판 위에서 특히 그러하다. 또한, 도금을 시작하기 위한 최초의 과전위는 표준(normal)보다 높아야만 하고, 예를 들어 약 30mV 또는 그 이상의 추가적인 전압이 구리 위에서보다 루테늄 위에서 구리를 도금하기 위해 필요하다. 또한, 기판의 에지 부근에 위치한 기판 접촉 지점과 기판의 열등한 접촉은 이러한 위치에서 흐린(hazy) 구역 또는 열등한 도금을 초래한다.
도 2A는 루테늄 배리어 층을 갖는 기판의 전체 표면 위의 균일성 대 최초 구리 성장을 도시한다. 먼저, 도금은 최초 도금 시간 주기(t1, t2, t3) 동안 기판의 에지에 주로 있고, 이는 비균일 구리 증착을 초래한다. 구리가 기판 위에 증착되기 시작할 때, 도금된 구리 핵 또는 클러스터는 분리되고 이들이 서로에 대해 마지막으로 겹치는데는 시간이 걸린다. 도 2B는 기판(210)의 표면 위의 금속층의 도금을 도시한다. 기판(210)이 사용되는 도금 장치와 접촉하는 곳에서, 기판(210)의 에지 위의 도금은 균일하지 아니하다. 도금된 금속 물질의 소모를 나타내는 흐린 구역(220)은 때때로 밀리미터의 크기이다.
따라서 본 발명의 일 실시예는 금속 물질의 도금 동안 기판의 표면 위의 불균일성의 문제를 해결하도록 제공되고 도금 장치에서 적어도 두 개의 전극의 이용을 필요로 하는 금속 도금 공정의 다수의 단계를 포함한다. 한 전극은 주요 애노드로서 작용하고, 이는 도금 동안 기판의 중심과 정렬된다. 다른 전극은 보조 전 극 또는 반대 전극이고, 이는 기판의 에지 근처에 위치하고 도금 동안 추가적인 애노드 또는 캐소오드로서 작용할 수 있다. 또한, 본 발명은 추가적인 전극, 전극 세그먼트, 또는 애노드 세그먼트의 이용을 포함하고, 이는 도금 동안 균일한 전류 밀도를 발생시키는 것을 돕는다. 또한, 기판 위에 얇은 금속 씨드층의 도금 이전에, 본 발명은 도금되는 금속 물질의 얇은 코팅을 구비한 도금 장치의 기판 접촉 지점/위치를 미리 처리하거나 또는 코팅하는 것을 고려하고, 이에 의해 기판 위의 균일한 금속 도금 및 균일한 전류 분포를 향상시킨다.
도 3은 기판이 없는 경우 도금 장치를 이용하여 얇은 금속층을 도금하는 선택적인 단계(310a)를 포함하는 본 발명의 방법(300)을 도시한다. 따라서, 약 50Å 내지 약 500Å과 같이 약 600Å 이하의 금속 코팅이 도금 장치의 다양한 접촉 요소/지점 또는 접촉 핀 위에 도금된다. 금속 코팅의 증착 이전에 기판 접촉 지점/위치/요소의 다른 선택적인 예비처리는, 비도금(de-plating)에 의해 증착물 또는 오염물을 제거하는 것을 포함할 수 있고, 이는 기판 접촉 요소로부터 오염물을 비도금하기 위한 짧은 시간 동안 전원의 애노드 단자에 기판 접촉 지점을 연결함에 의해 이루어진다.
단계(310) 다음으로, 얇은 금속층이 제 1 공정 조건 하에서 기판의 표면 위에 도금되고, 이에 의해 단계(310)에서 기판의 많은 부분(large portion)을 적어도 덮는다. 예를 들면, 얇은 구리 씨드층은 Ⅷ 족 또는 귀금속 배리어 물질을 그 위에 갖는 기판 표면 위에 직접 도금되고, 이에 의해 이후의 도금 단계 동안 상대적으로 균일하고 전도성이 있는 표면을 생성한다. 기판 표면은 물리 기상 증착(PVD) 기술에 의해 증착되는 루테늄 배리어 층 또는 구리 씨드층을 포함할 수 있다.
제 1 공정 조건은 역방향으로 적어도 두 개의 전원에 의해 제공된 단락 DC 전류 펄스를 포함할 수 있다. 하나의 전원은 주요 애노드 및 기판(캐소드로서 작용함)에 연결된다. 다른 전원은 하나 이상의 보조 전극 및 기판에 연결되고 이에 의해 하나 이상의 보조 전극을 통하는 전류를 주요 애노드를 통하는 전류에 대해 반대 극성으로 제공한다.
주요 애노드는 하나의 중앙/내부 애노드 세그먼트 또는 다수의 애노드 세그먼트일 수 있고, 이는 도금 장치에서 애노드 어셈블리의 넓은 지역을 덮는다. 또한, 주요 애노드는 처리되는 기판의 중심/중앙부 근처에 위치하거나 또는 이와 정렬될 수 있고, 하나 이상의 보조 전극은 기판의 주변 영역/주변부 근처에 위치할 수 있으며 이에 의해 기판의 중심/중앙부를 통하는 전류가 증가될 수 있다. 제 1 전원에 연결된 주요 애노드는 기판 표면 위에, 바람직하게는 기판의 중앙부에, 구리를 전착하는데 사용된다. 제 1 전원과 반대 방향으로 작동하는 제 2 전원에 연결된 하나 이상의 보조 전극은 전류 시브즈(thieves)로서 작용하도록 이용되어 기판의 에지 근처에서 전착을 감소시킨다. 일 실시예에서, 단락 DC 전류 펄스는 제 1 공정 조건 하에서 가해지고 이에 의해 기판의 중심/중앙 영역을 향하여 증착을 증가시킨다. 다른 실시예에서, 단락 DC 전류 펄스는 제 1 공정 조건 하에서 가해지고 이에 의해 기판의 주변부를 향하여 증착을 감소시킨다.
제 1 및 제 2 전원을 통하는 각각이 전류는 DC 전류 펄스 동안 일정하나, 진폭 및 방향/극성이 다를 수 있다. 주요 애노드, 하나 이상의 보조 전극, 및 둘 이 상의 전원을 이용하여, 도금은 기판의 전체 표면 위에서 균일하게 일어날 수 있다.
기판을 통하는 이러한 펄스의 단락 DC 전류 밀도는 사용되는 배리어 물질(또는 배리어 물질의 부동상태(passivity)) 또는 기판의 표면 위의 어떤 금속 물질, 도금을 위해 사용된 전해질, 기판 근처의 전기장의 기하학적 배열에 의존하고, 이는 예를 들어 약 40mA/cm2 내지 약 50mA/cm2일 수 있다. DC 전류 밀도에 영향을 미칠 수 있는 다른 요소는, 중앙의 주요 애노드 세그먼트의 지름, 전해질의 전도도 등을 포함할 수 있다. 단락 DC 전류 밀도는 필요한 두께에 이를 때까지 일정 시간 동안 지속될 수 있다. 일 실시예에서, 약 50Å 내지 약 100Å과 같이 약 30Å 내지 약 250Å의 얇은 구리 씨드층이 단계(310)에서 균일하게 형성된다.
단계(320)에서, 제 2 공정 조건 하의 도금이 기판 표면 위의 구멍(120)과 같은 갭, 피처를 적어도 채우도록 수행된다. 일 실시예에서, 단계(320) 이후 도금된 구리의 총 두께는 약 50Å 내지 약 200Å 이상, 또는 약 500Å 내지 약 1000Å과 같이 약 50Å 이상이다. 제 2 공정 조건은, 하나 이상의 전원을 기판의 표면을 덮도록 정렬된 모든 애노드 세그먼트, 애노드 세그먼트, 또는 하나 이상의 애노드에 공급함에 의해 도금이 계속되도록 DC 전류 펄스를 포함할 수 있다. 제 2 공정 조건 하의 DC 전류 펄스에 대한 강도는 도금된 금속의 비저항, 기판 상의 밑에 있는(underlying) 물질 및 다른 도금 파라미터에 의존하고 제한하지 아니한다. 일 실시예에서, 제 2 공정 조건 하에서의 DC 전류 펄스에 대한 강도는 제 1 공정 조건 하의 DC 전류 펄스의 강도보다 낮다. 또한, 제 2 공정 조건 하에서, 보조 전극에 대한 전류 강도는 제한하지 아니한다. 보조 전극은 이용되지 않을 수 있고(idle), 추가적인 캐소오드로서 작용할 수 있으며 또한 추가적인 애노드로 작용할 수 있다. 일 실시예에서, 전류는 기판을 통하는 전류보다 낮은 전류로 보조 전극을 통해 가해질 수 있다.
단계(330)에서, 도금은 제 3 공정 조건 하에서 수행되고 이에 의해 기판 표면 위에 벌크 금속층의 일부를 적어도 증착한다. 일 실시예에서, 단계(330)의 벌크 구리층의 총 두께는 약 800Å 내지 약 1200Å과 같이 약 500Å이상일 수 있다. 제 3 공정 조건은 높은 처리량으로 도금하는 것을 포함할 수 있고, 이에 의해 원하는 총 두께로 구리를 연속적으로 증착한다. 하나의 전원이 하나 이상의 보조 전극 및 도금 장치(하나 이상 또는 모든 애노드 세그먼트를 포함)의 애노드 어셈블리에 연결되고 도금은 기판의 전체 표면 위에서 균일하게 일어날 수 있다.
또한, 본 발명의 실시예는 기판 위에 벌크 금속층 및/또는 얇은 금속 씨드층을 포함하는 금속층의 전기화학 증착을 위해 이루어진 도금 장치를 제공한다. 도금 장치 또는 도금 셀은 하나 이상의 전극을 포함하고, 이는 주요 애노드 전극/애노드 세그먼트, 다른 하나 이상의 애노드 전극, 및 하나 이상의 보조 전극 또는 반대 전극과 같은 것이다. 보조 전극은 애노드 전극 및/또는 애노드 세그먼트로부터 전기적으로 절연되도록 구성되어 위치한다. 예시적 도금 셀은 "전기화학 공정 셀"이라는 명칭으로 2003년 7월 24일에 출원된 미국 특허출원 제 10/627,336호와 "절연된 애노드 구획에서 반대 전극을 구비한 전기화학 도금 셀"이라는 명칭으로 2004년 6월 28일에 출원된 미국 특허출원 제 10/880,103호에서 찾을 수 있고, 이 둘은 여기서 모두 참조로서 인용되었다.
도 4는 헤드 어셈블리가 없는 본 발명의 도금 셀(400)의 단면도를 도시한다. 도금 셀(400)은 넘침 방지물(overflow weir, 409)(연속된 가장 위의 유체 넘침 지점)에 의해 둘러싸인 유체 베이신(408)을 포함하고, 이에 의해 그 안에 전해질, 유체, 또는 도금 배스를 함유한다. 초과의 유체 또는 전해질은 넘침 방지물(409)을 둘러싸는 외부 수집 부피(412)로 넘치거나 엎질러진다. 도 5는 공정 위치에 있는 본 발명이 헤드 어셈블리(402)를 구비한 도금 셀(400)의 다른 단면도를 도시한다. 헤드 어셈블리(402)는 도금 셀(400) 내부의 유체 베이신(408)에서 전기 화학 작동을 위해 기판(418)을 전기적으로 바이어스를 걸고 지지하도록 구성된다. 헤드 어셈블리(402)는, 그 위에 기판과 전기적으로 접촉한느 다수의 금속 또는 금속 합금 전기 접촉 요소를 갖는 접촉 링(406)을 일반적으로 포함한다. 전기 접촉 요소/지점은, 하나 이상의 접촉 핀(403)과 같이 접촉 핀, 접촉 로드, 접촉 표면, 접촉 패드 등의 형태를 가진다. 접촉 요소/지점은 귀금속, 반 귀금속, 플래티늄 등과 같은 비활성 물질로 일반적으로 만들어진다. 본 발명의 일 실시예는 기판이 없는 경우 접촉 요소로 얇은 금속층을 코팅 또는 도금하는 것을 포함하고, 이에 의해 이후의 도금 공정 동안 기판 위에 도금을 위한 좋은 접촉을 제공한다. 접촉 요소 또는 접촉 핀(403) 위의 얇은 금속층의 도금은 전원(미도시)의 캐소오드 단자로 접촉 핀(403)을 연결시킴에 의해 수행된다. 접촉 핀(403) 위에 코팅된 얇은 금속층은 이후에 기판 위에 도금되는 금속과 동일한 물질일 수 있다. 선택적으로, 접촉 요소 또는 접촉 핀(403)은 비도금 공정에 의해 미리 처리될 수 있고, 이에 의해 그 위의 어떤 증착물을 제거하며, 이는 얇은 금속층이 그 위에 코팅되고/도금되기 전에 전원의 애노드 단자에 접촉 핀(403)을 연결시킴에 의해 이루어진다.
유체 베이신(408) 내에서, 하나 이상의 전극, 애노드 어셈블리(422) 또는 애노드 세그먼트(422a-422c)는 도금을 위해 애노드로서 사용되도록 구성된다. 또한, 본 발명의 일 실시예는 애노드 어셈블리(422) 또는 애노드 세그먼트(422a-422c)의 주변부의 방사상으로 외부로 위치되도록 구성된 보조 전극 어셈블리(424)를 제공한다. 하나 이상의 애노드 어셈블리(422), 애노드 세그먼트(422a-422c), 및 보조 전극 어셈블리(424)는 전기적으로 전도성 부재로 만들어질 수 있다. 전도성 부재는, 구리와 같은 소모 가능한 물질 또는 플래티늄 또는 다른 귀금속 등과 같은 소모 불가능한 물질로부터 제조될 수 있다. 본 발명의 일 실시예에 따르면, 일 구성에서, 보조 전극 어셈블리(424)는 기판의 주변부에 위치한 환형의 전도성 부재이다.
애노드 전극액 부피(420)는, 이를 통과하여 흐르는 애노드 전극 용액과 접촉하도록 위치한 하나 이상의 애노드 세그먼트(422a-422c)를 포함하는 애노드 어셈블리를 일반적으로 포함한다. 하나 이상의 애노드 세그먼트는 주요 애노드(422a), 애노드 세그먼트(422b), 및 추가적인 애노드 세그먼트(422c) 등을 포함할 수 있고, 이는 도 7A-7C에서 추가적으로 언급될 것이다.
유체 베이신(408)은 내부 유체 부피(410)에서 도금을 위한 기판(418)을 수용하고 내부 유체 부피(410)를 한정하도록 구성된다. 내부 유체 부피(410)로부터 넘친 도금 용액은 외부 수집 부피(412)로 배수되고, 이에 의해 도금 용액은 내부 유체 부피(410)로 다시 순환될 수 있다. 선택적으로, 유체 확산 부재(414)는 도금되 는 기판(418)이 위치한 곳의 아래 위치에서 그리고 애노드 어셈블리(422) 위로 내부 유체 부피(410)를 가로지르도록 위치한다. 유체 확산 부재(414)는 애노드 어셈블리(422) 및 기판(418) 사이의 방향으로 그리고 기판(418)을 가로지르는 유체 유동 변화를 견디도록 작동한다. 유체 확산 부재 및 다른 도금 셀 구성요소 및 작동 특성의 더욱 완전한 설명은 미국 특허 제 6,261,433호 및 미국 특허 제 6,585,876호에 나타나 있고, 이는 여기서 전체가 참조로서 인용되었다.
또한, 멤브레인(416)은 유체 베이신(408)을 가로질러서 그리고, 만일 사용된다면, 확산 부재(414)가 위치할 수 있는 곳 아래의 위치에서 그리고 애노드 세그먼트(422a-422c) 위로 위치한다. 멤브레인(416)은 일반적으로 이온성 멤브레인이고, 특히 양이온성 멤브레인이고, 일반적으로 이를 통하는 유체 통로를 막도록 구성되며, 구리 이온와 같은 이온이 기판(418)을 향해 멤브레인(416)을 통해 이동하는 것을 가능하게 한다. 이와 같이, 멤브레인(416)은 도금 셀(400)의 애노드 전극액 부피(420)로부터 도금 셀(400)의 캐소오드 전극액 부피(419)를 분리시키도록 일반적으로 작동한다. 캐소오드 전극액 부피(419)는 멤브레인(416) 및 기판(418) 사이의 유체 부피로서 일반적으로 지칭되고, 애노드 전극액 부피(420)는 애노드 세그먼트(422a-422c)에 인접한 멤브레인(416) 아래의 유체 부피로서 지칭된다. 캐소오드 전극 용액으로부터 애노드 전극 용액의 분리 및 멤브레인(416)의 더욱 완전한 설명은, 여기서 전체가 참조로서 인용된 "전기화학 공정 셀"이라는 명칭으로 2003년 7월 24일에 출원된 미국특허출원 제10/627,336호에서 찾을 수 있다.
애노드 전극 용액과 같은 도금 전해질 용액은 애노드 전극액 공급 도관 (431a)에 의해 애노드 전극액 부피(420)로 공급되고 애노드 전극액 공급 도관(431a)으로부터 대향부에 위치한 애노드 전극액 배수 도관(431b)에 의해 애노드 부피(420)로부터 배수된다. 애노드 전극 용액은 특히 물, 구리 이온, 구리 설페이트, 할라이드 이온을 일반적으로 포함한다. 애노드 전극액 공급 도관(431a) 및 애노드 전극액 배수 도관(431b)는 애노드 세그먼트(422a-422c)의 윗 표면에 걸쳐 애노드 전극 용액의 방향적 유동을 발생시키고, 이는 여기서 전체가 참조로 인용된 "전기화학 공정 셀"이라는 명칭으로 2002년 10월 9일에 출원된 미국 특허출원 제 10/268,284호에 나타나 있다.
또한, 보조 공급 도관(432a)은 애노드 전극 용액, 일정한 경우에 캐소오드 전극 용액과 같은 전해질 용액을 보조 전극 어셈블리(424)를 둘러싸는 보조 부피(435)로 공급하도록 구성되고, 이는 애노드 전극액 공급 도관(431a) 및 애노드 전극액 배수 도관(431b)에 의해 공급되고 애노드 세그먼트(422a-422c)에 인접한 부피에 포함된 애노드 전극액 부피(420)와 유체적으로 또는 전기적으로 소통되지 아니한다. 보조 배수 도관(432b)은 보조 전극 어셈블리(424) 근처의 보조 부피(435)로부터 유체를 배수하도록 구성된다. 보조 부피(435)는 보조 전극 어셈블리(424)에 인접한 원형의 o-링 형태의 시일(seal)과 같은 두 개의 시일(436)과 함께 이의 상부 위의 멤브레인(416)에 의해 유체적으로 속박된다.
도 5 및 6A에서 도시된 것처럼, 보조 공급 도관(432a)에 의해 공급되는 전해질 용액은, 화살표"A"에 의해 도시된 것처럼, 반원형 패턴으로 보조 전극 어셈블리(424) 위의 보조 부피(435)를 통해 일반적으로 유동한다. 이와 같이, 보조 부피 (435)를 통해 순환되는 전해질 용액은 도금 셀(400)의 대향부 상의 보조 배수 도관(432b)에 의해 수집된다. 또한, 애노드 전극액 부피(420)로 공급되는 애노드 전극 용액은 도 6A에서 화살표 "B"로서 도시된 것처럼 애노드 세그먼트(422a-422c) 또는 애노드 어셈블리(422)를 가로질러 직접 유동하고, 애노드 전극액 배수 도관(431b)에 의해 수집된다. 유체 유동은 화살표 "A" 및 "B"에 의해 표시되고, 이는 모두 멤브레인(416) 아래에서 일어난다. 유동 "A"는 시일들(436) 사이에서 일어나고, 유동 "B"는 시일(436)의 방사상으로 내부로의 애노드 세그먼트(422a-422c) 또는 애노드 어셈블리(422)의 상부에 걸쳐 일어난다.
도 5를 다시 참고하면, 애노드 세그먼트(422a-422c) 및 보조 전극 어셈블리(424)는 이들이 애노드 전극 용액과 유체 소통되도록 일반적으로 위치하지만, 이들은 또한 애노드 세그먼트(422a-422c)가 보조 전극 어셈블리(424)로부터 전기적으로 절연되도록 구성되고 위치된다. 특히, 전기적으로 절연하는 스페이서(spacer, 426)는 일반적으로 애노드 세그먼트(422a-422c) 및 보조 전극 어셈블리(424) 사이에 위치한다.
캐소오드 전극 용액과 같은 도금 전해질 용액은 유체 공급 도관(433a, 433b)에 의해 캐소오드 전극액 부피(419)로 공급되고, 이 도관은 캐소오드 전극 용액 탱크(미도시)와 유체 소통한다. 캐소오드 전극 용액은, 예를 들어 물, 구리 설페이트, 할라이드 이온, 및 다수의 도금 첨가제(레벨러, 억제제, 가속제 등)중 하나 이상을 포함하는 다수의 구성요소를 일반적으로 포함한다. 유체 도관(433a, 433b)에 의해 공급되는 캐소오드 전극 용액은 방지물(409)을 넘치고 수집 부피(412)에 의해 수집된다.
멤브레인(416)이 애노드 전극 용액이 이를 통해 유체적으로 전달되는 것을 막도록 유체 배리어를 제공하지만, 멤브레인은 이온 전달 특히 양이온 전달을 가능하게 한다. 이와 같이, 애노드 전극액은 멤브레인(416)을 투과할 수 없지만, 구리 및 수소 이온과 같은 이온은 멤브레인(416)을 통해 벤트(vent) 도관(440)으로 이동할 수 있고, 이 벤트 도관은 캐소오드 전극 용액을 포함한다. 따라서, 벤트 도관(440)에서 캐소오드 전극액 및 보조 전극 어셈블리(424) 위의 부피(435)의 조합은 전류가 보조 전극 어셈블리(424)를 통해 이동하도록 전기 경로를 발생시킨다.
도 6B는 도금 공정 동안 애노드 어셈블리(422) 및 보조 전극 어셈블리($24) 근처에서 발생된 예시적인 플럭스 라인을 도시한다. 애노드 어셈블리(422) 위의 직접적인 전기 플럭스는 라벨 "C"의 화살표로 표시된다. 애노드 어셈블리(422) 위의 플럭스는 개별적인 애노드 세그먼트(422a, 422b, 422c)로 동일하거나 서로 다른 전력을 가함에 의해 제어될 수 있다. 애노드 세그먼트(422a, 422b, 422c)는 원하는 플럭스에 의존하여 동심원적, 대칭적 또는 다른 구성일 수 있다.
도 7A-7E는 본 발명의 실시예에서 사용될 수 있는 예시적 애노드 구성을 도시한다. 애노드 세그먼트(422a, 422b, 422c)는 또한 개별적으로 전력이 공급될 수 있고 어떤 특별한 숫자에 제한되지 않는데, 즉 도금 셀에서 1 내지 약 10 이상의 애노드 세그먼트가 있을 수 있다. 본 발명의 일 실시예에 따르면, 도 6B에서 도시된 애노드 세그먼트(422a)는 도금 공정 동안 애노드 세그먼트(422b) 보다 거기에 가해지는 더 큰 전력을 가질 수 있다.
애노드 세그먼트에 독립적으로 전원을 가하는 것과 관련하여, 본 발명의 대안적인 실시예에서, 도 6B에서 도시된 애노드 세그먼트(422c)는 도금 공정 동안 애노드 세그먼트(422b)보다 거기에 가해지는 더 큰 전력을 가질 수 있다. 이는 세그먼트(422c)로부터 발생하는 플럭스 라인 "C"의 밀도가 애노드 세그먼트(422b)로부터 발생하는 것보다 크다는 것으로부터 명백하고 따라서 더 낮은 전력이 세그먼트(422b)로 가해지는 것을 나타낸다.
도 6C는 도금 셀의 유체 공급부 상의 도 4 및 5의 도금 셀의 멤브레인 구성 및 전극의 확대 단면도를 도시한다. 특히, 화살표 "F"는 애노드 전극 용액을 위한 애노드 전극액 유체 유동 경로를 나타내고, 이 애노드 전극 용액은 애노드 어셈블리(422)의 상부면 위로 유동한다. 화살표 "F"에 의해 표시된 애노드 유체 유동은 애노드 공급 도관(431a)으로부터 일반적으로 공급되고 도 6A에서 화살표 "B"에 의해 일반적으로 표시된 유동 방향으로 애노드 어셈블리(422)의 상부면에 걸쳐 유동하도록 유도된다. 이 유체 유동 "B"는 애노드 어셈블리(422) 안으로 형성된 연장된 구멍 또는 어떠한 슬롯에 대해 일반적으로 수직이고, 이는 도금 작업 동안 애노드 표면 상에 형성될 수 있는 애노드 슬러지(sludge) 또는 다른 고밀도 유체를 제거하기 위함이다.
도 6C에서 화살표 "G"는 보조 전극 어셈블리(424) 위로 유동하는 전해질 용액을 위한 전해질 이온 유동 경로를 나타내고, 이는 도 6A에서 화살표 "A"에 의해 나타난 유동 경로와 일반적으로 대응한다. 이와 같이, 전해질 이온 경로 "G"는 일반적으로 보조 공급 도관(432a)에 의해 보조 부피(435)로 공급되고, 이는 멤브레인 (416) 아래에서 그리고 시일들(436) 사이에서 보조 전극 어셈블리(424)의 상부 위로 유체의 반원형 유동을 생성시킨다. 보조 전극 위로 유동된 전해질 용액은 애노드 또는 캐소오드 전극 용액일 수 있다.
화살표 "E"는 도금 셀(400)의 캐소오드 전극액 부피(419)로 공급되는 캐소오드 전극 용액을 위한 유체 유동 경로를 나타낸다. 캐소오드 전극 용액은 유체 공급 도관(433a)을 통해 위로 유동하고, 이후 멤브레인(416)의 상부면의 적어도 일부에 걸쳐 일반적으로 수평으로 유동하며, 이후 멤브레인(416) 위의 캐소오드 전극액 부피(419)으로 직접 유동하며 및/또는 개구, 즉 벤트 도관(440)으로 위를 향하여 유동하고, 이 벤트 도관은 캐소오드 전극앤 부피(419)와 소통한다. 멤브레인(416)의 상부면 위로 캐소오드 전극 용액의 유동은 보조 전극 어셈블리(424) 위의 부피(435)와 겹치는 위치에 있도록 일반적으로 구성되며, 이는 멤브레인(416)을 통한 전송을 통해 보조 전극 어셈블리(424) 및 캐소오드 전극액 사이의 전류 경로를 제공한다. 이러한 전류 경로는 접촉 링(406)으로부터 일반적으로 이동하고, 이는 거기에 존재하는 캐소오드 전극 용액을 경유하여 벤트 도관(440)을 통해, 멤브레인(416)을 통해, 그리고 부피(435) 내에 존재하는 애노드 전극 용액을 통해 보조 전극 어셈블리(424)로 이동하고, 이는 도 6E에서 화살표 "H"로 나타난다.
도 6D는 도금 셀(400)의 유체 배수부 상의 도 4 및 5의 도금 셀(400)의 전극 및 멤브레인 구성의 확대 단면도를 도시한다. 화살표 "J"는 애노드 어셈블리(422)와 인접한 애노드 부피(420)로부터 제거되는 애노드 전극 용액을 위한 유동 방향을 도시한다. 애노드 전극액 배수 도관(431b)은, 애노드 어셈블리(422)에 형성된 슬 롯에 일반적으로 수직한 방향으로 애노드 부피(420)로부터 애노드 어셈블리(422)를 가로질러 유동하는 애노드 전극 용액을 배수하도록 위치하고, 이는 도 6A에서 화살표 "B"에 의해 나타난다.
보조 전극 어셈블리(424) 위로 유동하는 애노드 전극 용액은 도 6A에서 화살표 "A"에 의해 도시된 반원 유동 패턴을 촉진하는 지점에서 보조 전극 어셈블리(424) 위로 보조 부피(435)로부터 제거된다. 화살표 "M"은 보조 전극 어셈블리(424) 위로 보조 부피(435)로부터 배수되는 전해질 용액의 유동 방향을 나타낸다. 화살표 "L"은 보조 배수 도관(432b) 및 보조 전극(424) 위의 멤브레인(416)의 상부를 통해 이동하는 캐소오드 전극 용액을 위한 캐소오드 전극액 유동 방향을 나타내고, 이는 새로운 캐소오드 전극 용액을 캐소오드 전극액 부피(419)로 공급한다.
작동에 있어서, 보조 전극 어셈블리(424)는 애노드 어셈블리(422)와 함께 이용되고 이는 도 7A-7E 또는 이의 변경에서 도시된 애노드 세그먼트(422a, 422b, 422c) 중 하나일 수 있고, 이에 의해 도금되는 기판(418)의 표면에 걸친 전기적 플럭스를 제어한다. 특히, 전원(미도시)과 전기적으로 통하는 보조 전극 어셈블리(424)는 높은 에지-도금을 막기 위해 기판(418)의 에지 근처의 전기적 플럭스를 선택적으로 감소시키도록 이용된다.
일 실시예에서, 보조 전극 어셈블리(424)는 도금 공정의 하나 이상의 단계 동안 이용될 수 있고, 이에 의해 추가적인 캐소오딕 플럭스 소스를 기판(418)의 에지 또는 주변부 근처의 구역에 공급함에 의해 기판의 에지 근처의 전기적 플럭스를 감소시킨다. 보조 전극 어셈블리(424)는 벤트 도관(440)을 경유하여 캐소오드 부 피(419)와 전기적으로 통하는 기판(418)의 에지 또는 주변부 근처의 구역으로 추가적인 플럭스를 공급하고, 이는 도 6E에서 화살표 "H"로서 도시된다.
기판(418)의 주변부를 둘러싸는 환형의 벤트인 벤트 도관(440)은 보조 전극 어셈블리(424)로부터 캐소오드 전극액 부피(419)로 플럭스를 전도하도록 위치하며, 이는 기판의 주변부근처에서 기판/캐소오드에 의해 발생된 플럭스의 양을 감소시키는 방법으로 위치한다. 본 발명의 일 실시예는 벤트 도관(440) 및 보조 전극 어셈블리(424)이 캐소오딕하게 바이어스 될 수 있도록 제공되고, 이는 플럭스 소스로 기판(418)의 주변부를 가득하도록(flood) 실질적으로 작동하며 애노드 어셈블리(422)가 기판(418)의 주변 에지로 직접 플럭스를 전달하는 것을 막으며, 이 경우 벤트 도관(440)은 전기적 플럭스를 공급한다. 이와 같이, 기판(418) 상에서 시작하는 전기적 플럭스는 기판(418)의 중심부 근처에서 증가하며 이는 도 6E에서 화살표 "C"에 의해 도시되고, 화살표 "H"에 의해 도시된 것처럼 기판(418)의 주변부 근처의 기판 표면에 전기적 플럭스를 감소시키며, 이는 기판(418)의 주변부 근처에서 시작하는 전기적 플럭스를 실질적으로 변위시킨다.
일 실시예에서, 기판의 주변부 근처의 전기적 플럭스의 감소는 보조 전극 어셈블리(424)에 가해진 캐소오딕 바이어스에 의해 제어될 수 있고, 종래의 도금 셀의 에지 또는 주변부 높은 도금 특성을 감소시키도록 작동한다. 특히, 보조 전극 어셈블리(424)는 기판(418)의 에지 근처의 캐소오딕 소스로서 작동할 수 있고, 이는 전기적 플럭스를 경유하여 보조 전극 어셈블리(424)로부터 벤트 도관(440)을 통해 애노드 어셈블리(422)로 이동하고, 따라서 기판(418)의 에지 근처의 전기적 플 럭스를 감소시킨다. 이 감소된 전기적 플럭스는 기판(418)의 주변부 근처의 금속 도금을 감소시키는 것으로 나타났다.
도 7A-7E는 본 발명의 실시예에서 사용될 수 있는 예시적 애노드 구성을 도시하고, 이 경우 세그먼트(a, b, c)는 애노드 세그먼트(422a, 422b, 422c)와 같이 표시되어 있다. 개별적인 애노드 배열의 세그먼트(a, b, c)의 각각은 도금 파라미터를 최적화하고 및/또는 제어하도록 개별적으로 전력이 공급될 수 있다. 애노드 세그먼트(422) 위의 전기적 플럭스는 도금 공정의 서로 다른 단계 동안 개별적인 애노드 세그먼트(422a, 422b, 422c)로 동일하거나 서로 다른 전력을 가함에 의해 제어될 수 있다. 일 실시예에서, 기판의 중앙에서 도금을 위해 기판의 내부 또는 중심 영역과 정렬된 내부 또는 중심 애노드 세그먼트 또는 주요 애노드는 하나 이상의 애노드 세그먼트(422a, 422b, 422c 및 422b)를 포함할 수 있다. 애노드 세그먼트(422 또는 422a, 422b, 422c)는 요구되는 플럭스에 의존하여 동심원형, 대칭형, 원형, 선형, 직사각형 또는 다른 구성일 수 있다.
도 8은 도금 셀(400)에서 사용될 수 있는 본 발명의 예시적 방법(800)을 도시하고, 이에 의해 기판의 표면 위에 얇은 금속층을 도금한다. 단계(810)에서, 둘 이상의 전극 및 기판이 도금 셀(400)과 같은 도금 장치에 공급된다. 선택적으로, 기판이 도금 장치 내부로 공급되기 전에, 접촉 핀(403) 상의 금속층의 코팅이 도금에 의해 수행될 수 있고, 이는 약 50Å 내지 약 500Å 이상의 원하는 두께에 이를 때까지 수행된다.
단계(820)에서, 제 1 전원은 제 1 전극의 중앙 세그먼트에 연결되고, 이는 애노드가 도금 셀에 위치하여 기판의 중심/중앙부 상에 도금되도록 기판의 표면 중심 영역과 정렬된다. 단계(830)에서, 제 2 전원은 기판의 에지 또는 주변 영역과 정렬되어 위치한 제 2 전극에 연결된다. 제 2 전극은 예를 들어 애노드, 캐소오드, 보조 전극, 반대 전극 등일 수 있다.
단계(840)에서, 도금이 제 1 공정 조건 하에서 그리고 제 1 및 제 2 전극의 반대 극성에서 수행되고, 이에 의해 기판 표면 위에 균일하게 얇은 금속층을 증착한다. 예를 들면, 본 발명의 일 실시예는 애노드 세그먼트(422a)와 같은 중심 세그먼트를 갖는 도금 셀(400)을 제공하고, 이는 제 1 전원(미도시)의 애노딕 단자와 전기적으로 연결되고 동일한 전원의 캐소딕 단자는 접촉 링(406)과 일반적으로 전기적 연결되며, 이 접촉 링은 기판(418)과 전기적으로 접촉하도록 구성되고 캐소드로서 작용한다. 다른 실시예에서, 보조 전극 어셈블리(424)는 제 2 전원(미도시)의 캐소딕 단자와 전기적 연결된다. 오직 두 개의 전원이 여기서 언급되지만, 둘 이상의 독립적으로 제어된 전원이 본 발명의 범위를 벗어나지 않고 사용될 수 있다. 예를 들면, 추가적인 전원 또는 동일한 제 1 전원이 422b 및 422c와 같은 추가적인 전극 세그먼트로 전기적으로 연결하는데 이용될 수 있고, 이는 화학전기 도금의 서로 다른 단계 동안 공정 파라미터의 필요에 의존한다. 또한, 애노드 세그먼트(422a, 422b, 422c)는 개별적으로 전력을 받고 어떠한 특별한 숫자에 제한되지 아니하는데, 즉 도금 셀에서 1 내지 약 10 이상의 애노드 세그먼트가 있을 수 있다. 애노드 세그먼트에 독립적으로 전력을 가하는 것과 관련하여, 애노드 세그먼트에 가해진 전력 밀도는 동일하거나 변할 수 있는데, 예를 들어 애노드 세그먼트 (422a) 상의 전력은 애노드 세그먼트(422b) 상의 전력보다 클 수 있다.
도 9A 및 9B는 기판, 주요 애노드(422a)(주요 애노드 세그먼트 또는 하나 이상의 애노드 세그먼트), 하나 이상의 보조 세그먼트(보조 전극 어셈블리(424)), 및 다른 애노드/전극 세그먼트에 둘 이상의 전원을 연결시키는 두 예시적 방법을 도시한다. 두 전원은 동시적으로 작동한다. 각각의 전원(PS) 상의 전류는 단락 DC 전류 펄스 동안 일정하나 진폭 및 방향/극성에서 다르다.
일 실시예에서, 보조 전극 어셈블리(424)를 통과하는 전류는 기판(418)을 통과하는 전류보다 작으며 애노드 어셈블리(422) 또는 애노드 세그먼트(422a, 422b, 422c)를 통과하는 전류보다 작다. 예를 들면, 제 2 전원(PS2)을 통과하는 총 전류는, 도 9B에서 도시된 것처럼 하나 이상의 애노드들/애노드 세그먼트를 통해 그리고 도 9A에서 도시된 것처럼 기판(418)을 통해 통과하는(캐소오드로서 작용함) 총 전류의 약 10% 내지 60%이고, 이는 전원을 연결하는 다양한 방법에 의존한다. 또한, 제 1 전원(PS1) 및 제 2 전원(PS2) 사이의 전류비는, 보조 전극들 사이의 거리, 중심 주요 애노드(중심 애노드 세그먼트)의 지름, 수직 및 수평 방향의 확산기의 저항, 및 보조 전극의 표면적 등에 의존한다.
도 10은 도금 공정 동안 본 발명의 도금 셀(400) 내부의 보조 전극 어셈블리(424) 및 주요 애노드(422a) 근처에서 발생되는 예시적 전류 경로 및 플럭스 라인을 도시한다. 보조 전극 어셈블리(424) 위의 즉시의 전기적 플럭스는 "D" 라벨로 표시된 화살표에 의해 나타나고, 주요 애노드(422a) 위의 즉시의 플럭스는 "E" 라벨로 표시된 화살표에 의해 표시되며, 이는 화살표 "D"와 반대 방향이다. 일 실시 예에서, 본 발명은 기판의 주변을 향하여 반대 방향으로 전기적 플럭스를 가함을 제공하고, 이에 의해 기판의 표면 상에 금속층의 제 1 부분을 증착시킨다. 전기적 플럭스는 제 1 전원 및 제 2 전원에 의해 제공될 수 있고, 이들은 개별적으로 애노드 및 보조 전극 어셈블리의 적어도 하나의 세그먼트와 전기적으로 연결된다.
이론에 구속되지 아니하고, 4초 미만과 같은 매우 짧은 기간의 최초 도금 단계 동안 중심 애노드 세그먼트 또는 주요 애노드(422a)가 제 1 전원에 연결될 때, 구리 증착은 접촉 핀(403) 근처의 기판(418)의 에지로부터 시작하고 기판의 중앙부로 연장한다. 기판의 중앙부 및 성장하는 구리 전방부 사이의 거리는 점점 짧아지고 기판의 중앙부에서의 과전압은 증가하며 이에 의해 핵성장이 기판의 전체 표면에 걸쳐 가능하게 된다. 최초 핵생성의 이러한 짧은 기간은 기판 상의 배리어 금속의 특성 또는 부동상태에 의존할 뿐만 아니라 기판(418)을 통과하는 평균 전류 및 보조 전극 어셈블리(424)를 통과하는 전류에 의존한다. 기판(418)을 통과하는 높은 전류는 핵생성이 발생할 수 있는 기판 상의 넓은 지역을 일반적으로 초래한다.
기판(418) 위의 핵생성 지역 또는 핵생성 존(910)의 존재는 기판 표면 상의 물질의 특성에 매우 민감하다. 예를 들면, Ⅷ족 금속 물질은 매우 부동적이고 구리가 그 위에 도금되도록 핵생성을 시작하기 위해 높은 최초 과전압을 필요로 한다. 또한, 그 위에 Ⅷ족 금속 물질을 갖는 기판의 표면 상의 핵생성 존(910)은 매우 좁고 기판 상에 가해진 극도로 높은 평균 전류에서 그러하다.
본 발명은 이를 통과하는 최적의 높은 반대 전류를 구비한 전류 시브로서 보 조 전극의 이용을 채택하고, 이에 의해 매우 최초의 핵생성 존을 넓히고 에지로부터 기판의 중심/중앙부로 전류를 재분배한다. 최초 핵생성 단계 동안 보조 전극을 통과하는 전류는 최적이어야만 하고 그렇지 않으면 접촉 핀(403) 근처의 전류가 애노딕이 되도록 만들 수 없고, 기판 상의 물질 및 접촉의 표면의 손상 또는 기판 에지 근처의 구리 용해를 초래한다. 작동시, 보조 전극 어셈블리(424)는 애노드 세그먼트(422a-422c)와 함께 사용되고, 이는 도 7A-7E에서 도시된 세그먼트된 애노드 중 하나 또는 이의 변경일 수 있으며, 이에 의해 도금되는 기판(418)의 표면에 걸쳐 전기적 플럭스를 제어한다. 특히, 제 2 전원(미도시)과 전기적으로 연결되는 보조 전극 어셈블리(424)는 기판(418)의 에지 근처의 전기적 플럭스를 선택적으로 줄이도록 사용되며, 이는 벤트(440)를 경유하여 캐소오드 부피(419)와 전기적으로 연결하고 기판(418)의 에지 또는 주변부 근처의 지역에 추가적인 캐소오딕 플럭스 소스를 공급함에 의해 높은 에지 도금을 막는다. 도 5에서 도시된 것처럼, 벤트(440)는 일반적으로 환형의 벤트이고, 이는 기판(418)의 주변부를 둘러싸며, 보조 전극 어셈블리(424)로부터 캐소오드 전극액 부피(419)로 전기적 플럭스를 전도하도록 위치되고, 이는 기판의 주변부 근처의 기판/캐소오드에 의해 발생된 전기적 플럭스의 양을 감소시키는 방법으로 일어난다. 이와 같이, 기판(418) 상에서 시작하는 전기적 플럭스는 기판(418)의 중심 근처에서 증가한다.
도 10에서 도시된 것처럼, 전류는 애노드 세그먼트로부터 애노드 전극액을 경유하여 멤브레인(416)을 통해 그리고 캐소오드 전극액을 통과하여 기판 표면으로 통과되고, 전류 경로 "F", 또는 전원과 전기적으로 연결하는 접촉 링(406) 및 접촉 핀(403)으로 직접 통과되며, 전류 경로 "G", 이 경우 기판을 통과하지는 아니한다. 최초 핵생성 단계 동안, 기판 표면 상의 핵이 겹치기 시작하고 이에 의해 핵생성이 시작되고 기판 표면이 완전히 전도성으로 될 때, 전류 경로 "F"는 전류 경로 "G"보다 더 쉽고 더 빠르며 이에 의해 전류는 기판의 중심/중앙 영역을 통해 더욱 쉽게 유동할 수 있다. 기판의 중앙부에서의 전류 밀도는 더 높아지게 된다. 잠시 후, 얇은 씨드층의 균일한 증착이 전체 기판 표면 상에 형성되고, 이는 기판의 에지 및 중앙부에서와 거의 동일한 두께를 가진다.
도 8로 다시 돌아가면, 단계(850)에서, 전류는 제 1 전극의 모든 세그먼트로 제공되고, 단계(860)에서 도금이 제 2 공정 조건 하에서 수행되며, 이에 의해 기판 표면 상의 갭, 피처, 구멍을 적어도 채운다. 단계(850)에서, 모든 애노드 세그먼트는 제 1 전원과 같은 하나 이상의 전원의 애노딕 단자와 전기적으로 연결된다. 일 실시예에서, 제 2 전극은 제 2 공정 조건 하에서 추가적인 균일한 갭 채움 구리 도금을 위해 제 1 또는 제 2 전원의 애노딕 단자와 전기적으로 연결되도록 스위치될 수 있다. 다른 실시예에서, 감소된 전류는 제 1 전극의 애노드 세그먼트에 가해진 전류보다 제 2 전극에 가해질 수 있다. 대안적인 실시예에서, 제 2 전극은 이용되지 않을 수 있다.
단계(870)에서, 전류는 제 1 전극으로 제공되고 도금은 제 3 공정 조건 하에서 수행되며, 이에 의해 기판 표면 상에 벌크 금속층의 일부를 적어도 증착시킨다. 제 3 공정 조건 하에서, 중심 애노드 또는 대안적으로 모든 애노드 세그먼트는 하나 이상의 전원의 애노딕 단자와 전기적으로 연결된다. 또한, 애노드 세그먼트 및 제 2 전극에 가해지는 전류 밀도는 제한되지 않는다. 대안적으로 제 2 전원은 이용되지 않을 수 있다.
본 발명의 실시예는 여기서 설명된 순서로 수행되는 단계를 필요로 하지 아니한다. 또한, 개별적인 파라미터는, 200mm, 300mm 기판 또는 사각형 기판과 같은 서로 다른 기판 크기에 대해 그리고 다양한 도금 장치에서 공정을 수행하도록 개조될 수 있다.
예로서, 도 11A는 본 발명의 실시예에 따른 도금 동안 서로 다른 단계에서 두 개의 전원을 통하는 서로 다른 전류를 도시한다. 선택적으로 두 전원 상의 전류 펄스(Ii)가 없거나 또는 매우 낮은 채로 기판 담금(immersion) 단계일 수 있다. 제 1 전원을 통하는 전류는 도 11A에서 라인(1110)으로서 도시되고 제 2 전원을 통하는 전류는 라인(1120)으로서 도시된다. 라인(1110)은 단락 전류 펄스(I1), 제 2 전류(I2), 제 3 전류(I3)를 포함하고, 이들은 제 1 전원에 가해진다. 라인(1120)은 단락 전류 펄스(I1'), 제 2 전류(I2'), 및 제 3 전류(I3')를 포함할 수 있고, 이들은 제 2 전원에 가해진다. 전류 펄스(I1)(I1')는 얇은 구리 씨드를 위한 도금 공정 또는 단계(310)와 같은 제 1 단계 동안 가해진다. 전류 펄스(I2)(I2')는 구리 갭 채움을 위한 도금 공정 또는 단계(320)와 같은 제 2 단계 동안 가해진다. 전류 펄스(I3)(I3')는 벌크 구리층을 위한 도금 공정 또는 단계(330)와 같은 제 3 단계 동안 가해진다. 본 발명의 일 실시예에 따르면, 제 1 전원은 제 1 단계 동안 주요 애노드(422a)에 연결되지만 (422b) 또는 (422c)에는 연결되지 아니하고, 제 2 단계 동안 모든 애노드 세그먼트(422a-422c)에 연결된다.
본 발명의 일 실시예는 단계(310), 단계(840), 또는 여기서의 어떠한 단계를 포함할 수 있고, 이는 다중단계(multi-staged) 공정이며, 이에 의해 구리 씨드와 같은 얇은 도금된 금속 씨드의 더 좋은 품질을 제공한다. 예를 들면, 단계(310)에서 단락 DC전류 펄스는 둘 이상의 더 짧은 단계를 포함할 수 있고, 이에 의해 기판 표면 상에 형성된 전기도금된 구리 씨드의 품질 및 균일성을 조정한다.
도 11B는 다중단계 제 1 단계를 도시한다. 제 1 전원을 통하는 전류는 라인(1130)으로서 도시되고, 제 2 전원을 통하는 전류는 라인(1140)으로서 도시된다. 도 11B에서 도시된 것처럼, 제 1 단계는 주요 애노드(422a)만을 통하는 작은 단락 전류 펄스(small and short current pulse)를 가진 최초의 캐소오딕 전류 펄스, 주요 애노드(422a) 및 보조 전극 어셈블리(424)에 연결된 반대 극성의 두 전원을 가진 단락 전류 펄스, 및 주요 애노드(422a)만을 통하는 중간의 전류 펄스를 포함할 수 있다. 주요 애노드(422a) 및 보조 전극 어셈블리(424)에 서로 다른 전류 밀도를 가하기 위해 겹침 시간 주기(overlapping time period)가 있을 수 있다.
도 12는 약 100Å의 루테늄 배리어 층을 갖는 기판 표면 상의, 라인(1201), 얇은 구리 씨드의 예시적 직접 도금을 도시한다. 도금은 약 35g/L의 구리 이온, 약 100g/L의 황 이온, 약 3ml/L의 첨가 가속제, 약 4ml/L의 첨가 억제제, 약 2ml/L의 첨가 레벨러 및 다른 첨가제를 갖는 전해질을 이용하여 수행된다. 기판에 가해 지는 평균 전류는 약 20mA/cm2이고, 중심 애노드 세그먼트 상의 전류는 약 19.5Amp이고 보조 전극 상의 전류는 약 -5.3Amp이다. 또한, 라인(1202)은, 접촉 핀이 본 발명의 방법을 이용하여 약 100Å의 얇은 구리층을 가지고 예비 도금될 때, 약 800Å의 두께의 구리층의 도금 균일성을 나타낸다. 도 12의 결과는 전체 기판 표면 상의 균일한 구리 도금을 도시하고, 약 300mm의 기판 크기에 대한 에지 근처 및 중심에서의 증착 두께는 동일하다.
이전의 내용은 본 발명의 실시예와 직접 관련된 것이고, 본 발명의 다른 실시예 및 추가적인 실시예는 본 발명의 기본 범위로부터 벗어나지 아니한 채 고안될 수 있고, 이의 범위는 이하의 청구항에 의해 결정된다.

Claims (20)

  1. 기판을 처리하기 위한 전기화학 도금 셀로서,
    유체 용기로서, 이를 가로질러 위치한 이온성 멤브레인(ionic membrane)을 갖는 유체 용기, -상기 이온성 멤브레인은 상기 유체 용기에서 애노드 전극액 부피(anolyte volume)로부터 캐소오드 전극액 부피(catholyte volume)를 유체적으로 분리시키도록 위치함-;
    상기 애노드 전극액 부피와 유체 소통하도록 위치한 애노드 어셈블리;
    상기 기판을 지지하도록 위치한 캐소오드 기판 지지 부재;
    보조 전극 전해질 부피와 유체 소통하도록 위치한 보조 전극, -상기 보조 전극 전해질 부피가 상기 애노드 전극액 부피로부터 전기적으로 분리됨-; 및
    상기 캐소오드 전극액 부피와 유체 소통하도록 위치한 벤트 도관(vent conduit), -상기 벤트 도관은 상기 보조 전극 전해질 부피와 이온 소통함-을 포함하는,
    기판을 처리하기 위한 전기화학 도금 셀.
  2. 제 1 항에 있어서,
    상기 보조 전극이 상기 기판의 주변부에 위치한 환형 전도성 부재를 포함하는,
    기판을 처리하기 위한 전기화학 도금 셀.
  3. 제 1 항에 있어서,
    상기 벤트 도관이 도금 공정시 상기 기판의 주변부에 인접한 위치에서 상기 유체 용기 안으로 형성된 환형 벤트 노즐을 추가로 포함하는,
    기판을 처리하기 위한 전기화학 도금 셀.
  4. 제 1 항에 있어서,
    상기 벤트 도관이 상기 이온성 멤브레인의 주변부를 경유하여 상기 보조 전극 전해질 부피와 소통하는,
    기판을 처리하기 위한 전기화학 도금 셀.
  5. 제 1 항에 있어서,
    상기 캐소오드 전극액 부피 및 상기 벤트 도관과 유체 소통하는 캐소오드 전극액 공급 도관;
    상기 애노드 전극액 부피와 유체 소통하는 애노드 전극액 공급 도관;
    상기 애노드 전극액 부피와 유체 소통하는 애노드 전극액 배수 도관;
    상기 보조 전극 전해질 부피와 유체 소통하는 보조 전극 전해질 공급 도관; 및
    상기 보조 전극 전해질 부피와 유체 소통하는 보조 전극 전해질 배수 도관을 추가로 포함하는,
    기판을 처리하기 위한 전기화학 도금 셀.
  6. 중심 애노드 세그먼트, 하나 이상의 다른 애노드 세그먼트, 및 보조 전극을 갖는 도금 셀에서 기판 위에 금속층을 증착하는 방법으로서,
    상기 기판의 많은 부분(large portion)을 적어도 덮기 위해 제 1 공정 조건 하에서 상기 기판의 표면 상에 상기 금속층의 제 1 부분을 도금하는 단계를 포함하고,
    상기 제 1 공정 조건이 제 1 전원을 상기 중심 애노드 세그먼트 및 상기 기판으로 전기적으로 연결시키는 단계를 포함하는,
    기판 위에 금속층을 증착하는 방법.
  7. 제 6 항에 있어서,
    상기 제 1 공정 조건이 제 2 전원을 상기 보조 전극 및 상기 기판으로 전기적으로 연결시키는 단계를 추가로 포함하는,
    기판 위에 금속층을 증착하는 방법.
  8. 제 7 항에 있어서,
    상기 제 1 및 제 2 전원이 상기 보조 전극 및 상기 중심 애노드 세그먼트에 반대 극성으로 연결되는,
    기판 위에 금속층을 증착하는 방법.
  9. 제 7 항에 있어서,
    상기 기판을 통하는 전류가 상기 보조 전극을 통하는 전류보다 큰,
    기판 위에 금속층을 증착하는 방법.
  10. 제 7 항에 있어서,
    상기 중심 애노드 세그먼트를 통하는 전류가 상기 보조 전극을 통하는 전류보다 큰,
    기판 위에 금속층을 증착하는 방법.
  11. 제 6 항에 있어서,
    상기 중심 애노드 세그먼트가 상기 기판의 중앙 영역과 정렬되는,
    기판 위에 금속층을 증착하는 방법.
  12. 제 6 항에 있어서,
    상기 기판의 표면 상의 피처들(features) 사이의 갭을 적어도 채우기 위해 제 2 공정 조건 하에서 상기 금속층의 제 2 부분을 도금하는 단계를 추가로 포함하고,
    상기 제 2 공정 조건이 전원을 모든 애노드 세그먼트 및 상기 기판에 전기적으로 연결시키는 단계를 포함하는,
    기판 위에 금속층을 증착하는 방법.
  13. 제 6 항에 있어서,
    상기 기판 표면 상의 벌크층의 일부 또는 전부를 증착하도록 제 3 공정 조건 하에서 상기 금속층의 제 3 부분을 도금하는 단계를 추가로 포함하는,
    기판 위에 금속층을 증착하는 방법.
  14. 제 1 및 제 2 전극을 갖는 도금 셀에서 기판 위에 금속층을 도금하는 방법으로서,
    제 1 전원을 상기 기판 및 상기 제 1 전극의 중심 세그먼트에 연결시키는 단계;
    제 2 전원을 상기 기판 및 상기 제 2 전극에 연결시키는 단계;
    상기 제 1 및 제 2 전극의 반대 극성에서 상기 기판의 상기 표면 상에 상기 금속층의 제 1 부분을 도금하는 단계를 포함하는,
    제 1 및 제 2 전극을 갖는 도금 셀에서 기판 위에 금속층을 도금하는 방법.
  15. 제 14 항에 있어서,
    상기 기판을 통하는 전류가 상기 제 2 전극을 통하는 전류보다 큰,
    제 1 및 제 2 전극을 갖는 도금 셀에서 기판 위에 금속층을 도금하는 방법.
  16. 제 14 항에 있어서,
    상기 제 1 전극의 중심 세그먼트를 통하는 전류가 상기 제 2 전극을 통하는 전류보다 큰,
    제 1 및 제 2 전극을 갖는 도금 셀에서 기판 위에 금속층을 도금하는 방법.
  17. 제 14 항에 있어서,
    상기 금속층의 두께가 약 30Å 내지 약 250Å인,
    제 1 및 제 2 전극을 갖는 도금 셀에서 기판 위에 금속층을 도금하는 방법.
  18. 제 14 항에 있어서,
    상기 기판 표면 상의 피처들 사이의 갭을 적어도 채우도록 제 2 공정 조건 하에서 상기 금속층의 제 2 부분을 도금하는 단계를 추가로 포함하고,
    상기 제 2 공정 조건이 상기 제 1 전극의 모든 세그먼트를 전기적으로 연결시키는 단계를 포함하는,
    제 1 및 제 2 전극을 갖는 도금 셀에서 기판 위에 금속층을 도금하는 방법.
  19. 제 14 항에 있어서,
    상기 기판 표면 상에 벌크층의 일부 또는 전부를 증착시키도록 제 3 공정 조건 하에서 상기 금속층의 제 3 부분을 도금하는 단계를 추가로 포함하고,
    상기 금속층의 두께가 약 800Å 이상인,
    제 1 및 제 2 전극을 갖는 도금 셀에서 기판 위에 금속층을 도금하는 방법.
  20. 둘 이상의 세그먼트로 된 애노드 및 제 2 전극을 갖는 도금 셀에서 기판 위에 금속층을 도금하는 방법으로서,
    상기 기판의 표면 상에 상기 금속층의 제 1 부분을 증착하도록 제 1 전류 펄스를 상기 기판에 가하는 단계, -상기 제 1 전류 펄스는 상기 애노드의 하나 이상의 세그먼트 및 상기 제 2 전극과 반대 극성으로 각각 전기 소통하는 제 1 전원 및 제 2 전원에 의해 제공됨-; 및
    상기 기판 표면 상에 상기 금속층의 제 2 부분을 증착하도록 제 2 전류 펄스를 상기 기판에 가하는 단계, -상기 제 2 전류 펄스는 상기 애노드의 모든 세그먼트에 공급되는 전류를 포함함-를 포함하는,
    기판 위에 금속층을 도금하는 방법.
KR1020077002269A 2004-06-28 2005-06-20 절연된 애노드액 구획 내에 보조 전극을 구비한 전기화학 도금 셀 KR101248179B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/880,103 US20050284751A1 (en) 2004-06-28 2004-06-28 Electrochemical plating cell with a counter electrode in an isolated anolyte compartment
US10/880,103 2004-06-28
PCT/US2005/021894 WO2006012112A2 (en) 2004-06-28 2005-06-20 Electrochemical plating cell with an auxiliary electrode in an isolated anolyte compartment

Publications (2)

Publication Number Publication Date
KR20070027753A true KR20070027753A (ko) 2007-03-09
KR101248179B1 KR101248179B1 (ko) 2013-03-27

Family

ID=35427602

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077002269A KR101248179B1 (ko) 2004-06-28 2005-06-20 절연된 애노드액 구획 내에 보조 전극을 구비한 전기화학 도금 셀

Country Status (5)

Country Link
US (1) US20050284751A1 (ko)
JP (1) JP2008504444A (ko)
KR (1) KR101248179B1 (ko)
TW (1) TW200606283A (ko)
WO (1) WO2006012112A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012040734A2 (en) * 2010-09-24 2012-03-29 Intel Corporation Barrier layers
KR20190068514A (ko) * 2011-04-04 2019-06-18 노벨러스 시스템즈, 인코포레이티드 맞춤형 균일도 프로파일을 위한 전기도금 장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1939329B1 (de) * 2006-12-29 2011-05-11 RENA GmbH Bausatz zur Herstellung eines Prozessreaktors für die Ausbildung metallischer Schichten auf einem oder auf mehreren Substraten
US7842173B2 (en) * 2007-01-29 2010-11-30 Semitool, Inc. Apparatus and methods for electrochemical processing of microfeature wafers
CN102348505B (zh) * 2009-03-10 2014-07-02 奥加诺株式会社 离子吸附模块及水处理方法
EP3485068A4 (en) 2016-07-13 2020-04-22 Iontra LLC ELECTROCHEMICAL PROCESSES, DEVICES AND COMPOSITIONS
JP7478741B2 (ja) * 2018-12-28 2024-05-07 エーシーエム リサーチ （シャンハイ） インコーポレーテッド めっき装置及びめっき方法
CN115896904B (zh) * 2023-03-09 2023-05-30 苏州智程半导体科技股份有限公司 一种晶圆电镀腔室结构

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4466864A (en) * 1983-12-16 1984-08-21 At&T Technologies, Inc. Methods of and apparatus for electroplating preselected surface regions of electrical articles
US6149781A (en) * 1994-01-10 2000-11-21 Forand; James L. Method and apparatus for electrochemical processing
US5556379A (en) * 1994-08-19 1996-09-17 Lifenet Research Foundation Process for cleaning large bone grafts and bone grafts produced thereby
US5620581A (en) * 1995-11-29 1997-04-15 Aiwa Research And Development, Inc. Apparatus for electroplating metal films including a cathode ring, insulator ring and thief ring
US6921467B2 (en) * 1996-07-15 2005-07-26 Semitool, Inc. Processing tools, components of processing tools, and method of making and using same for electrochemical processing of microelectronic workpieces
US6570886B1 (en) * 1997-06-19 2003-05-27 Alcatel Time slot management method and a main station and substation realizing such a method
US5883762A (en) * 1997-03-13 1999-03-16 Calhoun; Robert B. Electroplating apparatus and process for reducing oxidation of oxidizable plating anions and cations
US6228231B1 (en) * 1997-05-29 2001-05-08 International Business Machines Corporation Electroplating workpiece fixture having liquid gap spacer
US5972192A (en) * 1997-07-23 1999-10-26 Advanced Micro Devices, Inc. Pulse electroplating copper or copper alloys
US6004440A (en) * 1997-09-18 1999-12-21 Semitool, Inc. Cathode current control system for a wafer electroplating apparatus
US6090711A (en) * 1997-09-30 2000-07-18 Semitool, Inc. Methods for controlling semiconductor workpiece surface exposure to processing liquids
KR20010024368A (ko) * 1997-09-30 2001-03-26 세미툴 인코포레이티드 접촉식 세정 작업을 위한 주 반응 챔버 외측에 보조전극을 구비하는 전기도금 시스템
US6027631A (en) * 1997-11-13 2000-02-22 Novellus Systems, Inc. Electroplating system with shields for varying thickness profile of deposited layer
US6126798A (en) * 1997-11-13 2000-10-03 Novellus Systems, Inc. Electroplating anode including membrane partition system and method of preventing passivation of same
US6156167A (en) * 1997-11-13 2000-12-05 Novellus Systems, Inc. Clamshell apparatus for electrochemically treating semiconductor wafers
US6179983B1 (en) * 1997-11-13 2001-01-30 Novellus Systems, Inc. Method and apparatus for treating surface including virtual anode
JP3523197B2 (ja) * 1998-02-12 2004-04-26 エーシーエム リサーチ，インコーポレイティド メッキ設備及び方法
TW593731B (en) * 1998-03-20 2004-06-21 Semitool Inc Apparatus for applying a metal structure to a workpiece
US6197181B1 (en) * 1998-03-20 2001-03-06 Semitool, Inc. Apparatus and method for electrolytically depositing a metal on a microelectronic workpiece
US6565729B2 (en) * 1998-03-20 2003-05-20 Semitool, Inc. Method for electrochemically depositing metal on a semiconductor workpiece
KR100616198B1 (ko) * 1998-04-21 2006-08-25 어플라이드 머티어리얼스, 인코포레이티드 기판상에 전기도금하는 전기화학적 증착 시스템 및 방법
US6071388A (en) * 1998-05-29 2000-06-06 International Business Machines Corporation Electroplating workpiece fixture having liquid gap spacer
US6395152B1 (en) * 1998-07-09 2002-05-28 Acm Research, Inc. Methods and apparatus for electropolishing metal interconnections on semiconductor devices
US6080291A (en) * 1998-07-10 2000-06-27 Semitool, Inc. Apparatus for electrochemically processing a workpiece including an electrical contact assembly having a seal member
US6497801B1 (en) * 1998-07-10 2002-12-24 Semitool Inc Electroplating apparatus with segmented anode array
US6248222B1 (en) * 1998-09-08 2001-06-19 Acm Research, Inc. Methods and apparatus for holding and positioning semiconductor workpieces during electropolishing and/or electroplating of the workpieces
US7070686B2 (en) * 2000-03-27 2006-07-04 Novellus Systems, Inc. Dynamically variable field shaping element
US6080289A (en) * 1998-10-28 2000-06-27 International Business Machines Corporation Electroplating apparatus with self-cleaning contacts
US6497800B1 (en) * 2000-03-17 2002-12-24 Nutool Inc. Device providing electrical contact to the surface of a semiconductor workpiece during metal plating
DE19901383A1 (de) * 1999-01-15 2000-07-20 Knoll Ag Verfahren zur Herstellung unterschiedlicher fester Dosierungsformen
US6916412B2 (en) * 1999-04-13 2005-07-12 Semitool, Inc. Adaptable electrochemical processing chamber
TW527444B (en) * 1999-04-13 2003-04-11 Semitool Inc System for electrochemically processing a workpiece
US6547937B1 (en) * 2000-01-03 2003-04-15 Semitool, Inc. Microelectronic workpiece processing tool including a processing reactor having a paddle assembly for agitation of a processing fluid proximate to the workpiece
US6231743B1 (en) * 2000-01-03 2001-05-15 Motorola, Inc. Method for forming a semiconductor device
US6562204B1 (en) * 2000-02-29 2003-05-13 Novellus Systems, Inc. Apparatus for potential controlled electroplating of fine patterns on semiconductor wafers
US6482307B2 (en) * 2000-05-12 2002-11-19 Nutool, Inc. Method of and apparatus for making electrical contact to wafer surface for full-face electroplating or electropolishing
JP2001316887A (ja) * 2000-05-08 2001-11-16 Tokyo Electron Ltd メッキ処理装置
US6527920B1 (en) * 2000-05-10 2003-03-04 Novellus Systems, Inc. Copper electroplating apparatus
US6569927B1 (en) * 2000-10-06 2003-05-27 Uniroyal Chemical Company, Inc. Thermoplastic resins stabilized by blends of sterically hindered phenols, secondary amines, and lactones
JP3831345B2 (ja) * 2002-02-14 2006-10-11 日本エレクトロプレイテイング・エンジニヤース株式会社 ウェハーのめっき装置
US20030159921A1 (en) * 2002-02-22 2003-08-28 Randy Harris Apparatus with processing stations for manually and automatically processing microelectronic workpieces
US7247223B2 (en) * 2002-05-29 2007-07-24 Semitool, Inc. Method and apparatus for controlling vessel characteristics, including shape and thieving current for processing microfeature workpieces
US20040000488A1 (en) * 2002-06-28 2004-01-01 Applied Materials, Inc. CU ECP planarization by insertion of polymer treatment step between gap fill and bulk fill steps

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11549192B2 (en) 2008-11-07 2023-01-10 Novellus Systems, Inc. Electroplating apparatus for tailored uniformity profile
WO2012040734A2 (en) * 2010-09-24 2012-03-29 Intel Corporation Barrier layers
WO2012040734A3 (en) * 2010-09-24 2012-06-07 Intel Corporation Barrier layers
KR20190068514A (ko) * 2011-04-04 2019-06-18 노벨러스 시스템즈, 인코포레이티드 맞춤형 균일도 프로파일을 위한 전기도금 장치

Also Published As

Publication number Publication date
TW200606283A (en) 2006-02-16
WO2006012112A3 (en) 2006-06-22
US20050284751A1 (en) 2005-12-29
JP2008504444A (ja) 2008-02-14
WO2006012112A2 (en) 2006-02-02
KR101248179B1 (ko) 2013-03-27

Similar Documents

Publication Publication Date Title
US20050145499A1 (en) Plating of a thin metal seed layer
CN101265606B (zh) 化学电镀沉积装置及形成导电层结构的方法
US7854828B2 (en) Method and apparatus for electroplating including remotely positioned second cathode
US6562204B1 (en) Apparatus for potential controlled electroplating of fine patterns on semiconductor wafers
KR101248179B1 (ko) 절연된 애노드액 구획 내에 보조 전극을 구비한 전기화학 도금 셀
US5972192A (en) Pulse electroplating copper or copper alloys
US6881318B2 (en) Dynamic pulse plating for high aspect ratio features
US7964506B1 (en) Two step copper electroplating process with anneal for uniform across wafer deposition and void free filling on ruthenium coated wafers
US6132587A (en) Uniform electroplating of wafers
US6143155A (en) Method for simultaneous non-contact electrochemical plating and planarizing of semiconductor wafers using a bipiolar electrode assembly
US6946065B1 (en) Process for electroplating metal into microscopic recessed features
US7799684B1 (en) Two step process for uniform across wafer deposition and void free filling on ruthenium coated wafers
JP5346215B2 (ja) 半導体デバイスの製造において直接銅めっきし、かつ充填して相互配線を形成するための方法及び組成物
KR20110127617A (ko) 듀얼 스테이트 저해제를 지닌 전해질을 이용한 관통형 실리콘 비아 충전
EP1778896A1 (en) Method of barrier layer surface treatment to enable direct copper plating on barrier metal
EP1132500A2 (en) Method for electrochemical deposition of metal using modulated waveforms
US8099861B2 (en) Current-leveling electroplating/electropolishing electrode
US20050189228A1 (en) Electroplating apparatus
US20070141818A1 (en) Method of depositing materials on full face of a wafer
CN103109365B (zh) 微观特征中的种子层沉积
US20060027460A1 (en) Metal interconnect features with a doping gradient
US7544281B2 (en) Uniform current distribution for ECP loading of wafers
KR20020029933A (ko) 구리의 갈바니 증착을 위한 아연도금액
US6768194B2 (en) Electrode for electroplating planar structures
US7481910B2 (en) Method and apparatus for stabilizing plating film impurities

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 5