KR20110127617A - 듀얼 스테이트 저해제를 지닌 전해질을 이용한 관통형 실리콘 비아 충전 - Google Patents
듀얼 스테이트 저해제를 지닌 전해질을 이용한 관통형 실리콘 비아 충전 Download PDFInfo
- Publication number
- KR20110127617A KR20110127617A KR1020110047312A KR20110047312A KR20110127617A KR 20110127617 A KR20110127617 A KR 20110127617A KR 1020110047312 A KR1020110047312 A KR 1020110047312A KR 20110047312 A KR20110047312 A KR 20110047312A KR 20110127617 A KR20110127617 A KR 20110127617A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- electroplating
- dsi
- potential
- copper
- Prior art date
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D3/00—Electroplating: Baths therefor
- C25D3/02—Electroplating: Baths therefor from solutions
- C25D3/38—Electroplating: Baths therefor from solutions of copper
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D21/00—Processes for servicing or operating cells for electrolytic coating
- C25D21/12—Process control or regulation
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/02—Electroplating of selected surface areas
- C25D5/022—Electroplating of selected surface areas using masking means
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/12—Semiconductors
- C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
필드 영역에 실질적인 양의 구리를 증착시키지 않으면서, 고-애스펙트비의 큰 요홈형 특징부를 전계-충전하는 방법이 제시된다. 이 방법에 따르면, (요홈형 특징부에 증착되는 두께에 비해) 필드 영역에 구리를 5% 미만으로 증착하면서, 실질적으로 보이드없게, 적어도 약 5:1(가령, 적어도 약 10:1)의 애스펙트비와, 적어도 약 1 ㎛의 폭을 갖는 요홈형 특징부가 완전히 충전된다. 이 방법은, 고-애스펙트비의 큰 요홈형 특징부를 갖는 기판을, 구리 이온과, 필드 영역에 구리 증착을 저해하도록 구성되는 유기 듀얼 스테이트 저해제(DSI)를 함유한 전해질과 접촉시키는 단계와, 전위-제어 조건 하에서 구리를 전착하는 단계를 포함하며, 전위는 DSI의 임계 전위를 넘지않도록 제어된다.
Description
[관련 출원에 대한 상호-참조]
본 출원은 Willey 및 Mayer를 발명자로 하는 2010년 5월 19일자 미국특허가출원 제61/346,350호(발명의 명칭: "Through Silicon Via Filling Using an Electrolyte With a Dual State Inhibitor")와, Willey 및 Mayer를 발명자로 하는 2011년 2월 3일자 미국특허가출원 제61/439,111호(발명의 명칭: "Through Silicon Via Filling Using an Electrolyte With a Dual State Inhibitor")에 근거하여 우선권을 주장하며, 이 선출원들은 모든 용도로 본 발명에 참고자료로 포함된다.
본 발명은 요홈 특징부를 갖는 기판 상에 금속을 전착하는 방법 및 장치에 관한 것으로서, 특히, 관통형 실리콘 비아(TSV: Through Silicon Vias)를 충전하기 위해 구리를 전기도금하는 방법 및 장치에 관한 것이다.
TSV는 실리콘 웨이퍼나 다이를 완전히 관통하는 수직형 전기적 연결이다. TSV 기술은 3차원 패키지 및 3차원 집적 회로를 생성함에 있어 중요하다. TSV는 내부 와이어링을 통해 수직으로 정렬된 전자 장치들을 상호연결하여, 멀티-칩 전자 회로의 전체 크기 및 복잡도를 크게 감소시킨다.
전형적인 TSV 프로세스는 TSV 구멍을 형성하고 공형의 확산 배리어 및 전도성 시드층을 증착한 후, 금속으로 TSV 구멍을 충전하는 과정을 포함한다. TSV 충전에서 전도성 물질로 구리가 일반적으로 사용된다. 왜냐하면, 3차원 패키지 및 3차원 집적 회로와 같은, 복잡한 집적도에서 나타나는 높은 전류 밀도 및 소자 속도 증가를 지원할 수 있기 때문이다. 더욱이, 구리는 열전도도가 우수하고 매우 순수한 상태로 이용가능하다.
TSV 구멍은 이러한 구조물 내로 구리의 보이드-없는 증착을 가능하게 하는 고-애스펙트비를 갖는 것이 일반적이다. 구리의 CVD 증착은 복잡하고 값비싼 프리커서를 필요로 하지만, PVD 증착은 보이드를 형성하고 스텝 커버리지가 제한되는 단점이 있다. TSV 구조물 내로 구리를 증착하는 보편적인 방법은 전기도금이다. 그러나, 전기도금은 TSV의 크기가 크고 애스펙텍트비가 높기 때문에 일련의 문제점을 또한 제시한다.
전형적인 TSV 전계충전(electrofilling) 프로세스에서, 기판은 음전위로 바이어스되고, 도금 용액과 접촉한다. 도금 용액은 구리 이온의 소스로 구리 황산염과, 전도도 제어를 위해 황산과, 염화물 이온과, 억제제(suppressor), 촉진제(accelerator), 및 레벨러(leveler)라 알려진 여러가지 유기 첨가제를 포함한다. 그러나, 표준 전해질 및 첨가제를 이용할 경우, 도금 속도가 저하되고, TSV 충전 중 보이드가 형성되는 경우가 자주 있다. 더욱이, TSV 충전은 필드 영역에서 실질적인 양의 구리를 증착하는 것을 일반적으로 수반하는 데, 이는 나중에 화학-기계적 폴리싱(CMP)이나 그외 다른 평탄화 방법에 의해 제거될 필요가 있다. 더욱이, TSV 측벽 상에 실질적인 양의 구리를 증착하는 공형 충전(conformal filling)은, 시임 보이드(seam voids)를 발생시킬 수 있다.
TSV의 (공형이 아닌) 바텀-업(bottom-up) 충전을 위해 여러가지 기술이 제시되어 있다. Richardson, 등에게 허여된 미국 특허 제6,760,950호에서는, 비아 오프닝에서보다는 비아 하부에서 더 빠른 구리 증착을 촉진시키는 폴리머 유기 첨가제(가령, 비닐 피리딘 기반 폴리머)를 포함하는 전해질을 이용한 TSV 충전을 개시한다. Richardson은 TSV 기판에 인가되는 전류 밀도를 제어하면서 TSV 기판에 구리를 증착하는 기술을 개시하고, 90 ㎛ 깊이의 TSV를 충전하는데 약 110분의 충전 시간을 달성한다.
다른 접근법은 Kondo, 등의 논문, "High Speed Through Silicon Via Filling by Copper Electrodeposition"(ElectroChemcial and Solid-State Letters, 13(5) D26-D28 (2010))에 개시된 것으로서, TSV 충전은 두가지 구성요소를 포함한다. 즉, (a) 필드의 구리 증착을 저해하기 위해 증착 이전에 기판의 상부 표면 상에 구리 증착 저해제(옥타데칸티올)를 인쇄하는 단계와, (b) 도금 배스(plating bath)에 폴리머 유기 첨가제(설포네이티드 디알릴 디메틸 암모늄 클로라이드 코폴리머)를 첨가하는 단계를 포함한다. 전기도금은 각각의 전착 이전에 산소로 도금 배스를 퍼징하는 단계를 또한 포함하여, 도금 용액에 산소가 풍부해지게 한다. 이 방법을 이용할 때, 70 ㎛ 깊이의 TSV에 대해 37분의 충전 시간이 달성되었다. 그러나, 이 방법은 서로 다른 화학적 화합물을 이용하는 두가지 단계를 필요로하며, 따라서, 비용이 많이 든다. 추가적으로, 2-단계 프로세스에서, 이 프로세스들 간에 기판의 잔류 시간의 추가적인 변화가 제품의 추가적인 변형가능성을 야기하고, 이는 바람직하지 못하다.
TSV 충전과 관련된 문제점들 중 일부를 이러한 방법들이 해소하고 있으나, 더 빠른 충전 방법과, 충전 프로세스의 품질에 대해 더욱 견고한 제어가 가능한 방법이 요망된다.
일 형태에서, 속도 및 제어를 개선시킨, 고-애스펙트비의 큰 특징부(가령, TSV)들을 충전하는 방법이 제공된다. 일부 실시예에서, 적어도 약 1 ㎛의 요홈형 오프닝의 폭과 적어도 약 5:1의 애스펙트비를 갖는 요홈형 특징부가 실질적으로 보이드 없게 금속(가령, 구리)으로 충전되도록, 그래서, 충전 완료 후, 5% 미만의 금속이 필드 영역에 증착되도록, 전기도금 조건이 제어된다. 요홈형 특징부는 적어도 1 ㎛/분(가령, 적어도 2 ㎛/분, 가령, 약 1-3 ㎛/분)의 평균 전기도금 속도로 충전될 수 있다. 더욱이, 일부 형태에서, 위 방법은 고-순도 금속으로 요홈형 특징부들을 충전할 수 있어서, 전기 도금 용액으로부터의 유기 첨가제가, 전기도금되는 금속에 실질적으로 함유되지 않는다. 예를 들어, 고온에서 전계충전된 기판이 어닐링된 후, 실질적으로 보이드없는 구조물을 얻을 수 있다. 별도의 단계로 필드 영역을 부동태화시킬 필요없이, 하나의 도금 배스에서 위 방법이 실행될 수 있다.
제공되는 방법에서, 기판의 필드 영역에서의 전착은, 듀얼 스테이트 저해제(DSI) 유기 첨가제를 이용하는 특정 타입의 전기도금 배스에 대해 맞춤식인, 한 세트의 전기도금 조건을 선택함으로써, 제어된 방식으로 최소화된다. DSI 첨가제는 유기 화합물로서, DSI 임계 전위 아래의 넓은 범위의 전위값들에 걸쳐 금속의 증착을 효과적으로 저해하여, 증착이 거의 또는 전혀 잃어나지 않는다. 그러나, 임계 전위를 넘은 후, DSI는 전착을 더이상 저해하지 못하여, 고속으로 금속을 증착시킬 수 있다. 기선택된 한 세트의 조건들 하에서 도금 배스 내 DSI 첨가제의 존재는, 필드 영역 내 다량의 금속을 증착시키지 않으면서, 요홈형 특징부 내에 빠르고 효율적인 바텀-업 증착이 이루어질 수 있다.
DSI의 전기화학적 거동은, 일부 레벨러가 선택된 조건 세트 하에서 DSI로 기능할 수 있긴 하지만, 촉진제, 억제제, 및 레벨러로 알려진 다른 전기도금 첨가제들의 거동과 다르다. DSI 첨가제는 종래의 억제제, 촉진제, 및/또는 레벨로와 조합하여 사용될 수 있으나, DSI 화합물(즉, DSI 성질을 갖는 하나 이상의 화합물)은 전기도금 배스에 존재하는, 유일한 전기화학적으로 액티브한 유기 분자다.
일 형태에서, 고-애스펙트비의 큰 요홈형 특징부(가령, 적어도 약 1 ㎛의 오프닝 폭과, 적어도 5:1의 애스펙트비를 갖는 TSV)를 전기화학적으로 충전하는 방법은, (a) 전기도금 장치에 요홈형 특징부(가령, 요홈형 특징부들의 어레이)를 갖는 기판을 제공하는 단계와, (b) 전위-제어 조건 하에서 기판을 전기적으로 바이어스하면서, 필드 영역의 구리 증착을 저해하도록 구성되는 유기 DSI화합물과, 구리 이온을 포함하는 전기도금 용액과 기판을 접촉시킴으로써 요홈형 특징부에 구리를 전기도금하는 단계를 포함한다. (금속 기판의 전위를 의미하는) 전위는, 사용되는 도금 조건 세트 하에 기판의 필드 영역에서 DSI 화합물의 임계 전위를 넘지않도록, 제어된다. 그 결과, 특징부 충전 후, 특징부에 증착되는 금속층 두께에 대한, 필드 상에 증착되는 구리층 두께의 비는, 0.05 이하다. 5:1, 또는 그 이상의 애스펙트비를 갖는 요홈형 특징부가 이 방법에 의해 충전될 수 있다.
특정 작동 이론에 구속되고자 하는 것은 아니지만, 도금 시작시에, 필드 영역과 요홈형 특징부 하부 사이에 DSI 첨가 농도의 구배가 존재한다. DSI의 농도는, 기판이 도금 용액과 접촉한 후 최초 시간 주기에서, 특징부 내에서보다 필드 영역에서 높다. 농도 구배로 인해, DSI는 최초에 필드 영역의 도금을 효과적으로 저해하지만, 요홈형 특징부의 하부에서는 효과적으로 저해하지 않는다. 요홈형 특징부 내의 도금이 모멘텀을 얻은 후 DSI 화합물은, DSI 분자가 요홈형 특징부 내로 확산되어 필드/특징부내 DSI 농도 구배가 제거된 후에도, 특징부 내의 도금을 저해하지 못할 것이다. 다시 말해서, 특징부 내 초기 농도 변화로 인해, 특징부 내에서 임계 전위가 훨씬 작고, 따라서, 특징부가 충전을 시작하는 반면, 필드에서는 높은 임계 전위에 도달하지 못하여 어떤 도금도 발생하지 않는다.
전위는 기판 인근에 위치하는 기준 전극을 이용함으로써 제어될 수 있다. 일부 실시예에서, 기준 전극은 도금되고 있는 금속과 동일한, 분극되지 않은 금속(unpolarized metal)이다. 예를 들어, TSV가 구리로 충전되고 있을 경우, 기준 전극은 기준 전극 용액 내로 잠기는 구리의 비분극 조각일 수 있고, 기준 전극 귀획 내에 위치하면서, 양이온-투과성 막과의 커넥터에 의해, 또는, 전해질로 충전되는 모세관에 의해 메인 도금 배스에 연결될 수 있다. 기준 전극 용액은 일반적으로, 도금 용액과 동일한 조성을 갖지만(가령, 도금 용액에 사용되는 농도와 동일한 농도로 구리 이온 및 산을 함유하지만), 유기 첨가제를 포함하지는 않는다. 전해질로 충전된 모세관 또는 양이온-투과성 막이 메인 도금 용액으로부터 기준 전극 용액으로 실질적인 양의 유기 첨가제 전달을 차단할 수 있다. 일부 실시예에서, 기준 전극 챔버는 첨가제없는 전해질로 주기적으로 플러싱(flushing)되어, 유기 첨가제의 트레이스 양을 제거한다. 유기 첨가제 없는 기준 전극 챔버를 갖는 이유는, 안정한 기준 전위를 유지하기 위함이다. 유기질이 챔버 내로 유입될 경우, 기준 전극 표면 전위가 변화하여, 웨이퍼 간에 인가된 전위에 대해 가변성을 야기할 것이다.
다른 실시예에서, 전기적 바이어스 및 전위 제어는 (i) 전위-제어 조건과 동등한 조건을 생성하는 도금 셀에 부여되는 전류 파형을 결정하는 단계와, (ii) 전기도금 중 기판에 이러한 전류 파형을 인가하는 단계를 포함한다.
전위-제어 전기도금 중, 주어진 도금 조건 세트에 대해(가령, 선택된 구리, 산, DSI 농도에 대해, 그리고 주어진 기판 회전 속도에서) DSI 화합물의 임계 전위를 넘지않도록 전위가 유지된다. 임계 전위를 넘으면, DSI는 필드 영역 증착 저해를 중단할 것이고, 이에 따라, 필드 증착 두께가 두꺼워지고, 전계충전되는 특징부들 내에 보이드가 형성될 것이다.
더욱이, 임계 전위로부터 150 mV 아래로 강하되지 않도록 전위가 제어된다. 전위가 더 낮은 값으로 강하되면, 특징부 내의 전착이 멎거나, 너무 느려질 수 있다. 특정 이론에 구속되는 것은 아니지만, DSI 농도가 특징부 내 필드의 농도가 될 때, 유입 DSI를 밀어내기에 충분할만큼 전류가 높게 되도록, 특징부 내의 도금 모멘텀은 반드시 최초에 생성되어야 한다. 이러한 일반적 가이드라인 내에서, 전위는 다양한 방식으로 변조될 수 있다. 일부 실시예에서, 전위는 간단한 램핑 주기 이후에 전착 전반에 일정하게 유지된다. 다른 실시예에서, 전위는 연속적으로, 또는, 스텝-함수 방식으로 증가할 수 있다. 다른 실시예에서, 전위가 펄스형일 수 있다.
일부 실시예에서, 듀얼 스테이트 저해제가 필드 영역의 전류를 2 mA/cm2 미만으로 저해하도록 전기도금 조건이 선택된다. 더욱이, 듀얼 스테이트 저해제의 임계 전위가 오픈 회로 전위에 비해 적어도 약 -0.15V 인 것이 바람직하고, 임계 전위에서 전류 증가가 1 mV 당 적어도 0.1 mA/cm2인 것이 바람직하다.
도금은 섭씨 약 20도 내지 60도 사이의 온도 범위에서 실행될 수 있고, 기판은 도금 중 약 5 내지 120 rpm의 속도로 회전한다. 기판이 도금 용액과 접촉한 후 약 1초 내에 전기적으로 바이어스되는 것이 바람직하다. 일부 실시예에서, 도금 중 기판의 회전 속도를 감소시키는 것이 바람직하다. 일부 실시예에서, 도금의 종점은 기판으로부터의 전류 응답에 의해 결정된다.
일반적으로, DSI 분자를 포함하는 전기도금 용액은 다양한 조성을 가질 수 있다. 일부 실시예에서, 이 조성은, 첨가제의 듀얼-스테이트 특성을 최대화시키도록, 그리고, 필드와 특징부내 두께 사이의 최소 비를 얻도록, 맞춤화된다.
일부 실시예에서, 도금 용액은, 일반적으로 적어도 약 10 g/L의 농도로, 구리 이온을 포함한다. 일부 실시예에서, 도금 속도를 최대화시키기 위해, 적어도 약 40 g/L와 같은 높은 구리 농도를 갖는 도금 용액이 선호된다. 비교적 낮은 구리 이온 농도를 갖는 용액이 일부 실시예에서 사용될 때, 여러 구현예에서, 약 40-200 g/L 사이의 구리 이온 농도(가령, 약 60-200 g/L 사이의 구리 이온 농도)가 사용된다. 다양한 용해성 구리염이 구리 이온 소스로 사용될 수 있고, 구리 황산염, 구리 알킬설포네이트(가령, 구리 메탄설포네이트 및 구리 에탄설포네이트) 및 그 혼합물들이 포함된다.
도금 용액 내 DSI 화합물의 농도는 DSI의 성질에 따라, 그리고, 도금 조건에 따라, 변할 수 있다. 예를 들어, DSI 유기 첨가제가 약 15-50 ppm과 같은 1-300 ppm 범위의 농도를 가질 수 있다. 일부 실시예에서, 도금 용액은 두개 이상의 DSI 첨가제를 함유할 수 있다.
전기도금이 산없이 실행될 수 있지만, 많은 실시예에서 도금 용액이 산(가령, 황산, 알칸설포닉산, 또는 이들의 혼합물)을 함유하여, 도금 용액의 전도도를 증가시키고 도금 속도 및 다이 내 균일성을 개선시킨다. 예를 들어, 적어도 약 1 g/L, 더욱 바람직한 경우 적어도 약 10 g/L(가령, 적어도 약 40 g/L)의 농도에서 황산 및/또는 메탄설포닉산을 함유하는 도금 용액이 일부 실시예에서 사용된다. 일부 실시예에서는 높은 산 농도(0.4 M, 또는 그 이상)이 선호된다. 왜냐하면, 이러한 농도에서 더 높은 도금 속도를 얻을 수 있기 때문이다. 일부 실시예에서, 약 100 g/L의 황산 및/또는 메탄설포닉산 농도가 사용되고, 이는 도금 속도 및 다이 내 균일성을 증가시키는 것으로 입증되었다.
도금 용액은 할로겐 화합물(가령, 염화물, 브롬화물), 촉진제, 억제제, 및 레벨러로 구성되는 그룹 중에서 선택되는 전기화학적으로 액티브한 첨가제들 중 하나 이상을 함유할 수 있다. 그러나, 많은 실시예에서, 이러한 첨가제들 중 하나 이상없이 도금을 수행하는 것이 바람직할 수도 있다. 예를 들어, 일부 실시예에서, 전기도금 용액은 실질적으로 염화물이 없다. 일부 실시예에서, 도금 용액은 유일한 유기 전기화학적 액티브 첨가제로 DSI 첨가제(즉, 하나 이상의 DSI 첨가제)를 함유한다. 일부 실시예에서, 전기도금 배스는 DSI 첨가제 및 억제제, DSI 첨가제 및 촉진제, 또는 DSI 첨가제를 촉진제 및 억제제와 함께 포함한다. 예를 들어 일부 실시예에서, 전기도금 용액은 MSA, SPS, 및 DPS로 구성되는 그룹 중에서 선택되는, 전기도금 촉진제 및 DSI를 포함한다. 일부 실시예에서, 전기도금 용액은 PEG 및 PEG로 구성되는 그룹 중에서 선택되는 전기도금 저해제 및 DSI를 포함한다.
DSI 유기 첨가제는, 일부 실시예에서, 비-폴리머 분자(non-polymeric molecule)다. 일부 구현예에서, 알킬 또는 아랄킬 치환기를 갖는 비-폴리머 4가 암모늄염이 사용된다. 일부 실시예에서, 하나 이상의 알킬 또는 아랄킬 치환기가 일곱개의 탄소 원자 또는 그 이상의 탄소 원자를 갖는다. 이러한 DSI 화합물의 예는, 톤조니움브로마이드 및 벤질디메틸헥사데실암모늄클로라이드(BDHAC)를 포함한다. 다른 실시예에서, 폴리머 DSI가 사용될 수 있다. 일부 실시예에서, DSI 화합물은 벤잘코니움염, 톤조니움염, 도데실트리메틸암모늄염, 벤질디메틸헥사데실알모늄염으로 구성되는 그룹 중에서 선택된다.
본 발명의 일 형태는 기판 상에 요홈형 특징부(가령, TSV 어레이)를 충전하는 방법을 제공하며, 요홈형 특징부는 적어도 약 5:1의 애스펙트비를 갖고, 적어도 약 1 ㎛의 오프닝 폭을 가지며, 상기 방법은, (a) 전기도금 장치에 이러한 요홈형 특징부를 갖는 기판을 제공하는 단계와, (b) (i) 구리 이온과, (ii) 필드 영역에서 전기도금을 저해하도록 구성되는 유기 DSI 첨가제를 포함하는 전기도금 용액과 기판을 접촉시키는 단계로서, DSI 모듈은 비-폴리머 4가 암모늄염인, 단계와, (c) 요홈형 특징부를 완전히 충전시키도록 전기도금 용액으로 구리를 전기도금하는 단계로서, 특징부 내에 증착되는 구리층의 두께에 대한, 필드에 증착되는 구리층 두께의 비가, 특징부 완전 충전 이후, 0.05 이하인, 단계를 포함한다.
다른 형태에서, 도금 중 DSI 분자의 이용은 기판의 사전-습윤을 위한 특별한 방법과 조합된다. 일부 실시예에서, 요홈형 특징부(가령, TSV 어레이)를 지닌 기판은, 대기압보다 낮은 압력 하에서 가스-제거된 사전-습윤 용액과 기판을 접촉시킴으로써 사전-습윤되며, 요홈형 특징부의 애스펙트비는 적어도 약 5:1이고, 오프닝 폭은 적어도 약 1 ㎛다. 일부 실시예에서, 사전-습윤 유체에는 전기화학적으로 액티브한 유기 첨가제가 없다. 일부 실시예에서, 사전-습윤 용액은 가스-제거된 물이다. 다른 실시예에서, 사전-습윤 유체는 구리염(가령, 황산구리 및/또는 구리알칸설피네이트)의 가스-제거된 용액이고, 구리 이온 농도는 도금 용액 내 구리 이온의 농도보다 높거나 같은 것이 바람직하다. 사전-습윤 방법은 요홈형 특징부 내에 기포없는 습윤층을 형성하여, 도금 단계와 공동으로 작용하고, 따라서, 요홈형 특징부의 보이드없는 충전을 도출한다. 사전-습윤 단계 이후, 기판은 여기서 설명되는 방법들 중 임의의 방법에 따라 DSI 첨가제를 함유한 전해질을 이용하여 구리로 전기도금된다. 일부 실시예에서, 사전-습윤은 대기압 미만의 입력을 발생시키도록 구성되는 사전-습윤 챔버 내에서 실행되고, 나중에 도금을 위해 전기도금 장치에 전달된다.
다른 형태에서, 전기도금 장치가 제공된다. 전기도금 장치는 전기도금 용액을 홀딩하도록 구성되는 용기(vessel)와, 일부 실시예에서, 요망 속도로 기판을 회전시키도록 구성되는 기판 홀더와, 애노드와, 여기서 제시되는 도금 방법들 중 임의의 방법을 실행하기 위한 프로그램 명령을 제공하도록 구성되는 컨트롤러를 포함한다.
일부 실시예에서, 전기도금 장치는 대기압 미만의 압력 하에 가스-제거된 사전-습윤 유체로 기판을 처리하도록 구성된 사전-습윤 챔버와, 여기서 제시되는 도금 방법에 따라, 기판을 사전-습윤하기 위한 프로그램 명령을 포함하는 컨트롤러를 포함한다.
일부 실시예에서, 전기도금 장치 및 스테퍼(stepper)를 포함하는 시스템이 제공된다.
다른 형태에서, 기판 상에 고-애스펙트비의 요홈형 특징부를 충전하도록 구성되는 전기도금 용액이 제공되고, 필드 영역에 최소한의 증착만이 제공된다. 이러한 수용액은 일 실시예에서, (a) 구리 이온과, (b) 필드 영역에서 구리의 증착을 저해하도록 구성되는 유기 비-폴리머 DSI 첨가제를 포함하며, DSI 첨가제는 하나 이상의 알킬 또는 아랄킬 N-치환기를 포함하는 4가 암모늄염이다. 일부 실시예에서, 알킬 또는 아랄킬 N-치환기 중 하나 이상은 적어도 일곱개의 탄소 원자를 갖는다. 적절한 치환기는 벤질, 헵틸, 옥틸, 도데실, 등을 포함한다. 일부 실시예에서, 염은 염화물 또는 브롬화물이다. 전기도금 용액은 산(가령, 황산 및/또는 알칸설포닉산)을 더 포함할 수 있고, 전기도금 방법들 중 임의의 방법을 참고하여 여기서 설명되는 다른 성분들을 부가적으로 포함할 수 있다.
다른 형태에서, 상술한 방법들 중 한 방법은, (i) 기판에 포토레지스트를 배치하는 단계와, (ii) 포토레지스트를 노광시키는 단계와, (iii) 레지스트를 패턴처리하여 패턴을 기판으로 전이하는 단계와, (iv) 기판으로부터 포토레지스트를 선택적으로 제거하는 단계를 더 포함한다. 예를 들어, 패턴처리는 전기도금 이전에 기판 상에 큰 요홈형 특징부를 구획하도록 실행될 수 있다.
다른 형태에서, 프로그램 명령을 포함하는, 일시적이지 않은(non-transitory) 컴퓨터-판독형 매체가 제공된다. 전기도금 장치를 제어하기 위한 프로그램 명령은 상술한 방법 중 임의의 방법을 실행하기 위한 코드를 포함한다.
본 발명의 이러한, 그리고 그외 다른 특징 및 장점들이 첨부 도면 및 다음의 상세한 설명을 참고하여 더욱 상세하게 설명될 것이다.
도 1A-1C는 TSV 처리의 다양한 단계들의 반도체 소자 단면의 개략적 도면.
도 2A는 DSI 거동을 나타내는 화합물에 대한 전형적인 주기적 전압 그래프.
도 2B는 비-DSI 거동을 나타내는 화합물에 대한 전형적인 주기적 전압 그래프.
도 3A는 본 발명의 일 실시예에 따른 전기도금 방법을 나타내는 순서도.
도 3B는 도금 종점에서 전류 증가를 나타내는 시간 대 전류 그래프.
도 3C는 도금 종점에서 전류 감소를 나타내는 시간 대 전류 그래프.
도 4는 본 발명의 일 실시예에 따른 전기도금 방법을 나타내는 순서도.
도 5는 톤조니움브로마이드에 대한 DSI 거동을 나타내는 도면.
도 6은 BDHAC의 DSI 거동을 나타내는 도면.
도 7은 DVF 200C에 대한 DSI 거동의 도면.
도 8은 여기서 제시되는 실시예에 따라 TSV를 충전하기에 적합한 전기도금 장치의 단순화된 개략도.
도 9는 여기서 제시되는 실시예에 따라 전기도금 이전에 TSV를 사전-습윤하기에 적합한 사전-습윤 챔버의 단순화된 개략도.
도 10은 DSI1 첨가제의 농도에 대한 CV 플롯으로부터 결정되는 임계 전위의 관계를 나타내는 그래프.
도 11은 10 ml/L, 20 ml/L, 30 ml/L에서 DSI1 첨가제를 함유한 전해질에 대한 CV 곡선(각각, 곡선 a, b, c). DSI 거동은 20ml/l과 30ml/l에서 나타나지만 10ml/l에서는 나타나지 않는다.
도 2A는 DSI 거동을 나타내는 화합물에 대한 전형적인 주기적 전압 그래프.
도 2B는 비-DSI 거동을 나타내는 화합물에 대한 전형적인 주기적 전압 그래프.
도 3A는 본 발명의 일 실시예에 따른 전기도금 방법을 나타내는 순서도.
도 3B는 도금 종점에서 전류 증가를 나타내는 시간 대 전류 그래프.
도 3C는 도금 종점에서 전류 감소를 나타내는 시간 대 전류 그래프.
도 4는 본 발명의 일 실시예에 따른 전기도금 방법을 나타내는 순서도.
도 5는 톤조니움브로마이드에 대한 DSI 거동을 나타내는 도면.
도 6은 BDHAC의 DSI 거동을 나타내는 도면.
도 7은 DVF 200C에 대한 DSI 거동의 도면.
도 8은 여기서 제시되는 실시예에 따라 TSV를 충전하기에 적합한 전기도금 장치의 단순화된 개략도.
도 9는 여기서 제시되는 실시예에 따라 전기도금 이전에 TSV를 사전-습윤하기에 적합한 사전-습윤 챔버의 단순화된 개략도.
도 10은 DSI1 첨가제의 농도에 대한 CV 플롯으로부터 결정되는 임계 전위의 관계를 나타내는 그래프.
도 11은 10 ml/L, 20 ml/L, 30 ml/L에서 DSI1 첨가제를 함유한 전해질에 대한 CV 곡선(각각, 곡선 a, b, c). DSI 거동은 20ml/l과 30ml/l에서 나타나지만 10ml/l에서는 나타나지 않는다.
다음의 설명에서, 본 발명이 어떻게 실현될 수 있는 지를 설명하기 위해 특정한 구조 및 프로세스 측면에서 본 발명이 제시된다. 본 발명의 특정 실시예들의 사례가 첨부 도면에 도시되어 있다. 본 발명이 이러한 특정 실시예들과 연계하여 설명될 것이지만, 이러한 특정 실시예만으로 본 발명을 제한하고자 하는 것은 아니다. 다시 말해서, 첨부된 청구범위의 범위 및 동등 사항 내에 포함될 수 있는 대안, 변형, 동등 사항을 커버하는 것으로 해석되어야 한다. 다음의 설명에서, 본 발명의 완전한 이해를 제공하기 위해 수많은 특정 세부사항들이 설명된다. 본 발명은 이러한 특정 세부사항의 일부 또는 전부없이도 실현될 수 있다. 다른 사례에서, 잘 알려진 프로세스 동작들이 본 발명의 본질을 흐리지 않기 위해 세부적으로 설명되지 않았다.
개시 내용에서 다양한 용어들이 반도체 워크피스를 설명하는데 사용된다. 예를 들어, "웨이퍼"와 "기판"은 혼용하여 사용된다. 전기화학적 반응을 통해 전도성 표면에 금속을 증착 또는 도금하는 프로세스는, 전기도금 또는 전계충전이라 불린다. 본 출원에서 구리-함유 금속은 "구리"라 불리며, 순수 구리 금속, 다른 금속과의 구리 합금, 비-금속 종(가령, 전계충전 동작 중 사용되는 유기 및 무기 화합물, 가령, 레벨러, 촉진제, 억제제, 표면-활성제, 등)들로 함침된 구리 금속, 등을 포함한다.
본 출원에서 주어지는 g/L 단위의 구리 농도는 (음이온을 포함하는 염의 농도가 아니라) 2+ 이온 농도만을 의미한다.
여기서 제시되는 전위값들 중 상당수가 음의 값이다. 이 값들 간의 비교를 단순화하기 위해, 절대값을 참조할 것이다. 예를 들어, DSI 화합물이 오픈 회로 전위(OCP)에 대해 -0.2V의 임계 전위를 가질 경우, -0.2 ~ 0 vs. OCP의 값이 "임계 전위를 넘지않는" 값으로 불릴 것이다. 마찬가지로, "전위가 임계 전위에 대해 150 mV 미만으로 강하되지 않는다"는 표현은, (-0.2V 임계 전위에 대해) -0.05V vs. OCP보다 양의 값이 될 수 없다는 것을 의미한다. 마찬가지로, 여기서 제시되는 전류 밀도 중 일부는 종래의 이용에 따라 음의 값을 갖는다. 음전류는 금속의 전기도금(전착)으로부터 도출되는 전류를 의미한다. 양전류는 표면 상의 금속을 산화시키는) 금속 박리를 의미한다. 전류들 간의 비교를 단순화하기 위해, 절대값을 참조할 것이다.
전계충전 프로세스가 구리 도금을 참조하여 주로 설명되지만, Au, Ag, Ni, Ru, Pd, Sn, Pb/Sn 합금, 등과 같은 다른 금속 및 합금의 도금을 실행하기 위해 여기서 제시되는 방법 및 관련 장치 구성이 사용될 수 있다. 구리와는 다른 금속이 도금될 때, 도금 전해질은 요구되는 금속 이온의 소스와, 필드 영역에 금속 증착을 저해하도록 구성되는 DSI 첨가제를 포함할 것이다. 더욱이, 전해질은, 전해질 전도도를 증가시키기 위해, 산을 또한 포함할 수 있다.
제시되는 방법이 TSV 충전에 특히 유리하지만, 이러한 방법들은 다양한 기판 상의 다른 고-애스펙트비의 요홈형 특징부 내로 금속을 증착하는데 사용될 수 있다. 이러한 방법들은 5:1 및 그 이상(가령, 10:1 및 그 이상, 심지어 20:1 및 그 이상)의 애스펙트비를 갖는 요홈형 특징부를 충전하는데 특히 유용하다. 이 방법들은 약 1 ㎛ 또는 그 이상의 오프닝 폭(가령, 5 ㎛ 또는 그 이상), 약 20 ㎛ 또는 그 이상의 깊이(가령, 50 ㎛ 또는 그 이상 및 100 ㎛ 또는 그 이상)를 갖는 비교적 큰 특징부들을 충전하는데 사용된다. 이러한 요홈형 특징부는, 충전 시간이 길고 특징부 내에 보이드가 형성되기 때문에 종래 기술을 이용하여 충전하는 것이 쉽지 않고, 이러한 고-애스펙트비 특징부에 대한 바텀-업 충전 영역들을 종래의 기술을 이용하여 제어하는 것 역시 어렵다.
본 발명의 실시예들은 기판에 비교적 큰 고-애스펙트비 특징부 및 특징부들의 어레이를 고속 바텀-업 충전하는 방법 및 장치를 제공한다. 충전은 비교적 보이드없게 달성될 수 있고, 필드 영역에서의 금속 증착이 최소화된다. 일부 실시예에서, 약 5:1 내지 약 40:1 사이(가령, 10:1 내지 30:1)의 애스펙트비와, 약 1-20 ㎛(가령, 5-15 ㎛)의 폭을 갖는 요홈형 특징부가 실질적으로 보이드없게 충전되고, 그 평균 도금 속도는 적어도 약 1 ㎛/min(가령, 적어도 약 2 ㎛/min, 가령, 약 1-3 ㎛/min 사이)이다. 평균 도금 속도는 특징부의 깊이를 특징부 충전에 걸리는 총 시간으로 나눈 값으로 규정된다. 예를 들어, 약 60-100 ㎛ 사이의 깊이를 갖는 특징부가 24-40분동안 충전될 수 있다.
바텀-업 충전의 하이 레벨 제어로 인해, 특징부 충전이 필드 영역에서 금속의 최소 증착을 수반한다. 일반적으로, 특징부들이 완전히 충전된 후, 필드 영역에서의 금속 두께는 특징부 내에 증착되는 금속 두께의 약 5% 이하다. 여러 실시예에서, 필드 영역에서의 금속의 두께는 특징부 내에 증착되는 금속 두께의 약 1% 이하다. 일부 실시예에서, 특징부들이 충전된 후, 필드 영역에는 증착되는 금속이 실질적으로 존재하지 않는다.
일부 실시예에서, 특징부 충전은 충전된 금속 내로 유기 첨가제를 실질적으로 함유하는 과정을 포함하지 않는다. 특히, 일부 실시예에서, DSI 유기 첨가제는 비-폴리머 4가 암모늄염으로서, 도금 중 금속-충전 특징부 내로 함유됨이 없이 필드 영역에서의 증착을 저해한다. 도금층 내로 함유되지 않는 적절한 DSI 화합물의 예는, 비-폴리머 테트라알킬암모늄 클로라이드 또는 브로마이드를 포함하고, 이들은 적어도 7개의 탄소 원자를 갖는 하나 이상의 알킬 또는 아랄킬 치환기로 N-치환된다. 구체적인 예들은 톤조니움 브로마이드 및 BSHAC를 포함한다.
일부 실시예에 따라, 도금된 금속층에 함유되지 않는 비-폴리머 DSI 분자를 이용하는 것은, 실시 제공되는 프로세스의 중요한 특징이다. 이는 획득된 구조물이 고온에서 어닐링된 후, 유기 첨가제 함유가 충전된 특징부에 보이드의 형성을 야기할 수 있기 때문이다.
TSV
처리
제공되는 도금 방법을 다마신 특징부 처리에 통합하는 것이 도 1A-1C를 참고하여 이제부터 설명될 것이다. 이 도면들은 여러 공정 단계 중 관통형 실리콘 비아(TSV)를 지닌 기판의 단면도다.
TSV는 실리콘 웨이퍼 또는 다이를 완전히 관통하는 수직형 전기 연결이다. TSV 기술은 3차원 패키지 및 3차원 집적 회로(집합적으로 3차원 스택이라 불리기도 함)에 사용될 수 있다. 예를 들어, 3차원 패키지는 수직으로 적층된 두개 이상의 집적 회를 지닐 수 이어서, 2차원 레이아웃에 비해 다양한 소자들 사이의 통신 거리가 짧고 점유 면적도 작게 된다. 종래에는 적층된 집적 회로들이 에지를 따라 함께 와이어링되지만, 이러한 와이어링 설계는 상당한 신호 전송 시간 지연을 여전히 야기하고 스택의 크기 역시 증가시키며, 일반적으로, 다양한 IC의 둘레로 신호를 라우팅하기 위해 추가적인 재분배층을 필요로한다. 수직 적층된 IC들 각각 간에 실리콘 기판을 통해 직접 IC를 와이어링함으로써, 짧은 길이의, 조밀한 상호연결을 훨씬 더 많이 만들 수 있다. TSV는 IC 기판의 보디를 통한 연결을 제공하여, 작고 컴팩트한 스택을 만들면서도 통신 대역폭을 크게 증가시킬 수 있다. 마찬가지로, 여러 장의 실리콘 웨이퍼를 적층하여 각 기판을 통해 수직으로 상호연결함으로써 3차원 단일 IC가 구성될 수 있다. 이러한 스택은 단일 소자처럼 기능하고, 더 짧은 임계 전기 경로를 가져서 더 빠른 동작이 가능하다. 이러한 접근법은 종래의 주변 와이어본딩 인터커넥트 기술에 비해 여러 측면에서 기술적으로 우월하다.
TSV를 이용하는 전자 회로는 여러가지 방식으로 결합될 수 잇다. 한가지 방법은 "웨이퍼-투-웨이퍼" 방식으로서, 두개 이상의 반도체 웨이퍼가 3차원 IC 내로 정렬되고, 결합되어, 다이싱된다. 각각의 웨이퍼는 결합 전후로 시닝(thinning)될 수 있다. 시닝 프로세스는 웨이퍼 물질을 제거하여 TSV의 하부를 노출시키는 과정을 포함한다. TSV는 결합 전에 웨이퍼 내로 형성될 수도 있고, 결합 이후에 스택에 생성되어, 액티브층과 외부 결합 패드 간에 실리콘 기판을 통과할 수 있다. 또다른 방법은, "다이-투-웨이퍼" 방식으로서, 한장의 웨이퍼만 다이싱되고, 그후 단일화된 다이들이 정렬되어, 제 2 웨이퍼의 다이 사이트에 결합된다. 세번째 방법은 "다이-투-다이" 방식으로서, 복수의 다이들이 정렬되고 결합된다. 첫번째 방법과 마찬가지로, 시닝 및 연결이 마지막 두 방법의 임의의 단계에서 구성될 수 있다. TSV 처리에 고속 도금 프로세스를 통합하는 것은, TSV가 처리되는 순서에 별 영향을 받지 않는다.
도 1A-1C는 웨이퍼 시닝 이전의 TSV의 처리를 도시한다. 즉, 이러한 처리 단계에서의 TSV는 실리콘 웨이퍼를 완전히 통과하지 못한 TSV의 처리를 도시한다. TSV는 반도체 기판(101)이라고 일반적으로 호칭하는 다이 및 웨이퍼 모두에 사용될 수 있다. 반도체 기판(101)용으로 적합한 물질의 예는, 실리콘, 실리콘 온 인설레이터(SOI), 실리콘 온 사파이어, 갈륨아시나이드, 등을 포함한다. 일부 실시예에서, 반도체 기판은 실리콘 옥사이드 기반의 유전체와 같은 유전층을 포함한다. 다른 경우에, 기판은 단일 레벨, 또는 멀티레벨 회로 보드와 좀 더 유사할 수 있고, 세라믹, 또는, 임베딩된 에폭시로 만들어질 수 있다. 더욱이, 일부 실시예에서, 기판은 회로 또는 액티브 트랜지스터 소자를 포함할 수 있다. 이러한 특징들은 발명을 명확하기 위해 도시되지 않았다.
도 1A에 도시되는 제 1 단면도에서, 오프닝 폭 d를 갖는 TSV 구멍(103)이 반도체 기판(101)에 형성된다. TSV 구멍(103)의 깊이는 차후 시닝 작업 중 완전한 절단 관통층(101)을 형성하기에 충분할 수 있다. 일반적으로, TSV 구멍의 깊이는 약 5 내지 400 ㎛ 범위(일반적으로, 약 50 내지 150 ㎛ 사이) 내에 있으나, 다른 크기의 TSV 구멍으로 본 발명을 실시할 수도 있다. TSV 구멍의 직경은 약 1 내지 100 ㎛ 사이(더욱 일반적으로 약 5 내지 25 ㎛ 사이)에서 변한다. TSV 구멍은 고-애스펙트비를 갖는데, 이는 TSV 구멍 직경(일반적으로 오프닝에서의 직경)에 대한 TSV 구멍 깊이의 비로 규정된다. 특정 실시예에서, TSV 구멍 애스펙트비는 약 2:1 내지 40:1 사이에서 변할 수 있다(가령, 5:1 내지 20:1 사이의 범위). TSV 크기는 전체 3차원 적층 프로세스의 어느 단계가 TSV 형성을 포함하느냐에 또한 좌우된다. TSV가 적층 이전에("비아 퍼스트"), 또는 적층 이후에("비아 래스트") 형성될 수 있다. "비아-퍼스트" 구성에서, TSV는 CMOS 구조의 생선 전, 또는 생성 후에 형성될 수 있다. "비아-래스트" 구성에서, TSV는 결합 이전에, 또는 결합 이후에 형성될 수 있다. 더욱이, 양 구성에서 모두, 결합 전, 또는 결합 후에 시닝이 실행될 수 있다. 본 발명은 여기서 제시되는 구성의 형성 또는 임의의 TSV 크기로 실시될 수 있다. 표 1은 다양한 TSV 구성에 대한 전형적인 TSV 크기(㎛ 단위)를 요약한다. 도 1A-1C 및 대응 설명은, 적층 이전에 TSV가 형성되고 결합 이전에 CMOS 처리 및 시닝이 실행되는 구성("비아-퍼스트" + CMOS 이전 + 결합 이전 본딩)에 일반적으로 관련되지만, 본 발명은 다른 구성에도 마찬가지로 적용될 수 있다.
TSV 구멍은 표준 포토리소그래피 및 에칭 방법을 이용하여 형성될 수 있다. 도 1A를 참조하면, TSV 구멍(103)은 상부 표면을 통해 형성될 수 있고, 이 표면은 웨이퍼 또는 다이의 액티브 표면일 수 있고, 전자 소자들을 포함할 수 있다. 대안으로서, TSV 구멍이, 회로가 존재하지 않는 웨이퍼나 다이의 하부 표면을 통해 형성될 수 있다.
도 1A의 단면도는 확산 배리어 물질(105)의 층이 기판(101) 위에 위치하고, 필드에, 그리고 TSV(103) 내에 기판을 공형으로 라이닝한다는 것을 보여준다. 확산 배리어층(105)용으로 적합한 물질은 탄탈륨, 탄탈륨나이트라이드, 텅스텐, 티타늄, 루테늄, 티타늄나이트라이드, 및 이러한 물질 및 다른 물질들의 합금 및 층상형 조합을 포함한다. 전형적인 실시예에서, 확산 배리어층(105)이 PVD 프로세스에 의해 형성되지만, CVD, 비-전기식 증착, 또는 ALD(atomic layer deposition)과 같은 다른 기술이 사용될 수도 있다. 그후 시드층(107)이 증착되어 전기도금 작업 중 전류 통과를 위한 균일한 전도성 표면을 제공한다. 배리어층 증착과 마찬가지로, PVD 방법이 이 작업에 이용될 수 있으나, 비-전기식 증착 또는 전해질 증착과 같은 다른 프로세스가 마찬가지로 이용될 수 있다. 적절한 시드층 물질은, 구리, 구리 합금, 코발트, 니켈,루테늄, 등과 같은 금속이나, Co/Cu, 또는, Ru/Cu와 같은 조합된 층을 포함할 수 있다. 일부 실시예에서, 시드층이 확산 배리어의 기능을 실행할 수도 있다. 이러한 실시예에서, 별도의 확산 배리어층(105)을 이용하는 것이 불필요할 수 있다. 도 1A와 관련하여, 시드층(107)이 기판을 공형으로 라이닝시키고, 필드에, 그리고 TSV 내에서, 확산 배리어층(105) 위에 위치한다.
그후, 여기서 제공되는 전기도금 방법에 의해 구리층(111)이 시드층(107) 상에 증착되어(시드층이 도 1B에는 도시되지 않는다), TSV 구멍(111)을 완전히 충전한다(도 1B 참조). 도금 중, 시드층(103)을 통해 전류가 발생되어, 구리 이온이 시드층을 향해 유동하여 시드층 상에 증착하게 된다. 일반적으로, DSI 첨가제로 전착이 완료된 후, 필드 영역 위에 형성되는 과량의 구리층(오버버든(overburden)이라고 함)은 매우 얇거나 존재하지 않는다. 일부 실시예에서, 특징부 충전 후, 충전된 특징부 바로 위에, 그리고, 특징부 주위 횡방향으로 제한된 수준으로, 작은 돌출부가 형성되어, 도 1B에 도시되는 버섯 모양을 형성한다. 그러나, 필드 영역에서는(일반적으로, 횡방향으로 특징부로부터 적어도 세개의 특징부 반경이 멀어짐, 도 1B 참조), 증착되는 구리층의 두께가 매우 작다. 앞서 언급한 바와 같이, 특징부 완전 충전 후 특징부 내 두께에 대한 필드 두께의 비(Dfield/Dfeature)는 일반적으로 약 0.05보다 작고, 가령, 약 0.01보다 작다. 일부 실시예에서, 필드 영역에는 금속이 아예 증착되지 않는다.
J. Reid를 주 발명자로 하는 2008년 8월 18일자 미국특허출원 제12/193,644호(발명의 명칭: "Process for Through Silicon Via Filling")는 다양한 첨가제의 이용으로 오버버든이 최소화되는 프로세스를 개시한다. 이 출원에서 개시되는 조건은 본 발명에서 개시되는 방법과 연계하여 사용될 수 있다(가령, 전위-제어 도금, 사전-습윤 처리, 특정 DSI 첨가제, 등). 미국특허출원 제12/193,644호는 그 전체 내용이 본 발명에 참고자료로 사용된다.
구리 전착 완료 후, 구리 오버버든이 포스트 전기도금 프로세스에서 제거된다. 이 프로세스는 습식 화학적 에칭, 화학-기계적 폴리싱(CMP), 전계-평탄화, 및 이 방법들의 다양한 조합을 포함할 수 있다.
도 1C에 도시되는 다음의 단면은 구리 오버버든을 제거하기 위한 포스트 전기도금 프로세스가 완료된 이후의 기판(101)을 도시한다. 도시되는 바와 같이, 오버버든이 제거되고, 확산 배리어층(105)이 필드 영역 위에 노출된다. 다음 단계에서(도시되지 않음), 확산 배리어 물질이 필드 영역으로부터 (가령, CMP에 의해) 제거되고, 기판은 TSV 하부에서 시닝되어, TSV가 기판을 완전히 관통하게 한다.
더욱이, 특징부가 금속으로 충전된 후 (오버버든이 제거되기 전, 또는 제거된 후) 소정 시점에서, 기판은 섭씨 약 150-450도 사이의 온도에 노출시킴으로써 어닐링되어, 증착되는 구리의 입자 크기를 개선시킬 수 있다.
도 1A-1C에 도시되는 프로세스 흐름은 TSV 형성을 포함하는 가능한 프로세스의 한가지 예다. 다른 실시예에서는 다른 처리 방법이 사용될 수 있다. 예를 들어, 대안의 처리 방법에서, 포토레지스트층이, 전기도금 이전에 그리고 전기도금 중에, (특징부 내가 아닌) 필드 상의 시드층(107) 위에 위치할 수 있다.
그러나, 일반적으로, 전착 이전에 필드 영역을 부동태화시키기 위해 어떤 특별한 처리도 필요하지 않다는 점이 본 발명의 방법의 유리한 특징이다. 제시되는 방법에서, 필드의 금속 증착은 도금 용액 내 DSI 화합물에 의해 동 위치에서 저해된다. Kondo 등이 제시한 방법과 달리, 필드의 증착을 저해하기 위해 필드 영역의 어떤 표면 사전-처리도 수행할 필요가 없다. 그러나, 대안의 실시예에서, DSI 화합물 이용이 다양한 필드-저해 사전-처리와 조합될 수 있다.
여기서 개시되는 장치 및 프로세스들은 예를 들어, 반도체 소자, 디스플레이, LED, 광전지판, 등의 제작을 위한, 리소그래피 패턴처리 툴이나 프로세스와 연계하여 사용될 수 있다. 일반적으로, 반드시 그러한 것은 아니지만, 이러한 툴/프로세스들은 공통 제작 설비에서 함께 사용되거나 수행될 것이다. 필름의 리소그래피 패턴처리는 다음의 단계들 중 일부 또는 전부를 포함하는 것이 일반적이고, 각각의 단게는 다수의 가능한 툴을 이용하여 실시될 수 있다.
(1) 스핀-온 또는 스프레이-온 툴을 이용하여 워크피스, 즉, 기판 상에 포토레지스트를 배치하는 단계,
(2) 핫 플레이트, 노, 또는, 자외선 경화 툴을 이용하여 포토레지스트를 경화하는 단계,
(3) 웨이퍼 스테퍼와 같은 툴을 이용하여 가시광, 자외선광, 또는 X-선에 포토레지스트를 노광시키는 단계,
(4) 습식 벤치와 같은 툴을 이용하여 레지스트를 선택적으로 제거하고 이에 따라 레지스트를 패턴처리하도록 레지스트를 현상시키는 단계,
(5) 건식 또는 플라즈마-보조 에칭 툴을 이용함으로써 레지스트 패턴을 아래의 필름 또는 워크피스에 전이하는 단계,
(6) RF 또는 마이크로파 플라즈마 레지스트 스트리퍼와 같은 툴을 이용하여 레지스트를 제거하는 단계.
일부 실시예에서, 패턴처리는 전기도금 프로세스 이전에 큰 요홈형 특징부를 구획하도록 수행된다.
듀얼
스테이트
저해제(
DSI
) 특성
여기서 제시되는 방법은 DSI 첨가제를 이용하여 필드 영역의 구리 증착을 저해하고 요홈형 특징부에서 고속 바텀-업 충전을 가능하게 한다. DSI 첨가제는 유기 화합물로서, 촉진제, 억제제, 레벨러, 등과 같은 일반적으로 잘 알려진 첨가제의 특성과는 다른 전기화학적 특성을 갖는다. 본질적으로, DSI 첨가제는 스위치로 작용할 수 있어서, 소정 전위(DSI 임계 전위)에 도달할 때까지 실질적인 금속 증착을 허용하지 않는다. 임계 전위를 넘은 후, DSI는 증착 저해를 실질적으로 중단하고, 고속 전기도금이 이루어진다. 필드 영역에서와 요홈형 특징부의 하부에서 마이크로환경의 차이로 인해, DSI가 필드 상에서는 "온" 상태에서 있어서 구리 증착을 저해하고 요홈형 특징부 하부에서는 "오프" 상태에 있어서 증착이 저해되지 않게, 도금 조건이 제어될 수 있다. 특정 이론에 구속되고자 하는 것은 아니지만, 임계 전위의 전위차를 야기하는 도금의 시작시에, DSI의 농도 차로 인해 이러한 현상이 발생된다고 판단된다.
DIS 거동은 특정 조건 세트(가령, 구리 농도, 산 농도, DSI 농도, 및 기판 회전 속도)마다 다르다는 점에 주목하여야 한다. 예를 들어, 일 화합물이 소정의 조건 세트 하에서 DSI 거동을 가질 수 있으나, 다른 조건 세트 하에서는 스위치로 효과적이지 않을 수 있다.
DSI 특성이 도 2A에 도시되며, 도 2A는 DSI가 스위치로 작용하는 조건 하에서 구리 이온, 황산, 및 DSI 화합물을 함유한 전해질에 대한 주기적 전압계(CV) 곡선을 도시한다. x-축은 기판에 인가되는 전위를 (인가 전위와 오픈 회로 전위(OCP) 간의 차이로) 도시한다. y-축은 레코딩된 전류를 도시한다. 획득한 CV 곡선은 세개의 주 영역을 지닌다는 점을 확인할 수 있다. 제 1 영역 A에서, 전류는 최소이고, 넓은 범위의 인가 전위에 대해 실적으로 변화하지 않는다. 제 2 영역 B에서, 전이가 나타나고 전류는 인가 전위 변화에 따라 반응한다. 마지막으로 제 3 영역 C에서, 전류는 전위 증가에 따라 급속하게 증가한다. 이러한 거동 변화는 임계 전위(Ecritical)를 넘어선 이후에 나타난다. 임계 전위는, 전류가 전위 변화에 거의 반응하지 않는 지점에서 영역 A에 대한 접선을 제공함으로써, 그리고, 전류가 전위 변화에 가장 잘 반응하는 지점에서 영역 B에 대한 접선을 제공함으로써, 그래픽으로 결정될 수 있다. x-축 상에 투영되는 이러한 접선들의 교차는, 주어진 시스템에 대한 임계 전위를 제공할 것이다.
DSI 거동의 주목할만한 특징들은 다음과 같다.
(a) 비교적 큰 제 1 전위 범위가 존재한다. 적어도 약 0.1 V인 것이 바람직하고, 가령, 적어도 약 0.15V, 적어도 약 0.2V (OCP 대비). 이는 매우 작은 전류에 대응한다(약 2 mA/cm2 미만인 것이 바람직함. 가령, 약 1 mA/cm2 미만).
(b) 전위 변화에 따라 전류가 고속으로 증가하는 제 2 영역이 존재한다. 적어도 약 0.1 mA/cm2 인 것이 바람직하고, 가령, 적어도 약 0.2 mA/cm2 (1mV 당)를 예로 들 수 있다.
비교를 위해, 도 2B는 DSI를 함유하지 않는(또는 DSI가 인액티브 상태인) 전해질에 대한 CV 도면을 제시한다. 본 시스템에서, 인가 전위 증가에 따라 전류가 단조롭게 증가함을 확인할 수 있다. 이러한 시스템은 필드 영역의 증착을 저해하기에, 그리고, 효율적인 바텀-업 도금에 적합하지 않다.
앞서 언급한 바와 같이, DSI 성질은 특정 조건 세트 하에서 DSI 화합물에 의해 나타나는 것이 일반적이다. DSI 거동에 영향을 미치는 파라미터는, DSI 화합물 농도, 다른 전해질 성분의 농도(가령, 구리 이온 농도, 산 농도, 할로겐 화합물 첨가제 농도, 가령, 클로라이드 또는 브로마이드 농도), 도금 중 기판의 회전 속도, 도금 용액의 온도를 포함한다. 예를 들어, DSI 거동은 DSI 화합물의 농도가 특정 값을 넘어선 후, 일부 전해질에 대해 획득될 수 있다. 일부 DSI-함유 전해질의 경우, DSI 거동은 클로라이드(가령, DSI 거동이 높은 클로라이드 농도에 의해 차단가능), 또는, 산(가령, DSI 거동이 높은 산 농도에 의해 차단가능)의 존재에 따라 좌우될 수 있다. 다른 DSI-함유 전해질에서, DSI 거동은 넓은 범위의 클로라이드 농도 및/또는 산 농도에 걸쳐 유지될 수 있다. 각각의 특정 DSI 화합물에 적합한 특정 전기도금 조건들은, 프로세스 파라미터를 변화시키면서 CV 실험을 행함으로써 쉽게 결정될 수 있고, 따라서, 전기화학적 DSI 거동과 관련된 프로세스 윈도(가령, 바람직한 전해질 조성)를 결정할 수 있다. DSI 거동과 관련된 적절한 범위의 파라미터가 결정된 후, 이러한 조건들이 기판 상의 요홈형 특징부의 충전을 위해 선택된다.
화학적으로, 유기 DSI 분자는 다양한 구조를 가질 수 있고, 일반적으로, 폴리머, 또는 비-폴리머일 수 있다. 일부 실시예에서, 비-폴리머 DSI 분자가 선호된다. 왜냐하면, 비-폴리머 DSI 분자는 전기도금된 구리 필름 내로 함유되려고 하지 않으며, 따라서, 높은 순도의 구리층을 제공할 수 있기 때문이다. 일부 실시예에서, DSI 분자는 암모늄염이다(가령, 알킬암모늄클로라이드 또는 브로마이드, 치환된, 또는 치환되지 않은 모노알킬, 디알킬, 트리알킬, 및 테트라일칼암모늄 클로라이드 및 브로마이드를 포함). 4가 테트라알킬암모늄클로라이드 및 브로마이드가 일부 실시예에서 선호된다. 하나 이상의 알킬 치환기가 아랄킬일 수 있다(가령, 벤질, 피리딜메틸, 등). 일부 실시예에서, 하나 이상의 알킬 및/또는 아랄킬 치환기가 적어도 일곱개의 탄소 원자를 갖는다. 일반적으로, 염의 양이온부의 분자량은 약 1000 g/mol 미만이다. 가령, 약 800 g/mol 미만이고, 가령, 약 600 g/mol 미만이다. 일부 실시예에서, 4가화된 질소 원자는 방향족 고리의 일부분이 아니다. 다른 실시예에서, 4가화된 질소는 방향족 시스템 내에 포함될 수 있다(가령, 4차 피리듐염).
비-폴리머 테트라일킬암모늄염의 구체적인 예는, 벤잘코니움클로라이드, 도데실트리메틸암모늄브로마이드, 벤제토니움클로라이드, 메틸벤제토니움클로라이드, 세탈코니움클로라이드, 세틸피리듐클로라이드, 세트리모니움, 세트리미드, 도파니움클로라이드, 테트라에틸암모늄브로마이드, 디데실디메틸암모늄클로라이드, 도미펜브로마이드를 포함한다. 일부 실시예에서, 톤조니움브로마이드(Sigma Aldrich 사의 CAS Number 553-08-2) 및 BDHAC(Sigam Aldrich 사의 CAS Number 122-18-9)가 사용된다.
일부 실시예에서, DSI 분자가 폴리머일 수 있다. 예를 들어, 4가화된 질소를 함유하는 폴리머가 DSI로 사용될 수 있다. 폴리머 DSI의 예는, 비닐피리딘의 폴리머 파생물을 포함하고, 폴리머는 4가화된 피리듐 이온을 포함한다(가령, DVF 200 첨가제 C: 미국, 코네티컷, West Haven 소재의 Enthone Inc. 사 제품)
전해질의 화학적 구성 및 전기도금 조건
DSI-함유 전해질을 이용한 고속 전기도금을 위한 일례의 방법이 도 3의 순서도에 제시된다. 순서도는 특정 조건 세트에 대해 DSI 화합물의 임계 전위를 결정함으로서 개시된다(단계 301). 임계 전위는 앞 단락에서 설명한 바와 같이, 특정 조건들(가령, 전해질 조성, 기판 회전 속도, 등)을 이용하여 CV 실험을 행하고, CV 곡선을 분석함으로써 임계 전위를 결정할 수 있다. 일부 실시예에서, CV 실험은 약 2 mV/sec의 스윕 속도로 수행되어, 각 전위에 대해 준-정상 상태 조건을 가정할 수 있도록 충분한 시간을 제공할 수 있다. 임계 전위는 특정 조건들에 따라 좌우될 수 있고, 전해질 조성의 농도 변화에 따라 변할 수 있다. 일부 실시예에서, 여러가지 조건들에 대한 임계 전위가 결정될 수 있고, DSI 거동이 가장 잘 나타나는 조건들이 실제 TSV 충전을 위해 선택될 수 있다. 이러한 스크리닝 단계가 고속 바텀-업 전기도금에 적합한 조건을 결정하는데 있어 매우 유용하지만, 선택적인 사항으로 간주될 수도 있다. 왜냐하면, 일부 실시예에서, 특정 DSI에 대한 임계 전위가 다양한 조건 하에서 미리 결정될 수 있고, 명령과 같은 적절한 형태로 컴파일되어 사용자에게 제공될 수 있기 때문이다.
그 다음, 단계 303에서, 하나 이상의 큰, 고-애스펙트비의 특징부(가령, TSV)를갖는 기판이 전기도금 장치에 제공된다. 기판 페이스-업(face-up) 및 기판 페이스-다운 시스템을 포함한, 다양한 도금 장치 시스템이 사용될 수 있다. 일부 실시예에서, 전기도금 장치는, 회전 속도를 변화시키는 옵션을 가진, 전기도금 중 기판을 회전시키도록 구성된 전기도금 장치가 선호된다. 적절한 장치의 예는, 미국, 캘리포니아, San Jose에 소재한 Novellus Systems, Inc. 사의 제품인 SABRE 전기도금 장치다.
단계 305에서, 기판은 전기도금 용액과 접촉하고, 전기도금 용액은 구리 이온과 유기 DSI 첨가제를 포함하며, 전기도금이 전위-제어 조건하에서 실행되고, 전위는 선택된 조건 세트에 대해 DSI 화합물의 임계 전위를 넘지않도록 제어된다. 전기적 연결 중 하나 이상은 (일반적으로 기판의 주변에서) 기판 시드층에 대해 구성되고, 기판은 전력 공급부에 연결되고 음으로 바이어스되어 캐소드로 기능한다.
전기도금 단계 중 사용되는 도금 용액의 조성은, 단계 301에서 임계 전위 결정에 사용되는 전해질의 조성과 유사하거나 실질적으로 동일하다(미미한 변화는 가능하다). 대안으로서, 도금 단계 중 사용되는 도금 용액의 조성이, 임계 전위가 미리 결정되어 명령으로 컴파일된 전해질의 조성과 유사하거나 실질적으로 동일할 수 있다.
일반적으로, 전해질은 하나 이상의 구리 염을 함유할 수 있고, 이렇나 구리 명은 황산구리, 구리메탄설포네이트, 구리프로판설포네이트, 구리글루코네이트, 구리피로포스페이트, 구리설파메이트, 구리나이트레이트, 구리포스페이트, 구리클로라이드, 및 이들의 다양한 조합을 포함할 수 있다. 일부 실시예에서, 황산구리 및 구리알칸설포네이트가 선호되는 구리 이온 소스다. 황산구리 및 구리알카설포네이트의 혼합물이 일부 실시예에서 사용될 수 있다. 전형적인 전해질 내 구리 이온의 농도는 적어도 약 10 g/L이고, 가령, 약 10 g/L 내지 200 g/L 사이의 범위에 놓인다. 일부 실시예에서, 고속 도금을 위해 고농도의 구리가 선호된다. 예를 들어, 적어도 약 60 g/L의 CU2 + 이온과 같이, 적어도 약 40 g/L을 함유한 고농도 구리 전해질(가령, 약 40-200 g/L 사이, 가령, 약 60-150 g/L 사이)이 일부 실시예에서 사용된다. 일부 실시예에서 전기도금이 상온에서 수행되지만(가령, 섭씨 약 20-25도), 다른 실시예에서는 고온에서 전기도금을 수행하여 구리염의 용해도를 증가시키고 따라서 가용 구리 이온 농도를 증가시키는 것이 바람직하다. 고온에서는 구리 이온의 확산 속도가 빨라지고, 따라서, 도금 속도를 높일 수 있다. 예를 들어, 일부 실시예에서, 섭씨 약 40-60도 사이와 같이, 섭씨 약 30-80도의 전해질 온도에서 전기도금이 수행된다. 가장 일반적으로는 도금이 섭씨 약 20-60도의 온도에서 수행된다.
일부 실시예에서(반드시 그럴 필요는 없지만), 전해질이 황산, 메탄설포닉산, 프로판설포닉산, 질산, 인산, 염산, 및 이들의 다양한 조합과 같은 산을 더 포함한다. 예를 들어, 일 실시예의 전해질 용액은 황산구리와 황산을 함유한다. 황산 및/또는 메탄설포닉산이 사용될 때, 적어도 약 1 g/L의 농도가 선호된다. 산은 전해질의 정도도를 증가시키는 기능을 한다. 적어도 약 40 mS/cm의 전도도를 가진 전해질이 사용되는 것이 바람직하다. 이러한 전해질은 예를 들어, 적어도 약 1 g/L의 농도로 황산 및/또는 메탄설포닉산을 이용함으로써, 얻을 수 있다. 일부 실시예에서, 전해질은 약 10-200 g/L 사이의 농도를 가진 황산 및/또는 메탄설포닉산을 포함한다. 일부 구현예에서, 약 1-2 M 사이의 강산과 같은 적어도 약 0.4 M의 강산을 함유하는 강산 전해질이 고속 도금용으로 선호된다. 예를 들어, 약 40-200 g/L 범위의 황산, 메탄설포닉산, 또는 이들의 조합을 함유한 강산 전해질이 일부 실시예에서 사용된다.
일부 실시예에서, 전기도금 용액은 고농도의 Cu2 + 이온에 추가하여 비교적 고농도의 산을 갖는다. 이러한 조합을 갖는 전해질은 특히 높은 도금 속도를 달성할 수 있다. 그러나 일부 실시예에서는 특정 DSI 화합물이 구리 또는 산의 특정 농도 범위에서만 DSI 거동을 가질 수 있다. 예를 들어, BSHAC DSI 첨가제는, 약산 전해질에 사용되는 것이 선호된다(약 0.4M 미만의 산이 바람직함, 가령, 약 40 g/L 미만의 황산). 왜냐하면, 이보다 강산일 경우 DSI 스위칭 기능이 저하되기 때문이다. 톤조니움브로마이드와 같은 다른 DSI는 넓은 범위의 산농도에 걸쳐 DSI 스위칭 특성을 유지하고, 약산, 중간산, 및 강산 전해질에 모두 사용될 수 있다.
전해질 내 DSI 분자의 농도는 DSI 화합물의 타입에 따라 좌우될 것이다. 일부 구현에에서, DSI 첨가제의 농도는 약 5-200 ppm 사이이고, 10-60 ppm 사이인 것이 더욱 바람직하다.
여기서 제시되는 도금 전해질은 전기화학적으로 액티브한 어떤 추가의 첨가제를 필요로하지 않는다. 일부 실시예에서, DSI 화합물(또는 여러가지 DSI 화합물)이 도금 용액 내에 존재하는 전기화학적으로 액티브한 유일한 첨가제다. 일부 실시예에서, 도금 용액에는 (DSI 화합물의 반대이온(counterion)과 멀리 떨어진) 할로겐화물 첨가제가 실질적으로 없다. 일부 실시예에서, DSI 클로라이드 또는 브로마이드 염에 내재적으로 존재할 수 있는 임의의 클로라이드 또는 브로마이드 외에 어떤 클로라이드나 브로마이드도 용액에 실질적으로 존재하지 않는다. 일부 실시예에서, 도금 용액에는 도금 촉진제 및/또는 억제제가 실질적으로 없다.
이러한 첨가제들이 절대적으로 요구되는 것은 아니지만, 일부 실시예에서, 이들 중 하나 이상이 도금 용액에 존재할 수 있고, 이는 도금 성능을 정밀-조정하는데 도움이 될 수 있다.
일부 실시예에서, 도금 용액은 약 5-300 ppm 사이의 농도로 클로라이드 이온을 함유한다.
일부 실시예에서, 도금 용액은 촉진제를 더 포함할 수 있다. 촉진제는 증착 속도를 증가시키는 황, 산소, 또는 질소 기능기를 포함할 수 있고, 정밀 입자 구조를 갖는 필름을 이끄는 조밀한 핵생성을 증진시킬 수 있다. 일부 실시예에서, 촉진제는 S-S 디설파이드 기를 포함한다. 촉진제는 저농도 레벨(가령, 1-200 ppm)로 존재할 수 있다. 촉진제의 예는 3-메르캅토-1-프로판설포닉산, 비스-(3-소듐설포프로필디설파이드)(SPS) 및 N,N-디메틸-디티오카바밀프로필설포네이트(DPS)를 포함한다.
일부 실시예에서, 도금 용액은 전기화학적 억제제를 더 포함할 수 있다. 억제제는 도금 속도를 감소시키는 첨가제로서, 일반적으로 촉진제보다 높은 농도로 도금 배스에 존재한다(가령, 5-1000 ppm). 억제제는 폴리에틸렌글리콜(PEG) 및폴리에틸렌옥사이드(PEO), 또는 이 둘의 블록 코폴리머와 같은, 고분자량의 폴리머 표면 활성제다. 크기가 크고 확산 속도가 느리기 때문에, 억제제는 웨이퍼 필드에서보다 TSV의 하측부에 도달하기가 어렵고, 따라서, TSV의 하부에서 더 작은 초기 농도를 나타낸다. 따라서, 대부분의 억제 효과가 최초에 기판의 표면(필드 영역)에서 나타나, 오버버든을 감소시키고 TSV 구멍 "닫힘"을 방지한다. 일부 실시예에서는, 촉진재가 억제제와 조합하여 사용된다. 큰 크기의 억제제는 촉진제에 비해 특징부 내로 확산이 느려서, 특징부 하부에 가속제의 초기 축적이 나타난다. 그후 이는 억제제의 흡착을 물리치고, 따라서, 필드와 특징부 하부 사이에 억제 차이를 생성하며, 이러한 차이가 바텀-업으로부터 충전을 구동한다.
일부 실시예에서, 도금 용액은 레벨러(leveler: '평활제'라고도 함)를 포함할 수 있다. 레벨러는, 고속으로 이동하는 가속된 표면을 작동정지시키고 필드를 평탄화하고자하는 첨가제다. 레벨러는 1-500 ppm과 같은 매우 작은 농도로 존재하며, 표면에서의 차단 효과는 고도로 국부화된다. 레벨러는 (억제제 분자와는 달리) 또한 전기화학적으로 액티브한 것이 일반적이다. 일반적으로 저농도의 레벨러와 결합되는 표면에서의 레벨러의 반응 속도는 확산 효과에 의해 레벨러를 구동하게 하는 경우가 자주 있다. 그 결과, 레벨러는 주로, 도금된 기판의 하이 스팟(high spot) 상의 증착물을 선택적으로 감소시키고, 로우 스팟을 평평하게 한다. 이러한 거동은 웨이퍼 필드 상의 성장률에 비해 TSV의 베이스에서의 구리 도금 속도를 개선시키는 데 또한 사용될 수 있다. 일부 경우에 레벨러는, 웨이퍼 계면에서 CU(I) 이온들과의 복합체를 형성하는 경향을 나타내는 질소 원자를 포함하는 기능기를 함유할 수 있다.
일부 실시예에서, 첨가제는 첨가제가 없을 때 얻을 수 있는 필드에서의 전류 밀도에 비해, TSV의 상측 립(upper lip)과 필드에서의 전류 밀도(및 도금 속도)를 더 감소시킨다. 첨가제는 특징부 오프닝에 비해 특징부 하부에서의 상대적 도금 속도를 증가시킴으로써 보이드없는 충전을 달성하는 것을 돕고, DSI 화합물과 공동으로 사용될 수 있다. 이러한 차이를 "스로잉 파워(throwing power)"라 한다.
적절한 전해질 조성의 예가 아래에 제시된다.
1. 50 g/l Cu2 + (황산구리 형태) / 100 g/l H2SO4 / 50 ppm Cl- + 50 ppm 벤질디메틸헥사데실암모늄클로라이드
2. 70 g/l Cu2 + (황산구리 형태) + 50 ppm 벤질디메틸헥사데실암모늄클로라이드
3. 50 g/l Cu2 + (황산구리 형태) / 100 g/l H2SO4 + 50 ppm 벤질디메틸헥사데실암모늄클로라이드
4. 50 g/l Cu2 + / 10 g/l H2SO4 + 30 ppm 톤조니움브로마이드
5. 120 g/l Cu2 + (메탄설포네이트 형태) / 20 g/l 메탄설포닉산 / 50 ppm Cl- + 1 ppm 촉진제 + 200 ppm 억제제 + 에톤 DVF 200C
실제 도금 용액이 DSI 외에 유기 첨가제(가령, 촉진제 및 억제제)를 함유할 경우, 이 시스템에 대한 관련 임계 전위는, 실질적으로 동일한 조성의 전해질(가령, 촉진제 및 억제제 포함)에 대해 CV 실험을 수행함으로써 결정된다. 일부 실시예에서, 모든 조건 세트에 대한 임계 전위 결정이 필요하지는 않으며, 임계 전위를 유사한 조건에 대해 얻은 데이터로부터 추정할 수 있다. 즉, 일부 실시예에서, CV 실험에 사용되는 배스의 조성과 전기도금 배스 조성이 다를 수 있다.
단계 303에서, 도 3에 도시되는 바와 같이, 기판은 전위-제어 조건 하에서 DSI 첨가제를 함유한 도금 용액과 접촉하고, 선택된 조건 세트에 대해 DSI 화합물의 임계 전위를 넘지않도록 전위가 제거된다. 전위는 OCP에 대한 전기적으로 바이어스된 기판의 전위를 말하며, 임의의 오옴 강하가 교정된 것이 바람직하다. 전위-제어 도금은 여러 구현예에서, 제어되지 않은, 또는 전류만 제어된, 도금 옵션에 비해, DSI-함유 전해질을 위한 선호되는 도금 방법이다. 이는 전위-제어 도금이 DSI 화합물의 스위칭 거동에 의해 제공되는 장점들을 극대화시키기 때문이다. DSI의 임계 전위 아래의 제어 전위에서 전기도금이 수행될 때, DSI 스위치의 기본적 전기화학적 특성으로 인해, 필드 영역에서의 도금이 DSI의 존재에 의해 명확하게 저해됨을 보장할 수 있고, 따라서, 필드에서의 증착 속도가 매우 느리고, 요홈형 특징부 내에서 고도로 선택적인 증착이 이루어진다. 이와 달리, 증착 중 전위가 제어되지 않고 DSI의 임계 전위를 넘게 될 경우, 필드에서의 DSI 저해가 실질적으로 스위칭 오프될 것이고, 따라서, 필드 영역에서 고속 증착이 이루어지고 요홈형 특징부 내에 보이드가 형성될 것이다(측벽에서의 고속 증착에 기인함). 따라서, 전위-제어 영역에서의 전기도금은 전체 전기도금 품질에 대해, 그리고, 필드 및 요홈형 특징부에서 관련 충전 속도에 대해, 주목할만한 제어를 제공한다.
일부 실시예에서, 도금 중 전위가 추가적으로 제어되어, 선택된 도금 조건에 대한 DSI의 임계 전위에 비해, 150 mV 미만(가령, 약 100mV 미만)으로 강하되지 않는다. 대부분의 도금이 DSI 임계 전위에 가까운, 그러나 임계 전위를 넘지는 않는, 제어 전위에서 수행되는 것이 바람직하다. 전위가 언급된 값 아래로 강하될 수 있을 경우, 요홈형 특징부 내의 전기도금이 수용불가능할 정도로 느려지고, 요홈형 특징부 내의 금속 증착이 심지어 완전히 중지될 수 있다. 따라서, 특징부 내의 도금 속도는, DSI 분자의 임계 전위 바로 아래에서 유지되도록 전위를 제어함으로써, 최대화될 수 있다.
도금 프로세스 중 전위가 일정하게 유지되는 것을 전위-제어 도금에서 요구하지는 않는다. 일부 실시예에서 정전위 도금(potentiostatic plating: 일정 전위에서의 도금)이 실시되지만, 다른 실시예에서는 다양한 방식으로, 제시되는 가이드라인 내에서 전위가 변경될 수 있다. 예를 들어, 전위가 상승하거나 하강할 수 있고, 상승/하강이 연속적으로 이루어질 수도 있고, 계단형으로 이루어질 수도 있다. 일부 실시예에서, 전위 펄싱이 사용될 수 있다.
전위-제어 도금은 기판 인근에 위치한 기준 전극을 이용함으로써 달성될 수 있고, 또는, 일부 실시예에서, 요망 전위-제어 조건에 대응하는 전류 파형이 미리 발생되어, 나중에, 기준 전극이 없을 때 도금에 사용될 수 있다.
일반적으로, 다양한 기준 전극이 전위 측정 및 제어에 사용될 수 있다. 가령, 포화된 칼로멜 전극, 팔라듐-수소 전극, 실버클로라이드 전극, 등을 포함한다. 일부 실시예에서, 기준 전극은 비-분극된 금속 전극으로서, 전기도금되고 있는 금속과 동일한 금속을 포함한다. 예를 들어, 구리가 도금될 때, 기준 전극은 구리 스트립이나 와이어를 포함할 수 있다. 기준 전극이 기판 인근에 위치하여 측정 중 오옴 강하를 최소화시키는 것이 바람직하다. 일부 실시예에서, 기준 전극은 메인 도금 배스와 이온 연결되는 챔버(가령, 부분적으로 닫힌 구획) 내에 위치한다. 이러한 챔버 내의 기준 전극은 기준 전극 용액 내에 잠긴다. 바람직한 실시예에서, 기준 전극 용액은 DSI 화합물을 함유하지 않는다. 일부 실시예에서, 기준 전극 용액에는 모든 유기 첨가제가 실질적으로 존재하지 않지만, 기준 전극 용액은 도금 배스와 실질적으로 동일한 농도로 도금 배스에서처럼 모든 무기 성분들을 포함한다. 기준 전극 챔버는 이온-투과성 막(가령, 양이온-투과성 막)을 통해 메인 도금 배스에 유체-연통될 수 있고, 이는 구리 이온이 도금 배스와 기준 전극 용액 사이를 이동할 수 있게 하지만, 유기 분자가 도금 배스로부터 기준 전극 용액으로 확산하지는 못하게 한다. 다른 실시예에서, 기준 전극 챔버는 전해질-충전된 모세관을 통해 메인 도금 배스에 유체-연통된다. 기준 전극 챔버는 DSI가 없는 전해질로 주기적으로 플러싱(flushing)되어, 기준 전극 용액의 DSI 오염을 방지할 수 있다.
일부 실시예에서, 기준 전극에 추가하여, 전기도금 시스템이, 기판과 접촉하면서 기준 전위를 측정하도록 구성된, 적어도 하나의 캐소드 감지 리드를 더 포함한다. 기준 전극 및 캐소드 접촉 감지 리드를 모두 포함하는 시스템은, 오옴 강하에 대해 측정된 전위를 더욱 정확하게 교정하게 한다. 이러한 시스템의 세부사항 및 전위-제어 도금에서의 이용예가 Mayer 등에게 허여된 2003년 5월 13일자 미국특허 제6,562,204호(발명의 명칭: "Apparatus for Potential Controlled Electroplating of fine Patterns on Semiconductor Wafers")에 기재되어 있고, 그 내용은 본 발명에서 참고자료로 사용된다. 기준 전극 및 캐소드 감지 리드(존재할 경우)가 시스템 컨트롤러에 연결되고, 시스템 컨트롤러는 제어 전위에서 기판의 바이어싱을 또한 제어한다.
일부 실시예에서, 전위-제어 전기도금이 기준 전극없이 수행될 수 있다. 본 실시예에서 실제 도금 이전에, 요망 전위 프로파일에 대응하는 전류 파형이 기판에 대해 먼저 결정된다. 전위 측정에 기준 전극을 이용하여, 그리고, 요망 범위의 전위에 대해 요망 전류 파형을 레코딩함으로써 전류 파형이 먼저 결정될 수 있다. 요구되는 전류 파형이 결정된 후, 기준 전극을 가질 필요가 없는 전기도금 장치에서 유사한 조건 하에서 유사한 기판 상에 전계-충전에 사용될 수 있다. 따라서, 본 실시예에서, 특정 전류 파형을 인가함으로써 전위-제어 조건들이 생성되며, 이러한 전류 파형은 기판 상에 요망 전위가 획득되도록 설계된 것이다. 가령, 전위가 DSI 임계 전위를 넘지 않도록, 그리고, 전위가 임계 전위에 비해 약 150 mV 미만으로 강하되지 않도록 설계된 것이다.
도 3A의 단계 307과 관련하여, 모든 요홈형 특징부가 완전히 충전될 때까지 전기도금이 수행된다. 부가적으로, 기판의 회전 속도가 전기도금 중 감소한다. 기판은 전기도금 중 약 5 내지 120 rpm의 회전 속도(약 10 내지 90 rpm 범위가 바람직함)로 회전하는 것이 일반적이다. 충전 프로세스 시작시, 요홈형 특징부의 하부에서 구리 전착 속도는 일반적으로 매우 높으나, 충전 프로세스가 진행됨에 따라, 전착 속도가 떨어지기 시작한다. DSI를 이용한 도금을 포함하는 시스템에서, 충전 속도는 기판의 회전 속도를 감소시킴으로써 증가될 수 있다. 일부 실시예에서, 요홈형 특징부가 제 1 회전 속도에서 부분적으로 충전된 후, 기판 회전 속도가 감소한다. 예를 들어, 요홈형 특징부 깊이의 약 80%가 충전된 후, 속도를 감소시킬 수 있다. 도금의 최종 단계(가령, 특징부 깊이의 적어도 약 95%가 충전된 후)에서, 기판 회전 속도가 약 90 rpm 미만인 것이 바람직하다. 일부 실시예에서, 초기 성장이 특징부 하부에서 시작된 후(가령, 약 20% 미만의 특징부 깊이가 충전되었을 때) 회전 속도가 감소한다. 제시되는 방법은 서로 다른 크기 및/또는 애스펙트비를 갖는 요홈형 특징부의 어레이를 충전하는데도 사용될 수 있다. 이러한 방법은 실질적으로 동일한 총 시간에서 이러한 어레이의 특징부를 균일하게 충전하는데 사용될 수 있고, 따라서, 개별 특징부에서의 불충분한 충전과, 과도금 발생을 감소시킬 수 있다.
요홈형 특징부가 충전된 후, 전류의 감소 또는 증가가 여러 실시예에서 발생할 수 있다. 예를 들어 일부 실시예에서, 전위가 일정하게 유지될 때, 필드에 도달할 때 충전 속도가 저하된다. 예를 들어, 다양한 전류계 기술에 의해, 이러한 전류 변화를 측정할 수 있고, 이러한 전류 변화가 도금 종점을 검출하는데 사용될 수 있다(단계 309 참조). 일부 실시예에서, 충전이 필드에 도달하였을 때, 전류 증가가 관측된다. 일부 실시예에서, 충전이 필드에 도달함에 따라 전류의 증가 또는 감소 이후 도금이 중지된다. 이는 전류 대 시간의 그래프 변곡에 의해 확인된다. 충전 완료시 전류의 증가를 나타내는 그래프가 도 3B에 도시된다. 약 40분 지점에서의 변곡점 A는 충전 종점을 신호하는 전류 증가에 대응한다. 충전 완료시 전류 감소를 나타내는 그래프가 도 3C에 도시된다. 약 40분 지점에서의 변곡점 A는 충전 종점을 신호하는 전류의 증가에 대응한다.
도 3A에 도시되는 DSI-함유 전해질을 이용한 전위-제어 도금이 특히 유리하지만, 본 발명은 전위-제어 조건 하의 도금에 제한되지 않는다.
일반적으로, DSI-함유 전해질을 이용한 전기도금은, 가령, 여기서 설명되는 비-폴리머 4가 암모늄염-함유 전해질을 이용한 전기도금은, DSI 제한없이, 전류-제어 또는 전위-제어 조건 하에 수행될 수 있다.
여기서 설명되는 도금 방법과 조합하여 유리하게 사용될 수 있는 충전 프로셋의 다른 중요한 특징은, 기판 사전-처리 프로세스로서, 요홈형 특징부 내의 기포 갇힘(bubble entrapment)을 제거하거나 감소시키도록 구성되는 조건 하에서 기판이 사전-습윤 처리된다. 제공되는 도금 방법에 이용하기에 적합한 이러한 사전-습윤 프로세스는 Mayer 등을 발명자로 하는 2010년 1월 8일자 미국특허출원 제12/684,787호(발명의 명칭: "Wetting Pretreatment for Enhanced Damascene Metal Filling")에 세부적으로 기재되어 있고, 그 내용 전부는 본 출원에서 참고자료로 사용된다.
제공되는 충전 방법과 연계한 사전-습윤 프로세스 이용을 나타내는 순서도가 도 4에 도시된다. 이 프로세스는 하나 이상의 큰, 고-애스펙트비의 요홈형 특징부를 갖는 기판을 진공 사전-습윤 챔버에 제공함으로써 시작된다(단계 401). 사전-습윤 프로세스는 적어도 약 1 ㎛의 폭과 적어도 약 5:1의 애스펙트비를 갖는 요홈형 특징부(가령, TSV)를 지닌 기판의 경우 특히 중요하다. 왜냐하면, 이러한 큰 특징부에서의 기포 갇힘이 서브미크론(즉, 1 ㎛보다 작은 수준의) 다마신 비아에서보다 더욱 문제가 될 수 있기 때문이다. 사전-처리가 없을 경우, 에어 기포, 또는 그외 다른 가스의 기포가 요홈형 특징부 내에 갇히게 되어, 전계-충전 프로세스 중 해로운 결과를 야기할 수 있다. 기포가 제거되지 않을 경우, 전계-충전을 통해 특징부 내에 큰 보이드가 생성될 수 있다.
일부 실시예에 따르면, 단계 403에 도시되는 바와 같이, 사전-처리 프로세스는 대기압 미만의 압력 하에서 가스-제거된 사전-습윤 유체와 기판을 접촉시켜서, 요홈형 특징부 내에 습윤층을 형성하는 단계를 포함한다. 사전-습윤 유체에는 가령, DSI 화합물 및 촉진제와 같은, 전기화학적으로 액티브한 첨가제가 실질적으로 없다. 일부 실시예에서, 대기압 미만의 압력 환경을 생성하도록 구성되고, 가스-제거된 유체와 기판을 접촉하도록 구성되는, 전용 사전-습윤 챔버가 사용된다. 일부 실시예에서, 사전-습윤 챔버는 사전-습윤 챔버와 전기도금 챔버를 지닌 모듈의 일부분이다. 다른 실시예에서, 사전-처리는 전기도금 이전에 전기도금 챔버에서 수행된다.
사전-처리의 중요한 특징은, 사전-습윤 유체의 성질이며, 사전-습윤 유체가 완전히 가스-제거된다는 점이다. 사전-습윤 유체가 산소-제거될 뿐 아니라, 질소와 같은, 다른 용해된 가스를 제거하도록 또한 처리된다. 일부 실시예에서, 가스-제거는 사전-습윤 이전에 사전-습윤 유체로부터 하나 이상의 용해된 가스(가령, O2 및N2)를 제거하기 위한 막 접촉 가스-제거기를 통해 사전-습윤 유체를 통과시킴으로써 달성된다. 가스-제거 장치의 예는 미국, 노스캐롤라이나, Charlotter에 소재한 Membrana 사의 Liquid-Cel 제품과, 미국, 미네소타, Chaska에 소재한 Entegris 사의 pHasor 제품을 포함한다. 일반적으로, 사전-습윤 유체는 액체나 기체 형태로 기판에 전달될 수 있고, 이때, 기판은 진공 환경에 있다. 사전-습윤 유체가 액체일 때, 기판 위에 스프레잉하거나 기판 위에서 유동함으로써 유체가 기판에 전달될 수 있고, 또는, 기판이 사전-습윤 액체 내로 잠길 수 있다. 사전-습윤 유체가 진공 환경에서 기체형일 경우, 요홈형 특징부 내에서 응축되게 된다. 그 결과, 사전-습윤 유체의 기포없는 층이 요홈형 특징부 내에 형성된다.
사전-습윤 유체의 화학 구조는 도금 성공에 중요한 역할을 한다. 사전-습윤 유체에는 DSI, 할로겐화물, 또는 촉진제와 같은 전기화학적으로 액티브한 첨가제가 실질적으로 없다. 전기화학적 반응의 동역학 및 열역학적 관계에 실질적으로 간섭하지 않는, 전기화학적으로 인액티브한 유기 첨가제(가령, 습윤제)가 존재할 수 있다. 일부 실시예에서, 사전-습윤 유체는 완전히 가스-제거된 DI 물이다. 다른 실시예에서, 사전-습윤 유체는 구리염과 같은 금속염을 더 포함한다. 일부 실시예에서, 황산구리 및/또는 구리알킬설포네이트를 함유한 수용액이 선호된다. 일부 실시예에서, 사전-습윤 유체 내 구리 이온의 농도가 도금 전해질 내 구리 이온의 농도보다 큰 것이 바람직하다. 예를 들어, 사전-습윤 유체는 본질적으로 물과 구리염으로 구성될 수 있고, 구리 이온의 농도는 도금 전해질 내 구리 이온의 농도보다 적어도 25% 크다. 일부 실시예에서, 사전-습윤 유체 내 구리 이온의 농도가 적어도 약 20 g/L 다. 일부 실시예에서, 사전-습윤 유체는 산을 더 함유하지만, 사전-습윤 유체의 pH가 약 2보다 크도록 산의 농도가 저농도인 것이 바람직하다.
기판이 사전-습윤된 후, 그리고, 가스-제거된 사전-습윤 유체의 습윤층이 요홈형 특징부 내에 형성된 후, 진공이 해제되고 챔버는 대가입으로 돌아온다. 그후, 단계 405에서, 기판이 전기도금 챔버로 전달되고, 구리가 전기도금되어 구리 이온 및 DSI 첨가제를 포함하는 전기도금 용액을 이용하여 요홈형 특징부를 충전한다. 부가적으로, 도금의 종점을 도금 시스템의 전류 강하를 검출함으로써 검출할 수 있다(단계 407).
실험
예 1.
톤조니움브로마이드
DSI
를 함유한 전해질로 전기도금
톤조니움브로마이드를 함유한 도금 전해질에 대한 선호되는 도금 조건이, 일련의 CV 실험을 행함으로써 결정되었다. 톤조니움브로마이드의 화학적 구조가 아래에 제시된다.
톤조니움브로마이드
CV 실험을 수행하기 전에, 백금 회전 디스크 작업 전극(RDE) 표면이 황산구리(70 g/L 구리 이온 농도) 및 황산(20 g/L 황산 농도)을 함유한 첨가제없는 전해질로부터 구리로 도금되었다. 각각의 CV 실험 이전에 노출된 전극 표면은 프레시 구리 표면이었다. 프레시 구리층의 도금은 5 mA/cm2의 전류 밀도에서 수행되어, 0.1965 cm2 Pt 디스크 전극 위에 약 5000 옹스트롬을 증착하였다. 각각의 CV 실험 이후, 모든 구리가 에칭되어 Pt RDE로부터 제거되었고, 플레시 구리 금속이 그후 다음 CV 테스트 이전에 재증착되었다.
달리 언급하지 않을 경우, CV 실험은 별도의 애노드 챔버(SAC)를 포함하는 시스템에서 상온에서 수행되었고, 애노드-포함부는 양이온 나피온(Nafion) 막에 의해 캐소드-포함부로부터 분리되었다. 애노드 챔버의 전해질은 유기 첨가제를 함유하지 않았으나, 캐소드 챔버 내 전해질과 동일한 무기 성분을 함유하였다. 달리 언급하지 않을 경우, CV 실험에 사용되는 전압 스윕 속도는 2 mV/sec 이고, Hg/Hg2SO4 전극이 기준 전극으로 사용되었다.
CV 실험에 사용되는 전해질은 황산구리(20 g/L - 70 g/L Cu2 +), 황산(0 g/L - 100 g/l H2SO4), 톤조니움브로마이드(0-50 ppm), 및 선택적으로, HCl(0-50 ppm)을 클로라이드 첨가제의 소스로 함유하였다. 전극의 회전 속도는 12 rpm부터 120 rpm까지 변화하였다.
실험을 통해 얻은 CV 곡선으로부터, 톤조니움브로마이드가 클로라이드 존재시 및 부재시 모두의 경우에, 그리고 강산 조건에서(100 g/L H2SO4 농도) 우수한 DSI 스위칭 거동을 유지한다는 것이 결정되었다.
적절하다고 결정된 일례의 조건은 다음과 같다.
- 황산구리(20 g/L - 70 g/L Cu2 +),
- 황산(0 g/L - 100 g/l H2SO4),
- 톤조니움브로마이드(10-50 ppm), 및
- 선택적으로, 클로라이드 첨가제의 소스로 HCl(0-50 ppm).
전극의 회전 속도는 12 rpm부터 120 rpm까지 변화하였다.
도 5는 서로 다른 농도의 톤조니움브로마이드 DSI 화합물을 함유한 전해질 조성의 CV를 도시한다.
도 5에 도시된 CV에 도시되는 특정 조건 세트는 다음과 같았다.
- 황산구리(70 g/L Cu2 +),
- 황산(100 g/l H2SO4),
- 톤조니움브로마이드(10 ppm(곡선 a), 15 ppm(곡선 b), 및 30 ppm (곡선 c)).
이 실험에서 HCl은 전혀 사용되지 않았다. 기판의 회전 속도는 30 rpm이었다. 이 조건 세트에 대한 톤조니움브로마이드의 임계 전위는 다음과 같다고 결정되었다.
Ecrit (10 ppm 톤조니움브로마이드) = -0.2 V vs. OCP
Ecrit (15 ppm 톤조니움브로마이드) = -0.279 V vs. OCP
Ecrit (30 ppm 톤조니움브로마이드) = -0.29 V vs. OCP
그 다음, TSV의 어레이를 포함하는 기판이, CV에 의해 최적이라고 결정되는 전해질 조성(30 ppm의 톤조니움브로마이드)을 이용하여 구리로 전계-충전되었다. 각각의 TSV의 폭은 10 ㎛, 깊이는 60 ㎛였다.
기압 미만의 압력 하에 가스-제거된 DI 물로 기판을 스프레잉함으로써 기판이 사전-습윤되었고, 그후 기판이 전기도금 장치로 전달되어, 다음의 조성을 갖는 도금 전해질과 기판을 접촉시킴으로써 특징부가 충전되었다.
- 황산구리(70 g/L Cu2 +),
- 황산(100 g/L H2SO4),
- 톤조니움브로마이드(30 ppm).
이 실험에서 HCl은 사용하지 않았다. 기판의 회전 속도는 30 rpm이었다. 기준 전극으로 Hg/Hg2SO4를 이용하여 전위-제어 조건 하에서 도금이 수행되었다.
다른 도금 세부사항이 표 2에 제시된다.
TSV 크기 | 기판 회전 속도 | 톤조니움브로마이드의 임계 전위 | 전위-제어 조건 | 완전 충전시까지 시간 | TSV에서 증착된 두께에 대한 필드 두께의 비 |
10 ㎛ x 60 ㎛ | 30 rpm - 일정 | -0.29V | 도금 용액과 기판을 5초간 접촉시키면서 기판에 전위를 인가. 전위는 약 2 mV/sec의 속도로 OCP에 비해 0V부터 -0.2V까지 변화(총 약 100초). 특징부 완전 충전시까지 전위가 OCP에 대해 -0.2V에서 일정하게 유지됨. | 30분 | 0.0016 |
예 2.
BDHAC
DSI
를 함유한 전해질을 이용한 전기도금
BDHAC를 함유한 도금 전해질에 대한 선호되는 도금 조건이 일련의 CV 실험을 행함으로써 결정되었다. BDHAC의 화학적 구조가 아래에 도시된다.
예 1에서 설명한 바와 동일한 방식으로, CV 실험을 위해 Pt RDE 전극을 준비하였다. CV 실험에 사용된 스윕 속도 및 기준 전극은 예 1에 사용된 것과 동일하다.
CV 실험에 사용된 전해질은, 황산구리(20 g/L - 70 g/L Cu2 +), 황산(0 - 100 g/L H2SO4), BDHAC(0-50 ppm), 및 선택적으로, HCl(0-50 ppm)을 클로라이드 첨가제의 소스로 함유하였다. 전극의 회전 속도는 30 rpm부터 120 rpm까지 변화하였다.
실험을 통해 얻은 CV 곡선에 의해, BDHAC가 약산 농도에서 우수한 DSI 스위칭 거동을 유지하지만, 강산 농도(100 g/L H2SO4 및 그 이상)에서 스위칭 거동을 상실함을 확인할 수 있었다. 특정 이론에 구속되는 것을 원하는 것은 아니지만, 강산 농도에서, pH 감소는 BDHAC 아민기의 양성자화(protonation)를 야기할 수 있고, ㄱ구리 이온과 BDHAC의 킬레이팅(chelating) 거동을 변경시킨다.
적절하다고 결정되는 일례의 조건들은 다음과 같다.
- 황산구리(40-70 g/L Cu2 +),
- 황산(20-50 g/L H2SO4),
- BDHAC(20-50 ppm),
- 선택적으로, 클로라이드 첨가제의 소스로 HCL(0-50 ppm).
전극의 회전 속도는 30 rpm 부터 120 rpm까지 변화할 수 있다.
도 6은 BDHAC의 DSI 거동을 나타내는 CV 곡선이다.
도 6에 도시되는 CV에 나타나는 특정 조건 세트는 다음과 같다.
이 실험에서 HCl은 전혀 사용되지 않았다. 기판의 회전 속도는 30 rpm이었다. 이 조건 세트에 대한 톤조니움브로마이드의 임계 전위는 다음과 같다고 결정되었다.
- 황산구리(70 g/L Cu2 +),
- 황산(20 g/L H2SO4),
- BDHAC(30 ppm).
HCl은 없었고, 전극의 회전 속도는 120 rpm이었다. 임계 전위는 OCP 전위에 대해 -0.23 V 로 결정되었다.
그후, 10 ㎛의 폭과 60 ㎛의 깊이를 갖는 TSV로 구성되는 TSV 어레이를 지닌 기판이, 도 6의 CV에 도시되는 조성과 유사한 전해질 조성을 이용하여, 구리로 전계-충전되었다. 전계충전 실험의 경우 조건은 다음과 같았다.
- 황산구리(70 g/L Cu2 +),
- 황산(20 g/L H2SO4),
- BDHAC(50 ppm).
HCl은 없었고, 전극의 회전 속도는 120 rpm이었다. 도금은 기준 전극으로 Hg/Hg2SO4를 이용하여 전위-제어 조건 하에서 수행되었다.
다른 도금 세부사항이 표 3에 도시된다.
TSV 크기 | 기판 회전 속도 | BDHAC의 임계 전위 | 전위-제어 조건 | 완전 충전시까지 시간 | TSV에서 증착된 두께에 대한 필드 두께의 비 |
10 ㎛ x 60 ㎛ | 120 rpm - 일정 | 50 ppm BDHAC에 대해 결정되지 않음. 30 ppm BDHAC에 대해 -0.23으로 알려짐 | 도금 용액과 기판을 5초간 접촉시키면서 기판에 전위를 인가. 전위는 약 2 mV/sec의 속도로 OCP에 비해 0V부터 -0.18V까지 변화. 특징부 완전 충전시까지 전위가 OCP에 대해 -0.18V에서 일정하게 유지됨. | 35분 | 0.0017 |
필드 영역 내 구리의 최소 증착을 이용한, 보이드없는 우수한 충전을 얻을 수 있었다. 이러한 조건들 하에서 얻은, 부분적으로 충전된 TSV의 단면의 주사 전자 현미경(SEM) 사진을 찍었다. 비아가 보이드없이 충전되고, 필드 영역이 시드층 외에는 금속을 실질적으로 지니지 않음을 확인할 수 있었다.
예 3.
DVF
200C를 함유한 전해질을 이용한 전기도금
DVF 200C를 함유한 도금 전해질에 대한 바람직한 도금 조건이 일련의 CV 실험을 통해 결정되었다.
예 1에서 기술한 바와 동일한 방식으로, CV 실험을 위해 Pt RDE 전극을 준비하였다.
CV 실험에 사용되는 전해질은 황산구리(20 g/L - 70 g/L Cu2 +), 황산(20 g/L - 100 g/l H2SO4), DVF 200C(5-30 mL/L), 및, 선택적으로, 클로라이드 첨가제의 소스로 HCl(0-50 ppm)를 함유하였다. 전극외 회전 속도는 30 rpm부터 120 rpm까지 변화하였다.
CV 곡선을 통해, DVF200C가 DVF200C의 비교적 고농도에서만 우수한 DSI 스위칭 거동을 나타내며, 저농도의 첨가제에서는 스위칭 거동을 상실한다고 결정되었다.
적절하다고 판단되는 일례의 조건들은 다음과 같다.
- 황산구리(50 g/L - 70 g/L Cu2 +),
- 황산(100 g/l H2SO4),
- DVF 200C(10-20 mL/L), 및,
- 선택적으로, 클로라이드 첨가제의 소스로 HCl(0-50 ppm).
전극의 회전 속도는 30 rpm부터 120 rpm까지 변화할 수 있다.
도 7은 고농도에서 DVF 200C의 DSI 거동을 나타내는 CV를 도시한다.
도 7에 도시되는 CV에 사용되는 특정 조건 세트는 다음과 같다.
- 황산구리(70 g/L Cu2 +),
- 황산(100 g/l H2SO4),
- DVF 200C(30 mL/L).
클로라이드는 없었고, 전극의 회전 속도는 120 rpm이었다. 임계 전위는 OCP에 대해 약 -0.275V라고 결정되었다.
그후, 10 ㎛의 폭과 60 ㎛의 깊이를 갖는 TSV로 구성되는 TSV 어레이를 지닌 기판이, 앞서 설명된 조성과 유사한 전해질 조성을 이용하여, 구리로 전계-충전되었다. 이러한 전계충전 실험의 경우 조건은 다음과 같았다.
- 황산구리(70 g/L Cu2 +),
- 황산(100 g/L H2SO4),
- DVF 200C(15 mL/L).
클로라이드는 없었고, 전극의 회전 속도는 1분간 120 rpm이었고, 그후, 30 rpm으로 감소하여 30분동안 30 rpm으로 유지되었다. 도금은 31분동안 수행되었다. 전위는 약 1분동안 OCP 대비 0V부터 -0.21V까지 변화하였고, 그후, 30분동안 -0.21V로 일정하게 유지되었다. 도금은 기준 전극으로 Hg/Hg2SO4를 이용하여 전위-제어 조건 하에서 수행되었다.
이러한 조건하에서 얻은 완전-충전된 구조를 주사 전자 현미경을 통해 보았다. TSV는 보이드없이 충전되었음을 관찰할 수 있었다. 그러나, 입자 구조는 유기 첨가제가 구조물 내에 실질적인 정도로 포함되었음을 제시하였다. 다른 테스트된 DSI는 첨가제를 덜 포함하면서 더 우수한 입자 구조를 나타냈다.
예 4.
다른 DSI 모듈, DSI1을 함유한 전해질 배스에 대한 충전 특성이 연구되었고 아래에 설명된다.
CV 실험에 사용된 전해질은 황산구리(20 g/L - 70 g/L Cu2 +), 황산(20 g/L - 100 g/l H2SO4), DSI1 첨가제(10-30 mL/L), 및, 선택적으로, 클로라이드 첨가제의 소스로 HCl(0-50 ppm)를 함유하였다. 전극외 회전 속도는 12 rpm부터 120 rpm까지 변화하였다. 도 10은 30 rpm 기판 회전 속도에서 DSI1 첨가제 농도의 함수로 임계 전위의 그래프를 도시하고 있다.
CV 곡선을 통해, DSI1이 비교적 고농도의 DSI1에서만 우수한 DSI 스위칭 거동을 나타내며, 저농도의 첨가제에서는 스위칭 거동을 상실한다고 결정되었다.
적절하다고 판단되는 일례의 조건들은 다음과 같다.
- 황산구리(50 g/L - 70 g/L Cu2 +),
- 황산(20-100 g/l H2SO4),
- DSI1(15-30 mL/L), 및,
- 선택적으로, 클로라이드 첨가제의 소스로 HCl(0-50 ppm).
전극의 회전 속도는 30 rpm부터 120 rpm까지 변화할 수 있다.
그 다음의 전계-충전 실험용으로 선택되는 특정 조건 세트는 다음과 같다.
- 황산구리(70 g/L Cu2 +),
- 황산(100 g/l H2SO4),
- DSI1(20 mL/L).
HCl은 없었고, 전극의 회전 속도는 30 rpm이었다(20분). 유사한 조건 하에서 DSI 거동을 나타내는 CV 곡선이 도 11에 도시된다. 이러한 조건 세트에 대한 DSI1의 임계 전위는 OCP 대비 -0.325V로 결정되었다.
완전히 충전된 TSV(10:1 및 8:1 애스펙트비를 가짐)를 DSI1을 첨가제로 이용하여 얻을 수 있었다.
장치
전기도금
챔버
본 발명의 환경을 제공하기 위해 일반적인 전기도금 하드웨어를 이제부터 설명한다. 장치는 기판(가령, 웨이퍼)가 처리되는 하나 이상의 전기도금 셀을 포함한다. 바텀-업 전기도금을 최적화시키기 위해, 첨가제(가령, DSI, 및 선택적 사항인, 촉진제 및 억제제)가 전해질에 첨가되지만, 첨가제를 함유한 전해질이 바람직하지 않은 방식으로 애노드와 반응할 수 있다. 따라서, 도금 셀의 애노드 및 캐소드 영역들이 가끔은 막에 의해 분리되어, 서로 다른 조성의 도금 용액들이 각 영역에서 사용될 수 있다. 캐소드 영역의 도금 용액은 캐솔라이트(catholyte), 애노드 영역의 도금 용액은 애놀라이트(anolyte)라 불린다. 애놀라이트 및 캐솔라이트를 도금 장치 내로 유입시키기 위해 다수의 공정 설계가 사용될 수 있다.
도 8을 참조하면, 일 실시예에 따른 전기도금 장치(801)의 개략적인 단면도가 도시된다. 도금 배스(803)는 도금 용액을 포함하고, 이는 레벨(805)로 표시된다. 이 용기의 캐솔라이트 부분은 캐솔라이트에 기판을 수용하도록 구성된다. 웨이퍼(807)가 도금 용액 내로 잠기고, 회전가능한 스핀들(811) 상에 장착된, "클램쉘"(clamshell) 홀딩 설비(809)(일례임)에 의해 보지된다. 스핀들(811)은 웨이퍼(807)와 함께 클램쉘(809)의 회전을 가능하게 한다. 본 발명에 이용하기 적합한 형태를 갖는 클램쉘-타입의 도금 장치의 일반적인 설명은 Patton, 등에게 허여된 미국특허 제6,156,167호 및 Reid, 등에게 허여된 미국특허 제6,800,187호에 상세하게 기재되어 있고, 그 내용 전부는 본 발명에서 참고자료로 사용된다.
애노드(813)가 도금 배스(803) 내에서 웨이퍼 아래에 배치되고, 막(815)에 의해 웨이퍼 영역으로부터 분리된다. 막(815)이 이온-선택형 막인 것이 바람직하다. 예를 들어, NaflonTM 양이온 교환 막(CEM)이 사용될 수 있다. 애노드 막 아래의 영역은 "애노드 챔버"라 불리기도 한다. 이온-선택형 애노드 막(815)은 도금 셀의 애노드 및 캐소드 영역 사이에서 이온이 연통되게 하고, 애노드에서 발생되는 입자가 웨이퍼 인근으로 유입되거나 웨이퍼를 오염시키는 것을 방지한다. 애노드 막은 도금 프로세스 중 전류 흐름을 재분배하는데도 유용하며, 따라서, 도금 균일성을 개선시킨다. 적절한 애노드 막에 대한 상세한 설명이 Reid, 등에게 허여된 미국특허 제6,126,798호 및 제6,569,299호에 기재되어 있고, 그 내용 전부는 본 발명에서 참고자료로 사용된다. 양이온 교환 막과 같은 이온 교환 막이 이러한 애플리케이션용으로 특히 적합하다. 이러한 막들은 양이온 교환에 적합하다고 알려진 물질, 가령, 설포네이티드 폴리이미드, (가령, Naflon과 같은) 설포닉기를 함유한 과플루오르화코폴리머(perfluorinated co-polymer)와 같은, 이오노머 물질로 만들어지는 것이 일반적이다. 적절한 Naflon 막의 선택된 예는 Dupont de Nemours Co 사의 N324 및 N434 막을 포함한다.
도금 중 도금 용액으로부터의 이온들이 기판 상에 증착된다. 금속 이온은 확산 경계층을 통해 TSV 구멍 내로 확산되어야 한다. 확산을 돕는 전형적인 방법은 펌프(817)에 의해 제공되는 전기도금 용액의 대류 순환이다. 추가적으로, 진동 애지테이션 또는 음파형 애지테이션 부재가 웨이퍼 회전과 함께 사용될 수 있다. 예를 들어, 진동 트랜스듀서(808)가 웨이퍼 척(809)에 부착될 수 있다.
도금 용액은 펌프(817)에 의해 도금 배스(803)에 연속적으로 제공된다. 일반적으로, 도금 용액은 상향으로 애노드 막(815)과 디퓨저판(819)을 통해 웨이퍼(807)의 중심까지 유동하고, 이어서, 웨이퍼(807)를 가로질러 반경방향 외향으로 유동한다. 도금 용액은 도금 배스(803)의 측부로부터 배스의 애노드 영역 내로 제공될 수도 있다. 그후 도금 용액은 도금 배스(803)에서 오버플로되어, 오버플로 저장소(821)로 유동한다. 그후 도금 용액이 여과되고(도시되지 않음), 펌프(817)로 복귀하여, 도금 용액의 재순환을 완성한다. 도금 셀의 특정 구성에서, 별도의 전해질이, 애노드가 포함된 도금 셀의 일부분을 통해 순환하며, 투과성이 약한 막이나 이온-선택형 막을 이용하여 메인 도금 용액과의 혼합이 방지된다.
기준 전극(831)이 별도의 챔버(833)에서 도금 배스(803) 외부에 위치하며, 이러한 별도의 챔버(833)는 메인 도금 배스(803)으로부터의 오버플로에 의해 보충된다. 대안으로서, 바람직한 실시예 중 일부에서는 기준 전극이 기판 표면에 가능한 가까이 위치하고, 기준 전극 챔버가 모세관을 통해, 또는 다른 방법에 의해, 웨이퍼 기판의 측부에 연결되거나 웨이퍼 기판 바로 아래에 연결된다. 일부 바람직한 시릿예에서, 장치는 웨이퍼 주변에 연결되는 접촉 감지 리드를 더 포함하고, 이러한 접촉 감지 리드는 웨이퍼 주변에서 금속 시드층의 전위를 감지하지만 웨이퍼에 전류를 운반하지는 않도록 구성된다.
제어-전위에서의 전기도금이 요망될 때 기준 전극(831)을 이용하는 것이 일반적이다. 기준 전극(831)은 수은/수은설페이트, 실버클로라이드, 포화칼로멜, 또는 구리 금속과 같은 통상적으로 사용되는 다양한 타입 중 하나일 수 있다. 웨이퍼(807)와 직접 접촉하는 접촉 감지 리드가 일부 실시예에서, 더욱 정확한 전위 측정을 위해, 기준 전극에 추가하여, 사용될 수 있다(도시되지 않음).
DC 전력 공급부(835)가 웨이퍼(807)로의 전류 흐름 제어에 사용될 수 있다. 전력 공급부(835)는 하나 이상의 슬립 링, 브러시, 및 접촉부(도시되지 않음)를 통해 웨이퍼(807)에 전기적으로 연결되는 음의 출력 리드(839)를 갖는다. 전력 공급부(835)의 양의 출력 리드(841)는 도금 배스(803)에 위치한 애노드(813)에 전기적으로 연결된다. 전력 공급부(835), 기준 전극(831), 및 접촉 감지 리드(도시되지 않음)가 시스템 컨트롤러(847)에 연결될 수 있고, 이러한 컨트롤러(847)는 다른 기능들 중에서도, 전기도금 셀의 요소들에 제공되는 전류 및 전위를 조절하는 기능을 한다. 예를 들어, 컨트롤러는 전위-제어 및 전류-제어 방식으로 전기도금을 하게할 수 있다. 컨트롤러는 도금 셀의 다양한 요소에 인가될 필요가 있는 전류 및 전압 레벨들과, 이러한 레벨들이 변화할 필요가 있는 시간을 명시하는 프로그램 명령을 포함할 수 있다. 예를 들어, DSI 첨가제의 임계 전위 아래로, 그러나, 이러한 임계 전위로부터 약 150 mV 내로와 같이, 소정의 경계값 내로 기판의 전위를 유지하기 위한 프로그램 명령을 포함할 수 있다.
순방향 전류가 인가되면, 전력 공급부(835)는 애노드(813) 대비 음전위를 가지도록 웨이퍼(807)를 바이어스시킨다. 이에 따라 전류가 애노드(813)로부터 웨이퍼(807)로 흐르고, 전기화학적 환원(가령, CU2+ = 2e- = Cu0)가 웨이퍼 표면 상에서 나타나서, 웨이퍼 표면에 전기전도성층(가령, 구리층)을 증착하게 된다. 비활성 애노드(814)가 도금 배스(803) 내 웨이퍼(807) 아래에 설치되어 막(815)에 의해 웨이퍼 영역으로부터 분리될 수 있다.
장치는 도금 용액의 온도를 특정 레벨로 유지시키기 위한 히터(845)를 또한 포함할 수 있다. 도금 용액은 도금 배스의 다른 요소들에 열을 전달하는데 사용될 수 있다. 예를 들어, 웨이퍼(807)가 도금 배스 내로 로딩될 때, 히터(845) 및 펌프(817)가 턴-온되어, 장치 전체의 온도가 실질적으로 균일해질 때까지 전기도금 장치(801)를 통해 도금 용액을 순환시킨다. 일 실시예에서, 히터는 시스템 컨트롤러(847)에 연결된다. 시스템 컨트롤러(847)는 서모커플에 연결되어, 전기도금 장치 내 도금 용액 온도의 피드백을 수신하고 추가적인 가열 필요성을 결정한다.
컨트롤러는 하나 이상의 메모리 소자와 하나 이상의 프로세서를 포함하는 것이 일반적이다. 프로세서는 CPU 또는 컴퓨터, 아날로그 및/또는 디지털 입/출력 연결, 스테퍼 모터 컨트롤러 보드, 등을 포함할 수 있다.
특정 실시예에서, 컨트롤러는 전기도금 장치의 모든 활동을 제어한다. 시스템 컨트롤러는 기판 회전 속도, 전해질 조성, 제어-전위/제어-전류 하에서의 기판 바이어스, 전해질 온도, 등 중 한가지 이상을 제어하는 명령들의 세트를 포함하는 시스템 제어 소프트웨어를 실행한다.
예를 들어, 컨트롤러는 청구범위에 기재된, 또는, 앞서 설명한 방법에 따라 전기도금을 실행하는 명령들을 포함할 수 있다. 본 발명에 따른 프로세스 동작을 제어하기 위한 명령을 기록한 일시적이지 않은 기계-판독형 매체가 시스템 컨트롤러에 연결될 수 있다.
일반적으로, 컨트롤러(847)와 연계된 사용자 인터페이스가 존재할 것이다. 사용자 인터페이스는 포인팅 장치, 키보드, 터치스크린, 마이크로폰, 등과 같은 사용자 입력 장치와, 장치 및/또는 프로세스 조건의 그래픽 소프트웨어 디스플레이와, 디스플레이 스크린을 포함할 수 있다.
전기도금 프로세스를 제어하기 위한 컴퓨터 프로그램 코드가 종래의 컴퓨터 판독형 프로그래밍 언어로 기록될 수 있다. 가령, 어셈블리어, C, C++, 파스칼, 포트란, 등으로 기록될 수 있다. 컴파일된 객체 코드 또는 스트립트가 프로세서에 의해 실행되어, 프로그램에 명시된 작업을 수행할 수 있다.
컨트롤러 파라미터는 전해질 조성 및 유량, 온도, 인가 전위, 전류 파형, 등과 같은 프로세스 조건에 관계된다. 이러한 파라미터들은 레서피 형태로 사용자에게 제공될 수 있고, 사용자 인터페이스를 이용하여 입력될 수 있다.
프로세스를 모니터링하기 위한 신호들이 시스템 컨트롤러의 아날로그 및/또는 디지털 입력 연결에 의해 제공될 수 있다. 예를 들어, 기준 전극(과 접촉 감지 리드, 선택적임)에 의해 측정되는 전위가 컨트롤러에 입력될 수 있고, 도금 중 인가 전위를 제어하는데 사용될 수 있다. 더욱이, 시스템 전류가 측정될 수 있고, 도금 종점 검출을 위해 컨트롤러 내로 입력될 수 있다. 프로세스 제어를 위한 신호가 증착 장치의 아날로그 및 디지털 출력 연결 상에 출력될 수 있다.
시스템 소프트웨어는 여러가지 방식으로 설계 또는 구성될 수 있다. 예를 들어, 다양한 장치 구성요소 서브루틴 또는 제어 객체가 본 발명의 증착 프로세스를 수행하는 데 필요한 챔버 구성요소의 동작을 제어하기 위해 기록될 수 있다. 이러한 용도의 프로그램이나 프로그램 섹션의 예는, 전위 제어 코드, 전류 제어 코드, 기판 회전 제어 코드, 등을 포함한다.
일부 실시예에서, 여기서 개시되는 방법은 전기도금 장치 및 스테퍼를 포함하는 시스템에서 구현될 것이다.
사전-습윤
챔버
일부 실시예에서, 기판은 전기도금 이전에 사전-습윤 챔버에서 사전-습윤되어, 요홈형 특징부 내 기포가 갇히는 것을 방지할 수 있다. 사전-습윤 챔버의 일 실시예가 도 9에 도시된다. 본 실시예에서, 사전-습윤 챔버는 액체 형태로 웨이퍼 기판에 사전-습윤 유체를 전달하도록 구성된다. 사전-습윤 챔버는 일 시간 주기동안 웨이퍼 기판에 사전-습윤 유체를 스프레잉하거나 스트리밍하도록 구성될 수도 있다. 도 9에서, 웨이퍼(901)는 웨이퍼 홀더(902)를 이용하여 위쪽을 보면서 사전-습윤 챔버(903)에 보지된다. 일부 실시예에서, 웨이퍼 홀더는 사전-습윤 프로세스 중 실질적으로 수평인 방향으로 웨이퍼 기판을 보지하도록 구성된다. 다른 실시예에서, 웨이퍼 홀더는 사전-습윤 프로세스 중 실질적으로 수직인 방향으로 웨이퍼 기판을 보지하도록 구성된다.
전형적인 동작에서, 진공 시스템(도시되지 않음)에 연결된 진공 포트(909)를 통해 챔버(903)에 진공이 형성된다. 이는 챔버 내 압력을 대기압 미만의 압력으로 감소시킨다. 챔버 내 다량의 가스가 진공에 의해 제거된 후, 사전-습윤 유체가 노즐(905)로부터 또는 다른 메커니즘에 의해 웨이퍼 표면에 전달된다. 일부 실시예에서, 사전-습윤 유체는 웨이퍼 표면과 접촉하기 전에 가스-제거되어, 사전-습윤 유체가 진공 환경에 유입되기 전에 가스가 릴리스되는 것을 방지한다. 웨이퍼는 사전-습윤 유체 전달 프로세스 중 모터(907)를 이용하여 회전할 수 있어서, 완전한 습윤 및 웨이퍼 노출을 보장하게 된다. 일부 실시예에서, 사전-습윤 챔버는 웨이퍼 기판에 사전-습윤 유체를 전달하도록 구성된다. 일부 실시예에서, 사전-습윤 유체는 액체다. 일부 실시예에서, 사전-습윤 유체(액체)는 웨이퍼 기판의 중심의 약 3 cm 내에서 회전하는 웨이퍼 기판과 먼저 접촉한다. 사전-습윤 이후, 웨이퍼는 모터(907)를 이용하여 저속 회전으로 회전하여, 부유된 사전-습윤 유체를 제거하지만 웨이퍼 표면 상의 유체의 얇은 층을 남기게 된다. 과량의 사전-습윤 유체는 배출되고 포트(911)를 통해 진공 챔버로부터 빠져나간다. 그후 웨이퍼는, 웨이퍼 표면 상의 그리고 특징부 내의 표면 장력에 의해 유지되는 사전-습윤 유체의 얇은층을 이용한 도금을 위해, Novellus Clamshell 셀과 같은 도금 셀에 전달된다. 사전-습윤 챔버는 여기서 제시되는 사전-습윤 프로세스의 다양한 형태를 수행하기 위한 프로그램 명령을 포함하는 컨트롤러를 또한 포함하는 것이 일반적이다.
일부 실시예에서, 사전-습윤 챔버 및 전기도금 챔버가 일 모듈 내에 포함되고, 이러한 일 모듈은 사전-습윤 완료 후 사전-습윤 챔버로부터 전기도금 챔버로 기판을 전달하기 위한 프로그램 영령을 갖는 컨트롤러를 포함할 수 있다.
다양한 세부사항이 명료성을 위해 빠져 있으나, 다양한 설계 대안들이 실시될 수 있다. 따라서, 본 예들은 제한적인 사항이 아니라, 예증이 되는 사항으로 간주되어야 하며, 본 발명은 여기서 주어진 세부사항에 제한되는 것이 아니라, 첨부된 청구범위의 기재 범위 내에서 변형될 수 있다.
Claims (33)
- 기판의 필드 영역 상의 두꺼운 금속층을 증착하지 않으면서 고-애스펙트비의 큰 요홈형 특징부를 전기화학적으로 충전하는 방법에 있어서,
(a) 고-애스펙트비의 큰 요홈형 특징부를 갖는 기판을 전기도금 장치에 제공하는 단계로서, 상기 요홈형 특징부의 직경 또는 폭은 적어도 약 1 ㎛이고, 애스펙트비는 적어도 약 5:1인, 단계와,
(b) 전위-제어 조건 하에서 기판을 전기적으로 바이어스하면서, (i) 금속 이온과, (ii) 필드 영역의 금속 증착을 저해하도록 구성되는 유기 듀얼-스테이트 저해제(DSI)를 함유한 전기도금 용액과 기판을 접촉시킴으로써 상기 요홈형 특징부를 전기도금하는 단계로서, 특징부 충전 이후, 상기 요홈형 특징부 내에 증착되는 금속층 두께에 대한 필드 상에 증착되는 금속층 두께의 비가 0.05 이하인, 단계
를 포함하는 전기화학적 특징부 충전 방법. - 제 1 항에 있어서, 상기 금속이 구리인, 전기화학적 특징부 충전 방법.
- 제 1 항에 있어서, 상기 요홈형 특징부가 관통형 실리콘 비아(TSV)인, 전기화학적 특징부 충전 방법.
- 제 1 항에 있어서, 상기 요홈형 특징부가 적어도 약 15:1의 애스펙트비를 갖는, 전기화학적 특징부 충전 방법.
- 제 1 항에 있어서, 전위-제어 조건 하에서 기판을 전기적으로 바이어스하는 것은, 선택된 도금 조건에 대해 듀얼 스테이트 억제제의 임계 전위를 넘지 않도록 전위를 제어하는, 전기화학적 특징부 충전 방법.
- 제 1 항에 있어서, 상기 전위는 기판 인근에 위치한 기준 전극을 이용하여 제어되는, 전기화학적 특징부 충전 방법.
- 제 1 항에 있어서, 상기 전위는 기판 인근에 위치한 기준 전극을 이용하여 제어되고, 상기 기준 전극은 전기도금되는 금속과 동일한 금속을 함유한 비-분극 금속 전극인, 전기화학적 특징부 충전 방법.
- 제 1 항에 있어서, 기판 인근에 위치한 기준 전극을 이용하여 전위가 제어되고, 기준 전극은 DSI 첨가제가 없는 용액 내로 잠기는, 전기화학적 특징부 충전 방법.
- 제 1 항에 있어서, 듀얼-스테이트 저해제는 필드 영역의 전류를 약 2 mA/cm2 미만으로 억제하는, 전기화학적 특징부 충전 방법.
- 제 1 항에 있어서, 듀얼-스테이트 저해제의 임계 전위가 오픈 회로 전위 대비 적어도 약 -0.15V인, 전기화학적 특징부 충전 방법.
- 제 1 항에 있어서, 임계 전위에서, 전류가 1 mV 당 적어도 0.1 mA/cm2 이상 증가하는, 전기화학적 특징부 충전 방법.
- 제 1 항에 있어서, 전기도금 용액은 적어도 약 40 g/L의 농도로 구리 이온을 포함하는, 전기화학적 특징부 충전 방법.
- 제 1 항에 있어서, 전기도금 용액은 적어도 약 40 g/L의 농도로 황산과 메탄설포닉산 중 하나 이상을 더 포함하는, 전기화학적 특징부 충전 방법.
- 제 1 항에 있어서, 전기도금 용액은 MSA, SPS, DPS로 구성되는 그룹 중에서 선택되는 전기도금 촉진제를 더 포함하는, 전기화학적 특징부 충전 방법.
- 제 1 항에 있어서, 전기도금 용액은 PEG 및 PEO 로 구성되는 그룹 중에서 선택되는, 전기도금 억제제를 더 포함하는, 전기화학적 특징부 충전 방법.
- 제 1 항에 있어서, DSI 화합물은 적어도 7개의 탄소 원자를 갖는, 적어도 하나의 알킬 또는 아랄킬 치환기를 지닌 4가 암모늄염인, 전기화학적 특징부 충전 방법.
- 제 1 항에 있어서, DSI 화합물은 벤잘코니움염, 톤조니움염, 도데실트리메틸암모늄염, 및 BDHAC 로 구성되는 그룹 중에서 선택되는, 전기화학적 특징부 충전 방법.
- 제 1 항에 있어서, 섭씨 약 20 도 내지 60 도 사이의 온도 범위에서 전기도금이 수행되는, 전기화학적 특징부 충전 방법.
- 제 1 항에 있어서, 기판으로부터의 전류 응답에 의해 도금 종점을 결정하는 단계를 더 포함하는, 전기화학적 특징부 충전 방법.
- 제 1 항에 있어서, 기판이 도금 용액과 접촉한 후 약 1초 내에 기판이 전기적으로 바이어스되는, 전기화학적 특징부 충전 방법.
- 제 1 항에 있어서, 기판이 도금 중 약 5-120 rpm의 속도로 회전하는, 전기화학적 특징부 충전 방법.
- 제 1 항에 있어서, 도금 중 기판을 회전시키는 단계와, 도금 중 기판의 회전 속도를 감소시키는 단계를 더 포함하는, 전기화학적 특징부 충전 방법.
- 제 1 항에 있어서, 도금 중 전기적 바이어스 및 전위-제어는, (i) 전위-제어 조건에 대한 등가물을 생성하는 도금 셀 상에 부여되는 전류 파형을 결정하고, (ii) 전기도금 중 기판에 상기 전류 파형을 인가하는, 전기화학적 특징부 충전 방법.
- 제 1 항에 있어서, 전기도금 용액에 클로라이드가 실질적으로 없는, 전기화학적 특징부 충전 방법.
- 제 1 항에 있어서, 전기도금 용액은 두개 이상의 DSI 화합물을 포함하는, 전기화학적 특징부 충전 방법.
- 제 1 항에 있어서, 전기도금 이전에 기판을 사전-습윤하는 단계를 더 포함하되, 상기 사전-습윤하는 단계는,
(i) 사전-습윤 챔버에 기판을 제공하는 단계와,
(ii) 사전-습윤 챔버 내 압력을 대기압 미만의 압력으로 감소시키는 단계와,
(iii) 대기압 미만의 압력에서 사전-습윤 유체와 기판을 접촉시켜서 기판 상에 습윤층을 형성하는 단계로서, 상기 사전-습윤 유체에 DSI 화합물이 실질적으로 없는, 단계
를 포함하는, 전기화학적 특징부 충전 방법. - 기판의 필드 영역에 두꺼운 구리 금속층을 증착하지 않으면서, 구리 금속으로 관통형 실리콘 비아(TSV)를 전기화학적으로 충전하는 방법에 있어서,
(a) TSV 요홈형 특징부를 갖는 기판을, 사전-습윤 챔버에 제공하는 단계로서, 상기 TSV 요홈형 특징부의 직경은 적어도 약 1 ㎛이고, 애스펙트비는 적어도 약 5:1인, 단계와,
(b) 사전-습윤 챔버 내 압력을 대기압 미만의 압력으로 감소시키는 단계와,
(c) 대기압 미만의 압력에서 가스-제거된 사전-습윤 유체와 기판을 접촉시키는 단계와,
(d) 사전-습윤된 기판을 전기도금 장치에 전달하는 단계와,
(e) (i) 구리 이온과, (ii) 필드 영역에 구리 증착을 저해하도록 구성되는 유기 듀얼-스테이트 저해제를 함유한 전기도금 용액과 기판을 접촉시키는 단계와,
(f) 전기도금 용액으로 구리를 전기도금하여, TSV 요홈형 특징부를 완전히 충전하는 단계로서, TSV 요홈형 특징부 충전 후, TSV 내에 증착되는 구리층 두께에 대한 필드 상에 증착되는 구리층 두께의 비가 0.05 이하인 단계
를 포함하는, 전기화학적 TSV 충전 방법. - 기판의 필드 영역에 두꺼운 구리 금속층을 증착하지 않으면서, 고-애스펙트비의 큰 요홈형 특징부를 구리로 충전하기 위한 전기도금 배스 수용액에 있어서,
(a) 구리 이온과,
(b) 필드 영역에 구리의 증착을 저해하도록 구성되는 유기 듀얼 스테이트 저해제(DSI)로서, 상기 유기 듀얼 스테이트 저해제는, 적어도 일곱개의 탄소 원자를 갖는, 하나 이상의 알킬 또는 아랄킬 N-치환기를 지닌 4가 암모늄명인, 상기 유기 듀얼 스테이트 저해제
를 포함하는 전기도금 배스 수용액. - 전위-제어 조건 하에서 기판을 전기적으로 바이어스시키면서, (i) 구리 이온과, (ii) 필드 용액에 금속 증착을 저해하도록 구성된 유기듀얼-스테이트 저해제(DSI)를 함유한 전기도금 용액과 기판을 접촉시킴으로써 반도체 기판 상의 요홈형 특징부 내에 금속을 전기도금하기 위한 프로그램 명령을 구비한 컨트롤러를 포함하는 전기도금 장치에 있어서,
특징부 충전 이후, 특징부 내에 증착되는 금속층 두께에 대한 필드 상에 증착되는 금속층 두께의 비가 약 0.05 이하인, 전기도금 장치. - 제 1 항에 있어서,
기판에 포토레지스트를 배치하는 단계와,
포토레지스트를 광에 노광시키는 단계와,
레지스트를 패턴처리하고 패턴을 기판에 전이하는 단계와,
기판으로부터 포토레지스트를 선택적으로 제거하는 단계
를 더 포함하는, 전기화학적 특징부 충전 방법. - 제 30 항에 있어서, 상기 패턴처리는 전기도금 이전에 기판 상의 큰 요홈형 특징부를 구획하도록 실행되는, 전기화학적 특징부 충전 방법.
- 제 29 항에 따른 전기도금 장치와, 스테퍼를 포함하는 시스템.
- 제 1 항의 전기화학적 특징부 충전 방법을 실행하기 위한 프로그램 코드를 포함하는, 전기 도금 장치의 제어를 위한 프로그램 명령을 기록한 컴퓨터 판독형 기록 매체.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US34635010P | 2010-05-19 | 2010-05-19 | |
US61/346,350 | 2010-05-19 | ||
US201161439111P | 2011-02-03 | 2011-02-03 | |
US61/439,111 | 2011-02-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110127617A true KR20110127617A (ko) | 2011-11-25 |
KR101807313B1 KR101807313B1 (ko) | 2018-01-10 |
Family
ID=44971564
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110047312A KR101807313B1 (ko) | 2010-05-19 | 2011-05-19 | 듀얼 스테이트 저해제를 지닌 전해질을 이용한 관통형 실리콘 비아 충진 |
Country Status (4)
Country | Link |
---|---|
US (2) | US8992757B2 (ko) |
KR (1) | KR101807313B1 (ko) |
CN (2) | CN106245073B (ko) |
TW (1) | TWI523976B (ko) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150058038A (ko) * | 2013-11-20 | 2015-05-28 | 램 리써치 코포레이션 | 전기도금을 위한 알카리성 전처리 |
KR101585200B1 (ko) * | 2014-09-04 | 2016-01-15 | 한국생산기술연구원 | 동도금액 조성물 및 이를 이용한 동도금 방법 |
KR20160108174A (ko) * | 2015-03-04 | 2016-09-19 | 램 리써치 코포레이션 | Tsv들 (through silicon vias) 내로 구리의 전착을 위한 니켈 라이너 및 코발트 라이너의 전처리 |
KR20180001512A (ko) * | 2016-06-27 | 2018-01-04 | 롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨 | 피라졸 화합물과 비스에폭사이드의 반응 생성물을 수용하는 구리 전기도금조로부터 전기도금 포토레지스트 형성 특징부의 전기도금 방법 |
KR20210008898A (ko) * | 2011-04-04 | 2021-01-25 | 노벨러스 시스템즈, 인코포레이티드 | 맞춤형 균일도 프로파일을 위한 전기도금 장치 |
KR20210054496A (ko) * | 2013-01-29 | 2021-05-13 | 노벨러스 시스템즈, 인코포레이티드 | 충진 및 디펙트 제어를 위한 저 구리 전기도금 용액들 |
Families Citing this family (57)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7704368B2 (en) * | 2005-01-25 | 2010-04-27 | Taiwan Semiconductor Manufacturing Co. Ltd. | Method and apparatus for electrochemical plating semiconductor wafers |
US11225727B2 (en) | 2008-11-07 | 2022-01-18 | Lam Research Corporation | Control of current density in an electroplating apparatus |
US10011917B2 (en) | 2008-11-07 | 2018-07-03 | Lam Research Corporation | Control of current density in an electroplating apparatus |
US9677188B2 (en) | 2009-06-17 | 2017-06-13 | Novellus Systems, Inc. | Electrofill vacuum plating cell |
US9455139B2 (en) | 2009-06-17 | 2016-09-27 | Novellus Systems, Inc. | Methods and apparatus for wetting pretreatment for through resist metal plating |
US20100320081A1 (en) | 2009-06-17 | 2010-12-23 | Mayer Steven T | Apparatus for wetting pretreatment for enhanced damascene metal filling |
US9138784B1 (en) | 2009-12-18 | 2015-09-22 | Novellus Systems, Inc. | Deionized water conditioning system and methods |
CN106245073B (zh) | 2010-05-19 | 2019-12-20 | 诺发系统有限公司 | 用金属电化学填充高纵横比的大型凹入特征的方法、水溶液电镀槽溶液、电镀设备以及系统 |
FR2969508B1 (fr) * | 2010-12-22 | 2015-11-13 | Univ Bordeaux 1 | Particules dissymetriques (particules de janus) et leur procede de synthese par electrochimie bipolaire. |
CN103492617B (zh) * | 2011-01-26 | 2017-04-19 | 恩索恩公司 | 填充微电子器件中的孔的方法 |
US9028666B2 (en) | 2011-05-17 | 2015-05-12 | Novellus Systems, Inc. | Wetting wave front control for reduced air entrapment during wafer entry into electroplating bath |
SG10201605902RA (en) | 2011-12-12 | 2016-09-29 | Novellus Systems Inc | Monitoring leveler concentrations in electroplating solutions |
WO2013147856A1 (en) * | 2012-03-30 | 2013-10-03 | Intel Corporation | Process and material for preventing deleterious expansion of high aspect ratio copper filled through silicon vias (tsvs) |
FR2991108A1 (fr) | 2012-05-24 | 2013-11-29 | St Microelectronics Sa | Ligne coplanaire blindee |
ES2573137T3 (es) * | 2012-09-14 | 2016-06-06 | Atotech Deutschland Gmbh | Método de metalización de sustratos de célula solar |
US11579344B2 (en) | 2012-09-17 | 2023-02-14 | Government Of The United States Of America, As Represented By The Secretary Of Commerce | Metallic grating |
US10508358B2 (en) * | 2012-09-17 | 2019-12-17 | Government Of The United States Of America, As Represented By The Secretary Of Commerce | Process for forming a transition zone terminated superconformal filling |
CN103103585B (zh) * | 2012-12-29 | 2015-09-16 | 上海新阳半导体材料股份有限公司 | 一种用于铜互连的高速凸点电镀方法 |
US8916448B2 (en) | 2013-01-09 | 2014-12-23 | International Business Machines Corporation | Metal to metal bonding for stacked (3D) integrated circuits |
US9613833B2 (en) | 2013-02-20 | 2017-04-04 | Novellus Systems, Inc. | Methods and apparatus for wetting pretreatment for through resist metal plating |
US20140262794A1 (en) * | 2013-03-15 | 2014-09-18 | Applied Materials, Inc. | Electrochemical deposition processes for semiconductor wafers |
US9425092B2 (en) * | 2013-03-15 | 2016-08-23 | Applied Materials, Inc. | Methods for producing interconnects in semiconductor devices |
US9439295B2 (en) * | 2013-04-25 | 2016-09-06 | The United States Of America As Represented By The Secretary Of The Army | Electrically insulating elements and electrically conductive elements formed from elements having different oxidation behaviors |
WO2014184825A1 (ja) * | 2013-05-15 | 2014-11-20 | 国立大学法人東北大学 | マイクロ空室の内壁面処理方法 |
US9689083B2 (en) | 2013-06-14 | 2017-06-27 | Lam Research Corporation | TSV bath evaluation using field versus feature contrast |
US9099442B2 (en) | 2013-08-05 | 2015-08-04 | Micron Technology, Inc. | Conductive interconnect structures incorporating negative thermal expansion materials and associated systems, devices, and methods |
CN103361694A (zh) * | 2013-08-08 | 2013-10-23 | 上海新阳半导体材料股份有限公司 | 一种用于3d铜互连高深宽比硅通孔技术微孔电镀填铜方法 |
US9835581B2 (en) * | 2013-09-26 | 2017-12-05 | Honeywell International, Inc. | Gas sensor using an ionic liquid electrolyte |
EP3080340B1 (en) * | 2013-12-09 | 2018-04-18 | Aveni | Copper electrodeposition bath containing an electrochemically inert cation |
US20170044682A1 (en) * | 2014-04-25 | 2017-02-16 | Jcu Corporation | High-speed filling method for copper |
CN104152901B (zh) * | 2014-08-05 | 2016-06-15 | 南昌大学 | 将光纤光栅嵌入金属基体制成耐高温智能金属结构的方法 |
US9481942B2 (en) | 2015-02-03 | 2016-11-01 | Lam Research Corporation | Geometry and process optimization for ultra-high RPM plating |
JP6631349B2 (ja) | 2015-03-26 | 2020-01-15 | 三菱マテリアル株式会社 | アンモニウム塩を用いためっき液 |
DE102015008037A1 (de) | 2015-06-23 | 2016-12-29 | Siltectra Gmbh | Verfahren zum Führen eines Risses im Randbereich eines Spendersubstrats |
JPWO2017077655A1 (ja) * | 2015-11-06 | 2018-08-16 | 株式会社Jcu | ニッケルめっき用添加剤およびこれを含有するサテンニッケルめっき浴 |
JP6828371B2 (ja) * | 2016-07-25 | 2021-02-10 | 住友金属鉱山株式会社 | めっき膜の製造方法 |
US10103056B2 (en) * | 2017-03-08 | 2018-10-16 | Lam Research Corporation | Methods for wet metal seed deposition for bottom up gapfill of features |
US10692735B2 (en) * | 2017-07-28 | 2020-06-23 | Lam Research Corporation | Electro-oxidative metal removal in through mask interconnect fabrication |
CN109327975A (zh) | 2017-07-31 | 2019-02-12 | 奥特斯奥地利科技与系统技术有限公司 | 用于部件承载件中的孔的无缺陷铜填充的方法和镀覆装置 |
CN109385650A (zh) * | 2017-08-09 | 2019-02-26 | 中南大学 | 一种硅通孔结构、硅通孔结构的制造方法及其装置 |
JP6949301B2 (ja) * | 2017-09-29 | 2021-10-13 | 住友金属鉱山株式会社 | めっき膜の製造方法 |
JP7059698B2 (ja) * | 2018-03-07 | 2022-04-26 | トヨタ自動車株式会社 | 銅被膜の製造方法 |
KR20200131909A (ko) * | 2018-04-09 | 2020-11-24 | 램 리써치 코포레이션 | 비-구리 라이너 층들 상의 구리 전기충진 (electrofill) |
CN108546968B (zh) * | 2018-04-16 | 2019-03-19 | 广东工业大学 | 一种差异化孔同步电镀填充的方法和电镀装置 |
KR102501675B1 (ko) | 2018-07-13 | 2023-02-17 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
DE102019132610B4 (de) | 2018-11-30 | 2023-07-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Verfahren zum durchführen eines ecp-prozesses, verfahren zum herstellen einer halbleiterstruktur und ecp-anlage |
CN109628968B (zh) * | 2019-01-30 | 2020-06-30 | 中南大学 | 一种tsv快速填充方法与装置 |
CN110453254A (zh) * | 2019-08-30 | 2019-11-15 | 广州皓悦新材料科技有限公司 | 一种脉冲电镀光亮剂及其制备方法 |
CN110644021B (zh) * | 2019-09-16 | 2021-07-06 | 铜陵市华创新材料有限公司 | 一种锂离子电池用4.5μm电解铜箔、制备方法及添加剂 |
US20230026818A1 (en) * | 2020-01-10 | 2023-01-26 | Lam Research Corporation | Tsv process window and fill performance enhancement by long pulsing and ramping |
TW202140864A (zh) * | 2020-02-06 | 2021-11-01 | 日商東京威力科創股份有限公司 | 鍍敷處理方法及鍍敷處理裝置 |
EP3885474A1 (en) * | 2020-03-25 | 2021-09-29 | Semsysco GmbH | Method for a chemical and/or electrolytic surface treatment of a substrate in a process station |
CN112030199B (zh) * | 2020-08-27 | 2021-11-12 | 江苏艾森半导体材料股份有限公司 | 一种用于先进封装的高速电镀铜添加剂及电镀液 |
CN112504453A (zh) * | 2020-11-24 | 2021-03-16 | 湖南大学 | 一种成像芯片及其集成方法和成像方法、光谱成像仪 |
CN113267912A (zh) * | 2021-05-17 | 2021-08-17 | 北京世维通科技股份有限公司 | 一种金属电极的制备方法 |
CN114150351B (zh) * | 2021-12-03 | 2023-07-04 | 武汉利之达科技股份有限公司 | 一种高速电镀铜溶液及其陶瓷基板图形电镀方法 |
CN117328113A (zh) * | 2023-10-16 | 2024-01-02 | 广东省广新离子束科技有限公司 | 一种金属化膜酸性镀铜工艺及应用 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6126798A (en) | 1997-11-13 | 2000-10-03 | Novellus Systems, Inc. | Electroplating anode including membrane partition system and method of preventing passivation of same |
US6156167A (en) | 1997-11-13 | 2000-12-05 | Novellus Systems, Inc. | Clamshell apparatus for electrochemically treating semiconductor wafers |
US6793796B2 (en) * | 1998-10-26 | 2004-09-21 | Novellus Systems, Inc. | Electroplating process for avoiding defects in metal features of integrated circuit devices |
US6444110B2 (en) * | 1999-05-17 | 2002-09-03 | Shipley Company, L.L.C. | Electrolytic copper plating method |
KR100659544B1 (ko) * | 1999-11-12 | 2006-12-19 | 에바라 유지라이토 코포레이션 리미티드 | 비아 필링 방법 |
US6551483B1 (en) | 2000-02-29 | 2003-04-22 | Novellus Systems, Inc. | Method for potential controlled electroplating of fine patterns on semiconductor wafers |
US7211175B1 (en) * | 2000-02-29 | 2007-05-01 | Novellus Systems, Inc. | Method and apparatus for potential controlled electroplating of fine patterns on semiconductor wafers |
JP4392168B2 (ja) * | 2001-05-09 | 2009-12-24 | 荏原ユージライト株式会社 | 銅めっき浴およびこれを用いる基板のめっき方法 |
US6800187B1 (en) | 2001-05-31 | 2004-10-05 | Novellus Systems, Inc. | Clamshell apparatus for electrochemically treating wafers |
TWI227285B (en) * | 2001-10-15 | 2005-02-01 | Univ Southern California | Methods of and apparatus for producing a three-dimensional structure |
JP2003129298A (ja) * | 2001-10-17 | 2003-05-08 | Matsushita Electric Ind Co Ltd | メッキ液評価装置、メッキ液評価方法、電子デバイスの製造装置及び電子デバイスの製造方法 |
US6749739B2 (en) * | 2002-10-07 | 2004-06-15 | Eci Technology, Inc. | Detection of suppressor breakdown contaminants in a plating bath |
JP3694001B2 (ja) * | 2003-03-07 | 2005-09-14 | 松下電器産業株式会社 | メッキ方法、半導体装置の製造方法およびメッキ装置 |
WO2004107422A2 (en) * | 2003-05-27 | 2004-12-09 | Ebara Corporation | Plating apparatus and plating method |
US7332062B1 (en) * | 2003-06-02 | 2008-02-19 | Lsi Logic Corporation | Electroplating tool for semiconductor manufacture having electric field control |
JP4973829B2 (ja) * | 2004-07-23 | 2012-07-11 | 上村工業株式会社 | 電気銅めっき浴及び電気銅めっき方法 |
TWI400365B (zh) | 2004-11-12 | 2013-07-01 | Enthone | 微電子裝置上的銅電沈積 |
US7655565B2 (en) * | 2005-01-26 | 2010-02-02 | Applied Materials, Inc. | Electroprocessing profile control |
TWI341554B (en) | 2007-08-02 | 2011-05-01 | Enthone | Copper metallization of through silicon via |
US7776741B2 (en) | 2008-08-18 | 2010-08-17 | Novellus Systems, Inc. | Process for through silicon via filing |
US20100320081A1 (en) | 2009-06-17 | 2010-12-23 | Mayer Steven T | Apparatus for wetting pretreatment for enhanced damascene metal filling |
CN101665965B (zh) * | 2009-10-13 | 2011-06-01 | 广州杰赛科技股份有限公司 | 一种石墨粉镀铜的电镀装置及工艺 |
CN106245073B (zh) | 2010-05-19 | 2019-12-20 | 诺发系统有限公司 | 用金属电化学填充高纵横比的大型凹入特征的方法、水溶液电镀槽溶液、电镀设备以及系统 |
-
2011
- 2011-05-18 CN CN201610806686.2A patent/CN106245073B/zh active Active
- 2011-05-18 US US13/110,488 patent/US8992757B2/en active Active
- 2011-05-18 TW TW100117466A patent/TWI523976B/zh active
- 2011-05-18 CN CN201110136214.8A patent/CN102286760B/zh active Active
- 2011-05-19 KR KR1020110047312A patent/KR101807313B1/ko active IP Right Grant
-
2015
- 2015-02-20 US US14/627,897 patent/US9593426B2/en active Active
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11549192B2 (en) | 2008-11-07 | 2023-01-10 | Novellus Systems, Inc. | Electroplating apparatus for tailored uniformity profile |
KR20210008898A (ko) * | 2011-04-04 | 2021-01-25 | 노벨러스 시스템즈, 인코포레이티드 | 맞춤형 균일도 프로파일을 위한 전기도금 장치 |
KR20210054496A (ko) * | 2013-01-29 | 2021-05-13 | 노벨러스 시스템즈, 인코포레이티드 | 충진 및 디펙트 제어를 위한 저 구리 전기도금 용액들 |
KR20150058038A (ko) * | 2013-11-20 | 2015-05-28 | 램 리써치 코포레이션 | 전기도금을 위한 알카리성 전처리 |
KR101585200B1 (ko) * | 2014-09-04 | 2016-01-15 | 한국생산기술연구원 | 동도금액 조성물 및 이를 이용한 동도금 방법 |
KR20160108174A (ko) * | 2015-03-04 | 2016-09-19 | 램 리써치 코포레이션 | Tsv들 (through silicon vias) 내로 구리의 전착을 위한 니켈 라이너 및 코발트 라이너의 전처리 |
KR20180001512A (ko) * | 2016-06-27 | 2018-01-04 | 롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨 | 피라졸 화합물과 비스에폭사이드의 반응 생성물을 수용하는 구리 전기도금조로부터 전기도금 포토레지스트 형성 특징부의 전기도금 방법 |
Also Published As
Publication number | Publication date |
---|---|
CN106245073B (zh) | 2019-12-20 |
US20150159289A1 (en) | 2015-06-11 |
CN102286760A (zh) | 2011-12-21 |
US8992757B2 (en) | 2015-03-31 |
KR101807313B1 (ko) | 2018-01-10 |
CN102286760B (zh) | 2016-10-05 |
TWI523976B (zh) | 2016-03-01 |
TW201207159A (en) | 2012-02-16 |
US20110284386A1 (en) | 2011-11-24 |
CN106245073A (zh) | 2016-12-21 |
US9593426B2 (en) | 2017-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9593426B2 (en) | Through silicon via filling using an electrolyte with a dual state inhibitor | |
KR101105485B1 (ko) | 관통전극형 채움 장치 및 방법 | |
KR102509652B1 (ko) | Tsv들 (through silicon vias) 내로 구리의 전착을 위한 니켈 라이너 및 코발트 라이너의 전처리 | |
US20220010446A1 (en) | Electrodeposition of nanotwinned copper structures | |
US9435049B2 (en) | Alkaline pretreatment for electroplating | |
KR20210110787A (ko) | 필드 대 피처 콘트라스트를 사용하는 tsv 조 평가 | |
KR102402042B1 (ko) | 희생적 산화제들을 사용하여 코발트 전기충진을 최적화하는 프로세스 | |
US20220018036A1 (en) | Low temperature direct copper-copper bonding | |
KR102550311B1 (ko) | 전기도금 동안 전해액들 모니터링 | |
US20230212773A1 (en) | Surface pretreatment for electroplating nanotwinned copper | |
US20150053565A1 (en) | Bottom-up fill in damascene features | |
US8268155B1 (en) | Copper electroplating solutions with halides | |
US20130249096A1 (en) | Through silicon via filling | |
US20160355939A1 (en) | Polarization stabilizer additive for electroplating | |
US20230026818A1 (en) | Tsv process window and fill performance enhancement by long pulsing and ramping | |
US20040118699A1 (en) | Homogeneous copper-palladium alloy plating for enhancement of electro-migration resistance in interconnects |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |