CN103109365B - 微观特征中的种子层沉积 - Google Patents

微观特征中的种子层沉积 Download PDF

Info

Publication number
CN103109365B
CN103109365B CN201180018086.5A CN201180018086A CN103109365B CN 103109365 B CN103109365 B CN 103109365B CN 201180018086 A CN201180018086 A CN 201180018086A CN 103109365 B CN103109365 B CN 103109365B
Authority
CN
China
Prior art keywords
workpiece
coating
barrier metals
hole characteristic
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180018086.5A
Other languages
English (en)
Other versions
CN103109365A (zh
Inventor
丹尼尔·L·古德曼
亚瑟·柯格勒
约翰内斯·邱
刘震球
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASM Nexx Inc
Original Assignee
Nexx Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nexx Systems Inc filed Critical Nexx Systems Inc
Publication of CN103109365A publication Critical patent/CN103109365A/zh
Application granted granted Critical
Publication of CN103109365B publication Critical patent/CN103109365B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种用于在工件的大致平坦表面内制造的微观孔特征的内表面进行电镀的方法及系统。该方法包括设置工件以具有屏障金属镀层，其大致在工件的平坦表面以及微观孔特征的内表面连续并均匀，其中通过大致表面反应限制处理来涂布屏障金属镀层。设置工件以在工件的平坦表面上具有厚金属层的镀层，其被锚定至屏障金属镀层，并且被布置以使得在整个工件上设置的微观特征具有大致均匀的导电性。在工件的周边为导电镀层设置电接触路径。将工件浸入化学浴，并且使得化学浴完全接触微观孔特征的内表面，化学浴包含适于电沉积的金属离子。在工件的周边施加电压，以使得金属离子电沉积至工件的全部表面上，全部表面包含在一个电沉积步骤中形成预定表面镀层的微观孔特征的内表面。

Description

微观特征中的种子层沉积
技术领域
本发明公开的实施例大致涉及用于流体处理工件的方法及设备，具体涉及用于在镀有高电阻率金属膜的工件的的微观凹入中沉积金属的方法及设备，更具体地涉及用于在贯通硅过孔(TSV)特征的内表面已经被涂布屏障金属之后利用铜来涂布该表面的方法及设备。
背景技术
近来已经研发出贯通硅过孔(TSV)结构作为制造三维(3D)电子集成器件的方法。这些TSV结构必须在硅或其他衬底材料内的小孔内形成金属栓，其中典型孔尺寸具有约1至30微米的直径以及10至250微米的深度。为了制造TSV结构，首先在硅或衬底材料内蚀刻出孔，利用绝缘材料(例如，二氧化硅)来涂布孔，其随后被诸如钛、钽、或其氮化物(即氮化钛或氮化钽)的屏障材料覆盖，随后利用诸如铜的导电材料来填充孔。用于利用铜来填充TSV的常规方式是使用电镀，其利用各种方式中的一种来通过电镀优选地将铜沉积在所述孔底部，并且使得铜在过孔内部比硅衬底的平坦表面(或场)上沉积的更多，这就是公知的自下而上的铜镶嵌填充电镀处理方法。为了完成该常规方法，必须形成电镀种子层，以在其上生长电镀膜，通常种子层与电镀填充步骤材料是相同的材料，两者通常均为铜，并且常规通过物理汽相沉积(PVD)来形成铜电镀种子层。在较高高宽比TSV结构(相较于镶嵌结构)的情况下，使用PVD金属层的常规方法的难点在于物理汽相沉积金属在TSV孔的内表面上被镀上的极少，因此在那些区域内会形成不完整及不充足的屏障及种子金属层。因为PVD的弹道输运性质(ballistic transport nature)，随着TSV的深度与直径比(即，高宽比)的增大，PVD的上述缺点更为明显，将在以下参考现有技术更详细地对此进行描述。
为了实现三维IC制造的商业及可靠性的优点，制造具有较高深度对直径比的TSV孔是有利的，10或更高的高宽比更为有利。常规将金属层沉积在高高宽比TSV特征内的替代方法是原子层沉积(ALD)或化学汽相沉积(CVD)。ALD通过一系列表面限制反应一个原子层一个原子层地沉积金属膜，表面限制反应实际上不考虑表面的微观几何结构，因为提供了理论上理想的方式来涂布TSV内部特征以具有金属层，但是，ALD处理较缓慢，因此对于很多制造TSV应用而言在商业上不实用。CVD是公知的并且商业上可行的将TiN，TaN或W屏障金属沉积在高高宽比孔内的方式，但是，已经发现，因为金属有机前驱材料不稳定且价格昂贵，对于铜或其他种子层金属，其在商业上并不实用。诸如电化学沉积(ECD)以及无电金属沉积的常规湿式处理在商业化制造微观结构时也存在缺陷。在无电金属沉积的情况下，会因流体包含的反应物与催化剂在TSV内表面上发生反应而产生化学势。无电金属沉积要求一系列化学预处理，以在承载金属与种子金属反应物之间建立反应势(reaction potential)，并且必须严格控制预处理的化学成份以及沉积化学浴，所有这些均会导致无电金属处理非常昂贵且难以操作。替代性的常规湿式处理方法，即常规ECD，还存在其他导致不适用于制造的缺陷。例如，利用常规ECD方式来将种子金属沉积在镀有高阻抗屏障金属(例如，具有10至100ohms/square的阻抗的TiN)的衬底的TSV特征的内表面上的非常大的难点在于，随着电流从衬底周边流向衬底中心，在屏障金属内会出现较大的径向电压降，该较大的电压降会导致衬底的边缘与中心区域之间产生不希望的可用驱动电势的差异。在衬底的边缘形成至衬底的电接触，并且电路经由屏障金属而进入电化学浴而完成。随后高阻抗金属层导致从衬底的边缘至中心的较大的电压降。美国专利公开号2005/0199502以及美国申请号11/123,117提出了克服常规ECD的上述缺陷的常规方式，其中提供了一种方法，使得通过使用化学添加剂来从衬底边缘开始向衬底中心进行沉积，以阻止在铜种子金属上的进一步沉积，由此在使用沉积铜作为前导电层的同时，在屏障金属的未被覆盖区域上实现优选沉积。这种方法存在的潜在困难在于，要对适当范围内的化学添加剂浓度进行控制以在屏障金属与铜金属表面之间产生充分的核电势(nucleation potential)。因此，已经证实常规方法及设备并不足以制造TSV结构。
附图说明
除了其他优点，上述技术的优点还可通过结合附图参考以下详细描述来更好的理解。在图中，类似的参考标号被用来表示不同视图中相同的部分。附图并非依比例绘制，对特定部分进行了强调以说明本发明的原理。
图1A-1C示出了在常规制造的不同阶段的微观特征的横截面视图；
图2示出了标准化过电压，作为晶片或工件上的位置的函数；
图3示出了本申请公开实施例的横截面视图；
图4是本申请公开实施例的流程图；
图5是适于在本申请公开实施例中使用的电镀处理单元的示意图；
图6示出了在具有不同阻抗的TiN屏障上直接镀的Cu的阻抗情况，其中不仅难以控制整体均匀性，而且还总是存在中心与边缘差异，这在较高屏障阻抗位置尤其严重。
图7是照片，示出了对裸屏障晶片上的镀Cu进行拉带测试(tape pulltest)的结构，拉带测试在假定常规方式的中心至边缘过电势变化的情况下被应用以检测附着性(仅晶片的一部分可被优化实现良好的附着性，在此情况下仅是中心区域，或者晶片边缘区域，而非整个晶片)；
图8(a)是照片，示出了不存在导电Cu PVD层而被填充的过孔(核未能达到过孔底部)，而图8(b)是另一照片，示出了利用根据示例性实施例的系统及处理流程而被填充的过孔，在此情况下使用了根据本申请公开实施例而形成的导电Cu PVD层，并且其中可在整个过孔内观察到固体填充物，由此印证存在良好的Cu核。
具体实施方式
尽管将参考图中所示的实施例来描述本发明，但应当理解，本发明可以实施例的各种替代形式来实现。此外，可以使用任何合适的尺寸、形状或类型的元件或材料。
湿式处理是用于将反应物传送至TSV结构的内表面的可行方式，因为在此特征尺度的流体传送主要经由扩散，因此相较于PVD，很少受到高高宽比几何结构的限制。为了影响对TSV结构的湿式处理，希望提供一种用于使内部TSV结构完全湿润的方式，换言之，提供一种方式，用屏障金属/流体界面替换屏障金属/空气界面，并且由Keigler在美国专利申请号61/151,385中描述了此方法及设备的优选实施例，在此通过引用将其全部内容包含于本说明书中。在流体与内部TSV表面的所有元件完全接触之后，能够经由扩散传送将反应物传送至这些表面。此外，通过提供合适的电驱动电势，能够形成电化学反应，并且将流体内的反应物传送进入TSV内表面上的金属沉积层金属中。但是，如上所述，利用常规ECD方式来将种子金属沉积在镀有高阻抗屏障金属(例如，具有10至100ohms/square的阻抗的TiN)的衬底的TSV特征的内表面上的非常大的难点在于，随着电流从衬底周边流向衬底中心，在屏障金属内会出现较大的径向电压降。该较大的电压降会导致衬底的边缘与中心区域之间产生不希望的可用驱动电势的差异。如下所述，本申请公开的实施例克服了常规沉积方式的这些缺陷，以在TSV内表面上局部提供充足的电势，以实现合适的金属电沉积，以局部形成电镀种子层。
如下所述，为了后续填充TSV结构，要使用的种子或导电层的希望特性是，该层被充分好地附着至衬底的平坦表面，以在TSV填充处理过程中承受于平坦表面上形成的相对较厚(1至5微米)的铜层所施加的应力，并且其必须能够承受通常在TSV填充步骤之后进行的化学机械研磨带来的机械应力。电沉积金属膜的附着性严重依赖于核密度，其取决于局部沉积过电压以及电镀化学特性。用于“屏障上直接”或“种子层修复”电沉积的常规方法(例如，美国专利号7,247,223中公开的方法)需要用于电沉积的高成本复杂设备，以在整个衬底上实现最小的过电压差异，并且会需要种子层电沉积之后的退火步骤，以在填充步骤之前改进附着性。如下详述，相较于常规方法，示例性实施例提供了一种经济的方法，其提供了种子层的可靠附着性，而不依赖于退火步骤，并且在整个衬底上提供了更好的过电压均匀性，由此在衬底的全部TSV中实现了可重复附着性以及粒结构。
如下描述的示例性实施例提供了方法、系统以及组件，用于通过在工件的表面上的贯通硅过孔特征的内表面中形成金属种子层来处理一个或更多工件。工件可以是平坦或大致平坦的，并且可以是薄或超薄的。合适的工件包括但不限于半导体晶片、硅工件、互连衬底以及印刷电路板。
首先，通过公知的蚀刻处理来在工件内形成微观孔，并且将合适的隔离及屏障膜施加至工件，使两者处于平坦表面以及微观过孔的内表面上，具体而言，利用化学汽相沉积来施加厚度介于200至500埃的钨、氮化钛或氮化钽屏障层，该屏障膜使得表面具有介于10与200ohms/square的表面导电性。然后，通过利用物理汽相沉积(PVD)来施加组合附着促进膜层(例如厚度介于200至500埃的钛)，随后施加实质导电层膜(例如厚度介于1000至3000埃的铜(其可被称为厚层))，本申请公开的实施例提供了将多个微观过孔特征电连接至晶片周边的方法。在示例性实施例中，PVD处理可能不能够在微观过孔特征内沉积充分可观的种子金属。但是，PVD处理的确在Ti/Cu层与衬底的平坦表面之间提供了可靠的附着，由此将导电层锚定至屏障层以及衬底表面。如此良好附着的实质导电Ti/Cu层提供了将电势施加至全部微观过孔的内表面的电势。
利用确保完全消除微观过孔内空气与金属表面界面并利用流体与金属表面界面对其进行替代的方式(例如通过使用如Keigler的美国专利申请号61/151,385所公开的真空预浸润法，这里通过应用将其全部内容包含于本说明书中)，可将具有微观过孔的衬底浸入处理流体。流体可以是去离子并去气水，或者其可以是包含0.5％的重量的氢氟酸的水。可利用铜电镀溶液来去除并替代浸润流体。可在将晶片保持在基本上无氧环境内的同时来完成以上步骤。例如可通过利用无氧气体(例如氮)来将流体冲出真空预浸润管，并通过泵出氮并恢复真空环境来补充新的流体，来实现上述目的。此时，微观过孔包含铜电镀溶液。微观过孔的侧壁的最上侧部分可经由连接至电源以及大致平行于晶片表面布置的阳极的PVD Ti/Cu导电层而被电连接至晶片周边。可在内连微观过孔阵列与阳极之间施加一系列短的负电压脉冲。每一个脉冲的时长使得紧邻晶片表面界面的铜离子在微观过孔内将铜沉积物电沉积在金属屏障表面上以及平坦场区域，并将铜沉积物电沉积在PVD铜表面上。可以提供脉冲之间的延迟以允许铜离子从体溶液扩散，并且替代从邻近表面区域被去除的铜离子。例如，尽管可以使用其他合适的断/通周期比率，但已经确认断/通时长为约2∶10的比率较为优选。通过使用可被称为相对较厚大致均匀并且导电的PVD铜层而非常规超薄不连续PVD铜种子层，本申请公开的实施例克服了常规方法的缺陷。该大致均匀且连续导电层可大致内连全部的微观过孔(具体而言，过孔侧壁的最上侧部分)。铜可被直接沉积在示例性实施例中，处于微观过孔的壁上暴露的屏障金属上，由此通过补偿薄PVD铜层或直接将铜沉积在覆盖全部晶片表面的屏障金属上，消除了常规方式所遇到的缺陷。本申请公开的实施例还消除了常规方式(使用超薄种子层)所遇到的下述困扰，即在高阻抗衬底上进行电沉积，需要昂贵的电离PVD沉积设备，并且还消除了在衬底的全部过孔中实现无空隙填充的不确定性。
将详述本申请公开的实施例所提供的在工件上的多个微观过孔的高阻抗屏障层内表面上电镀种子层的新颖的系统及方法。具体而言，示例性实施例的系统及方法在高高宽比贯通硅过孔(TSV)内提供了种子层，并且利用铜电镀填充了TSV。本申请公开的实施例避免了常规方法需要在高阻抗衬底上进行沉积的限制，那些方法或利用在高阻抗屏障层上直接进行沉积，或利用高阻抗屏障层的顶部上的超薄金属种子层，因此需要使用采用多个阳极的常规电镀单元。
参考图1A来简述美国专利号7,115,196(通过应用将其全部内容包含在本说明书中)所公开的现有技术中的方法，图1A示出了诸如TSV的微观特征的横截面。在衬底140内蚀刻出多个孔150，然后可利用绝缘膜(未示出)接着利用高阻抗屏障金属层152来对上述衬底及孔进行涂布，可通过诸如等离子体汽相沉积(PVD)的汽相沉积处理或通过化学汽相沉积(CVD)来沉积该镀层。常规的屏障金属层的作用在于防止金属原子(通常为铜原子)从TSV的内部扩散至衬底140内。由此将超薄金属种子层154沉积在该屏障层152的顶部。可利用诸如无电镍沉积的化学反应来进行上述沉积，或者可在用于沉积屏障层的同一机器中利用等离子体汽相沉积(PVD)来进行上述沉积。最后，现有技术通常涉及使用复杂的电沉积设备(诸如美国专利号7,115,196中描述的设备，通过引用将其全部内容包含在本说明书中)以改进超薄金属种子层。通过使用这种设备，现有技术将更多的种子层金属附加至超薄种子层，使得其足够连续以在后续电沉积处理步骤中实现对填充金属158(通常为铜)的良好电沉积。
现参考图1B，其示出了铜镶嵌结构，其中在衬底102内蚀刻出的微观特征100具有介于500至2000埃的宽度或直径104以及介于5000至30000埃的深度106。为了避免在300mm的硅衬底上存在较大的电势差异变化，可对应于约0.20至0.04ohms/square的片阻抗，施加具有至少约1000埃的厚度(也可具有高达5000埃的厚度)的铜种子层。如图1B所示，利用PVD沉积在2000埃宽度的特征内的1000埃种子层122导致孔在沿微观特征的整个内表面上覆盖了种子层之前被“挤压关闭”。现参考图1C，对于这些类型的应用，可以沉积“超薄”种子层102，其可仅具有100-250埃的厚度。可以理解，这种薄种子层具有4ohms/square的范围的阻抗。如Vereecken的美国专利申请号11/050,899(通过引用将其全部内容包含在本说明书中)所述，以及如图2中的曲线300所示，这种衬底阻抗水平会导致晶片周边与晶片中心之间的沉积过电压的极大差异，具体在从周边至中心会出现高达100倍的沉积过电压递减。图7是照片，示出了对覆盖TiN屏障晶片上电镀的上述Cu进行带测试的结构。如图7所示，系统可被调整以保持良好的中心或边缘附着性。例如通过Woodruff的美国专利号6,497,801以及Mayer的美国专利号6,773,571(通过引用将两者的全部内容包含在本说明书中)中描述的诸如多阳极部分，或通过诸如Ebara Corporation的“EREX”系统来在阳极与衬底之间布置高阻抗多孔板，也可改变电镀工具的几何结构以提供非均匀施加电场，以补偿空间非均匀过电压。沉积过电压严重影响沉积膜的附着性，这主要是因为过电压对沉积核密度的影响。虽然对于具体片阻抗晶片可实现均匀沉积，但当屏障阻抗出现变化时，或需要对其进行重新调整。图6示出了应用于两个不同屏障阻抗的相同处理。
再参考图2，曲线302示出了本申请公开实施例的沉积过电压，示出了通过将相对较厚导电金属镀层施加至衬底的平坦表面的方法来提供大致均匀的过电压。再参考图3，示出了本申请公开的实施例的横截面，其中在衬底201内制造了微观特征孔200，其中孔例如具有介于约1至10微米(约10000至100000埃)的直径或宽度210，以及介于约10至100微米(约100000至1000000埃)的深度212，示例性微观特征为圆形，具有5微米(50000埃)的直径以及50至75微米(500000至750000埃)的深度。可以理解，图3所示的微观特征200具有代表性，并且可根据需要将类似于特征200的特征在衬底201上任意布置。具有微观特征的衬底可通过大致不考虑微观几何结构的设置覆盖的处理方式被镀有绝缘膜(未示出)，并可被镀有金属屏障膜202，示例性的上述处理方式可以是氮化钛、氮化钽、钌或钨的化学汽相沉积(CVD)，或镍的电化学沉积，上述屏障膜例如具有约1ohms/square至200ohms/square的电阻，示例处理方式为约5至50ohms/square。
如下所述的示例性实施例例如利用约0.1至0.5微米(1000埃至5000埃)厚的铜的物理汽相沉积(PVD)而沉积了具有良好附着及导电性的镀层205。PVD铜层可在沉积CVD屏障的同一机器中被沉积，如果该机器能够将衬底从CVD腔移至PVD腔而不会导致屏障上生成氧化物(其会使得铜至屏障的附着性劣化)即可。在替代实施例中，PVD铜层可在分离的机器中沉积，该机器使用公知的等离子体预清洁蚀刻法来从屏障层去除氧化物，并且设置PVD溅射附着层，随后设置较厚PVD溅射铜层(例如，在实施例中为约1000埃的钛及约2000埃的铜)，尽管在替代实施例中，屏障及连接层可具有其他合适的厚度。如图3所示，PVD导电层205为大致均匀且连续，并且实质上不会可察觉地涂布具有高高宽比(例如，AR＞5)的微观特征200的内表面。在示例性实施例中，微观特征200可具有介于5至15的深度与直径的高宽比。注意到常规电离PVD系统能够电镀具有高于10的高宽比的微观特征的内表面，但是，这些常规系统运行起来极为昂贵。相反，示例性实施例可提供电离PVD法的经济替代方式，并且可有效运行以处理具有远大于10的高宽比的微观特征。
现参考图4，示出了流程图，其说明了根据本申请公开的示例性实施例的方法，其通过实现施加至各微观特征的沉积过电压的微观均匀性的导电层来影响对附着种子层207(参见图3)的电沉积。因此，衬底中心处的特征200被施加了与衬底周边处的特征200类似的过电压。这可通过诸如NEXX Systems Incorporated公司的“Stratus”的可商购的单阳极电镀设备而实现。图5是示例性设备的示意性横截面视图，其用于影响图4中所示的处理的至少一部分。该实施例例如可被用于同时处理例如被双侧工件保持器5018所保持的两个工件，尽管在替代实施例中，设备可被设置以仅处理单一工件。大体上，设备可具有主体5200’，其包括侧壁5224以及端壁5226，并且还示出了相对布置的搅动构件5204a及5204b(例如切割板)、板5208以及阳极5212。这些元件以及间距并未按比例绘制。尽管构件5204a以及5204b被示出作为两个分离结构，但其可形成单一组件。在于2010年9月2日递交的美国专利申请号12/702,860中描述了类似的设备，通过引用将其全部内容包含在本说明书中。
在示出的实施例中，流体通过主体5200′的底壁内的至少一个端口5228而进入主体5200′。在一些实施例中，端口5228可被布置在主体5200′的5230的中心部分。在一个实施例中，端口5228可被布置在侧壁5224的底部中。流体沿一个或更多工件的表面上流。流体可在工件保持器5018与各个构件5204，5204a或5204b之间或在工件保持器5018与板5208之间流动。在不同实施例中，流体通过主体的顶部，通过侧壁5224的顶部，或通过端壁5226的顶部而离开主体5200′。箭头示出了流动的大致方向。
在示例性实施例中，阳极5212可形成主体5200的外壁。在一个实施例中，阳极5212可以是阳极组件的部件，其形成了主体5200的外壁。在不同实施例中，主体5200具有外壁，并且阳极5212或阳极组件被可移除地安装至壁，或与壁隔开。
在示例性实施例中，阳极5212可以是铜盘。在一个实施例中，阳极5212的暴露表面区域为约300cm2。在一个实施例中，阳极5212在电沉积(或诸如铜或焊料沉积的另一流体处理)期间被消耗。阳极5212的一个特征是，可以很方便地将其移除或替换，使得损失的制造时间最小化。
可以理解，在使用阳极5212的示例性实施例中，工件表面起阴极的作用。再参考图4，可以理解，在示例性实施例中，如图4的框401所示的在工件201(参见图3)内蚀刻高片比率孔(TSV)可在将工件布置在电镀设备内之外或之前进行。类似地，以上在图4的框402-403中所示的对屏障层202以及较厚导电层205的沉积可在将工件布置在电镀设备内之外或之前进行。如上所述并参考图3所示，在工件表面上沉积的较厚导电层205在沉积有导电层205的工件的整个表面上的厚度大致均匀。导电层205还是在沉积位置大致连续，不存在切断导电层的可观察到的空隙或不连续(例如，不存在沉积导电层205的可观察部分从导电层的其他部分被隔离)。如图3所示，在示例性实施例中，除了位于最顶部开口处的孔内壁表面的一小(相比镀层自身厚度而言)部分之外，孔壁表面保持未涂布(不存在可观察到的导电层沉积)导电层。如图4中框404所示，可利用图5所示的电沉积设备来实现上述对附着种子或表面镀层207的电沉积，其完全布满工件表面，包括缺乏任何可观察到Cu PVD导电层的镀层或沉积物的TSV内壁的表面。如上所述，如图4中框404所示，种子或表面镀层207被直接施加在TSV的内壁上的屏障层202上。在示例性实施例中，可以在大致一个(沉积)步骤中(从其上正在沉积种子层的表面)形成表面或种子层207达种子层的期望最终厚度。如图3所示，表面镀层207是在其上可以进行图4的框405所示的填充处理的提供了最终表面的一层。可以理解，图5所示的示例性实施例中的设备还可包括合适的控制器(未示出)，其连接至上述部件，并且适于操作设备并影响图4所示并在以上描述的处理的对应部分。
如上所述，在示例性实施例中，较厚铜层消除了衬底的高阻抗特性(对于“直接位于屏障上”或“超薄种子层”型衬底会存在的)，并且对工件上遍布的全部微观特征提供了大致均匀导电性。因此，能够使用可被称为所谓“击打(strike)”处理的方法，其中对于离子使用化学浴稀释与应用高电气过电压相结合，以生成致密核，由此提供附着沉积。“击打”浴的合适示例在Shaw的美国专利号3,684,666中公开，通过引用将其全部内容包含在本说明书中。在示例性实施例中，击打处理可使用碱性溶液，其包含约96克每升的的柠檬酸，20克每升的CuCO3Cu(OH)2，其中在4安培每分米的电流密度下通过增加NaOH操作而将pH值调节至约11.6。再参考图8a-8b，示出了存在及不存在Cu PVD导电层的实际电镀过孔的横截面的光学影像。示例被切开以暴露过孔至晶片的Cu屏障界面。左侧图8(a)的影像示出了仅在TiN屏障上的类似处理，而右侧图8(b)的影像包括了根据上述示例性实施例附加了Cu PVD导电层。如图所示，电镀Cu未能一直到达图8(a)中的过孔底部。利用拉带法的附着性测试显示图8(a)中的示例可被轻易剥离，而图8(b)中的示例则不存在该问题。
相较于现有技术(例如美国专利号7,115,196公开的种子层改进方法及设备)，公开的实施例的优点很大，这是因为其提供了便于商业制造处理的更宽的处理操作窗口。参考图6，示出了利用与美国专利号7,115,196描述的类似的多区域阳极电镀构造的常规方法来在高阻抗衬底上直接镀具有较厚轮廓的铜膜。尽管厚度均匀性相较于未使用阳极区域控制得到提高，但存在金属厚度变化，这也表明核变化，以及铜膜的附着性的变化。如上所述，图7示出了在经过拉带测试以测试附着性之后直接处于屏障上的常规镀Cu晶片。如图所示，在采用阳极区域控制的常规系统中，难以实现具有一致均匀的附着性的电镀，由此导致在中心或边缘区域实现充分附着(而图示的衬底的其他部分则被沉积具有较差的附着性)。示例性实施例通过将对核所需的控制以及铜在屏障上的附着性限制至贯通硅过孔自身的几何结构尺度而解决了该问题。换言之，公开的实施例通过在典型硅衬底的300mm表面上控制电势并在0.1mm深度微观特征的深度上控制电势而解决了上述问题，由此将问题简化了数个数量级。
在一层表面层或种子层207已经在微观特征内沉积至充分的厚度(例如，约200至500埃的最小厚度)之后，衬底可被移至常规“自下而上”型电镀浴(图4中的框405)，例如Enthone Incorporated公司的DVF200。通过业界公知的方法，铜被电化学填充在微观特征内。在示例性实施例中，在种子层沉积与后续填充物沉积之间可不对工件进行退火，这是因为，由于公知的PVD施加导电层的附着特性，本申请公开的实施例有利地确保了衬底的平坦表面上的屏障与种子之间的可靠附着。例如在填充TSV之后的退火期间可改进TSV内表面上的屏障与种子层之间的附着性。因微观特征孔内的铜相对于衬底的膨胀的热膨胀而在界面上产生的压应力起到改进以微击打(microstrike)方式施加的铜与屏障金属之间的附着性的作用(例如，衬底可以是硅，其具有相较于18ppm/C的铜的热膨胀系数为约4ppm/C的热膨胀系数)。
在示例性实施例中，可通过以脉冲方式施加沉积电压来影响击打浴期间微观特征内的种子层沉积的粒结构及附着性。具体而言，正电压被施加至衬底或阴极，达10至100毫秒的时长，随后是不施加电压的断开时段，为20至1000毫秒。例如，断/通时长比率可为约2∶10，具体而言，可使用1∶4的断/通时长比率。在示例性实施例中，一旦连续Cu层一直形成到达过孔的底部，则减小电流以优化Cu层的粒结构，以支持下一步骤中电沉积Cu填充材料的精细粒结构的生长。
在一个实施例中，提供了用于对在工件的大致平坦表面内制造的微观孔特征的内表面进行电镀的方法。该方法包括：设置工件以具有屏障金属镀层，其沿工件的平坦表面以及微观孔特征的内表面两者大致连续并均匀，其中通过大致表面反应限制处理(a substantially surface reactionlimited process)来施加该屏障金属镀层，设置工件以在工件的平坦表面上具有较厚金属层的镀层，其被锚定至屏障金属镀层并且被沉积以向遍布工件的微观特征提供大致均匀的导电性能，向工件周边的导电镀层设置电接触路径，将工件浸入化学浴并使得该化学浴完全接触微观孔特征的内表面，该化学浴包含适于电沉积的金属离子，并且在工件的周边施加电势以在工件的包括微观孔特征的内表面的全部表面上电沉积金属离子，由此在一个电沉积步骤中形成预定表面镀层。在另一实施例中，提供了用于在工件中制造微观孔结构的半导体工件处理设备。工件具有施加至平坦表面以及工件的微观孔结构的内表面的屏障膜，并且金属层沉积于其上并锚定至屏障膜。设备具有界定用于工件的腔的主体。腔被构造利用处理流体来预浸润工件，该处理流体在处理流体与平坦表面以及工件的各微观孔结构的内表面之间形成流体与金属表面界面。阳极被布置在腔内以电镀工件，阳极被布置使得在工件与阳极之间生成电镀过电压，其在工件上大致均匀，并影响在工件的平坦表面上以及各微观孔结构的内表面上进行的金属电沉积，使得各微观孔结构的内表面具有为一层镀层的表面镀层。
应当理解，以上描述仅是对本发明的说明。在不脱离本发明精神的前提下，本领域的技术人员可构思出各种替换及改变。因此，本发明意在涵盖落入所附权利要求范围内的全部上述替换、改变以及变化。

Claims (13)

1.一种用于对在工件的平坦表面内制造的微观孔特征的内表面进行电镀的方法，所述方法包括：
设置工件以具有屏障金属镀层，该屏障金属镀层在工件的所述平坦表面以及所述微观孔特征的所述内表面连续并均匀；
设置所述工件以在所述工件的所述平坦表面上具有厚金属层的导电镀层，该厚金属层被锚定至所述屏障金属镀层，并且被布置以使得在整个所述工件上设置的所述微观孔特征具有均匀的导电性，其中，所述屏障金属镀层具有5欧姆/平方至200欧姆/平方的电阻，其中，在所述工件的所述平坦表面上具有厚金属层的所述导电镀层是厚度为1000埃至5000埃的铜层，和其中，具有厚金属层的所述导电镀层以不可察觉的方式涂布至所述微观孔特征的所述内表面，使得所述微观孔特征内的所述屏障金属镀层的至少一部分未镀有导电镀层；
在所述工件的周边为所述导电镀层设置电接触路径；
将所述工件浸入化学浴，并且使得所述化学浴完全接触所述微观孔特征的所述内表面，所述化学浴包含适于电沉积的金属离子；以及
在所述工件的所述周边施加电压，以使得金属离子电沉积至所述工件的全部表面上，包括所述微观孔特征的所述内表面，以形成表面镀层，其中，所述表面镀层的一部分直接沉积在所述微观孔特征内的所述屏障金属镀层的表面上，和所述表面镀层的一部分直接沉积在所述导电镀层上，和其中，具有厚金属层的所述导电镀层提供在整个所述工件上均匀的导电性用于电沉积。
2.如权利要求1所述的方法，其中，所述导电镀层是厚度介于2000至5000埃的铜层。
3.如权利要求1所述的方法，其中，所述导电镀层是厚度为5000埃的铜层。
4.如权利要求1所述的方法，其中，所述导电镀层是厚度为3000埃的铜层。
5.如权利要求1所述的方法，其中，所述屏障金属镀层是厚度介于500至2000埃的钛或钛钨附着层。
6.如权利要求1所述的方法，其中，所述屏障金属镀层是厚度为1000埃的钛或钛钨附着层。
7.如权利要求1所述的方法，其中，所述微观孔特征是孔径介于1微米至20微米并且深度介于10微米至250微米的孔。
8.如权利要求1所述的方法，其中，所述微观孔特征是直径为5微米并且深度为50微米的圆形孔。
9.如权利要求1所述的方法，其中，所述微观孔特征是孔径介于1微米至20微米并且深度介于10微米至250微米的非圆形孔。
10.如权利要求1所述的方法，其中，所述屏障金属镀层是氮化钛，氮化钽，钨，镍，钛，钽，或这些金属的组合。
11.如权利要求1所述的方法，其中，通过汽相处理来沉积所述屏障金属镀层。
12.如权利要求1所述的方法，其中，通过湿化学处理来沉积所述屏障金属镀层。
13.如权利要求1所述的方法，其中，为了沉积而周期性地施加所述电压，其中施加所述电压的时长为50毫秒，而不施加所述电压的时长为100毫秒。
CN201180018086.5A 2010-04-06 2011-03-31 微观特征中的种子层沉积 Expired - Fee Related CN103109365B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/755,198 2010-04-06
US12/755,198 US9714474B2 (en) 2010-04-06 2010-04-06 Seed layer deposition in microscale features
PCT/US2011/030637 WO2011126914A1 (en) 2010-04-06 2011-03-31 Seed layer deposition in microscale features

Publications (2)

Publication Number Publication Date
CN103109365A CN103109365A (zh) 2013-05-15
CN103109365B true CN103109365B (zh) 2015-08-26

Family

ID=44708344

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180018086.5A Expired - Fee Related CN103109365B (zh) 2010-04-06 2011-03-31 微观特征中的种子层沉积

Country Status (6)

Country Link
US (1) US9714474B2 (zh)
JP (1) JP2013524019A (zh)
KR (1) KR20130093485A (zh)
CN (1) CN103109365B (zh)
TW (1) TW201201322A (zh)
WO (1) WO2011126914A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130249047A1 (en) * 2012-03-26 2013-09-26 Nanya Technology Corporation Through silicon via structure and method for fabricating the same
US8791005B2 (en) * 2012-06-18 2014-07-29 International Business Machines Corporation Sidewalls of electroplated copper interconnects
US10157792B2 (en) * 2016-10-27 2018-12-18 Nxp Usa, Inc. Through substrate via (TSV) and method therefor
CN109019504B (zh) * 2018-06-22 2020-02-21 北京时代民芯科技有限公司 一种电阻可调的互联硅通孔的制作方法
US10707151B2 (en) * 2018-11-20 2020-07-07 Nanya Technology Corporation Through silicon via structure and method for manufacturing the same
CN114921821B (zh) * 2022-04-14 2023-05-16 电子科技大学 一种通孔填孔的电镀装置及tgv/tcv孔金属化方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6136707A (en) * 1999-10-02 2000-10-24 Cohen; Uri Seed layers for interconnects and methods for fabricating such seed layers

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3684666A (en) 1970-03-19 1972-08-15 Pfizer & Co C Copper electroplating in a citric acid bath
US5246565A (en) 1992-05-07 1993-09-21 The United States Of America As Represented By The United States Department Of Energy High adherence copper plating process
US5597412A (en) * 1995-02-15 1997-01-28 Fujitsu Limited Apparatus for forcing plating solution into via openings
US7244677B2 (en) * 1998-02-04 2007-07-17 Semitool. Inc. Method for filling recessed micro-structures with metallization in the production of a microelectronic device
US6197181B1 (en) 1998-03-20 2001-03-06 Semitool, Inc. Apparatus and method for electrolytically depositing a metal on a microelectronic workpiece
US6565729B2 (en) 1998-03-20 2003-05-20 Semitool, Inc. Method for electrochemically depositing metal on a semiconductor workpiece
TWI223678B (en) * 1998-03-20 2004-11-11 Semitool Inc Process for applying a metal structure to a workpiece, the treated workpiece and a solution for electroplating copper
US6497801B1 (en) 1998-07-10 2002-12-24 Semitool Inc Electroplating apparatus with segmented anode array
US6773571B1 (en) 2001-06-28 2004-08-10 Novellus Systems, Inc. Method and apparatus for uniform electroplating of thin metal seeded wafers using multiple segmented virtual anode sources
EP1029948A2 (en) * 1999-02-19 2000-08-23 Applied Materials, Inc. Using electroplated cu as cold layer for cold/hot deposition
JP2001152386A (ja) * 1999-07-12 2001-06-05 Applied Materials Inc 高アスペクト比構造のために電気パルス変調を使用する電気化学堆積方法及びシステム
US6413858B1 (en) 1999-08-27 2002-07-02 Micron Technology, Inc. Barrier and electroplating seed layer
US6610151B1 (en) * 1999-10-02 2003-08-26 Uri Cohen Seed layers for interconnects and methods and apparatus for their fabrication
WO2001031671A1 (en) 1999-10-26 2001-05-03 Stellar Display Corporation Method of fabricating a field emission device with a lateral thin-film edge emitter
US6660153B2 (en) 2000-10-20 2003-12-09 Shipley Company, L.L.C. Seed layer repair bath
US6881318B2 (en) * 2001-07-26 2005-04-19 Applied Materials, Inc. Dynamic pulse plating for high aspect ratio features
US20060022342A1 (en) * 2001-10-16 2006-02-02 Canon Kabushiki Kaisha Semiconductor device and method for manufacturing the same
WO2003060959A2 (en) * 2002-01-10 2003-07-24 Semitool, Inc. Method for applying metal features onto barrier layers using electrochemical deposition
US6518184B1 (en) * 2002-01-18 2003-02-11 Intel Corporation Enhancement of an interconnect
US6861355B2 (en) * 2002-08-29 2005-03-01 Micron Technology, Inc. Metal plating using seed film
US6974531B2 (en) 2002-10-15 2005-12-13 International Business Machines Corporation Method for electroplating on resistive substrates
DE10314502B4 (de) * 2003-03-31 2008-06-12 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum elektrolytischen Beschichten einer Halbleiterstruktur
JP4642771B2 (ja) 2003-10-22 2011-03-02 ネックス システムズ インコーポレイテッド ワークピースを流体処理する方法及び装置
US20060163055A1 (en) 2005-01-27 2006-07-27 International Business Machines Corporation Apparatus for direct plating on resistive liners
KR100675280B1 (ko) * 2005-06-22 2007-01-29 삼성전자주식회사 반도체소자의 선택적 구리 합금 배선 및 그 형성방법
JP4738959B2 (ja) * 2005-09-28 2011-08-03 東芝モバイルディスプレイ株式会社 配線構造体の形成方法
US20080111237A1 (en) 2006-11-14 2008-05-15 Texas Instruments Incorporated Semiconductor device manufactured using an electrochemical deposition process for copper interconnects
US20080149490A1 (en) * 2006-12-26 2008-06-26 Bonhote Christian R Electroplating on ultra-thin seed layers
US7928574B2 (en) * 2007-08-22 2011-04-19 Texas Instruments Incorporated Semiconductor package having buss-less substrate
US8425687B2 (en) * 2009-02-10 2013-04-23 Tel Nexx, Inc. Wetting a workpiece surface in a fluid-processing system
US20100206737A1 (en) * 2009-02-17 2010-08-19 Preisser Robert F Process for electrodeposition of copper chip to chip, chip to wafer and wafer to wafer interconnects in through-silicon vias (tsv)

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6136707A (en) * 1999-10-02 2000-10-24 Cohen; Uri Seed layers for interconnects and methods for fabricating such seed layers

Also Published As

Publication number Publication date
US9714474B2 (en) 2017-07-25
TW201201322A (en) 2012-01-01
WO2011126914A1 (en) 2011-10-13
CN103109365A (zh) 2013-05-15
US20110240481A1 (en) 2011-10-06
KR20130093485A (ko) 2013-08-22
JP2013524019A (ja) 2013-06-17

Similar Documents

Publication Publication Date Title
US7190079B2 (en) Selective capping of copper wiring
US7837841B2 (en) Apparatuses for electrochemical deposition, conductive layer, and fabrication methods thereof
CN103109365B (zh) 微观特征中的种子层沉积
US7964506B1 (en) Two step copper electroplating process with anneal for uniform across wafer deposition and void free filling on ruthenium coated wafers
CN101263247B (zh) 用于使用金属涂布基底表面的电镀组合物
CN101263246B (zh) 通过电镀使用金属涂布基底表面的方法
US8012875B2 (en) Method and apparatus for workpiece surface modification for selective material deposition
US7799684B1 (en) Two step process for uniform across wafer deposition and void free filling on ruthenium coated wafers
WO2006096418A2 (en) Plating of a thin metal seed layer
US7416975B2 (en) Method of forming contact layers on substrates
JP2005501963A (ja) 均一な薄膜を最小限のエッジ除外で基板上へ電着する方法および装置
US20080299772A1 (en) Methods of fabricating electronic devices using direct copper plating
US20090294293A1 (en) Electrodeposition composition and method for coating a semiconductor substrate using the said composition
CN101743639A (zh) 用于半导体部件的接触结构及其制造方法
US20070141818A1 (en) Method of depositing materials on full face of a wafer
US20130313124A1 (en) Electro chemical deposition apparatus
KR20070027753A (ko) 절연된 애노드 전극액 구획 내에 보조 전극을 구비한전기화학 도금 셀
WO2016096390A1 (en) Trench pattern wet chemical copper metal filling using a hard mask structure
EP0984485B1 (en) Wiring forming method for semiconductor device
US7435324B2 (en) Noncontact localized electrochemical deposition of metal thin films
US20130213816A1 (en) Incorporating High-Purity Copper Deposit As Smoothing Step After Direct On-Barrier Plating To Improve Quality Of Deposited Nucleation Metal In Microscale Features
US7544281B2 (en) Uniform current distribution for ECP loading of wafers
US6638840B1 (en) Electrode for electroplating planar structures
US20060219566A1 (en) Method for fabricating metal layer
US20050095846A1 (en) System and method for defect free conductor deposition on substrates

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150826

Termination date: 20170331

CF01 Termination of patent right due to non-payment of annual fee