DE10314502B4 - Verfahren zum elektrolytischen Beschichten einer Halbleiterstruktur - Google Patents

Verfahren zum elektrolytischen Beschichten einer Halbleiterstruktur Download PDF

Info

Publication number
DE10314502B4
DE10314502B4 DE10314502A DE10314502A DE10314502B4 DE 10314502 B4 DE10314502 B4 DE 10314502B4 DE 10314502 A DE10314502 A DE 10314502A DE 10314502 A DE10314502 A DE 10314502A DE 10314502 B4 DE10314502 B4 DE 10314502B4
Authority
DE
Germany
Prior art keywords
semiconductor structure
metal
layer
current
electrolyte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10314502A
Other languages
English (en)
Other versions
DE10314502A1 (de
Inventor
Matthias Bonkass
Axel Preusse
Markus Nopper
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE10314502A priority Critical patent/DE10314502B4/de
Priority to US10/629,106 priority patent/US20040188260A1/en
Publication of DE10314502A1 publication Critical patent/DE10314502A1/de
Application granted granted Critical
Publication of DE10314502B4 publication Critical patent/DE10314502B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18Electroplating using modulated, pulsed or reversing current
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/605Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611Smooth layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

Verfahren zum Ausbilden einer Schicht aus einem Metall auf einer Halbleiterstruktur mit:
Bringen einer Elektrode in Kontakt mit einem Elektrolyt;
Bringen der Halbleiterstruktur in Kontakt mit dem Elektrolyt;
Abscheiden des Metalls auf der Halbleiterstruktur durch Anlegen eines ersten Stroms in einem ersten Zeitintervall, der von der Elektrode durch das Elektrolyt zu der Halbleiterstruktur fließt, wobei der erste Strom mehrere erste positive Pulse und mehrere erste negative Pulse hat, und wobei ein Integral des ersten Stroms über das erste Zeitintervall einen ersten Wert größer als Null hat, und wobei eine Überbeschichtung erfolgt; und
Elektropolieren der Halbleiterstruktur nach dem Abscheiden des Metalls, zum Entfernen der Überbeschichtung durch Anlegen eines zweiten Stroms in einem zweiten Zeitintervall, der von der Elektrode durch das Elektrolyt zu der Halbleiterstruktur fließt, wobei der zweite Strom mehrere negative Pulse aufweist und wobei ein Integral des zweiten Stroms über das zweite Zeitintervall einen zweiten Wert...

Description

  • Gebiet der vorliegenden Erfindung
  • Die vorliegende Erfindung bezieht sich auf das Gebiet der Herstellung integrierter Schaltkreise, insbesondere auf das Abscheiden von Metallschichten auf Halbleiterstrukturen.
  • Beschreibung des Stands der Technik
  • Integrierte Schaltkreise umfassen eine große Anzahl einzelner Schaltkreiselemente wie Transistoren, Kondensatoren und Widerstände, die auf einem Halbleitersubstrat ausgebildet sind. Die Schaltkreiselemente werden mit Hilfe von Metallleitungen intern verbunden, um komplexe Schaltkreise wie Speicherbausteine, Logikbausteine und Mikroprozessoren auszubilden.
  • In modernen integrierten Schaltkreisen werden diese Metallleitungen häufig mit Hilfe eines so genannten Damasceneprozesses ausgebildet, worin ein Zwischenschichtdielektrikum auf einem Halbleitersubstrat abgeschieden wird, in dem Kontaktlöcher und Gräben ausgebildet sind. Diese Kontaktlöcher und Gräben werden dann mit einem Metall, z.B. Kupfer, aufgefüllt, um elektrischen Kontakt zwischen den Schaltkreiselementen herzustellen. Zu diesem Zweck wird eine Metallschicht abgeschieden. Im Folgenden wird das Metall, das zum Füllen der Kontaktlöcher und Gräben verwendet wird, als "Leitermetall" bezeichnet.
  • Häufig wird zum Abscheiden einer Leitermetallschicht aus Kupfer eine Galvanisierung verwendet. Die Galvanisierung ist ein elektrochemischer Prozess, der in speziellen Beschichtungszellen durchgeführt werden kann.
  • Eine Beschichtungszelle nach dem Stand der Technik wird mit Bezug auf 1 beschrieben. Eine Beschichtungszelle 100 umfasst einen Behälter 101, der dafür ausgelegt ist, ein Elektrolyt 102 aufzunehmen. Eine Elektrode 103, die im Wesentlichen aus dem Leitermetall besteht, ist im Behälter 101 vorgesehen. Weiterhin umfasst die Beschichtungszelle 100 einen Substrathalter 104, der teilweise im Inneren des Behälters 101 vorgesehen und zum Aufnehmen einer Halbleiterstruktur 105 geeignet ist. Die Halbleiterstruktur 105 weist üblicherweise eine relativ dünne leitfähige Saatschicht auf, etwa beispielsweise eine Kupfersaatschicht, die über einer auf dem Substrat ausgebildeten Isolierschicht ausgebildet ist. Ein Kontaktring 106 stellt elektrischen Kontakt zwischen der Halbleiterstruktur 105 und dem Substrathalter 104 her. Die Elektrode 103 und der Substrathalter 104 sind elektrisch mit einer Stromquelle 109 verbunden, die mit einer Steuereinheit 110 verbunden ist.
  • Im Betrieb stehen die Elektrode 103 und die Halbleiterstruktur 105 mit dem Elektrolyt 102 in Kontakt. Das Elektrolyt 102 enthält Ionen eines Leitermetalls. Wenn das Leitermetall Kupfer ist, kann das Elektrolyt beispielsweise eine wässrige Lösung von Kupfersulfat sein, die Cu2+- und SO4 2--Ionen umfasst. Die Steuereinheit 110 steuert die Stromquelle 109, so dass sie einen Strom zwischen der Elektrode 103 und dem Substrathalter 104 anlegt. Eine Polarität dieses Stroms wird so gewählt, dass die Elektrode 103 eine Anode und die Halbleiterstruktur 105 eine Kathode wird. An der Elektrode 103 werden Atome des Leitermetalls positiv ionisiert und gehen von einem festen Zustand in der Elektrode 103 in einen gelösten Zustand im Elektrolyt 102 über. An der Halbleiterstruktur 105 werden positiv geladene Ionen des Leitermetalls entladen und gehen vom gelösten Zustand im Elektrolyt in den festen Zustand über. Im Lauf der Zeit wird eine Metallschicht 107, die das Leitermetall umfasst, auf der Oberfläche der Halbleiterstruktur 105 abgeschieden.
  • Als ein weiterer Schritt der Damascenetechnik wird ein chemisch-mechanischer Polierprozess durchgeführt, um überschüssiges Metall zu entfernen, das während des vorangegangenen Beschichtungsprozesses abgeschieden wurde, um die Kontaktlöcher und Gräben zuverlässig zu füllen. Beim chemisch-mechanischen Polieren wird die Halbleiterstruktur 105 relativ zu einem Polierpad bewegt. Poliermittel wird einer Grenzfläche zwischen der Halbleiterstruktur 105 und dem Polierpad zugeführt. Das Poliermittel umfasst eine chemische Verbindung, die mit dem Material oder den Materialien auf der Oberfläche der Halbleiterstruktur 105 reagiert. Das Reaktionsprodukt wird durch Schleifmittel, die im Poliermittel und/oder dem Polierpad enthalten sind, entfernt. Dabei wird Leitermetall an Erhöhungen zwischen den Kontaktlöchern und Gräben entfernt und die Oberfläche der Halbleiterstruktur 105 eingeebnet.
  • Der Damasceneprozess wird mit Bezug auf die 2a, 2b und 2c ausführlicher beschrieben.
  • 2a zeigt eine schematische Querschnittsansicht einer Halbleiterstruktur 200. In einem Zwischenschichtdielektrikum 201 sind ein Graben 204 und Kontaktlöcher 205, 206 ausgebildet. Im Folgenden werden Bereiche 210-213 neben dem Graben 204 und den Kontaktlöchern 205, 206 als "Erhöhungen" bezeichnet. Auf dem Zwischenschichtdielektrikum 201 ist eine Barrierenschicht 202 ausgebildet. Die Barrierenschicht 202 verhindert eine Diffusion des Leitermetalls ins Zwischenschichtdielektrikum 201 und erhöht die Stärke der Haftung zwischen dem Leitermetall und dem Zwischenschichtdielektrikum 201. Weiterhin umfasst die Halbleiterstruktur 200 eine Saatschicht 203, die das Leitermetall enthält. Bei der Galvanisierung verbessert die Saatschicht 203 die Leitfähigkeit der Halbleiterstruktur 200. Die Saatschicht 203 und die Barrierenschicht 202 können mit in der Technik bekannten Verfahren wie der chemischen Dampfabscheidung oder der physikalischen Dampfabscheidung ausgebildet werden.
  • 2b zeigt eine schematische Querschnittsansicht der Halbleiterstruktur 200 nach dem Galvanisierungsprozess. Eine Metallschicht 207 wurde auf der Oberfläche der Halbleiterstruktur 200 ausgebildet. Üblicherweise wird die Galvanisierung unter Bedingungen durchgeführt, bei denen das Wachstum der Metallschicht 207 am Boden von engen Vertiefungen, wie den Kontaktlöchern 205, 206, beginnt und schnell nach oben fortschreitet. Das kann durch Hinzufügen spezieller Additive zum Elektrolyt und/oder durch Anlegen eines gepulsten Stroms zwischen der Elektrode und der Halbleiterstruktur 200 erreicht werden. In einer breiten Vertiefung, wie dem Graben 204, wächst die Metallschicht 207 langsamer als in den Kontaktlöchern 205, 206. Um den Graben 204 vollständig mit Leitermetall zu füllen, muss die Galvanisierung nach dem Füllen der Kontaktlöcher 205, 206 fortgesetzt werden. Dabei wächst die Metallschicht 207 über den Erhöhungen 210-213 und den Kontaktlöchern 205, 206 zu einer Dicke d. Das wird als "Überbeschichtung" bezeichnet.
  • 2c zeigt die Halbleiterstruktur 200 nach dem chemisch-mechanischen Polierprozess. Teile der Metallschicht 207, Teile der Saatschicht 203 und Teile der Barrierenschicht 202 wurden entfernt um die Erhöhungen 210-213 freizulegen.
  • Zusammenfassend lässt sich sagen, dass in konventionellen Damasceneprozessen die Galvanisierung unter Überbeschichtungsbedingungen durchgeführt wird, unter denen überschüssiges Metall auf Erhöhungen der Halbleiterstruktur abgeschieden wird, um sicherzustellen, dass breite Vertiefungen mit Metall gefüllt werden. Dieses überschüssige Metall wird in einem anschließenden chemisch-mechanischen Polierprozess entfernt.
  • Ein Problem, das bei konventionellen Damasceneprozessen auftritt, ist, dass ein großes Abfallvolumen möglicherweise umweltschädlichen Poliermittels erzeugt wird, während das überschüssige Metall durch chemisch-mechanisches Polieren entfernt wird.
  • Ein weiteres Problem, das bei konventionellen Damasceneprozessen auftritt, ist, dass für den chemisch-mechanischen Polierprozess lange Prozesszeiten erforderlich sind, die zu hohen Betriebskosten führen.
  • Noch ein weiteres Problem, das bei konventionellen Damasceneprozessen auftritt, ist, dass anspruchsvolle chemisch-mechanische Poliertechnologien entwickelt und unterhalten werden müssen.
  • Noch ein weiteres Problem, das bei konventionellen Damasceneprozessen auftritt, ist, dass Halbleiterstrukturen im chemisch-mechanischen Polierprozess verkratzt werden können.
  • Noch ein weiteres Problem, das bei konventionellen Damasceneprozessen auftritt, ist, dass mechanische Belastungen im chemisch-mechanischen Polierprozess das Zwischenschichtdielektrikum beschädigen können, insbesondere, wenn vergleichsweise weiche Materialien mit niedriger Dielektrizitätskonstante verwendet werden.
  • Die Patenschrift US 5 972 192 A offenbart ein Verfahren zum Elektropulsplattieren von Kupfer und Kupferlegierungen in Öffnungen, wobei zum Füllen der Öffnungen Vorwärts- und Rückwärtspulse angelegt werden.
  • Die Patentanmeldung EP 1 050 902 A2 offenbart ebenfalls ein Vorwärts- und Rückwärtspulsplattierverfahren zum Füllen von Öffnungen.
  • Die Patenschrift US 6 319 384 B1 offenbart ein Verfahren zum Elektropulsplattieren, wobei nach einem hohen, kurzen Vorwärtspuls ein kleiner, langer Rückwärtspuls folgt.
  • Im Hinblick auf die oben erwähnten Probleme besteht ein Bedarf nach einem Verfahren zum Abscheiden einer Metallschicht auf einer Halbleiterstruktur mit verringerter Überbeschichtung. Die vorliegende Erfindung richtet sich auf verschiedene Verfahren und Vorrichtungen, die eines oder mehr der oben aufgezeigten Probleme lösen oder erleichtern können.
  • Die vorliegende Erfindung richtet sich allgemein auf ein Verfahren zum Abscheiden einer Metallschicht auf einer Halbleiterstruktur, in dem eine Metallschicht durch Galvanisieren abgeschieden wird, und die Metallschicht anschließend in einem Elektropolierprozess geglättet wird.
  • Die Aufgabe der vorliegenden Erfindung wird durch die Verfahren gemäß der Ansprüche 1 und 16 gelöst.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den beigefügten Patentansprüchen definiert und werden mit der folgenden ausführlichen Beschreibung besser ersichtlich, wenn diese mit Bezug auf die beigefügten Zeichnungen verwendet wird; es zeigen:
  • 1 eine Skizze einer veranschaulichenden Beschichtungszelle nach dem Stand der Technik für die Galvanisierung;
  • 2a, 2b und 2c schematische Querschnittsansichten einer Halbleiterstruktur in aufeinanderfolgenden Stufen eines Damasceneprozesses nach dem Stand der Technik;
  • 3 die Zeitabhängigkeit einer Stromstärke eines Stroms zwischen einer Elektrode und einer Halbleiterstruktur in einem Verfahren gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 4 eine schematische Querschnittsansicht einer Halbleiterstruktur in einer Stufe eines Verfahrens gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 5a und 5b die Zeitabhängigkeit einer Stromstärke eines Stroms zwischen einer Elektrode und einer Halbleiterstruktur in Galvanisierungsprozessen in Verfahren gemäß Ausführungsformen der vorliegenden Erfindung; und
  • 6a und 6b die Zeitabhängigkeit einer Stromstärke eines Stroms zwischen einer Elektrode und einer Halbleiterstruktur in Elektropolierprozessen in Verfahren gemäß Ausführungsformen der vorliegenden Erfindung.
  • Ausführliche Beschreibung der Erfindung
  • Obwohl die vorliegende Erfindung mit Bezug auf die in der folgenden ausführlichen Beschreibung und den Zeichnungen veranschaulichten Ausführungsformen beschrieben wird, sollte verstanden werden, dass die folgende ausführliche Beschreibung und die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen offenbarten veranschaulichenden Ausführungsformen einzuschränken, sondern vielmehr geben die beschriebenen veranschaulichenden Ausführungsformen lediglich Beispiele für die verschiedenen Aspekte der vorliegenden Erfindung, deren Umfang durch die beigefügten Patentansprüche definiert wird.
  • Die vorliegende Erfindung ermöglicht das Abscheiden einer Metallschicht zum Füllen von Vertiefungen auf einer Halbleiterstruktur mit verringerter Überbeschichtung. Die Halbleiterstruktur wird galvanisiert, um eine Metallschicht auszubilden, die Vertiefungen wie Gräben und Kontaktlöcher füllt. Danach wird die Halbleiterstruktur elektropoliert. Elektropolieren entfernt das Metall vorzugsweise von Erhöhungen der Halbleiterstruktur. Dieser Effekt kann ausgenutzt werden, um die Dicke der Metallschicht über den Erhöhungen vorteilhafterweise zu verringern, während die Vertiefungen mit Metall gefüllt bleiben. In einem anschließenden chemisch-mechanischen Polierprozess muss nur eine dünne Metallschicht entfernt werden, um die Erhöhungen freizulegen. Dadurch können die Anforderungen an das chemisch-mechanische Polieren und mögliche nachteilige Einflüsse des chemisch-mechanischen Polierens auf die Halbleiterstruktur wesentlich reduziert werden.
  • In Ausführungsformen der vorliegenden Erfindung wird ein Verfahren zum Ausbilden einer Schicht aus einem Metall auf einem Halbleitersubstrat in einer Beschichtungszelle, wie in 1 gezeigt, durchgeführt.
  • Eine Halbleiterstruktur 105 wird bereitgestellt. In speziellen Ausführungsformen der vorliegenden Erfindung ist die Halbleiterstruktur 105 ein Wafer mit mehreren Schaltkreiselementen wie Transistoren, Kondensatoren und Widerständen. Auf den Schaltkreiselementen wird ein Zwischenschichtdielektrikum abgeschieden, das Siliziumdioxid (SiO2) oder ein Material mit niedriger Dielektrizitätskonstante, wie Silicon Oxyfluoride, hydrogenated Silsesquioxane oder fluoriertes Polyimid umfassen kann. Das Zwischenschichtdielektrikum wird durch Ätzen von Kontaktlöchern und Gräben bemustert. Kontaktlöcher können auf den Boden eines Grabens vorgesehen sein. Nach Abschluss des Damasceneprozesses sind diese Kontaktlöcher mit Metall gefüllt und stellen elektrischen Kontakt zwischen einer im Graben ausgebildeten Metallleitung und einem Schaltkreiselement unter dem Graben her. Auf dem Zwischenschichtdielektrikum werden eine Barrierenschicht, die beispielsweise Tantal, Tantalnitrid, Titan oder Titannitrid enthält, und eine elektrisch leitfähige Saatschicht ausgebildet. Die Saatschicht kann das Leitermetall enthalten. Das Ausbilden dieser Schichten kann mit bekannten Verfahren wie der chemischen Dampfabscheidung oder der physikalischen Dampfabscheidung durchgeführt werden. Alternativ kann die Saatschicht durch stromlose Abscheidung gebildet werden.
  • Eine Elektrode 103, die das Leitermetall enthält, wird in Kontakt mit einem Elektrolyt 102 gebracht. Das kann durch Eintauchen der Elektrode 103 in ein Elektrolytbad, insbesondere durch Vorsehen der Elektrode 103 in einem mit dem Elektrolyt 102 gefüllten Behälter 101 geschehen.
  • In anderen Ausführungsformen wird die Elektrode 103 nur teilweise in das Elektrolyt 102 eingetaucht. Die Elektrode 103 kann über eine Oberfläche des Elektrolyts 102 hinausragen oder kann in eine Wand des Behälters 101 integriert werden. Es kann jedoch auch jeder andere Aufbau gegenwärtig verfügbarer Beschichtungswerkzeuge oder zukünftiger Werkzeuggenerationen verwendet werden.
  • Das Leitermetall kann Kupfer (Cu) enthalten. In anderen Ausführungsformen kann das Leitermetall Aluminium (Al), Wolfram (W), oder ein Edelmetall, wie Gold (Au), Silber (Ag), oder Platin (Pt), enthalten.
  • Das Elektrolyt 102 enthält Ionen des Leitermetalls. Üblicherweise sind gelöste Metallionen positiv geladen. Insbesondere kann das Elektrolyt 102 eine Lösung eines Sulfats, eines Halogenids (beispielsweise eines Chlorids), eines Hydroxids oder eines Zyanids des Leitermetalls umfassen. Wenn das Leitermetall Kupfer ist, kann das Elektrolyt 102 eine wässrige Lösung von Kupfersulfat (CuSO4), das in Cu2+-Ionen und SO4 2--Ionen dissoziiert, umfassen. Das Elektrolyt 102 kann auch eine Säure enthalten, die seine Leitfähigkeit erhöht, beispielsweise Schwefelsäure (H2SO4). Das Elektrolyt kann Additive, wie einen Polyether, beispielsweise DAG-Polymer oder Polyalkylenglycol, und/oder ein organisches Sulfid, wie Bis(3-sulfopropyl)-dinatriumsulfonat und/oder eine Stickstoffverbindung und/oder Polyethylenglycol und/oder Polypropylenglycol und/oder polymere Phenazoniumderivate und/oder Dithiocarbaminsäurederivate umfassen.
  • Das Halbleitersubstrat 105 wird am Substrathalter 104 befestigt. Ein elektrisch leitfähiger Kontaktring 106 kann verwendet werden, um elektrischen Kontakt zwischen der Saatschicht und dem Substrathalter 104 herzustellen.
  • Anschließend wird das Halbleitersubstrat 105 in Kontakt mit dem Elektrolyt 102 gebracht. Hierfür kann der Substrathalter 104 solange auf die Oberfläche des Elektrolyts 102 zubewegt werden, bis die Halbleiterstruktur 105 zumindest teilweise in das Elektrolyt 102 eingetaucht ist. Die Halbleiterstruktur 105 kann nahe an der Oberfläche des Elektrolyts gehalten werden, so dass nur die bemusterte Oberfläche der Halbleiterstruktur 105 vom Elektrolyt 102 benetzt wird, während seine Rückseite trocken bleibt. In anderen Ausführungsformen kann die Halbleiterstruktur 105 vollständig in das Elektrolyt 102 eingetaucht werden.
  • Ein Strom wird zwischen der Elektrode 103 und der Halbleiterstruktur 105 angelegt. Das kann durch Ansteuern der mit der Elektrode 103 und der Halbleiterstruktur 105 verbundenen Stromquelle 109 geschehen.
  • Der Strom fließt in einer Stromrichtung von der Stromquelle 109 zur Elektrode 103, von der Elektrode 103 durch das Elektrolyt 102 zu der Halbleiterstruktur 105, und von der Halbleiterstruktur 105 über den Substrathalter 104 zurück zu der Stromquelle 109. Der Strom hat eine Stromstärke I(t), die sich als Funktion der Zeit t ändern kann. Die Stromstärke I(t) kann Null, größer als Null (positiv) oder kleiner als Null (negativ) sein. Da wir die Stromrichtung als die Richtung von der Elektrode 103 zu der Halbleiterstruktur 105 definiert haben, ist die Elektrode 103 eine Anode, die Halbleiterstruktur 105 eine Kathode, und positiv geladene Ionen (beispielsweise Metallionen) im Elektrolyt bewegen sich auf die Halbleiterstruktur 105 zu, wenn die Stromstärke I(t) positiv ist. Umgekehrt, wenn die Stromstärke I(t) negativ ist, ist die Halbleiterstruktur 105 eine Anode, die Elektrode 103 eine Kathode, und positiv geladene Ionen bewegen sich von der Halbleiterstruktur 105 weg.
  • Nach dem Faradayschen Gesetz wird in einem infinitesimalen Zeitintervall dt eine Masse dM = I(t)dtmnF (1)des Leitermetalls von der Elektrode 103 zu der Halbleiterstruktur 105 transportiert. F = 4,6487 × 104 As/mol ist die Faradaysche Konstante, M ist eine molare Masse des Leitermetalls und n ist eine Anzahl von Elektronen, die benötigt wird, um ein Ion des Leitermetalls zu entladen. Folglich wird in einem Zeitintervall von t = τ1 bis t = τ2 eine Masse
    Figure 00110001
    transportiert. Wenn das Integral der Stromstärke I(t) auf der rechten Seite der Gleichung (2) einen Wert größer als Null hat, ist m positiv. Folglich wird im Zeitintervall von τ1 bis τ2 Leitermetall auf der Halbleiterstruktur abgeschieden. Das ist der Fall, wenn ein Galvanisierungsprozess durchgeführt wird. Wenn umgekehrt das Integral einen Wert kleiner als Null hat, wird im Zeitintervall von τ1 bis τ2 Leitermetall von der Halbleiterstruktur 105 entfernt und zur Elektrode 103 transportiert. Dieser Prozess wird als "Elektropolieren" bezeichnet.
  • 3 zeigt die Abhängigkeit des Stroms I(t) von der Zeit t in einem Verfahren gemäß einer Ausführungsform der vorliegenden Erfindung.
  • In einem ersten Zeitintervall von t = t0 bis t = t1 wird ein Galvanisierungsprozess durchgeführt. Der im ersten Zeitintervall angelegte Strom (im Folgenden als "erster Strom" bezeichnet) hat eine Stromstärke mit mehreren ersten positiven Pulsen 301-304 und mehreren ersten negativen Pulsen 305-308. Auf jeden ersten positiven Puls folgt ein erster negativer Puls.
  • Ein positiver Puls wird durch kurzzeitiges Anlegen eines Stroms mit positiver Stromstärke erzeugt. Umgekehrt wird ein negativer Puls durch kurzzeitiges Anlegen eines Stroms mit negativer Stromstärke erzeugt. Es muss angemerkt werden, dass die in den Figuren der vorliegenden Anmeldung gezeigte Anzahl von Pulsen lediglich veranschaulichend ist; in der Praxis kann die Anzahl angelegter Pulse viel größer sein.
  • In der mit Bezug auf 3 beschriebenen Ausführungsform wird bei jedem der ersten positiven Pulse 301-304 ein Strom mit einer Stromstärke I1 größer als Null für eine Zeit θ1 angelegt. Bei jedem der ersten negativen Pulse 305-308 wird ein Strom mit einer Stromstärke I2 kleiner als Null für eine Zeit θ2 angelegt. Damit haben die ersten positiven Pulse und die ersten negativen Pulse eine im Wesentlichen rechteckige Form. Wenn eine Anzahl N1 positiver und negativer Pulse angelegt wird, hat ein Integral der Stromstärke I(t) des ersten Stroms über das erste Zeitintervall einen ersten Wert N1(I1θ1 + I2θ2). In einem Galvanisierungsprozess muss dieser erste Wert positiv sein, was der Bedingung |I11 > |I22 entspricht.
  • Die ersten positiven Pulse 301-304 können eine Stromstärke I1 von ungefähr 4 Ampere bis ungefähr 10 Ampere haben und können während einer Zeit θ1 von ungefähr 60 Millisekunden bis ungefähr 120 Millisekunden angelegt werden. Die ersten negativen Pulse können eine Stromstärke I2 von ungefähr 2 Ampere bis ungefähr 6 Ampere haben und können während einer Zeit θ2 von ungefähr 5 Millisekunden bis ungefähr 30 Millisekun den angelegt werden. Die Anzahl N1 erster positiver und erster negativer Pulse kann ungefähr einige Tausend sein. Das erste Zeitintervall kann eine Dauer von ungefähr einer Minute bis ungefähr 5 Minuten haben.
  • In anderen Ausführungsformen der vorliegenden Erfindung können sowohl die einzelnen positiven Pulse als auch die einzelnen negativen Pulse unterschiedliche Stromstärken haben und die Dauern der einzelnen Pulse können verschieden sein. Die Anzahl erster positiver und erster negativer Pulse muss nicht gleich sein; auf einen ersten positiven Puls können mehrere erste negative Pulse folgen. Alternativ können auf einen ersten negativen Puls mehrere erste positive Pulse folgen.
  • Nach dem Galvanisierungsprozess wird in einem zweiten Zeitintervall von t2 bis t3 ein Elektropolierprozess durchgeführt.
  • In der mit Bezug auf 3 beschriebenen Ausführungsform umfasst eine Stromstärke eines während dem zweiten Zeitintervall angelegten Stroms (im Folgenden als "zweiter Strom" bezeichnet) mehrere zweite negative Pulse 309-313. In einer Ausführungsform hat jeder der zweiten negativen Pulse 309-313 eine Dauer θ3 und eine Stromstärke I3 kleiner als Null. Wenn im zweiten Zeitintervall eine Anzahl N3 zweiter negativer Pulse angelegt wird, hat ein Integral der Stromstärke des zweiten Stroms über das zweite Zeitintervall einen zweiten Wert N3I3θ3. Da der zweite Wert kleiner als Null ist, wird Leitermetall von der Halbleiterstruktur 105 entfernt. Vorzugsweise ist ein Betrag des ersten Werts größer als ein Betrag des zweiten Werts, so dass ein Teil des Leitermetalls auf der Halbleiterstruktur 105 verbleibt.
  • Das zweite Zeitintervall kann eine Dauer von mehr als 30 Sekunden haben. Die zweiten negativen Pulse können eine Dauer θ3 von ungefähr einer Millisekunde bis ungefähr 30 Millisekunden und eine Stromstärke I3 von ungefähr 6 Ampere bis ungefähr 15 Ampere haben. Die Anzahl N3 zweiter negativer Pulse kann ungefähr 1000 sein.
  • Die Merkmale einer mit einem Verfahren gemäß einer Ausführungsform der vorliegenden Erfindung abgeschiedenen Metallschicht werden mit Bezug auf 4 beschrieben.
  • 4 zeigt eine schematische Querschnittsansicht einer Halbleiterstruktur 400, die einen Graben 404 und Kontaktlöcher 405, 406 umfasst, die in einem Zwischenschichtdielektrikum 401 ausgebildet sind. Eine Barrierenschicht 402 und eine Saatschicht 403 sind auf dem Zwischenschichtdielektrikum 401 ausgebildet. Im Galvanisierungsprozess wird eine Metallschicht 407 abgeschieden. Dabei werden der Graben 404 und die Kontaktlöcher 405, 406 mit Leitermetall gefüllt. Die gestrichelte Linie 409 zeigt schematisch die Ausdehnung der Metallschicht 407 nach dem Galvanisierungsprozess. Da Überbeschichtung auftritt, hat die Metallschicht 407 auf Erhöhungen 410-413 zwischen dem Graben 404 und den Kontaktlöchern 405, 406 eine Dicke d.
  • Im Elektropolierprozess wird ein Teil 408 der Metallschicht 407 entfernt. Metall wird vorzugsweise von den Erhöhungen 410-413 entfernt, während das Entfernen von Material in Teilen der Metallschicht 407 über dem Graben 404 mit kleinerer Rate geschieht. Es wird angenommen, dass dieser Effekt von der Tatsache, dass das elektrische Feld dort am stärksten ist, wo die Distanz zwischen der Elektrode und der Oberfläche der Metallschicht 407 minimal ist, was auf den erhöhten Teilen 410-413 der Halbleiterstruktur 400 der Fall ist, verursacht wird. Wo das elektrische Feld am stärksten ist, ist auch die Stromdichte am höchsten, was zu der höchsten Abtragrate in diesem Bereich führt.
  • Über den Erhöhungen 410-413 und den engen Kontaktlöchern 405, 406 wird ein Teil der Metallschicht 407 mit einer Dicke Δd1 entfernt. Über dem Graben 404 wird ein Teil der Metallschicht 407 mit einer Dicke Δd2, die kleiner als die Dicke Δd1 ist, entfernt. Dadurch glättet der Elektropolierprozess die Oberfläche der Metallschicht 407. Wenn nach dem Elektropolieren die Metallmenge, die im Graben 404 verbleibt, gerade ausreicht, um den Graben 404 zu füllen, ist die Dicke einer Metallschicht, die auf den Erhöhungen 410-413 der Halbleiterstruktur 400 bleibt, deutlich kleiner als in einem konventionellen Damasceneprozess.
  • Anschließend wird die Halbleiterstruktur 105, 400 aus der Beschichtungszelle 100 entfernt und ein chemisch-mechanischer Polierprozess durchgeführt. Dabei werden ein Überschuss der Metallschicht 407 und Teile der Saatschicht 403 und der Barrierenschicht 402 von den Erhöhungen 410-413 entfernt, die Erhöhungen 410-413 werden freigelegt und die Oberfläche der Halbleiterstruktur 400 wird eingeebnet. Damit erhält man eine Halbeiterstruktur ähnlich der in 2c gezeigten.
  • Da die Dicke der Metallschicht, die von den Erhöhungen der Halbleiterstruktur entfernt werden muss, kleiner als in einem Damasceneprozess nach dem Stand der Technik ist, werden die Anforderungen an den chemisch-mechanischen Polierprozess in einem Verfahren nach der vorliegenden Erfindung wesentlich verringert. Damit werden die Betriebskosten einer chemisch-mechanischen Poliervorrichtung und das Risiko nachteiliger Effekte des chemisch-mechanischen Polierens auf die Halbleiterstruktur vorteilhafterweise minimiert.
  • 5a zeigt eine Stromstärke If,a(t) eines ersten Stroms, der in einem Verfahren gemäß einer anderen Ausführungsform der vorliegenden Erfindung in einem ersten Zeitintervall von t = t0 bis t = t1, in dem die Galvanisierung durchgeführt wird, angelegt wird. Die Stromstärke If,a(t) umfasst mehrere positive Pulse 501-508. Jeder Puls hat eine Stromstärke I4 größer als Null und eine Dauer θ4. Wenn im ersten Zeitintervall eine Anzahl N4 positiver Pulse angelegt wird, hat ein Integral der Stromstärke If,a(t) des ersten Stroms über das erste Zeitintervall einen Wert N4I4θ4.
  • In anderen Ausführungsformen der vorliegenden Erfindung können die einzelnen positiven Pulse 501-508 unterschiedliche Stromstärken und/oder unterschiedliche Dauern haben.
  • 5b zeigt eine Stromstärke If,b(t) eines ersten Stroms, der in einem Verfahren gemäß einer weiteren Ausführungsform der vorliegenden Erfindung in einem ersten Zeitintervall von t = t0 bis t = t1, in dem die Galvanisierung durchgeführt wird, angelegt wird. Die Stromstärke If,b(t) hängt von der Zeit t ab wie A1sin(ω1t + φ1) + B1.
  • Hier ist A1 eine Amplitude einer Wechselstromkomponente des Stroms, ω1 eine Winkelfrequenz der Wechselstromkomponente, φ1 eine Phasenverschiebung und B1 ein Offset größer als Null. Ein Betrag der Amplitude A1 ist größer als der Offset B1. Deshalb umfasst die Stromstärke If,b(t) sowohl positive Pulse 509-512 als auch negative Pulse 513-515.
  • In anderen Ausführungsformen kann der Betrag der Amplitude A1 gleich dem Offset B1 sein. Damit umfasst die Stromstärke If,b(t) nur positive Pulse. Der Betrag der Amplitude A1 kann auch kleiner als der Offset B1 sein, so dass die Stromstärke If,b(t) während des ersten Zeitintervalls immer positiv ist.
  • 6a zeigt eine Stromstärke Is,a(t) eines zweiten Stroms, der in einem Verfahren gemäß einer weiteren Ausführungsform der vorliegenden Erfindung in einem zweiten Zeitintervall von t = t2 bis t = t3, in dem die Galvanisierung durchgeführt wird, angelegt wird. Die Stromstärke Is,a(t) umfasst mehrere negative Pulse 601-604 und mehrere positive Pulse 605-608. Auf jeden positiven Puls folgt ein negativer Puls. Die negativen Pulse 601-604 haben eine Stromstärke I5 kleiner als Null und eine Dauer θ5. Die positiven Pulse haben eine Stromstärke I6 größer als Null und eine Dauer θ6. Wenn eine Anzahl N6 positiver und negativer Pulse angelegt wird, hat ein Integral der Stromstärke Is,a(t) über das zweite Zeitintervall einen Wert N6 (I6θ6 + I5θ5). Beim Elektropolieren muss dieser Wert kleiner als Null sein, was dann der Fall ist, wenn |I6| θ6 > |I55 ist.
  • 6b zeigt eine Stromstärke Is,b(t) eines zweiten Stroms, der in einem Verfahren gemäß einer weiteren Ausführungsform der vorliegenden Erfindung in einem zweiten Zeitintervall von t2 bis t3, in dem das Elektropolieren durchgeführt wird, angelegt wird. Die Stromstärke Is,b(t) hat eine sinusförmige Zeitabhängigkeit, A2sin(ω2t + φ2) + B2,wobei A2 eine Stromstärke einer Wechselstromkomponente des Stroms, ω2 eine Winkelfrequenz und φ2 eine Phasenverschiebung ist. B2 ist ein Offset kleiner als Null. Ein Betrag des Offsets B2 ist gleich einem Betrag der Stromstärke A2. Damit umfasst die Stromstärke Is,b(t) mehrere negative Pulse 609-611, aber keine positiven Pulse.
  • In anderen Ausführungsformen kann der Betrag der Stromstärke A2 größer als der Betrag des Offsets B2 sein, so dass die Stromstärke Is,b(t) zusätzlich zu den negativen Pulsen 609-611 positive Pulse aufweist. Alternativ kann der Betrag der Stromstärke A2 kleiner als der Betrag des Offsets B2 sein, so dass die Stromstärke Is,b(t) im zweiten Zeitintervall immer positiv ist.
  • In anderen Ausführungsformen kann die Stromstärke des ersten Stroms während des ersten Zeitintervalls im Wesentlichen konstant und größer als Null sein und/oder die Stromstärke des zweiten Stroms kann während des zweiten Zeitintervalls im Wesentlichen konstant und kleiner als Null sein.
  • In weiteren Ausführungsformen der vorliegenden Erfindung wird nach dem Elektropolierprozess ein zweiter Galvanisierungsprozess durchgeführt. Das kann dadurch geschehen, dass in einem dritten Zeitintervall ein dritter Strom, der von der Elektrode 103 durch das Elektrolyt 102 zu der Halbleiterstruktur 105 fließt, angelegt wird. Eine Stromstärke des dritten Stroms kann eine Zeitabhängigkeit ähnlich der der Stromstärke des ersten Stroms in irgendeiner der oben beschriebenen Ausführungsformen haben. Auf den zweiten Galvanisierungsprozess kann ein zweiter Elektropolierprozess folgen. Das kann dadurch geschehen, dass in einem vierten Zeitintervall ein vierter Strom angelegt wird. Eine Stromstärke des vierten Stroms kann eine Zeitabhängigkeit ähnlich der Stromstärke des zweiten Stroms in den oben beschriebenen Ausführungsformen haben. In anderen Ausführungsformen können Dauern und/oder Stromstärken der Pulse und/oder die Form der Pulse von der beim zweiten Strom verwendeten abweichen.
  • Eine Beschichtungszelle kann einen Aufbau, wie in 1 gezeigt, haben. Die Beschichtungszelle 100 umfasst einen Behälter 101, der dafür geeignet ist, ein Elektrolyt 102 aufzunehmen, eine Elektrode 103 und einen Substrathalter 104. Der Substrathalter 104 ist dafür geeignet, eine Halbleiterstruktur 105 aufzunehmen und elektrischen Kontakt zu der Halbleiterstruktur 105 herzustellen. Ein Kontaktring 106 stellt elektrischen Kontakt zwischen der über der Halbleiterstruktur 105 ausgebildeten Saatschicht und dem Substrathalter 104 her. Eine Stromquelle 109 ist mit der Elektrode 103 und dem Substrathalter 104 verbunden. Eine Steuereinheit 110 ist dafür geeignet, die Stromquelle 109 so zu steuern, dass zwischen der Elektrode 103 und der Halbleiterstruktur 105 Ströme zum Abscheiden einer Metallschicht 107 auf der Halbleiterstruktur 105 in einem Galvanisierungsprozess und zum Glätten der Metallschicht 107 in einem Elektropolierprozess angelegt werden. Die Steuereinheit kann dafür geeignet sein, Ströme, deren Stromstärke eine Zeitabhängigkeit, wie in den vorher beschriebenen Verfahren gemäß der vorliegenden Erfindung hat, anzulegen.
  • Die Leistungsfähigkeit des Verfahrens gemäß der vorliegenden Erfindung kann von Prozessparametern, wie einer Temperatur des Elektrolyts, der Zeitabhängigkeit der angelegten Ströme, insbesondere Stromstärke und Dauer von Pulsen, Anzahlen angelegter Pulse und Winkelfrequenzen, der geometrischen Anordnung von Teilen der Beschichtungszelle, Konzentrationen von Komponenten des Elektrolyts, insbesondere Konzentrationen von Leitermetallionen und Additiven, und der Leitfähigkeit des Elektrolyts beeinflusst werden.
  • Maße für die Leistungsfähigkeit eines Verfahrens gemäß der vorliegenden Erfindung sind die gesamte Prozesszeit, die zum Abscheiden der Metallschicht benötigt wird, die Wahrscheinlichkeit der Entstehung eingeschlossener, mit Elektrolyt gefüllter Hohlräume in engen Kontaktlöchern und die nach dem Elektropolierprozess erreichte Rauhigkeit der Metallschicht.
  • Die gesamte Prozesszeit kann durch Variieren von Stromstärken von Strömen, die im Galvanisierungsprozess und im Elektropolierprozess angelegt werden, gesteuert werden. Eine Verringerung der gesamten Prozesszeit erhöht vorteilhafterweise den Durchsatz einer Beschichtungszelle und verringert Betriebskosten der Beschichtungszelle.
  • Eingeschlossene Hohlräume verschlechtern die Leitfähigkeitseigenschaften mit Metall gefüllter Kontaktlöcher. Die Wahrscheinlichkeit der Entstehung eingeschlossener Hohlräume kann wesentlich verringert werden, wenn die Stromstärke des im Elektropolierprozess angelegten ersten Stroms sowohl positive als auch negative Pulse umfasst, wie in den mit Bezug auf 4 und 6b beschriebenen Ausführungsformen und/oder Additive zum Elektrolyt hinzugefügt werden. Damit kann die Wahrscheinlichkeit eines Versagens von Verbindungen in der fertigen Halbleiterstruktur vorteilhafterweise verringert werden.
  • Ein Verringern der nach dem Ende des Elektropolierprozesses erhaltenen Rauhigkeit der Metallschicht verringert vorteilhafterweise die Menge an Leitermetall, die beim chemisch-mechanischen Polieren entfernt werden muss. Es wurde empirisch gezeigt, dass Anlegen eines Stroms mit negativen Pulsen im zweiten Zeitintervall, indem das Elektropolieren durchgeführt wird, wie in den mit Bezug auf 4, 6a und 6b beschriebenen Ausführungsformen, zu einer effektiven Abtragung von Überschussmetall in Bereichen über den Erhöhungen der Halbleiterstruktur führt.
  • Ausführungsformen der vorliegenden Erfindung können eine Optimierung der Prozessparameter umfassen. Teststrukturen mit Kontaktlöchern und/oder Gräben verschiedener Durchmesser und Tiefen können verwendet werden, um die Auswirkung einer Veränderung der Prozessparameter auf die Leistung des Verfahrens nach der vorliegenden Erfindung zu untersuchen. Eine Teststruktur kann mikroskopisch, beispielsweise durch optische Mikroskopie und/oder Elektronenmikroskopie, und/oder durch Messungen elektrischer Eigenschaften der Teststruktur, beispielsweise der Leitfähigkeit eines elektrischen Pfads mit mindestens einem Kontaktloch und/oder mindestens einem metallgefüllten Graben untersucht werden. Diese Untersuchungen können nach dem Abschluss einer Abfolge von Galvanisieren, Elektropolieren und chemisch-mechanischem Polieren durchgeführt werden. Alternativ kann ein Verfahren zum Ausbilden einer Schicht eines Metalls auf einer Halbleiterstruktur gemäß der vorliegenden Erfindung zum Untersuchen der Teststruktur unterbrochen werden.
  • In einem Verfahren gemäß der vorliegenden Erfindung müssen die Galvanisierung und das Elektropolieren nicht, wie in den oben beschriebenen Ausführungsformen, im selben Elektrolytbad durchgeführt werden. In anderen Ausführungsformen wird im Galvanisierungsprozess die Halbleiterstruktur in Kontakt mit einem ersten Elektrolyt gebracht. Anschließend wird die Halbleiterstruktur vom ersten Elektrolyt entfernt und in Kontakt mit einem zweiten Elektrolyt gebracht. Das erste und das zweite Elektrolyt können sich in der Konzentration von Komponenten wie Leitermetallionen, Säuren und/oder Additiven unterscheiden. Das erste und das zweite Elektrolyt können eine unterschiedliche Temperatur und/oder eine unterschiedliche Leitfähigkeit haben. Der Galvanisierungsprozess und der Elektropolierprozess können in Beschichtungszellen mit einer unterschiedlichen geometrischen Anordnung der Elektrode und der Halbleiterstruktur durchgeführt werden.
  • Bringen der Halbleiterstruktur und/oder der Elektrode in Kontakt mit einem Elektrolyt muss nicht Eintauchen der Halbleiterstruktur und/oder der Elektrode in das Elektrolyt umfassen. Beispielsweise kann in anderen Ausführungsformen der vorliegenden Erfindung ein Elektrolytzerstäuber verwendet werden.

Claims (38)

  1. Verfahren zum Ausbilden einer Schicht aus einem Metall auf einer Halbleiterstruktur mit: Bringen einer Elektrode in Kontakt mit einem Elektrolyt; Bringen der Halbleiterstruktur in Kontakt mit dem Elektrolyt; Abscheiden des Metalls auf der Halbleiterstruktur durch Anlegen eines ersten Stroms in einem ersten Zeitintervall, der von der Elektrode durch das Elektrolyt zu der Halbleiterstruktur fließt, wobei der erste Strom mehrere erste positive Pulse und mehrere erste negative Pulse hat, und wobei ein Integral des ersten Stroms über das erste Zeitintervall einen ersten Wert größer als Null hat, und wobei eine Überbeschichtung erfolgt; und Elektropolieren der Halbleiterstruktur nach dem Abscheiden des Metalls, zum Entfernen der Überbeschichtung durch Anlegen eines zweiten Stroms in einem zweiten Zeitintervall, der von der Elektrode durch das Elektrolyt zu der Halbleiterstruktur fließt, wobei der zweite Strom mehrere negative Pulse aufweist und wobei ein Integral des zweiten Stroms über das zweite Zeitintervall einen zweiten Wert kleiner als Null hat, und durch zusätzliches anschließendes chemisch-mechanisches Polieren.
  2. Verfahren zum Ausbilden einer Schicht aus einem Metall auf einer Halbleiterstruktur wie in Anspruch 1, wobei ein Betrag des ersten Werts größer als ein Betrag des zweiten Werts ist.
  3. Verfahren zum Ausbilden einer Schicht aus einem Metall auf einer Halbleiterstruktur wie in Anspruch 1, wobei der zweite Strom zusätzlich mehrere zweite positive Pulse aufweist.
  4. Verfahren zum Ausbilden einer Schicht aus einem Metall auf einer Halbleiterstruktur wie in Anspruch 3, wobei auf jeden der zweiten negativen Pulse mindestens einer der mehreren zweiten positiven Pulse folgt.
  5. Verfahren zum Ausbilden einer Schicht aus einem Metall auf einer Halbleiterstruktur wie in Anspruch 3, wobei die zweiten negativen Pulse und die zweiten positiven Pulse eine im Wesentlichen rechteckige Form haben.
  6. Verfahren zum Ausbilden einer Schicht aus einem Metall auf einer Halbleiterstruktur wie in Anspruch 1, wobei die ersten positiven Pulse und die ersten negativen Pulse eine im Wesentlichen rechteckige Form haben.
  7. Verfahren zum Ausbilden einer Schicht aus einem Metall auf einer Halbleiterstruktur wie in Anspruch 1, wobei auf jeden der ersten positiven Pulse mindestens einer der ersten negativen Pulse folgt.
  8. Verfahren zum Ausbilden einer Schicht aus einem Metall auf einer Halbleiterstruktur wie in Anspruch 1, wobei der erste Strom von der Zeit t im Wesentlichen wie A1·sin(ω1·t + φ1) + B1 abhängt, wobei A1 eine erste Amplitude, ω1 eine erste Winkelfrequenz, φ1 eine erste Phasenverschiebung und B1 ein erster Offset größer als Null ist.
  9. Verfahren zum Ausbilden einer Schicht aus einem Metall auf einer Halbleiterstruktur wie in Anspruch 8, wobei ein Betrag von A1 größer als ein Betrag von B1 ist.
  10. Verfahren zum Ausbilden einer Schicht aus einem Metall auf einer Halbleiterstruktur wie in Anspruch 1, wobei die zweite Stromstärke von der Zeit t im Wesentlichen wie A2·sin(ω2·t + φ2) + B2 abhängt, wobei A2 eine zweite Amplitude, ω2 eine zweite Winkelfrequenz, φ2 eine erste Phasenverschiebung und B2 ein zweiter Offset größer als Null ist.
  11. Verfahren zum Ausbilden einer Schicht aus einem Metall auf einer Halbleiterstruktur wie in Anspruch 10, wobei ein Betrag von A2 im Wesentlichen gleich einem Betrag von B2 ist.
  12. Verfahren zum Ausbilden einer Schicht aus einem Metall auf einer Halbleiterstruktur wie in Anspruch 1, wobei das Inkontaktbringen der ersten Elektrode und der Halbleiterstruktur mit dem Elektrolyt mindestens teilweises Eintauchen der Elektrode und der Halbleiterstruktur in das Elektrolyt umfasst.
  13. Verfahren zum Ausbilden einer Schicht aus einem Metall auf einer Halbleiterstruktur wie in Anspruch 1, zusätzlich mit Abscheiden einer elektrisch leitfähigen Saatschicht.
  14. Verfahren zum Ausbilden einer Schicht aus einem Metall auf einer Halbleiterstruktur wie in Anspruch 13, wobei das Abscheiden der elektrisch leitfähigen Saatschicht physikalische Dampfabscheidung und/oder chemische Dampfabscheidung umfasst.
  15. Verfahren zum Ausbilden einer Schicht aus einem Metall auf einer Halbleiterstruktur wie in Anspruch 13, wobei das Abscheiden der elektrisch leitfähigen Saatschicht stromlose Abscheidung umfasst.
  16. Verfahren mit: Bereitstellen einer Halbleiterstruktur mit mindestens einer Vertiefung und mindestens einer Erhöhung; Galvanisieren der Halbleiterstruktur zum Abscheiden einer Schicht aus einem Metall auf der Halbleiterstruktur und zum Füllen der mindestens einen Vertiefung mit dem Metall, und zum Bilden einer Überbeschichtung über der mindestens einen Vertiefung und über der mindestens einen Erhöhung, wobei die Dicke der Überbeschichtung über der mindestens einen Erhöhung größer ist als über der Vertiefung; Elektropolieren der Halbleiterstruktur nach dem Abscheiden der Schicht aus Metall zum vorzugsweisen Entfernen des Metalls der Überbeschichtung von der mindestens einen Erhöhung; und chemisch-mechanischem Polieren nach dem Elektropolieren der Halbleiterstruktur, wobei das chemisch-mechanische Polieren einen Überschuss des Metalls von der mindestens einen Erhöhung entfernt und die Oberfläche der Halbleiterstruktur einebnet; wobei das Galvanisieren durchgeführt wird durch: Inkontaktbringen einer Elektrode mit einem Elektrolyt; Inkontaktbringen der Halbleiterstruktur mit dem Elektrolyt; Anlegen eines ersten Stroms, der von der Elektrode durch das Elektrolyt zu der Halbleiterstruktur fließt, in einem ersten Zeitintervall, wobei der erste Strom ein Integral über das erste Zeitintervall aufweist, das einen ersten Wert größer als Null hat; und wobei das Elektropolieren durchgeführt wird, indem in einem zweiten Zeitintervall ein zweiter Strom, der von der Elektrode durch das selbe Elektrolyt wie beim Galvanisieren zu der Halbleiterstruktur fließt, angelegt wird, wobei der zweite Strom mehrere negative Pulse aufweist, und wobei ein Integral des zweiten Stroms über das zweite Zeitintervall einen zweiten Wert kleiner als Null hat.
  17. Verfahren wie in Anspruch 16, wobei das Inkontaktbringen der Elektrode und der Halbleiterstruktur mit dem Elektrolyt mindestens teilweises Eintauchen der Elektrode und der Halbleiterstruktur in das Elektrolyt umfasst.
  18. Verfahren wie in Anspruch 16, wobei ein Betrag des ersten Werts größer als ein Betrag des zweiten Werts ist.
  19. Verfahren wie in Anspruch 18, wobei das erste Zeitintervall länger als das zweite Zeitintervall ist.
  20. Verfahren wie in Anspruch 16, wobei der erste Strom mehrere erste positive Pulse aufweist.
  21. Verfahren wie in Anspruch 20, wobei der erste Strom zusätzlich mehrere erste negative Pulse aufweist.
  22. Verfahren wie in Anspruch 21, wobei die ersten positiven Pulse und die ersten negativen Pulse eine im Wesentlichen rechteckige Form haben.
  23. Verfahren wie in Anspruch 21, wobei auf jeden der ersten positiven Pulse mindestens einer der ersten negativen Pulse folgt.
  24. Verfahren wie in Anspruch 16, wobei der zweite Strom zusätzlich mehrere zweite positive Pulse aufweist.
  25. Verfahren wie in Anspruch 24, wobei die zweiten negativen Pulse und die zweiten positiven Pulse eine im Wesentlichen rechteckige Form haben.
  26. Verfahren wie in Anspruch 16, wobei der erste Strom von der Zeit t im Wesentlichen wie A1·sin(ω1·t + φ1) + B1 abhängt, wobei A1 eine erste Amplitude, ω1 eine erste Winkelfrequenz, φ1 eine erste Phasenverschiebung und B1 ein erster Offset größer als Null ist.
  27. Verfahren wie in Anspruch 26, wobei ein Betrag von A1 im Wesentlichen gleich einem Betrag von B1 ist.
  28. Verfahren wie in Anspruch 16, wobei der zweite Strom von der Zeit t im Wesentlichen wie A2·sin(ω2·t + φ2) + B2 abhängt, wobei A2 eine zweite Amplitude, ω2 eine zweite Winkelfrequenz, φ2 eine zweite Phasenverschiebung und B2 ein zweiter Offset kleiner als Null ist.
  29. Verfahren wie in Anspruch 28, wobei ein Betrag von A2 gleich einem Betrag B2 ist.
  30. Verfahren wie in Anspruch 16, wobei der erste Strom konstant und größer als Null ist.
  31. Verfahren wie in Anspruch 16, wobei die mindestens eine Vertiefung ein Kontaktloch und/oder einen Graben umfasst.
  32. Verfahren wie in Anspruch 16, zusätzlich mit Abscheiden einer elektrisch leitfähigen Saatschicht.
  33. Verfahren wie in Anspruch 32, wobei das Abscheiden der Saatschicht physikalische Dampfabscheidung und/oder chemische Dampfabscheidung umfasst.
  34. Verfahren wie in Anspruch 32, wobei das Abscheiden der Saatschicht stromlose Beschichtung umfasst.
  35. Verfahren wie in Anspruch 16, zusätzlich mit einem zweiten Galvanisieren der Halbleiterstruktur zum Erhöhen einer Dicke der Schicht des Metalls.
  36. Verfahren wie in Anspruch 35, wobei das zweite Galvanisieren nach dem Elektropolieren durchgeführt wird.
  37. Verfahren wie in Anspruch 35, zusätzlich mit einem zweiten Elektropolieren der Halbleiterstruktur.
  38. Verfahren wie in Anspruch 37, wobei das zweite Elektropolieren nach dem zweiten Galvanisieren durchgeführt wird.
DE10314502A 2003-03-31 2003-03-31 Verfahren zum elektrolytischen Beschichten einer Halbleiterstruktur Expired - Lifetime DE10314502B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10314502A DE10314502B4 (de) 2003-03-31 2003-03-31 Verfahren zum elektrolytischen Beschichten einer Halbleiterstruktur
US10/629,106 US20040188260A1 (en) 2003-03-31 2003-07-29 Method of plating a semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10314502A DE10314502B4 (de) 2003-03-31 2003-03-31 Verfahren zum elektrolytischen Beschichten einer Halbleiterstruktur

Publications (2)

Publication Number Publication Date
DE10314502A1 DE10314502A1 (de) 2004-11-04
DE10314502B4 true DE10314502B4 (de) 2008-06-12

Family

ID=32980830

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10314502A Expired - Lifetime DE10314502B4 (de) 2003-03-31 2003-03-31 Verfahren zum elektrolytischen Beschichten einer Halbleiterstruktur

Country Status (2)

Country Link
US (1) US20040188260A1 (de)
DE (1) DE10314502B4 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084866B2 (en) * 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US20050224358A1 (en) * 2004-03-30 2005-10-13 Lsi Logic Corporation Method for improved local planarity control during electropolishing
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
SG120200A1 (en) 2004-08-27 2006-03-28 Micron Technology Inc Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US20070045120A1 (en) * 2005-09-01 2007-03-01 Micron Technology, Inc. Methods and apparatus for filling features in microfeature workpieces
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
SG150410A1 (en) * 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US9714474B2 (en) * 2010-04-06 2017-07-25 Tel Nexx, Inc. Seed layer deposition in microscale features
US20120097547A1 (en) * 2010-10-25 2012-04-26 Universiteit Gent Method for Copper Electrodeposition
US8956974B2 (en) * 2012-06-29 2015-02-17 Micron Technology, Inc. Devices, systems, and methods related to planarizing semiconductor devices after forming openings
CN113629006B (zh) * 2021-07-26 2024-04-23 长江存储科技有限责任公司 形成铜结构的方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4666567A (en) * 1981-07-31 1987-05-19 The Boeing Company Automated alternating polarity pulse electrolytic processing of electrically conductive substances
WO1999018266A1 (en) * 1997-10-06 1999-04-15 Learonal, Inc. Programmed pulse electroplating process
US5972192A (en) * 1997-07-23 1999-10-26 Advanced Micro Devices, Inc. Pulse electroplating copper or copper alloys
EP1050902A2 (de) * 1999-05-03 2000-11-08 Motorola, Inc. Verfahren zur Herstellung einer Kupferschicht auf einer Halbleiterscheibe
WO2001021294A2 (en) * 1999-09-24 2001-03-29 Semitool, Inc. Pattern dependent surface profile evolution of electrochemically deposited metal
US6297157B1 (en) * 1999-11-01 2001-10-02 Advanced Micro Devices, Inc. Time ramped method for plating of high aspect ratio semiconductor vias and channels
US6309528B1 (en) * 1999-10-15 2001-10-30 Faraday Technology Marketing Group, Llc Sequential electrodeposition of metals using modulated electric fields for manufacture of circuit boards having features of different sizes
US6319384B1 (en) * 1998-10-14 2001-11-20 Faraday Technology Marketing Group, Llc Pulse reverse electrodeposition for metallization and planarization of semiconductor substrates
NL1015348C2 (nl) * 2000-05-31 2001-12-03 D R P P B V Dutch Reverse Puls Methode ter verbetering van electrolytische metaal neerslagverdeling op een substraat met behulp van Periodic Reversal Current waarbij gebruik wordt gemaakt van Oplosbare-, Inerte- en Hybride Anoden.
US20020074234A1 (en) * 2000-12-18 2002-06-20 Dubin Valery M. Method of copper electroplating
US20030038036A1 (en) * 2001-08-27 2003-02-27 Collins Dale W. Method of direct electroplating on a low conductivity material, and electroplated metal deposited therewith

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1785389A (en) * 1929-01-14 1930-12-16 Robert J Piersol Process for controlling electroplating
US2559263A (en) * 1947-05-15 1951-07-03 Wallace & Sons Mfg Company R Electropolishing of metals
US3716464A (en) * 1969-12-30 1973-02-13 Ibm Method for electrodepositing of alloy film of a given composition from a given solution
US6397157B1 (en) * 1999-07-02 2002-05-28 General Electric Company Method and apparatus for real time measurement of three phase electrical parameters
US6557638B2 (en) * 2000-09-14 2003-05-06 Fmc Technologies, Inc. Concentric tubing completion system
US6750144B2 (en) * 2002-02-15 2004-06-15 Faraday Technology Marketing Group, Llc Method for electrochemical metallization and planarization of semiconductor substrates having features of different sizes

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4666567A (en) * 1981-07-31 1987-05-19 The Boeing Company Automated alternating polarity pulse electrolytic processing of electrically conductive substances
US5972192A (en) * 1997-07-23 1999-10-26 Advanced Micro Devices, Inc. Pulse electroplating copper or copper alloys
WO1999018266A1 (en) * 1997-10-06 1999-04-15 Learonal, Inc. Programmed pulse electroplating process
US6319384B1 (en) * 1998-10-14 2001-11-20 Faraday Technology Marketing Group, Llc Pulse reverse electrodeposition for metallization and planarization of semiconductor substrates
EP1050902A2 (de) * 1999-05-03 2000-11-08 Motorola, Inc. Verfahren zur Herstellung einer Kupferschicht auf einer Halbleiterscheibe
WO2001021294A2 (en) * 1999-09-24 2001-03-29 Semitool, Inc. Pattern dependent surface profile evolution of electrochemically deposited metal
US6309528B1 (en) * 1999-10-15 2001-10-30 Faraday Technology Marketing Group, Llc Sequential electrodeposition of metals using modulated electric fields for manufacture of circuit boards having features of different sizes
US6297157B1 (en) * 1999-11-01 2001-10-02 Advanced Micro Devices, Inc. Time ramped method for plating of high aspect ratio semiconductor vias and channels
NL1015348C2 (nl) * 2000-05-31 2001-12-03 D R P P B V Dutch Reverse Puls Methode ter verbetering van electrolytische metaal neerslagverdeling op een substraat met behulp van Periodic Reversal Current waarbij gebruik wordt gemaakt van Oplosbare-, Inerte- en Hybride Anoden.
US20020074234A1 (en) * 2000-12-18 2002-06-20 Dubin Valery M. Method of copper electroplating
US20030038036A1 (en) * 2001-08-27 2003-02-27 Collins Dale W. Method of direct electroplating on a low conductivity material, and electroplated metal deposited therewith

Also Published As

Publication number Publication date
DE10314502A1 (de) 2004-11-04
US20040188260A1 (en) 2004-09-30

Similar Documents

Publication Publication Date Title
DE10314502B4 (de) Verfahren zum elektrolytischen Beschichten einer Halbleiterstruktur
DE69836313T2 (de) Verfahren zum selektiven Füllen von Gräben mit leitendem Metall
DE60025773T2 (de) Verfahren zur Herstellung einer Kupferschicht auf einer Halbleiterscheibe
US6534116B2 (en) Plating method and apparatus that creates a differential between additive disposed on a top surface and a cavity surface of a workpiece using an external influence
DE69929607T2 (de) Metallisierungsstrukturen für mikroelektronische anwendungen und verfahren zur herstellung dieser strukturen
TWI434963B (zh) 藉由電鍍用金屬塗覆基材表面之方法
US20060252254A1 (en) Filling deep and wide openings with defect-free conductor
US20030070941A1 (en) Apparatus and method for evaluating plating solution and apparatus and method for fabricating electronic device
DE102015219012B4 (de) Verfahren zur Herstellung einer Halbleiterstruktur, die eine Schicht aus einem ersten Metall zwischen einer Diffusionsbarrierenschicht und einem zweiten Metall umfasst
US6858121B2 (en) Method and apparatus for filling low aspect ratio cavities with conductive material at high rate
DE10232612B4 (de) Vorrichtung und Verfahren zur Überwachung eines elektrolytischen Prozesses
US6541379B2 (en) Wiring forming method for semiconductor device
DE10319135B4 (de) Verfahren zum Elektroplattieren von Kupfer über einer strukturierten dielektrischen Schicht, um die Prozess-Gleichförmigkeit eines nachfolgenden CMP-Prozesses zu verbessern
DE10355953A1 (de) Verfahren zum Galvanisieren und Kontaktvorsprungsanordnung
DE69914294T2 (de) Verfahren zur Herstellung einer leitenden Struktur
US7229916B2 (en) Method of manufacturing a semiconductor device
DE19958202C2 (de) Verfahren zur Herstellung einer Metallschicht mit einer vorgegebenen Dicke
US20050211564A1 (en) Method and composition to enhance wetting of ECP electrolyte to copper seed
DE60036052T2 (de) Verbesserung der Qualität einer in einem Plattierungsbad abgeschiedenen metallhaltigen Schicht
EP2028686A1 (de) Verfahren zum galvanischen Aufbringen eines Metalls, insbesondere von Kupfer, und Verwendung dieses Verfahrens
US20090065365A1 (en) Method and apparatus for copper electroplating
EP2244287B1 (de) Vorbehandlungsverfahren zur Steigerung der Kupferinsel-Dichte und zur Verbesserung der Haftung von Cu auf Grenzschichten
EP1307905A2 (de) Plattierungsverfahren welches durch äusseren einfluss eine spannungsdifferenz zwischen einem zusatzstoff auf einer höheren oberfläche und einer vertiefung eines werkstücks erzeugt und vorrichtung
TW201804022A (zh) 利用四甲銨之銅電鍍方法
US20080110759A1 (en) Self Terminating Overburden Free Plating (STOP) Of Metals On Patterned Wafers

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right