DE10355953A1 - Verfahren zum Galvanisieren und Kontaktvorsprungsanordnung - Google Patents

Verfahren zum Galvanisieren und Kontaktvorsprungsanordnung Download PDF

Info

Publication number
DE10355953A1
DE10355953A1 DE10355953A DE10355953A DE10355953A1 DE 10355953 A1 DE10355953 A1 DE 10355953A1 DE 10355953 A DE10355953 A DE 10355953A DE 10355953 A DE10355953 A DE 10355953A DE 10355953 A1 DE10355953 A1 DE 10355953A1
Authority
DE
Germany
Prior art keywords
layer
base layer
copper
tin
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10355953A
Other languages
English (en)
Other versions
DE10355953B4 (de
Inventor
Johann Helneder
Holger Torwesten
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10355953A priority Critical patent/DE10355953B4/de
Priority to PCT/EP2004/052999 priority patent/WO2005053012A1/de
Priority to US10/580,740 priority patent/US20070246133A1/en
Priority to EP04819243A priority patent/EP1687846A1/de
Priority to CNB2004800352077A priority patent/CN100508147C/zh
Publication of DE10355953A1 publication Critical patent/DE10355953A1/de
Application granted granted Critical
Publication of DE10355953B4 publication Critical patent/DE10355953B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/0347Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/036Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361Physical or chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/039Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/039Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03914Methods of manufacturing bonding areas involving a specific sequence of method steps the bonding area, e.g. under bump metallisation [UBM], being used as a mask for patterning other parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0502Disposition
    • H01L2224/05022Disposition the internal layer being at least partially embedded in the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0502Disposition
    • H01L2224/05026Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184Tungsten [W] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05571Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • H01L2224/11472Profile of the lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13023Disposition the whole bump connector protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01032Germanium [Ge]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01052Tellurium [Te]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01058Cerium [Ce]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01073Tantalum [Ta]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01075Rhenium [Re]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01327Intermediate phases, i.e. intermetallics compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/04944th Group
    • H01L2924/04941TiN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/04955th Group
    • H01L2924/04953TaN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

Erläutert wird unter anderem ein Verfahren zum Galvanisieren, bei dem bspw. eine Kupferschicht (24) unter Verwendung eines Resists (26) strukturiert wird. Eine unter der Kupferschicht (24) liegende Barriereschicht (22) wird in Bereichen ohne Kupferschicht zum Heranführen des Galvanisierungsstroms verwendet. Mit dem Verfahren lassen sich Lötbumps hoher Qualität herstellen.

Description

  • Die Erfindung betrifft ein Verfahren zum Galvanisieren, bei dem die folgenden Schritte ausgeführt werden:
    • – Aufbringen einer elektrisch leitfähigen Grundschicht auf ein Substrat,
    • – Aufbringen einer im Vergleich zu der Grundschicht besser elektrisch leitenden Hilfsschicht nach dem Aufbringen der Grundschicht,
    • – Aufbringen einer Maskenschicht nach dem Aufbringen der Hilfsschicht, z.B. einer Resistschicht,
    • – Erzeugen einer Maske mit mindestens einer Maskenöffnung aus der Maskenschicht,
    • – Galvanisieren einer Schicht in der Maskenöffnung.
  • Das Substrat ist beispielsweise ein Halbleitersubstrat mit einer Metallisierungslage oder mit mehreren Metallisierungslagen. Häufig werden Silizium-Halbleitersubstrate eingesetzt. Die Metallisierung enthält beispielsweise mehr als achtzig Atomprozent Aluminium oder mehr als achtzig Atomprozent Kupfer.
  • Die elektrisch leitfähige Grundschicht ist bspw. eine Haftvermittlungsschicht zur Erhöhung der mechanischen Haftung und/oder eine Diffusionsbarriereschicht zur Verhinderung der Diffusion. Beispielsweise werden Titannitridschichten als Kupferbarriereschichten verwendet. Im Zusammenhang mit einem Kontaktvorsprung wird die Grundschicht und Hilfsschicht in der Fachsprache auch als "Under Bump Metallization" (UBM) bezeichnet.
  • Kupfer ist ein sehr preiswertes Material mit einer hohen elektrischen Leitfähigkeit. Somit eignet sich eine Kupferschicht gut zum Heranführen des Stromes beim Galvanisieren.
  • Deshalb ist Kupfer ein Material, das Häufig als Material für die Hilfsschicht eingesetzt wird.
  • Die Maskenschicht ist bspw. eine Resistschicht, die mit einem fotolithografischen Verfahren strukturiert wird. In der Maskenöffnung wird bspw. ein Kontaktvorsprung aus einem lötfähigen Material galvanisch abgeschieden, der in der Fachsprache auch als "Lötbump" bezeichnet wird. Als Lötmaterial werden bspw. Zinnlegierungen verwendet, insbesondere Zinn-Blei-Legierungen oder umweltverträglichere Zinn-Silber-Legierungen.
  • Die Grundschicht, die Hilfsschicht und die Maskenschicht werden vorzugsweise ganzflächig aufgebracht. Die Grundschicht und die Hilfsschicht werden bspw. aufgesputtert.
  • Beim Galvanisieren wird das zu beschichtende Substrat in ein Elektrolytbad eingetaucht und als Kathode geschaltet. Auf Grund der durch die Spannung hervorgerufenen elektrochemischen Vorgänge scheidet sich Material – die sog. Kationen – aus dem Elektrolyten auf dem Substrat ab. Optionale Zusätze im Elektrolytbad ermöglichen die gezielte Beeinflussung bestimmter Eigenschaften der abgeschiedenen Schicht.
  • Es ist Aufgabe der Erfindung, ein verbessertes Verfahren zum Galvanisieren anzugeben, mit dem sich insbesondere Kontaktvorsprünge mit guten mechanischen und elektrischen Eigenschaften Herstellen lassen. Außerdem soll ein Kontaktvorsprung angegeben werden, der gute mechanische und elektrische Eigenschaften besitzt.
  • Die auf das Verfahren bezogene Aufgabe wird durch ein Verfahren mit den im Patentanspruch 1 angegebenen Verfahrensschritten gelöst. Weiterbildungen sind in den Unteransprüchen angegeben.
  • Bei dem erfindungsgemäßen Verfahren werden zusätzlich zu den eingangs genannten Verfahrenschritten die folgenden Schritte ausgeführt:
    • – Strukturieren der Hilfsschicht unter Verwendung der Maske bzw. Resistmaske, wobei die Grundschicht nicht oder nicht vollständig gemäß der Resistmaske strukturiert wird,
    • – Galvanisieren einer Schicht in der Resistöffnung nach dem Strukturieren der Hilfsschicht.
  • Die Erfindung geht von der Überlegung aus, dass die Hilfsschicht einerseits für ein schnelles Galvanisieren mit homogenem Schichtwachstum erforderlich ist. Andererseits sind Reste der Hilfsschicht unter der abgeschiedenen Schicht oft störend, bspw. hinsichtlich von Korrosion oder hinsichtlich der Bildung bestimmter Grenzflächen. Deshalb wird die Hilfsschicht bei dem erfindungsgemäßen Verfahren mit einer ohnehin für das Festlegen des Galvanisierungsgebietes erforderlichen Maske unterhalb einer Resistöffnung entfernt. Dabei wird jedoch die Grundschicht unterhalb der Resistöffnung nicht mit entfernt. Die Grundschicht ist ebenfalls elektrisch leitfähig und damit zum Stromtransport beim Galvanisieren geeignet.
  • Die geringere Stromtragfähigkeit der Grundschicht fällt nicht so stark ins Gewicht, da die Hilfsschicht bis an die Maskenöffnung heran vorhanden ist und zum Stromtransport genutzt wird. In dem im Vergleich zur Substratoberfläche vergleichsweise kleinen Galvanisierungsgebiet wird die Stromtragfähigkeit mit zunehmender Dicke der abgeschiedenen Schicht erhöht. Bspw. hat das Galvanisierungsgebiet eine Fläche kleiner 40 Prozent oder kleiner 20 Prozent der Substratoberfläche.
  • Durch das erfindungsgemäße Verfahren lassen sich neue Schichtfolgen galvanisch abscheiden, weil Beschränkungen durch die Hilfsschicht umgangen werden. Damit lassen sich insbesondere Kontaktvorsprünge mit guten elektrischen Eigenschaften, insbesondere mit hoher Beständigkeit gegen Elektromigration, und mit einer hohen mechanischen Haftung herstel len. Die Kontaktvorsprünge sind insbesondere für die Flip-Chip-Technik bzw. für die Plättchenschnellmontagetechnik geeignet, bei der eine Vielzahl von Verbindungen gleichzeitig durch Löten, durch Mikroschweißen oder durch Kleben mit Leitklebstoff oder mit Leitlack hergestellt werden.
  • Bei einer Weiterbildung werden die folgenden Schritte ausgeführt:
    • – Galvanisieren mit einer Anfangs-Stromdichte in einer Anfangsphase,
    • – Galvanisieren mit einer im Vergleich zu der Stromdichte während der Anfangsphase höheren Haupt-Stromdichte in einer der Anfangsphase folgenden Hauptphase.
  • Durch diese Vorgehensweise wird der geringeren Stromtragfähigkeit der Grundschicht Rechnung getragen, weil in der Anfangsphase mit einer vergleichsweise geringen Stromdichte eine Schicht mit einer größeren elektrischen Leitfähigkeit als die Grundschicht am Boden der die Hilfsschicht durchdringenden Öffnungen abgeschieden wird. Erst wenn diese Schicht bspw. eine der Dicke der Hilfsschicht entsprechende Leitfähigkeit (z.B. größere Schichtdicke) besitzt, d.h. die Hilfsschicht ist mit einem anderen Material wieder "repariert" worden, wird die Stromdichte auf den hohen Wert erhöht, um schnell zu Galvanisieren.
  • Bei einer Weiterbildung beträgt die Stromdichte in der Anfangsphase weniger als 50 Prozent der Stromdichte in der Hauptphase. Die Anfangsphase ist länger als fünf Sekunden und kürzer als fünf Minuten. Der Übergang von der Anfangsphase zur Hauptphase erfolgt bei einer Ausgestaltung mit gleichmäßigem Stromanstieg über die Zeit. Bei einer anderen Ausgestaltung wird gemäß einer Stufenfolge die Stromdichte mehrfach erhöht, wobei zwischenzeitlich gleich bleibende Stromdichten verwendet werden. Auch eine Überlagerung dieser Stromdichtefunktionen mit Stromimpulsen wird durchgeführt.
  • Bei einer Weiterbildung ist die Stromdichte in der Hauptphase größer als 0,2 Ampere pro Quadratdezimeter und kleiner als 10 Ampere pro Quadratdezimeter (ASD Ampere per square decimeter), bspw. bei 0,5 A/cm-2. Die genannten Stromdichtewerte beziehen sich auf die geöffnete Resistfläche auf der Waferoberfläche.
  • Bei einer nächsten Weiterbildung werden die folgenden Schritte ausgeführt:
    • – Aufbringen einer Isolierschicht vor dem Aufbringen der Grundschicht,
    • – Strukturieren der Isolierschicht unter Erzeugen einer Kontaktöffnung vor dem Aufbringen der Grundschicht.
  • Die Isolierschicht ist im Fall eines Kontaktvorsprungs bspw. eine Passivierungsschicht die bspw. eine Siliziumoxidschicht und/oder eine Siliziumnitridschicht enthält. Die Kontaktöffnung liegt unterhalb der Maskenöffnung für das Galvanisieren. Wird die Maskenöffnung etwas breiter gewählt als die Kontaktöffnung, so ist das Entfernen der Reste der bereits vorstrukturierten Hilfsschicht und der außerhalb der zu erzeugenden Anordnung liegenden Teile der Grundschicht erleichtert, da die Isolierschicht als Ätzstopschicht genutzt wird.
  • Bei einer nächsten Weiterbildung ist die Grundschicht eine Barriereschicht gegen Kupferdiffusion. Die Hilfsschicht enthält Kupfer oder besteht aus Kupfer und ist somit zum Zuführen des Galvanisierungsstroms besonders gut geeignet. Jedoch ist Kupfer auch ein Material, dass bei Feuchtigkeit besonders korrosiv ist, da besonders leicht Mischoxide entstehen, die auch als Grünspan bezeichnet werden. Diese Mischoxide verringern die Haftung der Schichten in der zu erzeugenden Anordnung erheblich. Auch die Stromleitfähigkeit während des Betriebs der integrierten Schaltungsanordnung würde somit erheblich verringert werden. Da die Hilfsschicht vollständig entfernt wird, insbesondere in dem Bereich, in dem die Schicht galvanisch abgeschieden wird bzw. in dem die Schichten galvanisch abgeschieden werden, kommen diese Nachteile nicht zum Tragen, insbesondere wenn die Anordnung auch im Übrigen kupferfrei ist. Insbesondere sind auch keine zusätzlichen Maßnahmen erforderlich, um kupferhaltige Schichten einzukapseln und so vor Feuchtigkeit zu schützen.
  • Bei einer anderen Weiterbildung werden die folgenden Schritte durchgeführt:
    • – Galvanisieren einer Sockelschicht,
    • – Galvanisieren einer Deckschicht nach dem Galvanisieren der Sockelschicht, wobei die Sockelschicht aus einem anderen Material besteht als die Deckschicht.
  • Somit wird ein Schichtstapel abgeschieden, der es erlaubt Kombinationswirkungen zu erzielen, bspw. die Bildung bestimmter Verbindungen bei einem nachfolgenden Reflowprozess oder die Verbesserung von mechanischen Eigenschaften der zu erzeugenden Anordnung.
  • Bei einer Weiterbildung hat das Material der Sockelschicht einen Schmelzpunkt größer 500 Grad Celsius und ist damit lötbeständig. Das Material der Deckschicht hat einen Schmelzpunkt kleiner 400 Grad Celsius und ist damit lötfähig.
  • Die Erfindung betrifft außerdem eine Kontaktvorsprungsanordnung, die auch als Lötbump bezeichnet wird. Der Lötbump enthält in der folgenden Reihenfolge mit zunehmenden Abstand zu einem Substrat eines integrierten Schaltkreises:
    • – eine elektrisch leitfähige Leitbahn zum lateralen Stromtransport oder eine Anschlussplatte, die auch als Anschlusspad bezeichnet wird und zum vertikalen Stromtransport dient, d.h. in einer Richtung genau entgegen zu einer Normalenrichtung einer Substrathauptfläche,
    • – eine elektrisch leitfähige Grundschicht, insbesondere eine Haftvermittlungs- und Barrierenschicht,
    • – angrenzend an die Grundschicht eine kupferfreie Sockelschicht aus einem Material mit einer Schmelztemperatur größer 500 Grad Celsius,
    • – vorzugsweise angrenzend an die Sockelschicht eine elektrisch leitfähige Lotmaterialschicht mit einem Schmelzpunkt kleiner 400 Grad Celsius.
  • Die erfindungsgemäße Kontaktvorsprungsanordnung lässt sich besonders gut mit dem erfindungsgemäßen Verfahren oder einer seiner Weiterbildungen herstellen. Insbesondere kann eine kupferfreie Kontaktvorsprungsanordnung unter Verwendung einer Kupferhilfsschicht beim Galvanisieren hergestellt werden.
  • Bei einer Weiterbildung enthält die Sockelschicht mindestens 60 Atomprozent Nickel. Bspw. besteht die Sockelschicht aus Nickel, Nickelphosphor oder Nickelchrom. Nickel bildet mit dem Lotmaterial, z.B. dem Zinn-Silber in einer Grenzschicht eine ternäre bzw. Dreifach-Verbindung, wobei die Dicke der Grenzschicht durch Selbstregulierung beim Bilden der ternären Verbindungen begrenzt wird. Zusätzliche Maßnahmen zum Festlegen der Dicke der Grenzschicht sind also nicht erforderlich. Die Grenzschicht bildet eine wirksame Barriere gegen Elektromigration und erhöht andererseits den elektrischen Widerstand nur in einem noch hinnehmbaren Maß. Die ternären Verbindungen bauen bspw. als intermetallische Phasen ein kompliziertes Raumgitter auf.
  • Die Leitbahn bzw. die Anschlussplatte besteht bei einer Weiterbildung aus mindestens 80 Atomprozent Aluminium. Alternativ wird jedoch Kupfer als Bestandteil eingesetzt, dessen Anteil bei mehr als 50 Atomprozent liegt.
  • Bei einer Weiterbildung bildet die Grundschicht eine Diffusionssperre für Kupfer, so dass das Kupfer der Hilfsschicht nicht in die Leitbahn dringt. Bei einer Weiterbildung besteht die Grundschicht aus Titanwolfram bzw. enthält Titanwolfram, wobei der Titananteil vorzugsweise kleiner als 20 Atomprozent ist. Die Barrieren- und Haftungseigenschaften dieser Schicht sind besonders gut. Jedoch sind auch andere Materialien geeignet, wie Titan, Tantal, Titannitrid oder Tantalnitrid und weiterhin sind auch Schichtkombinationen dieser Materialien möglich, z.B. eine Schichtfolge aus einer Titanschicht, einer Titanwolframschicht und einer Titanschicht.
  • Grenzt die Grundschicht an die Leitbahn an, so befinden sich keine weiteren Schichten zwischen der Grundschicht und der Leitbahn, so das die Kontaktvorsprungsanordnung einen einfachen Aufbau hat. Insbesondere liegt zwischen der Leitbahn und der Grundschicht keine kupferhaltige Schicht, die vor Korrosion geschützt werden müsste.
  • Im Folgenden wird die Erfindung an Hand der beiliegenden Figuren erläutert. Darin zeigen:
  • 1A bis 1B Herstellungsstufen bei der Herstellung eines Lötbumps, und
  • 2 eine Draufsicht auf den Lötbump nach dem Abscheiden eines Nickelsockels und vor dem Abscheiden von Lotmaterial.
  • 1A bis 1B zeigen Herstellungsstufen bei der Herstellung eines Lötbumps 10. Das Verfahren beginnt ausgehend von einem Substrat 12, das z.B. mehrere nicht dargestellte Metallisierungslagen und einen Hauptkörper aus Silizium enthält. Die Metallisierungslagen enthalten jeweils eine Vielzahl von Leitbahnen und Vias, die innerhalb einer Metallisierungslage durch ein Intralagendielektrikum und zwischen benachbarten Metallisierungslagen durch ein Interlagendielektrikum isoliert sind. Auf dem Hauptkörper aus Silizium sind eine Vielzahl von Halbleiterbauelementen ausgebildet, z.B. Feldeffekttransistoren einer Speicherschaltung oder eines Prozessors.
  • Wie in 1A dargestellt, wird auf das Substrat 12 eine obere Aluminiumschicht 14 aufgebracht und unter Verwendung eines fotolithografischen Verfahrens strukturiert, wobei ein Anschlusspad 16 erzeugt wird. Die Aluminiumschicht 14 und auch das Anschlusspad 16 haben bspw. eine Dicke im Bereich von 500 Nanometern bis zu zwei Mikrometer, im Ausführungsbeispiel von 500 Nanometern. Das Anschlusspad 16 hat bspw. eine rechteckige oder quadratische Grundfläche. Im Ausführungsbeispiel ist die Grundfläche achteckig, wobei der Abstand zweier einander gegenüberliegender Seiten des Sechsecks etwa 80 Mikrometer beträgt. Die Aluminiumschicht 14 enthält nur geringe Zusätze kleiner als 5 Atomprozent, bspw. 0,5 Atomprozent Silizium, und ggf. einen Kupferzusatz, z.B. 1 Atomprozent.
  • Nach dem Strukturieren der Aluminiumschicht 14 wird eine Passivierungsschicht 18 abgeschieden. Die Passivierungsschicht 18 hat bspw. eine Schichtdicke im Bereich von 500 Nanometern bis zu einem Mikrometer, im Ausführungsbeispiel von 500 Nanometern. Die Passivierungsschicht 18 enthält bspw. eine Oxidschicht und eine darüber liegende Nitridschicht. Mit Hilfe eines fotolithografischen Verfahrens werden in die Passivierungsschicht 18 für Lötbumps eine Vielzahl von Aussparungen eingebracht, von denen in 1A eine Aussparung 20 dargestellt ist. Die Aussparung 20 ist bspw. ebenfalls achteckig, hat jedoch einen kleineren Durchmesser als das Anschlusspad 16. Im Ausführungsbeispiel beträgt der Durchmesser der Aussparung 20 etwa 60 Mikrometer.
  • Nach dem Erzeugen der Aussparung 20 wird ganzflächig eine Titan-Wolfram-Barrierenschicht 22 aufgebracht, deren Schichtdicke bspw. im Bereich von 100 Nanometern bis zu 200 Nanometern liegt. Im Ausführungsbeispiel hat die Barriereschicht 22 eine Schichtdicke von 100 Nanometern. Die Barriereschicht 22 enthält bspw. mehr als 80 Atomprozent Wolfram. Im Ausführungsbeispiel beträgt der Wolframanteil 90 Atomprozent und der Titananteil 10 Atomprozent. Die Barriereschicht 22 wird bspw. aufgesputtert.
  • Nach dem Aufbringen der Barriereschicht 22 wird ganzflächig eine Kupferschicht 24 aus reinem Kupfer aufgebracht, z.B. mit einem Kupferanteil größer als 98 Atomprozent. Die Dicke der Kupferschicht 24 liegt bspw. im Bereich von 80 Nanometern bis 150 Nanometern. Im Ausführungsbeispiel hat die Kupferschicht 24 eine Dicke von 100 Nanometern. Beispielsweise wird die Kupferschicht 24 aufgesputtert.
  • Wie weiter in 1A dargestellt ist, wird anschließend auf die Kupferschicht 24 eine Resistschicht 26 aufgebracht, z.B. mit einer Schichtdicke von 100 Mikrometern. Die Resistschicht 26 wird belichtet und entwickelt, wobei oberhalb der Aussparung 20 eine Aussparung 28 entsteht. Die Aussparung 28 ist ebenfalls achteckig, hat jedoch einen etwas größeren Durchmesser als die Aussparung 20. Der Durchmesser der Aussparung 28 beträgt im Ausführungsbeispiel 80 Mikrometer. Die Aussparungen 20 und 28 liegen konzentrisch zueinander.
  • Wie weiter in 1A durch eine gestrichelte Linie 30 dargestellt ist, wird nach dem Entwickeln der Resistschicht 26 das Kupfer am Boden der Aussparung 28 entfernt durch Strukturieren der Kupferschicht 24 gemäß der durch die Resistschicht 26 gebildeten Maske. Es wird bspw. nasschemisch geätzt, wobei Unterätzungen 32 der Kupferschicht 32 unkritisch sind, wie im Folgenden noch näher erläutert wird. Bei einem anderen Ausführungsbeispiel werden die Unterätzungen auf Grund einer Optimierung der Ätzung gering gehalten und betragen weniger als 2 Mikrometer.
  • Wie in 1B gezeigt, wird anschließend ein Nickelsockel 50 galvanisch abgeschieden, wobei außerhalb der Aussparung 28 die Kupferschicht 24 maßgeblich zur Stromführung dient. Nur am Boden der Aussparung 28 dient die Barriereschicht 20 maßgeblich zur Stromzuführung, insbesondere am Anfang des Galvanisierens. Bspw. wird gemäß der oben angegebenen Galvanisierverfahren zunächst nur mit einer geringen Stromdichte vergleichsweise langsam galvanisiert. Hat dann der Nickelsockel 50 eine Schichtdicke wie die Kupferschicht 24, d.h. im Ausführungsbeispiel eine Schichtdicke von 100 Nanometern, so wird allmählich oder stufenweise auf eine höhere Stromdichte für eine schnelleres Galvanisieren umgeschaltet. Der Nickelsockel 50 wird bspw. mit einer Schichtdicke von zwei Mikrometern bis fünf Mikrometern abgeschieden. Im Ausführungsbei spiel beträgt die Schichtdicke des Nickelsockels drei Mikrometer.
  • Beim Abscheiden des Nickelsockels 50 stören die Unterätzungen 32 bzw. diese Hohlräume nicht, weil eventuelle Abscheidungen in diesem Bereich keine negativen Auswirkungen auf die Funktionalität des Kontaktvorsprungs haben.
  • Wie weiter in 1B gezeigt, wird anschließend Lotmaterial 52 galvanisch abgeschieden, wobei gleich zu Beginn eine hohe Stromdichte verwendet wird. Das Lotmaterial ist im Ausführungsbeispiel eine Zinn-Silber-Legierung, die mit einer Schichtdicke im Bereich von 50 bis 120 Mikrometern abgeschieden wird. Im Ausführungsbeispiel hat das Lotmaterial 52 eine Schichtdicke von 90 Mikrometern.
  • Die galvanischen Abscheidungen des Nickelsockels 50 und des Lötmaterials 52 sind konform. Eine Kante 54 der Aussparung 20 wird als Kante 56 am Nickelsockel 50 und als Kante 58 am Lotmaterial 52 abgebildet.
  • 1C zeigt, dass nach dem Abscheiden des Lotmaterials 52 die Resistschicht 26 wieder entfernt wird, so dass der Lötbump 10 frei liegt. Nasschemisch oder trockenchemisch werden anschließend die Reste der Kupferschicht 24 von der Barriereschicht 22 entfernt. Danach aber gegebenenfalls mit dem gleichen Ätzverfahren wird die Barriereschicht 22 in Bereichen entfernt, die nicht vom Nickelsockel 50 bedeckt sind. Es entsteht ein Barriereschichtbereich 22a zwischen dem Nickelsockel 50 und dem Anschlusspad 16. Der Barriereschichtbereich 22a ragt über die Aussparung 20 hinaus und liegt auf der Passivierungsschicht 18 in der Nachbarschaft der Aussparung 22a auf, bspw. in einer Nachbarschaft kleiner als 15 Mikrometer. Weiter entfernt von der Aussparung 20 wurde die Barriereschicht 22 dagegen entfernt.
  • Mit Hinblick auf das Entfernen der Kupferschicht 24 und der Barriereschicht 22 werden möglichst kleine Schichtdicken für die Kupferschicht 24 und für die Barriereschicht 22 gewählt, ohne jedoch deren eigentliche Stromzuführfunktion bzw. Barrierefunktion zu stark zu beeinträchtigen.
  • Der Lötbump 10 wird anschließend in einem Reflow-Schritt kurzzeitig auf eine Temperatur von bspw. 400 Grad Celsius erwärmt, wobei sich das Lotmaterial 52 kugelförmig umformt. An der Grenze 70 von Nickelsockel und Lotmaterial bildet sich eine dünne Grenzschicht, die u.a. die ternäre Legierung Zinn-Nickel-Silber enthält.
  • 2 zeigt eine Draufsicht auf den Lötbump 10 nach dem Abscheiden des Nickelsockels 50 und vor dem Abscheiden des Lotmaterials 52. Die Draufsicht wurde ursprünglich fotografiert, wobei die Resistschicht 26 vorher entfernt worden ist. Gut zu erkennen ist das achteckige Anschlusspad 16, das bspw. an eine Leitbahn 80 einer Umverdrahtungsebene angrenzt. Die Titanwolfram-Barriereschicht 22 liegt im Bereich der Unterätzungen 32 frei, die bspw. in Umfangsrichtung eine Breite B1 von bis zu 10 Mikrometern haben.
  • Der Nickelsockel 50 wird durch die Aussparung 28 begrenzt und hat einen Durchmesser D von 80 Mikrometern. Gut zu erkennen ist auch die Kante 56 des Nickelsockels 50.
  • Zusammenfassend gilt, dass die Hilfsschicht, insbesondere die Kupferschicht, in den Kontaktfenstern selektiv entfernt wird, insbesondere durch nasschemisches oder galvanisches Rückätzen, was auch als Deplating bezeichnet wird. Beim galvanischen Rückätzen wird das Substrat als Anode geschaltet, von der Material abgetragen wird. Der rückgearbeitete Bereich wird anschließend durch eine elektrochemische Abscheidung, z.B. eine Nickelabscheidung, wieder aufgebaut. Somit liegen insbesondere kupferfreie Grenzflächen unter den Lötbumps vor. Es ergeben sich die folgenden technischen Wirkungen:
    • – starke störende metallische Phasenbildungen, z.B. von Kupfer und Zinn, treten nicht mehr auf,
    • – nach dem Lackentfernen kann somit unter Umständen die UBM (Under Bump Metallization) in einem einzigen Ätzschritt entfernt werden. Diese Ätzung ist auf das Entfernen der Barriere, z.B. Titan oder Titanwolfram, optimiert. Die Hilfsschicht und die Barriereschicht werden vorzugsweise in derselben Ätzkammer entfernt, insbesondere mit der gleichen Ätzchemikalie bzw. Ätzchemikalienzusammensetzung.
    • – die Unterätzung des Lötbumps ist minimiert.
    • – zum Entfernen der Hilfsschicht in den Kontaktfenstern lässt sich auch dieselbe Elektroplating Anlage einsetzen wie beim Abscheiden innerhalb der Maskenöffnung ohne dass das Substrat zwischenzeitlich aus der Anlage genommen wird,
    • – ein Plating, bspw. ein Nickelplating, direkt auf die Barriereschicht wird möglich,
  • Ein bevorzugtes Anwendungsgebiet sind Hochfrequenzschaltungen und Gehäuse mit mehr als 100 Anschlüssen, die gemäß der Flip-Chip-Technik montiert werden. Vor dem elektrochemischen Abscheiden von Lotkugeln bzw. Lötbumps werden als ganzflächige Elektrode auf dem Wafer eine Metallbarriere, z.B. eine Titanschicht oder eine Titanwolframschicht, und eine Hilfsschicht aufgebracht, z.B. eine Kupferschicht. Diese beiden Schichten können als UBM (Under Bump Metallization) angesehen werden und sind bspw. durch Magnetronsputtern oder Elektronenstrahldampfen aufgebracht.
  • Die Barriereschicht verhindert metallische Interdiffusion vom Lotmaterial in die Leitbahnen auf dem Wafer. Die Hilfsschicht dient als stromtragende Kontaktierungsschicht für den Elektroplating-Prozess.
  • Nach der Lithografie stehen geöffnete Lack-Kontaktfenster bereit zum Auffüllen mit Bump-Metallisierungen. Der Elektroplating-Prozess beginnt mit einem Benetzungs- bzw. Prewetting-Schritt zum gleichmäßigen Benetzen der Kontakte mit dem Elektrolyten. Als erste Metallschicht soll bspw. Nickel aufwachsen, z.B. ein sogenannter Stud mit 2 bis 5 Mikrometern Dicke oder mit eine Dicke im Bereich von 5 Mikrometern bis 100 Mikrometern, insbesondere mit einer Dicke größer 40 Mikrometern. Es folgt das Abscheiden der Lot-Metallisierung mit Dicken von bis zu 50 Mikrometern oder bis zu 150 Mikrometern.
  • Nach dem Lackentfernen müssen die Barriereschicht und die Hilfsschicht wieder entfernt werden. Hier kommen nasschemische Verfahren zum Einsatz. Beim Nassätzen entstehen durch die erläuterte Vorgehensweise keine unerwünschten Unterätzungen und keine Korrosion, so dass die Lotkugel weiterhin gut an der Waferoberfläche haftet.
  • Insbesondere bei Hilfsschichten aus Kupfer werden die Bildung von starken intermetallischen Phasen von Kupfer mit Zinn und das damit verbundene vollständige Auflösen von Kupfer im Zinn-Silber-Lot sowie die Bildung von Poren an der Grenzflächen zur Barriere vermieden. Ein Ablösen der Bumps und ein Ausfall des Systems werden wirksam verhindert.
  • 10
    Lötbump
    12
    Substrat
    14
    Aluminiumschicht
    16
    Anschlusspad
    18
    Passivierungsschicht
    20
    Aussparung
    22
    Barriereschicht
    22a
    Barriereschichtbereich
    24
    Kupferschicht
    26
    Resistschicht
    28
    Aussparung
    30
    gestrichelte Linie
    32
    Unterätzung
    50
    Nickelsockel
    52
    Lotmaterial
    54 bis 58
    Kante
    70
    Grenze
    80
    Leitbahn
    B1
    Breite
    D
    Durchmesser

Claims (14)

  1. Verfahren zum Galvanisieren, mit den Schritten: Aufbringen einer elektrisch leitfähigen Grundschicht (22) auf ein Substrat (12), Aufbringen einer im Vergleich zu der Grundschicht (22) besser elektrisch leitenden Hilfsschicht (24) nach dem Aufbringen der Grundschicht (22), Aufbringen einer Maskenschicht (26) nach dem Aufbringen der Hilfsschicht (24), Erzeugen einer Maske mit mindestens einer Maskenöffnung (28) aus der Maskenschicht (26), Strukturieren der Hilfsschicht (24) unter Verwendung der Maske, wobei die Grundschicht (22) nicht oder nicht vollständig gemäß der Maske strukturiert wird, Galvanisieren mindestens einer Schicht (50, 52) in der Maskenöffnung (28) nach dem Strukturieren der Hilfsschicht (24).
  2. Verfahren nach Anspruch 1, gekennzeichnet durch die Schritte: Galvanisieren mit einer Stromdichte in einer Anfangsphase, Galvanisieren mit einer im Vergleich zu der Stromdichte während der Anfangsphase höheren Stromdichte in einer der Anfangsphase folgenden Hauptphase.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Stromdichte in der Anfangsphase einen Wert kleiner als 50 Prozent der Stromdichte in der Hauptphase hat, und/oder dass die Anfangsphase länger als fünf Sekunden und/oder kürzer als fünf Minuten ist, und/oder dass die Stromdichte in der Hauptphase größer als 0,2 Ampere pro Quadratdezimeter und/oder kleiner als 10 Ampere pro Quadratdezimeter ist.
  4. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch die Schritte: Aufbringen einer Isolierschicht (18) vor dem Aufbringen der Grundschicht (22), Strukturieren der Isolierschicht (18) unter Erzeugen einer Kontaktöffnung (20) vor dem Aufbringen der Grundschicht (22), und vorzugsweise Aufbringen eines Teils der Grundschicht (22) in der Kontaktöffnung (20).
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Grundschicht (22) eine Barriereschicht gegen Kupferdiffusion ist, und dass die Hilfsschicht (24) Kupfer enthält oder aus Kupfer besteht.
  6. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch die Schritte: Galvanisieren einer Sockelschicht (50), Galvanisieren einer Deckschicht (52) nach dem Galvanisieren der Sockelschicht (50), wobei die Sockelschicht (50) aus einem anderen Material besteht als die Deckschicht (52).
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass das Material der Sockelschicht (50) einen Schmelzpunkt größer 500 Grad Celsius hat, und dass das Material der Deckschicht (52) einen Schmelzpunkt kleiner 400 Grad Celsius hat.
  8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Strukturieren der Hilfsschicht mit einem galvanischen Verfahren durchgeführt wird, vorzugsweise in derselben Anlage wie das Galvanisieren der Schicht (50, 52) in der Maskenöffnung (28).
  9. Kontaktvorsprungsanordnung (10), die in der folgenden Reihenfolge mit zunehmenden Abstand zu einem Substrat (12) eines integrierten Schaltkreises enthält: eine elektrisch leitfähige Leitbahn (16) oder Anschlussplatte, eine elektrisch leitfähige Grundschicht (22), angrenzend an die Grundschicht (22) eine kupferfreie Sockelschicht (50) aus einem Material mit einer Schmelztemperatur größer 500 Grad Celsius, eine elektrisch leitfähige Lotmaterialschicht (52) mit einem Schmelzpunkt kleiner 400 Grad Celsius.
  10. Kontaktvorsprungsanordnung (10) nach Anspruch 9, dadurch gekennzeichnet, dass die Sockelschicht (50) aus Nickel oder Nickelphosphor besteht, oder mindestens 60 Atomprozent Nickel enthält.
  11. Kontaktvorsprungsanordnung (10) nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass an der Grenze zwischen Sockelschicht (50) und Lotmaterialschicht (52) eine Grenzschicht aus binären oder mehrphasigen Verbindungen vorhanden ist, insbesondere aus einer ternären Verbindung.
  12. Kontaktvorsprungsanordnung (10) nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass die Leitbahn (16) oder die Anschlussplatte mindestens 80 Atomprozent Aluminium enthält, oder dass die Leitbahn (16) oder die Anschlussplatte mehr als 50 Atomprozent Kupfer enthält, und/oder dass die Lotmaterialschicht (52) aus einer Zinnlegierung besteht, insbesondere aus einer Zinn-Silber-Legierung oder einer Zinn-Blei-Legierung oder einer Zinn-Silber-Kupfer-Legierung oder einer Zinn-Silber-Wismut-Legierung, oder eine Zinnlegierung enthält, insbesondere eine Zinn-Silber-Legierung oder eine Zinn-Blei-Legierung oder eine Zinn-Silber-Kupfer-Legierung oder eine Zinn-Silber-Wismut-Legierung , und/oder dass die Grundschicht (22) eine Diffusionssperre für Kupfer bildet, und/oder das die Grundschicht (22) aus Titanwolfram besteht oder Titanwolfram enthält, wobei der Titananteil vorzugsweise kleiner als 20 Atomprozent ist, und/oder dass die Grundschicht einen Schichtstapel aus mehreren Teilschichten enthält, wobei der Schichtstapel mindestens eine der folgenden Schichten enthält, eine Titanschicht, eine Tantalschicht, eine Titannitridschicht, eine Tantalnitridschicht, eine Wolframschicht, eine Titanwolframschicht oder eine Titanwolframnitridschicht.
  13. Kontaktvorsprungsanordnung (10) nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, dass die Grundschicht (22) an die Leitbahn (16) oder die Anschlussplatte angrenzt, und/oder dass die Sockelschicht (50) an die Lotmaterialschicht (52) angrenzt.
  14. Kontaktvorsprungsanordnung (10) nach einem der Ansprüche 9 bis 13, gekennzeichnet durch eine elektrisch isolierende Schicht (18) mit einer Aussparung (20), in der zumindest eine Teil der Grundschicht (22) und ein Teil der Sockelschicht (50) angeordnet sind.
DE10355953A 2003-11-29 2003-11-29 Verfahren zum Galvanisieren und Kontaktvorsprungsanordnung Expired - Fee Related DE10355953B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE10355953A DE10355953B4 (de) 2003-11-29 2003-11-29 Verfahren zum Galvanisieren und Kontaktvorsprungsanordnung
PCT/EP2004/052999 WO2005053012A1 (de) 2003-11-29 2004-11-17 Verfahren zum galvanisieren und kontaktvorsprungsanordnung
US10/580,740 US20070246133A1 (en) 2003-11-29 2004-11-17 Method for Electroplating and Contact Projection Arrangement
EP04819243A EP1687846A1 (de) 2003-11-29 2004-11-17 Verfahren zum galvanisieren und kontaktvorsprungsanordnung
CNB2004800352077A CN100508147C (zh) 2003-11-29 2004-11-17 电镀方法和接触凸起装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10355953A DE10355953B4 (de) 2003-11-29 2003-11-29 Verfahren zum Galvanisieren und Kontaktvorsprungsanordnung

Publications (2)

Publication Number Publication Date
DE10355953A1 true DE10355953A1 (de) 2005-07-07
DE10355953B4 DE10355953B4 (de) 2005-10-20

Family

ID=34625424

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10355953A Expired - Fee Related DE10355953B4 (de) 2003-11-29 2003-11-29 Verfahren zum Galvanisieren und Kontaktvorsprungsanordnung

Country Status (5)

Country Link
US (1) US20070246133A1 (de)
EP (1) EP1687846A1 (de)
CN (1) CN100508147C (de)
DE (1) DE10355953B4 (de)
WO (1) WO2005053012A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4718305B2 (ja) * 2005-11-09 2011-07-06 新光電気工業株式会社 配線基板の製造方法および半導体装置の製造方法
US7456090B2 (en) * 2006-12-29 2008-11-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method to reduce UBM undercut
DE102007031958A1 (de) * 2007-07-10 2009-01-15 Deutsche Cell Gmbh Kontakt-Struktur für ein Halbleiter-Bauelement sowie Verfahren zur Herstellung desselben
JP5627835B2 (ja) * 2007-11-16 2014-11-19 ローム株式会社 半導体装置および半導体装置の製造方法
DE102008014577B3 (de) * 2008-03-14 2009-07-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer Lotmetallisierung
US8080973B2 (en) 2008-10-22 2011-12-20 General Electric Company Apparatus for energy transfer using converter and method of manufacturing same
US8476760B2 (en) * 2010-11-03 2013-07-02 Texas Instruments Incorporated Electroplated posts with reduced topography and stress
US9553040B2 (en) * 2012-03-27 2017-01-24 Mediatek Inc. Semiconductor package
DE102016103585B4 (de) 2016-02-29 2022-01-13 Infineon Technologies Ag Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
IT201700087318A1 (it) 2017-07-28 2019-01-28 St Microelectronics Srl Dispositivo elettronico integrato con regione di redistribuzione e elevata resistenza agli stress meccanici e suo metodo di preparazione
CN110444479B (zh) * 2019-07-22 2022-02-01 厦门通富微电子有限公司 一种金属凸点的制造方法和芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2502399A1 (fr) * 1981-03-23 1982-09-24 Gen Electric Dispositif a semi-conducteurs comportant un contact rapporte a faible resistance
EP0547815B1 (de) * 1991-12-17 1997-03-12 AT&T Corp. Pseudo-stromlose Plattierung, gefolgt durch stromlose Plattierung für die Metallisierung von Nickel auf metallischen Drähten, verwendet für die Interkonnektion vom Typen "chip-to-chip"
EP1148548A2 (de) * 2000-04-19 2001-10-24 Advanced Interconnect Technology Ltd. Verfahren zur Herstellung bleifreier höckerartiger Anschlusskontakten
US6316831B1 (en) * 2000-05-05 2001-11-13 Aptos Corporation Microelectronic fabrication having formed therein terminal electrode structure providing enhanced barrier properties

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56105653A (en) * 1980-01-28 1981-08-22 Seiko Instr & Electronics Ltd Gold bump forming method of semiconductor device
US4742023A (en) * 1986-08-28 1988-05-03 Fujitsu Limited Method for producing a semiconductor device
JPH02224336A (ja) * 1989-02-27 1990-09-06 Nec Corp 半導体装置の製造方法
US5160409A (en) * 1991-08-05 1992-11-03 Motorola, Inc. Solder plate reflow method for forming a solder bump on a circuit trace intersection
KR100319813B1 (ko) * 2000-01-03 2002-01-09 윤종용 유비엠 언더컷을 개선한 솔더 범프의 형성 방법
TW517334B (en) * 2000-12-08 2003-01-11 Nec Corp Method of forming barrier layers for solder bumps
JP4000796B2 (ja) * 2001-08-08 2007-10-31 株式会社豊田自動織機 ビアホールの銅メッキ方法
US20050000821A1 (en) * 2001-11-16 2005-01-06 White Tamara L Anodes for electroplating operations, and methods of forming materials over semiconductor substrates
US6622907B2 (en) * 2002-02-19 2003-09-23 International Business Machines Corporation Sacrificial seed layer process for forming C4 solder bumps
KR100476301B1 (ko) * 2002-07-27 2005-03-15 한국과학기술원 전기도금법에 의한 반도체 소자의 플립칩 접속용 ubm의형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2502399A1 (fr) * 1981-03-23 1982-09-24 Gen Electric Dispositif a semi-conducteurs comportant un contact rapporte a faible resistance
EP0547815B1 (de) * 1991-12-17 1997-03-12 AT&T Corp. Pseudo-stromlose Plattierung, gefolgt durch stromlose Plattierung für die Metallisierung von Nickel auf metallischen Drähten, verwendet für die Interkonnektion vom Typen "chip-to-chip"
EP1148548A2 (de) * 2000-04-19 2001-10-24 Advanced Interconnect Technology Ltd. Verfahren zur Herstellung bleifreier höckerartiger Anschlusskontakten
US6316831B1 (en) * 2000-05-05 2001-11-13 Aptos Corporation Microelectronic fabrication having formed therein terminal electrode structure providing enhanced barrier properties

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Jang,S.-E., Wolf,J., Ehrmann,O., Gloor,H., (u.a.): CrCu Based UBM (Under Bump Metallization) Study with electroplated Pb/63n Solder Bumps- Interfacial Reaction and Bump Shear Strength. In: IEEE Trans. on Components and packaging Techn., März 2003, Vol. 26, No. 1, S. 245-254 *
Reid,J., Mayer,S., Broadbent,E., Klawuhn,E., Ashtiani,K.: Factors influencing damascene feature fill using copper PVD and electroplating. In: Solid State Technology, July 2000, S. 86-103
Reid,J., Mayer,S., Broadbent,E., Klawuhn,E., Ashtiani,K.: Factors influencing damascene featurefill using copper PVD and electroplating. In: Solid State Technology, July 2000, S. 86-103 *

Also Published As

Publication number Publication date
EP1687846A1 (de) 2006-08-09
CN1886828A (zh) 2006-12-27
CN100508147C (zh) 2009-07-01
US20070246133A1 (en) 2007-10-25
WO2005053012A1 (de) 2005-06-09
DE10355953B4 (de) 2005-10-20

Similar Documents

Publication Publication Date Title
DE69836313T2 (de) Verfahren zum selektiven Füllen von Gräben mit leitendem Metall
DE112005001296B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit reduziertem Kontaktwiderstand
DE69632969T2 (de) Verfahren zum Bilden von Loterhebungen und Loterhebungsstruktur
DE19581952B4 (de) Verfahren zum Entfernen von Metallschichten von einer Pb/Sn-Lötbumps aufweisenden Substratoberfläche
DE69632591T2 (de) Flexible kontinuierliche kathodenschaltung für die elektrolytische beschichtung von c4, tab microbump und schaltungen im ultragrossmassstab
DE4446881A1 (de) Durchgangsloch und Herstellungsverfahren eines Durchgangslochs
DE2319883A1 (de) Verfahren zur herstellung einer halbleiteranordnung mit einem leitermuster und durch dieses verfahren hergestellte anordnung
DE3702354A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE1943519A1 (de) Halbleiterbauelement
DE102006051491A1 (de) Metallisierungsschichtstapel mit einer Aluminiumabschlussmetallschicht
DE102005004360A1 (de) Effizientes Verfahren zum Herstellen und Zusammenfügen eines mikroelektronischen Chips mit Lothöckern
DE102006036798A1 (de) Elektronisches Bauteil und Verfahren zum Herstellen
DE10158809B4 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
DE10355953A1 (de) Verfahren zum Galvanisieren und Kontaktvorsprungsanordnung
DE10146353B4 (de) Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur
DE10314502A1 (de) Ein Verfahren zum Beschichten einer Halbleiterstruktur
DE2123595A1 (de) Halbleiteranordnung
DE102011050953B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102017107648A1 (de) Elektrische Durchkontaktierung(en) in einem Halbleitersubstrat und ein zugehöriges Herstellverfahren
DE102005035771B4 (de) Technik zur Herstellung einer Kontaktschicht auf Kupferbasis ohne ein Endmetall
DE102016119676A1 (de) Verfahren und Halbleiterchipvorrichtung
DE10156054C2 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat
DE3830131A1 (de) Flip-chip-halbleitereinrichtung
EP2028686B1 (de) Verfahren zum galvanischen Aufbringen eines Metalls, insbesondere von Kupfer, und Verwendung dieses Verfahrens
DE102006051490B4 (de) Technik zur Herstellung einer Passivierungsschicht ohne ein Abschlussmetall

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee