DE102006036798A1 - Elektronisches Bauteil und Verfahren zum Herstellen - Google Patents

Elektronisches Bauteil und Verfahren zum Herstellen Download PDF

Info

Publication number
DE102006036798A1
DE102006036798A1 DE200610036798 DE102006036798A DE102006036798A1 DE 102006036798 A1 DE102006036798 A1 DE 102006036798A1 DE 200610036798 DE200610036798 DE 200610036798 DE 102006036798 A DE102006036798 A DE 102006036798A DE 102006036798 A1 DE102006036798 A1 DE 102006036798A1
Authority
DE
Germany
Prior art keywords
layer
component
nickel
copper
palladium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE200610036798
Other languages
English (en)
Other versions
DE102006036798B4 (de
Inventor
Manfred Dr. Schneegans
Holger Torwesten
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE200610036798 priority Critical patent/DE102006036798B4/de
Priority to US11/835,123 priority patent/US7755190B2/en
Publication of DE102006036798A1 publication Critical patent/DE102006036798A1/de
Application granted granted Critical
Publication of DE102006036798B4 publication Critical patent/DE102006036798B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04073Bonding areas specifically adapted for connectors of different types
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664Palladium [Pd] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48655Nickel (Ni) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48664Palladium (Pd) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48699Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48755Nickel (Ni) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48699Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48763Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48764Palladium (Pd) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48799Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48844Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48799Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48855Nickel (Ni) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48799Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48863Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48864Palladium (Pd) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73257Bump and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/0651Wire or wire-like electrical connections from device to substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06517Bump or bump-like direct electrical connections from device to substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06555Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01016Sulfur [S]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01042Molybdenum [Mo]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01073Tantalum [Ta]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01327Intermediate phases, i.e. intermetallics compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/04955th Group
    • H01L2924/04953TaN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19042Component type being an inductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24752Laterally noncoextensive components
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/26Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264Up to 3 mils
    • Y10T428/2651 mil or less
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • Y10T428/31678Of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Erläutert wird ein elektronisches Bauteil (400, 420), umfassend: ein integriertes Bauteil (8, 402), das eine Schicht (48) aufweist, die eine Nickel-Palladium-Legierung enthält.

Description

  • Integrierte Bauelemente mit integrierter Schaltung können eine Vielzahl von Halbleiter-Schaltungselementen enthalten, z.B. Transistoren, Dioden etc. Auch gibt es integrierte Bauelemente mit nur einem einzigen Schaltungselement. Die integrierten Bauelemente werden z.B. in Kraftfahrzeugelektronikschaltungen, Mobilfunkgeräten, Kameras usw. eingesetzt. Um das integrierte Bauelement z.B. mit einer Leiterplatte oder mit einem Kühlkörper zu verbinden, wird eine Anschlussvorrichtung verwendet.
  • Es besteht ein Bedürfnis nach einem einfach aufgebauten Bauteil. Insbesondere soll das Bauteil leistungsfähig und/oder einfach herstellbar sein.
  • Angegeben wird erfindungsgemäß in einer Ausführungsform ein elektronisches Bauteil, das ein integriertes Bauelement umfasst, das eine Schicht aufweist, die eine Nickel-Palladium-Legierung enthält.
  • Weiterhin wird erfindungsgemäß in einer Ausführungsform ein Verfahren zum Herstellen eines elektronischen Bauelements angegeben umfassend die Schritte:
    • – auf einem Substrat wird ein erstes leitfähiges Material aufgebracht; und
    • – auf dem ersten leitfähigen Material wird ein zweites leitfähiges Material aufgebracht, das eine Nickel-Palladium Legierung enthält.
  • Ebenso wird erfindungsgemäß ein Verfahren zum Herstellen eines elektronischen Bauteils angegeben umfassend die Schritte:
    • – auf ein Substrat wird eine Maske aufgebracht;
    • – selektiv zur Maske wird ein erstes leitfähiges Material durch einen ersten elektrochemischen Abscheideprozess mit Außenstrom aufgebracht;
    • – selektiv zur Maske wird ein zweites leitfähiges Material, das sich vom ersten Material unterscheidet, durch einen zweiten elektrochemischen Abscheideprozess mit Außenstrom aufgebracht.
  • Im Folgenden werden Ausführungsbeispiele der Erfindung anhand der beiliegenden Zeichnungen erläutert. Darin zeigen:
  • 1A und 1B Herstellungsstufen bei der Herstellung einer Anschlussvorrichtung gemäß einem ersten Ausführungsbeispiel unter Verwendung von Kupfer,
  • 2 einen Querschnitt durch eine Anschlussvorrichtung gemäß einem zweiten Ausführungsbeispiel, wobei die Anschlussvorrichtung Aluminium enthält,
  • 3 einen Querschnitt durch eine Anschlussvorrichtung gemäß einem dritten Ausführungsbeispiel, wobei die Anschlussvorrichtung ebenfalls Aluminium enthält,
  • 4 ein Ausführungsbeispiel für ein mit einem Gehäuse versehenes elektronisches Bauteil,
  • 5 ein weiteres Ausführungsbeispiel für ein mit einem Gehäuse versehenes elektronisches Bauteil, und
  • 6 einen Querschnitt durch ein integriertes Bauelement.
  • Bei einer Ausführungsform wird ein elektronisches Bauteil angegeben, das ein integriertes Bauelement umfasst, das eine Schicht bzw. eine Schutzschicht aufweist, die eine Nickel-Palladium-Legierung enthält. Die Nickel-Palladium-Legierung kann weitere metallische oder nichtmetallische Elemente enthalten oder frei von weiteren Zusätzen sein. Die Schicht mit der Nickel-Palladium-Legierung hat vorzugsweise eine Schichtdicke im Bereich von 0,5 Mikrometer bis drei Mikrometer, bzw. vorzugsweise eine Schichtdicke im Bereich von einem Mikrometer bis drei Mikrometer. Somit bietet die Schutzschicht einen ausreichend großen mechanischen Widerstand gegen Risse durch Bonden oder durch Nadeln von Nadelkartenadaptern.
  • Die Nickel-Palladium-Legierung wird vorzugsweise als Schutzschicht auf einer äußeren integrierten Leitbahn verwendet bzw. kann verwendet werden. Auch wird bzw. kann die Schutzschicht als Rückseitenmetallisierung eines Substrats verwendet werden, das ein Halbleitersubstrat enthält. Bspw. wird das Substrat, welches das Halbleitersubstrat enthält, an ein weiteres Substrat, z.B. einen lead Frame angelötet, bspw. durch Diffusionslöten. Im Fall einer Rückseitenmetallisierung wird zwischen der Nickel-Palladiumschicht und dem Substrat eine Buffer-Schicht verwendet, die elektrisch leitfähig ist und bspw. Silber, Kupfer oder Nickel oder eine Kombination dieser Materialien enthält. Alternativ besteht die Schicht aus einem dieser Materialien. Beim anschließenden Diffusionslöten ist das Nickel-Palladium bspw. gleichzeitig das Lot, das die Verbindung zu einem weiteren Substrat herstellt, bspw. zu einem Leadframe aus Kupfer. In diesem Fall bildet sich ein hochtemperaturfeste Nickel-Palladium-Kupferlegierung, die ggf. auch Gold enthält, falls das Nickel-Palladium durch einen Goldflash geschützt worden ist. Optional kann auch bei Rückseitenmetallisierungen eine Nickel-Schicht bzw. Nickel-Phosphor-Schicht bzw. eine Schicht aus einem anderen geeigneten Material, insbesondere einer Nickellegierung, z.B. NiV, NiMoP, zwischen der Buffer-Schicht und Nickel-Palladium-Schicht verwendet werden bzw. wird solch eine Schicht verwendet.
  • Bei einer anderen Ausführungsform kann die Schutzschicht als zweite Schicht in einer Schichtfolge enthalten sein bzw. ist sie enthalten, die eine elektrisch leitfähige erste Schicht (z.B. Leitbahn) bzw. einen Innenbereich aus einem anderen Material als die Schutzschicht enthält. Die Schichtfolge kann wiederum sowohl im Innern des integrierten Bauelements als auch weiter außen angeordnet sein. Alle Schichten der Schichtfolge können bei einer Weiterbildung den gleichen geometrischen Verlauf haben.
  • Bei einer nächsten Ausführungsform kann das integrierte Bauelement ein Substrat aufweisen bzw. enthält es, Auf dem Substrat kann der Innenbereich (z.B. Leitbahn) aufgebracht sein bzw. ist er aufgebracht. Auf dem Innenbereich (z.B. Leitbahn) kann die Schutzschicht aufgebracht sein bzw. ist sie aufgebracht. Das Substrat enthält bspw. ein Halbleitersubstrat. Das Halbleitersubstrat kann z.B. ein einkristallines Substrat sein, insbesondere aus Silizium, einem anderen Halbleiter, oder auch aus einem Verbindungshalbleiter. Auch kann das Halbleitersubstrat ein SOI-(Silicon On Insulator) Substrat sein. Zwischen dem Halbleitersubstrat und dem Innenbereich können weitere Schichten aufgebracht sein, insbesondere in integrierter Technologie (Schichtabscheidung, Strukturierung mit Masken), z.B. Folgen aus Vialagen und Leitbahnlagen. Auch zwischen der Schutzschicht und dem Innenbereich können weitere Schichten liegen.
  • Es wird ein Bauteil mit Anschlussvorrichtung an einem integrierten Bauelement bzw. Chip angegeben. Das integrierte Bauelement umfasst mindestens ein Schaltungselement, insbesondere eine Halbleiterschaltungselement, mindestens eine elektrisch leitfähige Anschlussleitstruktur und eine elektrisch leitfähige Verbindung zwischen dem Halbleiterschaltungselement und der Anschlussleitstruktur. An der Anschlussleitstruktur ist eine Anschlussfläche für einen äußeren Anschluss des integrierten Bauelements angeordnet. Die Anschlussleitstruktur enthält den elektrisch leitfähigen Innenbereich und die elektrisch leitfähige Schutzschicht, deren Material sich von dem Material des Innenbereichs unterscheidet. Die Schutzschicht enthält Nickel und Palladium, vorzugsweise eine Nickel-Palladium-Legierung.
  • Vorteile der Anschlussvorrichtung bzw. des zugehörigen Herstellungsverfahrens liegen darin, dass eine Nickel-Palladium-Schicht sowohl auf Aluminium als auch auf Kupfer eingesetzt werden kann. Außerdem erlaubt der Einsatz von Nickel-Palladium:
    • – das Prüfen mit Nadelkarten ohne Schädigung von Kontakt-Metallisierungen oder von unter der Metallisierung liegenden Dielektrika,
    • – das Drahtbonden mit Gold- oder Aluminium-Drähten oder mit anderen Drähten, und
    • – alternativ oder sogar zusätzlich an der gleich aufgebauten Schichtfolgen auch das Löten von Drähten oder Blechen aus Gold, Kupfer bzw. anderen Materialien, insbesondere mittels Zinn-Silber- oder Gold-Zinn-Loten oder mittels Diffusionsloten, wobei harte intermetallische Phasen gebildet werden, wie z.B. Cu3Sn oder Au5Sn.
  • Außerdem kann die Nickel-Palladium-Schicht sowohl durch Elektroplating in Resiststrukturen (so genanntes pattern plating) als auch durch Sputtern oder andere Schichtabscheidungsprozesse aufgebracht werden. Beim Elektroplating werden Verfahren mit Außenstrom und Verfahren ohne Außenstrom unterschieden. Verfahren mit Außenstrom verwenden eine äußere Spannungsquelle beim Platieren bzw. Galvanisieren. Insbesondere werden dabei sogenannte Mehrkammer-Anlagen verwendet. Bei geeigneter Anlagenkonfiguration können so unterschiedliche Metallschichten sequenziell in derselben Anlage in-situ abgeschieden werden. Im Fall von Nickel-Palladium auf dicken Kupferbahnen, z.B. bei Leistungsschaltkreisen, d.h. Leistungen größer als 0,5 Watt, liegt nach dem Lackentfernen und einer Seedlayer-Ätzung eine verbesserte Geometrie in Form von T-förmigen Überständen von Nickel-Palladium auf den Kupferbahnen vor, so dass die mechanische Verankerung von Pressmassen auf der Chip-Oberfläche erhöht ist und eine Gehäuse-Delaminierung verhindert wird.
  • Für Aluminiummetallisierungen erfolgt beispielsweise ein Sputtern von Nickel-Palladium in-situ, d.h. in der gleichen Anlage, mit dem Aluminium. Das Strukturieren von Nickel-Palladium auf Aluminium erfolgt beispielsweise mit der glei chen Lackmaske wie das Aluminiumätzen, beispielsweise nasschemisch oder trocken-chemisch, insbesondere mittels eines Plasmas aus SF6 (Schwefelhexafluorid) und Sauerstoff.
  • Weitere Vorteile sind:
    • – einfache Schichtabscheidung von Nickel-Palladium durch Elektroplating, d. h. es wird nur eine einfache ECD-Kammer (Electro Chemical Deposition) benötigt. Für viele Produkte kann die Nickel-Palladium-Schicht in-situ mit der Kupfermetallisierung aufgebracht werden, d. h. in derselben Anlage. Alternativ kann Palladium in derselben Anlage mit Aluminium aufgesputtert werden.
    • – Die Nickel-Palladium-Schicht hat eine große Härte und ist rissfrei, insbesondere tritt keine Versprödung durch Tempern auf, was experimentell nachgewiesen werden konnte.
    • – Die Nickel-Palladium-Schicht bietet einen guten Schutz gegen Verletzung der Kontakt-Metallisierung oder gegen Chip-Risse beim Nadelkontaktieren,
    • – Die Nickel-Palladium-Schicht ist gut bondbar, insbesondere durch Drahtbonden mit beispielsweise Aluminium, Gold oder Kupfer.
    • – Die Nickel-Palladium-Schicht ist sehr gut lötbar mit Drähten bzw. Blechen.
    • – Wird auch ein Chipträger bzw. Zuleitungsrahmen mit Nickel-Palladium überzogen, so lassen sich identische Oberflächen von Chip und Zuleitungen (lead frame) erzielen, was gleichartige elektrische leitfähige Verbindungen ermöglicht. Insbesondere sind die Verbindungen gleich gut.
    • – Elektrolyte zum Abscheiden von Nickel-Palladium sind verfügbar, so dass bereits erfolgreiche Versuche durchgeführt werden konnten.
    • – Aufgrund der seitlichen Vorsprünge der Nickel-Palladium-Schicht über eine darunter liegende Schicht ergibt sich beispielsweise eine erhöhte Pressmassenhaftung auf der Chipoberfläche, d.h. durch das T-Profil von Kupferleitbahnen mit Nickel-Palladium.
  • Insbesondere enthält die Nickel-Palladium-Schicht bspw. mehr als 75 Gewichtsprozent oder mehr als 95 Gewichtsprozent Nickel-Palladium. Der Anteil von Palladium liegt vorzugsweise bei größer als 50 Gewichtsprozent bezogen auf alle Atome der ersten Schicht. Ein bevorzugter Bereich liegt zwischen 60 Gewichtsprozent bis 80 Gewichtsprozent Palladium, vorzugsweise 70 Gewichtsprozent.
  • Grenzt die Schutzschicht an den Innenbereich an und ist die Schutzschicht an der Anschlussfläche angeordnet, so muss bspw. nur eine elektrisch leitfähige Schicht auf den Innenbereich aufgebracht werden, so dass sich eine einfache Herstellung ergibt.
  • Enthält die Anschlussleitstruktur alternativ eine elektrisch leitfähige dritte Schicht bzw. Hilfsschicht, die zwischen der Anschlussfläche und der Schutzschicht angeordnet ist, so lässt sich durch die Verwendung eines Schichtstapels erreichen, dass die Nickel-Palladium-Schicht beispielsweise geschützt wird. Als Material für die Hilfsschicht wird vorzugsweise Gold verwendet. Die Hilfsschicht liegt also weiter außen als der Innenbereich und die Schutzschicht. Die Schichtdicke der Hilfsschicht liegt bspw. im Bereich von 20 Nanometer bis 150 Nanometer. Die Hilfsschicht schützt die Schutzschicht (Nickel-Palladium) vor Oxidation und/oder Wasserstoffversprödung. Dies kann insbesondere bei Leistungsbauteilen von Vorteil sein.
  • Vorteilhafterweise besteht der Innenbereich aus Kupfer oder aus einer Kupferlegierung, die mindestens 60 Atomprozent Kupfer enthält. Damit hat der Innenbereich einen kleinen Ohmschen Widerstand, so dass Leistungsverluste klein bleiben. Insbesondere hat der Innenbereich eine Dicke größer als 1 Mikrometer, größer als 2 Mikrometer oder sogar größer als 5 Mikrometer, jedoch bspw. kleiner als 30 Mikrometer. Damit kann das Bauelement für Hochstromanwendungen bzw. für Leistungsanwendungen eingesetzt werden. Beispielsweise wird das Bauelement für Schaltströme im Bereich von 0,5 Ampere bis 10 Ampere oder sogar größer als 10 Ampere verwendet, insbesondere im Kraftfahrzeugbereich. Die Schaltleistung liegt beispielsweise im Bereich zwischen 0,5 Watt bis 10 Watt. Insbesondere ist die Schaltleistung größer als 1 Watt beispielsweise.
  • Überragt die Schutzschicht den Innenbereich lateral, so lässt sich beispielsweise die Haftung einer Vergussmasse oder eines anderen Gehäusekörpers des Bauelements an dem Bauelement erheblich erhöhen. Beispielsweise entsteht ein Vorsprung von mindestens 50 Nanometer oder mindestens 100 Nanometer, vorzugsweise jedoch kleiner als 2 Mikrometer.
  • Die Schutzschicht kann mit einer Kornstruktur erzeugt werden, die eine mittlere Korngröße größer als 100 Nanometer oder größer als 150 Nanometer hat, insbesondere wenn ein elektrochemisches Verfahren zur Abscheidung verwendet wird, insbesondere ein Verfahren mit Außenstrom. Dadurch kann eine phosphorfreie und damit duktile Schicht erzeugt werden. Dies wäre bei einem Verfahren ohne Außenstrom (electroless) nicht der Fall.
  • Alternativ kann der Innenbereich aus Aluminium oder aus einer Aluminiumlegierung mit mindestens 60 Atomprozent Aluminium hergestellt werden, so dass sich insbesondere bei Logik-Schaltkreisen Vorteile bieten, d. h. bei Schaltkreisen, in denen vergleichsweise geringe Leistungen umgesetzt werden.
  • Die Kornstruktur einer Aluminiumschicht kann vorzugsweise eine mittlere Korngröße kleiner als 100 Nanometer oder kleiner als 50 Nanometer haben, wie es bei einer mit Hilfe eines Sputterverfahrens hergestellten Aluminiumschicht der Fall ist. Die Körner sind jedoch beispielsweise größer als 5 Nanometer. Weil Aluminium üblicherweise aufgesputtert wird, wird auch die Nickel-Palladium-Schicht aufgesputtert, um ein in-situ-Verfahren einsetzen zu können, d. h. in derselben Anlage.
  • Insbesondere kann auch ein Anschlussdraht eingesetzt werden, dessen eines Ende an der Anschlussfläche angeordnet ist. Alternativ oder zusätzlich kann eine Lötverbindung eingesetzt werden, die an der Anschlussfläche angeordnet ist. Auch kann die Anschlussfläche Einkerbungen enthalten, wie sie Prüfnadeln typisch sind. Jedoch sind diese Einkerbungen sehr klein, insbesondere führen sie nicht zu Rissen und behindern bspw. ein nachfolgendes Bonden nicht.
  • Weiterhin kann es beispielsweise eine Anschlussvorrichtung geben, die mit dem Anschlussdraht oder mit der Lötverbindung verbunden ist. Die Anschlussvorrichtung ist bspw. aus einem das integrierte Bauelement umgebenden Gehäuse bzw. aus einem Füllmaterial herausgeführt. Die Anschlussvorrichtung ist beispielsweise ein so genannter Chipträger (bspw. Teil eines lead frame), ein Anschlussbein oder ein Anschlussplättchen.
  • Es kann sowohl der Innenbereich als auch die Schutzschicht mit einer elektro-chemischen Abscheidung insbesondere mit Außenstrom erzeugt werden, so dass sich die gleiche Anlage verwenden lässt. Dies ist insbesondere bei einem Innenbereich aus Kupfer vorteilhaft. Das Verwenden nur einer Anlage ermöglicht es, die Herstellungskosten zu senken.
  • Wird eine Resistmaske, z.B. strukturierter Fotolack, zum elektro-chemischen Abscheiden des Innenbereichs verwendet, so lässt sich diese Resistmaske auch für das selektive Abscheiden der Nickel-Palladium-Schicht verwenden.
  • Alternativ kann sowohl der Innenbereich als auch die Schutzschicht aufgesputtert werden, gegebenenfalls auf noch weitere Schichten. Dies kann wiederum in der gleichen Anlage oder sogar in der gleichen Kammer erfolgen.
  • Somit wird ein hartes Beschichtungsmaterial auf Chip-Kontaktmetallisierung verwendet, nämlich Nickel-Palladium, das hart, rissfrei, lötbar, draht-bondbar und gleichzeitig korrosionsfest ist. Das Aufbringen kann durch einen Elektroplatingschritt in-situ mit beispielsweise Kupferelektroplating erfolgen oder durch Sputtern, beispielsweise in-situ mit Aluminium. Die Gehäusezuverlässigkeit für freistehende Kupferbahnen mit Nickel-Palladium-Hartbeschichtung wird somit verbessert, insbesondere durch erhöhte Pressmassen-Haftung.
  • Es kommt insbesondere nicht mehr zu einer Rissbildung nach Temperatur-Prozessen, wie es beispielsweise bei Nickel-Phosphor der Fall wäre. Außerdem ist Nickel-Palladium härter und stabiler als beispielsweise eine Nickel-Molybdän-Phosphor-Legierungsschicht, die durch eine stromlose galvanische Abscheidung erzeugt worden ist.
  • Sofern in dieser Anmeldung "können" oder "kann" erwähnt wird, ist sowohl die Möglichkeit gemeint als auch die tatsächliche Realisierung der genannten Maßnahme bei einer Ausführungsform. Im folgenden werden einige Ausführungsformen der Erfindung anhand von Figuren dargestellt, die lediglich der Illustration dienen und den Umfang der Erfindung nicht beschränken sollen.
  • 1A und 1B zeigen Herstellungsstufen bei der Herstellung eines integrierten Bauelements 8 mit einer integrierten Schaltung und mit einer integrierten Anschlussvorrichtung 10. Die Anschlussvorrichtung 10 ist im Querschnitt dargestellt und ist an einem Substrat 14 ausgebildet, das eine Vielzahl integrierter Halbleiter-Schaltungselemente, z.B. Transistoren, sowie eine oder mehrere Metallisierungslagen enthält. Beispielsweise enthält das Substrat 14 ein Siliziumplättchen bzw. Chip oder ein Plättchen aus einem anderen Halbleitermaterial. Auch sogenannte SOI-Substrate (Silicon On Insulator) werden alternativ verwendet.
  • An dem Substrat 14 ist eine Metallisierungslage 16 ausgebildet, die eine Vielzahl von Leitstrukturen enthält, siehe beispielsweise Leitstrukturen 18 und 20, die beispielsweise Leitbahnen sind. Im Ausführungsbeispiel bestehen die Leitstrukturen 18 und 20 aus Kupfer bzw. alternativ aus Aluminium. Weiterhin ist in der Metallisierungslage 16 ein elektrisch isolierendes Dielektrikum angeordnet, siehe beispielsweise Dielektrikumsbereiche 22, 24 und 26, wobei der Dielektrikumsbereich 24 zwischen den Leitstrukturen 18 und 20 angeordnet ist.
  • Eine Hilfsschicht 30 bzw. ein Hilfsschichtstapel wurde an der Metallisierungslage 16 ganzflächig abgeschieden. Im Ausführungsbeispiel wurde eine Hilfsschicht 30 aus Kupfer abgeschieden, die als Stromzuführung bei einem weiter unten erläuterten elektro-chemischen Abscheideverfahren dient. Dabei wird eine Spannung am Waferrand an die Hilfsschicht 30 angelegt.
  • Anschließend wird eine Resistschicht 32 aufgebracht beispielsweise aus einem lichtempfindlichen Material, wie Fotolack. Die Resistschicht 32 wird mit Hilfe einer Maske selektiv belichtet. Anschließend wird entwickelt, wobei Resistbereiche 34, 36, 38 usw. entstehen. Zwischen dem Resistbereich 34 und 36 liegt eine Aussparung 40, die oberhalb der Leitstruktur 18 liegt. Zwischen dem Resistbereich 36 und 38 liegt eine Aussparung 42, die oberhalb der Leitstruktur 20 liegt.
  • Danach wird mit Hilfe eines elektro-galvanischen Verfahrens, d. h. mit Außenstrom Kupfer abgeschieden, siehe Kupferanschlusspads 44, 46 bzw. im Fall einer Umverdrahtung Kupferleitbahnen 44, 46. Im Ausführungsbeispiel ist die Kupferschicht dicker als 1 Mikrometer, typischerweise dicker als 4 Mikrometer, jedoch kleiner als 30 Mikrometer. Damit haben die Kupferleitbahnen 44 und 46 eine hohe Stromtragfähigkeit, wie sie bei Leistungsschaltkreisen bzw. bei Anwendungen im Hochfrequenzbereich gefordert sind, beispielsweise bei Frequenzen größer als 1 Gigahertz.
  • Nach dem Abscheiden des Kupfers wird in der gleichen Anlage oder auch in einer anderen Anlage eine Nickel-Palladium-Schicht abgeschieden, die selektiv auf dem Kupfer 44 bzw. 46 angeordnet ist, siehe Schichtbereiche 48 und 50. Die Dicke der Nickel-Palladium-Schicht liegt beispielsweise im Bereich von 1 Mikrometer bis 3 Mikrometer, vorzugsweise im Bereich von 1,5 Mikrometer bis 2,5 Mikrometer.
  • Anschließend wird optional noch eine Schutzschicht 52 abgeschieden, beispielsweise aus Gold. Dabei wird wiederum die gleiche Anlage verwendet, d.h. es findet eine elektrochemische Abscheidung statt, bspw. vorzugsweise mit oder ohne Außenstrom. Jedoch wird im Ausführungsbeispiel die Schicht 52 nicht verwendet, so dass nur die Nickel-Palladium-Schicht 48, 50 abgeschieden werden muss.
  • Bei einer anderen Ausführungsform wird vor dem Aufbringen der Nickel-Palladium-Schicht 48, 50 eine Schicht 56, 58 aufgebracht, die aus Nickel (vorzugsweise mit Außenstrom aufgebracht) oder Nickel-Phosphor (außenstromlos aufgebracht) besteht. Alternativ werden andere Materialien für die Schichten 56, 58 verwendet, insbesondere Nickellegierungen, wie z.B. NiMOP oder NiV. Die Schicht 56, 58 hat eine Schichtdicke die bspw. im Bereich von ein Mikrometer bis drei Mikrometer liegt. Bei Einsatz von NiP ist ein Bonden über aktiven Gebieten möglich, d. h. über Gebieten die Halbleiterbauelemente enthalten.
  • Wie in 1B dargestellt ist, werden anschließend die Resistbereiche 34, 36, 38 usw. entfernt. Danach werden die freiliegenden Bereiche der Hilfsschicht 30 mit Hilfe eines Ätzprozesses entfernt, insbesondere mit Hilfe eines nasschemischen Ätzprozesses. Beim nass-chemischen Ätzprozess kommt es auch zu einem seitlichen Anätzen der Leitstrukturen 44, 46. Da dieser Ätzprozess auch auf Kupfer abgestimmt ist, wird Kupfer stärker angeätzt als die Nickel-Palladium-Schicht 48 bzw. 50. Es kommt zur Bildung von Vorsprüngen an Anschlussvorrichtungen 10a und 12a, die aus den Anschlussvorrichtungen 10 bzw. 12 entstehen, siehe beispielsweise Vorsprung 60, der Nickel-Palladium-Schichten 48, 50, die die Leitstrukturen 44 bzw. 46 nun lateral überragen. Der Vorsprung 60 hat beispielsweise einen Überstand D3 von 100 bis zwei Mikrometer, z.B. ein Mikrometer. Die in 1B dargestellten Dicken D1 der Kupferleitbahnen 44, 66 und D2 der Nickel-Palladium-Schichten 48, 50 wurden bereits in Zusammenhang mit der 1A näher angegeben.
  • Somit gibt es nach dem Entfernen der Resistschicht Aussparungen zwischen den Leitstrukturen 44, 46, siehe beispielsweise Aussparung 62. Aus der Hilfsschicht 30 werden Hilfsschichtbereiche, siehe Bereich 30a und 30b zwischen Leitstruktur 44 und Leitstruktur 18 bzw. Leitstruktur 46 und Leitstruktur 20.
  • Die in 1B dargestellte Anordnung wird anschließend beispielsweise mit Hilfe von Bonddrähten an einen Chipträger bzw. an einen Zuleitungsrahmen angeschlossen, siehe beispielsweise Bonddraht 70. Jedoch lässt sich auch eine Flipchiptechnik zum Anschluss der Anschlussvorrichtungen 10a bzw. 12a verwenden.
  • Bei einem anderen Ausführungsbeispiel werden die gleichen Verfahrensschritte durchgeführt, wie anhand der 1A und 1B erläutert. Die strukturierte Resistschicht und die Seedlayer werden entfernt, nachdem die Nickel-Palladium-Schicht 48, 50 aufgebracht worden ist. Danach werden die Seitenwände der Leitstrukturen 44, 46 mit einer Seitenwandschicht bedeckt, bspw. elektrochemisch in einem außenstromlosen Verfahren und bspw. mit einer NiP-Schicht. Dadurch werden auch die Seitenwände der Leitstrukturen 44, 46 bedeckt. Sollte die Goldschicht 52, 54 aufgebracht werden, so bedeckt sie bei diesem Ausführungsbeispiel auch die Seitenwände.
  • Bei anderen Ausführungsbeispielen werden die Leitstrukturen 44, 46 ebenfalls aufgalvanisiert. Die Nickel-Palladium-Schicht 48, 50 wird jedoch aufgesputtert. Die Nickel-Palladium-Schicht lässt sich in diesem Fall beispielsweise mit Hilfe eines Lift-off-Verfahrens strukturieren, wenn der Resist abgezogen wird. Jedoch kann die Nickel-Palladium-Schicht auf andere Weise strukturiert werden. Bei einem alternativen Ausführungsbeispiel wird kein Resist aufgebracht, sondern die Leitstrukturen 44, 46 werden innerhalb einer ganzflächigen Kupferschicht aufgesputtert. Danach wird die Nickel-Palladium-Schicht 48, 50 aufgesputtert. Anschließend werden beide Schichten strukturiert, beispielsweise mit Hilfe eines fotolithografischen Verfahrens.
  • 2 zeigt ein integriertes Bauelement 108 mit integrierter Anschlussvorrichtungen 110, 112, die an einem Substrat 213 ausgebildet sind. Das Substrat 213 ist wie das Substrat 14 aufgebaut, siehe Erläuterungen zu 1A. Insbesondere ist an dem Substrat 213 eine Vialage 200 ausgebildet, die Vias 202, 204 enthält sowie elektrisch isolierende Isolierbereiche 206, 207 und 208. Nach dem Strukturieren der Vialage 200 wird eine Aluminiumschicht 210 ganzflächig aufgesputtert, bspw. in einer Dicke im Bereich von 1 Mikrometer bis 5 Mikrometer. In der gleichen Anlage oder in einer anderen Anlage wird danach ganzflächig eine Nickel-Palladium-Schicht 220 aufgesputtert, beispielsweise mit einer Schichtdicke im Bereich von 1 Nanometer bis 3 Nanometer.
  • Danach werden mit Hilfe eines fotolithografischen Verfahrens beide Schichten 210 und 220 strukturiert, wobei Leitbahnen 212 und 214 entstehen, die voneinander isoliert sind. Die Leitbahn 212 ist mit einem Nickel-Palladium-Schichtbereich 222 bedeckt. Die Leitbahn 214 ist mit einem Nickel-Palladium-Bereich 224 bedeckt.
  • Danach wird eine Isolierschicht 230 ganzflächig abgeschieden, beispielsweise eine Siliziumdioxidschicht. Eine optionale Passivierungsschicht 240 wird auf die Isolierschicht 230 aufgebracht. Danach werden die Isolierschicht 230 und die Passivierungsschicht 240 mit Hilfe eines fotolithografischen Verfahrens strukturiert, wobei im Bereich der Leitbahn 212 eine Aussparung 250 erzeugt wird. Im Bereich der Leitbahn 214 wird eine Aussparung 252 erzeugt. Die Aussparung 250, 252 reicht jeweils bis zum Nickel-Palladium-Schichtbereich 222 bzw. 224. Durch den Strukturierungsschritt entstehen in der Isolierschicht 230 Isolierschichtbereiche 232, 234 und 236, wobei der Isolierschichtbereich 234 beispielsweise zwischen den beiden Aussparungen 250 und 252 liegt. In der Passivierungsschicht 240 entstehen durch das Strukturieren im Querschnitt gesehen Passivierungsschichtbereiche 242, 244, 246 usw., wobei der Passivierungsschichtbereich 244 bei dem in 2 gezeigten Querschnitt zwischen den Aussparungen 250 und 252 liegt.
  • 3 zeigt eine alternative Vorrichtung, die Aluminiumleitbahnen enthält. Jedoch wird eine Nickel-Palladium-Schicht nicht aufgesputtert, sondern mit Hilfe eines elektrochemischen Verfahrens aufgebracht. Dabei wird so vorgegangen, wie oben anhand der 2 erläutert. In 3 haben Bezugszeichen die gleiche Bedeutung wie in 2, wobei jedoch anstelle der ersten Ziffer "2" in 3 eine erste Ziffer "3" verwendet wird, siehe beispielsweise Substrat 213 gegen Substrat 313. Jedoch wird bei dem Verfahren gemäß 3 zunächst nur ganzflächig Aluminium aufgesputtert, beispielsweise in einer Schichtdicke im Bereich von 1 Mikrometer bis 5 Mikrometer. Danach wird die Aluminiumschicht 310 mit Hilfe eines fotolithografischen Verfahrens strukturiert, wobei Leitbahnen 312 und 314 entstehen.
  • Danach wird eine Isolierschicht 330 aufgebracht, beispielsweise eine Siliziumdioxidschicht. Auf die Siliziumdioxidschicht 330 und angrenzend an diese Schicht wird eine optio nale Passivierungsschicht 340 aufgebracht, beispielsweise aus einem Polyimid.
  • Anschließend werden die Isolierschicht 330 und die Passivierungsschicht 340 mit Hilfe eines fotolithografischen Verfahrens und einer nicht dargestellten Resistmaske strukturiert, wobei Aussparungen 350 und 352 erzeugt werden, die bis zu der Leitbahn 312 bzw. 314 reichen. Dabei entstehen Isolierschichtbereiche 333, 334 und 336 sowie Passivierungsschichtbereiche 342, 344 und 346.
  • Nach dem Entfernen der Resistmaske wird ganzflächig ein dünner Hilfsschichtstapel 360 aufgesputtert, z.B. enthaltend z.B. eine Kupferschicht, deren Schichtdicke bspw. im Bereich von 100 Nanometer bis 300 Nanometer liegt, mit darunter liegender Kupferdiffusionsbarriere, die bspw. eine Schichtdicke im Bereich von 20 bis 300 Nanometer hat und bspw. Ta/TaN enthält. Danach wird eine Resistschicht 362 aufgebracht, mit Hilfe einer Maske belichtet und entwickelt, wobei Resistbereiche 364, 366 und 368 entstehen, und wobei die Aussparungen 350, 352 wieder bis zu der Hilfsschicht 360 freigelegt werden. Anschließend wird mit Hilfe eines galvanischen Verfahrens Nickel-Palladium aufgebracht. Dabei entstehen Nickel-Palladium-Schichtbereiche 322 an der Leitbahn 312 bzw. 324 an der Leitbahn 314. Danach werden die Resistbereiche 364, 366 und 368 entfernt. In einem Rückätzschritt werden die freiliegenden Bereiche der Hilfsschicht 360 entfernt. Damit ist die Herstellung von Anschlussvorrichtungen 380 und 382 beendet. Beispielsweise werden in einem letzten Schritt Bonddrähte oder Lotkügelchen auf die Anschlussvorrichtungen 380, 382 sowie auf weitere nicht dargestellte Anschlussvorrichtungen aufgebracht.
  • Auch bei den Ausführungsbeispiel gemäß 2 bzw. 3 wird in einer Weiterbildung ein Goldflash auf die Nickel-Palladium-Schicht aufgebracht. Auch wird bspw. ein Barriereschicht zwischen der Nickel-Palladium-Schicht und der Alu-Schicht aufgebracht, wobei auf die Ausführungen zu 1A und 1B verwiesen wird, d. h. insbesondere Barrieren aus Nickelphosphor oder aus anderen Materialien, insbesondere Nickellegierungen.
  • 4 zeigt ein Ausführungsbeispiel für ein mit einem Gehäuse versehenes elektronisches Bauteil 400. Das Bauteil 400 enthält einen Chip 402, z.B. das integrierte Bauelement 8, 108 oder 450, siehe 6. Das Bauteil 400 enthält außerdem eine Vielzahl von Anschlussbeinen, siehe bspw. Anschlussbein 404. Die Anschlussbeinchen 404 wurden bspw. aus einem Leiterrahmen bzw. Leadframe ausgestanzt.
  • Das Bauteil 400 enthält weiterhin einen Gehäusekörper 406, bspw. aus einer Pressmasse, z.B. einem Polymermaterial. Der Chip 402 ist bspw. über Bonddrähte 408, 410 mit den Anschlussbeinchen verbunden. Zusätzlich kann das Bauteil 400 bei einer alternativen Ausführungsform noch einen Chip 412 enthalten, der auf dem Chip 402 angeordnet ist, bspw. in Flip Chip Technik. Somit sind an den erläuterten Anschlussleitstrukturen nicht nur Bondrähte sondern auch Lötverbindungen angeschlossen.
  • 5 zeigt ein weiteres Ausführungsbeispiel für ein mit einem Gehäuse versehenes elektronisches Bauteil 420. Das Bauteil 420 enthält einen Chip 422, der bspw. wie die an Hand der 1A bis 3 erläuterten integrierten Bauelemente aufgebaut ist. Weiterhin enthält das Bauteil 420 eine Umverdrahtung 424, insbesondere eine Leiterplatte, z.B. aus C4 Material, eine Keramikplatte oder eine in Dünnfilmtechnik an einem Gehäusekörper 432 hergestellte Umverdrahtung 424. Verbindungen 426 verbinden den Chip 422 mit der Umverdrahtung. Die Verbindungen 426 sind bspw. Lotkügelchen. Insbesondere sind die Verbindungen 426 an die oben erläuterten Anschlussleitstrukturen angeschlossen, die durch Nickel-Palladium geschützt sind.
  • Bspw. Lotkügelchen 430 verbinden das Bauteil 420 mit einer Leiterplatte 431, die bspw. weitere Bauteile trägt, insbesondere auch passive Teile, wie Spulen und Kondensatoren.
  • Das Bauteil 420 enthält einen Gehäusekörper 432, bspw. aus dem gleichen Material wie der Gehäusekörper 406. Optional oder alternativ zu den Verbindungen 426 gibt es bspw. Bonddrähte 434, 436 zwischen dem Chip 422 und der Umverdrahtung 424. Optional gibt es im Bauteil 420 auch einen weiteren Chip 440.
  • 6 zeigt einen Querschnitt durch ein integriertes Bauelement bzw. Chip 450. Der Chip 450 enthält ein Halbleitersubstrat 452, darüber Metallisierungslagen 452, 454, z.B. in Kupfer- oder Aluminiumtechnologie, und eine Passivierung 458. Außerdem gibt es im Bauteil 450 mindestens eine der Schichtfolgen 460 bis 464, die den an Hand der 1A bis 3 erläuterten Schichtfolgen 44, optional 56, 48 und optional 52 bzw. 212, 222 bzw. 312, optional 360, 324 entsprechen. Diese Schichtfolgen 460 bis 464 enthalten jeweils eine Nickel-Palladium-Legierungs-Schicht 460b, 462b bzw. 464b mit den oben genannten Schichtdicken oder mit größeren Schichtdicken. Die Schichtfolge 460, 462 bzw. 464 enthält eine erste Schicht 460a, 462a bzw. 464a bspw. eine Aluminiumschicht oder eine Kupferschicht. Zwischen den Schichten 460a, 462a bzw. 464a und 460b, 462b bzw. 464b einer Schichtenfolge 460, 463, 464 gibt es optional weitere Schichten, wie oben erläutert.
  • Die Schichtfolge 460 befindet sich in der inneren Metallisierungslage 454. Die Schichtfolge 462 befindet sich in der äußeren Metallisierungslage 456, ist jedoch vollständig von der Passivierung 458 bedeckt und ist somit mit keinem äußeren Anschluss verbunden, wie einem Bonddraht o. ä. Die Schichtfolge 458 befindet sich dagegen unter einer Anschlussöffnung 466 für bspw. einen Bonddraht oder eine Lötverbindung. Bei anderen Ausführungsbeispielen enthält das Bauelement 450 auch nur eine Metallisierungslage 456 oder mehr als die darge stellten zwei Metallisierungslagen, wobei die Schichtfolgen 460 bis 464 ebenfalls in allen oder nur in ausgewählten Metallisierungslagen angeordnet werden.
  • An Stelle der Schichtfolge 460, 462 bzw. 464 bzw. zusätzlich zu mindestens einer dieser Schichtfolgen 460, 462 bzw. 464 enthält der Chip 450 bei einem anderen Ausführungsbeispiel eine Rückseitenmetallisierung 480 an der Rückseite eines Halbleitersubstrats, wobei die Rückseite diejenige Seite ist, die der Seite mit den Steuerbereichen von Halbleiterschaltungselementen abgewandt ist. Eine erste Schicht 480a der Schichtfolge 480 ist bspw. eine Kupferschicht. Eine zweite Schicht 480b der Schichtfolge 480 ist bspw. die Nickel-Palladium-Schicht. Zwischen den Schichten 480a und 480b gibt es optional die oben erwähnte Bufferschicht.
  • Bei einem Ausführungsbeispiel mit Rückseitenmetallisierung 480 und mit Schichtfolge 464 gibt es eine Lötverbindung zwischen einem Leadframe 490 bzw. Leadframeblech oder ein anderes Blech, ggf. mit Wärmeableitungsfunktion und/oder Anschlussfunktion, und der Schichtfolge 480. An die Schichtfolge 464 ist dagegen ein Bonddraht gebondet (nicht dargestellt). Alternativ wird an die Schichtfolge 464 ein Draht gelötet. Jedoch werden auch andere Montageformen verwendet, bspw. Rückseiten-Bügel von einem Trägesubstrat, d. h. bspw. einer Leiterplatte oder einem Zwischenträger (interposer), abgewandt und an den Schichtfolgen 464 bspw. Lötverbindungen (Bumps, Lotkügelchen) direkt zum Trägersubstrat.
  • Bei einem anderen Ausführungsbeipiel wird an einem Anschluss, d. h. bspw. an der Schichtfolge 464 oder 480 ein Blech und ein Draht angelötet. Alternativ kann der Draht auch angebondet werden. Bspw. kann auch an verschiedenen Anschlüssen der Chipvorderseite mit verschiedenen Verbindungsverfahren oder mit den gleichen Verbindungsverfahren gearbeitet werden.
  • Die anhand der 1A bis 6 erläuterten Verfahren lassen sich Vorteilhafterweise auf Waferebene durchführen. Dies bedeutet, dass die Bauelemente bzw. Chips erst nach der Durchführung der erläuterten Verfahrensschritte voneinander getrennt bzw. vereinzelt werden.
  • Auch können jeweils nur eine Abscheidungsanlage und nur zwei Metalle bzw. Metalllegierungen verwendet werden, nämlich z.B. Aluminium und Nickel-Palladium bzw. Kupfer und Nickel-Palladium.
  • 8, 108
    Bauelement
    10, 12, 110, 112
    Anschlussvorrichtung
    10a, 12a
    Anschlussvorrichtung
    14
    Substrat
    16
    Metallisierungslage
    18, 20
    Leitstruktur
    22 bis 26
    Dielektrikumbereich
    30
    Hilfsschicht
    32
    Resistschicht
    34 bis 38
    Resistbereich
    40, 42
    Aussparung
    44, 46
    Kupferleitbahn
    48, 50
    Nickel-Palladium-Schicht
    52, 54
    Goldschicht
    56, 58
    Nickelschicht
    60
    Vorsprung
    62
    Aussparung
    70
    Bonddraht
    200, 300
    Vialage
    202, 204, 302, 304
    Via
    206, 207, 208
    Isolierbereich
    306 bis 308
    Isolierbereich
    210, 310
    Leitbahnlage
    212, 214, 312, 314
    Leitbahn
    213, 313
    Substrat
    220
    Nickel-Palladium-Schicht
    222, 224, 322, 324
    Nickel-Palladium-Schichtbereich
    230, 330
    Isolierschicht
    233, 234, 236
    Isolierschichtbereich
    332 bis 336
    Isolierschichtbereich
    240, 340
    Passivierungsschicht
    242 bis 246
    Schichtbereich
    250, 252
    Aussparung
    350, 352
    Aussparung
    D1, D2
    Dicke
    D3
    Überstand
    360
    Hilfsschicht
    362
    Resistschicht
    364 bis 368
    Resistbereich
    370, 372
    Nickel-Palladium-Schichtbereich
    AF
    Anschlussfläche
    380, 382
    Anschlussvorrichtung
    400
    Bauteil
    402
    Chip
    404
    Anschlussbein
    406
    Gehäusekörper
    408, 410
    Bonddraht
    412
    Chip
    420
    Bauteil
    422
    Chip
    424
    Umverdrahtung
    426
    Verbindung
    430
    Lotkügelchen
    431
    Leiterplatte
    432
    Gehäusekörper
    434, 436
    Bonddraht
    440, 450
    Chip
    452
    Halbleitersubstrat
    454, 456
    Metallisierungslage
    458
    Passivierung
    460 bis 464
    Schichtfolge
    460a, 462a, 464a
    erste Schicht
    460b, 462b, 464b
    zweite Schicht
    466
    Anschlussöffnung
    480
    Rückseitenmetallisierung
    480a
    erste Schicht
    480b
    zweite Schicht
    490
    Blech

Claims (31)

  1. Elektronisches Bauteil (400, 420) umfassend: ein integriertes Bauelement (8, 402), das eine Schicht (48) aufweist, die eine Nickel-Palladium-Legierung enthält.
  2. Bauteil (400, 420) nach Anspruch 1, wobei die Schicht (48) als zweite Schicht (48) in einer Schichtfolge (460, 464) enthalten ist, die eine elektrisch leitfähige erste Schicht (44) aus einem anderen Material als die zweite Schicht (48) enthält.
  3. Bauteil (400, 420) nach Anspruch 2, wobei das integrierte Bauelement (8, 402) ein Substrat aufweist, wobei auf dem Substrat die erste Schicht (44) aufgebracht ist; und wobei auf der ersten Schicht (44) die zweite Schicht (48) aufgebracht ist.
  4. Bauteil (400, 420) nach Anspruch 2 oder 3, wobei die erste Schicht (44) Kupfer enthält oder aus Kupfer besteht oder eine Kupferlegierung enthält oder aus einer Kupferlegierung besteht, wobei die Kupferlegierung mindestens 70 Atomprozent Kupfer enthält.
  5. Bauteil (400, 420) nach Anspruch 2 oder 3, wobei die erste Schicht (212, 312) Aluminium enthält oder aus Aluminium besteht oder eine Aluminiumlegierung enthält oder aus einer Aluminiumlegierung besteht, wobei die Aluminiumlegierung mindestens 70 Atomprozent Aluminium enthält.
  6. Bauteil (400, 420) nach einem der vorhergehenden Ansprüche, wobei das Bauteil (400, 420) umfasst: eine Verdrahtungsvorrichtung (404, 424), insbesondere aufweisend Anschlussbeinchen (404) oder eine Leiterplatte (424) auf Kunststoffbasis oder auf Keramikbasis oder eine Dünnfilmverdrahtungsanordnung, oder eine weiteres integriertes Bauelement (412, 440).
  7. Bauteil (400, 420) nach Anspruch 6, wobei das Bauteil umfasst: mindestens ein Verbindungselement (408, 434, 426), das die zweite Schicht (48) mit der Verdrahtungsvorrichtung (404, 424) oder mit dem weiteren integriertes Bauelement (412, 440) verbindet, insbesondere einen Bonddraht, einen Lötdraht und/oder Bond-Bump, wobei das Verbindungselement vorzugsweise aus Kupfer oder einer Kupferlegierung oder aus Aluminium oder einer Aluminiumlegierung oder aus Gold besteht.
  8. Bauteil (400, 420) nach einem der vorhergehenden Ansprüche, wobei das Bauteil (400, 420) umfasst: ein metallenes Element (490), das auf die zweite Schicht (48) gelötet ist, insbesondere ein Kühlblech oder ein Kühlbügel, wobei das metallene Element (490) vorzugsweise aus Kupfer oder einer Kupferlegierung besteht.
  9. Bauteil (400, 420) nach einem der Ansprüche 2 bis 7, wobei das Bauteil (400, 420) umfasst: dritte Schicht, die wie die erste Schicht (44) aufgebaut ist und eine vierte Schicht, die wie die zweite Schicht (48) aufgebaut ist, ein metallenes Element (490), das auf die vierte Schicht gelötet ist, insbesondere ein Kühlblech oder ein Kühlbügel.
  10. Bauteil (400, 420) nach einem der Ansprüche 2 bis 9, wobei die zweite Schicht (48) die erste Schicht (44) seitlich überragt.
  11. Bauteil (400, 420) nach einem der vorhergehenden Ansprüche, wobei das Bauteil (400, 420) umfasst: einen Gehäusekörper (406), 432), insbesondere aus einem elektrisch isolierenden Füllmaterial, wobei der Gehäusekörper (406, 420) vorzugsweise das integrierte Bauelement (8) bedeckt.
  12. Bauteil (400, 420) nach einem der vorhergehenden Ansprüche, wobei das integrierte Bauelement (14) umfasst: mindestens ein Schaltungselement, mindestens eine elektrisch leitfähige Anschlussleitstruktur (40), und eine elektrisch leitfähige Verbindung (18) zwischen dem Schaltungselement und der Anschlussleitstruktur (40), an der Anschlussleitstruktur (40) ist eine Anschlussfläche (AF) für einen äußeren Anschluss des integrierten Bauelements (14) angeordnet, die Anschlussleitstruktur (40) enthält eine elektrisch leitfähige erste Schicht (44) und eine elektrisch leitfähige zweite Schicht (48), deren Material sich von dem Material der ersten Schicht (44) unterscheidet, die zweite Schicht (48) enthält Nickel und Palladium.
  13. Bauteil (400, 420) nach Anspruch 12, wobei die zweite Schicht (48) eine Nickel-Palladium-Schicht ist, die mehr als 75 Gewichtsprozent oder mehr als 95 Gewichtsprozent Nickel-Palladium enthält.
  14. Bauteil (400, 420) nach Anspruch 12 oder 13, wobei die zweite Schicht (48) an die erste Schicht (44) angrenzt.
  15. Bauteil (400, 420) nach einem der Ansprüche 12 bis 14, wobei die Anschlussfläche (AF) an der zweiten Schicht (48) angeordnet ist.
  16. Bauteil (400, 420) nach einem der Ansprüche 12 bis 14, wobei die Anschlussleitstruktur (40) eine elektrisch leitfähige dritte Schicht (52) enthält, die zwischen der Anschlussfläche (AF) und der zweiten Schicht (48) angeordnet ist, und wobei die dritte Schicht (52) ein Material enthält, das sich von dem Material der zweiten Schicht (48) unterscheidet.
  17. Bauteil (400, 420) nach einem der Ansprüche 12 bis 15, wobei die erste Schicht (44) aus Kupfer besteht oder aus einer Kupferlegierung mit mindestens 60 Atomprozent Kupfer.
  18. Bauteil (400, 420) nach Anspruch 17, wobei die erste Schicht (44) eine Schichtdicke von mindestens 2 Mikrometer oder mindestens 5 Mikrometer hat.
  19. Bauteil (400, 420) nach Anspruch 17 oder 18, wobei die zweite Schicht (48) die erste Schicht (44) lateral überragt, vorzugsweise um eine Strecke (D3) von mindestens 50 Nanometer oder von mindestens 100 Nanometer.
  20. Bauteil (400, 420) nach einem der Ansprüche 17 bis 19, wobei die zweite Schicht (48) eine Kornstruktur hat mit einer mittleren Korngröße größer als 100 Nanometer oder größer als 150 Nanometer.
  21. Bauteil (400, 420) nach einem der Ansprüche 12 bis 16, wobei die erste Schicht (212) aus Aluminium oder aus einer Aluminiumlegierung mit mindestens 60 Atomprozent Aluminium besteht.
  22. Bauteil (400, 420) nach Anspruch 21, wobei die zweite Schicht (222) eine Kornstruktur hat mit einer mittleren Korngröße kleiner als 100 Nanometer oder kleiner als 50 Nanometer.
  23. Bauteil (400, 420) nach einem der Ansprüche 12 bis 22, wobei ein Anschlussdraht vorhanden ist, dessen eines Ende an der Anschlussfläche (AF) angeordnet ist oder wobei eine Lötverbindung vorhanden ist, die an der Anschlussfläche (AF) angeordnet ist.
  24. Bauteil (400, 420) nach Anspruch 23, wobei eine Anschlusseinrichtung vorhanden ist, die mit dem Anschlussdraht oder mit der Lötverbindung verbunden ist, wobei die Anschlusseinrichtung aus einem das integrierte Bauelement (8, 402) umgebenden Gehäusekörper (406, 432) herausgeführt ist.
  25. Bauteil (400, 420) nach einem der vorhergehenden Ansprüche, wobei das integrierte Bauelement (8, 402) eine Schicht (56, 58) umfasst, die Nickel enthält oder aus Nickel besteht, und die vorzugsweise an der Schicht (48) angrenzt, die die Nickel-Palladium-Legierung enthält, oder wobei das integrierte Bauelement (8, 402) eine Schicht (56, 58) umfasst, die Nickelphosphor enthält oder aus Nickelphosphor besteht, und die vorzugsweise an der Schicht (48) angrenzt, die die Nickel-Palladium-Legierung enthält,
  26. Verfahren zum Herstellen eines elektronischen Bauelements (8, 402) umfassend die Schritte: auf einem Substrat wird ein erstes leitfähiges Material aufgebracht; und auf dem ersten leitfähigen Material wird ein zweites leitfähiges Material aufgebracht, das eine Nickel-Palladium Legierung enthält.
  27. Verfahren nach Anspruch 26, wobei das erste leitfähige Material und das zweite leitfähige Material durch einen elektrochemischen Abscheidungsprozess mit Außenstrom aufgebracht werden, vorzugsweise in derselben Anlage.
  28. Verfahren nach Anspruch 26, wobei das erste leitfähige Material und das zweite leitfähige Material durch einen Sputterprozess aufgebracht werden, vorzugsweise in derselben Anlage oder sogar in derselben Kammer.
  29. Verfahren zum Herstellen eines elektronischen Bauelements (8, 402) umfassend die Schritte: auf ein Substrat wird eine Maske aufgebracht; selektiv zur Maske wird ein erstes leitendes Material durch einen ersten elektrochemischen Abscheideprozess mit Außenstrom aufgebracht; selektiv zur Maske wird ein zweites leitendes Material, das sich vom ersten Material unterscheidet, durch einen zweiten elektrochemischen Abscheideprozess mit Außenstrom aufgebracht.
  30. Verfahren nach Anspruch 29, wobei beide Materialien in derselben Anlage oder sogar in derselben Kammer einer Anlage aufgebracht werden.
  31. Verfahren nach einem der Ansprüche 26 bis 30, wobei ein Bauteil (400, 420) nach einem der Ansprüche 1 bis 25 ausgebildet wird.
DE200610036798 2006-08-07 2006-08-07 Elektronisches Bauteil und Verfahren zum Herstellen Expired - Fee Related DE102006036798B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE200610036798 DE102006036798B4 (de) 2006-08-07 2006-08-07 Elektronisches Bauteil und Verfahren zum Herstellen
US11/835,123 US7755190B2 (en) 2006-08-07 2007-08-07 Electronic device including a nickel-palladium alloy layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200610036798 DE102006036798B4 (de) 2006-08-07 2006-08-07 Elektronisches Bauteil und Verfahren zum Herstellen

Publications (2)

Publication Number Publication Date
DE102006036798A1 true DE102006036798A1 (de) 2008-02-14
DE102006036798B4 DE102006036798B4 (de) 2013-08-29

Family

ID=38921904

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200610036798 Expired - Fee Related DE102006036798B4 (de) 2006-08-07 2006-08-07 Elektronisches Bauteil und Verfahren zum Herstellen

Country Status (2)

Country Link
US (1) US7755190B2 (de)
DE (1) DE102006036798B4 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8697574B2 (en) 2009-09-25 2014-04-15 Infineon Technologies Ag Through substrate features in semiconductor substrates
DE102009045181B4 (de) * 2009-09-30 2020-07-09 Infineon Technologies Ag Leistungshalbleitermodul
JP2011109306A (ja) * 2009-11-16 2011-06-02 Murata Mfg Co Ltd 弾性表面波素子
US8753983B2 (en) * 2010-01-07 2014-06-17 Freescale Semiconductor, Inc. Die bonding a semiconductor device
US9548276B2 (en) 2012-04-18 2017-01-17 Win Semiconductors Corp. Structure of backside copper metallization for semiconductor devices and a fabrication method thereof
CN103377914A (zh) * 2012-04-18 2013-10-30 稳懋半导体股份有限公司 半导体元件背面铜金属的改良结构及其加工方法
US10128175B2 (en) * 2013-01-29 2018-11-13 Taiwan Semiconductor Manufacturing Company Packaging methods and packaged semiconductor devices
CN106558564B (zh) * 2015-09-29 2019-08-27 稳懋半导体股份有限公司 半导体元件背面铜金属的改良结构
US9865527B1 (en) 2016-12-22 2018-01-09 Texas Instruments Incorporated Packaged semiconductor device having nanoparticle adhesion layer patterned into zones of electrical conductance and insulation
US9941194B1 (en) 2017-02-21 2018-04-10 Texas Instruments Incorporated Packaged semiconductor device having patterned conductance dual-material nanoparticle adhesion layer
WO2023123116A1 (zh) * 2021-12-29 2023-07-06 京东方科技集团股份有限公司 线路板、功能背板、背光模组、显示面板及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010004133A1 (en) * 1999-12-15 2001-06-21 Yoshihiro Ihara Semiconductor device and manufacturing method therefor
US20020017553A1 (en) * 2000-08-01 2002-02-14 Jui-Meng Jao Structure of solder bumps with improved coplanarity and method of forming solder bumps with improved coplanarity
US6762122B2 (en) * 2001-09-27 2004-07-13 Unitivie International Limited Methods of forming metallurgy structures for wire and solder bonding
US20050012225A1 (en) * 2002-11-15 2005-01-20 Choi Seung-Yong Wafer-level chip scale package and method for fabricating and using the same
US20050073057A1 (en) * 2001-12-14 2005-04-07 Stmicroelectronics S.R.I. Semiconductor electronic device and method of manufacturing thereof
US6995475B2 (en) * 2003-09-18 2006-02-07 International Business Machines Corporation I/C chip suitable for wire bonding

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0300499B2 (de) * 1987-07-24 1998-08-19 Matsushita Electric Industrial Co., Ltd. Zusammengesetzte supraleitende Schicht
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH1174438A (ja) * 1997-06-25 1999-03-16 Daido Steel Co Ltd リードフレーム
US6884644B1 (en) * 1998-09-16 2005-04-26 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
US6511901B1 (en) * 1999-11-05 2003-01-28 Atmel Corporation Metal redistribution layer having solderable pads and wire bondable pads
US6624500B2 (en) * 2000-11-30 2003-09-23 Kyocera Corporation Thin-film electronic component and motherboard
CA2588111A1 (en) * 2004-11-16 2006-05-26 Hyperion Catalysis International, Inc. Method for preparing single walled carbon nanotubes
US20080248648A1 (en) * 2007-04-06 2008-10-09 Thompson David M Deposition precursors for semiconductor applications

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010004133A1 (en) * 1999-12-15 2001-06-21 Yoshihiro Ihara Semiconductor device and manufacturing method therefor
US20020017553A1 (en) * 2000-08-01 2002-02-14 Jui-Meng Jao Structure of solder bumps with improved coplanarity and method of forming solder bumps with improved coplanarity
US6762122B2 (en) * 2001-09-27 2004-07-13 Unitivie International Limited Methods of forming metallurgy structures for wire and solder bonding
US20050073057A1 (en) * 2001-12-14 2005-04-07 Stmicroelectronics S.R.I. Semiconductor electronic device and method of manufacturing thereof
US20050012225A1 (en) * 2002-11-15 2005-01-20 Choi Seung-Yong Wafer-level chip scale package and method for fabricating and using the same
US6995475B2 (en) * 2003-09-18 2006-02-07 International Business Machines Corporation I/C chip suitable for wire bonding

Also Published As

Publication number Publication date
DE102006036798B4 (de) 2013-08-29
US7755190B2 (en) 2010-07-13
US20080081157A1 (en) 2008-04-03

Similar Documents

Publication Publication Date Title
DE102006036798B4 (de) Elektronisches Bauteil und Verfahren zum Herstellen
DE102006044691B4 (de) Verfahren zum Herstellen einer Anschlussleitstruktur eines Bauelements
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102005028951B4 (de) Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung
DE102008028072B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE102015100011B4 (de) Chipeinbettungsgehäuse mit rückseitiger Chipverbindung
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
DE102007017831B4 (de) Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls
DE102011053161B4 (de) Verfahren und system zum führen von elektrischen verbindungen von halbleiterchips
DE102013113061B4 (de) Halbleitervorrichtung und Verfahren für deren Herstellung
DE102010064495B3 (de) Halbleiter-Bauelement
DE102008047916B4 (de) Halbleiterbauelement mit Mehrfachschichtmetallisierung und dazugehöriges Verfahren
DE102013208818A1 (de) Zuverlässige Bereichsverbindungsstellen für Leistungshalbleiter
DE102008063633A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102008039389A1 (de) Halbleiterbauelement
DE102012213548A1 (de) Bondpad zum Thermokompressionsbonden, Verfahren zum Herstellen eines Bondpads und Bauelement
DE102007022959B4 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE102009035623B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung, Anordnung aus integrierten Leistungsgehäusen, integriertes Leistungshalbleitergehäuse und Verfahren zum Herstellen von Halbleitergehäusen
DE10158809B4 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
DE10146353B4 (de) Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur
DE102004041088A1 (de) Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip
DE10345247B4 (de) Verwendung von Leiterbahnen als Krallkörper
EP4141923A1 (de) Leistungshalbleiterbauteil und verfahren zur herstellung eines leistungshalbleiterbauteils
DE102016103585B4 (de) Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
DE102012113012B4 (de) Verfahren zum Herstellen einer elektronischen Vorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023480000

Ipc: H01L0023500000

R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023480000

Ipc: H01L0023500000

Effective date: 20130424

R020 Patent grant now final

Effective date: 20131130

R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee