DE102004041088A1 - Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip - Google Patents

Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip Download PDF

Info

Publication number
DE102004041088A1
DE102004041088A1 DE102004041088A DE102004041088A DE102004041088A1 DE 102004041088 A1 DE102004041088 A1 DE 102004041088A1 DE 102004041088 A DE102004041088 A DE 102004041088A DE 102004041088 A DE102004041088 A DE 102004041088A DE 102004041088 A1 DE102004041088 A1 DE 102004041088A1
Authority
DE
Germany
Prior art keywords
chip
socket
shaped
semiconductor
semiconductor component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004041088A
Other languages
English (en)
Other versions
DE102004041088B4 (de
Inventor
Klaus Dipl.-Ing. Schiess
Alexander Königsberger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004041088A priority Critical patent/DE102004041088B4/de
Priority to PCT/DE2005/001462 priority patent/WO2006021191A1/de
Publication of DE102004041088A1 publication Critical patent/DE102004041088A1/de
Priority to US11/678,960 priority patent/US7656033B2/en
Application granted granted Critical
Publication of DE102004041088B4 publication Critical patent/DE102004041088B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Die Erfindung betrifft ein Halbleiterbauteil (11) in Flachleitertechnik mit einem Halbleiterchip (1), wobei der Halbleiterchip (1) auf seiner Oberseite (2) Außenseitenelektroden von Halbleiterbauelementen aufweist. Auf seiner Rückseite (3) weist er einen der Rückseite (3) angepassten Rückseiten-Innenflachleiter (16) auf, während auf der Oberseite (2) mehrere Oberseiten-Innenflachleiter (5) in Verbindung mit dem Halbleiterchip (1) stehen. Die Innenflachleiter (5) der Oberseite (2) stehen mit Außenflachleitern (6) elektrisch in Verbindung.

Description

  • Die Erfindung betrifft ein Halbleiterbauteil in Flachleitertechnik und ein Verfahren zur Herstellung desselben, insbesondere betrifft die Erfindung ein Halbleiterleistungsbauteil mit einer Vielzahl von parallel geschalteten MOS-Strukturen auf einem Halbleiterchip, bei dem Source- und Gate-Elektroden auf der aktiven Oberseite und eine großflächige Drain-Elektrode auf der Rückseite angeordnet sind.
  • Bei derartigen Halbleiterbauteilen wird der chipspezifische Widerstand durch Verkleinerung der Strukturen der Halbleiterelemente unter gleichzeitiger Erhöhung ihrer Anzahl ständig vermindert, sodass ein Bedarf entsteht auch die Anschlüsse und Dimensionen der erforderlichen Gehäuse, bzw. Packages, bei gleichzeitiger Verminderung des "Package-Widerstandes", sowohl in elektrischer als auch in thermischer Hinsicht zu verkleinern.
  • Aus der Druckschrift DE 101 34 943 ist ein elektronisches Leistungsbauteil mit einem Halbleiterchip, der eine Vielzahl von MOS-Transistoren aufweist, bekannt. Auf der Vielzahl von Source-Elektroden sind eine entsprechende Vielzahl von Thermokompressionsköpfen als so genannte "Studbumps" gebondet. Auf den Studbumps ist eine gemeinsame Verbindungsplatte als Source-Anschluss in Form einer vorgespannten Klammer angeordnet.
  • Diese Struktur des gemeinsamen Source-Anschlusses hat den Nachteil, dass zum Aufbringen der Thermokompressionsköpfe ein Werkzeug erforderlich ist, sodass der Abstand zwischen den Anschlüssen nicht beliebig verkleinert, bzw. die Anzahl der Anschlüsse zu den Source-Elektroden nicht beliebig vergrößert werden kann, um den "Package-Widerstand" weiter zu verkleinern. Eine Klammerkonstruktion weist darüber hinaus nachteilig zusätzlich Kontaktübergangswiderstände auf. Ferner hat die Struktur den Nachteil, dass zum Aufbringen der Vielzahl von Source-Anschlüssen ein serielles Fertigungsverfahren einzusetzen ist, was den Durchsatz limitiert und eine Massenfertigung behindert.
  • Andere Verfahren setzen Lotpasten auf der aktiven Oberseite des Halbleiterchips zur Verbindung von Gate-Innenflachleitern und Source-Innenflachleitern mit den entsprechenden Elektroden der Halbleiterelemente ein. Diese Verfahren haben den Nachteil, dass der Abstand zwischen der gemeinsamen Gate-Elektrode und den Source-Elektroden limitiert ist und nicht weiter verkleinert werden kann, um sicherzustellen, dass die Lotpaste beim Zusammensintern keinen Kurzschluss verursacht. Außerdem stellt die Prozessführung von Lotpasten aufgrund unterschiedlicher Lotdicken ein Risiko in Bezug auf ein Verkippen des Halbleiterchips und in Bezug auf ein Einschleppen zusätzlicher Verunreinigungen dar.
    •
  • Aufgabe der Erfindung ist es, die Nachteile und Grenzen im Stand der Technik zu überwinden und den "Package-Widerstand", sowie die "Package-Größe" weiter zu verkleinern. Ferner ist es Aufgabe der Erfindung ein Herstellungsverfahren anzugeben, das einen verbesserten Durchsatz bei gleichzeitig verminderter Ausschussrate ermöglicht.
  • Gelöst wird diese Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip geschaffen. Der Halbleiterchip weist auf seiner Oberseite Oberseitenelektroden von Halbleiterelementen und auf seiner Rückseite eine der Rückseitenfläche angepasste großflächige Rückseitenelektrode auf. Die Oberseitenelektroden besitzen sockelförmige Flip-Chipkontakte, die einen mehrlagigen Aufbau und eine gleiche Sockelhöhe aufweisen. Dabei sind die sockelförmigen Flip-Chipkontakte der Oberseite des Halbleiterchips mit Oberseiten-Innenflachleitern stoffschlüssig verbunden, welche ihrerseits mit Außenflachleitern elektrisch in Verbindung stehen.
  • Ein derartiges Halbleiterbauteil hat den Vorteil, dass keine Bonddrähte zwischen den Innenflachleitern und Chipkontakten in serieller Weise aufzubringen sind, sondern dass der Halbleiterchip sockelförmige Flip-Chipkontakte mit gleichbleibender Sockelhöhe aufweist, die einerseits in einem Parallelverfahren herstellbar sind und andererseits in Flip-Chiptechnik auf Innenflachleiter eines Flachleiterrahmens aufgebracht werden können. Darüber hinaus hat das Halbleiterbauteil den Vorteil eines geringen Raumbedarfs, der bei üblichen Flip-Chipkontakten nicht gegeben ist und auch nicht bei Studbumps möglich ist, da diese eine größere Bauhöhe erfordern als die erfindungsgemäße Sockelhöhe der sockelförmigen Chipkontakte. Ferner hat das Bauteil den Vorteil, dass die sockelförmigen Chipkontakte beliebig nahe aneinander gebracht werden können, ohne beim weiteren Bearbeiten Kurzschlüsse zu erzeugen, sodass eine höhere Ausbeute bei der Fertigung möglich ist und der "Package-Widerstand" deutlich vermindert werden kann.
  • Insbesondere ist das Halbleiterbauteil ein Leistungshalbleiterbauteil mit einer Vielzahl parallel geschalteter MOS-Transistoren. Dazu weist der Leistungshalbleiterchip auf seiner Oberseite eine gemeinsame Gate-Elektrode und eine Vielzahl von Source-Elektroden auf. Die Vielzahl von Source-Elektroden sind durch einen gemeinsamen sockelförmigen Flip-Chipkontakt parallel geschaltet. Dieser sockelförmige Source-Flip-Chipkontakt weist die gleiche Sockelhöhe auf wie der gemeinsame Gate-Flip-Chipkontakt, der ebenfalls auf der Oberseite des Halbleiterchips angeordnet ist.
  • Somit ist es möglich, diese sockelförmigen Flip-Chipkontakte mit entsprechenden Innenflachleitern in einem Verfahrensschritt stoffschlüssig zu verbinden. Mit dieser stoffschlüssigen Verbindung kann in vorteilhafter Weise eine sonst übliche Anschlussklammer, die großflächig die Vielzahl der Source-Elektroden mit ihren Studbumps, bzw. mit ihren Lotbällen miteinander parallel verbindet, ersetzt werden, wobei gleichzeitig durch die erfindungsgemäße stoffschlüssige Verbindung der Package-Widerstand erniedrigt wird, zumal keine Kontaktübergangswiderstände zwischen der großflächigen Klammerelektrode und der Vielzahl der Source-Anschlüsse zu überwinden sind.
  • Der Source-Flip-Chipkontakt und der Gate-Flip-Kontakt weisen einen mehrlagigen Aufbau auf, bei dem die oberste Schicht derart gestaltet ist, dass sie die stoffschlüssige Verbindung zu den Oberseiten-Innenflachleitern unterstützt. Diese oberste Schicht kann beispielsweise bei einer eutektischen Lotverbindung eine Aluminiumschicht sein, die ein Source-Flip-Chipkontakt als oberste Schicht aufweist, während der gegenüberliegende, aus Kupfer hergestellte, Oberseiten-Innenflach- 1eiter an einer entsprechenden Stelle eine Goldbeschichtung aufweist, um dann eine stoffschlüssige Verbindung aus einem Gold-Aluminium-Eutektikum zu ermöglichen.
  • Bei einer zweiten Ausführungsform der Erfindung kann die oberste Schicht auf dem sockelförmigen Source-Flip-Chipkontakt die Gegenkomponente eines Diffusionslotes aufweisen, sodass beim Zusammenfügen von Innenflachleitern und sockelförmigen Source-Flip-Chipkontakten intermetallische Phasen eines Diffusionslotes ausgebildet werden. Schließlich ist es auch möglich, eine Lotpaste einzusetzen, jedoch weist diese Lotpaste eine Dicke im Submikrometer- bis Mikrometerbereich auf, anstelle der im Stand der Technik angewendeten Lotpastenkontakte, die mehrere 10 Mikrometer dick aufgetragen werden und folglich das Risiko von Kurzschlüssen bei der Fertigung vergrößern. Durch die Dicke der Lotpastenschicht auf dem Sockel im Bereich von Submikrometern bis Mikrometern wird sichergestellt, dass bei dem erfindungsgemäßen Halbleiterbauteil ein Kurzschluss über die oberste stoffschlüssige Verbindungsschicht von benachbarten Kontakten nicht auftritt.
  • Schließlich kann die stoffschlüssige Verbindung auch durch eine oberste Schicht auf dem sockelförmigen Source-Flip-Chipkontakt und/oder auf dem Innenflachleiter erreicht werden, indem eine Leitklebeschicht aufgebracht ist. Durch den mehrlagigen Aufbau wird in vorteilhafter Weise erreicht, dass die stoffschlüssige Verbindungsschicht eine geringere Dicke als die Sockelhöhe der sockelförmigen Flip-Chipkontakte aufweist. Somit wird eine höhere Präzision, ein geringerer Abstand und eine größere Zuverlässigkeit durch das erfindungsgemäße Halbleiterbauteil ermöglicht.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung ist die Rückseitenelektrode, bzw. die Drain-Elektrode mit einem Rückseiten-Innenflachleiter verbunden, dessen flächige Erstreckung der Rückseitenelektrode angepasst ist, wobei der Rückseiten-Innenflachleiter mit einem Außenflachleiter in Verbindung steht. Damit ist der Vorteil verbunden, dass aufgrund der großen Fläche hohe elektrische Ströme über den Rückseitenkontakt vom Halbleiterbauteil abgeleitet werden können. Andererseits ist damit auch der Vorteil verbunden, dass bei einer entsprechenden Isolierung geringer Dicke der Rückseitenelektrode, beispielsweise durch eine Isolationsfolie, eine hohe Wärmeableitung, beispielsweise zu einer Wärmesenke, möglich wird, da eine dünne Folie zwischen einem Kühlkörper und der Rückseite des Halbleiterchips einen minimalen Wärmewiderstand aufgrund der Großflächigkeit der Elektroden darstellt.
  • Anstelle eines Innenflachleiters kann die Rückseitenelektrode auch einen mehrlagigen, sockelförmigen Rückseiten-Chipkontakt aufweisen. Dieser sockelförmige Rückseiten-Chipkontakt kann entweder frei aus dem Gehäuse eines Halbleiterbauteils auf seiner Unterseite herausragen, um einen direkten Zugriff zu der Rückseitenelektrode des Halbleiterchips zu haben oder dieser sockelförmige Rückseiten-Chipkontakt kann stoffschlüssig mit einem entsprechend großen Innenflachleiter, der zu einem Außenflachleiter führt, verbunden sein. Neben einer hohen Stromführung kann dieser großflächige Rückseitenanschluss auch einen niedrigen Package-Widerstand begründen, sodass er besonders gut für Leistungshalbleiterbauteile geeignet ist.
  • Auch die Innenflachleiter eines Flachleiterrahmens können vor dem Zusammenbau eines Halbleiterbauteils geeignet präpariert sein, sodass das Halbleiterbauteil Innenflachleiter aufweist, die sockelförmige, mehrlagige Anschlusskontakte aufweisen, die mit den sockelförmigen Chipkontakten stoffschlüssig verbunden sind. Dies erfordert zwar einen höheren Aufwand bei der Herstellung der Flachleiterrahmen, zumal jeder Innenflachleiter entsprechende sockelförmige Chipkontakte aufweisen muss, aber es hat auch den Vorteil, dass durch die Mehrlagigkeit dieser Sockel bereits entsprechende Komponenten für ein Diffusionslöten, oder für ein eutektisches Löten oder für ein entsprechendes Klebeverbinden aufweist. Für eine derartige Klebeverbindung ist eine doppelseitig klebende Klebstofffolie besonders geeignet, die auf beiden Seiten eines leitenden Folienkerns eine dünne Klebstoffschicht aufweist. Die Klebstoffschichten zu beiden Seiten des elektrisch leitenden Folienkerns weisen eine Dicke im Submikrometerbereich auf und können sehr präzise auf die zu verbindenden, sockelförmigen Komponenten geklebt werden.
  • Weiterhin ist es vorgesehen, dass Innenflachleiter, die mit den Oberseiten-Chipelektroden stoffschlüssig verbunden sind, innerhalb des Halbleiterbauteils einen Übergangsbereich zu den Außenflachleitern aufweisen. Dieser Übergangsbereich ist derart gestaltet, dass die Außenflachleiter für die Oberseiten-Innenflachleiter und für die Rückseiten-Innenflachleiter auf einem gemeinsamen Außenanschlussniveau des Halbleiterbauteils angeordnet sind. Dieses hat den Vorteil, dass von außen nicht erkennbar ist, dass hier zwei Flachleiterrahmen übereinander angeordnet werden und zwischen den beiden Flachleiterrahmen der Halbleiterchip in Flip-Chiptechnik mit seinen sockelförmigen Kontakten befestigt ist. Von den beiden Flachleiterrahmen bleiben jedoch nur die Innenflachleiter in Verbindung mit ihren Außenflachleitern übrig, wobei durch den Übergangsbereich innerhalb des Halbleitergehäuses die Innenflachleiter für die Oberseite des Halbleiterchips auf das ge meinsame Außenanschlussniveau der Außenkontakte übergehen. Dieses erleichtert auch die Montage des Halbleiterbauteils auf einer übergeordneten elektronischen Schaltung.
  • Ein Verfahren zur Herstellung eines Halbleiterbauteils in Flachleitertechnik mit einem Halbleiterchip weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein Halbleiterchip mit Elektroden von Halbleiterelementen auf seiner Oberseite und einer großflächigen Rückseitenelektrode auf seiner Rückseite, deren flächige Erstreckung der Größe der Rückseite entspricht, hergestellt. Diese Herstellung erfolgt normalerweise im Rahmen eines Halbleiterwafers, der in Zeilen und Spalten eine Vielzahl von Halbleiterchippositionen aufweist, die nach den einzelnen Herstellungsschritten durch eine entsprechende Sägetechnik in einzelne Halbleiterchips getrennt werden. Auch der nächste Schritt zur Herstellung eines Halbleiterbauteils gemäß der Erfindung, nämlich das Aufbringen von sockelförmigen Flip-Chipkontakten auf die Elektroden der Oberseite, kann für mehrere Halbleiterchips auf einem nicht aufgetrennten Halbleiterwafer in mehreren Halbleiterbauteilpositionen gleichzeitig realisiert werden.
  • Zum Aufbringen der sockelförmigen Strukturen wird der Halbleiterwafer einem Abscheideverfahren von Metallschichten unterworfen. Die Sockelhöhe wird durch die Abscheiderate und durch die Zeitdauer des Abscheideverfahrens bestimmt. Um eine hohe Präzision zu erreichen, wird beim Abscheideverfahren zunächst der gesamte Wafer mit einer Folge von Metallschichten versehen und anschließend in einem photolithographischen Verfahren, verbunden mit einem Nassätzen oder einem trockenen Plasmaätzen, wird diese geschlossene Metallschicht in einzelne sockelförmige Flip-Chipkontakte strukturiert.
  • Die Halbleiterchips werden dann mit ihren sockelförmigen Flip-Chipkontakten auf ihrer Oberseite mit Innenflachleitern eines Flachleiterrahmens verbunden.
  • In einem Durchführungsbeispiel des Herstellungsverfahrens steht ein weiterer Flachleiterrahmen mit Innenflachleitern zur Verfügung, um die Rückseitenelektrode des Halbleiterchips anzuschließen. Anstelle eines weiteren Flachleiterrahmens kann jedoch auch eine Wärmesenke oder ein großflächiger, sockelförmiger Chipkontakt auf die Rückseitenelektrode aufgebracht werden. Das stoffschlüssige Verbinden der Rückseitenelektrode an einen Rückseiten-Innenflachleiter eines weiteren Flachleiterrahmens oder an eine Wärmesenke oder ein Aufbringen eines sockelförmigen Chipkontaktes wird durchgeführt nachdem die Oberseiten-Flip-Chipkontakte bereits mit Innenleitern verbunden sind. Nachdem sowohl auf der Oberseite als auch auf der Unterseite des Halbleiterchips Innenflachleiter angebracht wurden, die mit entsprechenden Außenflachleitern in Verbindung stehen, werden diese Komponenten nun in einem Kunststoffgehäuse verpackt. Dabei können die Innenflachleiter lediglich mit einer Isolationsfolie abgedeckt sein, während die übrigen Komponenten in eine Kunststoffgehäusemasse eingehüllt werden. Andererseits ist es auch vorgesehen, dass beim Verpacken der Komponenten ein Metallblock als Wärmesenke oder ein sockelförmiger Rückseiten-Chipkontakt frei zugänglich bleiben.
  • Dieses Verfahren hat den Vorteil, dass weder Bonddrähte, noch Lötbälle, noch Studbumps eingesetzt werden, die in der Minimierung ihres Raumbedarfs limitiert sind. Ein weiterer Vorteil besteht darin, dass die sockelförmigen Chipkontakte sowohl auf der Oberseite als auch auf der Unterseite in einem parallelen Fertigungsverfahren angebracht werden können. Fer ner ist es ein Vorteil, dass dieses Aufbringen der Sockelkontakte bereits auf einem Halbleiterwafer durchgeführt werden kann, der eine Vielzahl von Zeilen und Spalten von Halbleiterbauteilpositionen aufweist. Zum Abscheiden der sockelförmigen Flip-Chipkontakte, sowohl auf der Oberseite als auch auf der Rückseite kann vorteilhafterweise ein galvanisches Abscheideverfahren des Metalls der Sockel durchgeführt werden. Dabei wird die Sockelhöhe durch die Abscheidungsrate und die Abscheidungszeit bestimmt. Andererseits können unterschiedliche Metallschichten dadurch erzeugt werden, dass nacheinander unterschiedliche Galvanikbäder vorgesehen werden.
  • Vorzugsweise werden bei der galvanischen Abscheidung Sockelhöhen zwischen 1 und 20 μm (Mikrometer) eingestellt. Dabei kann zunächst Kupfer abgeschieden werden und auf dem Kupfer wiederum Nickel abgeschieden werden, um eine Diffusionssperre zu der nächsten, nämlich der Schicht, welche die stoffschlüssige Verbindung zu den Innenflachleitern herstellen soll, zu realisieren. Die oberste Schicht des Sockels kann beispielsweise für eine eutektische Verbindung zum Innenflachleiter aus Gold oder Aluminium bestehen. Als Diffusionssperre kann auch eine Titanschicht eingebaut werden, um zu verhindern, dass Kupfer in die für eine eutektische Legierung oder für eine Diffusionslotlegierung bestimmte obere Schicht der sockelförmigen Flip-Chipkontakte eindiffundiert.
  • Die Metalllagen für die sockelförmigen Flip-Chipkontakte können auch durch ein Metallauf dampfverfahren erzeugt werden. Dabei wird auf die Rückseite und/oder auf die Oberseite eines Halbleiterwafers eine geschlossene Metallschicht oder eine geschlossene Schichtfolge aufgedampft, die anschließend mithilfe von einer Maskentechnologie oder einer Photolithogra phietechnik strukturiert wird. Zum Strukturieren können Trockenätzverfahren, wie ein Plasmaätzen oder Nassätzverfahren, die auf das jeweilige Metallmaterial abgestimmt sind, eingesetzt werden. Dieses Verfahren hat den Vorteil, dass äußerst präzise abgegrenzte Strukturen möglich werden. Gleichzeitig hat das Verfahren den Vorteil, dass die bisher kleinsten horizontalen Abstände zwischen zwei Flip-Chipkontakten damit realisiert werden können.
  • Eine geschlossene Metallschicht oder eine geschlossene Metallschichtfolge können auch mit Hilfe einer chemischen Gasphasenabscheidung erfolgen, wobei die Metalle in Form von organometallischen Verbindungen einem Reaktor zugeführen werden und sich diese organometallische Verbindungen in dem Reaktor in Metalle und flüchtige organische Substanzen zersetzt, sodass sich die Metalle auf dem zu beschichtenden Halbleiterwafer abscheiden können.
  • Eine weitere Möglichkeit sockelförmige Flip-Chipkontakte auf einen Halbleiterwafer, bzw. einen Halbleiterchip aufzubringen, bieten die so genannten Druckverfahren an. Eines der Druckverfahren ist dabei besonders interessant, nämlich das Strahldruckverfahren, bei dem ähnlich wie in einem Tintenstrahldrucker die Metallstruktur auf dem Halbleiterwafer geschrieben wird. Parallele Druckverfahren, wie Siebdruck oder Schablonendruck, können ebenfalls eingesetzt werden, wenn die Abstände zwischen den Flip-Chipkontakten unkritisch sind.
  • Vorzugsweise wird für das stoffschlüssige Verbinden der sockelförmigen Chipkontakte mit Innenflachleitern eines Flachleiterrahmens ein Klebeverfahren mit entsprechendem Leitklebstoff eingesetzt. Dieses hat den Vorteil, dass Leitkleber bei relativ niedriger Temperatur aushärten, sodass bei der Her stellung keine Gefahr besteht, dass die Halbleiterbauteile thermisch überlastet werden.
  • Abschließend können die Komponenten in eine Gehäusekunststoffmasse eingebettet werden, wobei die unterschiedlichen Gehäuseformen möglich sind. Einerseits kann die Kunststoffmasse derart die Komponenten umhüllen, dass nur die Außenkontakte, die mit den Oberseiten-Innenflachleitern und mit den Rückseiten-Innenflachleitern in Verbindung stehen aus dem Kunststoffgehäuse herausragen. Andererseits kann der Rückseitenkontakt so ausgebildet werden, dass er einen großflächigen Außenkontakt bildet, in dem ein sockelförmiger Rückseiten-Chipkontakt aus der Kunststoffgehäusemasse auf der Unterseite des Halbleiterbauteils herausragt, womit ein direkter Zugriff auf die Rückseitenelektrode des Halbleiterchips möglich ist.
  • Ferner kann das Kunststoffgehäuse derart gestaltet werden, dass aus der Kunststoffgehäusemasse ein Wärmeleitungsblock herausragt, der seinerseits Kühlrippen aufweist und der von dem Rückseitenkontakt des Halbleiterchips durch eine dünne Isolationsfolie isoliert ist. Andererseits kann der Wärmeleitungsblock auch elektrisch mit dem Rückseitenkontakt des Halbleiterchips stoffschlüssig verbunden sein und somit zwei Funktionen gleichzeitig erfüllen, nämlich einen Kontakt, der auf das niedrigste Schaltungspotenzial gelegt werden kann und andererseits einen Wärmeableiter, der die Wärme an die Umgebung abgeben kann.
  • Schließlich kann bei dem Aufbau eines bevorzugten Halbleiters auf das Umhüllen durch eine Kunststoffmasse vollständig verzichtet werden, indem die Innenflachleiter der Oberseite und/oder die Innenflachleiter der Unterseite mit einer isolierenden Folie bedeckt werden. Auch ist es möglich eine Art Mischbauweise für das Gehäuse bereitzustellen, bei der zunächst die Komponenten nur teilweise in einer Kunststoffmasse eingebettet werden und die Innenflachleiter mindestens in ihren Bereichen mit einer Folie als Außenisolation abgedeckt sind. Mit einem derartigen Folienabdeckverfahren können einerseits die Dicke der Halbleiterbauteile extrem minimiert werden und andererseits die Herstellungskosten auf ein Minimum reduziert werden.
  • Zusammenfassend ist festzustellen, dass unterschiedliche Fertigungsabläufe zu dem erfindungsgemäßen Halbleiterbauteil führen können. Dazu wird zunächst die Topseite eines Halbleiterchips, die Kontaktflächen aufweist, mit einer strukturierten Metallschicht, beispielsweise aus einer Kupferlegierung in einer Höhe von 20 μm als Sockel beschichtet. Diese Dicke ist im Wesentlichen durch die Viskosität der später aufzubringenden Kunststoffgehäusemasse bestimmt. Auf derartigen elektrisch leitfähigen Sockeln werden dann einzelne Metallschichten abgeschieden, um eine lötfähige, bzw. stoffschlüssige Verbindung zu Innenflachleitern herstellen zu können.
  • Das Material der Metallschichten richtet sich danach, ob es sich um ein Diffusionslöten, ein eutektisches Löten, oder um ein Depotlöten handelt. Auch können für eine derartige stoffschlüssige Verbindung klebefähige Kontaktflächen auf den sockelförmigen Chipkontakten gebildet werden. Auch die Rückseite des Halbleiterchips kann für einen Lötprozess präpariert werden, indem entweder Lotpaste oder Materialien für ein Diffusionslöten oder für ein eutektisches Löten oder eine leitende Klebefolie auf die Rückseitenelektrode aufgebracht wird.
  • Mit einem ersten Schritt werden die Chipkontakte auf der Chiptopseite mittels Flip-Chiptechnologie mit einem Flachleiterrahmen verbunden. In einem weiteren Schritt wird der Flachleiterrahmen mit den angebrachten Halbleiterchips auf seine Rückseite umgedreht, sodass nun die Rückseite des Halbleiterchips mit einer Lotpaste oder einem leitfähigem Kleber für ein Aufbringen von einem weiteren Rückseiten-Innenflachleiter zur Verfügung steht. Anstelle eines weiteren Innenflachleiters kann auch ein Metallblock als Wärmesenke auf die Halbleiterchiprückseite aufgebracht werden. In dem Fall ist es nicht nötig, einen weiteren Flachleiterrahmen zur Verfügung zu stellen.
  • Schließlich wird dann ein derart vorbereitetes Halbleiterbauteil in einem nächsten Schritt ummoldet, wobei die Topkontakte komplett ummoldet werden oder die Topkontakte aus dem Package herausragen und nur durch eine isolierende Folie elektrisch geschützt werden. Dabei ist es ein Ziel, die elektrische Isolation so dünn wie möglich zu wählen, um den thermischen Widerstand gegenüber der Umgebung gering zu halten. Andererseits ist es möglich, nur die Chiprückseite aus dem Kunststoffgehäuse herausragen zu lassen, ohne dass ein Innenflachleiter oder eine Wärmesenke auf der Rückseite aufgebracht sind. Somit hat der erfindungsgemäße Aufbau eines neuartigen Halbleiterbauteils den Vorteil, dass viele unterschiedliche Gehäuseformen verwirklicht werden können, die jedoch alle einen verbesserten Package-Widerstand aufweisen.
  • Zusammenfassend beinhaltet die Erfindung folgende Vorteile:
    • 1. Die Metallschicht der sockelförmigen Flip-Chipkontakte auf der Topseite des Halbleiterchips führt zu einem Mindestabstand zwischen Chiptopseite und dem Flachleiter. Dies verhindert einerseits Beschädigungen aufgrund eines vielleicht erforderlichen Moldfillers, was beim Stresstest der Bauteile auftreten kann. Andererseits kann die zusätzliche Metallfläche des Sockels als thermischer Puffer benutzt werden. Zusätzlich wird der elektrische Querwiderstand aufgrund der flächigen Querschnittsvergrößerung reduziert.
    • 2. Die Verbindung der Topkontakte mittels eutektischem Löten, bzw. Diffusionslötens erlaubt eine Reduzierung der Mindestabstände zwischen den Kontaktflächen. Dies ist von Vorteil, um auch kleine Chips mittels einer Flachleitertechnik bearbeiten zu können und somit den Vorteil eines geringen Package-Widerstandes zu erhalten. Ferner wird durch diese erfindungsgemäße Anordnung ein größerer Toleranzspielraum möglich, da die stoffschlüssige Flachleiterfläche keinen limitierenden Faktor, wie bei Bonddrähten oder bei Lötbällen oder bei Studbumps, darstellt.
    • 3. Ein weiterer Vorteil stellt der gleichbleibende Footprint für unterschiedliche Chipgrößen dar. Dies ist vor allem für den Endkunden von Vorteil, da er nur einen Footprint für unterschiedliche Produkte verwenden kann.
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt eine prinzipielle perspektivische Ansicht eines Halbleiterbauteils gemäß einer ersten Ausführungsform der Erfindung;
  • 2 zeigt eine prinzipielle perspektivische Ansicht eines Zwischenproduktes bei der Herstellung des Halbleiterbauteils gemäß 1;
  • 3 zeigt eine prinzipielle perspektivische Ansicht eines weiteren Zwischenproduktes bei der Herstellung des Halbleiterbauteils gemäß 1;
  • 4 zeigt eine prinzipielle perspektivische Ansicht eines Halbleiterbauteils gemäß einer zweiten Ausführungsform der Erfindung;
  • 5 zeigt eine prinzipielle perspektivische Ansicht eines Halbleiterbauteils gemäß einer dritten Ausführungsform der Erfindung;
  • 6 zeigt eine prinzipielle perspektivische Ansicht eines Halbleiterbauteils gemäß einer vierten Ausführungsform der Erfindung;
  • 7 zeigt eine prinzipielle perspektivische Ansicht eines Halbleiterbauteils gemäß einer fünften Ausführungsform der Erfindung.
  • 1 zeigt eine prinzipielle perspektivische Ansicht eines Halbleiterbauteils 11 einer ersten Ausführungsform der Erfindung. Dieses Halbleiterbauteil 11 ist in Flachleitertechnik ausgeführt, wobei Außenflachleiter 6 und 10 in dieser Ausführungsform der Erfindung ein gemeinsames Außenanschlussniveau n bilden. Dennoch gehören die Außenflachleiter 6 und 10 nicht zu einem gleichen Flachleiterrahmen, sondern sind aus zwei unterschiedlichen Flachleiterrahmen herausgestanzt. Die Außenflachleiter 6 stehen mit Oberseiten-Innenflachleitern 5 in Verbindung, welche an Oberseitenkontakte eines Halbleiterchips 1 angeschlossen sind. Die Außenflachleiter 10 stehen mit Innenflachleitern 16 und dem Rückseitenkontakt der Rückseite 3 des Halbleiterchips 1 in Verbindung. Dabei entspricht die flächige Erstreckung des Rückseiten-Innenflachleiters 16 der Fläche der Rückseite 3 des Halbleiterchips 1.
  • Auf der Oberseite 2 des Halbleiterchips 1 sind hingegen mehrere Innenflachleiter stoffschlüssig mit Elektroden der aktiven Oberseite 2 des Halbleiterchips 1 verbunden. In dieser ersten Ausführungsform der Erfindung ist der Halbleiterchip 1 ein Leistungshalbleiterchip 7, der hohe Ströme mittels einer Vielzahl von MOS-Transistoren von der Oberseite 2 des Leistungshalbleiterchips 7 zur Unterseite 3 des Leistungshalbleiterchips 7 schaltet. Dazu sind auf der Oberseite 2 die Vielzahl der Source-Elektroden über einen gemeinsamen sockelförmigen Source-Flip-Chipkontakt 9 verbunden, der eine Sockelhöhe h von beispielsweise 20 μm (Mikrometer) aufweist. Außerdem weist die Oberseite 2 einen gemeinsamen Gate-Flip-Chipkontakt 8 auf, der sockelförmig ausgebildet ist.
  • Die sockelförmigen Flip-Chipkontakte 4 stehen über einen Übergangsbereich 20 mit den Außenflachleitern 6, die auf dem Außenanschlussniveau n angeordnet sind, in Verbindung. Dieser Übergangsbereich 20 überwindet den Höhenunterschied zwischen der Oberseite 2 des Halbleiterchips 1 und der Rückseite 3 des Halbleiterchips 1. Durch die sockelförmigen Flip-Chipkontaktflächen 8 und 9 auf der Oberseite 2 des Halbleiterchips 1, wird einerseits eine großflächige Verbindung zu den Oberseiten-Innenflachleitern 5 auf der Oberseite 2 des Halbleiterchips 1 hergestellt und andererseits eine zuverlässige Verbindung zu den Außenflachleiter 6 geschaffen. Auch die Rückseite 3 des Halbleiterchips 1 weist in dieser Ausführungsform der Erfindung einen sockelförmigen Chipkontakt 17 auf, der großflächig auf der Rückseite 3 des Halbleiterchips 1 angeordnet ist und stoffschlüssig mit dem darunter liegenden großflächigen Rückseiten-Innenflachleiter 16 verbunden ist.
  • Dieser Rückseiten-Innenflachleiter 16 geht außerhalb des Kunststoffgehäuses 23 in vier Außenflachleiterflächen 10 über, die jedoch alle auf gleichem Außenpotential liegen, während die Oberseiten-Innenflachleiter 5 auf der Oberseite 2 des Halbleiterchips 1 in Außenflachleiter 6 übergehen, die einerseits einen Gate-Kontakt 8 vermitteln und andererseits einen gemeinsamen Source-Kontakt 9 darstellen.
  • Beim Herstellen eines derartigen Halbleiterchips 1 wird zunächst der Halbleiterchip 1 mit seinen sockelförmigen Flip-Chipkontakten 4 auf den Oberseiten-Innenflachleitern 5 für die Oberseite 2 des Halbleiterchips 1 fixiert, um zunächst einen ersten Flachleiterrahmen mit Halbleiterchips 1 zu bestücken. Danach wird der Flachleiterrahmen umgedreht, sodass von oben aus eine Rückseitenelektrode des Halbleiterchips 1 mit entsprechenden Innenflachleitern 16 verbunden werden kann. Nach diesem Zusammenfügen von Innenflachleitern 16, die von zwei unterschiedlichen Flachleiterrahmen gebildet werden und über den Halbleiterchip 1 verbunden sind, kann dann mit einem Spritzgussprozess das Kunststoffgehäuse 23 aus einer Gehäusekunststoffmasse 22 hergestellt werden. Um die Unterseite der Innenflachleiter zu isolieren, kann die Unterseite mit einer Isolationsfolie 21 abgedeckt werden.
  • 2 zeigt eine prinzipielle perspektivische Ansicht eines Zwischenproduktes bei der Herstellung des Halbleiterbauteils gemäß 1. Komponenten mit gleichen Funktionen, wie in 1, werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • 2 zeigt einen Ausschnitt eines ersten Flachleiterrahmens mit Flachleitern 5, die einerseits mit einem sockelförmigen Gate-Flip-Chipkontakt 8 und mit einem weiteren sockel förmigen Source-Flip-Chipkontakt 9 verbunden sind. Der sockelförmige Source-Flip-Chipkontakt 9 bildet einen gemeinsamen Kontakt für eine Vielzahl von Source-Elektroden auf der aktiven Oberseite 2 des Halbleiterchips 1. Zum Aufbringen eines großflächigen Innenflachleiters auf die Rückseite 3 des Halbleiterchips 1 wird dieser erste Flachleiterrahmen um 180°, mit bereits fixierten Halbleiterchips 1, gedreht.
  • 3 zeigt eine prinzipielle perspektivische Ansicht eines weiteren Zwischenproduktes bei der Herstellung des Halbleiterbauteils 11 gemäß 1. Dazu wurde ein weiterer Flachleiterrahmen mit einem Rückseiten-Innenflachleiter 16 zur Verfügung gestellt, der mit Außenflachleitern 10 elektrisch verbunden ist. Über einen sockelförmigen Rückseiten-Chipkontakt 17 ist die Rückseitenelektrode des Halbleiterchips 1 mit dem Rückseiten-Innenflachleiter 16 stoffschlüssig verbunden. Zur Vollendung des in 1 gezeigten Halbleiterbauteils 11 fehlt nun lediglich nur noch das Einbetten dieser Komponenten in eine Gehäusekunststoffmasse 22 wie sie 1 zeigt.
  • 4 zeigt eine prinzipielle perspektivische Ansicht eines Halbleiterbauteils 12 gemäß einer zweiten Ausführungsform der Erfindung. Das Halbleiterbauteil 12 unterscheidet sich von der ersten Ausführungsform der Erfindung gemäß 1 dadurch, dass eine Isolationsfolie 21 die Oberseiten-Innenflachleiter 5 bedeckt und einen Teil des Halbleiterbauteilgehäuses aus einer Gehäusekunststoffmasse 22 bilden. Die übrige Struktur der zweiten Ausführungsform der Erfindung gemäß 4 entspricht der in 1 gezeigten Version. Durch das Aufbringen der dünnen Isolationsfolie 21 ist es möglich, den Wärmeübergang zu einem Kühlkörper gering zu halten, vergli chen mit der ersten Ausführungsform der Erfindung gemäß 1.
  • 5 ist eine prinzipielle perspektivische Ansicht eines Halbleiterbauteils 13 gemäß einer dritten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen, wie in vorhergehenden Figuren, werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Unterschied der dritten Ausführungsform der Erfindung gemäß 5 wurde dadurch geschaffen, dass ein sockelförmiger Chip-Rückseitenkontakt 17 auf die Rückseite 3 des Halbleiterchips 1 aufgebracht wurde. Dieser sockelförmige Rückseiten-Chipkontakt 17 ragt nun aus der Unterseite des Halbleiterbauteils 13 heraus, sodass ein sicherer Zugriff von außen gewährleistet ist. In dieser Ausführungsform der Erfindung wird der zweite Flachleiterrahmen, wie der noch für das in 1 gezeigte Bauteil erforderlich ist, eingespart. Weiterhin ist ein Vorteil dieser Ausführungsform der Erfindung, dass unmittelbar auf den Rückseitenkontakt des Halbleiterchips 1 über den sockelförmigen Rückseiten-Chipkontakt 17 der Rückseite 3 zugegriffen werden kann.
  • 6 zeigt eine prinzipielle perspektivische Ansicht eines Halbleiterbauteils 14 gemäß einer vierten Ausführungsform der Erfindung. Diese Ausführungsform der Erfindung entspricht in ihrem Aufbau der oben gezeigten 3. Lediglich ist der Rückseiten-Innenflachleiter 16 durch einen Metallblock 18 als Wärmesenke 19 ersetzt worden. Diese Ausführungsform der Erfindung hat den Vorteil, dass die Rückseite 3 des Halbleiterchips 1 nun intensiv gekühlt werden kann, damit die Verlustwärme beim Schalten des Leistungshalbleiterchips 7 unmittelbar abgeleitet wird.
  • 7 zeigt eine prinzipielle perspektivische Ansicht eines Halbleiterbauteils 15 einer fünften Ausführungsform der Erfindung. Bei dieser Ausführungsform der Erfindung weist der Halbleiterchip 1 einen Rückseitenkontakt auf, der mit einem sockelförmigen Rückseiten-Chipkontakt 17 vollständig bedeckt ist. Außerdem weisen die Oberseiten-Innenflachleiter 5 auf der Oberseite 2 eine zusätzliche isolierende Folie 21 auf, um die Oberseiten-Innenflachleiter 5 vor Kurzschlüssen zu schützen.
    • 1
    Halbleiterchip
    2
    Oberseite des Halbleiterchips
    3
    Rückseite des Halbleiterchips
    4
    sockelförmiger Flip-Chipkontakt
    5
    Oberseiten-Innenflachleiter
    6
    Außenflachleiter für Oberseiten-
    Innenflachleiter
    7
    Leistungshalbleiterchip
    8
    sockelförmiger Gate-Flip-Chipkontakt
    9
    sockelförmiger Source-Flip-Chipkontakt
    10
    Außenflachleiter für Rückseiten-
    Innenflachleiter
    11
    Halbleiterbauteil 1. Ausführungsform
    12
    Halbleiterbauteil 2. Ausführungsform
    13
    Halbleiterbauteil 3. Ausführungsform
    14
    Halbleiterbauteil 4. Ausführungsform
    15
    Halbleiterbauteil 5. Ausführungsform
    16
    Rückseiten-Innenflachleiter
    17
    sockelförmiger Rückseiten-Chipkontakt
    18
    Metallblock
    19
    Wärmesenke
    20
    Übergangsbereich
    21
    Isolationsfolie
    22
    Gehäusekunststoffmasse
    23
    Kunststoffgehäuse
    h
    Sockelhöhe
    n
    gemeinsames Außenanschlussniveau

Claims (23)

  1. Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip (1), wobei der Halbleiterchip (1) auf seiner Oberseite (2) Oberseitenelektroden von Halbleiterelementen aufweist und auf seiner Rückseite (3) eine der Rückseitenfläche angepasste großflächige Rückseitenelektrode aufweist, und die Oberseitenelektroden sockelförmige Flip-Chipkontakte (4) besitzen, die einen mehrlagigen Aufbau und eine gleiche Sockelhöhe (h) aufweisen, und wobei die sockelförmigen Flip-Chipkontakte (4) der Oberseite (2) des Halbleiterchips (1) mit Oberseiten-Innenflachleitern (5) stoffschlüssig verbunden sind, welche mit Außenflachleitern (6) elektrisch in Verbindung stehen.
  2. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass das Halbleiterbauteil (11) einen Leistungshalbleiterchip (7) mit einer Vielzahl parallel geschalteter MOS-Transistoren aufweist, wobei der Leistungshalbleiterchip (7) auf seiner Oberseite (2) eine gemeinsame Gate-Elektrode (8) und eine Vielzahl von Source-Elektroden sowie auf seiner Rückseite (3) eine großflächige Drain-Elektrode aufweist, wobei die gemeinsame Gate-Elektrode einen sockelförmigen Gate-Flip-Chipkontakt (8) aufweist und die Vielzahl von Source-Elektroden zu einem gemeinsamen sockelförmigen Source-Flip-Chipkontakt (9) zusammengeführt sind und wobei der Gate-Flip-Chipkontakt (8) und der Source-Flip-Chipkontakt (9) einen mehrlagigen Aufbau und eine gleiche Sockelhöhe (h) aufweisen, und wobei der sockelförmige Gate-Flip-Chipkontakt (8) und der sockelförmige Source-Flip-Chipkontakt (9) mit Oberseiten-Innen flachleitern (5) stoffschlüssig verbunden sind, die mit Außenflachleitern (6) elektrisch in Verbindung stehen.
  3. Halbleiterbauteil nach Anspruch 1 oder nach Anspruch 2, dadurch gekennzeichnet, dass die Rückseitenelektrode bzw. Drain-Elektrode mit einem Rückseiten-Innenflachleiter (16), verbunden ist, dessen flächige Erstreckung der Rückseitenelektrode angepasst ist, wobei der Rückseiten-Innenflachleiter (16) mit Außenflachleitern (10) in Verbindung steht.
  4. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Rückseitenelektrode bzw. Drain-Elektrode einen mehrlagigen sockelförmigen Rückseiten-Chipkontakt (17) aufweist, der stoffschlüssig mit einem Rückseiten-Innenflachleiter (16) verbunden ist.
  5. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Innenflachleiter (5, 16) sockelförmige mehrlagige Anschlusskontakte aufweisen, die mit den sockelförmigen Chipkontakten (8, 9, 17) stoffschlüssig verbunden sind.
  6. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleiterbauteil (11) als stoffschlüssige Verbindung eine leitfähige Klebstoffverbindung aufweist.
  7. Halbleiterbauteil nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Halbleiterbauteil (11) als stoffschlüssige Verbindung eine eutektische Lötverbindung aufweist.
  8. Halbleiterbauteil nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Halbleiterbauteil (11) als stoffschlüssige Verbindung eine Diffusionslötverbindung aufweist.
  9. Halbleiterbauteil nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Halbleiterbauteil (11) als stoffschlüssige Verbindung eine leitende Klebefolie aufweist.
  10. Halbleiterbauteil nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Halbleiterbauteil (11) als stoffschlüssige Verbindung eine Lotpastenverbindung aufweist.
  11. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiterchip (1) in dem Halbleiterbauteil (13) derart angeordnet ist, dass die Rückseitenelektrode mit sockelförmigem Chipkontakt (17) frei zugänglich ist.
  12. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Rückseitenelektrode einen Metallblock (18), welcher in seiner flächigen Erstreckung der Rückseitenelektrode angepasst ist, als Wärmesenke (19) aufweist.
  13. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Innenflachleiter (5), die mit den Oberseiten-Chipelektroden (4) stoffschlüssig verbunden sind, und innerhalb des Halbleiterbauteils (11) einen Übergangsbereich (20) zu den Außenflachleitern (6) aufweisen, der so gestaltet ist, dass die Außenflachleiter (6) für die Rückseiten-Innenflachleiter (10) und für die Oberseiten-Innenflachleiter (6) auf einem gemeinsamen Außenanschlussniveau (n) des Halbleiterbauteils (11) angeordnet sind.
  14. Verfahren zur Herstellung eines Halbleiterbauteils (11) in Flachleitertechnik mit einem Halbleiterchip (1), wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines Halbleiterchips (1) mit Elektroden von Halbleiterelementen auf seiner Oberseite (2) und einer großflächigen Rückseitenelektrode auf seiner Rückseite (3), deren flächige Erstreckung der Größe der Rückseite (3) entspricht; – Aufbringen von sockelförmigen Flip-Chipkontakten (4) auf den Elektroden der Oberseite (2), wobei die Sockelhöhe (h) durch ein Abscheideverfahren von Metallschichten eingestellt wird; – stoffschlüssiges Verbinden der sockelförmigen Flip-Chipkontakte (4) mit Innenflachleitern eines Flachleiterrahmens; – Aufbringen eines Rückseiten-Innenflachleiters (16) eines weiteren Flachleiterrahmens oder einer Wärmesenke (19) oder eines sockelförmigen Rückseiten-Chipkontaktes (17) auf die Rückseitenelektrode; – Verpacken des Halbleiterbauteils (11) durch Abdecken der Oberseiten-Innenflachleiter (5) mit Isolationsfolien (21) und/oder durch Umhüllen der Bauteilkomponenten mit einer Gehäusekunststoffmasse (22), wobei vorgesehen wird, dass auf eine Wärmesenke (19) oder einen sockelförmigen Rückseiten-Chipkontakt (17) direkt zugegriffen wird.
  15. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass als Abscheideverfahren für die Herstellung der sockelförmigen Chipkontakte (8, 9, 17) auf den Elektroden der Oberseite (2) und/oder auf der Rückseitenelektrode, eine galvanische Abscheidung eines Metalls durchgeführt wird, wobei die Sockelhöhe (h) durch Abscheidungsrate und Abscheidungszeit eingestellt wird.
  16. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass als Abscheideverfahren für die Herstellung der sockelförmigen Chipkontakte (8, 9, 17) auf den Elektroden der Oberseite (2) und/oder auf der Rückseitenelektrode ein Metallaufdampfen durchgeführt wird.
  17. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass als Abscheideverfahren für die Herstellung der sockelförmigen Chipkontakte (8, 9, 17) auf den Elektroden der Oberseite (2) und/oder auf der Rückseitenelektrode eine chemische Gasphasenabscheidung durchgeführt wird.
  18. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass als Abscheideverfahren für die Herstellung der sockelförmigen Chipkontakte (8, 9, 17) auf den Elektroden der Oberseite (2) und/oder auf der Rückseitenelektrode, ein Druckverfahren durchgeführt wird.
  19. Verfahren nach einem der Ansprüche 14 bis 18, dadurch gekennzeichnet, dass zum stoffschlüssigen Verbinden der sockelförmigen Chipkontakte (8, 9, 17) mit Innenflachleitern (5, 16) eines Flachleiterrahmens ein Klebeverfahren mit einem Leitklebstoff eingesetzt wird.
  20. Verfahren nach einem der Ansprüche 14 bis 18, dadurch gekennzeichnet, dass zum stoffschlüssigen Verbinden der sockelförmigen Chipkontakte (8, 9, 17) mit Innenflachleitern (5, 16) eines Flachleiterrahmens ein Diffusionslötverfahren eingesetzt wird.
  21. Verfahren einem der Ansprüche 14 bis 18, dadurch gekennzeichnet, dass zum stoffschlüssigen Verbinden der sockelförmigen Chipkontakte (8, 9, 17) mit Innenflachleitern (5, 16) eines Flachleiterrahmens ein Lötverfahren mit eutektischen Loten eingesetzt wird.
  22. Verfahren einem der Ansprüche 14 bis 18, dadurch gekennzeichnet, dass zum stoffschlüssigen Verbinden der sockelförmigen Chipkontakte (8, 9, 17) mit Innenflachleitern (5, 16) eines Flachleiterrahmens ein Lötverfahren mit Metallplatten eingesetzt wird.
  23. Verfahren nach einem der Ansprüche 14 bis 18, dadurch gekennzeichnet, dass zum Umhüllen der Bauteilkomponenten mit einer Gehäusekunststoffmasse (22) ein Spritzgussverfahren eingesetzt wird.
DE102004041088A 2004-08-24 2004-08-24 Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung Expired - Fee Related DE102004041088B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102004041088A DE102004041088B4 (de) 2004-08-24 2004-08-24 Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung
PCT/DE2005/001462 WO2006021191A1 (de) 2004-08-24 2005-08-18 Halbleiterbauteil in flachleitertechnik mit einem halbleiterchip
US11/678,960 US7656033B2 (en) 2004-08-24 2007-02-26 Semiconductor device with a semiconductor chip using lead technology and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004041088A DE102004041088B4 (de) 2004-08-24 2004-08-24 Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung

Publications (2)

Publication Number Publication Date
DE102004041088A1 true DE102004041088A1 (de) 2006-03-09
DE102004041088B4 DE102004041088B4 (de) 2009-07-02

Family

ID=35134224

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004041088A Expired - Fee Related DE102004041088B4 (de) 2004-08-24 2004-08-24 Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung

Country Status (3)

Country Link
US (1) US7656033B2 (de)
DE (1) DE102004041088B4 (de)
WO (1) WO2006021191A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7626262B2 (en) 2006-06-14 2009-12-01 Infineon Technologies Ag Electrically conductive connection, electronic component and method for their production
DE102006015447B4 (de) * 2006-03-31 2012-08-16 Infineon Technologies Ag Leistungshalbleiterbauelement mit einem Leistungshalbleiterchip und Verfahren zur Herstellung desselben
DE102006031405B4 (de) * 2006-07-05 2019-10-17 Infineon Technologies Ag Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005027356B4 (de) * 2005-06-13 2007-11-22 Infineon Technologies Ag Halbleiterleistungsbauteilstapel in Flachleitertechnik mit oberflächenmontierbaren Außenkontakten und ein Verfahren zur Herstellung desselben
US7397120B2 (en) * 2005-12-20 2008-07-08 Semiconductor Components Industries, L.L.C. Semiconductor package structure for vertical mount and method
DE102006013853B4 (de) * 2006-03-23 2010-09-30 Infineon Technologies Ag Leistungshalbleiterbauelement mit großflächigen Außenkontakten sowie Verfahren zur Herstellung desselben
US7705436B2 (en) 2007-08-06 2010-04-27 Infineon Technologies Ag Semiconductor device with semiconductor chip and method for producing it
US8987879B2 (en) * 2011-07-06 2015-03-24 Infineon Technologies Ag Semiconductor device including a contact clip having protrusions and manufacturing thereof
JP2013153027A (ja) * 2012-01-24 2013-08-08 Fujitsu Ltd 半導体装置及び電源装置
US9123764B2 (en) * 2012-08-24 2015-09-01 Infineon Technologies Ag Method of manufacturing a component comprising cutting a carrier
US20160056098A9 (en) * 2012-09-28 2016-02-25 Yan Xun Xue Semiconductor device employing aluminum alloy lead-frame with anodized aluminum
KR102153041B1 (ko) 2013-12-04 2020-09-07 삼성전자주식회사 반도체소자 패키지 및 그 제조방법
US20150214179A1 (en) * 2014-01-28 2015-07-30 Infineon Technologies Ag Semiconductor device including flexible leads
DE102014203306A1 (de) * 2014-02-25 2015-08-27 Siemens Aktiengesellschaft Herstellen eines Elektronikmoduls
CN104465551B (zh) * 2014-12-26 2017-12-01 江苏长电科技股份有限公司 机械压合方式实现电性和散热的封装结构及工艺方法
US10629519B2 (en) * 2016-11-29 2020-04-21 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11211353B2 (en) * 2019-07-09 2021-12-28 Infineon Technologies Ag Clips for semiconductor packages
EP3790047B1 (de) * 2019-09-05 2022-03-02 Infineon Technologies AG Multi-chip-modul

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10003671A1 (de) * 1999-01-28 2000-08-10 Hitachi Ltd Halbleiter-Bauelement
WO2001024260A1 (en) * 1999-09-24 2001-04-05 Virginia Tech Intellectual Properties, Inc. Low cost 3d flip-chip packaging technology for integrated power electronics modules
DE10102197A1 (de) * 2000-01-18 2001-08-16 Fairchild Semiconductor Corp N Verbessertes Verfahren zum Herstellen eines Chip-Bauelements
DE10134943A1 (de) * 2001-07-23 2002-10-17 Infineon Technologies Ag Elektronisches Leistungsbauteil mit einem Halbleiterchip

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4532443A (en) * 1983-06-27 1985-07-30 Sundstrand Corporation Parallel MOSFET power switch circuit
US6097046A (en) * 1993-04-30 2000-08-01 Texas Instruments Incorporated Vertical field effect transistor and diode
US5712189A (en) * 1993-04-30 1998-01-27 Texas Instruments Incorporated Epitaxial overgrowth method
US5889298A (en) * 1993-04-30 1999-03-30 Texas Instruments Incorporated Vertical JFET field effect transistor
US5554561A (en) * 1993-04-30 1996-09-10 Texas Instruments Incorporated Epitaxial overgrowth method
US6229197B1 (en) * 1993-04-30 2001-05-08 Texas Instruments Incorporated Epitaxial overgrowth method and devices
US5610085A (en) * 1993-11-29 1997-03-11 Texas Instruments Incorporated Method of making a vertical FET using epitaxial overgrowth
EP0966038A3 (de) * 1998-06-15 2001-02-28 Ford Motor Company Bonden von Leistungshalbleiteranordnungen
US6040626A (en) * 1998-09-25 2000-03-21 International Rectifier Corp. Semiconductor package
JP3871486B2 (ja) * 1999-02-17 2007-01-24 株式会社ルネサステクノロジ 半導体装置
US6307755B1 (en) * 1999-05-27 2001-10-23 Richard K. Williams Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die
US6256200B1 (en) * 1999-05-27 2001-07-03 Allen K. Lam Symmetrical package for semiconductor die
JP3215686B2 (ja) * 1999-08-25 2001-10-09 株式会社日立製作所 半導体装置及びその製造方法
US6720642B1 (en) * 1999-12-16 2004-04-13 Fairchild Semiconductor Corporation Flip chip in leaded molded package and method of manufacture thereof
US6870254B1 (en) * 2000-04-13 2005-03-22 Fairchild Semiconductor Corporation Flip clip attach and copper clip attach on MOSFET device
US6512304B2 (en) * 2000-04-26 2003-01-28 International Rectifier Corporation Nickel-iron expansion contact for semiconductor die
TW451392B (en) * 2000-05-18 2001-08-21 Siliconix Taiwan Ltd Leadframe connecting method of power transistor
US6777786B2 (en) * 2001-03-12 2004-08-17 Fairchild Semiconductor Corporation Semiconductor device including stacked dies mounted on a leadframe
US6791172B2 (en) * 2001-04-25 2004-09-14 General Semiconductor Of Taiwan, Ltd. Power semiconductor device manufactured using a chip-size package
US6646329B2 (en) * 2001-05-15 2003-11-11 Fairchild Semiconductor, Inc. Power chip scale package
JP2003110077A (ja) * 2001-10-02 2003-04-11 Mitsubishi Electric Corp 半導体装置
US6891256B2 (en) * 2001-10-22 2005-05-10 Fairchild Semiconductor Corporation Thin, thermally enhanced flip chip in a leaded molded package
US6867489B1 (en) * 2002-01-22 2005-03-15 Fairchild Semiconductor Corporation Semiconductor die package processable at the wafer level
DE10208635B4 (de) * 2002-02-28 2010-09-16 Infineon Technologies Ag Diffusionslotstelle, Verbund aus zwei über eine Diffusionslotstelle verbundenen Teilen und Verfahren zur Herstellung der Diffusionslotstelle
EP1357594A1 (de) * 2002-04-23 2003-10-29 General Semiconductor of Taiwan, Ltd. Hochleistunghalbleiterbauteil, hergestellt unter Verwendung einer Verpackung von Chipgrösse
US6777800B2 (en) * 2002-09-30 2004-08-17 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
US6943434B2 (en) * 2002-10-03 2005-09-13 Fairchild Semiconductor Corporation Method for maintaining solder thickness in flipchip attach packaging processes
US6906386B2 (en) * 2002-12-20 2005-06-14 Advanced Analogic Technologies, Inc. Testable electrostatic discharge protection circuits
US6867481B2 (en) * 2003-04-11 2005-03-15 Fairchild Semiconductor Corporation Lead frame structure with aperture or groove for flip chip in a leaded molded package
JP2004349331A (ja) * 2003-05-20 2004-12-09 Renesas Technology Corp パワーｍｏｓｆｅｔとパワーｍｏｓｆｅｔ応用装置およびパワーｍｏｓｆｅｔの製造方法
JP4294405B2 (ja) * 2003-07-31 2009-07-15 株式会社ルネサステクノロジ 半導体装置
US7315081B2 (en) * 2003-10-24 2008-01-01 International Rectifier Corporation Semiconductor device package utilizing proud interconnect material
JP4628687B2 (ja) * 2004-03-09 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置
US7678680B2 (en) * 2004-06-03 2010-03-16 International Rectifier Corporation Semiconductor device with reduced contact resistance
DE102004030042B4 (de) * 2004-06-22 2009-04-02 Infineon Technologies Ag Halbleiterbauelement mit einem auf einem Träger montierten Halbleiterchip, bei dem die vom Halbleiterchip auf den Träger übertragene Wärme begrenzt ist, sowie Verfahren zur Herstellung eines Halbleiterbauelementes
JP4262672B2 (ja) * 2004-12-24 2009-05-13 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US7262444B2 (en) * 2005-08-17 2007-08-28 General Electric Company Power semiconductor packaging method and structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10003671A1 (de) * 1999-01-28 2000-08-10 Hitachi Ltd Halbleiter-Bauelement
WO2001024260A1 (en) * 1999-09-24 2001-04-05 Virginia Tech Intellectual Properties, Inc. Low cost 3d flip-chip packaging technology for integrated power electronics modules
DE10102197A1 (de) * 2000-01-18 2001-08-16 Fairchild Semiconductor Corp N Verbessertes Verfahren zum Herstellen eines Chip-Bauelements
DE10134943A1 (de) * 2001-07-23 2002-10-17 Infineon Technologies Ag Elektronisches Leistungsbauteil mit einem Halbleiterchip

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006015447B4 (de) * 2006-03-31 2012-08-16 Infineon Technologies Ag Leistungshalbleiterbauelement mit einem Leistungshalbleiterchip und Verfahren zur Herstellung desselben
US7626262B2 (en) 2006-06-14 2009-12-01 Infineon Technologies Ag Electrically conductive connection, electronic component and method for their production
DE102007027378B4 (de) * 2006-06-14 2013-05-16 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements
DE102006031405B4 (de) * 2006-07-05 2019-10-17 Infineon Technologies Ag Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben

Also Published As

Publication number Publication date
US20070200250A1 (en) 2007-08-30
US7656033B2 (en) 2010-02-02
DE102004041088B4 (de) 2009-07-02
WO2006021191A1 (de) 2006-03-02

Similar Documents

Publication Publication Date Title
WO2006021191A1 (de) Halbleiterbauteil in flachleitertechnik mit einem halbleiterchip
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
DE102007017831B4 (de) Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls
DE102008023127B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102006008632B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102008046728B4 (de) Elektronikbauelement und Verfahren zur Herstellung
DE102006001767B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
EP1350417B1 (de) Verfahren zur herstellung einer elektronischen baugruppe
DE102007018914B4 (de) Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE102008039389B4 (de) Bauelement und Verfahren zur Herstellung
DE10238037B4 (de) Halbleitereinrichtung mit Gehäuse und Halterung
DE102011088218B4 (de) Elektronisches Leistungsmodul mit thermischen Kopplungsschichten zu einem Entwärmungselement und Verfahren zur Herstellung
DE102006037538A1 (de) Elektronisches Bauteil bzw. Bauteilstapel und Verfahren zum Herstellen eines Bauteils
DE102004021054B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
DE102009026480A1 (de) Modul mit einer gesinterten Fügestelle
DE102019130778A1 (de) Ein Package, welches ein Chip Kontaktelement aus zwei verschiedenen elektrisch leitfähigen Materialien aufweist
DE102009035623B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung, Anordnung aus integrierten Leistungsgehäusen, integriertes Leistungshalbleitergehäuse und Verfahren zum Herstellen von Halbleitergehäusen
DE102007036841B4 (de) Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung
DE102006012007B4 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung
EP1595287B1 (de) Elektronisches bauteil mit halbleiterchip und verfahren zur herstellung desselben
DE102016103585B4 (de) Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
DE102015107109B4 (de) Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul
WO2005106954A2 (de) Leistungshalbleiterschaltung und verfahren zum herstellen einer leistungshalbleiterschaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee