JP3215686B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP3215686B2
JP3215686B2 JP23885999A JP23885999A JP3215686B2 JP 3215686 B2 JP3215686 B2 JP 3215686B2 JP 23885999 A JP23885999 A JP 23885999A JP 23885999 A JP23885999 A JP 23885999A JP 3215686 B2 JP3215686 B2 JP 3215686B2
Authority
JP
Japan
Prior art keywords
lead
semiconductor chip
electrode
main surface
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23885999A
Other languages
English (en)
Other versions
JP2001068503A (ja
Inventor
利宣 平島
靖司 ▲高▼橋
良一 梶原
正博 小泉
宗久 岸本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP23885999A priority Critical patent/JP3215686B2/ja
Priority to PCT/JP2000/004318 priority patent/WO2001015216A1/ja
Priority to TW089116996A priority patent/TW503491B/zh
Priority to US09/650,076 priority patent/US6569764B1/en
Publication of JP2001068503A publication Critical patent/JP2001068503A/ja
Application granted granted Critical
Publication of JP3215686B2 publication Critical patent/JP3215686B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/1576—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置のパッ
ケージ技術に関するものである。
【０００２】
【従来の技術】半導体装置として、例えばＴＳＳＯＰ
（Ｔhin Ｓhrink Ｓmall Ｏut-line Ｐackage ）型と呼
称される表面実装型プラスチック・パッケージ構造のパ
ワートランジスタが知られている。このＴＳＳＯＰ型パ
ワートランジスタは、携帯電話、ビデオ・カメラ等の充
電器や、パーソナル・コンピュータ等の電源回路に多く
使用されている。
【０００３】ＴＳＳＯＰ型パワートランジスタは、主
に、互いに対向する素子形成面及び裏面の夫々に電極が
形成された半導体チップと、半導体チップの裏面を支持
する支持体と、半導体チップを封止する樹脂封止体と、
複数のリードとを有する構成になっている。複数のリー
ドの夫々は、樹脂封止体の内外に亘って延在し、樹脂封
止体の内部に位置する内部リード部（インナーリードと
も言う）と樹脂封止体の外部に位置する外部リード部
（アウターリードとも言う）とを有する構成になってい
る。複数のリードの夫々の外部リード部は、面実装型リ
ード形状の一つであるガルウィング型に折り曲げ成形さ
れている。複数のリードのうち、一部のリードの内部リ
ード部は導電性ワイヤを介して半導体チップの素子形成
面の電極と電気的に接続され、他のリードの内部リード
部は支持体を介して半導体チップの裏面の電極と電気的
に接続されている。
【０００４】なお、ＴＳＳＯＰ型パワートランジスタに
ついては、例えば、東芝レビューＶol.５３ Ｎo.１１
（１９９８），第４５頁乃至第４７頁「２．５Ｖ駆動型
第III世代トレンチゲートＭＯＳＦＥＴ」に記載されて
いる。
【０００５】
【発明が解決しようとする課題】本発明者等は、半導体
装置のパッーケージ（半導体パッケージ）について検討
した結果、以下の問題点を見出した。
【０００６】（１）電子機器の小型軽量化に伴い、これ
らの電子機器に組み込まれる半導体装置は薄型化されて
きた。電子機器の小型軽量化は今後においても進められ
ると予測されるため、半導体装置の更なる薄型化が必要
となる。
【０００７】しかしながら、ＴＳＳＯＰ型のように、樹
脂成形（樹脂モールド）によって半導体チップを封止す
るパッケージ構造では、成形金型を用いて樹脂成形する
時に、半導体チップの素子形成面側及び裏面側に樹脂を
流すための樹脂通路が必要であり、この樹脂通路の厚さ
に相当する分、パッケージ全体の厚さが厚くなるため、
更なる薄型化は困難である。
【０００８】また、ＴＳＳＯＰ型のように、半導体チッ
プの素子形成面の電極とリードとを導電性ワイヤで電気
的に接続するパッケージ構造では、導電性ワイヤのルー
プ高さ（半導体チップの素子形成面から垂直方向に向か
った頂点部までの高さ）に相当する分、半導体チップの
素子成形面側の樹脂厚が厚くなるため、更なる薄型化は
困難である。
【０００９】（２）パワートランジスタにおいては扱う
電流量が大きいため、半導体チップから発生した熱を外
部に放出する放熱性に優れたパッケージ構造が望まれ
る。しかしながら、ＴＳＳＯＰ型のように、半導体チッ
プ及びリードの内部リード部を樹脂封止体で封止するパ
ッケージ構造では、半導体チップ及びリードの内部リー
ド部が熱伝導性の低い樹脂によって覆われているため、
半導体チップで発生した熱を外部に放出する放熱性が低
い。
【００１０】（３）ＴＳＳＯＰ型のように、半導体チッ
プの素子形成面の電極とリードとを導電性ワイヤで電気
的に接続するパッケージ構造では、半導体チップの電極
とリードとの間の導電経路が長くなるため、パワートラ
ンジスタにおいては低オン抵抗化を阻害する要因とな
り、回路が搭載された半導体チップを有する半導体装置
においては高速化を阻害する要因となる。
【００１１】本発明の目的は、半導体装置の薄型化を図
ることが可能な技術を提供することにある。
【００１２】本発明の他の目的は、半導体装置の放熱性
の向上を図ることが可能な技術を提供することにある。
【００１３】本発明の他の目的は、半導体装置の低オン
抵抗化を図ることが可能な技術を提供することにある。
【００１４】本発明の他の目的は、半導体装置の高速化
を図ることが可能な技術を提供することにある。
【００１５】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００１６】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１７】（１）；互いに対向する第１主面及び第２
主面と、前記第１主面に形成された第１電極及び第２電
極と、前記第２主面に形成された第３電極とを有する半
導体チップと、前記第１電極上に位置する第１部分と、
前記第１部分と一体に形成され、かつ前記半導体チップ
の外側に位置する第２部分とを有する第１リードと、前
記第２電極上に位置する第１部分と、前記第１部分と一
体に形成され、かつ前記半導体チップの外側に位置する
第２部分とを有する第２リードと、前記第１リードの第
１部分と前記第１電極との間及び前記第２リードの第１
部分と前記第２電極との間に配置され、かつ夫々を電気
的に接続する複数の突起状電極と、前記第１リードの第
１部分と前記半導体チップの第１主面との間及び前記第
２リードの第１部分と前記半導体チップの第１主面との
間に配置された絶縁性シートであって、前記複数の突起
状電極が配置された領域以外の前記半導体チップの第１
主面を覆う絶縁性シートとを有することを特徴とする半
導体装置である。
【００１８】（２）；前記手段（１）に記載の半導体装
置において、前記第１電極はソース電極であり、前記第
２電極はゲート電極であり、前記第３電極はドレイン電
極であることを特徴とする半導体装置である。
【００１９】（３）；前記手段（１）に記載の半導体装
置において、前記第１電極はドレイン電極であり、前記
第２電極はゲート電極であり、前記第３電極はソース電
極であることを特徴とする半導体装置である。
【００２０】（４）；前記手段（１）に記載の半導体装
置において、前記第１リード及び第２リードの夫々の第
２部分は、夫々の先端部が前記半導体チップの第２主面
側に位置するように折り曲げられていることを特徴とす
る半導体装置である。
【００２１】（５）；互いに対向する第１主面及び第２
主面と、前記第１主面に形成された第１電極及び第２電
極と、前記第２主面に形成された第３電極とを有し、か
つ平面が方形状で形成された半導体チップと、前記第１
電極上に位置する第１部分と、前記第１部分と一体に形
成され、かつ前記半導体チップの互いに対向する第１辺
及び第２辺のうちの前記第１辺の外側に位置する第２部
分とを有する第１リードであって、前記第２部分は、前
記第１部分から前記半導体チップの外側に突出する突出
部分と、前記突出部分から前記半導体チップの第２主面
側に折れ曲がる中間部分と、前記中間部分から前記突出
部分と同一方向に延びる実装部分とを有する第１リード
と、前記第２電極上に位置する第１部分と、前記第１部
分と一体に形成され、かつ前記半導体チップの第１辺の
外側に位置する第２部分とを有する第２リードであっ
て、前記第２部分は、前記第１部分から前記半導体チッ
プの外側に突出する突出部分と、前記突出部分から前記
半導体チップの第２主面側に折れ曲がる中間部分と、前
記中間部分から前記突出部分と同一方向に延びる実装部
分とを有する第２リードと、前記第１リードの第１部分
と前記第１電極との間及び前記第２リードの第１部分と
前記第２電極との間に配置され、かつ夫々を電気的に接
続する複数の突起状電極と、前記第１リードの第１部分
と前記半導体チップの第１主面との間及び前記第２リー
ドの第１部分と前記半導体チップの第１主面との間に配
置された絶縁性シートであって、前記複数の突起状電極
が配置された領域以外の前記半導体チップの第１主面を
覆う絶縁性シートとを有し、前記第１リードは、前記第
２リードの幅よりも広い幅で形成され、前記第１リード
の第２部分には、その先端部から前記半導体チップに向
かって延びる一つ又は複数のスリットが設けられている
ことを特徴とする半導体装置である。
【００２２】（６）；互いに対向する第１主面及び第２
主面と、前記第１主面に形成された第１電極及び第２電
極と、前記第２主面に形成された第３電極とを有する半
導体チップと、前記第１電極上に位置する第１部分と、
前記第１部分と一体に形成され、かつ前記半導体チップ
の外側に位置する第２部分とを有する第１リードと、前
記第２電極上に位置する第１部分と、前記第１部分と一
体に形成され、かつ前記半導体チップの外側に位置する
第２部分とを有する第２リードと、前記第１リードの第
１部分と前記第１電極との間及び前記第２リードの第１
部分と前記第２電極との間に配置され、かつ夫々を電気
的に接続する複数の突起状電極と、前記第１リードの第
１部分と前記半導体チップの第１主面との間及び前記第
２リードの第１部分と前記半導体チップの第１主面との
間に配置された絶縁性シートであって、前記複数の突起
状電極が配置された領域以外の前記半導体チップの第１
主面を覆う絶縁性シートとを有する半導体装置の製造方
法であって、前記半導体チップの第１電極と前記第１リ
ードの第１部分との間及び前記半導体チップの第２電極
と前記第２リードの第１部分との間に前記絶縁性シート
及び前記突起状電極を介在させた状態で熱圧着にて夫々
を電気的に接続する工程の前に、前記第１リード及び第
２リードの夫々の第２部分を折り曲げ成形して前記第２
部分の先端部を前記半導体チップの第２主面側に位置さ
せる工程を備えたことを特徴とする半導体装置の製造方
法である。
【００２３】（７）；互いに対向する第１主面及び第２
主面と、前記第１主面に形成された複数の電極及び回路
とを有する半導体チップと、前記半導体チップの電極上
に位置する第１部分と、前記第１部分と一体に形成さ
れ、かつ前記半導体チップの外側に位置する第２部分と
を有する複数のリードと、前記各リードの第１部分と前
記半導体チップの各電極との間に配置され、夫々を電気
的に接続する複数の突起状電極と、前記各リードの第１
部分と前記半導体チップの第１主面との間に配置された
絶縁性シートであって、前記複数の突起状電極が配置さ
れた領域以外の前記半導体チップの第１主面を覆う絶縁
性シートとを有することを特徴とする半導体装置であ
る。
【００２４】（８）；前記手段（７）に記載の半導体装
置において、前記各リードの第２部分は、夫々の先端部
が前記半導体チップの第２主面側に位置するように折り
曲げられていることを特徴とする半導体装置である。
【００２５】なお、本発明の結果から公知例調査を行っ
た結果、基板に半導体チップを絶縁フィルムで接続する
技術が記載された公知例１（特開平１０−４１６９４号
公報）及び公知例２（特開平１１−３９０９号公報）が
見つかった。しかし、公知例１及び２の発想は、基板に
チップを直接搭載する技術であり、チップをリードフレ
ームに接続する技術については言及していない。また、
半導体装置の薄型化、放熱性についても言及していな
い。
【００２６】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。
【００２７】（実施形態１）本実施形態では、半導体装
置であるパワートランジスタに本発明を適用した例につ
いて説明する。図１は本発明の実施形態１であるパワー
トランジスタの概略構成を示す模式的斜視図であり、図
２は図１のａ−ａ線に沿う模式的断面図であり、図３は
図１のｂ−ｂ線に沿う模式的断面図であり、図４は図１
のｃ−ｃ線に沿う模式的断面図であり、図５及び図６は
図１の半導体チップの概略構成を示す模式的平面図及び
模式的底面図であり、図７は図５のｄ−ｄ線に沿う模式
的断面図であり、図８は図５のｅ−ｅ線に沿う模式的断
面図であり、図９は図７のゲート導体層の平面パターン
を示す模式的平面図である。
【００２８】図１乃至図３に示すように、本実施形態の
パワートランジスタ１Ａは、主に、リード２、リード
３、複数の突起状電極８、絶縁性シート９及び半導体チ
ップ１０を有する構成になっている。
【００２９】半導体チップ１０は、図２及び図３に示す
ように、素子形成面（第１主面）１０Ｘにソース電極２
０及びゲート電極２１を有し、素子形成面１０Ｘと対向
する裏面（第２主面）１０Ｙにドレイン電極２４を有す
る構成になっている。半導体チップ１０の平面形状は図
５及び図６に示すように方形状で形成され、本実施形態
においては例えば３．９［ｍｍ］×２．４［ｍｍ］の長
方形で形成されている。
【００３０】半導体チップ１０は、図７に示すように、
例えば、単結晶シリコンからなるn+型半導体基板１１Ａ
の主面上に単結晶シリコンからなるn-型半導体層１１Ｂ
が形成された半導体基体１１を主体に構成されている。
半導体基体１１の主面の素子形成領域（活性領域）に
は、トランジスタ素子として、例えば縦型構造のｎチャ
ネル導電型ＭＯＳＦＥＴ（Ｍetal Ｏxide Ｓemicoducto
r Ｆeild Ｅffect Ｔransistor）が形成されている。
【００３１】ＭＯＳＦＥＴは、主に、チャネル形成領
域、ゲート絶縁膜１３Ａ、ゲート導体層１４Ａ、ソース
領域及びドレイン領域を有する構成になっている。チャ
ネル形成領域は、n-型半導体層１１Ｂに形成されたｐ型
ウエル領域１６で構成されている。ソース領域は、ｐ型
ウエル領域１６に形成されたn+型半導体領域１７で構成
されている。ドレイン領域は、n-型半導体層１１Ｂ及び
n+型半導体基板１１Ａで構成されている。ゲート絶縁膜
１３Ａは、n-型半導体層１１Ｂの主面から深さ方向に向
って延びる溝１２の内面を沿うようにして形成され、例
えば酸化シリコン膜で形成されている。ゲート導体層１
４Ａは、溝１２の内部にゲート絶縁膜１３Ａを介して埋
め込まれ、例えば抵抗値を低減する不純物が導入された
多結晶シリコン膜で形成されている。即ち、ＭＯＳＦＥ
Ｔはトレンチ・ゲート型で構成されている。トレンチ・
ゲート型のＭＯＳＦＥＴは、半導体基体の主面上にゲー
ト絶縁膜を介してゲート導体層が形成されたＭＯＳＦＥ
Ｔと比べて占有面積を縮小することができるので、パワ
ートランジスタの小型化及び低オン抵抗化に好適であ
る。
【００３２】半導体基体１１の主面であるn-型半導体層
１１Ｂの主面の素子形成領域は、溝１２によって複数の
島領域に区分されている。この複数の島領域の夫々は行
列状に規則的に配置され、その平面形状は扁平八角形で
形成されている。即ち、ゲート導体層１４Ａは、図９に
示すように、溝１２によって区分された複数の島領域の
夫々を囲むメッシュ・パターンで形成されている。な
お、ソース領域であるn+型半導体領域１７は溝１２によ
って区分された島領域の主面に形成されている。
【００３３】n+型半導体領域１７、ｐ型ウエル領域１６
の夫々は、図７に示すように、層間絶縁膜１８に形成さ
れた開口１９を通して、その上層に形成されたソース電
極２０と電気的に接続されている。層間絶縁膜１８は、
ゲート導体層１４Ａとソース電極２０との間に設けら
れ、ゲート導体層１４Ａとソース電極２０とを絶縁分離
している。ソース電極２０は、例えばアルミニウム（Ａ
ｌ）膜又はアルミニウム合金膜等の金属膜で形成されて
いる。なお、ゲート導体層１４Ａと層間絶縁膜１８との
間には絶縁膜１５が形成されている。
【００３４】ゲート導体層１４Ａは、図８及び図９に示
すように、n-型半導体層１１Ｂの主面の周辺領域（非活
性領域）上に絶縁膜１３Ｂを介して形成されたゲート引
出用配線１４Ｂと一体化されている。ゲート引出用配線
１４Ｂは、詳細に図示していないが、層間絶縁膜１８に
形成された開口を通して、その上層に形成されたゲート
電極２１と電気的に接続されている。ゲート電極２１は
ソース電極２０と同じ層に形成され、ソース電極２０、
ゲート電極２１の夫々は互いに絶縁分離されている。
【００３５】ソース電極２０、ゲート電極２１の夫々
は、図５、図７及び図８に示すように、これらの上層に
形成された表面保護膜２２で覆われている。表面保護膜
２２には複数のボンディング開口２３が形成され、この
複数のボンディング開口２３の夫々を通して複数の突起
状電極８がソース電極２０及びゲート電極２１に電気的
にかつ機械的に接続されている。表面保護膜２２は、例
えば酸化シリコン膜で形成されている。突起状電極８と
しては、これに限定されないが、例えば金（Ａｕ）バン
プが用いられている。Ａｕバンプは、Ａｕワイヤを使用
し、熱圧着に超音波振動を併用したボール・ボンディン
グ法で形成することができる。ボール・ボンディング法
によって形成されたＡｕバンプは、半導体チップの電極
と強固に接続される。
【００３６】ソース電極２０、ゲート電極２１の夫々の
平面形状は、図５に示すように、方形状で形成されてい
る。本実施形態において、ソース電極２０は例えば３．
１［ｍｍ］×２．０［ｍｍ］の長方形で形成され、ゲー
ト電極２１は例えば０．４［ｍｍ］×０．６［ｍｍ］の
長方形で形成されている。一方、ドレイン電極２４は、
図６に示すように、半導体チップ１０の裏面１０Ｙの全
域に形成されている。ドレイン電極２４は、図７に示す
ように、n+型半導体基板１１Ａの主面と対向する裏面に
形成され、n+型半導体基板１１Ａと電気的に接続されて
いる。ドレイン電極２４は例えばＡｕ膜で形成されてい
る。
【００３７】図１及び図２に示すように、リード２は、
半導体チップ１０のソース電極２０上に位置する第１部
分２Ａと、この第１部分２Ａと一体に形成され、かつ半
導体チップ１０の互いに対向する二つの長辺のうちの一
方の長辺１０ａの外側に位置する第２部分２Ｂとを有す
る構成になっている。
【００３８】リード２の第１部分２Ａは、ソース電極２
０の面積よりも大きい面積で形成され、ソース電極２０
を覆うようにして配置されている。本実施形態におい
て、リード２の第１部分２Ａは、例えば３．２［ｍｍ］
×２．６［ｍｍ］程度の大きさで形成されている。
【００３９】リード２の第１部分２Ａは、複数の突起状
電極８を介在して半導体チップ１０のソース電極２０と
電気的にかつ機械的に接続され、更に、絶縁性シート９
を介在して半導体チップ１０の素子形成面１０Ｘに接着
固定されている。即ち、リード２は、絶縁性シート９及
び突起状電極８によって半導体チップ１０の素子形成面
１０Ｘに強固に保持されている。
【００４０】図１及び図３に示すように、リード３は、
半導体チップ１０のゲート電極２１上に位置する第１部
分３Ａと、この第１部分３Ａと一体に形成され、かつ半
導体チップ１０の一方の長辺１０ａの外側に位置する第
２部分３Ｂとを有する構成になっている。
【００４１】リード３の第１部分３Ａは、ゲート電極２
１の面積よりも大きい面積で形成され、ゲート電極２１
を覆うようにして配置されている。本実施形態におい
て、リード３の第１部分３Ａは、例えば０．５［ｍｍ］
×２．６［ｍｍ］程度の大きさで形成されている。
【００４２】リード３の第１部分３Ａは、複数の突起状
電極８を介在して半導体チップ１０のゲート電極２１と
電気的にかつ機械的に接続され、更に、絶縁性シート９
を介在して半導体チップ１０の素子形成面１０Ｘに接着
固定されている。即ち、リード３は、絶縁性シート９及
び突起状電極８によって半導体チップ１０の素子形成面
１０Ｘに強固に保持されている。
【００４３】リード２及びリード３の夫々の第１部分
（２Ａ，３Ｂ）と半導体チップ１０の夫々の電極（ソー
ス電極２０，ゲート電極２１）上に形成された突起状電
極８との接続は熱圧着にて行われている。熱圧着された
突起状電極８は、例えば幅φが１００［μｍ］程度、高
さ８ｈが５０［μｍ］程度の大きさになっている。リー
ド２及びリード３の厚さ（２ｔ，３ｔ）は、例えば０．
１５［ｍｍ］程度になっている。半導体チップ１０の厚
さ１０ｔは、例えば０．３［ｍｍ］程度になっている。
【００４４】図１乃至図３に示すように、リード２及び
リード３の夫々の第２部分（２Ｂ，３Ｂ）は、夫々の先
端部（２Ｂ４，３Ｂ４）が半導体チップ１０の裏面１０
Ｙ側に位置するように折り曲げられている。本実施形態
において、リード２及びリード３の夫々の第２部分（２
Ｂ，３Ｂ）は、表面実装型リード形状の一つであるガル
ウィング型に折り曲げ成形されている。
【００４５】リード２及びリード３の夫々の第２部分
（２Ｂ，３Ｂ）の先端部（２Ｂ４，３Ｂ４）は、半導体
チップ１０の高さ方向１０Ｓにおいて、半導体チップ１
０の裏面１０Ｙとほぼ同じ高さに配置されている。
【００４６】ガルウィング型に折り曲げ成形されたリー
ド２の第２部分２Ｂは、リード２の第１部分２Ａから半
導体チップ１０の一方の長辺１０ａの外側に突出する突
出部分（肩部分）２Ｂ１と、この突出部分２Ｂ１から半
導体チップ１０の裏面１０Ｙ側に折れ曲がる中間部分２
Ｂ２と、この中間部分２Ｂ２から突出部分２Ｂ１と同一
方向に延びる実装部分（接続部分）２Ｂ３とを有する構
成になっている。
【００４７】ガルウィング型に折り曲げ成形されたリー
ド３の第２部分３Ｂは、リード３の第１部分３Ａから半
導体チップ１０の一方の長辺１０ａの外側に突出する突
出部分３Ｂ１と、この突出部分３Ｂ１から半導体チップ
１０の裏面１０Ｙ側に折れ曲がる中間部分３Ｂ２と、こ
の中間部分３Ｂ２から突出部分３Ｂ１と同一方向に延び
る実装部分３Ｂ３とを有する構成になっている。
【００４８】絶縁性シート９は、リード２及びリード３
の夫々の第１部分（２Ａ，２Ｂ）と半導体チップ１０と
の間に配置され、複数の突起状電極８が配置された領域
を除いて半導体チップ１０の素子形成面１０Ｘを覆って
いる。絶縁性シート９としては、これに限定されない
が、例えば導電性粒子を含まないエポキシ系の熱硬化樹
脂からなる樹脂シートが用いられている。リード２及び
リード３の夫々の第１部分（２Ａ，３Ａ）の上面（２Ａ
Ｘ，３ＡＸ）は、絶縁性シート９から露出している。
【００４９】図１に示すように、リード２には、その第
２部分２Ｂの先端部２Ｂ４から半導体チップ１０に向か
って延びるスリット４Ａが設けられている。本実施形態
において、スリット４Ａは二つ設けられ、第２部分２Ｂ
の先端部２Ｂ４から突出部分２Ｂ１まで延びている。
【００５０】図１及び図４に示すように、リード２の幅
２Ｗは、低オン抵抗化を図るためにリード３の幅３Ｗよ
りも広くなっている。本実施形態において、リード２の
幅２Ｗは例えば３．２［ｍｍ］程度で形成され、リード
３の幅３Ｗは例えば０．５［ｍｍ］程度で形成されてい
る。
【００５１】なお、リード２の第１部分２Ａは、半導体
チップ１０の互いに対向する二つの短辺のうちの一方の
短辺１０ｃの外側及び他方の長辺１０ｂの外側に若干突
出している（図２及び図４参照）。リード３の第１部分
３Ａは、半導体チップ１０の他方の短辺１０ｄの外側及
び他方の長辺１０ｂの外側に若干突出している（図３及
び図４参照）。絶縁シート９は、半導体チップ１０の各
辺（１０ａ，１０ｂ，１０ｃ，１０ｄ）の外側に若干突
出している。
【００５２】ところで、表面実装型パッケージにおいて
は、半導体チップを環境から保護し、リードを強固に保
持する必要がある。ＴＳＳＯＰ型のように、樹脂成形
（樹脂モールド）によって半導体チップの保護及びリー
ドの保持を行う従来のパッケージ構造では、成形金型を
用いて樹脂成形する時に、半導体チップの素子形成面側
及び裏面側に樹脂を流すための樹脂通路が必要であるた
め、この樹脂通路の厚さに相当する分、パッケージ全体
の厚さが厚くなる。
【００５３】これに対し、本実施形態のパワートランジ
スタ１Ａでは、半導体チップ１０がその素子形成面１０
Ｘを覆う絶縁性シート９によって保護され、リード２及
びリード３が絶縁性シート９によって半導体チップ１０
の素子形成面１０Ｘに保持されている。絶縁性シート９
による半導体チップ１０の保護及びリード（２，３）の
保持は、後で詳細に説明するが、半導体チップ１０の素
子形成面１０Ｘとリード２及びリード３の夫々の第１部
分（２Ａ，３Ａ）との間に絶縁性シート９を介在し、更
に半導体チップ１０の電極（ソース電極２０，ゲート電
極２１）とリード２及びリード３の夫々の第１部分（２
Ａ，３Ａ）との間に突起状電極８を介在して熱圧着する
ことによって行われるため、樹脂成形によって半導体チ
ップの保護及びリードの保持を行う従来のパッケージで
必要な樹脂通路が不要である。従って、樹脂通路の厚さ
に相当する分、パッケージ全体の厚さが薄くなる。ま
た、半導体チップ１０の電極（ソース電極２０，ゲート
電極２１）とリード２及びリード３の夫々の第１部分
（２Ａ，３Ａ）との電気的な接続を突起状電極８によっ
て行っているため、導電性ワイヤを用いた場合と比べて
パッケージ全体の厚さが薄くなる。
【００５４】ＴＳＳＯＰ型のように、半導体チップ及び
リードの内部リード部を樹脂封止体で封止する従来のパ
ッケージ構造では、半導体チップ及びリードの内部リー
ド部が熱伝導性の低い樹脂によって覆われているため、
半導体チップで発生した熱を外部に放出する放熱性が低
い。
【００５５】これに対し、本実施形態のパワートランジ
スタ１Ａでは、半導体チップ１０の側面及び裏面１０
Ｙ、リード（２，３）の第１部分（２Ａ，３Ａ）の上面
（２Ｘ，３ＡＸ）及び第２部分（２Ｂ，３Ｂ）全体が絶
縁性シート９から露出するため、半導体チップ１０から
発生した熱を外部に放出する放熱性が高い。
【００５６】ＴＳＳＯＰ型のように、半導体チップの素
子形成面の電極とリードとを導電性ワイヤで電気的に接
続する従来のパッケージ構造では、半導体チップの電極
とリードとの間の導電経路が長くなるため、パワートラ
ンジスタにおいては低オン抵抗化を阻害する要因とな
る。
【００５７】これに対し、本実施形態のパワートランジ
スタ１Ａでは、半導体チップ１０の電極（ソース電極２
０，ゲート電極２１）とリード２及びリード３の夫々の
第１部分（２Ａ，３Ａ）との電気的な接続を突起状電極
８によって行っているため、半導体チップ１０の電極
（ソース電極２０，ゲート電極２１）とリード（２，
３）との間の導電経路が短くなる。従って、パワートラ
ンジスタ１Ａのオン抵抗が低くなる。
【００５８】次に、パワートランジスタ１Ａの製造に用
いられるリードフレームについて、図１０を用いて説明
する。図１０はリードフレームの概略構成を示す模式的
平面図である。
【００５９】図１０に示すように、リードフレームＬＦ
は、フレーム本体５で規定された複数のリード配置領域
６を行列状に配置した構成になっている。各リード配置
領域６には、リード２及びリード３が配置されている。
リード２、リード３の夫々はフレーム本体５と一体に形
成され、夫々の第２部分（２Ｂ，３Ｂ）がフレーム本体
５に連結されている。リード２には、二つのスリット
（４Ａ）が設けられている。
【００６０】リードフレームＬＦは、例えば銅（Ｃｕ）
からなる金属板又はＣｕ系の合金材からなる金属板にエ
ッチング加工又はプレス加工を施して所定のリードパタ
ーンを加工することによって形成される。Ｃｕ又はＣｕ
系の合金材は、リードフレームの材料として用いられる
鉄（Ｆｅ）−ニッケル（Ｎｉ）系の合金材よりも導電性
及び熱伝導性に優れている。
【００６１】次に、パワートランジスタ１Ａの製造方法
について、図１１乃至図１４を用いて説明する。図１１
乃至図１４はパワートランジスタの製造方法を説明する
ための模式的断面図である。なお、図１１乃至図１４に
おいて、リード３は図示していない。
【００６２】まず、図５及び図６に示す半導体チップ１
０と、図１０に示すリードフレームＬＦを準備する。半
導体チップ１０のソース電極２０上及びゲート電極２１
上には複数の突起状電極８が形成されている。突起状電
極８の形成は、半導体ウエハを個々の半導体チップに分
割する前、即ち半導体ウエハの段階にて行うことが望ま
しい。その理由は、半導体ウエハを個々の半導体チップ
に分割した後では処理単位がウエハ状態に比べて数百倍
に膨れ上がるため処理が煩雑となり、品質、コストに影
響を及ぼす。また、半導体チップの平面形状の面積が１
０［ｍｍ2］以下となるため処理が煩雑となり、品質、
コストに影響を及ぼす。熱圧着される前の突起状電極８
の高さは６０［μｍ］程度である。
【００６３】次に、図１１に示すように、リード２の第
１部分２Ａ及びリード３の第１部分３Ａに絶縁性シート
９を貼り付ける。絶縁性シート９としては、例えば導電
性粒子を含まないエポキシ系の熱硬化樹脂からなる樹脂
シートを用いる。なお、絶縁性シート９は、半導体チッ
プの平面サイズと同等又はそれよりも若干大きい平面サ
イズのものを用いることが望ましい。その理由は、絶縁
性シート９の位置ずれ及び半導体チップ１０の位置ずれ
が生じても、半導体チップ１０の周縁におけるリード
（２，３）との短絡を抑制できるからである。本実施形
態では、４．０［ｍｍ］×２．５［ｍｍ］の絶縁性シー
ト９を用いた。また、絶縁性シート９は、突起状電極８
の高さと同等又はそれよりも若干厚いものを用いること
が望ましい。その理由は、半導体チップ１０の電極（２
０，２１）とリード（２，３）の第１部分（２Ａ，３
Ａ）とを電気的に接続するボンディング工程時に突起状
電極８の先端部が潰れるため、厚くし過ぎると半導体チ
ップ１０からはみ出る量が増加して外観不良を招く要因
となる。逆に薄くし過ぎると絶縁性シート９によるリー
ド（２，３）の固定強度が低くなり、リード（２，３）
が剥がれるといった不具合を招く要因となる。本実施形
態では、突起状電極８の高さが６０［μｍ］程度なの
で、厚さが６０［μｍ］程度の絶縁性シート９を用い
た。
【００６４】次に、リードフレームＬＦをヒートステー
ジ３０に装着し、その後、リード２及リード３の夫々の
第１部分（２Ａ，３Ａ）上に半導体チップ１０を位置決
めして配置する。この時、半導体チップ１０は、その素
子形成面１０Ｘがリード２及びリード３の夫々の第１部
分（２Ａ，３Ａ）と向い合う状態で配置する。
【００６５】次に、図１２に示すように、ヒートステー
ジ３０を２００［℃］程度に加熱した状態で、半導体チ
ップ１０の裏面１０Ｙ側からボンディングツール３１で
加圧する。ボンディングツール３１による加圧は一つの
突起状電極当たり５０〜５００［ｇ］の力で行う。この
時、絶縁性シート９はヒートステージ３０からの熱によ
って一旦溶融し、その後硬化する。一方、突起状電極８
は球形状になっているため、溶融した絶縁性シート９を
挾み込むことなくリード２及びリード３の夫々の第１部
分（２Ａ，３Ａ）と接触し、先端部が押し潰されて良好
な接合がなされる。
【００６６】この工程において、半導体チップ１０の素
子形成面１０Ｘは複数の突起状電極８が配置された領域
を除いて絶縁性シート８で覆われる。また、リード２及
びリード３の夫々の第１部分（２Ａ，３Ａ）は半導体チ
ップ１０の素子形成面１０Ｘに絶縁性シート９で接着固
定される。即ち、半導体チップ１０の素子形成面１０Ｘ
は絶縁性シート９によって保護され、リード２及びリー
ド３は絶縁性シート９によって半導体チップ１０に強固
に保持される。
【００６７】次に、ベーク処理を施して絶縁性シート８
を硬化させる。ベーク処理は１８０［℃］程度の温度雰
囲気中で約３０分間ほど行う。
【００６８】次に、リードフレームＬＦのフレーム本体
５からリード２及びリード３を切断し、その後、リード
２及びリード３の夫々の第２部分（２Ｂ，３Ｂ）をガル
ウィング型に折り曲げ成形する。折り曲げ成形は、ま
ず、図１３に示すように、リード２及びリード３の夫々
の第２部分（２Ｂ，３Ｂ）の突出部分（２Ｂ１，３Ｂ
１）をリード抑え部材３２Ａと曲げ台３２Ｂの突起部と
でクランプし、その後、リード２及びリード３の夫々の
第２部分の実装部分（２Ｂ３，３Ｂ３）に曲げポンチ３
３を接触させ、その後、図１４に示すように、曲げ台３
２Ｂの突起部に向かって曲げポンチ３３を斜め移動させ
ることによって行なわれる。
【００６９】この工程において、リード２の幅２Ｗは、
低オン抵抗化を図るためリード３の幅３Ｗよりも広くな
っている。このため、リード２の方がリード３よりも折
り曲げ成形に対する難易度が高いが、リード２の第２部
分２Ｂには、その先端部２Ｂ４から半導体チップ１０に
向かって突出部分２Ｂ１まで延びる二つのスリット４Ａ
が設けられているので、折り曲げ成形の難易度を低くす
ることができる。
【００７０】この後、リード２及びリード３の第２部分
（２Ｂ，３Ｂ）の夫々の先端位置を揃える切断処理を施
すことにより、本実施形態のパワートランジスタ１Ａが
ほぼ完成する。
【００７１】このように構成されたパワートランジスタ
１Ａは、図１５（実装基板に実装した状態を示す模式的
断面図）に示すように、実装基板３５に実装される。リ
ード（２，３）の実装部分（２Ｂ３，３Ｂ３）は、実装
基板３５のリード接続用端子（配線の一部分）３６に導
電性の接着材（例えばＰｂ−Ｓｎ組成の導電材）３８に
よって電気的にかつ機械的に接続される。半導体チップ
１０の裏面１０Ｙのドレイン電極２４は、実装基板３５
のチップ接続用端子（配線の一部）３７に接着材３８に
よって電気的にかつ機械的に接続される。
【００７２】パワートランジスタ１Ａの実装は、これに
限定されないが、例えば、実装基板３５のリード接続用
端子３６上及びチップ接続用端子３７上にペースト状の
接着材を形成し、その後、リード接続用端子３６上に接
着材を介在してリード（２，３）の実装部分（２Ｂ３，
３Ｂ３）を配置すると共に、チップ接続用端子３７上に
接着材を介在して半導体チップ１０の裏面１０Ｙのドレ
イン電極２４を配置し、その後、実装基板３５を赤外線
リフロー炉に搬送し、その後、接着材を溶融して硬化さ
れる。これにより、パワートランジスタ１Ａは、実装基
板３５に実装される。
【００７３】このパワートランジスタ１Ａの実装工程に
おいて、リード（２，３）の第２部分（２Ｂ，３Ｂ）
は、表面実装型リード形状の一つであるガルウィング型
に折り曲げ成形されている。従って、実装基板３５にパ
ワートランジスタ１Ａを実装する時の熱膨張に起因して
生じる応力をリード（２，３）の第２部分（２Ｂ，３
Ｂ）の弾性変形によって緩和することができる。また、
実装後の実装基板３５の反りに起因して生じる応力も緩
和することができる。
【００７４】なお、本実施形態のパワートランジスタ１
Ａは、半導体チップ裏面１０Ｙのドレイン電極２４が実
装基板３５のチップ接続用端子３７に接着材３８を介在
して接合される構成になっている。従って、図１６及び
図１７（リードの先端位置を説明するための模式的断面
図）に示すように、リード２及びリード３の夫々の第２
部分（２Ｂ，３Ｂ）の先端部（２Ｂ４，３Ｂ４）は、半
導体チップ１０の厚さ方向１０Ｓにおいて、先端部（２
Ｂ４，３Ｂ４）の上縁部（２Ｂ４Ｘ，３Ｂ４Ｘ）が半導
体チップ裏面１０Ｙよりも高く、先端部（２Ｂ４，３Ｂ
４）の下縁部（２Ｂ４Ｙ，３Ｂ４Ｙ）が半導体チップ裏
面１０Ｙよりも低くなる高さに配置されていることが望
ましい。
【００７５】以上説明したように、本実施形態によれば
以下の効果が得られる。
【００７６】〔１〕パワートランジスタ１Ａは、素子形
成面１０Ｘに形成されたソース電極２０及びゲート電極
２１と、裏面１０Ｙに形成されたドレイン電極２４とを
有する半導体チップ１０と、ソース電極２０上に位置す
る第１部分２Ａと、第１部分２Ａと一体に形成され、か
つ半導体チップ１０の一方の長辺１０ａの外側に位置す
る第２部分２Ｂとを有するリード２と、ゲート電極２１
上に位置する第１部分３Ａと、第１部分３Ａと一体に形
成され、かつ半導体チップ１０の一方の長辺１０ａの外
側に位置する第２部分とを有するリード３と、リード２
の第１部分２Ａとソース電極２０との間及びリード３の
第１部分３Ａとゲート電極２１との間に配置され、かつ
夫々を電気的に接続する複数の突起状電極８と、リード
２の第１部分２Ａと半導体チップ１０の素子形成面１０
Ｘとの間及びリード３の第１部分３Ａと半導体チップ１
０の素子形成面１０Ｘとの間に配置された絶縁性シート
９あって、複数の突起状電極８が配置された領域以外の
半導体チップ１０の素子形成１０Ｘを覆う絶縁性シート
９とを有する構成になっている。
【００７７】このような構成にすることにより、半導体
チップ１０の素子形成面１０Ｘ側及び裏面１０Ｙ側に樹
脂を流すための樹脂通路が不要なので、この樹脂通路の
厚さに相当する分、パッケージ全体の厚さが薄くなる。
また、半導体チップ１０の電極（ソース電極２０，ゲー
ト電極２１）とリード２及びリード３の夫々の第１部分
（２Ａ，３Ａ）との電気的な接続を突起状電極８によっ
て行っているので、導電性ワイヤを用いた場合と比べて
パッケージ全体の厚さが薄くなる。この結果、パワート
ランジスタ１Ａの薄型化を図ることができる。
【００７８】また、半導体チップ１０の側面及び裏面１
０Ｙ、リード（２，３）の第１部分（２Ａ，３Ａ）の上
面（２Ｘ，３ＡＸ）及び第２部分（２Ｂ，３Ｂ）全体が
絶縁性シート９から露出するので、半導体チップ１０か
ら発生した熱を外部に放出する放熱性の向上を図ること
ができる。
【００７９】また、半導体チップ１０の電極（ソース電
極２０，ゲート電極２１）とリード２及びリード３の夫
々の第１部分（２Ａ，３Ａ）との電気的な接続を突起状
電極８によって行っているので、半導体チップ１０の電
極（ソース電極２０，ゲート電極２１）とリード（２，
３）との間の導電経路が短くなる。この結果、パワート
ランジスタ１Ａの低オン抵抗化を図ることができる。
【００８０】〔２〕リード２の幅２Ｗはリード３の幅３
Ｗよりも広い幅で形成され、リード２にはその第２部分
２Ｂの先端部２Ｂ４から半導体チップ１０に向かって突
出部分２Ｂ１まで延びる二つのスリット４Ａが設けられ
ている。
【００８１】このような構成にすることにより、低オン
抵抗化及び放熱性の向上を図るためにリード２の幅２Ｗ
を広くしても、リード２の第２部分２Ｂを折り曲げ成形
する時の難易度を低くすることができるので、リードの
折り曲げ工程における生産性を高めることができる。
【００８２】〔３〕リード２及びリード３の夫々の第２
部分（２Ｂ，３Ｂ）はガルウィング型に折り曲げ成形さ
れている。このような構成にすることにより、実装基板
３５にパワートランジスタ１Ａを実装する時の熱膨張に
起因して生じる応力をリード（２，３）の第２部分（２
Ｂ，３Ｂ）の弾性変形によって緩和することができると
共に、実装後の実装基板３５の反りに起因して生じる応
力も緩和することができるので、突起状電極８に応力が
集中して起こる突起状電極８の破損を抑制することがで
きる。この結果、パワートランジスタ１Ａの実装に対す
る信頼性を高めることができる。
【００８３】特に、携帯電話、携帯型情報処理端末機
器、携帯型パーソナル・コンピュータ等の小型電子機器
に組み込まれる実装基板においては厚さが薄く反り易い
ため、実装基板の反りによる応力をリードの弾性変形に
よって緩和することは重要である。
【００８４】なお、本実施形態では、リード（２，３）
に半導体チップ１０を取り付けた後に、リード（２，
３）の第２部分（２Ｂ，３Ｂ）の折り曲げ成形を実施し
た例について説明したが、図１８（模式的断面図）に示
すように、リード（２，３）に半導体チップ１０を取り
付ける前に、リード（２，３）の第２部分（２Ｂ，３
Ｂ）の折り曲げ成形を実施してもよい。この場合、折り
曲げ工程において発生する半導体チップ１０の破損等を
実質的に排除することができるので、パワートランジス
タ１Ａの歩留まりの向上を図ることができる。
【００８５】また、本実施形態では、リード（２，３）
に絶縁性シート９を貼り付けた例について説明したが、
絶縁性シート９の貼り付けは半導体チップ１０に行って
もよい。
【００８６】また、本実施形態では、二つのスリット４
Ａを設けた例について説明したが、これに限らず一つ又
は三つ以上設けてもよい。但し、スリット４Ａの数は、
オン抵抗、熱抵抗及び折り曲げ成形の難易度等を考慮し
て決定する必要がある。
【００８７】また、本実施形態では、突起状電極８とし
てＡｕバンプを用いた例について説明したが、他の材料
（例えば半田材）であってもよく、また、他の方法（例
えば蒸着法，ボール供給法等）で形成されるものであっ
てもよい。
【００８８】また、本実施形態では、絶縁性シート９と
して、導電性粒子を含まないエポキシ系の熱硬化性樹脂
からなる樹脂シートを用いた例について説明したが、導
電性粒子を含まない他の材料（例えばポリイミド系の熱
可塑性樹脂）からなるものを用いてもよい。
【００８９】（実施形態２）図１９は、本発明の実施形
態２であるパワートランジスタの概略構成を示す模式的
斜視図である。図１９に示すように、本実施形態のパワ
ートランジスタ１Ｂは、基本的に前述の実施形態１と同
様の構成になっており、以下の構成が異なっている。
【００９０】即ち、リード２に設けられた二つのスリッ
ト４Ａは、リード２の先端部２Ｂ４からリード２の第１
部分２Ａまで延びている。このような構成にすることに
より、半導体チップ１０の素子形成面１０Ｘにリード２
の第１部分２Ａを熱圧着にて取り付ける時、巻き込まれ
た空気や、絶縁性シート９から発生したガスが逃げやす
くなるので、ボイドの発生を抑制することができる。但
し、前述の実施形態１の場合と比べて放熱性が低下す
る。
【００９１】（実施形態３）図２０は、本発明の実施形
態３であるパワートランジスタの概略構成を示す模式的
斜視図である。図２０に示すように、本実施形態のパワ
ートランジスタ１Ｃは、基本的に前述の実施形態１と同
様の構成になっており、以下の構成が異なっている。
【００９２】即ち、リード２にはスリット４Ａが設けら
れていない。このような構成にすることにより、リード
２と外気との接触面積が増加すると共に、リード２の第
１部分２Ａから第２部分２Ｂの実装部分２Ｂ３までの電
気抵抗が低くなるので、前述の実施形態１及び２の場合
と比べて、更に放熱性の向上及び低オン抵抗化を図るこ
とができる。但し、リード２の第２部分２Ｂの剛性が高
くなるので、リード２の折り曲げ成形の難易度が高くな
る。また、リード２の弾性変形による応力吸収が低くな
る。
【００９３】（実施形態４）図２１は、本発明の実施形
態４であるパワートランジスタの概略構成を示す模式的
斜視図である。図２１に示すように、本実施形態のパワ
ートランジスタ１Ｄは、基本的に前述の実施形態１と同
様の構成になっており、以下の構成が異なっている。
【００９４】即ち、リード２に設けられた二つのスリッ
ト４Ａは、リード２の第２部分２Ａの先端部２Ｂ４から
中間部分２Ｂ２まで延びている。このような構成にする
ことにより、前述の実施形態３の場合と同程度の放熱性
及びオン抵抗が得られると共に、前述の実施形態１及び
２の場合と同程度の難易度でリード２の折り曲げ成形及
びリード２の弾性変形による応力吸収を行うことができ
る。
【００９５】（実施形態５）図２２は、本発明の実施形
態５であるパワートランジスタの概略構成を示す模式的
斜視図である。図２２に示すように、本実施形態のパワ
ートランジスタ１Ｅは、基本的に前述の実施形態１と同
様の構成になっており、以下の構成が異なっている。
【００９６】即ち、リード２は、第１部分２Ａ及び第２
部分２Ｂを有し、更に、第１部分２Ａと一体に形成さ
れ、かつ半導体チップ１０の他方の長辺１０ｂの外側に
位置する第３部分２Ｃを有する構成になっている。リー
ド２の第３部分２Ｃは、第２部分２Ｂと同様に、第１部
分２Ａから半導体チップ１０の他方の長辺１０ｂの外側
に突出する突出部分２Ｃ１と、この突出部分２Ｃ１から
半導体チップ１０の裏面１０Ｙ側に折れ曲がる中間部分
２Ｃ２と、この中間部分２Ｃ２から突出部分２Ｃ１と同
一方向に延びる実装部分２Ｃ３とを有する構成になって
いる。
【００９７】また、リード３は、第１部分３Ａ及び第２
部分３Ｂを有し、更に、第１部分３Ａと一体に形成さ
れ、かつ半導体チップ１０の他方の長辺１０ｂの外側に
位置する第３部分３Ｃを有する構成になっている。リー
ド３の第３部分３Ｃは、第２部分３Ｂと同様に、第１部
分３Ａから半導体チップ１０の他方の長辺１０ｂの外側
に突出する突出部分３Ｃ１と、この突出部分３Ｃ１から
半導体チップ１０の裏面１０Ｙ側に折れ曲がる中間部分
３Ｃ２と、この中間部分３Ｃ２から突出部分３Ｃ１と同
一方向に延びる実装部分３Ｃ３とを有する構成になって
いる。
【００９８】リード２の第３部分２Ｃには、第２部分２
Ｂと同様に、第３部分２Ｃの先端部２Ｃ４から半導体チ
ップ１０に向かって突出部分２Ｃ１まで延びる二つのス
リット４Ｂが設けられている。
【００９９】このような構成にすることにより、リード
２及びリード３と外気との接触面積が増加すると共に、
リード２及びリード３と実装基板との接合面積が増加す
るので、前述の実施形態１の場合と比べて放熱性が向上
する。また、リード２から実装基板までの導電経路が前
述の実施形態１の場合と比べて二倍になるので、前述の
実施形態１の場合と比べて低オン抵抗化を図ることがで
きる。但し、パワートランジスタの占有面積が増加す
る。なお、同図に示す符号３Ｃ４は、リード３の第３部
分３Ｃの先端部である。
【０１００】（実施形態６）図２３は、本発明の実施形
態６であるパワートランジスタの概略構成を示す図
（（Ａ）は模式的平面図，（Ｂ）は（Ａ）のｆ−ｆ線に
沿う模式的断面図）である。図２３に示すように、本実
施形態のパワートランジスタ１Ｆは、基本的に前述の実
施形態５と同様の構成になっており、以下の構成が異な
っている。
【０１０１】即ち、リード２は、第１部分２Ａ、第２部
分２Ｂ及び第３部分２Ｃを有し、更に、第１部分２Ａと
一体に形成され、かつ半導体チップ１０の互いに対向す
る二つの短辺（１０ｃ，１０ｄ）のうちの一方の短辺１
０ｃの外側に位置する第４部分２Ｄを有する構成になっ
ている。
【０１０２】また、リード３は、第１部分３Ａ、第２部
分３Ｂ及び第３部分３Ｃを有し、更に、第１部分３Ａと
一体に形成され、かつ半導体チップ１０の他方の短辺１
０ｄの外側に位置する第４部分３Ｄを有する構成になっ
ている。
【０１０３】このような構成にすることにより、リード
２及びリード３の夫々の第４部分（２Ｄ，３Ｄ）の面積
に相当する分、リード２及びリード３と外気との接触面
積が増加するので、前述の実施形態５の場合と比べて放
熱性が向上する。但し、前述の実施形態５の場合と比べ
てパワートランジスタの占有面積が大きくなる。
【０１０４】なお、リード２及びリード３の夫々の第４
部分（２Ｄ，３Ｄ）をガルウィング型に折り曲げ成形し
てもよい。この場合、リード２及びリード３と実装基板
との接合面積が増加するので、実施形態６の場合と比べ
て更に放熱性の向上及び低オン抵抗化を図ることができ
る。
【０１０５】（実施形態７）図２４は、本発明の実施形
態７であるパワートランジスタの概略構成を示す図
（（Ａ）は模式的平面図，（Ｂ）は（Ａ）のｇ−ｇ線に
沿う模式的断面図）である。図２４に示すように、本実
施形態のパワートランジスタ１Ｇは、基本的に前述の実
施形態１と同様の構成になっており、以下の構成が異な
っている。
【０１０６】即ち、半導体チップ１０の裏面１０Ｙに接
着材３５を介して熱拡散板３６が接着固定されている。
このような構成にすることにより、半導体チップ１０の
裏面１０Ｙを保護することができるので、半導体チップ
１０の破損を抑制することができる。また、半導体チッ
プ１０で発生した熱が熱拡散板３６によって拡散するの
で、パワートランジスタの放熱性が向上する。
【０１０７】なお、本実施形態のパワートランジスタ１
Ｇは、熱拡散板３６が実装基板のチップ接続用端子に接
着材を介在して接合される構成になっている。従って、
図２５（リードの先端位置を説明するための模式的断面
図）に示すように、リード２及びリード３の夫々の第２
部分（２Ｂ，３Ｂ）の先端部（２Ｂ４，３Ｂ４）は、半
導体チップ１０の厚さ方向１０Ｓにおいて、先端部（２
Ｂ４，３Ｂ４）の上縁部（２Ｂ４Ｘ，３Ｂ４Ｘ）が熱拡
散板３６の裏面３６Ｙよりも高く、先端部（２Ｂ４，３
Ｂ４）の下縁部（２Ｂ４Ｙ，３Ｂ４Ｙ）が熱拡散板３６
の裏面３６Ｙよりも低くなる高さに配置されていること
が望ましい。
【０１０８】また、熱拡散板３６は、実装工程において
取付ける場合がある。このような場合、取り付けられる
熱拡散板３６の厚さ及び接着材の厚さを考慮して、図２
６（リードの先端位置を説明するための模式的断面図）
に示すように、リード２及びリード３の夫々の第２部分
（２Ｂ，３Ｂ）の先端部（２Ｂ４，３Ｂ４）が、半導体
チップ１０の厚さ方向１０Ｓにおいて、半導体チップ１
０の裏面１０Ｙよりも低い高さに位置するように、リー
ド２及びリード３を折り曲げておく必要がある。
【０１０９】（実施形態８）図２７は、本発明の実施形
態８であるパワートランジスタの概略構成を示す図
（（Ａ）は模式的平面図、（Ｂ）は（Ａ）のｈ−ｈ線の
沿う模式的断面図）であり、図２８は図２７の半導体チ
ップの概略構成を示す模式的平面図であり、図２９は図
２７の半導体チップの配線パターンを示す模式的平面図
であり、図３０は図２８のｉ−ｉ線に沿う模式的断面図
である。
【０１１０】図２７に示すように、本実施形態のパワー
トランジスタ１Ｉは、基本的に前述の実施形態１と同様
の構成になっており、以下の構成が異なっている。
【０１１１】即ち、半導体チップ４０は、素子形成面
（第１主面）４０Ｘにドレイン電極５２及びゲート電極
５３を有し、素子形成面４０Ｘと対向する裏面（第２主
面）４０Ｙにソース電極５６を有する構成になってい
る。
【０１１２】リード２の第１部分２Ａは、半導体チップ
４０のドレイン電極５２上に位置し、複数の突起状電極
８を介在してドレイン電極５２に電気的に接続されてい
る。リード３の第１部分３Ａは、半導体チップ４０のゲ
ート電極５３上に位置し、複数の突起状電極８を介在し
てゲート電極５３に電気的に接続されている。
【０１１３】半導体チップ４０は、図３０に示すよう
に、例えば、単結晶シリコンからなるp+型半導体基板４
１Ａの主面上に単結晶シリコンからなるp-型半導体層４
１Ｂが形成された半導体基体４１を主体に構成されてい
る。半導体基体４１の主面の素子形成領域（活性領域）
には、トランジスタ素子として、例えば横型構造のｎチ
ャネル導電型ＭＯＳＦＥＴが形成されている。
【０１１４】ＭＯＳＦＥＴは、主に、チャネル形成領
域、ゲート絶縁膜４５、ゲート導体層４６、ソース領域
及びドレイン領域を有する構成になっている。チャネル
形成領域は、p-型半導体層４１Ｂに形成されたｐ型ウエ
ル領域４３で構成されている。ドレイン領域は、ｐ型ウ
エル領域４３及びp-型半導体層４１Ｂに形成されたn-型
半導体領域４７Ａと、p-型半導体層４１Ｂに形成され、
かつn-型半導体領域４７Ａに電気的に接続されたn+型半
導体領域４８Ａとで構成されている。ソース領域は、ｐ
型ウエル領域４３に形成されたn-型半導体領域４７Ｂ
と、ｐ型ウエル領域４３に形成され、かつn-型半導体領
域４７Ｂに電気的に接続されたn+型半導体領域４８Ｂと
で構成されている。ゲート導体層４６は、例えば抵抗値
を低減する不純物が導入された多結晶シリコン膜で形成
されている。ゲート絶縁膜４５は、例えば酸化シリコン
膜で形成されている。
【０１１５】ゲート導体層４６は、Ｘ方向に向って延在
し、Ｙ方向に所定の間隔を置いて複数配置されている。
n-型半導体領域４７Ａ及びn+型半導体領域４８Ａと、n-
型半導体領域４７Ｂ及びn+型半導体領域４８Ｂは、ゲー
ト導体層４６下のチャネル形成領域を挾むようにして配
置され、ゲート導体層４６と同様にＸ方向に向って延在
している。
【０１１６】n+型半導体領域４８Ａ，４８Ｂの夫々は、
層間絶縁膜４９に形成された開口を通して、第１層目の
金属層に形成された配線５０Ａ，５０Ｃの夫々と電気的
に接続されている。配線５０Ｃは、層間絶縁膜４９に形
成された開口を通して、p-型半導体層４１Ｂに形成され
たp+型半導体領域４４と電気的に接続されている。p+型
半導体領域４４はp+型半導体基板４１Ａと電気的に接続
され、p+型半導体基板４１Ａはその裏面に形成されたソ
ース電極５６と電気的に接続されている。ゲート導体層
４６は、詳細に図示していないが、層間絶縁膜４９に形
成された開口を通して、第１層目の金属層に形成された
配線５０Ｂと電気的に接続されている。
【０１１７】配線５０Ａ，５０Ｂの夫々は、層間絶縁膜
５１に形成された開口を通して、第２層目の金属層に形
成されたドレイン電極５２、ゲート電極５３の夫々と電
気的に接続されている。ドレイン電極５２、ゲート電極
５３の夫々は、図２８及び図３０に示すように、これら
の上層に形成された表面保護膜５４で覆われている。表
面保護膜５４には複数のボンディング開口５５が形成さ
れ、この複数のボンディング５５の夫々を通して複数の
突起状電極８がドレイン電極５２及びゲート電極５３に
電気的にかつ機械的に接続されている。
【０１１８】なお、配線５０Ａ，５０Ｂ，５０Ｃの夫々
は、図２９に示す配線パターンで形成されている。ま
た、図３０において、符号４２はフィールド絶縁膜であ
る。
【０１１９】このように構成されたパワートランジスタ
１Ｉにおいても、前述の実施形態１と同様の効果が得ら
れる。
【０１２０】（実施形態９）本実施形態では、半導体装
置である広帯域ビデオ増幅器に本発明を適用した例につ
いて説明する。図３１は、本発明の実施形態９である広
帯域ビデオ増幅器の概略構成を示す図（（Ａ）は模式的
平面図，（Ｂ）は（Ａ）のｊ−ｊ線に沿う模式的断面
図，（Ｃ）は（Ａ）のｋ−ｋ線に沿う模式的断面図）で
あり、図３２は図３１の広帯域ビデオ増幅器の等価回路
図であり、図３３は図３１の広帯域ビデオ増幅器を実装
基板に実装した状態を示す模式的断面図である。
【０１２１】図３１に示すように、本実施形態の広帯域
ビデオ増幅器６０Ａは、主に、複数のリード６１、一つ
のリード６２、複数の突起状電極８、絶縁性シート９及
び半導体チップ７０を有する構成になっている。
【０１２２】半導体チップ７０の平面形状は方形状で形
成され、本実施形態においては長方形で形成されてい
る。半導体チップ７０は、主に、半導体基板と、この半
導体基板の主面上において絶縁層、配線層の夫々を複数
段積み重ねた多層配線層と、この多層配線層を覆うよう
にして形成された表面保護膜とを有する構成になってい
る。
【０１２３】半導体チップ７０の互いに対向する表裏面
（第１主面及び第２主面）のうちの表面である回路形成
面７０Ｘには、半導体チップ７０の外周囲の各辺に沿っ
て複数の電極７１が形成されている。複数の電極７１の
夫々は、半導体チップ７０の多層配線層のうちの最上層
の配線層に形成されている。最上層の配線層はその上層
に形成された表面保護膜で覆われ、この表面保護膜には
電極７１の表面を露出するボンディング開口が形成され
ている。
【０１２４】半導体チップ７０の回路形成面７０Ｘに
は、図３２に示す増幅回路が形成されている。増幅回路
は、主に、複数のバイポーラトランジスタＴｒ１〜Ｔｒ
１３、複数の抵抗素子Ｒ１〜Ｒ５等で構成されている。
なお、図３２において、複数の電極７１のうち、７１Ａ
は電源電位（例えば５［Ｖ］）に電位固定される電源電
位端子であり、７１Ｂは基準電位（例えば０［Ｖ］）に
電位固定される基準電位端子であり、７１Ｃ，７１Ｄは
信号入力端子であり、７１Ｅは中間電位に電位固定され
る中間電位端子であり、７１Ｆは出力段電源電位端子で
あり、７１Ｇ，７１Ｈは電流出力端子であり、７１Ｉは
制御信号入力端子であり、７１Ｊは中間電位に電位固定
される中間電位端子である。電極７１Ｂは複数設けられ
ている。
【０１２５】図３１に示すように、半導体チップ７０の
互いに対向する二つの長辺（７０ａ，７０ｂ）の辺側に
は、夫々の長辺に沿って複数のリード６１が配列されて
いる。半導体チップ７０の一方の長辺７０ａ側に配列さ
れたリード６１と半導体チップ７０の他方の長辺７０ｂ
側に配列されたリード６１との間には、半導体チップ７
０の互いに対向する二つの短辺（７０ｃ，７０ｂ）を横
切るようにしてリード６２が延在している。
【０１２６】複数のリード６１は、半導体チップ７０の
電極７１上に位置する第１部分６１Ａと、第１部分と一
体に形成され、かつ半導体チップ７０の何れか一方の長
辺（７０ａ又は７０ｂ）の外側に位置する第２部分６１
Ｂとを有する構成になっている。リード６２は、半導体
チップ７０の電極７１上に位置する第１部分６２Ａと、
第１部分６２Ａと一体に形成され、かつ半導体チップ７
０の一方の長辺７０ｃの外側に位置する第２部分６２Ｂ
と、第１部分６２Ａと一体に形成され、かつ半導体チッ
プ７０の他方の長辺７０ｄの外側に位置する第３部分６
２Ｃとを有する構成になっている。
【０１２７】リード６１の第１部分６１Ａは、突起状電
極８を介在して半導体チップ７０の電極７１と電気的に
かつ機械的に接続され、更に、絶縁性シート９を介在し
て半導体チップ７０の回路形成面７０Ｘに接着固定され
ている。リード６２の第１部分６２Ａは、突起状電極８
を介在して半導体チップ７０の電極７１と電気的にかつ
機械的に接続され、更に、絶縁性シート９を介在して半
導体チップ７０の回路形成面７０Ｘに接着固定されてい
る。即ち、リード６１及びリード６２の夫々の第１部分
（６１Ａ，６２Ａ）は、絶縁性シート９及び突起状電極
８によって半導体チップ７０の回路形成面７０Ｘに保持
されている。なお、複数のリード６１のうち、一つのリ
ード６１は半導体チップ７０の電極７１に対して電気的
に接続されていない。
【０１２８】リード６１の第２部分６１Ｂ、リード６２
の第２部分６２Ｂ及び第３部分６２Ｃは、表面実装型リ
ード形状の一つであるガルウィング型に折り曲げ成形さ
れている。即ち、リード６１の第２部分６１Ｂ、リード
６２の第２部分６２Ｂ及び第３部分６２Ｃは、第１部分
（６１Ａ，６１Ａ）から半導体チップ７０の外側に突出
する突出部分（６１Ｂ１，６２Ｂ１，６２Ｃ１）と、こ
の突出部分から半導体チップ７０の裏面７０Ｙ側に折れ
曲がる中間部分（６１Ｂ２，６２Ｂ２，６２Ｃ２）と、
この中間部分から突出部分と同一方向に延びる実装部分
（６１Ｂ３，６２Ｂ３，６２Ｃ３）とを有する構成にな
っている。
【０１２９】リード６２の幅は、放熱性の向上を図るた
め、リード６１の幅よりも広くなっている。リード６２
は、複数の電極７１のうち、基準電位端子である電極７
１Ｂと電気的に接続されている。即ち、リード６２は、
基準電位用リードとして用いられている。
【０１３０】絶縁性シート９は、リード２及びリード３
の夫々の第１部分（２Ａ，２Ｂ）と半導体チップ１０と
の間に配置され、複数の突起状電極８が配置された領域
を除いて半導体チップ１０の素子形成面１０Ｘを覆って
いる。
【０１３１】このように構成された広帯域増幅器６０Ａ
は、図３３（実装基板に実装した状態を示す模式的断面
図）に示すように、半導体基板８０に実装される。リー
ド６１の実装部分６１Ｂ３は、実装基板８０のリード接
続用端子（配線の一部分）８１に導電性の接着材（例え
ばＰｂ−Ｓｎ組成の導電材）８３によって電気的にかつ
機械的に接続される。リード６２の実装部分６１Ｂ３，
６１Ｃ３は、図示していないが、同様に実装基板８０の
リード接続用端子に接着材によって電気的にかつ機械的
に接続される。
【０１３２】このように構成された広帯域ビデオ増幅器
６０Ａによれば、前述の実施形態１と同様の効果が得ら
れる。
【０１３３】また、半導体チップ７０の電極７１とリー
ド（６１，６２）との電気的な接続を突起状電極８によ
って行っているので、半導体チップ７０の電極とリード
６１との間の導電経路が短くなることから、広帯域ビデ
オ増幅器６０Ａの高速化を図ることができる。
【０１３４】（実施形態１０）図３４は本発明の実施形
態１０である広帯域ビデオ増幅器の模式的断面図であ
り、図３５は図３４の広帯域ビデオ増幅器を実装基板に
実装した状態を示す模式的断面図である。
【０１３５】図３４に示すように、本実施形態の広帯域
ビデオ増幅器６０Ｂは、基本的に前述の実施形態９と同
様の構成になっており、以下の構成が異なっている。
【０１３６】即ち、半導体チップ７０の裏面７０Ｙに、
導電性接着材との濡れ性を有する接着促進層７２が設け
られている。
【０１３７】このような構成にすることにより、実装基
板に広帯域ビデオ増幅器６０Ｂを実装する際、図３５に
示すように、実装基板８０のチップ接続用ランド８２に
半導体チップ７０の裏面７０Ｙを接着材８３によって接
続することができるので、広帯域ビデオ増幅器６０Ｂの
放熱性が向上する。
【０１３８】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
【０１３９】例えば、本発明は、バイポーラトランジス
タ、絶縁ゲート型バイポーラトランジスタ等のスイッチ
ング素子が搭載されたパワートランジスタに適用するこ
とができる。
【０１４０】また、本発明は、スイッチング素子及び保
護回路等の回路が搭載されたパワーＩＣに適用すること
ができる。
【０１４１】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【０１４２】本発明によれば、半導体装置の薄型化を図
ることができる。本発明によれば、半導体装置の放熱性
の向上を図ることができる。本発明によれば、半導体装
置の低オン抵抗化を図ることができる。本発明によれ
ば、半導体装置の高速化を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施形態１であるパワートランジスタ
の概略構成を示す模式的斜視図である。
【図２】図１のａ−ａ線に沿う模式的断面図である。
【図３】図１のｂ−ｂ線に沿う模式的断面図である。
【図４】図１のｃ−ｃ線に沿う模式的断面図である。
【図５】図１の半導体チップの概略構成を示す模式的平
面図である。
【図６】図１の半導体チップの概略構成を示す模式的底
面図である。
【図７】図５のｄ−ｄ線に沿う模式的断面図である。
【図８】図５のｅ−ｅ線に沿う模式的断面図である。
【図９】図８のゲート導体層の平面パターンを示す模式
的平面図である。
【図１０】図１のパワートランジスタの製造に用いられ
るリードフレームの模式的平面図である。
【図１１】図１のパワートランジスタの製造を説明する
ための模式的断面図である。
【図１２】図１のパワートランジスタの製造を説明する
ための模式的断面図である。
【図１３】図１のパワートランジスタの製造を説明する
ための模式的断面図である。
【図１４】図１のパワートランジスタの製造を説明する
ための模式的断面図である。
【図１５】図１のパワートランジスタを実装基板に実装
した状態を示す模式的断面図である。
【図１６】図１のリードの先端位置を説明するための模
式的断面図である。
【図１７】図１のリードの先端位置を説明するための模
式的断面図である。
【図１８】図１のパワートランジスタの他の製造を説明
するための模式的断面図である。
【図１９】本発明の実施形態２であるパワートランジス
タの概略構成を示す模式的斜視図である。
【図２０】本発明の実施形態３であるパワートランジス
タの概略構成を示す模式的斜視図である。
【図２１】本発明の実施形態４であるパワートランジス
タの概略構成を示す模式的斜視図である。
【図２２】本発明の実施形態５であるパワートランジス
タの概略構成を示す模式的平面図である。
【図２３】本発明の実施形態６であるパワートランジス
タの概略構成を示す図（（Ａ）は模式的平面図，（Ｂ）
は（Ａ）のｆ−ｆ線に沿う模式的断面図）である。
【図２４】本発明の実施形態７であるパワートランジス
タの概略構成を示す図（（Ａ）は模式的平面図，（Ｂ）
は（Ａ）のｇ−ｇ線に沿う模式的断面図）である。
【図２５】図２４に示すリードの先端位置を説明するた
めの模式的断面図である。
【図２６】リード先端位置を説明するための模式的断面
図である。
【図２７】本発明の実施形態８であるパワートランジス
タの概略構成を示す図（（Ａ）は模式的斜視図，（Ｂ）
は（Ａ）のｈ−ｈ線に沿う模式的断面図）である。
【図２８】図２７の半導体チップの概略構成を示す模式
的平面図である。
【図２９】図２７の半導体チップの配線パターンを示す
模式的平面図である。
【図３０】図２８のｉ−ｉ線に沿う模式的断面図であ
る。
【図３１】本発明の実施形態９である広帯域ビデオ増幅
器の概略構成を示す図（（Ａ）は模式的平面図，（Ｂ）
は（Ａ）のｊ−ｊ線に沿う模式的断面図，（Ｃ）は
（Ａ）のｋ−ｋ線に沿う模式的断面図）である。
【図３２】図３１の広帯域ビデオ増幅器の等価回路図で
ある。
【図３３】図３１の広帯域ビデオ増幅器を実装基板に実
装した状態を示す模式的断面図である。
【図３４】本発明の実施形態１０である広帯域ビデオ増
幅器の概略構成を示す模式的断面図である。
【図３５】図３４の広帯域ビデオ増幅器を実装基板に実
装した状態を示す模式的断面図である。
【符号の説明】
１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ，１Ｇ，１Ｈ，１
Ｉ…パワートランジスタ（半導体装置）、２，３…リー
ド、２Ａ，３Ａ…第１部分、２Ｂ，３Ｂ…第２部分、２
Ｃ，３Ｃ…第３部分、２Ｄ，３Ｄ…第４部分、２ＡＸ，
３ＡＸ…上面、２Ｂ１，２Ｃ１，３Ｂ１，３Ｃ１…突出
部分（肩部分）、２Ｂ２，２Ｃ２，３Ｂ２，３Ｃ２…中
間部分、２Ｂ３，２Ｃ３，３Ｂ３，３Ｃ３…実装部分
（接続部分）、２Ｂ４，２Ｃ４，３Ｂ４，３Ｃ４…先端
部、２Ｂ４Ｘ，３Ｂ４Ｘ…上縁部、２Ｂ４Ｙ，３Ｂ４Ｙ
…下縁部、４Ａ，４Ｂ…スリット、５…フレーム本体、
６…リード配置領域、８…突起状電極、９…絶縁性シー
ト、１０…半導体チップ、１０ａ，１０ｂ…長辺、１０
ｃ，１０ｄ…短辺、１０Ｘ…素子形成面，１０Ｙ…裏
面、１１…半導体基体、１１Ａ…n+型半導体基板、１１
Ｂ…n-型半導体層、１２…溝、１３Ａ…ゲート絶縁膜、
１３Ｂ…絶縁膜、１４Ａ…ゲート導体層、１４Ｂ…ゲー
ト引出用配線、１５…絶縁膜、１６…ｐ型ウエル領域、
１７…n+型半導体領域、１８…層間絶縁膜、１９…開
口、２０…ソース電極、２１…ゲート電極、２２…表面
保護膜、２３…ボンディング開口、２４…ドレイン電
極、３０…ヒートステージ、３１…ボンディングツー
ル、３２Ａ…リード抑え部材、３２Ｂ…曲げ台３２Ｂ、
３３…曲げポンチ、３４…ヒートステージ、３４Ａ…窪
み、３５…実装基板、３６…リード接続用端子、３７…
チップ接続用端子、３８…接着材、４０…半導体チッ
プ、４０Ｘ…素子形成面、４０Ｙ…裏面、４１…半導体
基体、４１Ａ…p+型半導体基板、４１Ｂ…p-型半導体
層、４２…フィールド絶縁膜、４３…ｐ型ウエル領域、
４４…p+型半導体領域、４５…ゲート絶縁膜、４６…ゲ
ート導体層、４７…n-型半導体領域、４８…n+型半導体
領域、４９…絶縁膜、５０Ａ，５０Ｂ，５０Ｃ…配線、
５１…絶縁膜、５２…ドレイン電極、５３…ゲート電
極、５４…表面保護膜、５５…ボンディング開口、５６
…ソース電極、６０Ａ，６０Ｂ…広帯域ビデオ増幅器
（半導体装置）、６１，６２…リード、６１Ａ，６２Ａ
…第１部分、６１Ｂ，６２Ｂ…第２部分、６１Ｂ１，６
２Ｂ１…突出部分、６１Ｂ２，６２Ｂ２…中間部分、６
１Ｂ３，６２Ｂ３…実装部分、６１Ｂ４，６２Ｂ４…先
端部、７０…半導体チップ、７０ａ，７０ｂ…長辺、７
０ｃ，７０ｄ…短辺、７０Ｘ…回路形成面、７０Ｙ…裏
面、７１…電極、７２…接着促進層、８０…実装基板、
８１…リード接続用端子、８２…チップ接続用ランド、
８３…接着材、ＬＦ…リードフレーム、Ｒ１〜Ｒ５…抵
抗素子、Ｔｒ１〜Ｔｒ１２…バイポーラトランジスタ。
フロントページの続き (72)発明者 小泉 正博 茨城県日立市大みか町七丁目１番１号 株式会社日立製作所 日立研究所内 (72)発明者 岸本 宗久 東京都小平市上水本町五丁目20番１号 株式会社日立製作所 半導体グループ内 (56)参考文献 特開2000−223634（ＪＰ，Ａ) 特開 平８−64634（ＪＰ，Ａ) 特開 平６−85011（ＪＰ，Ａ) 特公 昭51−7015（ＪＰ，Ｂ１) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 311 H01L 21/60 321 H01L 23/48 H01L 23/12

Claims (21)

    (57)【特許請求の範囲】
  1. 【請求項１】 互いに対向する第１主面及び第２主面
    と、前記第１主面に形成された第１電極及び第２電極
    と、前記第２主面に形成された第３電極とを有する半導
    体チップと、 前記第１電極上に位置する第１部分と、前記第１部分と
    一体に形成され、かつ前記半導体チップの外側に位置す
    る第２部分とを有する第１リードと、 前記第２電極上に位置する第１部分と、前記第１部分と
    一体に形成され、かつ前記半導体チップの外側に位置す
    る第２部分とを有する第２リードと、 前記第１リードの第１部分と前記第１電極との間及び前
    記第２リードの第１部分と前記第２電極との間に配置さ
    れ、かつ夫々を電気的に接続する複数の突起状電極と、 前記第１リードの第１部分と前記半導体チップの第１主
    面との間及び前記第２リードの第１部分と前記半導体チ
    ップの第１主面との間に配置された絶縁性シートであっ
    て、前記複数の突起状電極が配置された領域以外の前記
    半導体チップの第１主面を覆う絶縁性シートとを有する
    ことを特徴とする半導体装置。
  2. 【請求項２】 請求項１に記載の半導体装置において、 前記第１電極はソース電極であり、前記第２電極はゲー
    ト電極であり、前記第３電極はドレイン電極であること
    を特徴とする半導体装置。
  3. 【請求項３】 請求項１に記載の半導体装置において、 前記第１電極はドレイン電極であり、前記第２電極はゲ
    ート電極であり、前記第３電極はソース電極であること
    を特徴とする半導体装置。
  4. 【請求項４】 請求項１に記載の半導体装置において、 前記第１リード及び第２リードの夫々の第２部分は、夫
    々の先端部が前記半導体チップの第２主面側に位置する
    ように折り曲げられていることを特徴とする半導体装
    置。
  5. 【請求項５】 請求項４に記載の半導体装置において、 前記第１リード及び第２リードの夫々の第２部分の先端
    部は、前記半導体チップの厚さ方向において、前記半導
    体チップの第２主面とほぼ同じ高さに配置されているこ
    とを特徴とする半導体装置。
  6. 【請求項６】 請求項４に記載の半導体装置において、 前記第１リード及び第２リードの夫々の第２部分の先端
    部は、前記半導体チップの厚さ方向において、前記先端
    部の上縁部が前記半導体チップの第２主面よりも高く、
    前記先端部の下縁部が前記半導体チップの第２主面より
    も低くなる位置に配置されていることを特徴とする半導
    体装置。
  7. 【請求項７】 請求項４に記載の半導体装置において、 前記第１リード及び第２リードの夫々の第２部分の先端
    部は、前記半導体チップの厚さ方向において、前記半導
    体チップの第２主面よりも低い位置に配置されているこ
    とを特徴とする半導体装置。
  8. 【請求項８】 請求項１に記載の半導体装置において、 前記第１リード及び第２リードの夫々の第２部分は、夫
    々の第１部分から前記半導体チップの外側に突出する突
    出部分と、前記突出部分から前記半導体チップの第２主
    面側に折れ曲がる中間部分と、前記中間部分から前記突
    出部分と同一方向に延びる実装部分とを有することを特
    徴とする半導体装置。
  9. 【請求項９】 請求項１に記載の半導体装置において、 前記第１リード及び第２リードの夫々の第１部分の上面
    は、前記絶縁性シートから露出していることを特徴とす
    る半導体装置。
  10. 【請求項１０】 請求項１に記載の半導体装置におい
    て、 前記絶縁性シートは、導電性粒子を含まない熱硬化性樹
    脂又は熱可塑性樹脂からなることを特徴とする半導体装
    置。
  11. 【請求項１１】 請求項１に記載の半導体装置におい
    て、 前記第１リードの幅は、前記第２リードの幅よりも広く
    なっていることを特徴とする半導体装置。
  12. 【請求項１２】 請求項１に記載の半導体装置におい
    て、 更に、前記半導体チップの第２主面に接着固定された熱
    拡散板を有することを特徴とする半導体装置。
  13. 【請求項１３】 互いに対向する第１主面及び第２主面
    と、前記第１主面に形成された第１電極及び第２電極
    と、前記第２主面に形成された第３電極とを有し、かつ
    平面が方形状で形成された半導体チップと、 前記第１電極上に位置する第１部分と、前記第１部分と
    一体に形成され、かつ前記半導体チップの互いに対向す
    る第１辺及び第２辺のうちの前記第１辺の外側に位置す
    る第２部分とを有する第１リードであって、前記第２部
    分は、前記第１部分から前記半導体チップの外側に突出
    する突出部分と、前記突出部分から前記半導体チップの
    第２主面側に折れ曲がる中間部分と、前記中間部分から
    前記突出部分と同一方向に延びる実装部分とを有する第
    １リードと、 前記第２電極上に位置する第１部分と、前記第１部分と
    一体に形成され、かつ前記半導体チップの第１辺の外側
    に位置する第２部分とを有する第２リードであって、前
    記第２部分は、前記第１部分から前記半導体チップの外
    側に突出する突出部分と、前記突出部分から前記半導体
    チップの第２主面側に折れ曲がる中間部分と、前記中間
    部分から前記突出部分と同一方向に延びる実装部分とを
    有する第２リードと、 前記第１リードの第１部分と前記第１電極との間及び前
    記第２リードの第１部分と前記第２電極との間に配置さ
    れ、かつ夫々を電気的に接続する複数の突起状電極と、 前記第１リードの第１部分と前記半導体チップの第１主
    面との間及び前記第２リードの第１部分と前記半導体チ
    ップの第１主面との間に配置された絶縁性シートであっ
    て、前記複数の突起状電極が配置された領域以外の前記
    半導体チップの第１主面を覆う絶縁性シートとを有する
    ことを特徴とする半導体装置。
  14. 【請求項１４】 請求項１３に記載の半導体装置におい
    て、 前記第１リードは、前記第２リードの幅よりも広い幅で
    形成され、 前記第１リードの第２部分には、その先端部から前記半
    導体チップに向かって延びる一つ又は複数のスリットが
    設けられていることを特徴とする半導体装置。
  15. 【請求項１５】 請求項１４に記載の半導体装置におい
    て、 前記スリットは、前記第１リードの第２部分の突出部分
    まで延びていることを特徴とする半導体装置。
  16. 【請求項１６】 請求項１４に記載の半導体装置におい
    て、 前記スリットは、前記第１リードの第１部分まで延びて
    いることを特徴とする半導体装置。
  17. 【請求項１７】 請求項１４に記載の半導体装置におい
    て、 前記スリットは、前記第１リードの第２部分の中間部分
    まで延びていることを特徴とする半導体装置。
  18. 【請求項１８】 互いに対向する第１主面及び第２主面
    と、前記第１主面に形成された第１電極及び第２電極
    と、前記第２主面に形成された第３電極とを有し、かつ
    平面が方形状で形成された半導体チップと、 前記第１電極上に位置する第１部分と、前記第１部分と
    一体に形成され、かつ前記半導体チップの互いに対向す
    る第１辺及び第２辺のうちの前記第１辺の外側に位置す
    る第２部分と、前記第１部分と一体に形成され、かつ前
    記半導体チップの第２辺の外側に位置する第３部分とを
    有する第１リードであって、前記第２部分及び第３部分
    は、前記第１部分から前記半導体チップの外側に突出す
    る突出部分と、前記突出部分から前記半導体チップの第
    ２主面側に折れ曲がる中間部分と、前記中間部分から前
    記突出部分と同一方向に延びる実装部分とを有する第１
    リードと、 前記第２電極上に位置する第１部分と、前記第１部分と
    一体に形成され、かつ前記半導体チップの第１辺の外側
    に位置する第２部分と、前記第１部分と一体に形成さ
    れ、かつ前記半導体チップの第２辺の外側に位置する第
    ３部分とを有する第２リードであって、前記第２部分及
    び第３部分は、前記第１部分から前記半導体チップの外
    側に突出する突出部分と、前記突出部分から前記半導体
    チップの第２主面側に折れ曲がる中間部分と、前記中間
    部分から前記突出部分と同一方向に延びる実装部分とを
    有する第２リードと、 前記第１リードの第１部分と前記第１電極との間及び前
    記第２リードの第１部分と前記第２電極との間に配置さ
    れ、かつ夫々を電気的に接続する複数の突起状電極と、 前記第１リードの第１部分と前記半導体チップの第１主
    面との間及び前記第２リードの第１部分と前記半導体チ
    ップの第１主面との間に配置された絶縁性シートであっ
    て、前記複数の突起状電極が配置された領域以外の前記
    半導体チップの第１主面を覆う絶縁性シートとを有する
    ことを特徴とする半導体装置。
  19. 【請求項１９】 請求項１８に記載の半導体装置におい
    て、 前記第１リードは、前記第２リードの幅よりも広い幅で
    形成され、 前記第１リードの第２部分及び第３部分には、夫々の先
    端部から前記半導体チップに向かって延びる一つ又は複
    数のスリットが設けられていることを特徴とする半導体
    装置。
  20. 【請求項２０】 請求項１８に記載の半導体装置におい
    て、 前記第１リードは、更に、前記第１リードの第１部分と
    一体に形成され、かつ前記半導体チップの互いに対向す
    る第３辺及び第４辺のうちの前記第３辺の外側に位置す
    る第４部分を有し、 前記第２リードは、更に、前記第２リードの第１部分と
    一体に形成され、かつ前記半導体チップの第４辺の外側
    に位置する第４部分を有することを特徴とする半導体装
    置。
  21. 【請求項２１】 互いに対向する第１主面及び第２主面
    と、前記第１主面に形成された第１電極及び第２電極
    と、前記第２主面に形成された第３電極とを有する半導
    体チップと、 前記第１電極上に位置する第１部分と、前記第１部分と
    一体に形成され、かつ前記半導体チップの外側に位置す
    る第２部分とを有する第１リードと、 前記第２電極上に位置する第１部分と、前記第１部分と
    一体に形成され、かつ前記半導体チップの外側に位置す
    る第２部分とを有する第２リードと、 前記第１リードの第１部分と前記第１電極との間及び前
    記第２リードの第１部分と前記第２電極との間に配置さ
    れ、かつ夫々を電気的に接続する複数の突起状電極と、 前記第１リードの第１部分と前記半導体チップの第１主
    面との間及び前記第２リードの第１部分と前記半導体チ
    ップの第１主面との間に配置された絶縁性シートであっ
    て、前記複数の突起状電極が配置された領域以外の前記
    半導体チップの第１主面を覆う絶縁性シートとを有する
    半導体装置の製造方法であって、 前記半導体チップの第１電極と前記第１リードの第１部
    分との間及び前記半導体チップの第２電極と前記第２リ
    ードの第１部分との間に前記絶縁性シート及び前記突起
    状電極を介在させた状態で、前記第１リード及び第２リ
    ードの夫々の第１部分を圧着して夫々を電気的に接続す
    る工程の前に、前記第１リード及び第２リードの夫々の
    第２部分に折り曲げ加工を施して前記第２部分の先端部
    を前記半導体チップの第２主面側に位置させる工程を備
    えたことを特徴とする半導体装置の製造方法。
JP23885999A 1999-08-25 1999-08-25 半導体装置及びその製造方法 Expired - Fee Related JP3215686B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP23885999A JP3215686B2 (ja) 1999-08-25 1999-08-25 半導体装置及びその製造方法
PCT/JP2000/004318 WO2001015216A1 (fr) 1999-08-25 2000-06-29 Dispositif a semi-conducteur et son procede de fabrication
TW089116996A TW503491B (en) 1999-08-25 2000-08-22 Semiconductor apparatus and its manufacturing method
US09/650,076 US6569764B1 (en) 1999-08-25 2000-08-29 Method of manufacturing a semiconductor package by attaching a lead frame to a semiconductor chip via projecting electrodes and an insulating sheet of resin material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23885999A JP3215686B2 (ja) 1999-08-25 1999-08-25 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP23893499A Division JP2001068587A (ja) 1999-08-25 1999-08-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2001068503A JP2001068503A (ja) 2001-03-16
JP3215686B2 true JP3215686B2 (ja) 2001-10-09

Family

ID=17036330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23885999A Expired - Fee Related JP3215686B2 (ja) 1999-08-25 1999-08-25 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US6569764B1 (ja)
JP (1) JP3215686B2 (ja)
TW (1) TW503491B (ja)
WO (1) WO2001015216A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005522028A (ja) * 2002-03-29 2005-07-21 フェアチャイルド セミコンダクター コーポレイション 半導体デバイスのパッケージング・システム

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001015230A1 (en) * 1999-08-25 2001-03-01 Hitachi, Ltd. Electronic device
JP3420153B2 (ja) * 2000-01-24 2003-06-23 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP4112816B2 (ja) 2001-04-18 2008-07-02 株式会社東芝 半導体装置および半導体装置の製造方法
US6707168B1 (en) * 2001-05-04 2004-03-16 Amkor Technology, Inc. Shielded semiconductor package with single-sided substrate and method for making the same
JP3739325B2 (ja) * 2001-09-20 2006-01-25 株式会社日立製作所 有機絶縁膜のエッチング方法
US6891256B2 (en) 2001-10-22 2005-05-10 Fairchild Semiconductor Corporation Thin, thermally enhanced flip chip in a leaded molded package
DE10221082A1 (de) * 2002-05-11 2003-11-20 Bosch Gmbh Robert Halbleiterbauelement
JP3942500B2 (ja) 2002-07-02 2007-07-11 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP3853263B2 (ja) 2002-07-08 2006-12-06 Ｎｅｃエレクトロニクス株式会社 半導体装置
US20050280133A1 (en) * 2004-06-21 2005-12-22 Alpha & Omega Semiconductor Multiple device package
DE102004030042B4 (de) * 2004-06-22 2009-04-02 Infineon Technologies Ag Halbleiterbauelement mit einem auf einem Träger montierten Halbleiterchip, bei dem die vom Halbleiterchip auf den Träger übertragene Wärme begrenzt ist, sowie Verfahren zur Herstellung eines Halbleiterbauelementes
KR101070897B1 (ko) * 2004-07-22 2011-10-06 삼성테크윈 주식회사 응력 집중을 완화하는 구조를 가지는 회로기판 및 이를구비한 반도체 소자 패키지
DE102004041088B4 (de) * 2004-08-24 2009-07-02 Infineon Technologies Ag Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung
JP4836483B2 (ja) * 2005-04-15 2011-12-14 セイコーインスツル株式会社 半導体装置
JP4764692B2 (ja) * 2005-09-29 2011-09-07 日立オートモティブシステムズ株式会社 半導体モジュール
JP4916745B2 (ja) 2006-03-28 2012-04-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7863738B2 (en) * 2007-05-16 2011-01-04 Texas Instruments Incorporated Apparatus for connecting integrated circuit chip to power and ground circuits
EP2242094A1 (en) 2009-04-17 2010-10-20 Nxp B.V. Foil and method for foil-based bonding and resulting package
US9391005B2 (en) * 2009-10-27 2016-07-12 Alpha And Omega Semiconductor Incorporated Method for packaging a power device with bottom source electrode
WO2012144147A1 (ja) 2011-04-20 2012-10-26 パナソニック株式会社 縦型ゲート半導体装置およびその製造方法
US8643169B2 (en) * 2011-11-09 2014-02-04 Freescale Semiconductor, Inc. Semiconductor sensor device with over-molded lid
US8803185B2 (en) * 2012-02-21 2014-08-12 Peiching Ling Light emitting diode package and method of fabricating the same
JP5755186B2 (ja) * 2012-06-25 2015-07-29 三菱電機株式会社 半導体装置の製造方法および半導体装置
TWI625833B (zh) * 2016-02-25 2018-06-01 台達電子工業股份有限公司 封裝結構
TWI677958B (zh) * 2017-05-19 2019-11-21 學校法人早稻田大學 功率半導體模組裝置及功率半導體模組製造方法
JP6460160B2 (ja) * 2017-06-27 2019-01-30 日立金属株式会社 電気接続用部材、電気接続構造、および電気接続用部材の製造方法
WO2019167218A1 (ja) * 2018-03-01 2019-09-06 新電元工業株式会社 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS48101566U (ja) * 1972-03-02 1973-11-29
JPS5353766A (en) * 1976-10-26 1978-05-16 Suwa Seikosha Kk Tape carrier tape
JP2708191B2 (ja) * 1988-09-20 1998-02-04 株式会社日立製作所 半導体装置
JPH02276259A (ja) * 1989-04-18 1990-11-13 Seiko Epson Corp 回路基板構造
JPH0380549A (ja) * 1989-08-23 1991-04-05 Fujitsu Ltd 半導体素子の実装方法
JPH0461139A (ja) * 1990-06-22 1992-02-27 Fujitsu Ltd テープキャリア構造及びその実装方法
JP3322429B2 (ja) * 1992-06-04 2002-09-09 新光電気工業株式会社 半導体装置
JPH1041694A (ja) 1996-07-25 1998-02-13 Sharp Corp 半導体素子の基板実装構造及びその実装方法
JPH10144732A (ja) * 1996-11-12 1998-05-29 Hitachi Ltd 半導体装置
KR100214561B1 (ko) * 1997-03-14 1999-08-02 구본준 버틈 리드 패키지
JPH113909A (ja) 1997-06-11 1999-01-06 Nitto Denko Corp フリップチップ部材、シート状封止材料、半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005522028A (ja) * 2002-03-29 2005-07-21 フェアチャイルド セミコンダクター コーポレイション 半導体デバイスのパッケージング・システム

Also Published As

Publication number Publication date
TW503491B (en) 2002-09-21
JP2001068503A (ja) 2001-03-16
US6569764B1 (en) 2003-05-27
WO2001015216A1 (fr) 2001-03-01

Similar Documents

Publication Publication Date Title
JP3215686B2 (ja) 半導体装置及びその製造方法
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組，以及製造方法
JP4173751B2 (ja) 半導体装置
US7557434B2 (en) Power electronic package having two substrates with multiple electronic components
TWI260058B (en) Semiconductor device and the method
US8299600B2 (en) Semiconductor device and manufacturing method thereof
JP2001332687A (ja) 半導体装置及びその製造方法
JP3022178B2 (ja) パワーデバイスチップの実装構造
JP2008160163A (ja) 半導体装置及びその製造方法、並びに電子装置
US20220115283A1 (en) Semiconductor package, electronic device, and method for manufacturing semiconductor package
JP2001068587A (ja) 半導体装置
JP3500015B2 (ja) 半導体装置及びその製造方法
US20220301966A1 (en) Semiconductor device
WO2020241239A1 (ja) 半導体装置
WO2001015230A1 (en) Electronic device
CN114551395A (zh) 半导体封装结构及其制造方法
WO2021200138A1 (ja) 半導体装置
KR102371636B1 (ko) 양면 기판 반도체 제조 방법
US20220415764A1 (en) Semiconductor device
JP2006032871A (ja) 半導体装置
WO2022196232A1 (ja) 半導体装置、および半導体装置の製造方法
US20220301993A1 (en) Semiconductor device
US20220301967A1 (en) Semiconductor device
US20220301965A1 (en) Semiconductor device
JP3639390B2 (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080727

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080727

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090727

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130727

Year of fee payment: 12

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees