JPH0461139A - テープキャリア構造及びその実装方法 - Google Patents

テープキャリア構造及びその実装方法

Info

Publication number
JPH0461139A
JPH0461139A JP2164512A JP16451290A JPH0461139A JP H0461139 A JPH0461139 A JP H0461139A JP 2164512 A JP2164512 A JP 2164512A JP 16451290 A JP16451290 A JP 16451290A JP H0461139 A JPH0461139 A JP H0461139A
Authority
JP
Japan
Prior art keywords
chip
tape carrier
pad
outer lead
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2164512A
Other languages
English (en)
Inventor
Hiroyuki Takabayashi
高林 博幸
Kenichiro Tsubone
坪根 健一郎
Toshio Kumai
利夫 熊井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2164512A priority Critical patent/JPH0461139A/ja
Publication of JPH0461139A publication Critical patent/JPH0461139A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/79Apparatus for Tape Automated Bonding [TAB]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 チップ底面に電源メタライズ膜を有する半導体チップが
フェースアップに実装されたテープキャリア構造と、そ
のテープキャリアを回路基板に実装する方法に関し、 アウタリード部とパッドとの位置合わせが容易で、且つ
チップ底面を電源パッドにダイボンディングすることが
できるテープキャリア構造、及びそのテープキャリアの
回路基板への実装方法を提供することを目的とし、 チップ底面に電源メタライズ膜を有する半導体チップが
、フェースアップに実装されてなるテープキャリアにお
いて、回路基板の電源バッドの表面に、ペースト状導電
性接着剤を塗布し、半導体チップがフェースアップに実
装されtコテープキャリアのリードを、アウタリード部
の下面がデーツブ底面よりも上方に位置するようにほぼ
Z形にフォーミングし、該チップ底面が該ペースト状導
電性接着剤に接触するように該テープキャリアを該回路
基板に載せて、該アウタリード部と該パッドとの位置合
わせを実施し、その後、該アウタリード部と該パッドと
を熱圧着し、次に、該ペースト状導電性接着剤を加熱し
硬化することで、該半導体チップを該電源パッド上にダ
イボンディングする構成とする。
〔産業上の利用分野〕
本発明は、チップ底面に電源メタライズ膜を有する半導
体チップがフェースアップに実装されたテープギヤリア
構造と、その7′−ブキャリ°ア”を回路基板に実装す
る方法に関−4る、 IC特にLSI等の゛ト導体部品の名し°ン化に伴い、
半導体チップの電極を、デーブキャリア、即ちT A 
B (Tape Automat、ed Bondin
g’)に配列し7たリ−1・′のインナーリード部の先
端にホンデイ゛/りして、半導体チップをテープキャリ
アに組み込み、このテープキャリアのフ′ウタリート部
を回路基板のパターンに接続するという、半導体チップ
の実装手段が、自動実装化が容易であるので近年広く使
用されている。
〔従来の技術〕
第3図はテープキャリアの平面図、第4図は従来例の図
で、(a)は回路基板に実装前の側断面図、(b)は実
装後の側断面図である。
第3図において、lOは、半導体チップlを連続して配
設するテープキャリアであって、帯状の樹脂フィルム(
例えばポリイミド系樹脂テープ)11の両側縁に沿って
、スプロケット孔12を配列し、中央部に搭載すべき半
導体チップlの平面視形状より所望に大きい角形のチッ
プ用ホール13を、列に配列しである。
テープキャリア10は、このチップ用ホール13内に半
導体チップ1を連続的に組み込んでいくもので、主要工
程として、テープ工程と組立工程とがある。
テープキャリアIOはテープ工程において、接着剤付き
樹脂フィルム11を帯状に切断し、両側縁に沿って、等
ピッチでスプロケット孔12をパンチングし、裏面に銅
箔(厚さが35μm、45μm、70μm)をラミネー
トする。そして、銅箔をエツチングして等ピッチにリー
ド群を形成する。
リード群のそれぞれのリード15は、X軸或いはY軸に
平行する直線状のインナーリード部15aと放射線状に
拡開した中央部と、X軸或いはY軸に平行する直線状の
アウタリード部15bとからなり、インナーリード部1
5aの先端が、半導体チップ1の電極に対応する位置に
配列するように形成しである。
そして、樹脂フィルム11をエツチングして、インナー
リード部15aが4辺に配列する角形のチップ用ホール
13と、チップ用ホール13を囲む枠形のサポートフィ
ルム部16の外側に角形のアウタホール14を設ける。
なお、アウタリード部15bがアウタホール14に架橋
するよう形成されるものとする。
また、図示省略したが、テープ工程において接着剤付き
樹脂フィルム11を帯状に切断し、スプロケット孔12
、及びチップ用ホール13をパンチングし、さらに、チ
ップ用ホールI3のそれぞれの4辺の外側に、平行に梯
形状の4個の長孔をパンチングした後に、銅箔をラミネ
ートして、フォトレジスト手段、エツチング手段により
、インナーリード部15aかチップ用ホール13内に各
辺に直交して突出し、それぞれの長孔にアウタリード部
15bが架橋する細長い短冊形の所望数のリード15を
配列形成したものもある。
組立工程で、半導体チップ1を下方からチップ用ホール
に挿入し、半導体チップlの電極を対応するリード15
のインナーリード部15aの先端に位置合わせし、熱圧
着したり、或いは電極面に設けた金バンプをそれぞれの
リードに接着して、半導体チップIをフェースアップに
ボンディングする。
その後、アウタホール14のそれぞれの辺に近接した位
置を通過する鎖線X、鎖線Yに沿って、それぞれのアウ
タリード部15bの端部を切断して、半導体チップlを
中央部に組み込み、リード15を所望に配列したテープ
キャリアIOとしている。
そして、テープキャリア10は、第4図fa)に図示し
たように樹脂フィルムIIから切り離す際に、アウタリ
ード部15bが下方になるように、それぞれのり−ド1
5をほぼZ形にフォーミングしている。
フォーミングされた状態でアウタリード部15bの下面
は、半導体チップ1の底面より所望の高さ(aI)だけ
低い。
一方、アウタリード部15bと回路基板20のパット2
1との熱圧着性の向上のために、パット21の表面に半
田をプリコートして、半田コート層22(厚さは30μ
m〜60μm)を形成しである。
テープキャリアlOを回路基&20に実装するには、ま
ず回路基板20をX−・Yテーブル等にセットし、テー
プキャリア10を回路基板20」−に搬入(例えばロボ
ットハンドを用いて)して、半導体チップ1を回路基板
2の所定の位置に載せる。
その後半導体チップ1を保持した状態で、回路基板20
を微細に前後左右に移動し、それぞれのアウタリード部
15bの先端を、回路基板2のパット21に位置合わせ
し重畳する。
この際、チップ底面がアウタリード部15bより上方に
なるようにフォーミングしであるので、半導体チップ1
が回路基板20に引っ掛かることがない。したがって、
あたることがなくて、アウタリード部15bとパット2
1の位置合わせが円滑に行われる。
次に、加熱押圧ツール50を用いてアウタリード部15
bをパット21に熱圧着することで、第4図(b)に図
示したようにテープキャリア10を、回路基板20に実
装している。
なお、前述のようにリード15をフォーミングしである
ので、テープキャリア1.0を回路基板20に実装した
状態で、半導体チップlは回路基板204=に浮いてい
る。
〔発明が解決しようとする課題〕
ところで、近年の半導体チップには、半導体チップの底
面に金等をメタライズして電源メタライズ膜を形成し、
チップ底面にバックバイアスを印加するもの、或いはチ
ップ底面からビアを介して表面のパターンに電源を供給
するものがある。
このように電源メタライズ膜をチップ底面に有する半導
体チップが、フェースアップに実装されてなるテープキ
ャリアは、回路基板に電源パッドを設け、チップ底面を
導電性接着剤を用いて回路基板にダイボンディングしな
ければならない。
一方、従来のテープキャリアは、前述のようにアウタリ
ード部の下面がチップ底面より低いようにリードがフォ
ーミングされていて、テープキャリアを回路基板に実装
した状態で、半導体チ、ツブが浮いている。
即ち、従来のテープキャリアのフォーミング形状は、ア
ウタリード部をパットに熱圧着するのには都合がよいが
、チップ底面と電源パッドとが電気的に接続した状態で
半導体チップを回路基板にダイボンディングすることが
困難であるという問題点があった。
本発明はこのような点に鑑みて創作されたもので、アウ
タリード部とパットとの位置合わせが容易で、且つチッ
プ底面を電源パッドにダイボンディングすることができ
るテープキャリア構造、及びそのテープキャリアの回路
基板への実装方法を提供することを目的としている。
〔課題を解決するための手段〕
L記の目的を達成するために本発明は、第1図に例示し
たように、チップ底面に電源メタライズ膜を有する半導
体チップlが、フェースアップに実装されてなるテープ
キャリア10において、アウタリード部15bの下面が
チップ底面よりも上方に位置するように、リード15を
ほぼZ形にフオーニングした構成とする。
また、このようにアウタリード部15bの下面をチップ
底面よりも上方に位置するように1.フォーミングした
テープキャリアIOは、第2図のようにして回路基板2
0に実装する。
即ち、回路基板20の電源パッド30の表面に、ペース
ト状導電性接着剤31を塗布し、チップ底面がペースト
状導電性接着剤31に接触するようにテープキャリアI
Oを回路基板20に載せて、その状態で半導体チップ1
を保持し、回路基板20を調整移動してアウタリード部
1.5bとパッド21との位置合わせを実施する。
その後、アウタリード部15bとパット21とを熱圧着
する。次にペースト状導電性接着剤31を加熱し硬化す
ることで、半導体チップ1を電源パッド3〇七にダイボ
ンデインクするものとする。
〔作用〕
一般にパッド21のコーテングされた半田コート層22
の膜厚は、30μm〜60μmの間でばらついており、
また電源パッド300表面に塗布したペースト状導電性
接着剤31の厚さもばらつきがある。
しかし本発明によりば、アウタリード部15bの下面が
チップ底面よりも高いようにフォーミングしであるので
、チップ底面をペースト状導電性接着剤31に接触させ
た状態でアウタリート部15bとパット2Iとを位置合
わせ調整する際に、アウタリード部15bの下面と半田
コート層22との間には若干の間隙がある。
したがって、半田コート層22の膜厚にばら−)きかあ
ってもアウタリード部15bが半田1コー・ト層22に
衝突することがない。即ち位置合わせ作業が円滑に実施
される。
また、半導体デツプlをダイボンディングする前にリー
ド15をパット21に熱圧着するのであるから、アウタ
リード部15bとパッド21との位置合わせが高精度に
行われる。
さらにまた、本発明方法によれば、チップ底面がペース
ト状導電性接着剤3Iに接触した状態で、パッド21と
アウタリード部15bとの位置合わせが実施されるので
、この際ペースト状導電性接着剤31の表面が平たくな
らされてチップ底面の全面に付着する。そして、パット
21とアウタリード部15bとを熱圧着した後に、ペー
スト状導電性接着剤31を加熱している。
したがって、半導体チップ1の電源メタライズ膜の全面
が導電性接着剤を介して電源パッド30に密着する。即
ち、半導体チップが電気的接続の信頼度が高く回路基板
20にダイボンディングされる。
〔実施例〕
以下図を参照しながら、本発明を具体的に説明する。な
お、全図を通じて同一符号は同一対象物を示す。
第1図は本発明の実施例の断面図であり、第2図は本発
明方法の製造I程を示す図である。
第1.図において、1はチップ底面に金等の電源メタラ
イズ膜が形成された半導体チップである。
一方、テープキャリア10には、多数のり一ド15がチ
ップ用ホールの各辺に直交するように枠形のサポートフ
ィルム部16に密着して配列し、半導体チップ1の表面
に配列したそれぞれの電極が、対応するリード15のイ
ンナーリード部15a、の先端に熱圧着等されて、半導
体チップ1がフェースアップにボンディングされている
そして、テープキャリア10は、アウタリード部15b
が下方になるように、それぞれのリード15をほぼZ形
にフォーミングしている。
このフォーミングされた状態でアウタリード部15bの
下面は、半導体チップlのチップ底面より所望の高さd
(約50μ!El))だけ高い。
一方、回路基板20にはチップ底面に相似でそれよりも
大きい角形の電源パッド(厚さは約50μm)30を設
けである。
そしてこの電源パッド30の表面に、ペースト状導電性
接着剤(例えば銀混入のエポキシ樹脂接着剤)31を塗
布することで、半導体チップ1を電源パッド30上にダ
イボンディングし得るようにしている。
また、電源パッド30の4辺に沿ってリード15のアウ
タリード部15に+を接続するパッド21を配設しであ
る。
そして、それぞれのパット21の表面に半田をプリコー
トして、半田コート層22(厚さは30μm〜60μl
l1)を形成しである。
上述のようにフォーミングされたテープキャリアIOは
、加熱押圧ツール50を用いてアウタリード部15bを
パット21に熱圧着した後に、半導体チップlを電源パ
ッド30上にダイボンディングされるものである。
以丁第2図を参照しながら、テープキャリアの実装方法
について述べる。
まず第2図(a)に図示したように、パット21]−に
半田コート層22が形成された回路基板20の電源パッ
ド30の表面に、ペースト状導電性接着剤31を塗布す
る。
このよう・な回路基板20を回路基板20をX、 −Y
テーブル(図示省略)等にセットした後に、第2図(b
)に図示したように、リード15をフォーミングしたテ
ープキャリアIOをロボットハンド等で回路基板20 
J::r−に搬入し、チップ底面をベース[・状導電性
接着剤311−に載せる6、 次に第2図(C)のように、半導体チップ1を保持し、
■一方からテレビカメラ等で観測しながら1回路基板2
0を調整移動し7てアウタリート部1.5bどパッド2
1との位置合わせを実施する6、位置合わせが終了する
と、第2図fd)のように、加熱押圧ツール50を降ド
させてアウタリード部15bの先端11面に当接させ、
リード15を撓まセでアウタリード部15bを押ドさせ
半田コート層22の表面に押圧しアウタリード部15b
とパッド21とを熱圧着する3゜ 次に、半導体チップ1及び回路基板20を約150℃に
加熱し、はぼ1時間保持しで、ペースト状導電性接着剤
31を加熱し硬化させることで、第2図(e)に図示し
たように、半導体チップ1を電源パッド30上にダイボ
ンディングする。
上述のようにリード15がフォーミングされているので
、パッド21にコーテングされた半田コー・ト層22の
膜厚にばらつきがあっても、アウタリード部15bが半
田」コート層22に衝突することかない。
即ち位置合わせ作業が円滑に実施されろうまた、半導体
チップ1をダイボンディングする前にリード15をパッ
ド21に熱圧着するのであるから、アウタリード部1.
5bとパット21との位置合わせが高精度に行われる。
さらにまた、チップ底面がペースト状導電性接着剤3I
に接触した状態で、パット21とアウタリード部15b
との位置合わせが実施されるので、ペースト状導電性接
着剤31の表面が平たくならされてチップ底面の全面に
付着する。そして、パット21とアウタリード部15b
とを熱圧着した後に、ペースト状導電性接着剤31を加
熱している。
したがって、半導体チップエの電源メタライズ膜の全面
が導電性接着剤を介して電源パッド30に密着する。即
ち、半導体チップが電気的接続の信頼度が高く回路基板
20にダイボンディングされる。
〔発明の効果〕
以上説明したように本発明は、アウタリード部]、5b
の先端が半導体チップの底面より高い位置になるように
、テープキャリアのリードをフォーミングし、半導体チ
ップをダイボンディングする前にアウタリード部とパッ
ドとの位置合わせを実施するものであるから、アウタリ
ード部とわが半田コパットとの位置合わせ作業が円滑に
実施され、且つ位置合わせが高精度に行われるという優
れた効果を奏する。
また、半導体チップlの電源メタライズ膜の全面が導電
性接着剤を介して電源パッド30に密着していて、半導
体チップが電気的接続の信頼度が高く回路基板にダイボ
ンディングされるという優れた効果がある。
【図面の簡単な説明】
第1図は本発明の実施例の断面図、 第2図は本発明方法の製造工程を示す図、第3図はテー
プキャリアの平面図、 第4図は従来例の図で、 (alは回路基板に実装前の側断面図、(b)は実装後
の側断面図である。 図において、 1は半導体チップ、 10はテープキャリア、 15はリード、 15aはインナーリード部、 15bはアウタリード部、 16はサポートフィルム部、 20は回路基板、 21はパッド、 22は半田コート層、 30は電源パッド、 31はペースト状導電性接着剤、 50は加熱押圧ツールをそれぞれ示す。

Claims (1)

  1. 【特許請求の範囲】 〔1〕チップ底面に電源メタライズ膜を有する半導体チ
    ップ(1)が、フェースアップに実装されてなるテープ
    キャリア(10)において、 アウタリード部(15b)の下面が該チップ底面よりも
    上方に位置するように、リード(15)がほぼZ形にフ
    ォーミングされたことを特徴とするテープキャリア構造
    。 〔2〕回路基板(20)の電源パッド(30)の表面に
    、ペースト状導電性接着剤(31)を塗布し、半導体チ
    ップ(1)がフェースアップに実装されたテープキャリ
    ア(10)のリード(15)を、アウタリード部(15
    b)の下面がチップ底面よりも上方に位置するようにほ
    ぼZ形にフォーミングし、 該チップ底面が該ペースト状導電性接着剤(31)に接
    触するように該テープキャリア(10)を該回路基板(
    20)に載せて、該アウタリード部(15b)と該パッ
    ド(21)との位置合わせを実施し、 その後、該アウタリード部(15b)と該パッド(21
    )とを熱圧着し、 次に、該ペースト状導電性接着剤(31)を加熱し硬化
    することで、該半導体チップ(1)を該電源パッド(3
    0)上にダイボンディングすることを特徴とするテープ
    キャリアの実装方法。
JP2164512A 1990-06-22 1990-06-22 テープキャリア構造及びその実装方法 Pending JPH0461139A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2164512A JPH0461139A (ja) 1990-06-22 1990-06-22 テープキャリア構造及びその実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2164512A JPH0461139A (ja) 1990-06-22 1990-06-22 テープキャリア構造及びその実装方法

Publications (1)

Publication Number Publication Date
JPH0461139A true JPH0461139A (ja) 1992-02-27

Family

ID=15794573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2164512A Pending JPH0461139A (ja) 1990-06-22 1990-06-22 テープキャリア構造及びその実装方法

Country Status (1)

Country Link
JP (1) JPH0461139A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001015216A1 (fr) * 1999-08-25 2001-03-01 Hitachi, Ltd. Dispositif a semi-conducteur et son procede de fabrication

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001015216A1 (fr) * 1999-08-25 2001-03-01 Hitachi, Ltd. Dispositif a semi-conducteur et son procede de fabrication

Similar Documents

Publication Publication Date Title
US7427810B2 (en) Semiconductor device including semiconductor element mounted on another semiconductor element
JP3502776B2 (ja) バンプ付き金属箔及び回路基板及びこれを用いた半導体装置
EP0683517B1 (en) Semiconductor device having semiconductor chip bonded to circuit board through bumps and process of mounting thereof
JPH0461139A (ja) テープキャリア構造及びその実装方法
JPH0362935A (ja) フィルムキャリヤ型半導体装置の実装方法
CN111816571A (zh) 半导体封装方法
JPH03101142A (ja) 半導体装置の製造方法
JP3508478B2 (ja) 半導体装置の製造方法
JPH0236556A (ja) ピングリッドアレイおよび半導体素子塔載方法
JPH02122556A (ja) 半導体装置の実装方法
JP2974819B2 (ja) 半導体装置およびその製造方法
JPH0888302A (ja) 電子パッケージ組立体用支持部材およびこれを用いた電 子パッケージ組立体
JPH09116251A (ja) 半導体ベアチップの取付方法および取付構造
JP3472342B2 (ja) 半導体装置の実装体の製造方法
JP3457547B2 (ja) 半導体装置およびその製造方法ならびにフィルムキャリア
KR100666990B1 (ko) Bga 패키지 및 그 제조방법
JP3021508B2 (ja) 導電突起の形成方法
KR100253379B1 (ko) 쉘케이스 반도체 패키지 및 그 제조방법
JP2002093828A (ja) 半導体装置の製造方法
JPS5940539A (ja) 半導体装置およびその製造方法
JP2870251B2 (ja) マルチチップモジュールの製造方法
JP2601015B2 (ja) メッキ装置
JP3445687B2 (ja) 半導体チップの実装方法
JPH11126854A (ja) 半導体装置の製造方法
JPS62285446A (ja) 電気的接続接点の形成方法