DE102007031958A1 - Kontakt-Struktur für ein Halbleiter-Bauelement sowie Verfahren zur Herstellung desselben - Google Patents

Kontakt-Struktur für ein Halbleiter-Bauelement sowie Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102007031958A1
DE102007031958A1 DE102007031958A DE102007031958A DE102007031958A1 DE 102007031958 A1 DE102007031958 A1 DE 102007031958A1 DE 102007031958 A DE102007031958 A DE 102007031958A DE 102007031958 A DE102007031958 A DE 102007031958A DE 102007031958 A1 DE102007031958 A1 DE 102007031958A1
Authority
DE
Germany
Prior art keywords
substrate
semiconductor device
barrier layer
layer
tracks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102007031958A
Other languages
English (en)
Inventor
Andreas Dr. Krause
Bernd Dr. Bitnar
Holger Dr. Neuhaus
Martin Dr. Kutzer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Deutsche Cell GmbH
Original Assignee
Deutsche Cell GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche Cell GmbH filed Critical Deutsche Cell GmbH
Priority to DE102007031958A priority Critical patent/DE102007031958A1/de
Priority to PCT/EP2008/004960 priority patent/WO2009006988A1/de
Priority to JP2010515368A priority patent/JP5377478B6/ja
Priority to US12/602,232 priority patent/US20100181670A1/en
Priority to CN2008800239621A priority patent/CN101743639B/zh
Priority to EP08759295A priority patent/EP2162922A1/de
Publication of DE102007031958A1 publication Critical patent/DE102007031958A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C23C28/023—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material only coatings of metal elements only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/32—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer
    • C23C28/321—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer with at least one metal alloy layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/32—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer
    • C23C28/322—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer only coatings of metal elements only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C23C28/345—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates with at least one oxide layer
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/007—Electroplating using magnetic fields, e.g. magnets
    • C25D5/009—Deposition of ferromagnetic material
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/011—Electroplating using electromagnetic wave irradiation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • C25D7/126—Semiconductors first coated with a seed layer or a conductive layer for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05657—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Photovoltaic Devices (AREA)

Abstract

Ein Halbleiter-Bauelement (1) umfasst ein Substrat (2) mit einer ersten Seite (3) und einer zweiten Seite (4) und einer auf mindestens einer Seite (3, 4) des Substrats (2) angeordneten mehrschichtigen Kontakt-Struktur (9), wobei die Kontakt-Struktur (9) eine Sperr-Schicht (6) zur Verhinderung der Diffusion von Ionen von der dem Substrat (2) gegenüberliegenden Seite der Sperr-Schicht (6) in das Substrat (2) aufweist.

Description

  • Die Erfindung betrifft ein Halbleiter-Bauelement sowie ein Verfahren zur Herstellung eines derartigen Halbleiter-Bauelements.
  • Üblicherweise haben Solarzellen einen frontseitigen Kontakt aus siebgedruckten Silber-Fingern. Diese haben eine typische Breite von 100 bis 120 μm und sind etwa 10 bis 15 μm dick. Da sich mit Siebdruck keine wesentlich höheren Aspektverhältnisse als etwa 0,1 erreichen lassen, kann die Fingerbreite nicht reduziert werden, ohne gleichzeitig den Linienwiderstand der Finger zu erhöhen. Andererseits sind die durch die Abschattung der Frontseite verursachten Verluste um so größer je breiter die frontseitigen Kontakte sind. Ein weiterer Nachteil sind die hohen Materialkosten der Silber-Kontakte.
  • Es wurden bereits unterschiedliche Methoden zur Verbesserung der Kontakttechnologie für Silizium-Substrat-Frontkontakte beschrieben.
  • Die EP 1 182 709 A1 offenbart ein Verfahren zur Herstellung von Metallkontakten, bei welchem auf der Vorderseite eines Silizium-Substrats Gräben angeordnet werden, welche einen Metallkontakt aus einem Nickel-Kupfer-Schichtsystem aufnehmen. Ein Nachteil dieses Verfahrens ist der nötige Temperschritt nach der Nickel-Abscheidung.
  • In der DE 43 33 426 C1 ist ein Verfahren zur lichtinduzierten Galvanik von Silizium-Substrakt-Kontakten beschrieben. Hierbei dient der Rückkontakt des Silizium-Substrats als Opferkathode. Die eingesetzten Chemikalien sind zyanid-haltig.
  • DE 43 11 173 A1 beschreibt ein Verfahren zur direkten Galvanik auf Siliziumoberflächen. Hierbei ist zunächst das Abscheiden einer Palladium-Keimschicht notwendig. Auf dieser erfolgt eine Nickel-Beschichtung, auf welche die eigentlich stromführende Kontaktschicht abgeschieden wird.
  • DE 10 2004 034 435 B4 beschreibt ein Verfahren zur lichtinduzierten Abscheidung eines Metallkontakts entlang einer Kante eines in die Oberfläche eines Halbleiter-Bauelementes eingebrachten Grabens.
  • Die US 4,320,250 offenbart ein Silizium-Substrat mit einer Vielzahl von dicht aneinanderliegenden Elektroden, welche aus mehreren aufeinanderfolgenden Schichten bestehen, die zuerst mittels konventioneller Vakuumbeschichtungstechnik auf den Kontaktflächen dies Silizium-Substrats abgeschieden und sodann in einem weiteren Verfahrensschritt durch einen Galvanik-Prozess erhöht werden. Dieses Verfahren ist sehr aufwendig.
  • Die DE 198 31 529 A1 betrifft ein Verfahren zum Herstellen einer Elektrode, welche durch Galvanoformung oder elektrostatische Pulverbeschichtung auf spitzen- oder kantenförmige Vorsprünge auf einer Substratoberfläche aufgetragen wird. Daran anschließend sind eine Reihe chemischer Reaktionen und Prozess-Schritte notwendig, um die Elektrode fertig zu stellen.
  • Die DE 195 36 019 B4 beschreibt ein Verfahren zur Herstellung von feinen, diskreten Metallstrukturen, welche mittels photochemisch unterstützter Metallabscheidung auf einem photovoltaisch aktiven Halbleitermaterial erzeugt und anschließend vom Substrat abgelöst werden.
  • Die bekannten Verfahren sind aufwendig und teuer.
  • Der Erfindung liegt daher die Aufgabe zugrund, ein kostengünstiges Verfahren zur Herstellung einer Kontakt-Struktur mit einem hohen Aspekt-Verhältnis sowie ein Hableiter-Bauteil mit einer derartigen Kontakt-Struktur zu schaffen.
  • Diese Aufgabe wird durch die Merkmale der Ansprüche 1 und 7 gelöst. Der Kern der Erfindung besteht darin, zwischen ein Halbleiter-Substrat und eine Leiter-Struktur eine Sperr-Schicht zur Verhinderung der Diffusion von defekt-verursachenden Ionen aus der Leiter-Struktur in das Halbleiter-Substrat anzuordnen. Hierdurch wird die Auswahl für die zur Ausbildung der Leiter-Struktur zur Verfügung stehenden Materialien sehr erweitert. Außerdem lässt sich dadurch eine Kontakt-Struktur mit einem hohen Aspektverhältnis erreichen, wodurch sich die Verluste aufgrund der Abschattung der Frontseite durch die Kontakt-Struktur reduzieren. Weitere Vorteile ergeben sich aus den Unteransprüchen.
  • Merkmale und Einzelheiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Zeichnungen. Es zeigen:
  • 1 einen schematischen, nicht maßstabgerechten Querschnitt durch ein Halbleiter-Bauelement mit aufgebrachten Leiterbahnen vor dem Aufbringen einer Sperr-Schicht,
  • 2 einen Querschnitt gemäß 1 nach Aufbringen einer Sperr-Schicht jedoch vor Aufbringen einer Leiter-Schicht,
  • 3 einen Querschnitt gemäß 2 nach Aufbringen einer Leiter- Schicht jedoch vor Aufbringen einer Schutz-Schicht,
  • 4 einen Querschnitt gemäß 3 jedoch nach Aufbringen einer Schutz-Schicht,
  • 5 eine schematische Darstellung des Verfahrens zur Herstellung eines Halbleiter-Bauelements gemäß den 1 bis 4 und
  • 6 einen schematischen, nicht maßstabgerechten Querschnitt durch eine weitere Ausführungsform eines Halbleiter-Bauelements vor dem Aufbringen von Leiterbahnen.
  • Im Folgenden wird unter Bezugnahme auf die 1 bis 4 ein erfindungsgemäßes Halbleiter-Bauelement beschrieben. Als Ausgangspunkt weist ein Halbleiter-Bauelement 1 ein Substrat 2 auf. Als Substrat 2 dient insbesondere ein Silizium-Substrat. Als Substrat 2 kann jedoch ebenso ein anderes Halbleiter-Substrat dienen. Das Substrat 2 ist im Wesentlichen flächig ausgebildet mit einer ersten Seite und einer dieser gegenüberliegenden zweiten Seite. Die erste Seite bildet hierbei eine Vorderseite 3, während die zweite Seite eine Rückseite 4 des Substrats 2 bildet. Das Substrat 2 besteht zumindest teilweise aus Silizium. Auf der Vorderseite 3 des Substrats 2 ist eine Vielzahl von Leiterbahnen 5 vorgesehen. Die Leiterbahnen 5 können jedoch ebenso auf der Rückseite 4 angeordnet sein. Die Leiterbahnen 5 stehen in elektrischem Kontakt mit dem Substrat 2. Die Leiterbahnen 5 sind aus einem elektrisch leitenden Material, insbesondere einem Metall, welches einen äußerst geringen Diffusionskoeffizienten in Bezug auf das Material des Substrats 2 aufweist. Die Leiterbahnen 5 weisen insbesondere einen hohen Silberanteil auf. Sie können auch vollständig aus reinem Silber bestehen. Die Leiterbahnen 5 haben eine Breite B parallel zur Vorderseite 3 des Silizium-Substrats 2, welche möglichst klein ist, um eine Abschattung der Vorderseite 3 durch die Leiterbahnen 5 zu reduzieren. Die Leiterbahnen 5 haben eine Höhe H senkrecht zur Vorderseite 3, welche möglichst groß ist, um den Linienwiderstand der Leiterbahnen 5 zu reduzieren. Üblicherweise liegt die Breite B der Leiterbahnen 5 im Bereich von 10 μm bis 200 μm, insbesondere im Bereich von 100 μm bis 120 μm. Die Höhe H. der Leiterbahnen 5 liegt üblicherweise im Bereich von 1 μm bis 50 μm, insbesondere im Bereich von 5 μm bis 15 μm. Das als Höhe zu Breite definierte Aspektverhältnis AVLb = H/B der siebgedruckten Leiterbahnen 5 beträgt etwa 0,1. Derartige Leiterbahnen 5 haben üblicherweise einen Linienwiderstand R1f von etwa 40 Ω/m. Der Linienwiderstand R1f kann jedoch auch deutlich höher sein.
  • Nach einem ersten Prozess-Schritt weist das Halbleiter-Bauelement 1 wie in 2 dargestellt eine Sperr-Schicht 6 auf. Die Sperr-Schicht 6 umgibt insbesondere die Leiterbahn 5. Die Dicke der Sperr-Schicht 6 beträgt 0,1 bis 5 μm, insbesondere 0,2 bis 1 μm. Die Sperr-Schicht 6 ist aus einem Material, insbesondere einem Metall, welches einen vernachlässigbaren Diffusionskoeffizienten bzw. eine vernachlässigbare Mischbarkeit in Bezug auf das Material der Leiterbahnen 5 und der Leiter-Schicht 7 besitzt. Die Sperr-Schicht 6 ist insbesondere aus elektrolytisch oder chemisch aufgebrachtem Kobalt. Sie kann auch aus Nickel bestehen, das elektrolytisch aufgebracht ist. Andere Materialien sind ebenfalls denkbar. Die Sperr-Schicht 6 hat vorteilhafterweise eine hohe elektrische Leitfähigkeit. Vorteilhafterweise lässt sich das Metall der Sperr-Schicht zum Reinigen der Kontaktrollen gut elektrochemisch strippen. Dies gilt insbesondere für Kobalt.
  • Nach einem weiteren Prozess-Schritt weist das Halbleiter-Bauelement 1 wie in 3 gezeigt eine Leiter-Schicht 7 auf. Die Leiter-Schicht 7 ist aus Kupfer. Die Leiter-Schicht 7 kann auch zumindest teilweise aus einem anderen Material mit hoher elektrischer Leitfähigkeit bestehen. Die Leiter-Schicht 7 ist insbesondere aus einem Material ausgebildet, welches einen sehr kleinen partiellen Diffusionskoeffizienten in Bezug auf das Material der Sperr-Schicht 6 aufweist. Vorteilhafterweise besteht zwischen dem Material der Sperr-Schicht 6 einerseits und dem Material der Leiter-Schicht 7 andererseits nur eine sehr geringe Mischbarkeit.
  • Nach einem weiteren Prozess-Schritt weist das Halbleiter-Bauelement 1 wie in 4 dargestellt außerdem eine Schutz-Schicht 8 auf. Die Schutz-Schicht 8 umgibt die Leiter-Schicht 7. Die Schutz-Schicht 8 ist insbesondere aus Silber. Sie kann auch aus Zinn sein. Die Schutz-Schicht 8 ist korrosions-schützend.
  • Insgesamt bilden die Leiterbahnen 5, die Sperr-Schicht 6, die Leiter-Schicht 7 und die Schutz-Schicht 8 eine mehrschichtige Kontakt-Struktur 9. Die einzelnen Bahnen der Kontakt-Struktur 9 weisen im Wesentlichen die gleiche Breite B wie die Leiterbahnen 5 auf. Die Höhe der Kontakt-Struktur 9 ist jedoch die Summe der Höhen der Leiterbahnen 5, der Sperr-Schicht 6, der Leiter-Schicht 7 und der Schutz-Schicht B. Die Kontakt-Struktur 9 weist somit ein Aspektverhältnis AVKS auf, welches größer als das Aspektverhältnis AVLb der Leiterbahnen 5 ist. Hierbei gilt insbesondere: AVKS/AVLb ≥ 1,5, insbesondere AVKS/AVLb ≥ 2, insbesondere AVKS/AVLb ≥ 4. Dementsprechend ist der Linienwiderstand RKS der einzelnen Bahnen der Kontakt-Struktur 9 niedriger als der Linienwiderstand R1f der Leiterbahnen 5. Hierbei gilt insbesondere RKS/R1f ≤ 0,5, insbesondere RKS/R1f ≤ 0,3, insbesondere RKS/R1f ≤ 0,2.
  • Im Folgenden wird unter Bezugnahme auf die 5 das Verfahren zur Herstellung des Halbleiter-Bauelementes 1, insbesondere zur Herstellung der Kontakt-Struktur 9 beschrieben. In einem ersten Verfahrensschritt 10 wird das Substrat 2 bereitgestellt und mittels eines Siebdruck-Verfahrens auf der Vorderseite 3 mit den Leiterbahnen 5 versehen. Die Leiterbahnen 5 können auch auf der Rückseite 4 oder auf beiden Seiten 3, 4 des Substrats 2 angeordnet werden.
  • In einem weiteren Verfahrensschritt, einer ersten elektrolytischen Abscheidung 11, wird das Substrat 2, insbesondere die Leiterbahnen 5, mit der Sperr-Schicht 6 überzogen. Hierzu wird elektrolytisch Kobalt oder Nickel auf dem Substrat 2 und den Leiterbahnen 5 abgeschieden. Durch die galvanische Beschichtung wird eine gute Haftung der Sperr-Schicht 6 auf dem Substrat 2 und den Leiterbahnen 5 erreicht, ohne dass das nass-chemische Verfahren durch einen Temperschritt unterbrochen werden müsste. Dies ermöglicht ein besonders kostengünstiges Verfahren. Die elektrolytische Abscheidung der Sperr-Schicht 6 erfolgt insbesondere in Wattstype-Bädern, die einen moderat sauren pH-Wert, insbesondere pH 3 bis 5 aufweisen. Diese Bäder greifen die Leiterbahnen 5 nicht an. Es können auch andere Bäder mit einem pH-Wert größer pH 3 verwendet werden. Das elektrische Potenzial für die elektrolytische Abscheidung der Sperr-Schicht 6 kann durch Bestrahlung des Substrats 2 mit Licht einer geeigneten Wellenlänge und Intensität erzeugt werden. Ebenso kann durch diese Maßnahme der elektrische Widerstand des Substrates reduziert werden.
  • In einem weiteren Verfahrensschritt, einer zweiten elektrolytischen Abscheidung 12, wird die Leiter-Schicht 7 auf die Sperr-Schicht 6 aufgebracht. Hierzu wird das Halbleiter-Bauelement 1 potentialkontrolliert in ein saures Kupfer-Bad eingetaucht, das heißt das Anlegen des Potentials geschieht bereits vor Eintauchen der Wafer in das Bad. Bei der zweiten elektrolytischen Abscheidung 12 wird die ca. 10 μm dicke Leiter-Schicht 7 auf den Leiterbahnen 5, jedoch durch die Sperr-Schicht 6 von diesen getrennt, abgeschieden. Das elektrolytische Aufbringen der Leiter-Schicht 7 bei der zweiten elektrolytischen Abscheidung 12 geschieht insbesondere mittels eines Pulse-Plating-Verfahrens. Hierbei wird periodisch zwischen anodischen und kathodischen Potentialen gewechselt. Hierdurch findet ein periodischer Wechsel von elektrolytischer Abscheidung und Auflösung an den Leiterbahnen statt. Da an den Kanten der Leiterbahnen 5 höhere Feldstärken herrschen, ist dort die Auflöserate ebenfalls erhöht, was einer Verbreiterung der Leiterbahnen 5 entgegenwirkt. Die elektrolytische Abscheidung ist durch Bestrahlung mit Licht geeigneter Intensität und Wellenlänge unterstützbar.
  • In einem weiteren Verfahrensschritt, einer Schutz-Beschichtung 13, wird das Halbleiter-Bauelement 1 kurz in ein Silber-Bad eingetaucht, um die in der zweiten elektrolytischen Abscheidung 12 auf den Leiterbahnen 5 aufgebrachte Leiter-Schicht 7 mit der korrosionsschützenden Schutz-Schicht 8 aus Silber zu überziehen. Alternativ hierzu kann die Schutz-Beschichtung 13 auch kostengünstiger mittels elektrolytischer Abscheidung von Zinn vorgesehen sein.
  • Die erfindungsgemäß hergestellten Kontakt-Strukturen 9 haben stabile Schichten. Abzugstests haben eine sehr gute Haftfestigkeit der Kontakt-Strukturen 9 auf dem Silizium-Substrat 2 ergeben. Die elektrischen Verluste in den einzelnen Bahnen der Kontakt-Struktur 9 sind gegenüber denen in den Leiterbahnen 5 stark reduziert. Insgesamt fuhrt das erfindungsgemäße Verfahren zu einem vergrößerten Aspektverhältnis AVKS der einzelnen Bahnen der Kontakt-Struktur 9, was wiederum zu einer Steigerung des Wirkungsgrades einer Solarzelle mit derartigen Kontakt-Strukturen 9 führt. Die Verfahrensschritte 11, 12 und 13 lassen sich als kontinuierliches Verfahren verwirklichen. Hierdurch ist das Verfahren besonders zeit- und kostengünstig.
  • Im Folgenden wird unter Bezugnahme auf die 6 eine weitere Ausführungsform des Halbleiter-Bauelements 1a beschrieben. Identische Teile erhalten dieselben Bezugszeichen wie bei dem ersten Ausführungsbeispiel, auf dessen Beschreibung hiermit verwiesen wird. Der zentrale Unterschied gegenüber denn ersten Ausführungsbeispiel besteht darin, dass das Substrat 2 zunächst mit einer isolierenden Schicht 14 versehen wird. Die isolierende Schicht 14 ist beispielsweise aus Siliziumnitrid oder Siliziumdioxid. An den Stellen, an welchen die Sperr-Schicht 6 und die Leiter-Schicht 7 angeordnet werden sollen, wird die isolierende Schicht 14 selektiv mit Kontakt-Öffnungen 15 versehen. Das Aufbringen von Leiterbahnen 5 kann entfallen. Zum Herstellen der Kontakt-Öffnungen 15 in der isolierenden Schicht 14 ist ein Laser-, Plasma- oder ein nasschemischer Ätzprozess vorgesehen. Nach dem Öffnen der isolierenden Schicht 14 können die Sperr-Schicht 6 und die Leiter-Schicht 7 gemäß dem ersten Ausführungsbeispiel aufgebracht werden.
  • Die Sperr-Schicht 6 ist bei diesem Ausführungsbeispiel in direktere Kontakt mit denn Substrat 2. Sie verhindert die Diffusion von Metall aus der Leiter-Schicht 7 in das Substrat 2. Sie sorgt darüber hinaus für eine gute Haftung der Leiter-Schicht 7 auf dem Substrat 2.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - EP 1182709 A1 [0004]
    • - DE 4333426 C1 [0005]
    • - DE 4311173 A1 [0006]
    • - DE 102004034435 B4 [0007]
    • - US 4320250 [0008]
    • - DE 19831529 A1 [0009]
    • - DE 19536019 B4 [0010]

Claims (11)

  1. Halbleiter-Bauelement (1) umfassend a) ein Substrat (2) mit einer ersten Seite (3) und einer zweiten Seite (4) und b) einer auf mindestens einer Seite (3, 4) des Substrats (2) angeordneten mehrschichtigen Kontakt-Struktur (9), c) wobei die Kontakt-Struktur (9) eine Sperr-Schicht (6) zur Verhinderung der Diffusion von Ionen von der dem Substrat (2) abgewandten Seite der Sperr-Schicht (6) in das Substrat (2) aufweist.
  2. Halbleiter-Bauelement (1) gemäß Anspruch 1, dadurch gekennzeichnet, dass die Sperr-Schicht (6) zumindest teilweise aus Kobalt und/oder Nickel ausgebildet ist.
  3. Halbleiter-Bauelement (1) gemäß einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Sperr-Schicht (6) eine Dicke von 0,1 μm bis 5 μm, insbesondere von 0,2 μm bis 1 μm aufweist.
  4. Halbleiter-Bauelement (1) gemäß einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Kontakt-Struktur (9) eine auf der Sperr-Schicht (6) angeordnete Leiter-Schicht (7) umfasst.
  5. Halbleiter-Bauelement (1) gemäß Anspruch 4, dadurch gekennzeichnet, dass die Leiter-Schicht (7) zumindest teilweise aus Kupfer ausgebildet ist.
  6. Halbleiter-Bauelement (1) gemäß einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Kontakt-Struktur (9) ein As pektverhältnis AVKS von mindestens 0,1, insbesondere mindestens 0,2, insbesondere mindestens 0,4, aufweist.
  7. Verfahren zur Herstellung eines Halbleiter-Bauelements (1) gemäß einem der vorangehenden Ansprüche umfassend die folgenden Schritte: – Bereitstellen eines Substrats (2), – Aufbringen einer Sperr-Schicht (6) auf das Substrat (2) und – Aufbringen einer Leiter-Schicht (7) auf die Sperr-Schicht (6).
  8. Verfahren gemäß Anspruch 7, dadurch gekennzeichnet, dass das Aufbringen mindestens einer der Schichten (6, 7) mittels elektrolytischer Abscheidung geschieht.
  9. Verfahren gemäß einem der Ansprüche 7 oder 8, dadurch gekennzeichnet, dass das Aufbringen der Leiter-Schicht (7) durch Pulse-Plating erfolgt.
  10. Verfahren gemäß einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, dass das Aufbringen mindestens einer der Schichten (6, 7) mittels lichtinduzierter Galvanik erfolgt.
  11. Verfahren gemäß einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, dass als weiterer Verfahrensschritt vorgesehen ist, das Halbleiter-Bauelement (1) mit einer Schutz-Schicht (8) zu versehen.
DE102007031958A 2007-07-10 2007-07-10 Kontakt-Struktur für ein Halbleiter-Bauelement sowie Verfahren zur Herstellung desselben Ceased DE102007031958A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102007031958A DE102007031958A1 (de) 2007-07-10 2007-07-10 Kontakt-Struktur für ein Halbleiter-Bauelement sowie Verfahren zur Herstellung desselben
PCT/EP2008/004960 WO2009006988A1 (de) 2007-07-10 2008-06-19 Kontakt-struktur für euin halbleiter-bauelement sowie verfahren zur herstellung desselben
JP2010515368A JP5377478B6 (ja) 2007-07-10 2008-06-19 半導体素子のためのコンタクト構造
US12/602,232 US20100181670A1 (en) 2007-07-10 2008-06-19 Contact structure for a semiconductor and method for producing the same
CN2008800239621A CN101743639B (zh) 2007-07-10 2008-06-19 用于半导体部件的接触结构及其制造方法
EP08759295A EP2162922A1 (de) 2007-07-10 2008-06-19 Kontakt-struktur für euin halbleiter-bauelement sowie verfahren zur herstellung desselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007031958A DE102007031958A1 (de) 2007-07-10 2007-07-10 Kontakt-Struktur für ein Halbleiter-Bauelement sowie Verfahren zur Herstellung desselben

Publications (1)

Publication Number Publication Date
DE102007031958A1 true DE102007031958A1 (de) 2009-01-15

Family

ID=39773187

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007031958A Ceased DE102007031958A1 (de) 2007-07-10 2007-07-10 Kontakt-Struktur für ein Halbleiter-Bauelement sowie Verfahren zur Herstellung desselben

Country Status (5)

Country Link
US (1) US20100181670A1 (de)
EP (1) EP2162922A1 (de)
CN (1) CN101743639B (de)
DE (1) DE102007031958A1 (de)
WO (1) WO2009006988A1 (de)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008015452A1 (de) 2008-03-22 2009-09-24 Deutsche Cell Gmbh Korrosionsschutzschicht für Halbleiter-Bauelemente
DE102008024053A1 (de) 2008-05-16 2009-12-17 Deutsche Cell Gmbh Punktkontakt-Solarzelle
DE102008031836A1 (de) 2008-07-05 2010-01-21 Deutsche Cell Gmbh Lotkontakt
DE102008033223A1 (de) 2008-07-15 2010-01-21 Deutsche Cell Gmbh Kontaktstruktur mit selektivem Emitter
DE102009044823A1 (de) * 2009-12-08 2011-06-09 Q-Cells Se Verfahren zur Herstellung von Solarzellen und Verfahren zur Herstellung von Solarmodulen
DE102011086302A1 (de) * 2011-11-14 2013-05-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer metallischen Kontaktierungsstruktur auf einer Oberfläche einer Halbleiterstruktur und photovoltaische Solarzelle
EP2648222A1 (de) * 2012-04-04 2013-10-09 Rohm and Haas Electronic Materials LLC Metallplattierung für pH-empfindliche Anwendungen
NL2009754C2 (en) * 2012-11-05 2014-05-08 M4Si B V Protective cover for a copper containing conductor.

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101108720B1 (ko) * 2010-06-21 2012-02-29 삼성전기주식회사 도전성 전극 패턴의 형성 방법 및 이를 포함하는 태양전지의 제조 방법
KR101108784B1 (ko) * 2010-06-21 2012-02-24 삼성전기주식회사 도전성 전극 패턴 및 이를 구비하는 태양전지
TWI475702B (zh) * 2010-07-09 2015-03-01 Sakamoto Jun A panel, a panel manufacturing method, a solar cell module, a printing apparatus, and a printing method
US20140008234A1 (en) * 2012-07-09 2014-01-09 Rohm And Haas Electronic Materials Llc Method of metal plating semiconductors
US20140261661A1 (en) * 2013-03-13 2014-09-18 Gtat Corporation Free-standing metallic article with overplating
CN115132857A (zh) * 2021-03-24 2022-09-30 泰州隆基乐叶光伏科技有限公司 太阳能电池生产方法及太阳能电池

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4320250A (en) 1980-07-17 1982-03-16 The Boeing Company Electrodes for concentrator solar cells, and methods for manufacture thereof
WO1993019492A1 (de) * 1992-03-20 1993-09-30 Siemens Solar Gmbh Solarzelle mit kombinierter metallisierung und herstellungsverfahren dafür
DE4311173A1 (de) 1992-04-03 1993-10-07 Siemens Solar Gmbh Verfahren zur stromlosen Abscheidung eines Metalls über einer Halbleiteroberfläche
DE4333426C1 (de) 1993-09-30 1994-12-15 Siemens Solar Gmbh Verfahren zur Metallisierung von Solarzellen aus kristallinem Silizium
US5543333A (en) * 1993-09-30 1996-08-06 Siemens Solar Gmbh Method for manufacturing a solar cell having combined metallization
DE19831529A1 (de) 1998-07-14 2000-04-20 Micronas Intermetall Gmbh Verfahren zum Herstellen einer Elektrode
EP1182709A1 (de) 2000-08-14 2002-02-27 IPU, Instituttet For Produktudvikling Verfahren zur Abscheidung von Metallkontakten auf einer Solarzelle mit vergrabenem Gitter und so hergestellte Solarzelle
DE19536019B4 (de) 1995-09-27 2007-01-18 Shell Solar Gmbh Verfahren zur Herstellung von feinen diskreten Metallstrukturen und seine Verwendung
DE102004034435B4 (de) 2004-07-16 2007-03-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiterbauelement mit einem auf mindestens einer Oberfläche angeordneten elektrischen Kontakt

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4144139A (en) * 1977-11-30 1979-03-13 Solarex Corporation Method of plating by means of light
US4251327A (en) * 1980-01-14 1981-02-17 Motorola, Inc. Electroplating method
US5130779A (en) * 1990-06-19 1992-07-14 International Business Machines Corporation Solder mass having conductive encapsulating arrangement
US5897331A (en) * 1996-11-08 1999-04-27 Midwest Research Institute High efficiency low cost thin film silicon solar cell design and method for making
US6376370B1 (en) * 2000-01-18 2002-04-23 Micron Technology, Inc. Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy
US6143641A (en) * 2000-01-26 2000-11-07 National Semiconductor Corporation Structure and method for controlling copper diffusion and for utilizing low K materials for copper interconnects in integrated circuit structures
KR100366349B1 (ko) * 2001-01-03 2002-12-31 삼성에스디아이 주식회사 태양 전지 및 그의 제조 방법
DE10308275A1 (de) * 2003-02-26 2004-09-16 Advanced Micro Devices, Inc., Sunnyvale Strahlungsresistentes Halbleiterbauteil
DE10355953B4 (de) * 2003-11-29 2005-10-20 Infineon Technologies Ag Verfahren zum Galvanisieren und Kontaktvorsprungsanordnung
US7396755B2 (en) * 2005-05-11 2008-07-08 Texas Instruments Incorporated Process and integration scheme for a high sidewall coverage ultra-thin metal seed layer

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4320250A (en) 1980-07-17 1982-03-16 The Boeing Company Electrodes for concentrator solar cells, and methods for manufacture thereof
WO1993019492A1 (de) * 1992-03-20 1993-09-30 Siemens Solar Gmbh Solarzelle mit kombinierter metallisierung und herstellungsverfahren dafür
DE4311173A1 (de) 1992-04-03 1993-10-07 Siemens Solar Gmbh Verfahren zur stromlosen Abscheidung eines Metalls über einer Halbleiteroberfläche
DE4333426C1 (de) 1993-09-30 1994-12-15 Siemens Solar Gmbh Verfahren zur Metallisierung von Solarzellen aus kristallinem Silizium
US5543333A (en) * 1993-09-30 1996-08-06 Siemens Solar Gmbh Method for manufacturing a solar cell having combined metallization
DE19536019B4 (de) 1995-09-27 2007-01-18 Shell Solar Gmbh Verfahren zur Herstellung von feinen diskreten Metallstrukturen und seine Verwendung
DE19831529A1 (de) 1998-07-14 2000-04-20 Micronas Intermetall Gmbh Verfahren zum Herstellen einer Elektrode
EP1182709A1 (de) 2000-08-14 2002-02-27 IPU, Instituttet For Produktudvikling Verfahren zur Abscheidung von Metallkontakten auf einer Solarzelle mit vergrabenem Gitter und so hergestellte Solarzelle
DE102004034435B4 (de) 2004-07-16 2007-03-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiterbauelement mit einem auf mindestens einer Oberfläche angeordneten elektrischen Kontakt

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008015452A1 (de) 2008-03-22 2009-09-24 Deutsche Cell Gmbh Korrosionsschutzschicht für Halbleiter-Bauelemente
DE102008024053A1 (de) 2008-05-16 2009-12-17 Deutsche Cell Gmbh Punktkontakt-Solarzelle
DE102008031836A1 (de) 2008-07-05 2010-01-21 Deutsche Cell Gmbh Lotkontakt
DE102008033223A1 (de) 2008-07-15 2010-01-21 Deutsche Cell Gmbh Kontaktstruktur mit selektivem Emitter
DE102009044823A1 (de) * 2009-12-08 2011-06-09 Q-Cells Se Verfahren zur Herstellung von Solarzellen und Verfahren zur Herstellung von Solarmodulen
DE102011086302A1 (de) * 2011-11-14 2013-05-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer metallischen Kontaktierungsstruktur auf einer Oberfläche einer Halbleiterstruktur und photovoltaische Solarzelle
EP2648222A1 (de) * 2012-04-04 2013-10-09 Rohm and Haas Electronic Materials LLC Metallplattierung für pH-empfindliche Anwendungen
NL2009754C2 (en) * 2012-11-05 2014-05-08 M4Si B V Protective cover for a copper containing conductor.
WO2014070019A1 (en) * 2012-11-05 2014-05-08 M4Si B.V. Protective cover for a copper containing conductor
US9431553B2 (en) 2012-11-05 2016-08-30 M4Si B.V. Protective cover for a copper containing conductor

Also Published As

Publication number Publication date
CN101743639A (zh) 2010-06-16
JP5377478B2 (ja) 2013-12-25
EP2162922A1 (de) 2010-03-17
US20100181670A1 (en) 2010-07-22
CN101743639B (zh) 2011-11-30
WO2009006988A1 (de) 2009-01-15
JP2010532927A (ja) 2010-10-14

Similar Documents

Publication Publication Date Title
DE102007031958A1 (de) Kontakt-Struktur für ein Halbleiter-Bauelement sowie Verfahren zur Herstellung desselben
EP1430489B1 (de) Elektrokeramisches bauelement mit mehreren kontaktflächen
DE2036139A1 (de) Dunnfümmetallisierungsverfahren fur Mikroschaltungen
DE102018202513B4 (de) Verfahren zur Metallisierung eines Bauelements
EP2151869A2 (de) Halbleiter-Bauelement
DE112005002629T5 (de) Ultraleichte Photovoltaik-Einrichtung und Verfahren zu deren Herstellung
DE102009010816B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements
DE102007005161B4 (de) Verfahren zur Metallisierung von Substraten
DE112013001641T5 (de) Solarzelle und Verfahren zum Herstellen einer Solarzelle
WO2010088898A2 (de) Siliziumsolarzelle
DE102007038744A1 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements, Halbleiter-Bauelement sowie Zwischenprodukt bei der Herstellung desselben
DE102014222749B3 (de) Verfahren zur Herstellung einer Kontaktstruktur zwischen einem Kantenabschnitt eines 2D-Materials und einem Metall
DE3312053A1 (de) Verfahren zum verhindern von kurz- oder nebenschluessen in einer grossflaechigen duennschicht-solarzelle
DE102016217789A1 (de) Verfahren zur Herstellung elektrischer Kontakte auf einem Bauteil
DE102008028104A1 (de) Metallisierungsverfahren für Solarzellen
WO2015044022A1 (de) Verfahren zur strukturierung von schichten oxidierbarer materialien mittels oxidation sowie substrat mit strukturierter beschichtung
DE102009053416A1 (de) Verfahren zur Herstellung und Verschaltung einer Solarzellanordnung
EP2786420A2 (de) Solarzelle und verfahren zum herstellen einer solarzelle
EP0249834A2 (de) Herstellung von Feinstrukturen für die Halbleiterkontaktierung
DE102013203061A1 (de) Halbleiterbauelement, insbesondere Solarzelle und Verfahren zum Herstellen einer metallischen Kontaktierungsstruktur eines Halbleiterbauelementes
EP1502299B1 (de) Kontaktierung von nanoröhren
EP2234166A1 (de) Verfahren zur Herstellung einer Solarzelle und Solarzelle
DE102008015452A1 (de) Korrosionsschutzschicht für Halbleiter-Bauelemente
DE3490611T1 (de) Verfahren zur Herstellung von Solarzellen
DE10254815A1 (de) Verfahren zum galvanischen Aufbringen eines Metalls, insbesondere von Kupfer, Verwendung dieses Verfahrens und integrierte Schaltungsanordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final

Effective date: 20131219