DE19581952B4 - Verfahren zum Entfernen von Metallschichten von einer Pb/Sn-Lötbumps aufweisenden Substratoberfläche - Google Patents

Verfahren zum Entfernen von Metallschichten von einer Pb/Sn-Lötbumps aufweisenden Substratoberfläche Download PDF

Info

Publication number
DE19581952B4
DE19581952B4 DE19581952T DE19581952T DE19581952B4 DE 19581952 B4 DE19581952 B4 DE 19581952B4 DE 19581952 T DE19581952 T DE 19581952T DE 19581952 T DE19581952 T DE 19581952T DE 19581952 B4 DE19581952 B4 DE 19581952B4
Authority
DE
Germany
Prior art keywords
etchant
layer
substrate
blm
solder bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19581952T
Other languages
English (en)
Other versions
DE19581952T1 (de
Inventor
Douglas E. San Jose Crafts
Venkatesan San Jose Murali
Caroline S. Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE19581952T1 publication Critical patent/DE19581952T1/de
Application granted granted Critical
Publication of DE19581952B4 publication Critical patent/DE19581952B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03614—Physical or chemical etching by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03901—Methods of manufacturing bonding areas involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1181—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Weting (AREA)

Abstract

Verfahren zum Entfernen von Metallschichten von einer Oberfläche eines Substrats, auf welchem wenigstens ein Pb/Sn-Lötbump gebildet wurde, wobei:
a) eine erste Metallschicht von der Oberfläche des Substrats entfernt wird, indem das Substrat einem ersten Ätzmittel derart ausgesetzt wird, daß die erste Metallschicht von der Oberfläche des Substrats entfernt und eine Schutzschicht auf dem Pb/Sn-Lötbump gebildet wird;
b) eine zweite Metallschicht von der Oberfläche des Substrats entfernt wird, indem das Substrat einem zweiten Ätzmittel derart ausgesetzt wird, daß die zweite Metallschicht von der Oberfläche des Substrats entfernt wird und die Schutzschicht ein Ätzen des Pb/Sn-Lötbumps durch das zweite Ätzmittel im wesentlichen verhindert, wobei die Schutzschicht durch das zweite Ätzmittel geätzt werden kann; und
c) die Schutzschicht von dem Pb/Sn-Lötbump entfernt wird, indem das Substrat einem dritten Ätzmittel ausgesetzt wird, sofern nach dem Schritt b) zumindest ein Teil der Schutzschicht auf dem Pb/Sn-Lötbump verblieben ist.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Entfernen von Metallschichten von einer Pb/Sn-Lötbumps aufweisenden Substratoberfläche.
  • Mit den jüngsten Fortschritten in der Siliciumtechnologie wird die Mikroprozessorleistung durch Chip/Gehäuse-Verbindungen begrenzt. Drei primäre Prozesse werden zur Verbindung eines Chips mit einem Gehäuse verwendet, Drahtbonden (WB), Tape Automated Bonding (TAB) und Flip-Chip-Verbindungen (C4). Die C4-Technologie bietet gegenüber dem TAB und WB viele Vorteile. Ein Vorteil ist die hohe Eingangs-/Ausgangsdichte des C4-Prozesses, welche es ermöglicht, daß Bumps überall auf dem Chip angeordnet werden können, so daß es an diesen Punkten einfacher ist, Anschlüsse zu der Schaltung vorzusehen. Außerdem verbessern kleine Lötbumps die elektrische Gesamtleistung und erlauben eine bessere Steuerung der Chipgröße. Außerdem ermöglicht die höhere Dichte der I/O-Anschlüsse pro Chip im Vergleich zu den Gehäusen mit Randverbindungen, wie zum Beispiel WB oder TAB, ein höheres Maß an Integration in der ersten Verkapselungsstufe.
  • Die C4-Technologie bietet außerdem ein Selbstausrichtungsmerkmal, wobei es die Oberflächenspannung des Lötmittels den Lotkugeln erlaubt, selbstausgerichtete metallurgische Lötstellen mit dem Substrat zu bilden. Dies ist mit WB oder TAB nicht möglich.
  • Es gibt zwei Arten von in der C4-Technologie verwendeten Lötbumpbildungsprozessen: Aufdampfen und Galvanisieren. Die C4-Technologie wurde ursprünglich in den 1960ern von IBM zur Lösung von mit dem manuellen Drahtbonden verbundenen Problemen entwickelt. Das IBM-Verfahren verwendet beim Implementieren der C4-Technologie einen Aufdampfprozeß. Nach der Passivierungsstrukturierung werden beim Aufdampfprozeß Unter-Bump-Metallisierungs-(UMB)Schichten gebildet, beispielsweise Chrom/Kupfer/Gold, welche nacheinander mit Hilfe einer Aufdampfvorrichtung durch die Öffnungen einer Metallmaske auf einem Wafer abgeschieden werden. Die Chromschicht dient als Haftvermittler und als Diffusionsbarrieren-Metallschicht, welche die elektrischen Kontaktpads aus Aluminium-Silicium des Wafers kontaktiert. Dann wird eine Kupferschicht auf der Chromschicht niedergeschlagen, um das abschließende Benetzen des Lots auf den elektrischen Kontaktpads zu fördern. Um eine Oxidierung des Kupfers zu vermeiden, wird eine Goldschicht auf der Kupferschicht niedergeschlagen. Schließlich wird mit Hilfe einer anderen Aufdampfvorrichtung durch die gleiche Maske das Pb/Sn-Lot auf den metallüberzogenen elektrischen Kontaktpads niedergeschlagen. Der Wafer mit den Lötbumps wird dann zum Zurückfließen bzw. Reflow bei 365°C in einen Ofen mit Wasserstoffatmosphäre gelegt. Beim Zurückfließen nehmen die Lötbumps eine sphärische Form ein und benetzen die elektrischen Kontaktpads des Wafers. Der gesamte Aufdampfprozeß wird im Vakuum ausgeführt.
  • Obwohl der Aufdampfprozeß gut eingeführt ist, sind die mit dem Aufdampfprozeß verbundenen Kosten hoch. Da sich die thermischen Ausdehnungskoeffizienten des Silicium-Wafers und der Metallmaske unterscheiden, wird es außerdem immer schwieriger, die Dimensionsgenauigkeit der Lötbumps zu steuern, wenn die Größe des Wafers zunimmt.
  • Ein anderes Verfahren zum Niederschlagen von Lötbumps ist das Galvanisieren. Bei diesem Prozeß werden Abdeckschichten oder eine kugelbegrenzende Metallurgie bzw. Ball Limiting Metallurgy (BLM) auf die Waferoberfläche aufgesputtert. Allgemein gesagt handelt es sich beim Galvanisieren um das Niederschlagen eines metallischen Überzugs auf einem in einem elektrolytischen Bad angeordneten leitfähigen Objekt. Bei Verwendung des Anschlusses als Anode wird ein Gleichstrom durch eine elektrolytische Badlösung geleitet, welcher eine Übertragung von Metallionen auf eine kathodi sche Oberfläche bewirkt. In dem Fall der C4-Technologie stellt die BLM die kathodische Oberfläche des Wafers dar. Sobald die BLM gebildet ist, wird Fotolack über die BLM aufgetragen und der Lack wird zur Bildung von Öffnungen mit Hilfe eines fotolithographischen Prozesses strukturiert. Der Wafer wird dann einem elektrolytischen Pd/Sn-Bad ausgesetzt, in dem Pb/Sn-Bumps in den Öffnungen des strukturierten Lackes gebildet werden. Nach Entfernen des Lackes, wobei die Bumps als Maske verwendet werden, wird die BLM selektiv geätzt, um die Bumps elektrisch voneinander zu isolieren. Das Galvanisierverfahren ist problematisch, da das Lot in fast jeder Säure lösbar ist und von den Ätzmittellösungen für die BLM angegriffen werden kann. Obwohl der Galvanisierungsprozeß einfacher und wirtschaftlicher als das Aufdampfverfahren ist, ist es ein schwieriges Problem bei der Implementierung des Galvanisierungsprözesses geblieben, die BLM zu ätzen, ohne die Lötbumps wegzuätzen.
  • Einige gegenwärtige Galvanisierungsprozesse erfordern, daß eine zweite Fotolackmaske über den Lötbumps geformt wird, um diese vor dem BLM-Ätzmittel zu schützen. Dieser Prozeß ist für eine Massenherstellung wegen erhöhter Herstellungskosten und einer aufgrund der Schwierigkeiten bei der Herstellung einer vollständigen Bumpabdeckung mit Hilfe der Fotolackschicht verringerten Qualität nicht besonders geeignet.
  • In den "Patent Abstracts of Japan" zu JP 04-208531 A sowie zu JP 05-013421 sowie in dem US-Patent Nr. 5,384,283 A und dem US-Patent Nr. 5,268,072 A sind weitere Verfahren zum Ätzen der Metallschichten beschrieben. In dem US-Patent Nr. 5,384,283 A wird vorgeschlagen, solche Ätzmittel zu verwenden, die das Lot des Lötbumps nicht oder nur geringfügig angreifen.
    •
  • Es wird daher ein Verfahren benötigt, welches das mit dem Ätzen der Mehrfach-Metallschichten, insbesondere der BLM, bei Vorhandensein der Pb/Sn-Bumps verbundene Problem löst. Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Patentanspruchs 1 gelöst.
  • Das erfindungsgemäße Verfahren zum Entfernen von Metallschichten gestattet ein verbessertes Verfahren zum Herstellen der C4-Lötbumps auf der Waferoberfläche mit einem Pb/Sn-Galvanisierungsprozeß, bei dem Pb/Sn-Lötbumps auf den elektrischen Kontaktpads des Wafers gebildet werden. Da zum elektrolytischen Niederschlagen eine leitende Oberfläche benötigt wird, wird die Oberfläche des Wafers metallisiert. Die Metallisierungsschicht wird beispielsweise als kugelbegrenzende Metallurgie (BLM) bezeichnet und enthält einen Stapel aus mehreren Metallen. Die BLM dient einem zweiten Zweck, indem sie eine geeignete Metallurgie zwischen den Pb/Sn-Bumps und den elektrischen Kontaktpads des Wafers zur Verfügung stellt. Bei einem Ausführungsbeispiel enthält die BLM zwei Schichten: Titan und Kupfer. Das Titan bildet die innere Schicht der BLM und bedeckt sowohl die elektrischen Kontaktpads als auch die Passivierungsschichtbereiche des Wafers. Eine Kupferschicht wird auf der Titanschicht aufgetragen und bildet die äußere Oberfläche der BLM. Sobald die BLM gebildet ist, wird Fotolack auf die BLM aufgetragen und der Lack wird zur Bildung von Öffnungen mit Hilfe eines fotolithographischen Prozesses strukturiert. Der Wafer wird dann einem elektrolytischen Pb/Sn-Bad ausgesetzt, in dem Pb/Sn-Bumps in den Öffnungen des strukturierten Lackes gebildet werden.
  • Nach der Entfernung des Lackes wird die BLM mit Hilfe einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens geätzt, um die Pb/Sn-Bumps elektrisch voneinander zu isolieren. Es wird eine Ätzmittellösung aus H2SO4+H2O2+H2O verwendet, um die äußere Kupferschicht der BLM zu entfernen. Beim Entfernen der Kupferschicht reagiert das H2SO4+H2O2+H2O-Ätzmittel außerdem mit den Pb/Sn-Bumps und bildet eine dünne PbO-Schutzschicht auf der Oberfläche der Bumps. Wenn das Kupfer weggeätzt ist, wird die Waferoberfläche einem CH3COOH+NH4F+H2O-Ätzmittel ausgesetzt, welches freiliegendes Titan von der Waferoberfläche entfernt. Die auf der Oberfläche der Pb/Sn-Bumps gebildete PbO-Schicht bleibt unlöslich, wenn sie dem CH3COOH+NH4F+H2O-Ätzmittel ausgesetzt wird, wodurch verhindert wird, daß die Lötbumps durch das CH3COOH+NH4F+H2O-Ätzmittel geätzt werden. Wenn der Titanätzvorgang beendet ist, wird die PbO-Schicht dadurch von der Oberfläche der Pb/Sn-Bumps entfernt, daß die Bumps einer HCl+NH2CSNH2+NH4Cl+H2O-Lösung ausgesetzt werden.
  • Im Anschluß an die erfindungsgemäße Entfernung der Metallschichten läuft der Wafer durch einen Rückfließofen bzw. Reflow-Ofen, in dem die Pb/Sn-Bumps eine sphärische Form annehmen. Auf diese Weise schafft die vorliegende Erfindung einen Pb/Sn-Galvanisierungsprozeß zur Bildung von C4-Lötbumps, wobei es möglich ist, die BLM bei Vorhandensein der Pb/Sn-Bumps zu ätzen, ohne daß ein zusätzlicher Maskierschritt erforderlich ist.
    •
  • Andere vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
  • Die vorliegende Erfindung ist beispielhaft veranschaulicht und wird von den Figuren der beigefügten Zeichnung nicht eingeschränkt, in denen gleiche Bezugszeichen ähnliche Elemente bezeichnen und in denen:
  • 1 eine Querschnittsansicht eines Substrats nach der Metallisierung des Wafersubstrats und der elektrischen Kontaktpadoberflächen zeigt.
  • 2 zeigt eine Querschnittsansicht des in 1 dargestellten Ausführungsbeispiels, nachdem der Lack zur Bildung von Öffnungen strukturiert wurde.
  • 3 zeigt eine Querschnittsansicht der in 2 dargestellten Konfiguration, nachdem Pb/Sn-Lötbumps in den Öffnungen des strukturierten Lackes gebildet wurden.
  • 4 zeigt eine Querschnittsansicht der in 3 dargestellten Konfiguration, nachdem der Lack von der Wafersubstratoberfläche entfernt wurde.
  • 5 zeigt eine Querschnittsansicht der in 4 gezeigten Konfiguration, nachdem die äußere BLM-Schicht geätzt wurde.
  • 6 zeigt eine Querschnittsansicht der in 5 gezeigten Konfiguration, nachdem die innere BLM-Schicht geätzt wurde.
  • 7 zeigt eine Querschnittsansicht der in 6 gezeigten Konfiguration, nachdem die Schutzschicht von den Pb/Sn-Lötbumps entfernt wurde.
  • 8 zeigt das Wafersubstrat, die elektrischen Kontaktpads, die Metallunterlage und die in 7 veranschaulichte Lötbumpkonfiguration nach dem Rückfließen.
  • DETAILLIERTE BESCHEIBUNG DES BEVORZUGTEN AUSFÜHRUNGSBEISPIELS
  • Es wird ein Verfahren zur Bildung von Flip-Chip-Verbindungs(C4)-Pb/Sn-Bumps auf der Oberfläche eines Wafers beschrieben. In der folgenden Beschreibung sind zahlreiche spezielle Details beschrieben, wie beispielsweise Materialarten, Dimensionen, Prozeßschritte usw., um ein vollständiges Verständnis der vorliegenden Erfindung zu ermöglichen. Es ist jedoch für den Fachmann klar, daß die Erfindung ohne diese speziellen Details realisiert werden kann. In anderen Fällen wurden bekannte Elemente und Prozeßtechniken nicht besonders detailliert dargestellt, um die vorliegende Erfindung nicht mit unnötigen Einzelheiten zu belasten.
  • Wie bereits erwähnt, gibt es zwei Arten von in der C4-Technologie verwendeten Lotbildungsprozessen: Aufdampfen und Galvanisieren. Die vorliegende Erfindung betrifft insbesondere einen Pb/Sn-Galvanisierungsprozeß, bei dem Pb/Sn-Lötbumps auf den elektrischen Kontaktpads eines Halbleitersubstrats gebildet werden. Da zum elektrolytischen Auftragen eine leitfähige Oberfläche benötigt wird, um die Übertragung der Metallionen zu ermöglichen, wird die Substratoberfläche metallisiert. Die Metallisierungsschicht wird allgemein als kugelbegrenzende Metallurgie (BLM) bezeichnet und enthält üblicherweise einen Stapel aus mehreren Metallen. Die BLM dient einem zweiten Zweck, indem sie die richtige Metallurgie zwischen den Pb/Sn-Lötbumps und den elektrischen Kontaktpads des Substrats zur Verfügung stellt.
  • 1 zeigt das Substrat 10, ein elektrisches Kontaktpad 12, eine Passivierungsschicht 13 und BLM-Schichten 14 und 15 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Das Substrat 10 repräsentiert den Querschnitt eines Halbleiterbauelementes. Das Substrat weist elektrische Kontaktpads 12 auf, welche verwendet werden, um das Halbleiterbauelement mit anderen externen Bauelementen elektrisch zu verbinden. Das Substrat 10 besteht aus irgendeinem temperaturbeständigen Halbleitermaterial, beispielsweise Polysilicium, Germanium usw. Das elektrische Kontaktpad 12 repräsentiert ein übliches elektrisches Kontaktpad, welches aus einem elektrisch leitfähigen Material besteht, beispielsweise aus einer Aluminium/Kupfer-Legierung. Die Passivierungsschicht 13 enthält üblicherweise eine Polyimidschicht. Es sollte jedoch klar sein, daß jedes dielektrische Material, welches eine elektrische Isolationsschicht bilden kann, verwendet werden kann.
  • Wie im Vorangegangenen erörtert wurde, hat die BLM zwei Funktionen: Sie stellt eine elektrisch leitfähige Oberfläche zur Verfügung, welche die Metallionenübertragung auf die Substratoberfläche während des Pb/Sn-Lötbump-Galvanisierungsprozesses ermöglicht, und dient außerdem als Adhäsionsschicht zwischen dem elektrischen Kontaktpad 12 und dem Lötbump 17. Bei einem Ausführungsbeispiel enthält die BLM zwei Schichten, wie in 1 dargestellt ist: eine erste Schicht 14, welche Titan enthält, und eine zweite Schicht 15, welche Kupfer enthält. Das Titan der inneren Schicht 14 bedeckt die Oberflächen des elektrischen Kontaktpads 12 und der Passivierungsschicht 13. Titan ist ein ausgezeichnetes Adhäsionsmetall und haftet gut auf dem Aluminiumkontaktpad 12 und der Passivierungsschicht 13. Leider läßt sich Titan nicht gut mit Blei bonden. Außerdem bildet Titan keine gute Diffusionsbarriere zwischen Blei und Aluminium. Daher ist in dem Ausführungsbeispiel der 1 eine zweite Schicht 15 aus Kupfer auf der Titanschicht 14 aufgetragen, welche die äußere Oberfläche der BLM bildet. Kupfer wurde gewählt, da es gut an Titan und Blei haftet und als gute Passivierungsbarrierenschicht zwischen Blei und Aluminium wirkt. Die Titan- und Kupferschichten 14 und 15 werden auf den Oberflächen des Substrates 10 und des elektrischen Kontaktpads 12 mit Hilfe eines physikalischen Bedampfungs(PVD)-Prozesses niedergeschlagen.
  • Sobald die Schichten 14 und 15 gebildet sind, wird Fotolack 16 auf die BLM aufgetragen, und der Lack wird mit Hilfe eines fotolithographischen Prozesses zur Bildung von Öffnungen 11 strukturiert (siehe 2). Das Substrat wird dann einem elektrolytischen Pb/Sn-Bad ausgesetzt, in dem Pb/Sn-Bumps 17 in den Öffnungen 11 des strukturierten Lackes 16 gebildet werden. (Siehe 3.) Wenn der Lack von der Substratoberfläche entfernt wurde (siehe 4), müssen die BLM-Schichten 14 und 15 geätzt werden, um die Pb/Sn-Bumps 17 voneinander zu isolieren. Wie im Vorangegangenen erörtert wurde, ist es ein schwieriges Problem bei der Implementierung des Galvanisierungsprozesses geblieben, die BLM-Schichten zu ätzen, ohne die Pb/Sn-Lötbumps wegzuätzen. Derzeitige Galvanisierungsprozesse erfordern, daß eine zweite Fotolackmaske auf die Lötbumps aufgetragen wird, um diese vor dem BLM-Ätzmittel zu schützen. Dieser Prozeß ist für eine Massenfertigung nicht besonders geeignet, da die Herstellungskosten erhöht sind und die Qualität aufgrund der Schwierigkeiten bei der Erzielung einer vollständigen Lötbumpabdeckung mit Hilfe der Fotolackmaske verringert ist. Zur Verringerung der Herstellungskosten und zur Erhöhung der Zuverlässigkeit verwendet die vorliegende Erfindung eine Reihe von Prozeßschritten, welche das Erfordernis der Maskierung der Pb/Sn-Lötbumps während des Ätzens der BLM-Schichten beseitigen.
  • Die Möglichkeit, die BLM-Schichten 14 und 15 bei Vorhandensein des Lötbumps 17 zu ätzen, wird bei der vorliegenden Erfindung durch Verwendung einer ausgewählten Kombination von Ätzmitteln geschaffen. Zur Entfernung der äußeren Kupferschicht 15 der BLM verwendet ein Ausführungsbeispiel der vorliegenden Erfindung eine Ätzmittellösung aus H2SO4+H2O2+H2O. Bei der Entfernung der freiliegenden Abschnitte der Kupferschicht 15 reagiert das H2SO4+H2O2+H2O-Ätzmittel außerdem mit dem Pb/Sn-Lötbump 17 und bildet eine dünne PbO-Schutzschicht 18 auf der Oberfläche des Bumps. (Siehe 5.) Die Bildung der PbO-Schicht 18 geschieht gemäß der folgenden Gleichung: Pb+H2O2ÆPbO+H2O. Wenn der Kupferätzvorgang beendet ist, wird die Substratoberfläche einem CH3COOH+NH4F+H2O-Ätzmittel ausgesetzt, welches alle freiliegenden Abschnitte der Titanschicht 14 von der Oberfläche des Substrats 10 entfernt. Die PbO-Schicht 18 bleibt unlöslich, wenn sie dem CH3COOH+NH4F+H2O-Ätzmittel ausgesetzt wird, wodurch verhindert wird, daß der Lötbump 17 durch das CH3COOH+NH4F+H2O-Ätzmittel geätzt wird. 6 zeigt eine Querschnittsansicht der vorliegenden Erfindung nach dem BLM-Ätzen. Wie in 6 gezeigt ist, existieren die Schichten 14 und 15 nach dem Titan-Ätzvorgang nur noch unterhalb des Lötbumps 17.
  • Da die PbO-Schicht 18 die Lötbarkeit des Lötbumps 17 stark verringert, sollte die Schicht vor dem Zurückfließen entfernt werden. Wenn der Titan-Ätzvorgang beendet ist, wird die PbO-Schicht 18 daher von der Oberfläche der Pb/Sn-Bumps 17 entfernt, indem der Bump einer HCl+NH2CSNH2+NH4Cl+H2O-Lösung ausgesetzt wird. 7 zeigt eine Querschnittsansicht der vorliegenden Erfindung, nachdem die PbO-Schicht 18 entfernt wurde. Wenn die PbO-Schicht 18 entfernt ist, wird das Substrat 10 durch einen Reflow-Ofen geschickt, in dem der Pb/Sn-Bump 17 die Form einer Lotkugel 19 annimmt, wie in 8 gezeigt ist.
  • Bei einem Ausführungsbeispiel der vorliegenden Erfindung haben die Titanschicht 14 und die Kupferschicht 15 eine Dicke von ungefähr 0,43 bzw. 0,05 μm. Der Lötbump 18 enthält üblicherweise eine Pb/Sn-Zusammensetzung von 97/3 mit einer Schmelztemperatur von ungefähr 315°C. Es sollte jedoch klar sein, daß jede beliebige Pb/Sn-Zusammensetzung verwendet werden kann, welche während der Galvanisierungs- und Ätzprozeßschritte beständig gegen Aufschmelzen ist. Bei einem Ausführungsbeispiel mit Lötbumps einer Pb/Sn-Zusammensetzung von 97/3 wird die Temperatur des Reflow-Ofens auf ungefähr 325°C, plus oder minus 5°, eingestellt. Wenn der Galvanisierungsprozeß abgeschlossen ist, hat der Lötbump 17 eine Dicke und einen Durchmesser von ungefähr 63 bzw. 200 μm. Nach dem Reflow-Schritt hat die Lotkugel 19 einen Durchmesser von ungefähr 125 μm.
  • Bei einem Ausführungsbeispiel der vorliegenden Erfindung enthält die H2SO4+H2O2+H2O-Ätzmittellösung acht Teile H2O, sechs Teile H2SO4 und einen Teil H2O2. Bei dieser H2SO4+H2O2+H2O-Ätzmittelkonzentration wird zum Ätzen der Kup ferschicht 15 und zur Bildung der PbO-Schicht 17 eine Zeit von 3 Minuten benötigt. Für das Titanätzen wird eine CH3COOH+NH4F+H2O-Ätzmittellösung verwendet, mit einem Teil CH3COOH, einem Teil NH4F und 18 Teilen H2O. Bei einer vorgegebenen Titanschicht 14 mit einer Dicke von 0,43 μm beträgt die Ätzzeit ungefähr 2 Minuten. Der abschließende PbO-Ätzvorgang geschieht mit einer HCl+NH2CSNH2+NH4Cl+H2O-Lösung, welche 25 Teile HCl, drei Teile NH2CSNH2, 25 Teile NH4Cl und 47 Teile H2O enthält, und erfordert zur Entfernung der PbO-Schicht 18 eine Ätzzeit von ungefähr einer Minute bei Raumtemperatur. Es ist klar, daß die Ätzmittelkonzentrationen und die Ätzzeiten zur Erzielung im wesentlichen der gleichen Ergebnisse geändert werden können.
  • Ein zweites Ausführungsbeispiel der vorliegenden Erfindung enthält eine erste Schicht 14 aus Titan und eine zweite Schicht 15 aus Nickel. Die äußere Nickelschicht wird mit Hilfe einer Ätzmittellösung aus H2SO4+H2O2+H2O entfernt. Während die freiliegenden Abschnitte der Nickelschicht 15 entfernt werden, reagiert das H2SO4+H2O2+H2O-Ätzmittel mit dem Pb/Sn-Lötbump 17 und bildet in der im Vorangegangenen beschriebenen Weise eine PbO-Schicht. Wenn der Nickelätzvorgang abgeschlossen ist, werden die freiliegenden Abschnitte der Titanschicht 14 mit Hilfe eines HF+H2O-Ätzmittels entfernt. Die PbO-Schicht 18 bleibt unlöslich, wenn sie dem HF+H2O-Ätzmittel ausgesetzt wird, wodurch verhindert wird, daß der Lötbump 17 durch das HF+H2O-Ätzmittel geätzt wird. Die PbO-Schicht 18 wird von der Oberfläche des Pb/Sn-Bumps 17 dadurch entfernt, daß der Bump einer HCH3SO3(MSA)-Lösung ausgesetzt wird. Das Entfernen der PbO-Schicht 18 von der Oberfläche des Lötbumps 17 geschieht gemäß der folgenden Gleichung: PbO+2CH3SO3HÆPb(CH3SO3)2+H2O.
  • Bei dem zweiten Ausführungsbeispiel der vorliegenden Erfindung enthält die H2SO4+H2O2+H2O-Ätzmittellösung acht Teile H2O, sechs Teile H2SO4 und einen Teil H2O2. Bei dieser H2SO4+H2O2+H2O-Ätzmittelkonzentration beträgt die zum Ätzen der Nickelschicht 15 und zur Bildung der PbO-Schicht 17 be nötigte Zeit ungefähr fünf Minuten. Zu dem Titanätzvorgang gehört eine HF+H2O-Ätzmittellösung mit einem Teil HF und 200 Teilen H2O. Bei einer vorgegebenen Titanschicht 14 einer Dicke von 0,43 μm wird eine Ätzzeit von ungefähr zwei Minuten benötigt. Der abschließende MSA-Ätzvorgang geschieht mit einer 2HCH3SO3+H2O-Lösung, welche einen Teil 2HCH3SO3 zu fünf Teilen H2O enthält, und benötigt eine Ätzzeit zur Entfernung der PbO-Schicht 18 von ungefähr drei Minuten. Es ist klar, daß die Ätzmittelkonzentrationen und die Ätzzeiten zur Erzielung im wesentlichen der gleichen Ergebnisse variiert werden können.
  • In der vorangehenden Beschreibung wurde ein Ausführungsbeispiel der vorliegenden Erfindung mit einer BLM-Schicht 14 aus Titan und einer BLM-Schicht 15 aus Kupfer oder Nickel beschrieben. Es ist jedoch klar, daß eine BLM-Metallschichtanordnung aus Titan und Kupfer oder Titan und Nickel nicht wesentlich für die Implementierung der vorliegenden Erfindung ist und die Erfindung auch nicht auf eine BLM mit nur zwei Metallschichten beschränkt ist. Die Implementierung der vorliegenden Erfindung erfordert nur die Verwendung eines Ätzmittels für die äußere BLM-Schicht, welches in der Lage ist, eine Schutzschicht auf der Oberfläche des Lötbumps 17 zu bilden, welche entweder undurchlässig für alle nachfolgenden BLM-Schichten-Ätzmittel ist oder sofern die Schutzschicht beim Kontakt mit nachfolgenden Ätzmitteln geätzt wird, mit einer derartigen Geschwindigkeit geätzt wird, daß der Lötbump während nachfolgenden BLM-Schichtätzvorgängen im wesentlichen nicht geätzt wird. Beispielsweise kann als Schicht 15 jedes Metall verwendet werden, welches mit Titan gut bondet, gut als Diffusionsbarriere wirkt und mit einer Lösung geätzt werden kann, welche gleichzeitig auf den Lötbumps 17 eine Schutzschicht bildet. Ein alternatives Ausführungsbeispiel der vorliegenden Erfindung kann daher eine Metallschicht 15 aus Platin oder Palladium enthalten. Selbstverständlich erfordert die Verwendung anderer Metall schichten eine Veränderung der Ätzmittelkonzentrationen und der oben angegebenen Ätzzeiten.
  • Es ist klar, daß die Verfahren der vorliegenden Erfindung zur Bildung von Lötverbindungen in anderen Technologien eingesetzt werden können. Es ist außerdem klar, daß die in der Beschreibung angegebenen relativen Abmessungen, geometrischen Formen, Materialien und Prözeßparameter lediglich beispielhaft für die beschriebenen Ausführungsbeispiele sind. Andere Ausführungsbeispiele können andere Abmessungen, Formen, Materialien, Ätzmittelkonzentrationen und Prozeßeinstellungen usw. verwenden, um im wesentlichen die gleichen Ergebnisse zu erzielen.

Claims (12)

  1. Verfahren zum Entfernen von Metallschichten von einer Oberfläche eines Substrats, auf welchem wenigstens ein Pb/Sn-Lötbump gebildet wurde, wobei: a) eine erste Metallschicht von der Oberfläche des Substrats entfernt wird, indem das Substrat einem ersten Ätzmittel derart ausgesetzt wird, daß die erste Metallschicht von der Oberfläche des Substrats entfernt und eine Schutzschicht auf dem Pb/Sn-Lötbump gebildet wird; b) eine zweite Metallschicht von der Oberfläche des Substrats entfernt wird, indem das Substrat einem zweiten Ätzmittel derart ausgesetzt wird, daß die zweite Metallschicht von der Oberfläche des Substrats entfernt wird und die Schutzschicht ein Ätzen des Pb/Sn-Lötbumps durch das zweite Ätzmittel im wesentlichen verhindert, wobei die Schutzschicht durch das zweite Ätzmittel geätzt werden kann; und c) die Schutzschicht von dem Pb/Sn-Lötbump entfernt wird, indem das Substrat einem dritten Ätzmittel ausgesetzt wird, sofern nach dem Schritt b) zumindest ein Teil der Schutzschicht auf dem Pb/Sn-Lötbump verblieben ist.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Metallschichten Ball-Limiting-Metallurgy-Schichten bilden.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Substrat ein Wafer ist.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das erste Ätzmittel derart ausgewählt wird, daß es PbO als Schutzschicht bildet.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die erste Metallschicht Kupfer, Nickel, Palladium oder Platin enthält.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die zweite Metallschicht Titan enthält.
  7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das erste Ätzmittel H2SO4, H2O2 und H2O enthält.
  8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß das zweite Ätzmittel CH3COOH, NH4F und H2O enthält.
  9. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß das zweite Ätzmittel HF und H2O enthält.
  10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß, wenn die erste Metallschicht Kupfer enthält, das dritte Ätzmittel HCl, NH2CSNH2, NH4Cl und H2O enthält.
  11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß, wenn die erste Metallschicht Nickel enthält, das dritte Ätzmittel 2HCH3SO3 und H2O enthält.
  12. Das Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß der Pb/Sn-Lötbump 97/3 Pb/Sn enthält.
DE19581952T 1995-12-18 1995-12-18 Verfahren zum Entfernen von Metallschichten von einer Pb/Sn-Lötbumps aufweisenden Substratoberfläche Expired - Fee Related DE19581952B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US1995/016517 WO1997022989A1 (en) 1995-12-18 1995-12-18 Process for single mask c4 solder bump fabrication

Publications (2)

Publication Number Publication Date
DE19581952T1 DE19581952T1 (de) 1998-11-05
DE19581952B4 true DE19581952B4 (de) 2007-08-30

Family

ID=38320160

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19581952T Expired - Fee Related DE19581952B4 (de) 1995-12-18 1995-12-18 Verfahren zum Entfernen von Metallschichten von einer Pb/Sn-Lötbumps aufweisenden Substratoberfläche

Country Status (5)

Country Link
US (1) US5492235A (de)
AU (1) AU4641496A (de)
DE (1) DE19581952B4 (de)
GB (1) GB2322970B (de)
WO (1) WO1997022989A1 (de)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6388203B1 (en) 1995-04-04 2002-05-14 Unitive International Limited Controlled-shaped solder reservoirs for increasing the volume of solder bumps, and structures formed thereby
JP3549208B2 (ja) * 1995-04-05 2004-08-04 ユニティヴ・インターナショナル・リミテッド 集積再分配経路設定導体、はんだバイプならびにそれらにより形成された構造を形成する方法
JPH0955464A (ja) * 1995-06-09 1997-02-25 Mitsubishi Electric Corp 表面実装型半導体装置、半導体実装部品、及びそれらの製造方法
US6002177A (en) * 1995-12-27 1999-12-14 International Business Machines Corporation High density integrated circuit packaging with chip stacking and via interconnections
US5789271A (en) * 1996-03-18 1998-08-04 Micron Technology, Inc. Method for fabricating microbump interconnect for bare semiconductor dice
TW322613B (en) * 1997-03-10 1997-12-11 guang-long Lin Continuous method of implementing solder bump on semiconductor wafer electrode
US6330967B1 (en) * 1997-03-13 2001-12-18 International Business Machines Corporation Process to produce a high temperature interconnection
US5953623A (en) * 1997-04-10 1999-09-14 International Business Machines Corporation Ball limiting metal mask and tin enrichment of high melting point solder for low temperature interconnection
US6245594B1 (en) 1997-08-05 2001-06-12 Micron Technology, Inc. Methods for forming conductive micro-bumps and recessed contacts for flip-chip technology and method of flip-chip assembly
US5904156A (en) * 1997-09-24 1999-05-18 International Business Machines Corporation Dry film resist removal in the presence of electroplated C4's
US6162652A (en) * 1997-12-31 2000-12-19 Intel Corporation Process for sort testing C4 bumped wafers
US6251528B1 (en) 1998-01-09 2001-06-26 International Business Machines Corporation Method to plate C4 to copper stud
US6861345B2 (en) * 1999-08-27 2005-03-01 Micron Technology, Inc. Method of disposing conductive bumps onto a semiconductor device
US6312830B1 (en) * 1999-09-02 2001-11-06 Intel Corporation Method and an apparatus for forming an under bump metallization structure
US6387793B1 (en) * 2000-03-09 2002-05-14 Hrl Laboratories, Llc Method for manufacturing precision electroplated solder bumps
US6878396B2 (en) * 2000-04-10 2005-04-12 Micron Technology, Inc. Micro C-4 semiconductor die and method for depositing connection sites thereon
US6300234B1 (en) * 2000-06-26 2001-10-09 Motorola, Inc. Process for forming an electrical device
US7034402B1 (en) * 2000-06-28 2006-04-25 Intel Corporation Device with segmented ball limiting metallurgy
US6586323B1 (en) * 2000-09-18 2003-07-01 Taiwan Semiconductor Manufacturing Company Method for dual-layer polyimide processing on bumping technology
US6878642B1 (en) * 2000-10-06 2005-04-12 Taiwan Semiconductor Manufacturing Company Method to improve passivation openings by reflow of photoresist to eliminate tape residue
DE60108413T2 (de) * 2000-11-10 2005-06-02 Unitive Electronics, Inc. Verfahren zum positionieren von komponenten mit hilfe flüssiger antriebsmittel und strukturen hierfür
US6737353B2 (en) * 2001-06-19 2004-05-18 Advanced Semiconductor Engineering, Inc. Semiconductor device having bump electrodes
US6602775B1 (en) * 2001-08-16 2003-08-05 Taiwan Semiconductor Manufacturing Company Method to improve reliability for flip-chip device for limiting pad design
US6740427B2 (en) 2001-09-21 2004-05-25 Intel Corporation Thermo-mechanically robust C4 ball-limiting metallurgy to prevent failure due to die-package interaction and method of making same
US6853076B2 (en) * 2001-09-21 2005-02-08 Intel Corporation Copper-containing C4 ball-limiting metallurgy stack for enhanced reliability of packaged structures and method of making same
US6586322B1 (en) * 2001-12-21 2003-07-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making a bump on a substrate using multiple photoresist layers
US6622907B2 (en) * 2002-02-19 2003-09-23 International Business Machines Corporation Sacrificial seed layer process for forming C4 solder bumps
US7547623B2 (en) * 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
US6960828B2 (en) 2002-06-25 2005-11-01 Unitive International Limited Electronic structures including conductive shunt layers
US7531898B2 (en) * 2002-06-25 2009-05-12 Unitive International Limited Non-Circular via holes for bumping pads and related structures
KR20040059741A (ko) * 2002-12-30 2004-07-06 동부전자 주식회사 반도체용 멀티 칩 모듈의 패키징 방법
TWI225899B (en) * 2003-02-18 2005-01-01 Unitive Semiconductor Taiwan C Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
US6764937B1 (en) * 2003-03-12 2004-07-20 Hewlett-Packard Development Company, L.P. Solder on a sloped surface
US7049216B2 (en) * 2003-10-14 2006-05-23 Unitive International Limited Methods of providing solder structures for out plane connections
US20050085062A1 (en) * 2003-10-15 2005-04-21 Semitool, Inc. Processes and tools for forming lead-free alloy solder precursors
US7180195B2 (en) * 2003-12-17 2007-02-20 Intel Corporation Method and apparatus for improved power routing
TW200603698A (en) 2004-04-13 2006-01-16 Unitive International Ltd Methods of forming solder bumps on exposed metal pads and related structures
US20060205170A1 (en) * 2005-03-09 2006-09-14 Rinne Glenn A Methods of forming self-healing metal-insulator-metal (MIM) structures and related devices
US20060211167A1 (en) * 2005-03-18 2006-09-21 International Business Machines Corporation Methods and systems for improving microelectronic i/o current capabilities
US20060264021A1 (en) * 2005-05-17 2006-11-23 Intel Corporation Offset solder bump method and apparatus
WO2006134220A1 (en) * 2005-06-16 2006-12-21 Imbera Electronics Oy Method for manufacturing a circuit board structure, and a circuit board structure
US7364998B2 (en) * 2005-07-21 2008-04-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming high reliability bump structure
US7932615B2 (en) * 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
US7674701B2 (en) 2006-02-08 2010-03-09 Amkor Technology, Inc. Methods of forming metal layers using multi-layer lift-off patterns
CN100590859C (zh) * 2007-01-16 2010-02-17 百慕达南茂科技股份有限公司 具有环状支撑物的凸块结构及其制造方法
US7713860B2 (en) * 2007-10-13 2010-05-11 Wan-Ling Yu Method of forming metallic bump on I/O pad
EP2304783A1 (de) * 2008-05-28 2011-04-06 MVM Technologies, Inc. Maskenloser prozess zur herstellung von lotkugeln
US20100029074A1 (en) * 2008-05-28 2010-02-04 Mackay John Maskless Process for Solder Bump Production
US7985622B2 (en) * 2008-08-20 2011-07-26 Intel Corporation Method of forming collapse chip connection bumps on a semiconductor substrate
US8263497B2 (en) * 2009-01-13 2012-09-11 International Business Machines Corporation High-yield method of exposing and contacting through-silicon vias
US8680670B2 (en) 2010-10-22 2014-03-25 International Business Machines Corporation Multi-chip module system with removable socketed modules
CN102569098A (zh) * 2010-12-30 2012-07-11 三星半导体(中国)研究开发有限公司 半导体封装件及其封装方法
CN103531484B (zh) * 2012-07-06 2016-12-21 景硕科技股份有限公司 芯片承载基板结构的制作方法
US9646951B2 (en) * 2013-12-10 2017-05-09 Semiconductor Components Industries, Llc Method of forming a semiconductor device and structure therefor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04208531A (ja) * 1990-08-10 1992-07-30 Seiko Instr Inc バンプ電極の製造法
JPH0513421A (ja) * 1991-07-04 1993-01-22 Tanaka Kikinzoku Kogyo Kk バンプ形成方法
US5268072A (en) * 1992-08-31 1993-12-07 International Business Machines Corporation Etching processes for avoiding edge stress in semiconductor chip solder bumps
US5384283A (en) * 1993-12-10 1995-01-24 International Business Machines Corporation Resist protection of ball limiting metal during etch process

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60140737A (ja) * 1983-12-27 1985-07-25 Seiko Instr & Electronics Ltd 半導体装置の製造方法
JPS61183945A (ja) * 1985-02-08 1986-08-16 Nippon Denso Co Ltd 半導体装置
JPS6329940A (ja) * 1986-07-23 1988-02-08 Nec Corp 半導体装置の製造方法
JPS6412554A (en) * 1987-07-06 1989-01-17 Nec Corp Manufacture of semiconductor device
JPH05283415A (ja) * 1991-09-12 1993-10-29 Tanaka Kikinzoku Kogyo Kk バンプ形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04208531A (ja) * 1990-08-10 1992-07-30 Seiko Instr Inc バンプ電極の製造法
JPH0513421A (ja) * 1991-07-04 1993-01-22 Tanaka Kikinzoku Kogyo Kk バンプ形成方法
US5268072A (en) * 1992-08-31 1993-12-07 International Business Machines Corporation Etching processes for avoiding edge stress in semiconductor chip solder bumps
US5384283A (en) * 1993-12-10 1995-01-24 International Business Machines Corporation Resist protection of ball limiting metal during etch process

Also Published As

Publication number Publication date
AU4641496A (en) 1997-07-14
GB9809363D0 (en) 1998-07-01
WO1997022989A1 (en) 1997-06-26
US5492235A (en) 1996-02-20
GB2322970B (en) 2000-03-22
DE19581952T1 (de) 1998-11-05
GB2322970A (en) 1998-09-09

Similar Documents

Publication Publication Date Title
DE19581952B4 (de) Verfahren zum Entfernen von Metallschichten von einer Pb/Sn-Lötbumps aufweisenden Substratoberfläche
DE2839234C2 (de)
DE3885834T2 (de) Lötstelle und Verfahren zu ihrer Bewerkstelligung.
DE68927931T2 (de) Verfahren zur Herstellung einer Packungsstruktur für einen integrierten Schaltungschip
DE69014871T2 (de) Verfahren zur Bildung metallischer Kontaktflächen und Anschlüsse auf Halbleiterchips.
EP0004289B1 (de) Verfahren zum Verbinden einer ersten integrierten Schaltungsvorrichtung mit einer Anzahl von Verbindungspunkten mit einer zweiten integrierten Schaltungsvorrichtung
DE69918631T2 (de) Flipchip-Metallisierung für eine elektronische Baugruppe
US5904859A (en) Flip chip metallization
EP0176746B1 (de) Erzeugung von Kupferhöckern für integrierte Schaltungen
DE69813701T2 (de) Elektrodenstruktur einer Siliziumhalbleiteranordnung
DE4424962A1 (de) Verfahren zur Herstellung eines Chip-Anschlusses
DE2032872A1 (de) Verfahren zum Herstellen weichlötfähiger Kontakte zum Einbau von Halbleiterbauelementen in Gehäuse
DE4414729A1 (de) Werkstoff für einen Leitungsrahmen und Leitungsrahmen für Halbleiterbauelemente
DE19745575A1 (de) Struktur einer Anschlußelektrode und Verfahren für ihre Bildung
DE3702354A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE102006051491A1 (de) Metallisierungsschichtstapel mit einer Aluminiumabschlussmetallschicht
DE3640248A1 (de) Halbleitervorrichtung
DE10146353B4 (de) Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur
DE10158809B4 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
DE10261460A1 (de) Halbleitervorrichtung
DE102015107041A1 (de) Verfahren zum Bearbeiten eines Halbleiterwerkstücks und ein Halbleiterwerkstück
DE2509912B2 (de) Elektronische Dünnfilmschaltung
DE69215377T2 (de) Aufschmeltzlötsverfahren zum bilden von einem löthocker auf einer printplatte
WO2005053012A1 (de) Verfahren zum galvanisieren und kontaktvorsprungsanordnung
DE1639262A1 (de) Halbleiterbauelement mit einer Grossflaechen-Elektrode

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8607 Notification of search results after publication
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee