JPH0513421A - バンプ形成方法 - Google Patents

バンプ形成方法

Info

Publication number
JPH0513421A
JPH0513421A JP3190554A JP19055491A JPH0513421A JP H0513421 A JPH0513421 A JP H0513421A JP 3190554 A JP3190554 A JP 3190554A JP 19055491 A JP19055491 A JP 19055491A JP H0513421 A JPH0513421 A JP H0513421A
Authority
JP
Japan
Prior art keywords
barrier metal
bump
photosensitive resist
forming method
bump forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3190554A
Other languages
English (en)
Inventor
Takashi Nishimori
尚 西森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tanaka Kikinzoku Kogyo KK
Original Assignee
Tanaka Kikinzoku Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tanaka Kikinzoku Kogyo KK filed Critical Tanaka Kikinzoku Kogyo KK
Priority to JP3190554A priority Critical patent/JPH0513421A/ja
Publication of JPH0513421A publication Critical patent/JPH0513421A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03622—Manufacturing methods by patterning a pre-deposited material using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]

Abstract

(57)【要約】 【目的】 バリアメタルをエッチングする際に、感光性
レジストによるバンプの保護を必要とせずにバンプ形成
の工程を簡素化し、しかもエッチングされるバリアメタ
ルをバンプの大きさよりも大きくせずに、隣りのバンプ
との間隔が狭くなっても短絡させず、より高密度のバン
プを形成する。 【構成】 半導体素子の電極パッド部が露出し他の部分
がパッシベーション膜で覆われたウェハーの全面にＴ
ｉ、Ｃｕの順にバリアメタルを被着し、次に感光性レジ
ストを塗布し、現像してパッド部を開口し、次いで開口
部に半田バンプをメッキし、次に感光性レジストを除去
し、次いで半田直下以外のバリアメタルを単一溶液でエ
ッチングして除去するバンプ形成方法。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体素子の実装に於
いて、半導体素子の一括接続に好適なバンプの形成方法
に関する。
【０００２】
【従来の技術】従来のバンプ形成方法を図によって説明
すると、図７に示すように半導体素子の電極パッド１の
部分だけが露出し、他の部分は窒化シリコンやポリイミ
ド等のパッシベーション膜２で覆われたウェハー３の全
面に、図８に示すようにバリアメタル４をスパッタリン
グ又は蒸着により被着する。このバリアメタル４は複層
構造で、１層目は電極パッド１との密着性を良くするた
めＣｒ（あるいはＴｉ）が用いられ、表面層はＣｕ（形
成されるバンプによってはＰｄあるいはＮｉ等）が用い
られる。次に図９に示すように感光性レジスト５を塗布
し、バンプを形成する部分のレジストをフォトリソグラ
フィーにより現像して除去し、開口する。次いでこの開
口部６に図10に示すようにＰｂＳｎ半田バンプ７をメッ
キする。次に感光性レジスト５を図11に示すように除去
する。次いでバリアメタル４の回路上不要な部分、即ち
半田バンプ７以外の部分を、半田バンプ７を変質させず
に除去するために図12に示すように感光性レジスト８を
再度全面に塗布する。次に感光性レジスト８を図13に示
すように半田バンプ７を覆うように残し、他の部分のレ
ジストを現像して除去する。次いで図14に示すように塩
化第２鉄10％溶液でレジストを覆わない部分のバリアメ
タル４の表面層のＣｕを、続いて硝酸第２セリウムアン
モニウムに過塩素酸を加えた溶液で１層目のＣｒをエッ
チングして除去する。然る後図15に示すように半田バン
プ７を覆っていたレジスト８を除去し、半田バンプ７の
みを残した。
【０００３】ところで上記従来のバンプ形成方法では、
バリアメタル４のエッチングに際し、エッチング液から
半田バンプ７を保護するために、半田バンプ７を感光性
レジスト８で覆わなければならない。即ち、バリアメタ
ルが上記のようにＣｒ＋Ｃｕとし、半田バンプ７を形成
した場合、Ｃｕのエッチング液である塩化第２鉄10％溶
液やＣｒのエッチング液である硝酸第２セリウムアンモ
ニウム溶液＋過塩素酸に半田が溶解もしくは変質してし
まうため、半田バンプ７を感光性レジスト８で保護する
必要がある。従って感光性レジストの塗布が２回とな
る。また半田バンプ７を感光性レジスト８で保護する
際、レジスト８は当然半田バンプ７より大きな面積を覆
う必要があり、これはバンプ間隔が狭くなった時に、隣
りの半田バンプとはバリアメタル４を介して短絡してし
まうという問題がある。さらにバリアメタル４のエッチ
ングは２工程となる。
【０００４】
【発明が解決しようとする課題】そこで本発明は、半田
バンプを感光性レジストで覆うことなく、またバリアメ
タルのエッチングが１工程で良いバンプ形成方法を提供
しようとするものである。
【０００５】
【課題を解決するための手段】上記課題を解決するため
の本発明のバンプ形成方法は、半導体素子の電極パッド
部が露出し他の部分がパッシベーション膜で覆われたウ
ェハーの全面にＴｉ、Ｃｕの順にバリアメタルを被着
し、次に感光性レジストを塗布し、現像してパッド部を
開口し、次いで開口部に半田バンプをメッキし、次に感
光性レジストを除去し、次いで半田バンプ直下以外のバ
リアメタルを単一溶液でエッチングして除去することを
特徴とする。前記単一溶液の組成は、アンモニア水の体
積を１として、体積比で過酸化水素水が２〜４及び水が
３〜７、さらにこれらアンモニア水、過酸化水素水、水
の合計体積 100ccに対しエチレンジアミン四酢酸が１ｇ
以上であることが好ましい。
【０００６】
【作用】上記のように本発明のバンプ形成方法では、半
田バンプのメッキ後、半田バンプを感光性レジストで覆
うことなく、バリアメタル覆っていた感光性レジストを
除去し、その後半田バンプ直下以外のバリアメタルを単
一溶液でエッチングして除去するので、特に前記組成の
単一溶液でエッチングすると、バリアメタルに使用され
ているＣｕはアンモニウムイオンと錯イオンを形成して
前記溶液に溶解し、またＴｉはアンモニア水によって形
成される還元雰囲気中で過酸化水素水により強固な酸化
物層が破られ、エチレンジアミン四酢酸と錯イオンを形
成して溶解する。また上記溶液は弱アルカリ性のため、
半田バンプを変質させることがない。
【０００７】
【実施例】本発明のバンプ形成方法の一実施例を図によ
って説明すると、図１に示すように半導体素子の電極パ
ッド部１の部分だけが露出し、他の部分はポリイミドの
パッシベーション膜２で覆われたウェハー３の全面に、
図２に示すようにバリアメタル４をスパッタリングによ
り被着する。このバリアメタル４は２層構造で、１層目
はＴｉが用いられ、表面層はＣｕが用いられる。次に図
３に示すように感光性レジスト５を塗布し、バンプを形
成する部分のレジスト５をフォトリソグラフィーにより
現像して除去し、開口する。次いで開口部６に図４に示
すようにＰｂＳｎ半田バンプ７をメッキする。次に感光
性レジスト５を図５に示すように除去する。次いで半田
バンプ７の直下以外のバリアメタル４を、単一溶液、本
例ではアンモニア水80cc、過酸化水素水 260cc、水 410
cc、さらにこれらにエチレンジアミン四酢酸を12ｇ混入
して単一溶液でエッチングし、図６に示すようにＣｕと
Ｔｉのバンプ直下以外の部分を除去し、ＰｂＳｎ半田バ
ンプ７のみを残した。
【０００８】このように実施例のバンプ形成方法では、
半田バンプ７のメッキ後半田バンプ７を感光性レジスト
で覆うことなく、バリアメタル４を覆っていた感光性レ
ジスト５を除去し、その後半田バンプ７の直下以外のバ
リアメタル４を単一溶液でエッチングして除去するの
で、半田バンプの形成の工程として、電極パッド１上の
みに半田バンプ７を形成する為に感光性レジスト５を塗
布し、フォトリソグラフィーにより現像まで行う工程は
１度で良い。またエッチングされて残るバリアメタル４
は半田バンプ７のサイズと等しく、従って半田バンプ７
同志の間隔はより狭くできる。しかも隣りの半田バンプ
７とはバリアメタル４を介して短絡するようなことがな
い。
【０００９】
【発明の効果】以上の通り本発明のバンプ形成方法によ
れば、バリアメタルをエッチングする際に、感光性レジ
ストによるバンプの保護を必要としないので、バンプ形
成の工程が簡素化され、しかもエッチングされたバリア
メタルはバンプの大きさよりも大きくならないので、隣
りのバンプとの間隔が狭くなっても短絡することがな
く、より高密度のバンプを形成できる。
【図面の簡単な説明】
【図１】本発明のバンプ形成方法の一実施例の工程を示
す図である。
【図２】本発明のバンプ形成方法の一実施例の工程を示
す図である。
【図３】本発明のバンプ形成方法の一実施例の工程を示
す図である。
【図４】本発明のバンプ形成方法の一実施例の工程を示
す図である。
【図５】本発明のバンプ形成方法の一実施例の工程を示
す図である。
【図６】本発明のバンプ形成方法の一実施例の工程を示
す図である。
【図７】従来のバンプ形成方法の工程を示す図である。
【図８】従来のバンプ形成方法の工程を示す図である。
【図９】従来のバンプ形成方法の工程を示す図である。
【図10】従来のバンプ形成方法の工程を示す図である。
【図11】従来のバンプ形成方法の工程を示す図である。
【図12】従来のバンプ形成方法の工程を示す図である。
【図13】従来のバンプ形成方法の工程を示す図である。
【図14】従来のバンプ形成方法の工程を示す図である。
【図15】従来のバンプ形成方法の工程を示す図である。
【符号の説明】
１ 電極パッド ２ パッシベーション膜 ３ ウェハー ４ バリアメタル ５ 感光性レジスト ６ 開口部 ７ 半田バンプ

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子の電極パッド部が露出し他の
    部分がパッシベーション膜で覆われたウェハーの全面に
    Ｔｉ、Ｃｕの順にバリアメタルを被着し、次に感光性レ
    ジストを塗布し、現像してパッド部を開口し、次いで開
    口部に半田バンプをメッキし、次に感光性レジストを除
    去し、次いで半田バンプ直下以外のバリアメタルを単一
    溶液でエッチングして除去することを特徴とするバンプ
    形成方法。
  2. 【請求項２】 単一溶液の組成が、アンモニア水の体積
    を１として、体積比で過酸化水素水が２〜４及び水が３
    〜７、さらにこれらアンモニア水、過酸化水素水、水の
    合計体積 100ccに対しエチレンジアミン四酢酸が１ｇ以
    上である請求項１記載のバンプ形成方法。
JP3190554A 1991-07-04 1991-07-04 バンプ形成方法 Pending JPH0513421A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3190554A JPH0513421A (ja) 1991-07-04 1991-07-04 バンプ形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3190554A JPH0513421A (ja) 1991-07-04 1991-07-04 バンプ形成方法

Publications (1)

Publication Number Publication Date
JPH0513421A true JPH0513421A (ja) 1993-01-22

Family

ID=16260011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3190554A Pending JPH0513421A (ja) 1991-07-04 1991-07-04 バンプ形成方法

Country Status (1)

Country Link
JP (1) JPH0513421A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996030933A2 (en) * 1995-03-20 1996-10-03 Mcnc Solder bump fabrication methods and structure including a titanium barrier layer
US5773359A (en) * 1995-12-26 1998-06-30 Motorola, Inc. Interconnect system and method of fabrication
US6686322B1 (en) * 1998-11-12 2004-02-03 Sharp Kabushiki Kaisha Cleaning agent and cleaning process using the same
DE19581952B4 (de) * 1995-12-18 2007-08-30 Intel Corporation, Santa Clara Verfahren zum Entfernen von Metallschichten von einer Pb/Sn-Lötbumps aufweisenden Substratoberfläche
KR100850212B1 (ko) * 2007-04-20 2008-08-04 삼성전자주식회사 균일한 무전해 도금 두께를 얻을 수 있는 반도체 소자의제조방법
CN100459081C (zh) * 2006-07-10 2009-02-04 中芯国际集成电路制造(上海)有限公司 焊料凸块的制造方法
US7675174B2 (en) 2003-05-13 2010-03-09 Stmicroelectronics, Inc. Method and structure of a thick metal layer using multiple deposition chambers
CN112479153A (zh) * 2020-10-21 2021-03-12 武汉鲲鹏微纳光电有限公司 种子层的刻蚀方法、晶圆级封装键合环及其制作方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1441388A3 (en) * 1995-03-20 2004-09-22 Unitive International Limited Solder bump fabrication methods and structure including a titanium barrier layer
US6222279B1 (en) 1995-03-20 2001-04-24 Mcnc Solder bump fabrication methods and structures including a titanium barrier layer
WO1996030933A2 (en) * 1995-03-20 1996-10-03 Mcnc Solder bump fabrication methods and structure including a titanium barrier layer
EP1134805A3 (en) * 1995-03-20 2001-12-12 Unitive International Limited Solder bump fabrication methods and structure including a titanium barrier layer
WO1996030933A3 (en) * 1995-03-20 1996-11-28 Mcnc Solder bump fabrication methods and structure including a titanium barrier layer
EP1441388A2 (en) * 1995-03-20 2004-07-28 Unitive International Limited Solder bump fabrication methods and structure including a titanium barrier layer
EP1134805A2 (en) * 1995-03-20 2001-09-19 Unitive International Limited Solder bump fabrication methods and structure including a titanium barrier layer
DE19581952B4 (de) * 1995-12-18 2007-08-30 Intel Corporation, Santa Clara Verfahren zum Entfernen von Metallschichten von einer Pb/Sn-Lötbumps aufweisenden Substratoberfläche
US5773359A (en) * 1995-12-26 1998-06-30 Motorola, Inc. Interconnect system and method of fabrication
US6686322B1 (en) * 1998-11-12 2004-02-03 Sharp Kabushiki Kaisha Cleaning agent and cleaning process using the same
US7675174B2 (en) 2003-05-13 2010-03-09 Stmicroelectronics, Inc. Method and structure of a thick metal layer using multiple deposition chambers
US8222138B2 (en) 2003-05-13 2012-07-17 St Microelectronics, Inc. Method and structure of a thick metal layer using multiple deposition chambers
CN100459081C (zh) * 2006-07-10 2009-02-04 中芯国际集成电路制造(上海)有限公司 焊料凸块的制造方法
KR100850212B1 (ko) * 2007-04-20 2008-08-04 삼성전자주식회사 균일한 무전해 도금 두께를 얻을 수 있는 반도체 소자의제조방법
CN112479153A (zh) * 2020-10-21 2021-03-12 武汉鲲鹏微纳光电有限公司 种子层的刻蚀方法、晶圆级封装键合环及其制作方法
CN112479153B (zh) * 2020-10-21 2024-03-26 武汉鲲鹏微纳光电有限公司 种子层的刻蚀方法、晶圆级封装键合环及其制作方法

Similar Documents

Publication Publication Date Title
US5904859A (en) Flip chip metallization
US4087314A (en) Bonding pedestals for semiconductor devices
US6936923B2 (en) Method to form very a fine pitch solder bump using methods of electroplating
US4210926A (en) Intermediate member for mounting and contacting a semiconductor body
JPH10125685A (ja) 突起電極およびその形成方法
JP2008502156A (ja) 接触抵抗が低減された半導体デバイス
JPS62145758A (ja) パラジウムを用いる銅製ボンデイングパツドの酸化防止法
US20010008224A1 (en) Method of manufacturing electronic components
JPH0513421A (ja) バンプ形成方法
US20060244109A1 (en) Method for fabricating connection regions of an integrated circuit, and integrated circuit having connection regions
JP2006291242A (ja) 金めっき液および金めっき方法および半導体装置の製造方法および半導体装置
JPH09199505A (ja) 半導体装置およびその製造方法
JPH02253628A (ja) 半導体装置の製造方法
JP3116573B2 (ja) 半導体装置用バンプ電極及びその形成方法
JPS63128648A (ja) 半導体装置
JPH0298139A (ja) 金バンプ形成方法
JP2004039863A (ja) 半導体装置及びその製造方法
JP3308882B2 (ja) 半導体装置の電極構造の製造方法
JP2001332577A (ja) 半導体装置の製造方法
JP2003218151A (ja) 無電解メッキバンプの形成方法、半導体装置及びその製造方法
JP3265814B2 (ja) バンプ電極を有する回路基板
JPS6348427B2 (ja)
JPH07201860A (ja) バンプ形成方法
KR100237671B1 (ko) 반도체 장치 제조방법
JP2002237500A (ja) 半導体装置の製造方法