WO2005053012A1 - Verfahren zum galvanisieren und kontaktvorsprungsanordnung - Google Patents

Verfahren zum galvanisieren und kontaktvorsprungsanordnung Download PDF

Info

Publication number
WO2005053012A1
WO2005053012A1 PCT/EP2004/052999 EP2004052999W WO2005053012A1 WO 2005053012 A1 WO2005053012 A1 WO 2005053012A1 EP 2004052999 W EP2004052999 W EP 2004052999W WO 2005053012 A1 WO2005053012 A1 WO 2005053012A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
base layer
copper
tin
base
Prior art date
Application number
PCT/EP2004/052999
Other languages
English (en)
French (fr)
Inventor
Johann Helneder
Holger Torwesten
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to US10/580,740 priority Critical patent/US20070246133A1/en
Priority to EP04819243A priority patent/EP1687846A1/de
Publication of WO2005053012A1 publication Critical patent/WO2005053012A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03914—Methods of manufacturing bonding areas involving a specific sequence of method steps the bonding area, e.g. under bump metallisation [UBM], being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Definitions

  • the invention relates to a method for electroplating, in which the following steps are carried out:
  • auxiliary layer e.g. a resist layer
  • the substrate is, for example, a semiconductor substrate with one metallization layer or with several metallization layers. Silicon semiconductor substrates are often used.
  • the metallization contains, for example, more than eighty atomic percent aluminum or more than eighty atomic percent copper.
  • the electrically conductive base layer is, for example, an adhesion- promoting layer to increase mechanical adhesion and / or a diffusion barrier layer to prevent diffusion.
  • an adhesion- promoting layer to increase mechanical adhesion and / or a diffusion barrier layer to prevent diffusion.
  • titanium nitride layers are used as copper barrier layers.
  • the base layer and auxiliary layer are also referred to in technical terms as "Under Bump Metallization" (UBM).
  • Copper is a very inexpensive material with a high electrical conductivity. A copper layer is therefore well suited for bringing up the current during electroplating. That is why copper is a material that is often used as a material for the auxiliary layer.
  • the mask layer is, for example, a resist layer that is structured using a photolithographic process.
  • a contact projection made of a solderable material is galvanically deposited, which is also referred to in technical terms as a "solder bump".
  • solder bump tin alloys are used as the soldering material, in particular tin-lead alloys or more environmentally friendly tin-silver alloys.
  • the base layer, the auxiliary layer and the mask layer are preferably applied over the entire surface.
  • the base layer and the auxiliary layer are sputtered on, for example.
  • the substrate to be coated is immersed in an electrolyte bath and switched as a cathode. Due to the electrochemical processes caused by the voltage, material - the so-called cations - is deposited on the substrate from the electrolyte. Optional additives in the electrolyte bath enable specific properties of the deposited layer to be influenced.
  • a contact projection should be specified that has good mechanical and electrical properties.
  • the invention is based on the consideration that the auxiliary layer is required on the one hand for rapid electroplating with homogeneous layer growth.
  • residues of the auxiliary layer under the deposited layer are often troublesome, for example with regard to corrosion or with regard to the formation of certain interfaces.
  • the auxiliary layer is therefore removed with a mask, which is anyway necessary for defining the galvanization area, below a resist opening.
  • the base layer below the resist opening is not removed.
  • the base layer is also electrically conductive and is therefore suitable for transporting electricity during electroplating.
  • the lower current carrying capacity of the base layer is not so important, since the auxiliary layer is available right up to the mask opening and is used to transport electricity.
  • the current carrying capacity increases with increasing thickness of the deposited layer.
  • the electroplating area has an area of less than 40 percent or less than 20 percent of the substrate surface.
  • new layers can be galvanically deposited, because restrictions are avoided by the auxiliary layer.
  • contact protrusions with good electrical properties, in particular with high resistance to electrical migration and with high mechanical adhesion, can be produced in this way. len.
  • the contact projections are particularly suitable for the flip-chip technology or for the quick-mounting wafer technology, in which a large number of connections are produced simultaneously by soldering, by micro-welding or by gluing with conductive adhesive or with conductive lacquer.
  • the lower Stromtragfä- is ability of the base layer into account, because in the on ⁇ initial phase with a relatively low power density, a layer having a higher electrical conductivity than the base layer at the bottom of the auxiliary layer penetrating openings is deposited. Only when this layer has, for example, a conductivity corresponding to the thickness of the auxiliary layer (for example greater layer thickness), ie the auxiliary layer has been "repaired" with another material, is the current density increased to the high value in order to galvanize quickly.
  • the current density in the initial phase is less than 50 percent of the current density in the main phase.
  • the initial phase is longer than five seconds and less than five minutes. The transition from the initial phase to the main phase takes place in the case of a configuration with a uniform current increase over time.
  • the current density is increased several times in accordance with a step sequence, current densities which remain the same in the meantime being used. These current density functions are also overlaid with current pulses.
  • the current density in the main phase is greater than 0.2 amperes per square decimeter and less than 10 amperes per square decimeter (ASD ampere per square decimeter), for example at 0.5 A / crrf 2 .
  • the current density values mentioned relate to the open resist area on the wafer surface.
  • the insulating layer is, for example, a passivation layer which contains, for example, a silicon oxide layer and / or a silicon nitride layer.
  • the contact opening is below the mask opening for electroplating. If the mask opening is chosen to be somewhat wider than the contact opening, the removal of the residues of the already pre-structured auxiliary layer and of the parts of the base layer lying outside the arrangement to be produced is facilitated, since the insulating layer is used as an etching stop layer.
  • the base layer is a barrier layer against copper diffusion.
  • the auxiliary layer contains copper or consists of copper and is therefore particularly well suited for supplying the galvanizing current.
  • copper is also a material that is particularly corrosive when exposed to moisture, since mixed oxides, which are also referred to as verdigris, are particularly easy to form. These mixed oxides considerably reduce the adhesion of the layers in the arrangement to be produced. Also, the current conductivity during loading ⁇ drive the integrated circuit arrangement would thus be substantially reduced. Since the auxiliary layer is completely removed, in particular in the area in which the layer is electrodeposited or in which the layers are electrodeposited, these disadvantages do not come into play, in particular if the arrangement is also in the The rest is copper free. In particular, no additional measures are required to encapsulate copper-containing layers and thus protect them from moisture.
  • a layer stack is thus deposited which allows combination effects to be achieved, for example the formation of certain connections in a subsequent reflow process or the improvement of mechanical properties of the arrangement to be produced.
  • the material of the base layer has a melting point greater than 500 degrees Celsius and is therefore resistant to soldering.
  • the material of the cover layer has a melting point of less than 400 degrees Celsius and is therefore solderable.
  • the invention also relates to a contact projection arrangement which is also referred to as a solder bump.
  • the solder bump contains in the following order with increasing distance from a substrate of an integrated circuit: an electrically conductive interconnect for lateral current transport or a connection plate, which is also referred to as a connection pad and is used for vertical current transport, i.e. in a direction exactly opposite to a normal direction of a main substrate surface, an electrically conductive base layer, in particular an adhesion-promoting and barrier layer,
  • a copper-free base layer made of a material with a melting temperature greater than 500 degrees Celsius, - preferably adjacent to the base layer, an electrically conductive solder material layer with a melting point less than 400 degrees Celsius.
  • the contact projection arrangement according to the invention can be produced particularly well using the method according to the invention or one of its developments.
  • a copper-free contact protrusion arrangement can be produced using a copper auxiliary layer during the electroplating.
  • the base layer contains at least 60 atomic percent nickel.
  • the base layer consists of nickel, nickel phosphorus or nickel chrome.
  • Nickel forms with the solder material, e.g. the tin-silver in a boundary layer has a ternary or triple connection, the thickness of the boundary layer being limited by self-regulation when the ternary connections are formed. Additional measures to determine the thickness of the boundary layer are therefore not necessary.
  • the boundary layer forms an effective barrier against electromigration and, on the other hand, only increases the electrical resistance to an acceptable level.
  • the ternary connections for example, build up a complicated space lattice as intermetallic phases.
  • the interconnect or the connecting plate consists of at least 80 atomic percent aluminum.
  • copper is used as a component, the proportion of which is more than 50 atomic percent.
  • the base layer forms a diffusion barrier for copper, so that the copper of the auxiliary layer does not penetrate the interconnect.
  • the base layer consists of titanium tungsten or contains titanium tungsten, the titanium content preferably being less than 20 atomic percent. The barrier and adhesive properties of this layer are particularly good.
  • other materials are also suitable, such as titanium, tantalum, titanium nitride or tantalum nitride, and layer combinations of these materials are also possible, for example a layer sequence composed of a titanium layer, a titanium tungsten layer and a titanium layer. If the base layer borders on the interconnect, there are no further layers between the base layer and the interconnect, so that the contact projection arrangement has a simple structure. In particular, there is no copper-containing layer between the interconnect and the base layer, which should be protected against corrosion.
  • Figures 1A to 1B manufacturing stages in the manufacture of a solder bump
  • Figure 2 is a plan view of the solder bump after the deposition of a nickel base and before the deposition of solder material.
  • Figures 1A to 1B show manufacturing stages in the manufacture of a solder bump 10.
  • the process starts from a substrate 12, e.g. contains several metallization layers, not shown, and a main body made of silicon.
  • the metallization layers each contain a multiplicity of interconnects and vias, which are insulated within an metallization layer by an intralayer dielectric and between adjacent metallization layers by an inter-layer dielectric.
  • a variety of semiconductor devices are formed on the silicon main body, e.g. Field effect transistors of a memory circuit or a processor.
  • an upper aluminum layer 14 is applied to the substrate 12 and structured using a photolithographic method, a connection pad 16 being produced.
  • the aluminum layer 14 and also the connection pad 16 have, for example, a thickness in the range from 500 nanometers to two micrometers, in the exemplary embodiment of 500 nanometers.
  • the connection pad 16 has, for example, a rectangular or square base area. In the exemplary embodiment, the base area is octagonal, with the distance between two opposite sides of the hexagon is about 80 microns.
  • the aluminum layer 14 contains only minor additions smaller than 5 atom percent, for example 0.5 atom percent silicon, and possibly a copper addition, for example 1 atom percent.
  • a passivation layer 18 is deposited.
  • the passivation layer 18 has, for example, a layer thickness in the range from 500 nanometers to one micrometer, in the exemplary embodiment of 500 nanometers.
  • the passivation layer 18 contains, for example, an oxide layer and an overlying nitride layer.
  • a large number of recesses are made in the passivation layer 18 for solder bumps, a recess 20 of which is shown in FIG. 1A.
  • the recess 20 is, for example, also octagonal, but has a smaller diameter than the connection pad 16. In the exemplary embodiment, the diameter of the recess 20 is approximately 60 micrometers.
  • a titanium-tungsten barrier layer 22 is applied over the entire surface, the layer is thick ⁇ for example. In the range of 100 nanometers to 200 nanometers. In the exemplary embodiment, the barrier layer 22 has a layer thickness of 100 nanometers.
  • the barrier layer 22 contains, for example, more than 80 atomic percent tungsten. In the exemplary embodiment, the proportion of tungsten is 90 atomic percent and the proportion of titanium is 10 atomic percent.
  • the barrier layer 22 is sputtered on, for example.
  • a copper layer 24 made of pure copper is applied over the entire surface, for example with a copper content greater than 98 atomic percent.
  • the thickness of the copper layer 24 is, for example, in the range from 80 nanometers to 150 nanometers. In the exemplary embodiment, the copper layer 24 has a thickness of 100 nanometers.
  • the copper layer 24 is sputtered on.
  • a resist layer 26 is subsequently applied to the copper layer 24, for example with a layer thickness of 100 micrometers.
  • the resist layer 26 is exposed and developed, wherein above the Ausspa ⁇ tion 20 a recess 28 is formed.
  • the recess 28 is also octagonal, but has a slightly larger diameter than the recess 20.
  • the diameter of the recess 28 is 80 micrometers in the exemplary embodiment.
  • the recesses 20 and 28 are concentric with one another.
  • the copper on the bottom of the recess 28 is removed by structuring the copper layer 24 in accordance with the mask formed by the resist layer 26. For example, it is etched using wet chemistry, with undercuts 32 of the copper layer 32 being uncritical, as will be explained in more detail below. In another embodiment, the undercuts are kept low due to an optimization of the etching and are less than 2 micrometers.
  • a nickel base 50 is then electrodeposited, with the copper layer 24 serving primarily for current carrying outside the recess 28. Only at the bottom of the recess 28 is the barrier layer 20 primarily used for power supply, in particular at the beginning of the galvanizing. For example. According to the above-mentioned electroplating process, electroplating is initially carried out comparatively slowly with a low current density. If the nickel base 50 then has a layer thickness like the copper layer 24, that is to say in the exemplary embodiment a layer thickness of 100 nanometers, then a switch is made gradually or stepwise to a higher current density for faster electroplating. The nickel base 50 is deposited, for example, with a layer thickness of two micrometers to five micrometers. In the execution The layer thickness of the nickel base is three micrometers.
  • the undercuts 32 or these cavities do not interfere, because any deposits in this area have no negative effects on the functionality of the contact projection.
  • solder material 52 is subsequently electrodeposited, a high current density being used right at the start.
  • the solder material is a tin-silver alloy, which is deposited with a layer thickness in the range from 50 to 120 micrometers.
  • the solder material 52 has a layer thickness of 90 micrometers.
  • the galvanic deposits of the nickel base 50 and the solder material 52 are compliant.
  • An edge 54 of the recess 20 is shown as an edge 56 on the nickel base 50 and as an edge 58 on the solder material 52.
  • FIG. IC shows that after the solder material 52 has been deposited, the resist layer 26 is removed again, so that the solder bump 10 is exposed.
  • the residues of the copper layer 24 are then removed from the barrier layer 22 by wet chemical or dry chemical means.
  • the barrier layer 22 in areas is removed, which are not covered by the nickel base 50th
  • a barrier layer region 22a is formed between the nickel base 50 and the connection pad 16.
  • the barrier layer region 22a projects beyond the cutout 20 and lies on the passivation layer 18 in the vicinity of the cutout 22a, for example in a neighborhood smaller than 15 micrometers.
  • the barrier layer 22 was removed further away from the cutout 20.
  • the smallest possible layer thicknesses are chosen for the copper layer 24 and for the barrier layer 22, without, however, impairing their actual power supply function or barrier function too much.
  • solder bump 10 is then briefly heated to a temperature of, for example, 400 degrees Celsius in a reflow step, the solder material 52 forming a spherical shape.
  • a thin boundary layer forms, which contains the ternary alloy tin-nickel-silver.
  • FIG. 2 shows a top view of the solder bump 10 after the deposition of the nickel base 50 and before the deposition of the solder material 52.
  • the top view was originally photographed, the resist layer 26 having been removed beforehand.
  • the titanium tungsten barrier layer 22 is exposed in the area of the undercuts 32, which for example have a width B1 of up to 10 micrometers in the circumferential direction.
  • the nickel base 50 is delimited by the recess 28 and has a diameter D of 80 micrometers.
  • the edge 56 of the nickel base 50 is also clearly visible.
  • the auxiliary layer in particular the copper layer, is selectively removed in the contact windows, in particular by wet chemical or galvanic etching back, which is also referred to as deplating.
  • galvanic etching back the substrate is switched as an anode, from which material is removed.
  • the reworked area is then rebuilt by an electrochemical deposition, for example a nickel deposition.
  • electrochemical deposition for example a nickel deposition.
  • This etching is optimized for removing the barrier, for example titanium or titanium tungsten.
  • the auxiliary layer and the barrier layer are preferably removed in the same etching chamber, in particular with the same etching chemical or etching chemical composition. - The undercut of the solder bump is minimized.
  • the same electroplating system can also be used as for the deposition within the mask opening without the substrate being removed from the system in the meantime, - a plating, for example a nickel plating, is possible directly on the barrier layer,
  • a preferred field of application is high-frequency circuits and housings with more than 100 connections, which are mounted according to the flip-chip technology.
  • a metal barrier e.g. a titanium layer or a titanium tungsten layer
  • an auxiliary layer e.g. a copper layer.
  • UBM Under Bump Metallization
  • the barrier layer prevents metallic interdiffusion from the solder material into the interconnects on the wafer.
  • the auxiliary layer serves as a current-carrying contact layer for the electroplating process.
  • the electroplating process begins with a wetting or prewetting step to evenly wet the contacts with the Electrolyte.
  • Nickel for example, should grow as the first metal layer, for example a so-called stud with a thickness of 2 to 5 micrometers or with a thickness in the range from 5 micrometers to 100 micrometers, in particular with a thickness greater than 40 micrometers.
  • the solder metallization is then deposited with thicknesses of up to 50 micrometers or up to 150 micrometers.
  • the barrier layer and the auxiliary layer must be removed again.
  • wet chemical processes are used. With wet etching, the described procedure does not result in any undesirable undercuts or corrosion, so that the solder ball continues to adhere well to the wafer surface.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

Erläutert wird unter anderem ein Verfahren zum Galvanisieren, bei dem bspw. eine Kupferschicht (24) unter Verwendung eines Resists (26) strukturiert wird. Eine unter der Kupferschicht (24) liegende Barriereschicht (22) wird in Bereichen ohne Kupferschicht zum Heranführen des Galvanisierungsstroms ver­wendet. Mit dem Verfahren lassen sich Lötbumps hoher Qualität herstellen.

Description

Beschreibung
Verfahren zum Galvanisieren und Kontaktvorsprungsanordnung
Die Erfindung betrifft ein Verfahren zum Galvanisieren, bei dem die folgenden Schritte ausgeführt werden:
- Aufbringen einer elektrisch leitfähigen Grundschicht auf ein Substrat,
- Aufbringen einer im Vergleich zu der Grundschicht besser elektrisch leitenden Hilfsschicht nach dem Aufbringen der
Grundschicht ,
- Aufbringen einer Maskenschicht nach dem Aufbringen der Hilfsschicht, z.B. einer Resistschicht ,
- Erzeugen einer Maske mit mindestens einer Maskenöffnung aus der Maskenschicht,
- Galvanisieren einer Schicht in der Maskenöffnung.
Das Substrat ist beispielsweise ein Halbleitersubstrat mit einer Metallisierungslage oder mit mehreren Metallisierungs- lagen. Häufig werden Silizium-Halbleitersubstrate eingesetzt. Die Metallisierung enthält beispielsweise mehr als achtzig Atomprozent Aluminium oder mehr als achtzig Atomprozent Kupfer.
Die elektrisch leitfähige Grundschicht ist bspw. eine Haft¬ vermittlungsschicht zur Erhöhung der mechanischen Haftung und/oder eine Diffusionsbarriereschicht zur Verhinderung der Diffusion. Beispielsweise werden Titannitridschichten als Kupferbarriereschichten verwendet. Im Zusammenhang mit einem Kontaktvorsprung wird die Grundschicht und Hilfsschicht in der Fachsprache auch als "Under Bump Metallization" (UBM) bezeichnet .
Kupfer ist ein sehr preiswertes Material mit einer hohen elektrischen Leitfähigkeit. Somit eignet sich eine Kupferschicht gut zum Heranführen des Stromes beim Galvanisieren. Deshalb ist Kupfer ein Material, das Häufig als Material für die Hilfsschicht eingesetzt wird.
Die Maskenschicht ist bspw. eine Resistschicht, die mit einem fotolithografischen Verfahren strukturiert wird. In der Maskenöffnung wird bspw. ein Kontaktvorsprung aus einem lötfähigen Material galvanisch abgeschieden, der in der Fachsprache auch als "Lötbump" bezeichnet wird. Als Lötmaterial werden bspw. Zinnlegierungen verwendet, insbesondere Zinn-Blei- Legierungen oder umweltverträglichere Zinn-Silber- Legierungen .
Die Grundschicht, die Hilfsschicht und die Maskenschicht werden vorzugsweise ganzflächig aufgebracht. Die Grundschicht und die Hilfsschicht werden bspw. aufgesputtert .
Beim Galvanisieren wird das zu beschichtende Substrat in ein Elektrolytbad eingetaucht und als Kathode geschaltet. Auf Grund der durch die Spannung hervorgerufenen elektrochemi- sehen Vorgänge scheidet sich Material - die sog. Kationen - aus dem Elektrolyten auf dem Substrat ab. Optionale Zusätze im Elektrolytbad ermöglichen die gezielte Beeinflussung bestimmter Eigenschaften der abgeschiedenen Schicht.
Es ist Aufgabe der Erfindung, ein verbessertes Verfahren zum Galvanisieren anzugeben, mit dem sich insbesondere Kontaktvorsprünge mit guten mechanischen und elektrischen Eigenschaften Herstellen lassen. Außerdem soll ein Kontaktvorsprung angegeben werden, der gute mechanische und elektrische Eigenschaften besitzt.
Die auf das Verfahren bezogene Aufgabe wird durch ein Verfah¬ ren mit den im Patentanspruch 1 angegebenen Verfahrensschritten gelöst. Weiterbildungen sind in den Unteransprüchen ange- geben. Bei dem erfindungsgemäßen Verfahren werden zusätzlich zu den eingangs genannten Verfahrenschritten die folgenden Schritte ausgeführt :
- Strukturieren der Hilfsschicht unter Verwendung der Maske bzw. Resistmaske, wobei die Grundschicht nicht oder nicht vollständig gemäß der Resistmaske strukturiert wird,
- Galvanisieren einer Schicht in der Resistöffnung nach dem Strukturieren der Hil sschicht.
Die Erfindung geht von der Überlegung aus, dass die Hilfsschicht einerseits für ein schnelles Galvanisieren mit homogenem Schichtwachstum erforderlich ist. Andererseits sind Reste der Hilfsschicht unter der abgeschiedenen Schicht oft störend, bspw. hinsichtlich von Korrosion oder hinsichtlich der Bildung bestimmter Grenzflächen. Deshalb wird die Hilfsschicht bei dem erfindungsgemäßen Verfahren mit einer ohnehin für das Festlegen des Galvanisierungsgebietes erforderlichen Maske unterhalb einer Resistöffnung entfernt. Dabei wird jedoch die Grundschicht unterhalb der Resistöffnung nicht mit entfernt. Die Grundschicht ist ebenfalls elektrisch leitfähig und damit zum Stromtransport beim Galvanisieren geeignet.
Die geringere Stromtragfähigkeit der Grundschicht fällt nicht so stark ins Gewicht, da die Hilfsschicht bis an die Masken- Öffnung heran vorhanden ist und zum Stromtransport genutzt wird. In dem im Vergleich zur Substratoberfläche vergleichsweise kleinen Galvanisierungsgebiet wird die Stromtragfähigkeit mit zunehmender Dicke der abgeschiedenen Schicht erhöht . Bspw. hat das Galvanisierungsgebiet eine Fläche kleiner 40 Prozent oder kleiner 20 Prozent der Substratoberfläche.
Durch das erfindungsgemäße Verfahren lassen sich neue Schicht folgen galvanisch abscheiden, weil Beschränkungen durch die Hilfsschicht umgangen werden. Damit lassen sich insbesondere Kontaktvorsprünge mit guten elektrischen Eigenschaften, insbesondere mit hoher Beständigkeit gegen Elektro- migration, und mit einer hohen mechanischen Haftung herstel- len. Die Kontaktvorsprünge sind insbesondere für die Flip- Chip-Technik bzw. für die Plättchenschnellmontagetechnik geeignet, bei der eine Vielzahl von Verbindungen gleichzeitig durch Löten, durch Mikroschweißen oder durch Kleben mit Leit- klebstoff oder mit Leitlack hergestellt werden.
Bei einer Weiterbildung werden die folgenden Schritte ausgeführt :
- Galvanisieren mit einer Anfangs-Stromdichte in einer An- fangsphase,
- Galvanisieren mit einer im Vergleich zu der Stromdichte während der Anfangsphase höheren Haupt-Stromdichte in einer der Anfangsphase folgenden Hauptphase.
Durch diese Vorgehensweise wird der geringeren Stromtragfä- higkeit der Grundschicht Rechnung getragen, weil in der An¬ fangsphase mit einer vergleichsweise geringen Stromdichte eine Schicht mit einer größeren elektrischen Leitfähigkeit als die Grundschicht am Boden der die Hilfsschicht durchdringenden Öffnungen abgeschieden wird. Erst wenn diese Schicht bspw. eine der Dicke der Hilfsschicht entsprechende Leitfähigkeit (z.B. größere Schichtdicke) besitzt, d.h. die Hilfsschicht ist mit einem anderen Material wieder "repariert" worden, wird die Stromdichte auf den hohen Wert erhöht, um schnell zu Galvanisieren.
Bei einer Weiterbildung beträgt die Stromdichte in der Anfangsphase weniger als 50 Prozent der Stromdichte in der Hauptphase. Die Anfangsphase ist länger als fünf Sekunden und kürzer als fünf Minuten. Der Übergang von der Anfangsphase zur Hauptphase erfolgt bei einer Ausgestaltung mit gleichmäßigem Stromanstieg über die Zeit. Bei einer anderen Ausgestaltung wird gemäß einer Stufenfolge die Stromdichte mehrfach erhöht, wobei zwischenzeitlich gleich bleibende Stromdichten verwendet werden. Auch eine Überlagerung dieser Stromdichte- funktionen mit Stromimpulsen wird durchgeführt. Bei einer Weiterbildung ist die Stromdichte in der Hauptphase größer als 0,2 Ampere pro Quadratdezimeter und kleiner als 10 Ampere pro Quadratdezimeter (ASD Ampere per square deci e- ter) , bspw. bei 0,5 A/crrf2. Die genannten Stromdichtewerte beziehen sich auf die geöffnete Resistfläche auf der Wafero- berflache .
Bei einer nächsten Weiterbildung werden die folgenden Schritte ausgeführt:
- Aufbringen einer Isolierschicht vor dem Aufbringen der Grundschicht,
- Strukturieren der Isolierschicht unter Erzeugen einer Kontaktöffnung vor dem Aufbringen der Grundschicht.
Die Isolierschicht ist im Fall eines Kontaktvorsprungs bspw. eine Passivierungsschicht die bspw. eine Siliziumoxidschicht und/oder eine Siliziumnitridschicht enthält. Die Kontaktöffnung liegt unterhalb der Maskenöffnung für das Galvanisieren. Wird die Maskenöffnung etwas breiter gewählt als die Kontaktöffnung, so ist das Entfernen der Reste der bereits vorstrukturierten Hilfsschicht und der außerhalb der zu erzeugenden Anordnung liegenden Teile der Grundschicht erleichtert, da die Isolierschicht als Ätzstopschicht genutzt wird.
Bei einer nächsten Weiterbildung ist die Grundschicht eine Barriereschicht gegen Kupferdiffusion. Die Hilfsschicht ent- hält Kupfer oder besteht aus Kupfer und ist somit zum Zuführen des Galvanisierungsstroms besonders gut geeignet. Jedoch ist Kupfer auch ein Material, dass bei Feuchtigkeit besonders korrosiv ist, da besonders leicht Mischoxide entstehen, die auch als Grünspan bezeichnet werden. Diese Mischoxide verrin- gern die Haftung der Schichten in der zu erzeugenden Anordnung erheblich. Auch die Stromleitfähigkeit während des Be¬ triebs der integrierten Schaltungsanordnung würde somit erheblich verringert werden. Da die Hilfsschicht vollständig entfernt wird, insbesondere in dem Bereich, in dem die Schicht galvanisch abgeschieden wird bzw, in dem die Schichten galvanisch abgeschieden werden, kommen diese Nachteile nicht zum Tragen, insbesondere wenn die Anordnung auch im Übrigen kupferfrei ist. Insbesondere sind auch keine zusätzlichen Maßnahmen erforderlich, um kupferhaltige Schichten einzukapseln und so vor Feuchtigkeit zu schützen.
Bei einer anderen Weiterbildung werden die folgenden Schritte durchgeführt :
- Galvanisieren einer Sockelschicht,
- Galvanisieren einer Deckschicht nach dem Galvanisieren der Sockelschicht, wobei die Sockelschicht aus einem anderen Material besteht als die Deckschicht.
Somit wird ein Schichtstapel abgeschieden, der es erlaubt Kombinationswirkungen zu erzielen, bspw. die Bildung bestimmter Verbindungen bei einem nachfolgenden Reflowprozess oder die Verbesserung von mechanischen Eigenschaften der zu erzeu- genden Anordnung.
Bei einer Weiterbildung hat das Material der Sockelschicht einen Schmelzpunkt größer 500 Grad Celsius und ist damit lötbeständig. Das Material der Deckschicht hat einen Schmelz- punkt kleiner 400 Grad Celsius und ist damit lötfähig.
Die Erfindung betrifft außerdem eine Kontaktvorsprungsanord- nung, die auch als Lötbump bezeichnet wird. Der Lötbump enthält in der folgenden Reihenfolge mit zunehmenden Abstand zu einem Substrat eines integrierten Schaltkreises: - eine elektrisch leitfähige Leitbahn zum lateralen Stromtransport oder eine Anschlussplatte, die auch als Anschlusspad bezeichnet wird und zum vertikalen Stromtransport dient, d.h. in einer Richtung genau entgegen zu einer Normalenrichtung einer Substrathauptfläche, - eine elektrisch leitfähige Grundschicht, insbesondere eine Haftvermittlungs- und Barrierenschicht,
- angrenzend an die Grundschicht eine kupferfreie Sockelschicht aus einem Material mit einer Schmelztemperatur größer 500 Grad Celsius, - vorzugsweise angrenzend an die Sockelschicht eine elektrisch leitfähige Lotmaterialschicht mit einem Schmelzpunkt kleiner 400 Grad Celsius. Die erfindungsgemäße Kontaktvorsprungsanordnung lässt sich besonders gut mit dem erfindungsgemäßen Verfahren oder einer seiner Weiterbildungen herstellen. Insbesondere kann eine kupferfreie Kontaktvorsprungsanordnung unter Verwendung einer Kupferhilfsschicht beim Galvanisieren hergestellt werden.
Bei einer Weiterbildung enthält die Sockelschicht mindestens 60 Atomprozent Nickel. Bspw. besteht die Sockelschicht aus Nickel, Nickelphosphor oder Nickelchrom. Nickel bildet mit dem Lotmaterial, z.B. dem Zinn-Silber in einer Grenzschicht eine ternäre bzw. Dreifach-Verbindung, wobei die Dicke der Grenzschicht durch Selbstregulierung beim Bilden der ternären Verbindungen begrenzt wird. Zusätzliche Maßnahmen zum Festle- gen der Dicke der Grenzschicht sind also nicht erforderlich. Die Grenzschicht bildet eine wirksame Barriere gegen Elektro- migration und erhöht andererseits den elektrischen Widerstand nur in einem noch hinnehmbaren Maß. Die ternären Verbindungen bauen bspw. als intermetallische Phasen ein kompliziertes Raumgitter auf.
Die Leitbahn bzw. die Anschlussplatte besteht bei einer Weiterbildung aus mindestens 80 Atomprozent Aluminium. Alternativ wird jedoch Kupfer als Bestandteil eingesetzt, dessen Anteil bei mehr als 50 Atomprozent liegt.
Bei einer Weiterbildung bildet die Grundschicht eine Diffusionssperre für Kupfer, so dass das Kupfer der Hilfsschicht nicht in die Leitbahn dringt. Bei einer Weiterbildung besteht die Grundschicht aus Titanwolfram bzw. enthält Titanwolfram, wobei der Titananteil vorzugsweise kleiner als 20 Atomprozent ist . Die Barrieren- und Haftungseigenschaften dieser Schicht sind besonders gut. Jedoch sind auch andere Materialien geeignet, wie Titan, Tantal, Titannitrid oder Tantalnitrid und weiterhin sind auch Schichtkombinationen dieser Materialien möglich, z.B. eine Schichtfolge aus einer Titanschicht, einer Titanwolframschicht und einer Titanschicht. Grenzt die Grundschicht an die Leitbahn an, so befinden sich keine weiteren Schichten zwischen der Grundschicht und der Leitbahn, so das die Kontaktvorsprungsanordnung einen einfa- chen Aufbau hat. Insbesondere liegt zwischen der Leitbahn und der Grundschicht keine kupferhaltige Schicht, die vor Korrosion geschützt werden müsste.
Im Folgenden wird die Erfindung an Hand der beiliegenden Figuren erläutert. Darin zeigen:
Figuren 1A bis 1B Herstellungsstufen bei der Herstellung eines Lötbumps, und Figur 2 eine Draufsicht auf den Lötbump nach dem Abscheiden eines Nickelsockels und vor dem Abscheiden von Lot- material.
Figuren 1A bis 1B zeigen Herstellungsstufen bei der Herstellung eines Lötbumps 10. Das Verfahren beginnt ausgehend von einem Substrat 12, das z.B. mehrere nicht dargestellte Metal- lisierungslagen und einen Hauptkörper aus Silizium enthält. Die Metallisierungslagen enthalten jeweils eine Vielzahl von Leitbahnen und Vias, die innerhalb einer Metallisierungslage durch ein Intralagendielektrikum und zwischen benachbarten Metallisierungslagen durch ein Interlagendielektrikum iso- liert sind. Auf dem Hauptkörper aus Silizium sind eine Vielzahl von Halbleiterbauelementen ausgebildet, z.B. Feldeffekttransistoren einer Speicherschaltung oder eines Prozessors.
Wie in Figur 1A dargestellt, wird auf das Substrat 12 eine obere Aluminiumschicht 14 aufgebracht und unter Verwendung eines fotolithografischen Verfahrens strukturiert, wobei ein Anschlusspad 16 erzeugt wird. Die Aluminiumschicht 14 und auch das Anschlusspad 16 haben bspw. eine Dicke im Bereich von 500 Nanometern bis zu zwei Mikrometer, im Ausführungsbei- spiel von 500 Nanometern. Das Anschlusspad 16 hat bspw. eine rechteckige oder quadratische Grundfläche. Im Ausführungsbei¬ spiel ist die Grundfläche achteckig, wobei der Abstand zweier einander gegenüberliegender Seiten des Sechsecks etwa 80 Mikrometer beträgt. Die Aluminiumschicht 14 enthält nur geringe Zusätze kleiner als 5 Atomprozent, bspw. 0,5 Atomprozent Silizium, und ggf. einen Kupferzusatz, z.B. 1 Atompro- zent .
Nach dem Strukturieren der Aluminiumschicht 14 wird eine Passivierungsschicht 18 abgeschieden. Die Passivierungs- schicht 18 hat bspw. eine Schichtdicke im Bereich von 500 Nanometern bis zu einem Mikrometer, im Ausführungsbeispiel von 500 Nanometern. Die Passivierungsschicht 18 enthält bspw. eine Oxidschicht und eine darüber liegende Nitridschicht. Mit Hilfe eines fotolithografischen Verfahrens werden in die Passivierungsschicht 18 für Lötbumps eine Vielzahl von Aus- sparungen eingebracht, von denen in Figur 1A eine Aussparung 20 dargestellt ist. Die Aussparung 20 ist bspw. ebenfalls achteckig, hat jedoch einen kleineren Durchmesser als das Anschlusspad 16. Im Ausführungsbeispiel beträgt der Durchmesser der Aussparung 20 etwa 60 Mikrometer.
Nach dem Erzeugen der Aussparung 20 wird ganzflächig eine Titan-Wolfram-Barrierenschicht 22 aufgebracht, deren Schicht¬ dicke bspw. im Bereich von 100 Nanometern bis zu 200 Nanometern liegt. Im Ausführungsbeispiel hat die Barriereschicht 22 eine Schichtdicke von 100 Nanometern. Die Barriereschicht 22 enthält bspw. mehr als 80 Atomprozent Wolfram. Im Ausführungsbeispiel beträgt der Wolframanteil 90 Atomprozent und der Titananteil 10 Atomprozent. Die Barriereschicht 22 wird bspw. aufgesputtert .
Nach dem Aufbringen der Barriereschicht 22 wird ganzflächig eine Kupferschicht 24 aus reinem Kupfer aufgebracht, z.B. mit einem Kupferanteil größer als 98 Atomprozent. Die Dicke der Kupferschicht 24 liegt bspw. im Bereich von 80 Nanometern bis 150 Nanometern. Im Ausführungsbeispiel hat die Kupferschicht 24 eine Dicke von 100 Nanometern. Beispielsweise wird die Kupferschicht 24 aufgesputtert. Wie weiter in Figur 1A dargestellt ist, wird anschließend auf die Kupferschicht 24 eine Resistschicht 26 aufgebracht, z.B. mit einer Schichtdicke von 100 Mikrometern. Die Resistschicht 26 wird belichtet und entwickelt, wobei oberhalb der Ausspa¬ rung 20 eine Aussparung 28 entsteht. Die Aussparung 28 ist ebenfalls achteckig, hat jedoch einen etwas größeren Durchmesser als die Aussparung 20. Der Durchmesser der Aussparung 28 beträgt im Ausführungsbeispiel 80 Mikrometer. Die Ausspa- rungen 20 und 28 liegen konzentrisch zueinander.
Wie weiter in Figur 1A durch eine gestrichelte Linie 30 dargestellt ist, wird nach dem Entwickeln der Resistschicht 26 das Kupfer am Boden der Aussparung 28 entfernt durch Struktu- rieren der Kupferschicht 24 gemäß der durch die Resistschicht 26 gebildeten Maske. Es wird bspw. nasschemisch geätzt, wobei Unterätzungen 32 der Kupferschicht 32 unkritisch sind, wie im Folgenden noch näher erläutert wird. Bei einem anderen Ausführungsbeispiel werden die Unterätzungen auf Grund einer Optimierung der Ätzung gering gehalten und betragen weniger als 2 Mikrometer.
Wie in Figur 1B gezeigt, wird anschließend ein Nickelsockel 50 galvanisch abgeschieden, wobei außerhalb der Aussparung 28 die Kupferschicht 24 maßgeblich zur Stromführung dient. Nur am Boden der Aussparung 28 dient die Barriereschicht 20 maßgeblich zur Stromzuführung, insbesondere am Anfang des Galva- nisierens. Bspw. wird gemäß der oben angegebenen Galvanisierverfahren zunächst nur mit einer geringen Stromdichte ver- gleichsweise langsam galvanisiert. Hat dann der Nickelsockel 50 eine Schichtdicke wie die Kupferschicht 24, d.h. im Ausführungsbeispiel eine Schichtdicke von 100 Nanometern, so wird allmählich oder stufenweise auf eine höhere Stromdichte für eine schnelleres Galvanisieren umgeschaltet. Der Nickel- sockel 50 wird bspw. mit einer Schichtdicke von zwei Mikrometern bis fünf Mikrometern abgeschieden. Im Ausführungsbei- spiel beträgt die Schichtdicke des Nickelsockels drei Mikrometer .
Beim Abscheiden des Nickelsockels 50 stören die Unterätzungen 32 bzw. diese Hohlräume nicht, weil eventuelle Abscheidungen in diesem Bereich keine negativen Auswirkungen auf die Funktionalität des Kontaktvorsprungs haben.
Wie weiter in Figur 1B gezeigt, wird anschließend Lotmaterial 52 galvanisch abgeschieden, wobei gleich zu Beginn eine hohe Stromdichte verwendet wird. Das Lotmaterial ist im Ausführungsbeispiel eine Zinn-Silber-Legierung, die mit einer Schichtdicke im Bereich von 50 bis 120 Mikrometern abgeschieden wird. Im Ausführungsbeispiel hat das Lotmaterial 52 eine Schichtdicke von 90 Mikrometern.
Die galvanischen Abscheidungen des Nickelsockels 50 und des Lötmaterials 52 sind konform. Eine Kante 54 der Aussparung 20 wird als Kante 56 am Nickelsockel 50 und als Kante 58 am Lotmaterial 52 abgebildet.
Figur IC zeigt, dass nach dem Abscheiden des Lotmaterials 52 die Resistschicht 26 wieder entfernt wird, so dass der Lötbump 10 frei liegt. Nasschemisch oder trockenchemisch werden anschließend die Reste der Kupferschicht 24 von der Barriereschicht 22 entfernt. Danach aber gegebenenfalls mit dem glei¬ chen Ätzverfahren wird die Barriereschicht 22 in Bereichen entfernt, die nicht vom Nickelsockel 50 bedeckt sind. Es entsteht ein Barriereschichtbereich 22a zwischen dem Nickel- sockel 50 und dem Anschlusspad 16. Der Barriereschichtbereich 22a ragt über die Aussparung 20 hinaus und liegt auf der Passivierungsschicht 18 in der Nachbarschaft der Aussparung 22a auf, bspw. in einer Nachbarschaft kleiner als 15 Mikrometer. Weiter entfernt von der Aussparung 20 wurde die Barrie- reschicht 22 dagegen entfernt. Mit Hinblick auf das Entfernen der Kupferschicht 24 und der Barriereschicht 22 werden möglichst kleine Schichtdicken für die Kupferschicht 24 und für die Barriereschicht 22 gewählt, ohne jedoch deren eigentliche Stromzuführfunktion bzw. Bar- rierefunktion zu stark zu beeinträchtigen.
Der Lötbump 10 wird anschließend in einem Reflow-Schritt kurzzeitig auf eine Temperatur von bspw. 400 Grad Celsius erwärmt, wobei sich das Lotmaterial 52 kugelförmig umformt. An der Grenze 70 von Nickelsockel und Lotmaterial bildet sich eine dünne Grenzschicht, die u.a. die ternäre Legierung Zinn- Nickel-Silber enthält.
Figur 2 zeigt eine Draufsicht auf den Lötbump 10 nach dem Abscheiden des Nickelsockels 50 und vor dem Abscheiden des Lotmaterials 52. Die Draufsicht wurde ursprünglich fotografiert, wobei die Resistschicht 26 vorher entfernt worden ist. Gut zu erkennen ist das achteckige Anschlusspad 16, das bspw. an eine Leitbahn 80 einer Umverdrahtungsebene angrenzt. Die Titanwolfram-Barriereschicht 22 liegt im Bereich der Unterätzungen 32 frei, die bspw. in Umfangsrichtung eine Breite Bl von bis zu 10 Mikrometern haben.
Der Nickelsockel 50 wird durch die Aussparung 28 begrenzt und hat einen Durchmesser D von 80 Mikrometern. Gut zu erkennen ist auch die Kante 56 des Nickelsockels 50.
Zusammenfassend gilt, dass die Hilfsschicht, insbesondere die Kupferschicht, in den Kontaktfenstern selektiv entfernt wird, insbesondere durch nasschemisches oder galvanisches Rückätzen, was auch als Deplating bezeichnet wird. Beim galvanischen Rückätzen wird das Substrat als Anode geschaltet, von der Material abgetragen wird. Der rückgearbeitete Bereich wird anschließend durch eine elektrochemische Abscheidung, z.B. eine Nickelabscheidung, wieder aufgebaut. Somit liegen insbesondere kupferfreie Grenzflächen unter den Lötbumps vor. Es ergeben sich die folgenden technischen Wirkungen: - starke störende metallische Phasenbildungen, z.B. von Kupfer und Zinn, treten nicht mehr auf, - nach dem Lackentfernen kann somit unter Umständen die UBM (Under Bump Metallization) in einem einzigen Ätzschritt ent- fernt werden. Diese Ätzung ist auf das Entfernen der Barriere, z.B. Titan oder Titanwolfram, optimiert. Die Hilfsschicht und die Barriereschicht werden vorzugsweise in derselben Ätzkammer entfernt, insbesondere mit der gleichen Ätzchemika- lie bzw. Ätzchemikalienzusammensetzung. - die Unterätzung des Lötbumps ist minimiert.
- zum Entfernen der Hilfsschicht in den Kontaktfenstern lässt sich auch dieselbe Elektroplating Anlage einsetzen wie beim Abscheiden innerhalb der Maskenöffnung ohne dass das Substrat zwischenzeitlich aus der Anlage genommen wird, - ein Plating, bspw. ein Nickelplating, direkt auf die Barriereschicht wird möglich,
Ein bevorzugtes Anwendungsgebiet sind Hochfrequenzschaltungen und Gehäuse mit mehr als 100 Anschlüssen, die gemäß der Flip- Chip-Technik montiert werden. Vor dem elektrochemischen Abscheiden von Lotkugeln bzw. Lötbumps werden als ganzflächige Elektrode auf dem Wafer eine Metallbarriere, z.B. eine Titanschicht oder eine Titanwolframschicht, und eine Hilfsschicht aufgebracht, z.B. eine Kupferschicht. Diese beiden Schichten können als UBM (Under Bump Metallization) angesehen werden und sind bspw. durch Magnetronsputtern oder Elektronenstrahl- dampfen aufgebracht .
Die Barriereschicht verhindert metallische Interdiffusion vom Lotmaterial in die Leitbahnen auf dem Wafer. Die Hilfsschicht dient als stromtragende Kontaktierungsschicht für den Elek- troplating-Prozess .
Nach der Lithografie stehen geöffnete Lack-Kontaktfenster bereit zum Auffüllen mit Bump-Metallisierungen. Der Elektro- plating-Prozess beginnt mit einem Benetzungs- bzw. Prewet- ting-Schritt zum gleichmäßigen Benetzen der Kontakte mit dem Elektrolyten. Als erste Metallschicht soll bspw. Nickel aufwachsen, z.B. ein sogenannter Stud mit 2 bis 5 Mikrometern Dicke oder mit eine Dicke im Bereich von 5 Mikrometern bis 100 Mikrometern, insbesondere mit einer Dicke größer 40 Mik- rometern. Es folgt das Abscheiden der Lot-Metallisierung mit Dicken von bis zu 50 Mikrometern oder bis zu 150 Mikrometern.
Nach dem Lackentfernen müssen die Barriereschicht und die Hilfsschicht wieder entfernt werden. Hier kommen nasschemi- sehe Verfahren zum Einsatz. Beim Nassätzen entstehen durch die erläuterte Vorgehensweise keine unerwünschten Unterätzungen und keine Korrosion, so dass die Lotkugel weiterhin gut an der Waferoberflache haftet.
Insbesondere bei Hilfsschichten aus Kupfer werden die Bildung von starken intermetallischen Phasen von Kupfer mit Zinn und das damit verbundene vollständige Auflösen von Kupfer im Zinn-Silber-Lot sowie die Bildung von Poren an der Grenzflächen zur Barriere vermieden. Ein Ablösen der Bumps und ein Ausfall des Systems werden wirksam verhindert.

Claims

Patentansprüche
1. Verfahren zum Galvanisieren, mit den Schritten: Aufbringen einer elektrisch leitfähigen Grundschicht (22) auf ein Substrat (12) ,
Aufbringen einer im Vergleich zu der Grundschicht (22) besser elektrisch leitenden Hilfsschicht (24) nach dem Aufbringen der Grundschicht (22), Aufbringen einer Maskenschicht (26) nach dem Aufbringen der Hilfsschicht (24),
Erzeugen einer Maske mit mindestens einer Maskenöffnung (28) aus der Maskenschicht (26) , Strukturieren der Hilfsschicht (24) unter Verwendung der Maske, wobei die Grundschicht (22) nicht oder nicht vollständig gemäß der Maske strukturiert wird,
Galva'nisieren mindestens einer Schicht (50, 52) in der Maskenöffnung (28) nach dem Strukturieren der Hilfsschicht (24).
2 . Verfahren nach Anspruch 1 , g e k e n n z e i c h n e t d u r c h die Schritte :
Galvanisieren mit einer Stromdichte in einer Anfangsphase, Galvanisieren mit einer im Vergleich zu der Stromdichte während der Anfangsphase höheren Stromdichte in einer der An- fangsphase folgenden Hauptphase.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekenn z e i chnet , dass die Stromdichte in der Anfangsphase einen Wert kleiner als 50 Prozent der Stromdichte in der Hauptphase hat, und/oder dass die Anfangsphase länger als fünf Sekunden und/oder kürzer als fünf Minuten ist, und/oder dass die Stromdichte in der Hauptphase größer als 0,2 Ampere pro Quadratdezimeter und/oder kleiner als 10 Ampe- re pro Quadratdezimeter ist.
4. Verfahren nach einem der vorhergehenden Ansprüche, ge kenn ze i chnet durch die Schritte: Aufbringen einer Isolierschicht (18) vor dem Aufbringen der Grundschicht (22), Strukturieren der Isolierschicht (18) unter Erzeugen einer Kontaktöffnung (20) vor dem Aufbringen der Grundschicht (22), und vorzugsweise Aufbringen eines Teils der Grundschicht (22) in der Kontaktöffnung (20) .
5. Verfahren nach einem der vorhergehenden Ansprüche, da du rch gekenn z e i chnet , dass die Grundschicht (22) eine Barriereschicht gegen Kupferdiffusion ist, und dass die Hilfsschicht (24) Kupfer enthält oder aus Kupfer besteht .
6. Verfahren nach einem der vorhergehenden Ansprüche, ge kenn z e i chnet durch die Schritte: Galvanisieren einer Sockelschicht (50),
Galvanisieren einer Deckschicht (52) nach dem Galvanisieren der Sockelschicht (50), wobei die Sockelschicht (50) aus einem anderen Material besteht als die Deckschicht (52) .
7. Verfahren nach Anspruch 6, dadurch ge kennz e i chnet ,' dass das Material der Sockelschicht (50) einen Schmelzpunkt größer 500 Grad Celsius hat, und dass das Material der Deckschicht (52) einen Schmelzpunkt kleiner 400 Grad Celsius hat.
8. Verfahren nach einem der vorhergehenden Ansprüche, d a - du rch gekenn z e ic hnet , dass das Strukturieren der Hilfsschicht mit einem galvanischen Verfahren durchgeführt wird, vorzugsweise in derselben Anlage wie das Galvanisieren der Schicht (50, 52) in der Maskenöffnung (28) .
9. Kontaktvorsprungsanordnung (10), die in der folgenden Reihenfolge mit zunehmenden Abstand zu einem Substrat (12) eines integrierten Schaltkreises enthält: eine elektrisch leitfähige Leitbahn (16) oder Anschlussplatte, eine elektrisch leitfähige Grundschicht (22), angrenzend an die Grundschicht (22) eine kupferfreie Sockel- schicht (50) aus einem Material mit einer Schmelztemperatur größer 500 Grad Celsius, eine elektrisch leitfähige Lotmaterialschicht (52) mit einem Schmelzpunkt kleiner 400 Grad Celsius.
10. Kontaktvorsprungsanordnung (10) nach Anspruch 9, d a - du rch gekenn z e i c hnet , dass die Sockelschicht (50) aus Nickel oder Nickelphosphor besteht, oder mindestens 60 Atomprozent Nickel enthält.
11. Kontaktvorsprungsanordnung (10) nach Anspruch 9 oder 10, dadurch geke nn z e i chnet , dass an der Grenze zwischen Sockelschicht (50) und Lotmaterialschicht (52) eine Grenzschicht aus binären oder mehrphasigen Verbindungen vorhanden ist, insbesondere aus einer ternären Verbindung.
12. Kontaktvorsprungsanordnung (10) nach einem der Ansprüche 9 bis 11, dadu rch gekenn z e i chnet , dass die Leitbahn (16) oder die Anschlussplatte mindestens 80 Atomprozent Aluminium enthält, oder dass die Leitbahn (16) oder die Anschlussplatte mehr als 50 Atomprozent Kupfer enthält, und/oder dass die Lotmaterialschicht (52) aus einer Zinnlegierung besteht, insbesondere aus einer Zinn-Silber-Legierung oder einer Zinn-Blei-Legierung oder einer Zinn-Silber-Kupfer- Legierung oder einer Zinn-Silber-Wismut-Legierung, oder eine Zinnlegierung enthält, insbesondere eine Zinn-Silber- Legierung oder eine Zinn-Blei-Legierung oder eine Zinn- Silber-Kupfer-Legierung oder eine Zinn-Silber-Wismut- Legierung , und/oder dass die Grundschicht (22) eine Diffusionssperre für Kupfer bildet, und/oder das die Grundschicht (22) aus Titanwolfram besteht oder Titanwolfram enthält, wobei der Titananteil vorzugsweise kleiner als 20 Atomprozent ist, und/oder dass die Grundschicht einen Schichtstapel aus mehreren Teilschichten enthält, wobei der SchichtStapel mindestens eine der folgenden Schichten enthält, eine Titanschicht, eine Tantalschicht, eine Titannitridschicht, eine Tantalnitridschicht, eine Wolframschicht, eine Titanwolframschicht oder eine Titanwolframnitridschicht.
13. Kontaktvorsprungsanordnung (10) nach einem der Ansprüche 9 bis 12, dadurch gekenn z e i chnet , dass die Grundschicht (22) an die Leitbahn (16) oder die Anschlussplatte angrenzt, und/oder dass die Sockelschicht (50) an die Lotmaterial¬ schicht (52) angrenzt.
14. Kontaktvorsprungsanordnung (10) nach einem der Ansprüche 9 bis 13, gekenn z e i chnet du rch eine elektrisch isolierende Schicht (18) mit einer Aussparung (20), in der zumindest eine Teil der Grundschicht (22) und ein Teil der Sockelschicht (50) angeordnet sind.
PCT/EP2004/052999 2003-11-29 2004-11-17 Verfahren zum galvanisieren und kontaktvorsprungsanordnung WO2005053012A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/580,740 US20070246133A1 (en) 2003-11-29 2004-11-17 Method for Electroplating and Contact Projection Arrangement
EP04819243A EP1687846A1 (de) 2003-11-29 2004-11-17 Verfahren zum galvanisieren und kontaktvorsprungsanordnung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10355953A DE10355953B4 (de) 2003-11-29 2003-11-29 Verfahren zum Galvanisieren und Kontaktvorsprungsanordnung
DE10355953.1 2003-11-29

Publications (1)

Publication Number Publication Date
WO2005053012A1 true WO2005053012A1 (de) 2005-06-09

Family

ID=34625424

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2004/052999 WO2005053012A1 (de) 2003-11-29 2004-11-17 Verfahren zum galvanisieren und kontaktvorsprungsanordnung

Country Status (5)

Country Link
US (1) US20070246133A1 (de)
EP (1) EP1687846A1 (de)
CN (1) CN100508147C (de)
DE (1) DE10355953B4 (de)
WO (1) WO2005053012A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4718305B2 (ja) * 2005-11-09 2011-07-06 新光電気工業株式会社 配線基板の製造方法および半導体装置の製造方法
US7456090B2 (en) * 2006-12-29 2008-11-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method to reduce UBM undercut
DE102007031958A1 (de) * 2007-07-10 2009-01-15 Deutsche Cell Gmbh Kontakt-Struktur für ein Halbleiter-Bauelement sowie Verfahren zur Herstellung desselben
JP5627835B2 (ja) 2007-11-16 2014-11-19 ローム株式会社 半導体装置および半導体装置の製造方法
DE102008014577B3 (de) * 2008-03-14 2009-07-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer Lotmetallisierung
US8080973B2 (en) 2008-10-22 2011-12-20 General Electric Company Apparatus for energy transfer using converter and method of manufacturing same
US8476760B2 (en) * 2010-11-03 2013-07-02 Texas Instruments Incorporated Electroplated posts with reduced topography and stress
US9553040B2 (en) * 2012-03-27 2017-01-24 Mediatek Inc. Semiconductor package
DE102016103585B4 (de) 2016-02-29 2022-01-13 Infineon Technologies Ag Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
IT201700087318A1 (it) 2017-07-28 2019-01-28 St Microelectronics Srl Dispositivo elettronico integrato con regione di redistribuzione e elevata resistenza agli stress meccanici e suo metodo di preparazione
CN110444479B (zh) * 2019-07-22 2022-02-01 厦门通富微电子有限公司 一种金属凸点的制造方法和芯片
EP4425542A1 (de) * 2023-03-01 2024-09-04 Imec VZW Verfahren zur herstellung von löthöckern auf einem supraleitenden qubit-substrat

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56105653A (en) * 1980-01-28 1981-08-22 Seiko Instr & Electronics Ltd Gold bump forming method of semiconductor device
EP0261799A1 (de) * 1986-08-28 1988-03-30 Fujitsu Limited Verfahren zur Herstellung einer Anschlusselektrode einer Halbleiteranordnung
JPH02224336A (ja) * 1989-02-27 1990-09-06 Nec Corp 半導体装置の製造方法
WO2003044246A1 (en) * 2001-11-16 2003-05-30 Honeywell International Inc. Anodes for electroplating operations, and methods of forming materials over semiconductor substrates

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2095904B (en) * 1981-03-23 1985-11-27 Gen Electric Semiconductor device with built-up low resistance contact and laterally conducting second contact
US5160409A (en) * 1991-08-05 1992-11-03 Motorola, Inc. Solder plate reflow method for forming a solder bump on a circuit trace intersection
US5264107A (en) * 1991-12-17 1993-11-23 At&T Bell Laboratories Pseudo-electroless, followed by electroless, metallization of nickel on metallic wires, as for semiconductor chip-to-chip interconnections
KR100319813B1 (ko) * 2000-01-03 2002-01-09 윤종용 유비엠 언더컷을 개선한 솔더 범프의 형성 방법
US6638847B1 (en) * 2000-04-19 2003-10-28 Advanced Interconnect Technology Ltd. Method of forming lead-free bump interconnections
US6316831B1 (en) * 2000-05-05 2001-11-13 Aptos Corporation Microelectronic fabrication having formed therein terminal electrode structure providing enhanced barrier properties
TW517334B (en) * 2000-12-08 2003-01-11 Nec Corp Method of forming barrier layers for solder bumps
JP4000796B2 (ja) * 2001-08-08 2007-10-31 株式会社豊田自動織機 ビアホールの銅メッキ方法
US6622907B2 (en) * 2002-02-19 2003-09-23 International Business Machines Corporation Sacrificial seed layer process for forming C4 solder bumps
KR100476301B1 (ko) * 2002-07-27 2005-03-15 한국과학기술원 전기도금법에 의한 반도체 소자의 플립칩 접속용 ｕｂｍ의형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56105653A (en) * 1980-01-28 1981-08-22 Seiko Instr & Electronics Ltd Gold bump forming method of semiconductor device
EP0261799A1 (de) * 1986-08-28 1988-03-30 Fujitsu Limited Verfahren zur Herstellung einer Anschlusselektrode einer Halbleiteranordnung
JPH02224336A (ja) * 1989-02-27 1990-09-06 Nec Corp 半導体装置の製造方法
WO2003044246A1 (en) * 2001-11-16 2003-05-30 Honeywell International Inc. Anodes for electroplating operations, and methods of forming materials over semiconductor substrates

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 005, no. 179 (E - 082) 17 November 1981 (1981-11-17) *
PATENT ABSTRACTS OF JAPAN vol. 014, no. 533 (E - 1005) 22 November 1990 (1990-11-22) *

Also Published As

Publication number Publication date
DE10355953A1 (de) 2005-07-07
CN1886828A (zh) 2006-12-27
US20070246133A1 (en) 2007-10-25
DE10355953B4 (de) 2005-10-20
EP1687846A1 (de) 2006-08-09
CN100508147C (zh) 2009-07-01

Similar Documents

Publication Publication Date Title
DE112005001296B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit reduziertem Kontaktwiderstand
DE19581952B4 (de) Verfahren zum Entfernen von Metallschichten von einer Pb/Sn-Lötbumps aufweisenden Substratoberfläche
DE69632591T2 (de) Flexible kontinuierliche kathodenschaltung für die elektrolytische beschichtung von c4, tab microbump und schaltungen im ultragrossmassstab
DE69836313T2 (de) Verfahren zum selektiven Füllen von Gräben mit leitendem Metall
DE69617928T2 (de) Löthöcker-herstellungsverfahren und strukturen mit einer titan-sperrschicht
DE19820878B4 (de) Verfahren zum Abscheiden einer Materialschicht auf einem Substrat
DE69506948T2 (de) Selektive Ätzung von TiW für C4-Herstellung
DE4342047B4 (de) Halbleiterbauelement mit einer Diffusionsbarrierenschichtanordnung und Verfahren zu seiner Herstellung
DE3702354A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
WO2005053012A1 (de) Verfahren zum galvanisieren und kontaktvorsprungsanordnung
WO2006034680A1 (de) Halbleiterchip mit einer metallbeschichtungsstruktur und verfahren zur herstellung desselben
DE102006051491A1 (de) Metallisierungsschichtstapel mit einer Aluminiumabschlussmetallschicht
DE69415927T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einer Höckerelectrode
DE10158809B4 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
DE1943519A1 (de) Halbleiterbauelement
DE10146353B4 (de) Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur
DE10314502A1 (de) Ein Verfahren zum Beschichten einer Halbleiterstruktur
DE2123595A1 (de) Halbleiteranordnung
DE102017213170A1 (de) Löten eines leiters an eine aluminiummetallisierung
DE10156054C2 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat
DE102005035771B4 (de) Technik zur Herstellung einer Kontaktschicht auf Kupferbasis ohne ein Endmetall
DE102019120872A1 (de) Löten eines Leiters an eine Aluminiumschicht
EP2028686B1 (de) Verfahren zum galvanischen Aufbringen eines Metalls, insbesondere von Kupfer, und Verwendung dieses Verfahrens
DE102006051490B4 (de) Technik zur Herstellung einer Passivierungsschicht ohne ein Abschlussmetall
DE2134291A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200480035207.7

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DPEN Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed from 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2004819243

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2004819243

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10580740

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 10580740

Country of ref document: US